




Figure 1: Estrutura global das máquinas de estados e blocos de controlo do firmware, com os atrasos de um ciclo representados por Δt .