FUNDAMENTOS DE VLSI

Trabajo Final — Cadence DFWII

Diseño Eléctrico y Físico de un Comparador Iterativo Descendente

Alumno 1	Marc Zaragoza García
Alumno 2	Jaime Piqueras Marsal
Grupo de Prácticas	E1
Librería de Diseño	Proyecto
Células diseñadas	Comparador · Comparador_4bits
Tecnología	AMS TECH_C35B4 CMOS 0.35 µm, pozo N, 1 POLY, 2 MET
Asignatura	Fundamentos de VLSI (FVLSI)
Fecha de entrega	6 de Julio de 2026


ÍNDICE

1. Diseño Eléctrico y Simulación del Comparador Iterativo Descendente 3
1.1 Organización de la Librería y la Jerarquía de Células 3
1.2 Estudio del Comparador Iterativo Descendente en Lógica Disyuntiva 3
1.2.1 Análisis del Comportamiento y Especificación Lógica 3
1.2.2 Ecuaciones en Lógica Disyuntiva 4
1.3 Diseño del schematic Comparador 4
1.3.1 Schematic de Comparador 4
1.3.3 Schematic de Comparador_TB 5
1.3.4 Simulación de Comparador_TB 5
1.4 Diseño del schematic Comparador_4bits 6
1.4.1 Schematic de Comparador_4bits 6
1.4.2 Schematic de Comparador_4bits_TB 6
1.4.3 Simulación de Comparador_4bits_TB 7
2. Diseño Físico y Resimulación del Comparador Iterativo Descendente 8
2.1 Croquis de los layout de las funciones lógicas Xi e Yi 8
2.2 Layout de Comparador 9
2.2.1 Verificación DRC 10
2.2.2 Verificación LVS 11
2.2.3 Resimulación del Comparador 12
2.3 Layout de Comparador_4bits 13
2.3.1 Verificación DRC 14
2.3.2 Verificación LVS 14
2.3.4 Resimulación del Comparador_4bits 15
3. Tabla resumen de características (hoja técnica de datos) 17
4. Análisis Crítico de los Resultados 19
4.1 Qué se ha hecho y qué no 19
4.2 Posibles mejoras 19

1. Diseño Eléctrico y Simulación del Comparador Iterativo Descendente

Este trabajo presenta el diseño y la implementación de un Comparador Binario Iterativo Descendente de 4 bits, desarrollado con la herramienta Cadence DFW II bajo una tecnología AMS de 0.35um.

El objetivo es diseñar las células básicas que comparan dos palabras bit a bit (desde el más significativo al menos significativo) utilizando lógica CMOS dual.




1.1 Organización de la Librería y la Jerarquía de Células

Se ha creado la librería Proyecto con tecnología AMS TECH_C35B4. Las células se organizan en cuatro niveles de jerarquía. La célula de nivel inferior Inv se toman de la librería de la asignatura PIEZAS_DIG; los transistores nmos4 y pmos4 provienen de PRIMLIB.

Nivel 0 — Primitivas	nmos4, pmos4 (PRIMLIB)
Nivel 1 — Puertas	Inv (PIEZAS_DIG)
Nivel 2 — Célula 1 bit	Comparador
Nivel 3 — Célula 4 bits	Comparador_4bits
Test Benches	Comparador_TB , Comparador_4bits_TB
Librerías auxiliares	PIEZAS_DIG, PRIMLIB, analogLib

1.2 Estudio del Comparador Iterativo Descendente en Lógica Disyuntiva

En esta sección se aborda el análisis teórico y la deducción lógica para la celda básica ABi que conforma el Comparador Binario Iterativo Descendente de 4 bits. Al tratarse de un diseño iterativo descendente, la evaluación comienza en el bit más significativo B3 y se propaga de manera secuencial hacia el bit menos significativo B0.



1.2.1 Análisis del Comportamiento y Especificación Lógica

Cada celda genérica ABi debe evaluar el estado de los bits actuales Ai y Bi, combinando dicha información con los resultados acumulados de las celdas anteriores. Las señales de interconexión entre celdas se definen mediante dos variables diferenciales:

- Yi: Indica si, hasta el bit actual i, las dos palabras binarias son iguales (A[3..i] = B[3..i]).
- Xi: Indica si, hasta el bit actual i, la palabra A es mayor o igual que la palabra B (A[3..i] >= B[3..i]).

Siguiendo las especificaciones del enunciado, los valores iniciales para la primera celda (B_3) se fijan a '1' lógico (X4 = 1, Y4 = 1), asumiendo una igualdad y condición de "mayor o igual" por defecto antes de iniciar la comparación de los vectores.

1.2.2 Ecuaciones en Lógica Disyuntiva

A partir del comportamiento deseado y buscando una implementación optimizada para entornos diferenciales (CMOS Dual), se han determinado las ecuaciones booleanas en formato disyuntivo para cada una de las salidas y sus versiones complementarias:

A) Función de Igualdad (Yi / Yi')

La condición de igualdad en la etapa actual (Yi) exige que las etapas previas hayan sido iguales (Yi+1) y que los bits actuales coincidan (Ai = Bi). Por otra parte, se detectará desigualdad (Yi') si ya existía una desigualdad previa (Yi+1') o si los bits actuales difieren en este bit concreto.

- Yi = Yi+1 * (Ai * Bi + Ai' * Bi')
- Yi' = Yi+1' + Ai * Bi' + Ai' * Bi

B) Función de Magnitud "Mayor o Igual" (Xi / Xi')

La condición A >= B se mantiene activa en la etapa actual (X_i) si ya se cumplía de forma estricta en las etapas anteriores, o bien si las etapas previas eran iguales (Yi+1) y el bit actual de A es mayor o igual al de B.

- Xi = Xi+1 * (Yi+1' + Ai + Bi')
- Xi' = Xi+1' + Yi+1 * Ai' * Bi

1.3 Diseño del schematic Comparador

Tras obtener las ecuciones de las funciones requeridas pasamos a crear el schematic de la célula básica (ABi).

1.3.1 Schematic de Comparador




Fig. 1 — Esquema del Comparador.

1.3.3 Schematic de Comparador_TB




Fig. 2 — Esquema del Comparador_TB.

1.3.4 Simulación de Comparador_TB

Se encuentra como célula en la carpeta Proyecto --> Comparador_TB --> Simulacion_Comparador.




Fig. 3 — Simulación Comparador.

La parte con el recuadro rojo es un estado imposible en el que la entrada Xi+1 = 0 (B > A) e Yi+1 = 1 (B = A).

1.4 Diseño del schematic Comparador_4bits

Tras obtener la célula individual del comparador de 1 bit, lo único que debemos hacer para obtener el comparador iterativo descendente de 4 bits es juntar 4 comparadores de 1 bit.

1.4.1 Schematic de Comparador_4bits




Fig. 4 — Esquema del Comparador_4bits.

1.4.2 Schematic de Comparador_4bits_TB




Fig. 5 — Esquema del Comparador_4bits_TB.

1.4.3 Simulación de Comparador_4bits_TB

Se encuentra como célula en la carpeta Proyecto –> Comparador_4bits_TB –>Simulacion_Comparador_4bits_TB.




Fig. 6 — Simulación del Comparador_4bits_TB.

En esta simulación hemos fijado los valor de A[3:0] = 0111 y Xi+1 = Yi+1 = 1, tras esto hemos supuesto un valor inicial de B[3:0] = 1111 (mayor que A) y hemos visto como responde la simulación, posteriormente hemos variado el valor de B para que pasase por los valores de B[3:0] = 0111 (igual que A) y B[3:0] = 0110 (menor que A) y ver como responde el circuito en cada estado.

En la zona roja observamos como el valor de B > A, las salidas en esta zona son Xi = 0 e Yi = 0, exactamente lo que debe salir.

En la zona verde observamos como B = A, las salidas son Xi = 1 e Yi = 1, lo que debe salir.

Por ultimo, en la zona blanca, observamos como B < A, las salidas son Xi = 1 e Yi = 0.

Así hemos comprobado el correcto funcionamiento de nuestro circuito.

2. Diseño Físico y Resimulación del Comparador Iterativo Descendente

Tras la creación de los esquemáticos del comparador de 1 bit y del de 4 bits pasamos a la creación del layout de ambos.

2.1 Croquis de los layout de las funciones lógicas Xi e Yi

Antes de comenzar con la creación del layout en cadence necesitamos tener una idea de cómo va a ser este layout, para ello hemos decidido crear unos croquis hechos a mano en los que visualizamos como debe quedar el diseño de las funciones lógicas de forma general.

- Croquis de la función Xi:




Fig. 7 — Croquis de la función Xi.

- Croquis de la función Yi:




Fig. 8 — Croquis de la función Yi.

2.2 Layout de Comparador




Fig. 9 — Layout Comparador.

En el layout se distingue claramente la parte donde se diseña la función lógica de Xi e Yi de la parte donde se niegan las entradas mediante puertas Not (parte de la izquierda e intermedia del layout).

2.2.1 Verificación DRC

Se ejecuta Assura DRC con la tecnología AMS C35B4 y el fichero de reglas T_KIT_AMS_v410. El resultado confirma 0 errores DRC.




Fig. 10 —Verificación DRC del Comparador.

2.2.2 Verificación LVS

El LVS con Assura compara el esquema y el layout extraído. No se detectan errores de topología; el circuito es eléctricamente equivalente.



Fig. 11 —Verificación LVS del Comparador.

2.2.3 Resimulación del Comparador

Se modifica Comparador_TB para que instancie dos copias de Comparador: una con vista schematic y otra con vista av_extracted. La vista config selecciona av_extracted para la instancia de comparación.




Fig. 12 —Esquema del Comparador_TB.

La simulación comparada muestra que las salidas del Schematic y del Layout coinciden en todo su comportamiento. El extraído presenta un pequeño retardo adicional en los flancos de conmutación, atribuible a las capacidades parásitas de interconexión extraídas por Assura QRC, pero los niveles lógicos son correctos.

Se encuentra como célula en la carpeta Proyecto --> Comparador_TB --> Simulacion_Comparador.



Fig. 13 —Simulación del Comparador_TB.

La parte con el recuadro rojo es un estado imposible en el que la entrada Xi+1 = 0 (B > A) e Yi+1 = 1 (B = A).

2.3 Layout de Comparador_4bits

El layout de Comparador_4bits se obtiene a partir de Comparador. Lo único que hay que hacer es conectar 4 celulas Comparador en serie.




Fig. 14 —Layout del Comparador_4bits.

2.3.1 Verificación DRC



Fig. 15 —Verificación DRC del Comparador_4bits.

2.3.2 Verificación LVS



Fig. 16 —Verificación LVS del Comparador_4bits.

2.3.4 Resimulación del Comparador_4bits

Se modifica Comparador_4bits_TB para que instancie dos copias de Comparador_4bits: una con vista schematic y otra con vista av_extracted. La vista config selecciona av_extracted para la instancia de comparación.




Fig. 17 —Esquema del Comparador_4bits_TB.

La simulación comparada muestra que las salidas del Schematic y del Layout coinciden en todo su comportamiento.

Se encuentra como célula en la carpeta Proyecto –> Comparador_4bits_TB –>Simulacion_Comparador_4bits_TB.





Fig. 18 —Simulación del Comparador_4bits_TB.

3. Tabla resumen de características (hoja técnica de datos)

Parámetro	Valor	Unidad	Observaciones / Condiciones de Medida
Tecnología	AMS 0.35	µm	Proceso CMOS con pozo-n
Tensión de Alimentación (VDD)	3.3	V	Tensión nominal del proceso
Ancho del Layout (W_layout)	29.325	µm	Dimensión vertical total del bloque completo
Largo del Layout (L_layout)	94.925	µm	Dimensión horizontal total del bloque completo
Área Ocupada Total	2.783,67	µm²	Área física en silicio (W_layout * L_layout)
Retardo Pre-Layout Celda Básica (t_pd)	286,1	ps	Peor caso medido en la celda de 1 bit (Esquemático)
Retardo Post-Layout Celda Básica (t_pd)	1,65	ns	Peor caso medido en la celda de 1 bit (Con parásitos RC)
Retardo Total Estimado (4 bits) Post-Layout	6,60	ns	Extrapolación en el peor caso del camino crítico (4 * 1,65ns)
Corriente Continua de Reposo (I_DC)	3,366	nA	Corriente estática medida en el suelo de la transitoria
Consumo de Potencia Estático (P_estática)	11,11	nW	Potencia en reposo calculada como VDD * I_DC

Dimensiones del layout completo:



W_layout = 29.325 um
L_layout = 94.925 um

A = W * L = 2.783,67 um^2

Retardo de propagación:




Debido al metodo por el cual hemos instanciado el av_extracted (el av_extracted va antes que el schematic) en el testbench del comparador de 4 bits no podemos sacar el retardo de propagacion del esquematico, por ello vamos a sacar los retardos de propagacion para la celula del comparador de un bit y despues lo multiplicaremos por 4 para obtener el retardo de propagación total del circuito.

La señal de entrada Ai cambia en 1.271506 us, X_schematic en 1.2717921 us y X_layout en 1.2731557 us.
La variación de tiempo con respecto al esquemático es de 286.1 ps mientras que con respecto al layout es de 1.65 ns.

El retardo de propagación del comparador de 4 bits del esquemático es 286.1 * 4 que es igual a 1,1444 ns, por otro lado el retardo de propagación tras el layout (con capacidades parasitas) es de 1.65 *4 = 6.6 ns.

La razón principal por la cual la variación es tan grande es que para la creación del layout se ha utilizado una anchura (W) de 0.4 um tanto en los transistores pmos como en los nmos. Esto se ha hecho para poder minimizar al máximo el área total ocupada por el silicio.

Consumo de potencia:



VDD = 3.3 V
I_DC = 3,366 nA

P = VDD * I_DC = 11,11 nW

4. Análisis Crítico de los Resultados

4.1 Qué se ha hecho y qué no

- Se ha hecho tanto el diseño eléctrico como el diseño físico de un Comparador de 1 bit, y posteriormente de un Comparador Iterativo Descendente de 4 bits.
- Se ha hecho las simulaciones correspondientes de todos los esquemáticos y sus layouts, y se ha comparado sus resultados verificando el correcto funcionamiento del circuito.
- Se ha medido el tiempo de retardo de los esquemáticos y de los los layouts y se han analizado sus diferencias.
- Se ha calculado el consumo de potencia del circuito.

4.2 Posibles mejoras

Hemos basado el diseño del layout en el objetivo de reducir la superficie al mínimo, con esto conseguimos que en un dado de silicio quepan un mayor número circuitos.

Una posible mejora seria prescindir del tamaño mínimo y agrandar la anchura de los transistores pmos con el objetivo de que compensar la movilidad de los portadores de carga. Todo esto con el fin de que a través de los transistores pmos pase una cantidad similar de corriente a los nmos. La consecuencia de esto seria que el tiempo de retardo de las salidas del layout disminuiría y sería mucho más similar al del esquemático.