



1. Enumere as características chaves para o projeto da memória de uma máquina.
2. Cite uma vantagem e uma desvantagem da organização do cache por *direct mapping*. Indique um cenário de utilização.
3. Considerando memória RAM de 4 GBytes, cache de 2MBytes e blocos de 4KBytes, esboce o mapeamento para um esquema *set associative*.
4. Esboce e explique o diagrama de estados para o protocolo MESI.
5. Considerando o tamanho relativo entre dois níveis do *datapath*, faça considerações sobre a Figura 4.32 (Stalling, 4th Ed, Computer Organization and Architecture: Designing for performance).
6. Apresente o ciclo de instruções e elabore um esboço que inclua claramente o processamento de interrupções e os pontos de roubo de ciclo do DMA.
7. Esboce uma memória com capacidade para 16 Mega *words* de 32 bits, considerando que ela foi projetada a partir de módulos de memória de 2 Mega *words*.
8. O que é o princípio da localidade? Como as memórias caches tratam os aspectos relativos aos acessos a dados e instruções?
9. Considere uma CPU de 32-bits que tenha um cache L1 4-way *set associative* de 16KBytes. Suponha que o cache tenha linhas de 32bits. Esboce um diagrama de blocos mostrando sua organização e onde no cache é mapeada a referencia 0xABCDE8F8.
10. Enumere as características chaves de um sistema de disco.
11. Enumere uma vantagem e uma desvantagem de *memory-mapped* I/O (dica: leia seção 6.3 Stalling, 4th Ed, Computer Organization and Architecture: Designing for performance).
12. Em relação ao módulo de I/O, para *vectored interrupts*, por que o vetor de interrupção é colocado na via de dados ao invés, por exemplo, da via de endereços?
13. Em arquiteturas de máquinas de propósito gerais, o módulo DMA, em geral, acessa a memória RAM em uma prioridade maior do que a CPU. Qual é o nome dessas arquiteturas? Por que é feita esta opção?
14. Enumere e apresente uma descrição sucinta de modelos de memórias utilizados pelos sistemas operacionais.
15. Apresente uma razão para que o tamanho de página de um sistema de memória virtual não seja nem muito grande e nem muito pequena.



16. Quais são os elementos chaves de um sistema operacional para suporte a multiprogramação?
17. O que é nível de privilégio de acesso a memória? O que é *Classification*? O que é *Clearance*?
18. Considerando o nível de privilégio computado em dois bits, que tipo de código seria típico de utilizar o nível zero? E o nível um?
19. Enumere e apresente uma breve descrição para cada uma das técnicas de endereçamento do conjunto de instruções.
20. Descreva os elementos estruturais internos existentes em uma Unidade de Lógica e Aritmética.
21. Em relação a pipelines, enumere os tipos de *hazards* e apresente um exemplo para cada um deles.
22. Em relação a *control hazards*, quais são as estratégias para diminuir seus impactos no desempenho do *pipeline*.
23. Em relação às dependências, enumere e faça uma relação dependências e os tipos de *hazards*.