# Trabajo Práctico Final

# Desarrollo completo de un diseño

## **Objetivos**

Dadas las especificaciones funcionales que el diseño debe cumplir, se deberá diseñar a nivel RTL un circuito lógico que cumpla las mismas. Asimismo, se realizará la descripción de un banco de pruebas (*testbench*) para verificar el funcionamiento del mismo.

Utilizando las herramientas de síntesis disponibles, se procederá a realizar la síntesis lógica del diseño. Se deberá cumplir con las especificaciones temporales del circuito para lo cual se deberán determinar las design contraints necesarias para realizar la síntesis lógica.

Utilizando las herramientas de *place and route* disponibles, se procederá a realizar el *placement, clock* el *tree insertion* y el *routing* del diseño verificando el cumplimiento de las especificaciones temporales del circuito.

### Especificaciones Funcionales

Describir a nivel RTL un procesador sencillo con arquitectura Hardvard de tipo acumulador.

- Deberá tener un bus de datos y de direcciones ambos de 8 bits. Es decir que podrá direccionar
   256 palabras de 8 bits tanto de programa como de datos.
- Constará de una señal de lectura/escritura de la memoria de datos que cuando es '1' indicará que la operación corresponde a una escritura.
- Tendrá una entrada de reloj para sincronizar todas las operaciones.
- Tendrá una entrada de power-on-reset.
- El conjunto de instrucciones será de 24 instrucciones, el cual es descripto posteriormente.
- El contador de programa será de 8 bits de forma tal que pueda direccionar las 256 palabras de memoria.
- Tendrá dos modos de direccionamiento: directo e inmediato.
- Habrá un acumulador de 8 bits. Todas las operaciones aritméticas del procesador serán de tipo AM (acumulador-memoria).
- Habrá tres flags de estado: carry, zero y negative.

#### Conjunto de instrucciones

#### Instrucciones de Movimiento de Datos

Nemónico	Operación	Descripción								
Load A,X	$A \leftarrow M[X]$	Carga en el acumulador el contenido de la dirección de memoria X.								
Store X,A	$M[X] \leftarrow A$	Almacena en la dirección de memoria X el contenido del acumulador.								
Loadi A,I	A ← I	Carga en el acumulador un valor inmediato.								
Storei A,I	M[A] ← I	Almacena en la dirección de memoria dada por el acumulador un valor inmediato.								

#### • Instrucciones Aritméticas

Nemónico	Operación	Descripción								
Add A,X	$A \leftarrow A + M[X]$	Suma al acumulador el contenido de la dirección de memoria X.								
Sub A, X	$A \leftarrow A - M[X]$	Sustrae del acumulador el contenido de la dirección de memoria X.								
Addc A,X	$A \leftarrow A + M[X] + Cy$	Suma al acumulador el contenido de la dirección de memoria X y el flag de carry.								
Subc A, X	$A \leftarrow A - M[X] - Cy$	Sustrae del acumulador el contenido de la dirección de memoria X y el flag de carry.								
Addi A,I	A ← A + I	Suma al acumulador un valor inmediato.								
Subi A,I	A ← A − I	Sustrae del acumulador un valor inmediato.								
Addic A,I	A ← A + I + Cy	Suma al acumulador un valor inmediato y el flag de carry.								
Subic A,I	A ← A - I - Cy	Sustrae del acumulador un valor inmediato y el flag de carry.								

# • Instrucciones Lógicas

Nemónico	Operación	Descripción
Nor A,X	$A \leftarrow \sim (A \mid M[X])$	Realiza la operación lógica NOR entre el acumulador y el contenido de la dirección de memoria X.
Nand A,X	A ← ~ (A & M[X])	Realiza la operación lógica NAND entre el acumulador y el contenido de la dirección de memoria X.
Xor A,X	$A \leftarrow A ^ M[X]$	Realiza la operación lógica XOR entre el acumulador y el contenido de la dirección de memoria X.
Xnor A,X	A ← ~ (A ^ M[X])	Realiza la operación lógica XNOR entre el acumulador y el contenido de la dirección de memoria X.
Nori A,I	A ← ~(A   I)	Realiza la operación lógica NOR entre el acumulador y un valor inmediato.
Nandi A,I	A ← ~(A & I)	Realiza la operación lógica NAND entre el acumulador y un valor inmediato.
Xori A,I	A ← A ^ I	Realiza la operación lógica XOR entre el acumulador y un valor inmediato.
Xnori A,I	A ← ~(A ^ I)	Realiza la operación lógica XNOR entre el acumulador y un valor inmediato.

#### • Instrucciones de Salto

Nemónico	Operación	Descripción
Jump X	PC ← PC + X	Salto incondicional relativo al program counter.
Jz X	if $(Z==1)$ then $\{PC \leftarrow PC + X\}$ else $\{PC \leftarrow PC + 2\}$	Salto condicional relativo al program counter si el acumulador fue cero en la instrucción previa.
Jc X	<pre>if (C==1) then   {PC ← PC + X} else   {PC ← PC + 2}</pre>	Salto condicional relativo al program counter si hubo acarreo en la instrucción previa.
Jn X	<pre>if (N==1) then   {PC ← PC + X} else   {PC ← PC + 2}</pre>	Salto condicional relativo al program counter si MSB del acumulador fue '1' en la instrucción previa.

#### Formato de instrucciones

Cada instrucción constará de dos palabras consecutivas de 8 bits. La primera palabra se posicionará en una dirección par de memoria, mientras que la segunda lo hará en una dirección impar. La primera palabra definirá el código de instrucción, mientras que la segunda definirá el valor inmediato o la dirección de memoria según corresponda.

#### • Instrucciones de Movimiento de Datos

		$I_7$	I <sub>6</sub>	$I_5$	$I_4$	Ι <sub>3</sub>	$I_2$	$I_1$	Ιo
Load	A,X	0	0	0	0	0	0	0	0
		$X_7$	$\mathbf{X}_{6}$	$X_5$	$X_4$	$\mathbf{X}_3$	$\mathbf{X}_2$	$X_1$	$\mathbf{x}_{o}$
Store	A,X	0	0	0	0	0	0	0	1
		$X_7$	$\mathbf{X}_{6}$	$X_5$	$X_4$	$\mathbf{X}_3$	$\mathbf{X}_2$	$X_1$	$\mathbf{x}_{o}$
Loadi	A,I	0	0	0	0	0	0	1	0
		I <sub>7</sub>	$I_6$	$\mathbf{I}_5$	$I_4$	I <sub>3</sub>	I2	I <sub>1</sub>	Io
Storei	A,I	0	0	0	0	0	0	1	1
		I <sub>7</sub>	$I_6$	$I_5$	$I_4$	I <sub>3</sub>	I <sub>2</sub>	I <sub>1</sub>	Io

#### • Instrucciones Aritméticas

	_	Ι <sub>7</sub>	I <sub>6</sub>	$I_5$	$I_4$	Ι <sub>3</sub>	$I_2$	$I_1$	Ιo
Add	A,X	0	1	0	0	0	0	0	0
		$X_7$	$\mathbf{X}_{6}$	$\mathbf{X}_{5}$	$X_4$	$\mathbf{X}_3$	$\mathbf{X}_{2}$	$\mathbf{X}_{1}$	$\mathbf{X}_{0}$
Sub	A,X	0	1	0	0	0	0	0	1
		$X_7$	$\mathbf{X}_{6}$	$X_5$	$X_4$	$X_3$	$\mathbf{X}_{2}$	$X_1$	$\mathbf{X}_{0}$
	_								
Addc	A,I	0	1	0	0	0	0	1	0
		$I_7$	$I_6$	$I_5$	$\mathtt{I}_4$	$I_3$	$I_2$	$I_1$	Io
Subc	A,I	0	1	0	0	0	0	1	1
		$I_7$	$I_6$	$I_5$	$\mathtt{I}_{\mathtt{4}}$	$I_3$	$I_2$	I <sub>1</sub>	I <sub>0</sub>


		I <sub>7</sub>	I <sub>6</sub>	$I_5$	I <sub>4</sub>	I <sub>3</sub>	$I_2$	$I_1$	Ιo
Addi	A,I	0	1	0	0	0	1	0	0
		I <sub>7</sub>	$I_6$	$I_5$	$I_4$	$I_3$	$I_2$	I <sub>1</sub>	Io
Subi	A,I	0	1	0	0	0	1	0	1
		I <sub>7</sub>	I <sub>6</sub>	$\mathbf{I}_5$	$\mathtt{I}_4$	I <sub>3</sub>	I <sub>2</sub>	I <sub>1</sub>	Io
Addic	A,I	0	1	0	0	0	1	1	0
		I <sub>7</sub>	$I_6$	I <sub>5</sub>	I <sub>4</sub>	I <sub>3</sub>	I <sub>2</sub>	I <sub>1</sub>	Io
Subic	A,I	0	1	0	0	0	1	1	1
		I <sub>7</sub>	I <sub>6</sub>	I <sub>5</sub>	I <sub>4</sub>	I <sub>3</sub>	I <sub>2</sub>	I <sub>1</sub>	Io

# Instrucciones Lógicas

		Ι <sub>7</sub>	I <sub>6</sub>	$I_5$	$I_4$	Ι <sub>3</sub>	$I_2$	$I_1$	Ιo
Nor	A,X	1	0	0	0	0	0	0	0
		$X_7$	$\mathbf{X}_{6}$	$X_5$	$X_4$	$X_3$	$\mathbf{X}_{2}$	$X_1$	$\mathbf{x}_{o}$
Nand	A,X	1	0	0	0	0	0	0	1
		$\mathbf{X}_7$	$X_6$	$\mathbf{X}_{5}$	$X_4$	$\mathbf{X}_3$	$X_2$	$\mathbf{X_1}$	$\mathbf{x}_{o}$
		1							
Xor	A,I	1	0	0	0	0	0	1	0
		$X_7$	$\mathbf{X}_{6}$	$X_5$	$X_4$	$X_3$	$\mathbf{X}_{2}$	$X_1$	$\mathbf{x}_{o}$
				1					
Xnor	A,I	1	0	0	0	0	0	1	1
		$X_7$	$\mathbf{X}_{6}$	$X_5$	$X_4$	$\mathbf{X}_3$	$\mathbf{X}_2$	$X_1$	$\mathbf{x}_{o}$
Nori	A,X	1	0	0	0	0	1	0	0
		I <sub>7</sub>	I <sub>6</sub>	I <sub>5</sub>	I <sub>4</sub>	I <sub>3</sub>	I <sub>2</sub>	I <sub>1</sub>	Io
		1		1					
Nandi	A,X	1	0	0	0	0	1	0	1
		I <sub>7</sub>	I <sub>6</sub>	I <sub>5</sub>	I <sub>4</sub>	I <sub>3</sub>	I <sub>2</sub>	I <sub>1</sub>	I <sub>0</sub>
_		1		1					
Xori	A,I	1	0	0	0	0	1	1	0
		I <sub>7</sub>	I <sub>6</sub>	I <sub>5</sub>	I <sub>4</sub>	I <sub>3</sub>	I <sub>2</sub>	I <sub>1</sub>	I <sub>0</sub>
Xnori	A,I	1	0	0	0	0	1	1	1
		I <sub>7</sub>	I <sub>6</sub>	$I_5$	$I_4$	$I_3$	I <sub>2</sub>	I <sub>1</sub>	I <sub>0</sub>


#### • Instrucciones de Salto

		I <sub>7</sub>	I <sub>6</sub>	$I_5$	$I_4$	Ι <sub>3</sub>	$I_2$	$I_1$	Ιo
Jump	x	1	1	0	0	0	0	0	0
		$X_7$	$X_6$	$\mathbf{X}_{5}$	$X_4$	$\mathbf{X}_3$	$X_2$	$X_1$	$\mathbf{x}_{o}$
Jz	x	1	1	0	0	0	0	0	1
		$X_7$	$\mathbf{X}_{6}$	$\mathbf{X}_{5}$	$X_4$	$\mathbf{X}_3$	$X_2$	$X_1$	$\mathbf{X}_{0}$
Jc	X	1	1	0	0	0	0	1	0
		$X_7$	$\mathbf{X}_{6}$	$X_5$	$X_4$	$\mathbf{X}_3$	$X_2$	$X_1$	$\mathbf{x}_{o}$




#### Especificaciones de la memoria de programa

- La memoria de programa tendrá un bus de direcciones de 8 bits y un bus de datos de salida también de 8 bits.
- El tiempo de acceso para la lectura será de 8.9 ns. Es decir si el address se modifica, la memoria tomará 8.9 ns en entregar el contenido de la posición de memoria correspondiente a dicho address.



#### Especificaciones de la memoria de datos

- La memoria de programa será una *dual port* RAM la cual tendrá un bus de direcciones de 8 bits, un bus de datos de entrada de 8 bits y un bus de salida de 8 bits.
- Asimismo, poseerá una señal de lectura/escritura R/W que cuando está en '1' indicará que la memoria debe escribir el dato del bus de entrada en la posición determinada por el bus de direcciones.
- El tiempo de acceso para la lectura y la escritura será de 8.9 ns. Es decir, en lectura, si el address se modifica, la memoria tomará 8.9 ns en entregar el contenido de la posición de memoria correspondiente a dicho address. Mientras que en escritura, una vez que el address se modifique o la señal R/W sea '1', la memoria tomará 8.9 ns en guardar el dato.



# Desarrollo del trabajo práctico

El lenguaje de descripción HDL será Verilog 2001. La verificación del correcto funcionamiento del circuito se realizará mediante la implementación de un programa en código ensamblador que realiza la multiplicación de dos números enteros positivos de 8 bits. Todas las combinaciones deberán ser probadas, es decir se debe verificar el correcto funcionamiento de 256\*256=65536 combinaciones. Las memoria de datos y programa que se conectan al procesador deberán ser inicializada al principio de la simulación con el programa de multiplicación y los multiplicandos en las posiciones 0x00 y 0x01. Asimismo, la correcta operación de todas las instrucciones restantes deberá realizarse mediantes direct case tests.

Sólo podrá existir una señal de *clock* activa por flanco ascendente y una señal de *power-on-reset* asincrónica. La frecuencia de la señal de reloj será de 100MHz. Todas las entradas y salidas de datos (todas las entradas y salidas excluyendo *clock* y *power-on-reset*) deberán ser registradas.

Las especificaciones de la memoria son descriptas posteriormente, las cuales deberán ser parte integrante del testbench.

Con la biblioteca de celdas estándar provista, deberá sintetizarse las descripción del procesador RTL del procesador. Para esto, deberán definirse las *design constraints* adecuadas. Además se realizará la síntesis para *low-power*, es decir con la inserción de celdas de *clock gating*.

Se deberá realizar una simulación *gate-level* del circtuito verificando su correcta funcionalidad postsíntesis.

Se realizará el layout del circuito (placement, clock tree insertion, routing) y el timing analysis de signoff con la extracción detallada de parásitos.

Por último, se deberá realizar una simulación gate-level del circuito con anotación SDF.

## Condiciones mínimas para la aprobación

- 1. **SÓLO** podrá existir una señal de reloj con flanco ascendente. **NO** debe haber más de una señal de reloj ni puede haber más de un flanco activo.
- 2. **SÓLO** puede haber una señal de *power-on-reset* que "resetee" el sistema cuando está a nivel alto '1'.
- TODAS las entradas y salidas del procesador deben ser registradas (excepto clock y power-onreset).
- 4. El informe **DEBERÁ** contener el diagrama de estado y el diagrama de la implementación. Asimismo, **DEBERÁ** contener un diagrama de flujo del test de verificación.
- 5. **DEBERÁ** justificarse la elección de las design constraints.
- 6. **DEBERÁ** entregarse el script de síntesis utilizado.
- 7. **DEBERÁN** entregarse el *layout* generado con el correspondiente reporte de *timing analysis*. **DEBERÁN** estimarse el máximo *skew* del *clock tree*.
- 8. **DEBERÁ** realizarse un diagrama correspondiente al best-case y worst-case tanto para el *most-critical-path* registro a registro (R2R), el *most-critical-path* entrada a registro (I2R) y el el *most-critical-path* registro a salida (R2O).