Lógica Secuencial Sincrónica

Circuitos Secuenciales




FIGURA 5-1

Diagrama de bloques de un circuito secuencial

Lógica Secuencial Sincrónica

Circuitos Secuenciales Sincrónicos




FIGURA 5-2 Circuito secuencial sincrónico con reloj

Latch S-R





FIGURA 5-3
Latch SR con compuertas NOR

• Latch S'-R'



a) Diagrama lógico

b) Tabla de función

FIGURA 5-4

Latch SR con compuertas NAND

• Latch S'-R' con Control





FIGURA 5-5		
Latch SR con	entrada de	control

C	S	R	Siguiente estado de Q
0	X	X	Sin cambio
1	0	1	Sin cambio
1	0	1	Sin cambio $Q = 0$; estado restablecido $Q = 1$; estado establecido
1	1	0	Q = 1; estado establecido
1	1	1	Indeterminado

b) Tabla de función

Latch D



a) Diagrama lógico

Sin cambio

Siguiente estado de Q

Q = 0; estado restablecido Q = 1; estado establecido

FIGURA 5-6

Latch D

b) Tabla de función

C D

Símbolos Gráficos




FIGURA 5-7 Símbolos gráficos de latches

Sensibilidad a niveles y a flancos




FIGURA 5-8 Respuesta al reloj en un latch y un flip-flop

Flip Flop D Maestro Esclavo




FIGURA 5-9
Flip-flop D amo-esclavo





FIGURA 5-10 Flip-flop tipo *D* disparado por borde positivo




a) Borde positivo

b) Borde negativo

FIGURA 5-11

Símbolo gráfico para el flip-flop D disparado por borde

• Flip Flop J-k




a) Diagrama de circuito

b) Símbolo gráfico

FIGURA 5-12 Flip-Flop *JK*


$$D = JQ' + K'Q$$

Flip Flop T



a) Con un flip-flop JK

FIGURA 5-13 Flip-Flop *T*



b) Con un flip-flop ${\cal D}$

c) Símbolo gráfico

$$D = T \oplus Q = TQ' + T'Q$$

Tablas de Transición

Tabla 5-1 *Tablas características de flip-flops*

Flip-F	Flip-Flop <i>JK</i>					
J - K	Q(t+1)					
0 0 0 1 1 0 1 1	Q(t) 0 1 $Q'(t)$	Sin cambio Restablecer Establecer Complementar				

Flin-Flon T

	Tilp-Hop D					
D	Q(t+1)					
0	0	Restablecer				
1	1	Establecer				

Flin-Flon D

	1 lip-1 lop 1					
T	Q(t+1)					
0	$Q(t) \\ Q'(t)$	Sin cambio Complementar				

Ecuación Característica Flip Flop D

$$Q(t+1) = D$$


Ecuación Característica Flip Flop J-k

$$Q(t+1) = JQ' + K'Q$$


Ecuación Característica Flip Flop T

$$Q(t+1) = T \oplus Q = TQ' + T'Q$$

Flip-Flops con Reset asíncrono



Flip-Flops con Reset asíncrono



b) Símbolo gráfico

R	C	D	Q	Q'
0	X	X 0	0	1
1	\uparrow	0	0	1
1			1	

c) Tabla de función

FIGURA 5-14

Flip-flop D con restablecimiento asincrónico




FIGURA 5-15 Ejemplo de circuito secuencial

$$A(t+1) = A(t)x(t) + B(t)x(t)$$

$$B(t+1) = A'(t)x(t)$$

$$A(t+1) = Ax + Bx$$

$$B(t+1) = A'x$$

$$y(t) = [A(t) + B(t)]x'(t)$$

$$y = (A + B)x'$$

Tabla de Estados

Tabla 5-2 *Tabla de estados para el circuito de la figura 5-15*

Estado actual		Entrada	Siguiente estado	Salida	
Α	В	X	A B	у	
0	0	0	0 0	0	
0	0	1	0 1	0	
0	1	0	0 0	1	
0	1	1	1 1	0	
1	0	0	0 0	1	
1	0	1	1 0	0	
1	1	0	0 0	1	
1	1	1	1 0	0	

Tabla de Estados

Tabla 5-3 *Segunda forma de la tabla de estados*

Estado actual	Siguiente estado		Salida		
	x = 0	x = 1	x = 0	x = 1	
AB	AB	AB	у	у	
00	00	01	0	0	
01	00	11	1	0	
10	00	10	1	0	
11	00	10	1	0	

Análisis de Circuitos Secuenciales

Diagrama de Estados




FIGURA 5-16
Diagrama de estados del circuito de la figura 5-15

Análisis de Circuitos Secuenciales


Ecuaciones de Estado y Ecuación de Salida

$$D_A = Ax + Bx$$

$$D_B = A'x$$


$$y = (A + B)x'$$

$$D: Q(t+1) = D_Q.$$



Estado actual	Salidas	Siguiente estado
A	x y	A
0	0 0	0
0	0 1	1
0	1 0	1
0	1 1	0
1	0 0	1
1	0 1	0
1	1 0	0
1	1 1	1

b) Tabla de estados



c) Diagrama de estados

FIGURA 5-17

Circuito secuencial con flip-flop D




FIGURA 5-18

Circuito secuencial con flip-flop JK

$$J_A = B$$
 $K_A = Bx'$
 $J_B = x'$ $K_B = A'x + Ax' = A \oplus x$

 $B(t + 1) = x'B' + (A \oplus x)'B = B'x' + ABx + A'Bx'$

$$J_A = B$$
 $K_A = Bx'$
 $J_B = x'$ $K_B = A'x + Ax' = A \oplus x$
 $A(t+1) = JA' + K'A$
 $B(t+1) = JB' + K'B$
 $A(t+1) = BA' + (Bx')'A = A'B + AB' + Ax$

$$J_A = B$$
 $K_A = Bx'$
 $J_B = x'$ $K_B = A'x + Ax' = A \oplus x$

Tabla 5-4 *Tabla de estados de un circuito secuencial con flip-flops JK*

	tado tual	Entrada	Sigu est	iente ado	Entradas de flip-flop)	
Α	В	X	Α	В	J _A	K _A	J _B	K _B
0	0	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1
0	1	0	1	1	1	1	1	0
0	1	1	1	0	1	0	0	1
1	0	0	1	1	0	0	1	1
1	0	1	1	0	0	0	0	0
1	1	0	0	0	1	1	1	1
1	1	1	1	1	1	0	0	0





FIGURA 5-19

Diagrama de estados del circuito de la figura 5-18



a) Diagrama de circuito

FIGURA 5-20

Circuito secuencial con dos flip-flops T

$$Q(t+1) = T \oplus Q = T'Q + TQ'$$

$$T_A = Bx$$


 $T_B = x$
 $y = AB$

$$A(t + 1) = (Bx)'A + (Bx)A' = AB' + Ax' + A'Bx$$

 $B(t + 1) = x \oplus B$

Tabla 5-5Tabla de estados para un circuito secuencial con flip-flops T

Estado actual		Entrada	Siguiente estado		Salida
Α	В	X	Α	В	У
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1



b) Diagrama de estados

FIGURA 5-20

Circuito secuencial con dos flip-flops T

```
initial
    begin
        clock = 1'b0;
    repeat (30)
        #10 clock = ~ clock;
    end
end

initial
    begin
        clock = 1'b0;
        #300 $finish;
    end
    always
        #10 clock = ~clock;
```

always @ (expresión de control de sucesos) Enunciados procedimentales de asignación.

Ejemplo HDL 5-1

```
//Descripción de un latch D (Véase la figura 5-6)
module D_latch (Q,D,control);
  output Q;
  input D,control;
  reg Q;
  always @ (control or D)
  if (control) Q = D; //Igual que: if (control == 1)
endmodule
```

Ejemplo HDL 5-2

```
//Flip-flop D
module D_FF (Q,D,CLK);
  output Q;
  input D,CLK;
  reg Q;
  always @ (posedge CLK)
  Q = D;
endmodule
```

Ejemplo HDL 5-2

```
//Flip-flop D
module D_FF (Q,D,CLK);
   output Q;
   input D, CLK;
   req 0;
   always @ (posedge CLK)
    O = D;
endmodule
//Flip-flop D con restablecimiento asincrónico.
module DFF (Q,D,CLK,RST);
   output Q;
   input D, CLK, RST;
   req 0;
   always @(posedge CLK or negedge RST)
     if (\simRST) 0 = 1'b0; // Igual a: if (RST == 0)
     else O = D;
endmodule
```

Ejemplo HDL 5-3

```
//Flip-flop T hecho con flip-flop D y compuertas
module TFF (Q,T,CLK,RST);
   output Q;
   input T, CLK, RST;
   wire DT;
   assign DT = 0 ^ T ;
//Crear ejemplar del flip-flop D
   DFF TF1 (O,DT,CLK,RST);
endmodule
//Flip-flop JK hecho con flip-flop D y compuertas
module JKFF (Q,J,K,CLK,RST);
   output Q;
   input J, K, CLK, RST;
   wire JK;
   assign JK = (J \& \sim Q) \mid (\sim K \& Q);
//Crear ejemplar de flip-flop D
   DFF JK1 (Q, JK, CLK, RST);
endmodule
```

```
//Flip-flop JK hecho con flip-flop D y compuertas
module JKFF (O, J, K, CLK, RST);
   output Q;
   input J, K, CLK, RST;
   wire JK;
   assign JK = (J \& \sim Q) \mid (\sim K \& Q);
//Crear ejemplar de flip-flop D
   DFF JK1 (O, JK, CLK, RST);
endmodule
//Flip-flop D
module DFF (Q,D,CLK,RST);
   output Q;
   input D, CLK, RST;
   reg 0;
   always @ (posedge CLK or negedge RST)
     if (\simRST) 0 = 1'b0;
     else O = D;
endmodule
```

Ejemplo HDL 5-4

```
//Descripción funcional de flip-flop JK
module JK FF (J,K,CLK,Q,Onot);
   output 0, Onot;
   input J, K, CLK;
   req 0;
   assign Qnot = ~ Q ;
   always @ (posedge CLK)
           case ({J,K})
             2'b00: 0 = 0;
             2'b01: Q = 1'b0;
             2'b10: Q = 1'b1;
             2'b11: Q = ~ Q;
           endcase
endmodule
```




FIGURA 5-16
Diagrama de estados del circuito de la figura 5-15

Ejemplo HDL 5-5

```
//Diagrama de estados Mealy (figura 5-16)
module Mealy_mdl (x,y,CLK,RST);
  input x, CLK, RST;
  output y;
  reg y;
  reg [1:0] Prstate, Nxtstate;
  parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
   always @ (posedge CLK or negedge RST)
      if (~RST) Prstate = S0; //Iniciar en estado S0
      else Prstate = Nxtstate; //Operaciones de reloj
   always @ (Prstate or x) //Determinar siguiente estado
         case (Prstate)
            S0: if (x) Nxtstate = S1;
                  else Nxtstate = S0:
            S1: if (x) Nxtstate = S3;
                  else Nxtstate = S0;
            S2: if (\sim x) Nxtstate = S0;
                  else Nxtstate = S2;
            S3: if (x) Nxtstate = S2;
                  else Nxtstate = S0;
         endcase
   always @ (Prstate or x) //Evaluar salida
         case (Prstate)
            S0: y = 0;
            S1: if (x) y = 1'b0; else y = 1'b1;
            S2: if (x) y = 1'b0; else y = 1'b1;
            S3: if (x) y = 1'b0; else y = 1'b1;
         endcase
  endmodule
```





FIGURA 5-19

Diagrama de estados del circuito de la figura 5-18

Ejemplo HDL 5-6

```
//Diagrama de estados de Moore (figura 5-19)
module Moore_mdl (x,AB,CLK,RST);
   input x, CLK, RST;
   output [1:0]AB;
   reg [1:0] state;
   parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
      always @ (posedge CLK or negedge RST)
         if (~RST) state = S0; //Iniciar en estado S0
         else
         case (state)
           S0: if (\simx) state = S1; else state = S0;
           S1: if (x) state = S2; else state = S3;
           S2: if (\simx) state = S3; else state = S2;
           S3: if (\simx) state = S0; else state = S3;
         endcase
   assign AB = state;  //Salida de flip-flops
endmodule
```



a) Diagrama de circuito

b) Diagrama de estados

FIGURA 5-20

Circuito secuencial con dos flip-flops T

Ejemplo HDL 5-7

```
//Descripción estructural de circuito secuencial
//Véase la figura 5-20a)
module Tcircuit (x,y,A,B,CLK,RST);
   input x,CLK,RST;
   output y, A, B;
   wire TA, TB;
//Ecuaciones de entrada de flip-flop
   assign TB = x,
          TA = x \& B;
//Ecuación de salida
   assign y = A \& B;
//Se crean ejemplares de flip-flops T
   T FF BF (B, TB, CLK, RST);
   T FF AF (A, TA, CLK, RST);
endmodule
//Flip-flop T
module T_FF (Q,T,CLK,RST);
   output 0;
   input T, CLK, RST;
   reg ();
     always @ (posedge CLK or negedge RST)
       if (\simRST) 0 = 1'b0;
       else O = O ^ T;
endmodule
```

```
//Estímulo para probar el circuito secuencial
module testTcircuit:
  reg x, CLK, RST; //entradas del circuito
 wire y, A, B; //salida del circuito
  Tcircuit TC (x,y,A,B,CLK,RST); // se crea un ejemplar
                                   // del circuito
  initial
     begin
        RST = 0;
        CLK = 0;
      #5 RST = 1;
         repeat (16)
      #5 CLK = \simCLK;
     end
  initial
     begin
          x = 0;
      #15 x = 1;
          repeat (8)
      #10 x = ~ x;
     end
endmodule
```

198 Capítulo 5 Lógica secuencial sincrónica




FIGURA 5-21

Salida de la simulación del ejemplo HDL 5-7




FIGURA 5-24

Diagrama de estados para el detector de sucesiones

Tabla 5-11 *Tabla de estados para el detector de sucesiones*

Estado actual		Entrada	Sigu Esta	iente do	Salida	
Α	В	X	Α	В	у	
0	0	0	0	0	0	
0	0	1	0	1	0	
0	1	0	0	0	0	
0	1	1	1	0	0	
1	0	0	0	0	0	
1	0	1	1	1	0	
1	1	0	0	0	1	
1	1	1	1	1	1	

$$A(t+1) = D_A(A, B, x) = \sum (3, 5, 7)$$

$$B(t+1) = D_B(A, B, x) = \sum (1, 5, 7)$$

$$y(A, B, x) = \sum (6, 7)$$

$$D_A = Ax + Bx$$

$$D_B = Ax + B'x$$

$$y = AB$$





FIGURA 5-26Diagrama lógico del detector de sucesiones


Tabla 5-12 Tablas de excitación de flip-flops


Q(t)	Q(t + 1)	J	K		Q(t)	Q(t + 1)	T
0	0	0	X		0	0	0
0	1	1	X		0	1	1
1	0	X	1		1	0	1
1	1	X	0		1	1	0
	a) <i>JK</i>		_		b) <i>T</i>		

Tabla 5-13 *Tabla de estados y entradas de flip-flops JK*

Estado Actual		Entrada	Siguiente Estado		Entradas del flip-flop				
Α	В	X	A	В	JA	K _A	J _B	K _B	
0	0	0	0	0	0	X	0	X	
0	0	1	0	1	0	X	1	X	
0	1	0	1	0	1	X	\boldsymbol{X}	1	
0	1	1	0	1	0	X	\boldsymbol{X}	0	
1	0	0	1	0	X	0	0	X	
1	0	1	1	1	X	0	1	X	
1	1	0	1	1	X	0	\boldsymbol{X}	0	
1	1	1	0	0	X	1	\boldsymbol{X}	1	










FIGURA 5-27 Mapas para las ecuaciones de entrada J y K




FIGURA 5-28
Diagrama lógico para el circuito secuencial con flip-flops JK




FIGURA 5-29

Diagrama de estados de un contador binario de tres bits

Tabla 5-14 *Tabla de estados para el contador de tres bits*

Estado actual		Siguiente estado			Entradas de los flip-flops			
A ₂	<i>A</i> ₁	A _o	A ₂	Α	A ₀	TA2	T_{A1}	T _{AO}
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	1	1
1	1	1	0	0	0	1	1	1




FIGURA 5-30

Mapas para el contador binario de tres bits




FIGURA 5-31 Diagrama lógico del contador de tres bits