
LEGv8 básico parte 2

OdC - 2020


Accediendo a la memoria

La memoria es un gran array unidimensional, donde la dirección actúa como índice de ese array, comenzando en 0. Por ejemplo, en la figura la **dirección** del tercer elemento es 2 y el **contenido** o valor de la memoria es 10.



Instrucción Load ("cargar")


Copia al registro X1 el contenido de la memoria direccionada por el contenido del registro X2 sumado a la constante #40.



X1 = Memory[X2 + #40]

Instrucción Store ("guardar")

Copia el contenido del registro X1 en la posición de memoria direccionada por el contenido del registro X2 sumado a la constante #40.



Memory[X2 + #40] = X1

Tamaño de palabra

DATA ALIGNMENT

Double Word							
Word			Word				
Half	word	Half	word	Half	word	Half	word
Byte	Byte	Byte	Byte	Byte	Byte	Byte	Byte
0	1	2	3	4	5	6	7

Tamaño de un registro = 64 bits = Double Word

Address para load y store = 64 bits = Double Word


Conjunto de instrucciones - Transferencia de datos

	load register	LDUR X1, [X2,40]	X1 = Memory[X2 + 40]	Doubleword from memory to register
	store register	STUR X1, [X2,40]	Memory[X2 + 40] = X1	Doubleword from register to memory
	load signed word	LDURSW X1,[X2,40]	X1 = Memory[X2 + 40]	Word from memory to register
	store word	STURW X1, [X2,40]	Memory[X2 + 40] = X1	Word from register to memory
	load half	LDURH X1, [X2,40]	X1 = Memory[X2 + 40]	Halfword memory to register
	store half	STURH X1, [X2,40]	Memory[X2 + 40] = X1	Halfword register to memory
	load byte	LDURB X1, [X2,40]	X1 = Memory[X2 + 40]	Byte from memory to register
	store byte	STURB X1, [X2,40]	Memory[X2 + 40] = X1	Byte from register to memory
	load exclusive register	LDXR X1, [X2,0]	X1 = Memory[X2]	Load; 1st half of atomic swap
Data transfer	store exclusive register	STXR X1, X3 [X2]	Memory[X2]=X1;X3-0 or 1	Store; 2nd half of atomic swap
	move wide with zero	MOVZ X1,20, LSL 0	$X1 = 20 \text{ or } 20 * 2^{16} \text{ or } 20$ * 2^{32} or $20 * 2^{48}$	Loads 16-bit constant, rest zeros
	move wide with keep	MOVK X1,20, LSL 0	$X1 = 20 \text{ or } 20 * 2^{16} \text{ or } 20$ * 2^{32} or $20 * 2^{48}$	Loads 16-bit constant, rest unchanged

Figura 2.1 - Computer Organization and design, Arm Edition - Patterson & Hennessy

Dimensiones de la memoria

En LEGv8 la memoria se direcciona de a byte:



Ejemplo:

Direccion	Contenido		
0	0x00		
1	0x01		
2	0x02		
3	0x03		
4	0x04		
5	0x05		
6	0x06		
7	0x07		
8	0x08		
9	0x09		
10	0x0A		
11	0x0B		
12	0x0C		
13	0x0D		
14	0x0E		
15	0x0F		
16	0x10		
	2 222		

Contonido


Dirección

Acceso a memoria de byte (LDURB/STURB)

Dirección	Contenido		
0	0x00		
1	0x01	LDURB X1, [XZR, #0]	// X1 = 0x0000000000000000000000000000000000
2	0x02	, , , ,	
3	0x03		
4	0x04	LDURB X1, [XZR, #3]	// X1 = 0x00000000000000000
5	0x05	, , , ,	
6	0x06		
7	0x07	LDURB X1, [XZR, #10]	// X1 = 0x0000000000000000000000000000000000
8	0x08	, , ,	
9	0x09		ceros
10	0x0A		
11	0x0B		
12	0x0C		
13	0x0D		
14	0x0E		
15	0x0F		
16	0x10		
-			


Acceso a memoria de doubleword (LDUR/STUR)

En LEGv8 la memoria se direcciona de a byte, por lo que si se accede de forma




Acceso a memoria de doubleword (LDUR/STUR)

Si se configura el microprocesador en modo little-endian los bits **menos** significativos de una palabra se guardan en las posiciones más bajas de memoria.




Acceso a memoria de doubleword (LDUR/STUR)



Acceso a memoria de word (LDURSW/STURW)

En LEGv8 la memoria se direcciona de a byte, por lo que si se accede de forma

secuencial a datos word las direcciones varían de a 4.



Ejercicio 5(a)

Dada la siguiente sentencia en "C":

$$f = -g - A[4];$$

Por defecto asumimos que los elementos de los arreglos son doubleword

- 5.1) Escribir la secuencia mínima de código assembler LEGv8 asumiendo que f, g, i y j se asignan en los registros X0, X1, X2 y X3 respectivamente, y que la dirección base de los arreglos A y B se almacenan en los registros X6 y X7 respectivamente.
- 5.2) ¿Cuántos registros se utilizan para llevar a cabo las operaciones anteriores?

Ejercicio 5(a)


```
f = -g - A[4];

X0 ← f

X1 ← g

X6 ← dirección base del

arreglo A = & A[0]
```



5.2) Se utilizaron 4 registros.

Ejercicio 5(b)

Dada la siguiente sentencia en "C":

$$B[8] = A[i - j];$$

- 5.1) Escribir la secuencia mínima de código assembler LEGv8 asumiendo que f, g, i y j se asignan en los registros X0, X1, X2 y X3 respectivamente, y que la dirección base de los arreglos A y B se almacenan en los registros X6 y X7 respectivamente.
- 5.2) ¿Cuántos registros se utilizan para llevar a cabo las operaciones anteriores?

Ejercicio 5(b)

B[8] = A[i - j];

X2 ← i

X3 ← j

X6 ← dirección base del arreglo A = & A[0]

X7 ← dirección base del arreglo B = & B[0]

```
\& A[i-j] = \& A[0] + (i-j)*8
SUB X9, X2, X3
                          // X9=i-j
LSL X9, X9, #3 <sup>★</sup>
                          // X9=(i-j)*8
ADD X10, X6, X9
                          // X10=&A+[(i-j)*8]
LDUR X11, [X10, #0]
                          // X11=A[i-j]
STUR X11, [X7, #64])
                         // B[8]=A[i-j]
                    \& B[8] = \& B[0] + 8*8
```

5.2) Se utilizaron 7 registros.

★ Usando LSL para multiplicar...

```
LSL X1, X0, 1 // X1= 0b0...00011110 \rightarrow X1= 30 \rightarrow equivale a X0*2<sup>1</sup> LSL X2, X0, 2 // X2= 0b0...00111100 \rightarrow X2= 60 \rightarrow equivale a X0*2<sup>2</sup> LSL X3, X0, 3 // X3= 0b0...01111000 \rightarrow X3= 120 \rightarrow equivale a X0*2<sup>3</sup>
```

Ejercicio 6(b)

Dadas las siguientes sentencias en assembler LEGv8:

- 6.1) Escribir la secuencia mínima de código "C" asumiendo que los registros X0, X1, X2, X3 y X4 contienen las variables f, g, h, i y j respectivamente, y los registros X6, X7 contienen las direcciones base de los arreglos A y B.
- 6.2) Para las instrucciones LEGv8 anteriores, re-escriba el código para minimizar (de ser posible) la cantidad de instrucciones manteniendo la funcionalidad.

LSL X9, X3, #3
ADD X9, X6, X9
LSL X10, X4, #3
ADD X10, X7, X10
LDUR X12, [X9, #0]
ADDI X11, X9, #8
LDUR X9, [X11, #0]
ADD X9, X9, X12
STUR X9, [X10, #0]

Ejercicio 6(b)

```
X3 ← i
X4 ← j
X6 ← dirección base del
      arreglo A = & A[0]
X7 ← dirección base del
      arreglo B = & B[0]
```

```
LSL X9, X3, #3 //X9 = i*8
  ADD X9, X6, X9 //X9 = &A + (i*8) = &A[i]
  LSL X10, X4, #3 //X10 = j*8
  ADD X10, X7, X10 //X10 = &B + (i*8) = &B[i]
 LDUR X12, [X9, #0] / X12 = A[i]
ADDI X11, X9, #8 //X11 = &A[i]+8 = &A[i+1]
  LDUR X9, [X11, #0] / X9 = A[i+1]
 ADD X9, X9, X12 //X9 = A[i+1] + A[i]
  STUR X9, [X10, #0] //B[i] = A[i+1] + A[i]
```

6.1)
$$B[j] = A[i+1] + A[i]$$

Ejercicio 7

Dirección	Valor
0x0000000040080030	0x64
0x0000000040080038	0xC8
0x0000000040080040	0x12C

Dadas las siguientes sentencias en assembler LEGv8:

```
ADDI X9, X6, #8
ADD X10, X6, XZR
STUR X10, [X9, #0]
LDUR X9, [X9, #0]
ADD X0, X9, X10
```

- 7.1) Asumiendo que los registros X0, X6 contienen las variables f y A (dirección base del arreglo), escribir la secuencia mínima de código "C" que representa.
- 7.2) Asumiendo que los registros X0, X6 contienen los valores 0xA, 0x40080028, y que la memoria contiene los valores de la tabla, encuentre el valor del registro X0 al finalizar el código assembler.

Ejercicio 7

 $X0 \leftarrow f$

X6 ← dirección base del arreglo A = & A[0] ADDI X9, X6, #8 //X9 = &A[0]+8 = &A[1]ADD X10, X6, XZR //X10 = &A[0]+0 = &A[0]

STUR X10, [X9, #0] //A[1] = &A[0]


ADD X0, X9, X10 //f = &A[0] + &A[0]

Dirección	Valor
0x0000000040080030	0x64
0x0000000040080038	0xC8
0x0000000040080040	0x12C

7.1)
$$f = &A[0] + &A[0]$$

7.2) resuelto con QEMU

Memoria en QEMU



Ejercicio 8.1(a)

Dado el contenido de los siguientes registros:

¿Cuál es el valor del registro X11 luego de la ejecución del siguiente código assembler en LEGv8?

LSL X11, X9, #4

ORR X11, X11, X10

Ejercicio 8.1(a)

 $X11 \rightarrow 0000 \ 0000 \ 0000 \ 0000 \ 0000 \ 0000 \ 0101 \ 0101 \ 0111 \ 0101 \ 0101 \ 0111 \ 0111 \ 1000$

 $X11 \rightarrow 0000 \ 0000 \ 0000 \ 0000 \ 0000 \ 0000 \ 0101 \ 0$

Ejercicio 11

Utilizar MOVZ, MOVK para cargar los registros:

```
10.1) \{X0 = 0x12340000000000000\}
```

 $10.2) \{X1 = 0xBBB0000000000AAA\}$

 $10.3) \{X2 = 0xA0A0B1B10000C2C2\}$

 $10.4) \{X3 = 0x0123456789ABCDEF\}$

Conjunto de instrucciones - Transferencia de datos

	load register	LDUR X1, [X2,40]	X1 = Memory[X2 + 40]	Doubleword from memory to register
	store register	STUR X1, [X2,40]	Memory[X2 + 40] = X1	Doubleword from register to memory
	load signed word	LDURSW X1,[X2,40]	X1 = Memory[X2 + 40]	Word from memory to register
	store word	STURW X1, [X2,40]	Memory[X2 + 40] = X1	Word from register to memory
	load half	LDURH X1, [X2,40]	X1 = Memory[X2 + 40]	Halfword memory to register
	store half	STURH X1, [X2,40]	Memory[X2 + 40] = X1	Halfword register to memory
	load byte	LDURB X1, [X2,40]	X1 = Memory[X2 + 40]	Byte from memory to register
	store byte	STURB X1, [X2,40]	Memory[X2 + 40] = X1	Byte from register to memory
	load exclusive register	LDXR X1, [X2,0]	X1 = Memory[X2]	Load; 1st half of atomic swap
Data transfer	store exclusive register	STXR X1, X3 [X2]	Memory[X2]=X1;X3-0 or 1	Store; 2nd half of atomic swap
	move wide with zero	MOVZ X1,20, LSL 0	$X1 = 20 \text{ or } 20 * 2^{16} \text{ or } 20$ * 2^{32} or $20 * 2^{48}$	Loads 16-bit constant, rest zeros
	move wide with keep	MOVK X1,20, LSL 0	$X1 = 20 \text{ or } 20 * 2^{16} \text{ or } 20$ * 2^{32} or $20 * 2^{48}$	Loads 16-bit constant, rest unchanged

Figura 2.1 - Computer Organization and design, Arm Edition - Patterson & Hennessy

Ejercicio 11

MOVZ X2, $0 \times A0A0$, LSL 48 // X2 = $0 \times A0A00000000000000$

MOVK X2, $0 \times B1B1$, LSL 32 // X2 = $0 \times A0A0B1B1000000000$

MOVK X2, $0 \times C2C2$, LSL $0 / / X2 = 0 \times A0A0B1B10000C2C2$

Ejercicio 11 - para tener en cuenta!

• Se puede alterar el orden en que se carga el registro:

```
10.3) MOVZ X2, 0xB1B1, LSL 32 // X2 = 0x0000B1B1000000000 MOVK X2, 0xC2C2, LSL 0 // X2 = 0x0000B1B10000C2C2 MOVK X2, 0xA0A0, LSL 48 // X2 = 0xA0A0B1B10000C2C2
```

No es lo mismo si usamos sólo MOVK:

```
10.3) MOVK X2, 0xB1B1, LSL 32 // X2 = 0x????B1B1????????

MOVK X2, 0xC2C2, LSL 0 // X2 = 0x????B1B1????C2C2

MOVK X2, 0xA0A0, LSL 48 // X2 = 0xA0A0B1B1????C2C2

MOVK X2, 0x0000, LSL 16 // X2 = 0xA0A0B1B10000C2C2
```

Bibliografía

Patterson and Hennessy, "Computer Organization and Design: The Hardware/Software Interface ARM Edition", Morgan kaufmann, 2016.