

AMD Artix-7 FPGA A704

硬件开发用户手册

文档版本 Rev 1.0
发布日期 2024-10-04

成都市黑鹰电子科技有限公司

修订记录

修订记录累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新内容。

修订日期	版本	修订说明
2024-10-04	1.0	首次撰写报告

www.easyconnect.cn

黑鹰版权所有，保留一切权利。

非经黑鹰书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。

注意：

您购买的产品、服务或特性等应受黑鹰商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，黑鹰对本文档内容不做任何明示或默示的声明或保证。

由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

目录

目录	3
1 产品介绍	4
1.1 关于本文档	4
1.2 产品版本	4
1.3 应用场合	4
1.4 读者对象	5
1.5 通用信息	5
2 产品信息	6
2.1 A704 简介	6
2.2 功能简介	6
2.3 存储器参数	7
2.4 电气特性	7
2.5 A704 产品型号	8
3 硬件介绍	9
3.1 A704 功能框图	9
3.2 结构与接口描述	10
3.3 信号类型与特性	12
3.4 高速信号特性	12
3.5 扩展信号电平	13
4 A704 功能描述	14
4.1 AMD ARTIX-7 FPGA	14
4.2 DDR3 SDRAM	14
4.3 QUAD SPI FLASH MEMORY	16
4.4 JTAG 下载口	17
4.5 时钟	17
4.6 USB TYPE C 接口	18
4.7 电源管理	19
4.8 启动配置模式	20
4.9 按键	21
4.10 LED 指示灯	22
4.11 排针接口	22
5 排针编号及位置	23
6 结构尺寸	24
6.1.1 注意事项	25

1 产品介绍

1.1 关于本文档

A704 是成都黑鹰电子科技有限公司自主研发的一款基于 AMD Artix-7 系列 FPGA 搭建而成的模块，属于高性价比中等密度 FPGA 产品；本文档主要介绍 AMD Artix-7 FPGA A704 模块家族基本功能特点和硬件特性、多功能硬件配置、开发设计使用方法；逻辑和硬件开发人员可以使用 A704 搭建基于 AMD Artix-7 FPGA 的硬件产品，A704 板载了 AMD Artix-7 系列的 FGG484 封装 FPGA，一片 DDR3 SDRAM，一片 SPI flash，两个用户 LED 灯，一个按键，JTAG 程序下载接口，3 条 2.0mm 间距双排针连接器以及用于供电和串口通信的 USB Type C 接口。

二次开发所包含的资料：

- 板载功能电路的工程代码例程
- PDF 格式原理图
- DXF 格式的 PCB 尺寸图
- Altium 和 allegro 格式的底板接口图
- PDF 格式的扩展信号分组约束表
- PDF 格式丝印图
- 更多的 FPGA 相关规格书，配置文档，应用文档，设计资源以及参考代码请参考 AMD 官网 Artix-7 产品页面：

<https://www.AMD.com/en/products/adaptive-socs-and-fpgas/fpga/artix-7.html>。

1.2 产品版本

与本文档相对应的产品版本如下。

产品名称	产品版本
AMD Artix-7 FPGA A704	V1.0

1.3 应用场合

- 信号采集，测试测量设备
- 网络通讯设备
- 图像处理，码流转换设备
- 自动化，工控设备

- 其他专用可编程设备

1.4 读者对象

本文档主要适用于以下用户：

- 软件开发工程师
- 硬件开发工程师
- 系统架构工程师
- 读者要求有计算机，电子信息相关专业背景，了解数字电路系统设计，微处理器体系架构，FPGA 体系架构，硬件逻辑语言及相关软件的使用，了解各种接口规范。

1.5 通用信息

关于 A704 使用的 FPGA 相关资料及软件信息可以从 AMD 官网下载：www.AMD.com。

2 产品信息

2.1 A704 简介

AMD Artix-7 FPGA A704 模块是针对AMD Artix-7 系列FPGA开发的一款核心板，采用AMD Artix-7 系列 28nm 工艺FPGA，相比上代产品能提供更低成本和更低功耗表现，用于嵌入到需要FPGA处理的产品当中；A704 可以满足大部分逻辑设计的需求，提供完整的逻辑单元硬件电路，使客户不需修改或者只需要简单修改母板的硬件电路，就可以快速完成产品FPGA部分的开发，降低开发风险、周期和成本，快速推出新产品。

二次开发所包含的资料：

- 板载功能电路的工程代码例程
- PDF 格式原理图
- DXF 格式的 PCB 尺寸图
- Altium 和 allegro 格式的底板接口图
- PDF 格式的扩展信号分组约束表
- PDF 格式丝印图

更多的FPGA相关规格书，配置文档，应用文档，设计资源以及参考代码请浏览AMD官网产品页面。

2.2 功能简介

- FPGA 可以兼容 XC7A35T、XC7A50T、XC7A75T、XC7A100T、XC7A200T 五颗 FGG/FBG/FBV484 封装的 FPGA 型号。
- 一片 16 位 4Gb DDR3，提供 4Gb RAM 空间；最高 400MHZ 的时钟速度，高达 12.8G 的带宽，使用 IP 核作为 DDR 控制器。
- 一片 SPI FLASH，128Mb，用于存储 FPGA 比特及用户数据。
- 一个按键，功能自定义。
- 两颗用户 LED 灯。
- 两颗 3225 封装 4 脚贴片有源晶振，其中一颗已焊接，频率为 50MHZ，一颗默认不焊接，用户可根据产品需求添加需要的时钟。

- 信号电平支持 1.5V, 1.8V, 2.5V 或者 3.3V 可调。
- 整个模块扩展出 167 个信号，其中包含 5 个配置 FPGA 相关的信号；剩余 162 个独立信号，可以当做 162 个独立 IO 使用，也可以当做 81 组 LVDS 差分信号使用，这些信号中带字母 MRCC 或者 SRCC 的可以当做专用时钟输入信号使用；所有信号都做了分组等长约束和阻抗控制，50 欧姆单端阻抗，100 欧姆差分阻抗，可以提供稳定的高速信号质量。
- 所有信号采用三条 2.0mm 间距双排针扩展，工业标准排针，公母合高 7mm。
- 电源输入 5V/3A，电源信号包含在扩展排针里面，板载 USB Type C 接口用于供电和串口通讯，随着 FPGA 逻辑资源的改变电源需求也会变化，板载 USB Type C 接口可能不足以提供足够的功率，基于 A704 做二次开发建议使用排针上的电源脚供电。

2.3 存储器参数

存储器	数据位宽	频率	容量
DDR3 SDRAM	16bit	400MHz MAX	4Gb
SPI FLASH	1bit or 4bit		128Mb

2.4 电气特性


- 产品尺寸：81mm x 49mm，板厚 1.6mm
- PCB 板层：8 层，沉金无铅工艺
- 电源供电：5V/3A DC
- 接口类型：三条 2.0mm 间距双排针接口
- 工作温度：
 - 商业级， 0~+70℃
 - 工业级， -40~+85℃
- 存储温度：-5~+30℃
- 存储湿度：20%~75%，非冷凝

2.5 A704 产品型号


模块型号	FPGA 型号	速度等级	温度范围
A704-35T-2I	XC7A35T-2FGG484I	-1、-2 可选	工业挡
A704-75T-2I	XC7A75T-2FGG484I	-1、-2 可选	工业挡
A704-100T-2I	XC7A100T-2FGG484I	-1、-2 可选	工业挡
A704-200T-2I	XC7A200T-2FGG484I	-1、-2 可选	工业挡


3 硬件介绍

3.1 A704 功能框图



3.2 结构与接口描述





3.3 信号类型与特性

- 电源信号定义：包含 5V 电源和 GND 信号。
- IO 信号定义：例如 U7_IO_34，U7 是指 FPGA 芯片的管脚名字，IO 指信号种类是 IO 类型，34 指 FPGA 芯片的 BANK34。
- LVDS 信号定义：例如 R3_L3P_34，R3 是指 FPGA 芯片的管脚名字，L3P 指 FPGA 的 LVDS 信号名称，34 指 FPGA 芯片的 BANK34；所有 LVDS 信号同时可以作为 IO 使用。
- 输入时钟信号定义：例如 B18_L11N_SRCC_16，B18 是指 FPGA 芯片的管脚名字，L11N 指 FPGA 的 LVDS 信号名称，SRCC 指可以作为单独的区域时钟给 FPGA 使用，16 指 FPGA 芯片的 BANK16；另外还有同类名字里面带 MRCC 的也是时钟信号，可以作为多个区域时钟给 FPGA 使用。


注意：A704 的配置模式默认是 SPI 下载模式，如需改改用别的下载模式请参考“ug470_7Series_Config”；更详细的信号定义解释请参考“ug475_7Series_Pkg_Pinout”。

3.4 高速信号特性

A704 扩展的信号全都做了阻抗和约束，其中所有 LVDS 信号为一组，除配置信号以外的单端信号为一组；板载所有信号都做了单端 50 欧姆和差分 100 欧姆阻抗匹配；整板采用 8 层 PCB 设计，三个完整的地层、一个电源层，以保证提供稳定的电源；每个信号层都有一个完整的层面与之相邻，以提供可靠的信号质量。具体 PCB 线路延迟请参阅“A704 分组约束表”。

3.5 扩展信号电平

➤ A704 各 BANK 电源分配图:



➤ A704 FPGA 总共有 8 个 BANK, 各 BANK 电源分配表:

FPGA BANK	Power Supply Rail Net Name	Voltage
Bank0	VCCO_0	3.3V 固定
Bank13	VCCO_13	3.3V 固定
Bank14	VCCO_14	3.3V 固定
Bank15	VCCO_15	默认 3.3V (可调)
Bank16	VCCO_16	默认 3.3V (可调)
Bank34	VCCO_34	默认 3.3V (可调)
Bank35	VCC_1V5	1.5V 固定

备注: BANK13 和 BANK14 是相同电源, 默认 3.3V 不可调, BANK15, 16, 34 为可调电压部分, 可一起调整为 1.5V、1.8V 或者 2.5V。

4 A704 功能描述

4.1 AMD Artix-7 FPGA

A704 板载一颗 AMD artix-7 XC7A35T-2FGG484 FPGA，性价比较高，可扩展性很强，详情参考“ds181_Artix_7_Data_Sheet”；具体参数如下：

- 型号：支持 XC7A35T、XC7A75T、XC7A100T 和 XC7A200T 一共四种型号
- 封装：FGG484
- 速度：支持-1、-2、-3 三种速度等级
- 温度：支持工业级和商业级温度范围
- 资源：

Artix®-7 FPGAs Optimized for Lowest Cost and Lowest Power Applications (1.0V, 0.95V, 0.9V)							
	Part Number	XC7A15T	XC7A35T	XC7A50T	XC7A75T	XC7A100T	XC7A200T
Logic Resources	Logic Cells	16,640	33,280	52,160	75,520	101,440	215,360
	Slices	2,600	5,200	8,150	11,800	15,850	33,650
	CLB Flip-Flops	20,800	41,600	65,200	94,400	126,800	269,200
Memory Resources	Maximum Distributed RAM (Kb)	200	400	600	892	1,188	2,888
	Block RAM/FIFO w/ ECC (36 Kb each)	25	50	75	105	135	365
	Total Block RAM (Kb)	900	1,800	2,700	3,780	4,860	13,140
Clock Resources	CMTs (1 MMCM + 1 PLL)	5	5	5	6	6	10
I/O Resources	Maximum Single-Ended I/O	250	250	250	300	300	500
	Maximum Differential I/O Pairs	120	120	120	144	144	240
Embedded Hard IP Resources	DSP Slices	45	90	120	180	240	740
	PCIe® Gen2 ⁽¹⁾	1	1	1	1	1	1
	Analog Mixed Signal (AMS) / XADC	1	1	1	1	1	1
	Configuration AES / HMAC Blocks	1	1	1	1	1	1
	GTP Transceivers (6.6 Gb/s Max Rate) ⁽²⁾	4	4	4	8	8	16
Speed Grades	Commercial	-1, -2	-1, -2	-1, -2	-1, -2	-1, -2	-1, -2
	Extended	-2L, -3	-2L, -3	-2L, -3	-2L, -3	-2L, -3	-2L, -3
	Industrial	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L

4.2 DDR3 SDRAM

A704 集成了一颗 DDR3 SDRAM，用于提供额外的 RAM 空间，DDR3 的参数如下：

- 型号：MT41K256M16HA-125 (Micron Technology)
- 封装：FBGA96
- 供电电压：1.5V
- 数据位宽：16 bits
- 储存容量：4Gb
- 速率：800 Mb/s
- DDR3 SDRAM 的信号分配在 FPGA 的 BANK35 上面，由于单个 BANK 的 IO 数量有限，DDR3 SDRAM 的信号占用了 VREF 管脚，因此 FPGA 的参考电压 VREF 采用内部参考，DDR3 SDRAM 的速率也有所限制，最大速率为 800Mb/s。

➤ DDR3 SDRAM 和 FPGA 信号定义映射表

FPGA Pin	Schematic Net Name	I/O Standard	DDR3 Pin
M3	DDR3_A0	SSTL15	N3
P6	DDR3_A1	SSTL15	P7
N3	DDR3_A2	SSTL15	P3
L4	DDR3_A3	SSTL15	N2
P1	DDR3_A4	SSTL15	P8
M2	DDR3_A5	SSTL15	P2
M6	DDR3_A6	SSTL15	R8
N2	DDR3_A7	SSTL15	R2
R1	DDR3_A8	SSTL15	T8
P2	DDR3_A9	SSTL15	R3
L5	DDR3_A10	SSTL15	L7
N5	DDR3_A11	SSTL15	R7
M5	DDR3_A12	SSTL15	N7
N4	DDR3_A13	SSTL15	T3
L6	DDR3_A14	SSTL15	T7
L3	DDR3_BA0	SSTL15	M2
M1	DDR3_BA1	SSTL15	N8
K6	DDR3_BA2	SSTL15	M3
G3	DDR3_DQ0	SSTL15	E3
H4	DDR3_DQ1	SSTL15	F7
G2	DDR3_DQ2	SSTL15	F2
J1	DDR3_DQ3	SSTL15	F8
H3	DDR3_DQ4	SSTL15	H3
K1	DDR3_DQ5	SSTL15	H8
H2	DDR3_DQ6	SSTL15	G2
J5	DDR3_DQ7	SSTL15	H7
E3	DDR3_DQ8	SSTL15	D7
C2	DDR3_DQ9	SSTL15	C3
F1	DDR3_DQ10	SSTL15	C8
D2	DDR3_DQ11	SSTL15	C2
B2	DDR3_DQ12	SSTL15	A7
A1	DDR3_DQ13	SSTL15	A2
E2	DDR3_DQ14	SSTL15	B8
B1	DDR3_DQ15	SSTL15	A3
H5	DDR3_DM0	SSTL15	E7
F3	DDR3_DM1	SSTL15	D3
J2	DDR3_DQS0_N	SSTL15	G3
K2	DDR3_DQS0_P	SSTL15	F3

D1	DDR3_DQS1_N	SSTL15	B7
E1	DDR3_DQS1_P	SSTL15	C7
J4	DDR3_ODT	SSTL15	K1
G1	DDR3_RESETB	LVCOMS15	T2
K4	DDR3_WE	SSTL15	L3
F4	DDR3_CS	SSTL15	接地
K3	DDR3_CAS	SSTL15	K3
J6	DDR3_RAS	SSTL15	J3
L1	DDR3_CKE	SSTL15	K9
P4	DDR3_CLK_N	DIFF_SSTL15	K7
P5	DDR3_CLK_P	DIFF_SSTL15	J7

A704 板载的 DDR3 信号约束可以参考“黑鹰 A704 分组约束表”；DDR3 接口设计注意事项请参考“7 Series FPGAs Memory Interface Solutions User Guide (UG586)”，其余存储类型接口设计也可以从 UG586 中找到相关信息，想要了解更多 DDR 相关设计要求，可以参考 Micron 官网提供的资料：www.micron.com。


4.3 Quad SPI Flash Memory

Quad SPI Flash Memory 可以用于储存 FPGA 配置文件及别的数据，相关参数如下：

- 型号：N25Q128A13ESE40F
- 封装：SOP8
- 供电电压：3.3V
- 数据位宽：1/2/4 bits
- 储存容量：128Mb
- 速率：由选择的加载位宽和 CCLK 速率确定
- Quad SPI 和 FPGA 信号定义映射表：

FPGA Pin	Schematic Net Name	I/O Standard	Flash Pin
P22	P22_IO_D00_14	LVCMOS33	5
R22	R22_IO_DIN_14	LVCMOS33	2
P21	P21_IO_D02_14	LVCMOS33	3
R21	R21_IO_D03_14	LVCMOS33	7
L12	L12_CCLK_0	LVCMOS33	6
T19	T19_IO_FCS_B_14	LVCMOS33	1

- SPI Flash 电路原理图：




关于 Quad SPI Flash Memory 的使用，请参考“7 Series FPGAs Configuration User Guide (UG470)”；更多相关信息可以参考 Micron N25Q128A13ESE40F 的规格书。

4.4 JTAG 下载口

A704 FPGA 模块板载一个 JTAG 口，用于用户调试下载程序使用。

- 14 针 2.54mm 间距简牛公座。
- 可下载 bit、mcs 或者 bin 文件。
- 支持固化程序到 SPI FLASH。
- 接口信号定义跟官方标准一致。
- 电路原理图：




4.5 时钟

A704 提供两个板载时钟资源，两颗 3225 封装 4 脚贴片有源晶振，其中一颗已焊接，频点

为 50MHZ，一颗默认不焊接，用户可根据产品需求添加需要的时钟，相关参数如下：

- 型号：YXC 宽电压有源晶振
- 封装：3225
- 供电电压：1.8V-3.3V
- 频率：一颗 50MHZ，一颗用户自定义频点
- 电路原理图：



- 晶振和 FPGA 信号定义映射表：

FPGA Pin	Schematic Net Name	I/O Standard	frequency
R4	R4_50MHz_CLK	LVCOMS25	50MHZ
C18	C18_RESERVED_CLK	LVCOMS25	TBD


注意：A704 板载时钟是连接到 FPGA 的 bank16 和 34 上面，默认是 3.3V 电源，用户在增加额外系统需要的时钟时需要根据时钟所在 bank 的电源来选择有源晶振的电压，板载 50MHZ 有源晶振只能支持 1.8V 到 3.3V 电压，如果更改 bank16 和 34 的电压为 1.5V，50MHZ 有源晶振也应该更换为相应电压的才能保证正常使用，同时如果用了备用时钟，也要确保电压规格一致。

有源晶振相关参数可以参考对应器件手册或者访问官网了解更详细的信息：www.yxc.hk;

4.6 USB Type C 接口

- A704 FPGA 模块带一个 USB Type C 接口，作为供电和 UART 通讯功能使用。


- USB 转串口芯片采用 CH340X，工业级器件，无需外部提供晶振。
- 波特率支持 50bps-2Mbps，默认 57600bps。
- 电路原理图：



4.7 电源管理

A704 整板只需提供一路直流电源即可工作，板载核心板电路所需电源模块。

- 电源输入范围：5V~5.5V 3A DC，设计人员根据不同需求场景提供足够功率的电源即可，在 1Mhz~100Mhz 范围内，纹波低于 50mV，设计人员根据实际使用场合需要做好隔离滤波，以免电源质量问题造成模块失效。
- A704 板载各路电源采用 DCDC 提供，效率很高，能够降低整板功耗，减少整板发热量，降低整板温度。
- 电源树如下图所示：



➤ A704 板载电源详细信息表：

Device Type	Description	Supply Name	Voltage
TPS563201	3A DCDC	VCCINT,VCCBRAM	1.0V
TPS563201	3A DCDC	DDR,VCCIO	1.5V
TPS563201	3A DCDC	VCCAUX,VCCIO,VCCADC	1.8V
TPS563201	3A DCDC	VCCIO	2.5V
TPS563201	3A DCDC	VCCIO	3.3V

电源供电全采用 TI 的电源芯片,相关芯片规格书请参考 TI 官网所提供的资料:www.ti.com。

4.8 启动配置模式

A704 核心板上预留了可调节的贴片电阻位置，可用于设置 FPGA 的配置模式。


➤ AMD 7 系列 FPGA 支持五种配置模式，A704 支持三种配置模式：

Master SPI Configuration

Slave Serial

JTAG Mode

➤ 配置模式的设置可参考 A704 原理图模式设置开关，如下图所示：



➤ 配置模式：

Configuration Mode	M[2:0] Settings	Bus Width	CCLK Direction
Master SPI	001	X1,X2,X4	Output
JTAG	101	X1	Not Applicable
Slave Serial	111	X1	Input


- A704 板载配置模式默认为 JTAG 下载和 SPI 启动，如果用户在使用过程中需要 Slave Serial 模式，需要改动配置电阻 M[2:0] 的值为 111，即焊上 R30 和 R32 即可。

更多配置相关信息请参考“ug470_7Series_Config”。

4.9 按键

A704 板载一个微型按键，可用于复位、重启等，用户可以自定义需要的功能场景，相关参数如下：

- 默认高电平，低电平有效，即按键按下为低电平状态
- FPGA 管脚分配：BANK34，T3 脚
- 按键电路如下图所示：



4.10 LED 指示灯

A704 板载四颗 LED 灯，一颗电源指示灯，一颗 FPGA 配置指示灯，两颗用户 LED 灯。

- 电源指示灯： A704 在接入 5V 电源之后该灯点亮，表明电源已接入。
- FPGA 配置指示灯： 配置指示灯接入 FPGA 的 DONE 脚，在配置过程中，DONE 为低电平，LED 灯灭掉，配置完成后，DONE 为高电平，LED 灯点亮。
- 用户 LED 灯： 用户 LED 灯由 FPGA 的 IO 控制，接入 FPGA 的 BANK34，默认电平为 3.3V，该 LED 灯仅在 BANK34 的电源电压为 2.5V 或者 3.3V 的时候有效，低于 2.5V 的电压会失效。
- 用户 LED 灯和 FPGA 的信号定义映射表：


FPGA Pin	Schematic Net Name	I/O Standard	Reference
U1	U1_IO_34_LED1	LVCMS25	D2
T1	U1_IO_34_LED0	LVCMS25	D3

4.11 排针接口

采用三条双排针对外扩展，提供 A704 板载 FPGA 多种类型的可用信号，具体型号定义请参考 A704 原理图或者 A704 排针信号定义与约束手册。


5 排针编号及位置

如下图所示，扩展信号一共三条双排针，用户可以根据需求选择排针焊接在正面或者背面，每个针脚的定义和编号可以看 pcb 背面的丝印或者从原理图上对照。



A704 排针信号定义 (bottom view)

6 结构尺寸



模块装配图 (top view)

- 尺寸（长 X 宽）：81mm X 49mm
- 重量：22 克（无排针），28 克（焊排针）
- 排针公母合高 7mm，模块连接器所在面元件高度 3mm，客户底板设计可以在模块底部区域布放高度不超过 4mm 高度的元件，否则会造成干涉，无法安装。
- 客户端母板接口按照提供的接口封装源文件或者模块装配图尺寸设计。

6.1.1 注意事项

AMD Artix-7 FPGA A704 模块适用于需要用 FPGA 处理的产品、实验室或者工程开发环境；在开始操作之前，请先阅读以下注意事项：

- 任何情况下均不能对单板进行热插拔操作。
- 在拆封单板包装与安装之前，为避免静电释放（ESD）对单板硬件造成损伤，请采取必要的防静电措施。
- 手持单板时请拿单板的边沿，不要触碰到单板上的外露金属部分，以免静电对单板元器件造成损坏。
- 请将 AMD Artix-7 FPGA A704 模块放置于干燥的环境，并保证它们远离热源、电磁干扰源与辐射源、电磁辐射敏感设备等。
- 请对照模块熟悉 AMD Artix-7 FPGA A704 模块的结构布局，确保能够在单板上辨认出可操作部件，如开关、连接器以及指示灯的位置。
- 整板留一个 14PIN JTAG 口，2.54mm 简牛座子，用于调试或者下载程序。
- 单板使用时电源采用 USB Type C 口供电，由底板时应该由底板从排针的 5V 电源脚给核心板供电。

相关参阅文档：

黑鹰 A704 分组约束表

黑鹰 A704 逻辑开发使用手册

黑鹰 A704 硬件开发用户手册

其余板载元件及连接器文档信息请从相应官网下载

联系我们:

主页: www.easyconnect.cn

黑鹰淘宝店铺: <https://shop109053876.taobao.com/>

成都市黑鹰电子科技有限公司

成都高新区（西区）合作路 89 号

18602876097