HC32F401B

用户手册

64 引脚 32 位
ARM Cotrtex-M4F FLASH 单片机

HOLYCHIP 公司保留对以下所有产品在可靠性、功能和设计方面的改进作进一步说明的权利。HOLYCHIP 不承担由本手册所涉及的产品或电路的运用和使用所引起的任何责任，HOLYCHIP 的产品不是专门设计来应用于外科植入、生命维持和任何 HOLYCHIP 产品产生的故障会对个体造成伤害甚至死亡的领域。如果将 HOLYCHIP 的产品用于上述领域，即使这些是由 HOLYCHIP 在产品设计和制造上的疏忽引起的，用户应赔偿所有费用、损失、合理的人身伤害或死亡所直接或间接所产生的律师费用，并且用户保证 HOLYCHIP 及其雇员、子公司、分支机构和销售商与上述事宜无关。

芯圣电子
2026 年 3 月

目录

1. 文档约定 21

1.1. 排版约定 21
1.2. 寄存器协议 21
1.3. 引脚定义 22

2. 系统和存储器概述 23

2.1. 系统特性 23
2.2. 存储器组织 25
2.2.1. 概述 25
2.2.2. 存储器映射和寄存器边界地址 25
2.2.3. 片上 SRAM 存储器 28
2.2.4. FLASH 存储器 29
2.2.5. 位段 29
2.3. 自举配置 30

3. 电源控制（PWR） 31

3.1. 电源 31
3.1.1. 电源域划分 31
3.1.2. RTC 区域功能 32
3.1.3. 电压调节器 32
3.2. 电源管理器 32
3.2.1. 上电复位（POR）和掉电复位（PDR） 32
3.2.2. 可编程电压检测器（PVD） 33
3.3. 低功耗模式 33
3.3.1. 降低系统时钟 34
3.3.2. 外部时钟的控制 34
3.3.3. 睡眠模式 34
3.3.4. 停止模式 36
3.3.5. 待机模式 37
3.3.6. 低功耗模式下的自动唤醒 38
3.4. PWR 寄存器列表 38
3.5. PWR 寄存器说明 39
3.5.1. 控制寄存器 (PWR_CR) 39
3.5.2. 控制/状态寄存器 (PWR_CSR) 39

4. FLASH 存储器（FLASH） 41

4.1. 概述 41
4.2. 主要特性 41
4.3. FLASH 功能说明 42
4.3.1. FLASH 构成 42
4.3.2. FLASH 擦除，编程和写保护操作 43
4.3.3. FLASH 中断 44

4.3.4. 选项字节 44
4.4. FLASH 寄存器列表 50
4.5. FLASH 寄存器说明 51
4.5.1. FLASH_ACR 密钥寄存器 51
4.5.2. FLASH_KEYR 密钥寄存器 52
4.5.3. FLASH_OPTKEYR 选项密钥寄存器 52
4.5.4. FLASH_SR 状态寄存器 53
4.5.5. FLASH_CR 控制寄存器 54
4.5.6. FLASH_OPTCR 选项控制寄存器 55
4.5.7. FLASH_AR 地址寄存器 56
4.5.8. FLASH_WRP1_START 地址寄存器 56
4.5.9. FLASH_WRP1_STOP 地址寄存器 56
4.5.10. FLASH_WRP2_START 地址寄存器 56
4.5.11. FLASH_WRP2_STOP 地址寄存器 56

5. 复位和时钟控制（RCC） 58

5.1. 概述 58
5.2. 主要特性 58
5.2.1. 系统复位 58
5.2.2. 电源复位 59
5.2.3. RTC 复位 59
5.3. 时钟 59
5.3.1. HSE 时钟 60
5.3.2. HSI 时钟 61
5.3.3. PLL 配置 62
5.3.4. LSE 时钟 62
5.3.5. LSI 时钟 62
5.3.6. 系统时钟（SYSCLK）选择 62
5.3.7. 时钟安全（CSS） 63
5.3.8. RTC/AWU 时钟 63
5.3.9. 看门狗时钟 63
5.3.10. 时钟输出功能 63
5.4. RCC 寄存器列表 65
5.5. RCC 寄存器描述 66
5.5.1. RCC_CR 控制寄存器 66
5.5.2. RCC_PLLCFGR PLL 配置寄存器 68
5.5.3. RCC_CFGR 配置寄存器 70
5.5.4. RCC_CIR 时钟中断寄存器 73
5.5.5. RCC_AHB1RSTR 外设复位寄存器 75
5.5.6. RCC_AHB2RSTR 外设复位寄存器 76
5.5.7. RCC_APB1RSTR 外设复位寄存器 76
5.5.8. RCC_APB2RSTR 外设复位寄存器 78
5.5.9. RCC_AHB1ENR 外设时钟使能寄存器 80
5.5.10. RCC_AHB2ENR 外设时钟使能寄存器 81
5.5.11. RCC_APB1ENR 外设时钟使能寄存器 81

5.5.12. RCC_APB2ENR 外设时钟使能寄存器 83
5.5.13. RCC_AHB1LPENR 低功耗模式寄存器 85
5.5.14. RCC_APB1LPENR 低功耗模式寄存器 86
5.5.15. RCC_APB2LPENR 低功耗模式寄存器 88
5.5.16. RCC_LSECR 外部低速时钟控制寄存器 89
5.5.17. RCC_CSR 时钟控制和状态寄存器 90

6. 系统配置寄存器（SYSCFG） 92

6.1. SYSCFG 寄存器列表 92
6.2. SYSCFG 寄存器描述 92
6.2.1. SYSCFG 存储器重映射寄存器 (SYSCFG_MEMRMP) 92
6.2.2. SYSCFG 外部中断配置寄存器 1（SYSCFG_EXTICR1） 93
6.2.3. SYSCFG 外部中断配置寄存器 2（SYSCFG_EXTICR2） 93
6.2.4. SYSCFG 外部中断配置寄存器 3（SYSCFG_EXTICR3） 94
6.2.5. SYSCFG 外部中断配置寄存器 4（SYSCFG_EXTICR4） 94
6.2.6. 输出选择寄存器（SYSCFG_OUTSEL） 95
6.2.7. DBG 复用功能选择寄存器（SYSCFG_AFIO_DBGR） 95
6.2.8. 刹车源使能控制寄存器（SYSCFG_BRKSCTRL） 95

7. 中断和事件 96

7.1. 嵌套向量中断控制器（NVIC） 96
7.1.1. NVIC 特性 96
7.1.2. SysTick 校准值寄存器 96
7.1.3. 中断和异常向量 96
7.2. 外部中断/事件控制器（EXTI） 100
7.2.1. EXTI 主要特性 100
7.2.2. EXTI 框图 101
7.2.3. 唤醒事件管理 101
7.2.4. 功能说明 101
7.2.5. 外部中断/事件线映射 102
7.3. EXTI 寄存器列表 103
7.4. EXTI 寄存器描述 103
7.4.1. 中断屏蔽寄存器 (EXTI_IMR) 103
7.4.2. 事件屏蔽寄存器 (EXTI_EMR) 103
7.4.3. 上升沿触发选择寄存器 (EXTI_RTSR) 104
7.4.4. 下降沿触发选择寄存器 (EXTI_FTSR) 104
7.4.5. 软件中断/事件寄存器 (EXTI_SWIER) 105
7.4.6. 挂起寄存器 (EXTI_PR) 105

8. 直接存储器访问控制器（DMA） 106

8.1. DMA 简介 106
8.2. DMA 主要特性 106
8.3. DMA 功能说明 107
8.3.1. 一般说明 107
8.3.2. DMA 事务 107

8.3.3. DMA 请求映射 108
8.3.4. 仲裁器 110
8.3.5. 源、目标和传输模式 110
8.3.6. 指针递增 113
8.3.7. 循环模式 113
8.3.8. 双缓冲区模式 114
8.3.9. 可编程数据宽度、封装/解封、字节序 115
8.3.10. 单次传输和突发传输 117
8.3.11. FIFO 118
8.3.12. DMA 传输完成 120
8.3.13. DMA 传输暂停 120
8.3.14. 流控制器 121
8.3.15. 可能的 DMA 配置汇总 122
8.3.16. 流配置过程 122
8.3.17. 错误管理 123
8.4. DMA 中断 124
8.5. DMA 寄存器列表（x = 0..7） 124
8.6. DMA 寄存器描述 124
8.6.1. DMA 低中断状态寄存器 (DMA_LISR) 125
8.6.2. DMA 高中断状态寄存器（DMA_HISR） 126
8.6.3. DMA 低中断标志清零寄存器 (DMA_LIFCR) 127
8.6.4. DMA 高中断标志清零寄存器 (DMA_HIFCR) 128
8.6.5. DMA 数据流 x 配置寄存器 (DMA_SxCR) (x=0..7) 128
8.6.6. DMA 数据流 x 数据项数寄存器 (DMA_SxNDTR) (x=0..7) 132
8.6.7. DMA 数据流 x 外设地址寄存器 (DMA_SxPAR) (x=0..7) 132
8.6.8. DMA 数据流 x 存储器 0 地址寄存器 (DMA_SxM0AR) (x=0..7) 133
8.6.9. DMA 数据流 x 存储器 1 地址寄存器 (DMA_SxM1AR) (x=0..7) 133
8.6.10. DMA 数据流 x FIFO 控制寄存器 (DMA_SxFCR) (x=0..7) 134

9. 通用 I/O (GPIO) 135

9.1. GPIO 简介 135
9.2. GPIO 主要特性 135
9.3. GPIO 功能描述 135
9.3.1. 通用 I/O (GPIO) 138
9.3.2. I/O 引脚复用器和映射 138
9.3.3. I/O 端口控制寄存器 140
9.3.4. I/O 端口数据寄存器 140
9.3.5. I/O 数据位操作 140
9.3.6. GPIO 锁定机制 140
9.3.7. I/O 复用功能输入/输出 141
9.3.8. 外部中断线/唤醒线 141
9.3.9. 输入配置 141
9.3.10. 输出配置 142
9.3.11. 复用功能配置 142
9.3.12. 模拟配置 143

9.3.13. 将 OSC32_IN/OUT 引脚用作 GPIO PC14/PC15 端口引脚 143
9.3.14. 将 OSC_IN/OUT 引脚用作 GPIO PH0/PH1 端口引脚 144
9.3.15. 选择 RTC_AF1 和 RTC_AF2 复用功能 144
9.4. GPIO 寄存器列表 146
9.5. GPIO 寄存器描述 147
9.5.1. GPIO 端口模式寄存器 (GPIOx_MODER) (x=A..D) 147
9.5.2. GPIO 端口输出类型寄存器 (GPIOx_OTYPER) (x=A..D) 147
9.5.3. GPIO 端口输出速度寄存器 (GPIOx_OSPEEDR) (x=A..D) 148
9.5.4. GPIO 端口上拉/下拉寄存器 (GPIOx_PUPDR) (x=A..D) 148
9.5.5. GPIO 端口输入数据寄存器 (GPIOx_IDR) (x=A..D) 149
9.5.6. GPIO 端口输出数据寄存器 (GPIOx_ODR) (x=A..D) 149
9.5.7. GPIO 端口置位/复位寄存器 (GPIOx_BSRR) (x=A..D) 149
9.5.8. GPIO 端口配置锁定寄存器 (GPIOx_LOCR) (x=A..D) 150
9.5.9. GPIO 复用功能高位寄存器 (GPIOx_AFRL) (x=A..D) 151
9.5.10. GPIO 复用功能高位寄存器 (GPIOx_AFRH) (x=A..D) 151

10. 坐标旋转算法（CORDIC） 152

10.1. 概述 152
10.2. 主要特性 152
10.3. ATAN 计算的配置实例 152
10.4. SIN、COS 计算的配置实例 153
10.5. CORDIC 寄存器列表 153
10.6. CORDIC 寄存器描述 154
10.6.1. CORDIC_DXR CORDIC X 数据寄存器 154
10.6.2. CORDIC_DYR CORDIC Y 数据寄存器 154
10.6.3. CORDIC_DZR CORDIC Z 数据寄存器 155
10.6.4. CORDIC_RXR CORDIC X 结果寄存器 155
10.6.5. CORDIC_RYR CORDIC Y 结果寄存器 155
10.6.6. CORDIC_RZR CORDIC Z 结果寄存器 155
10.6.7. CORDIC_CR CORDIC 控制寄存器 156
10.6.8. CORDIC_SR CORDIC 状态寄存器 157

11. 窗口看门狗（WWDG） 158

11.1. 概述 158
11.2. 主要特性 158
11.3. 功能说明 158
11.3.1. 使能看门狗 159
11.3.2. 控制递减计数器 159
11.3.3. 看门狗中断高级特性 159
11.4. 如何设置看门狗超时 159
11.5. 调试模式 160
11.6. WWDG 寄存器列表 160
11.7. WWDG 寄存器描述 161
11.7.1. 控制寄存器 (WWDG_CR) 161
11.7.2. 配置寄存器（WWDG_CFR） 162

11.7.3. 状态寄存器（WWDG_SR） 162

12. 独立看门狗（IWDG） 163

12.1. 概述 163
12.1.1. 主要特性 163
12.1.2. 功能说明 163
12.2. IWDG 寄存器列表 165
12.3. IWDG 寄存器描述 165
12.3.1. 关键字寄存器 (IWDG_KR) 165
12.3.2. 预分频器寄存器（IWDG_PR） 165
12.3.3. 重载寄存器（IWDG_RLR） 166
12.3.4. 状态寄存器（IWDG_SR） 167

13. 实时时钟（RTC） 168

13.1. 概述 168
13.2. 主要特性 168
13.3. 功能描述 169
13.3.1. 概述 169
13.3.2. RTC 校准 170
13.3.3. 读 RTC 寄存器 170
13.3.4. 配置 RTC 寄存器 170
13.3.5. RTC 标志的设置 170
13.4. RTC 寄存器列表 172
13.5. RTC 寄存器描述 173
13.5.1. RTC 控制寄存器高位 (RTC_CRH) 173
13.5.2. RTC 控制寄存器低位 (RTC_CRL) 174
13.5.3. RTC 预分频装载寄存器高位 (RTC_PRLH) 175
13.5.4. RTC 预分频装载寄存器低位 (RTC_PRLL) 175
13.5.5. RTC 预分频余数寄存器高位 (RTC_DIVH) 176
13.5.6. RTC 预分频余数寄存器低位 (RTC_DIVL) 176
13.5.7. RTC 计数器寄存器高位 (RTC_CNTH) 176
13.5.8. RTC 计数器寄存器低位 (RTC_CNTL) 177
13.5.9. RTC 闹钟寄存器高位 (RTC_ALRH) 177
13.5.10. RTC 闹钟寄存器低位 (RTC_ALRL) 177
13.5.11. RTC 校准寄存器 (RTC_CALR) 178

14. 高级定时器（TIM1&TIM8） 179

14.1. 概述 179
14.2. 主要特性 179
14.3. 功能描述 180
14.3.1. 功能框图 180
14.3.2. 时钟源 181
14.3.3. 预分频器 181
14.3.4. 计数器与计数模式 181
14.3.5. 重载寄存器 188

14.3.6. 重复计数器 188
14.3.7. 更新事件 UEV 189
14.3.8. 单脉冲模式 189
14.3.9. 外部触发输入通道 190
14.3.10. 输入捕获通道 191
14.3.11. 输出比较通道 191
14.3.12. 工作模式 192
14.3.13. 输出比较功能 203
14.3.14. TIM1 中断 215
14.3.15. 触发 ADC 216
14.3.16. 调试支持 216
14.3.17. 编程示例 216
14.4. 寄存器列表 221
14.5. 寄存器描述 222
14.5.1. TIM1 和 TIM8 控制寄存器 1 (TIMx_CR1) 222
14.5.2. TIM1 和 TIM8 控制寄存器 2 (TIMx_CR2) 224
14.5.3. TIM1 和 TIM8 从模式控制寄存器 (TIMx_SMCR) 227
14.5.4. TIM1 和 TIM8 中断使能寄存器 (TIMx_DIER) 231
14.5.5. TIM1 和 TIM8 状态寄存器 (TIMx_SR) 233
14.5.6. TIM1 和 TIM8 事件生成寄存器 (TIMx_EGR) 236
14.5.7. TIM1 和 TIM8 捕获模式寄存器 1 (TIMx_CCMR1CAP) 237
14.5.8. TIM1 和 TIM8 比较模式寄存器 1 (TIMx_CCMR1CMP) 239
14.5.9. TIM1 和 TIM8 捕获模式寄存器 2 (TIMx_CCMR2CAP) 242
14.5.10. TIM1 和 TIM8 比较模式寄存器 2 (TIMx_CCMR2CMP) 243
14.5.11. TIM1 和 TIM8 捕获/比较使能寄存器 (TIMx_CCER) 245
14.5.12. TIM1 和 TIM8 计数器 (TIMx_CNT) 247
14.5.13. TIM1 和 TIM8 预分频器 (TIMx_PSC) 247
14.5.14. TIM1 和 TIM8 自动重载寄存器 (TIMx_ARR) 247
14.5.15. TIM1 和 TIM8 重复计数器 (TIMx_RCR) 248
14.5.16. TIM1 和 TIM8 捕获/比较寄存器 1 (TIMx_CCR1) 248
14.5.17. TIM1 和 TIM8 捕获/比较寄存器 2 (TIMx_CCR2) 249
14.5.18. TIM1 和 TIM8 捕获/比较寄存器 3 (TIMx_CCR3) 249
14.5.19. TIM1 和 TIM8 捕获/比较寄存器 4 (TIMx_CCR4) 250
14.5.20. TIM1 和 TIM8 刹车和死区寄存器 (TIMx_BDTR) 250
14.5.21. TIM1 和 TIM8 DMA 控制寄存器(TIMx_DCR) 254
14.5.22. TIM1 和 TIM8 DMA 全传输地址 (TIMx_DMAR) 256
14.5.23. TIM1 和 TIM8 死区时间寄存器 (TIMx_DTR) 256
14.5.24. TIM1 和 TIM8 编码控制寄存器(TIMx_ECR) 257
14.5.25. TIM1 和 TIM8 输入选择寄存器 (TIMx_TIxSEL) 258
14.5.26. TIM1 和 TIM8 复用功能选择寄存器 1 (TIMx_AF1) 258
14.5.27. TIM1 和 TIM8 复用功能选择寄存器 2 (TIMx_AF2) 261

15. 通用定时器（TIM2-TIM7） 264

15.1. 概述 264
15.2. 主要特性 264

15.3. 功能描述 265
15.3.1. 功能框图 265
15.3.2. 时钟源 265
15.3.3. 预分频器 265
15.3.4. 计数器与计数模式 266
15.3.5. 重载寄存器 272
15.3.6. 更新事件 UEV 272
15.3.7. 单脉冲模式 273
15.3.8. 外部触发输入通道 273
15.3.9. 输入捕获通道 274
15.3.10. 输出比较通道 274
15.3.11. 工作模式 275
15.3.12. 输入捕获功能 283
15.3.13. 输出比较功能 285
15.3.14. TIM2 中断 296
15.3.15. 调试支持 297
15.3.16. 编程示例 297
15.3.17. 输出比较编程示例 300
15.4. TIM2-7 寄存器列表 301
15.5. TIM2-7 寄存器描述 302
15.5.1. TIMx 控制寄存器 1 (TIMx_CR1) 302
15.5.2. TIMx 控制寄存器 2 (TIMx_CR2) 304
15.5.3. TIMx 从模式控制寄存器 (TIMx_SMCR) 305
15.5.4. TIMx 中断使能寄存器 (TIMx_IER) 309
15.5.5. TIMx 状态寄存器 (TIMx_ISR) 311
15.5.6. TIMx 事件生成寄存器 (TIMx_EGR) 313
15.5.7. TIMx 捕获模式寄存器 1 (TIMx_CCMR1CAP) 314
15.5.8. TIMx 比较模式寄存器 1 (TIMx_CCMR1CMP) 315
15.5.9. TIMx 捕获/比较使能寄存器 (TIMx_CCER) 318
15.5.10. TIMx 计数器 (TIMx_CNT) 319
15.5.11. TIMx 预分频器 (TIMx_PSC) 320
15.5.12. TIMx 自动重载寄存器 (TIMx_ARR) 320
15.5.13. TIMx 捕获/比较寄存器 1 (TIMx_CCR1) 321
15.5.14. TIMx 捕获/比较寄存器 2 (TIMx_CCR2) 321
15.5.15. TIMx DMA 控制寄存器(TIMx_DCR) 322
15.5.16. TIMx DMA 全传输地址 (TIMx_DMAR) 323
15.5.17. TIMx 编码控制寄存器(TIMx_ECR) 324
15.5.18. TIMx 输入选择寄存器 (TIMx_TISEL) 325
15.5.19. TIMx 复用功能选择寄存器 1 (TIMx_AF1) 326
15.5.20. TIMx 复用功能选择寄存器 2 (TIMx_AF2) 326

16. 通用定时器（TIM9） 327

16.1. 概述 327
16.2. 主要特性 327
16.3. 功能描述 328

16.3.1. 功能框图 328
16.3.2. 时钟源 328
16.3.3. 预分频器 329
16.3.4. 计数器与计数模式 329
16.3.5. 重载寄存器 335
16.3.6. 更新事件 UEV 335
16.3.7. 单脉冲模式 336
16.3.8. 外部触发输入通道 336
16.3.9. 输入捕获通道 337
16.3.10. 输出比较通道 337
16.3.11. 工作模式 338
16.3.12. 输入捕获功能 346
16.3.13. 输出比较功能 347
16.3.14. 匹配输出模式 348
16.3.15. TIM9 中断 358
16.3.16. 触发 ADC 358
16.3.17. 调试支持 358
16.3.18. 编程示例 358
16.4. 寄存器列表 363
16.5. 寄存器描述 364
16.5.1. TIM9 控制寄存器 1 (TIM9_CR1) 364
16.5.2. TIM9 控制寄存器 2 (TIM9_CR2) 366
16.5.3. TIM9 从模式控制寄存器 (TIM9_SMCR) 368
16.5.4. 中断使能寄存器 (TIM9_IER) 372
16.5.5. TIM9 状态寄存器 (TIM9_ISR) 374
16.5.6. TIM9 事件生成寄存器 (TIM9_EGR) 376
16.5.7. TIM9 捕获模式寄存器 1 (TIM9_CCMR1CAP) 377
16.5.8. TIM9 比较模式寄存器 1 (TIM9_CCMR1CMP) 379
16.5.9. TIM9 捕获模式寄存器 2 (TIM9_CCMR2CAP) 382
16.5.10. TIM9 比较模式寄存器 2(TIM9_CCMR2CMP) 383
16.5.11. TIM9 捕获/比较使能寄存器 (TIM9_CCER) 384
16.5.12. TIM9 计数器 (TIM9_CNT) 386
16.5.13. TIM9 预分频器 (TIM9_PSC) 386
16.5.14. TIM9 自动重载寄存器 (TIM9_ARR) 386
16.5.15. TIM9 捕获/比较寄存器 1 (TIM9_CCR1) 387
16.5.16. TIM9 捕获/比较寄存器 2 (TIM9_CCR2) 387
16.5.17. TIM9 捕获/比较寄存器 3 (TIM9_CCR3) 388
16.5.18. TIM9 捕获/比较寄存器 4 (TIM9_CCR4) 388
16.5.19. TIM9 DMA 控制寄存器(TIM9_DCR) 389
16.5.20. TIM9 DMA 全传输地址 (TIM9_DMAR) 390
16.5.21. TIM9 编码控制寄存器(TIM9_ECR) 390
16.5.22. TIM9 输入选择寄存器 (TIM9_TISEL) 391
16.5.23. TIM9 复用功能选择寄存器 1 (TIM9_AF1) 392
16.5.24. TIM9 复用功能选择寄存器 2 (TIM9_AF2) 392

17. 基本定时器（TIM10）.....393

17.1. 概述.....393
17.2. 主要特性.....393
17.3. 功能描述.....393
17.3.1. 功能框图.....393
17.3.2. 工作模式.....397
17.3.3. UIF 位重映射.....399
17.3.4. TIM10 中断.....400
17.3.5. 触发 ADC.....400
17.3.6. 调试支持.....400
17.4. 寄存器列表.....400
17.5. 寄存器描述.....402
17.5.1. TIM10_CR1 控制寄存器 1.....402
17.5.2. TIM10_CR2 控制寄存器 2.....402
17.5.3. TIM10_SMCR 从模式控制寄存器.....403
17.5.4. TIM10_IER 中断使能寄存器.....404
17.5.5. TIM10_ISR 中断标志寄存器.....404
17.5.6. TIM10_ICR 中断标志清除寄存器.....405
17.5.7. TIM10_EGR 事件生成寄存器.....405
17.5.8. TIM10_CNT 计数寄存器.....405
17.5.9. TIM10_PSC 预分频寄存器.....406
17.5.10. TIM10_ARR 自动重载寄存器.....406

18. 通用异步收发器（USART）.....407

18.1. 概述.....407
18.2. USART 特性.....407
18.3. 功能描述.....407
18.3.1. 功能框图.....407
18.3.2. 功能实现.....408
18.3.3. 异步模式.....408
18.3.4. 同步模式.....415
18.3.5. 多机通信.....417
18.3.6. LIN 模式.....418
18.3.7. 利用 DMA 通讯.....419
18.3.8. USART 低功耗模式.....421
18.3.9. USART 中断.....421
18.3.10. USART 寄存器列表.....422
18.3.11. USART 寄存器描述.....423

19. 串行外设接口（SPI）.....432

19.1. 概述.....432
19.1.1. 特性.....432
19.1.2. 框图.....432
19.1.3. 功能实现.....432

19.2. 功能介绍 433
19.2.1. 时钟比率 433
19.2.2. 发送和接收 FIFO 缓冲区 433
19.2.3. SPI 中断 434
19.2.4. 传输模式 434
19.2.5. 协议接口 436
19.2.6. 操作模式 443
19.2.7. DUAL SPI / QUAD SPI 446
19.2.8. DMA 447
19.3. SPI 寄存器列表 448
19.4. SPI 寄存器描述 449
19.4.1. 控制寄存器 0 SPIx_CTRLR0(x = 1) 449
19.4.2. 控制寄存器 0 SPIx_CTRLR0(x = 2 3) 450
19.4.3. 控制寄存器 1 SPIx_CTRLR1(x = 1,2,3) 451
19.4.4. 使能寄存器 SPIx_SPIENR(x = 1) 452
19.4.5. 使能寄存器 SPIx_SPIENR(x = 2,3) 452
19.4.6. 微线控制寄存器 SPIx_MWCR(x = 2,3) 453
19.4.7. 从机使能寄存器 SPIx_SER(x = 1,2,3) 454
19.4.8. 波特率选择寄存器 SPIx_BAUDR(x = 1,2,3) 454
19.4.9. 发送 FIFO 阈值寄存器 SPIx_TXFTLR(x = 1,2,3) 455
19.4.10. 接收 FIFO 阈值寄存器 SPIx_RXFTLR(x = 1,2,3) 455
19.4.11. 发送 FIFO 寄存器 SPIx_TXFLR(x = 1,2,3) 455
19.4.12. 接收 FIFO 寄存器 SPIx_RXFLR(x = 1,2,3) 456
19.4.13. 状态寄存器 SPIx_SR(x = 1,2,3) 456
19.4.14. 中断屏蔽寄存器 SPIx_IMR(x = 1,2,3) 457
19.4.15. 中断状态寄存器 SPIx_ISR(x = 1,2,3) 458
19.4.16. 发送 FIFO 上溢中断清除寄存器 SPIx_TXOICR(x = 1,2,3) 458
19.4.17. 接收 FIFO 上溢中断清除寄存器 SPIx_RXOICR(x = 1,2,3) 458
19.4.18. 接收 FIFO 下溢中断清除寄存器 SPIx_RXUICR(x = 1,2,3) 459
19.4.19. 中断清除寄存器 SPIx_ICR(x = 1,2,3) 459
19.4.20. DMA 控制寄存器 SPIx_DMACR(x = 1,2,3) 459
19.4.21. DMA 发送数据级别寄存器 SPIx_DMATDLR(x = 1,2,3) 460
19.4.22. DMA 接收数据级别寄存器 SPIx_DMARDLR(x = 1,2,3) 460
19.4.23. 数据寄存器 SPIx_DR(x = 1,2,3) 460
19.4.24. 数据寄存器 SPIx_CTRLR2(x = 1) 461

20. 集成音频总线(I2S) 462

20.1. 产品概述 462
20.1.1. 特性 462
20.1.2. 框图 462
20.2. 功能介绍 463
20.2.1. I2S 使能 463
20.2.2. I2S 作为发送器 463
20.2.3. I2S 作为接收器 466
20.2.4. 时钟产生（主模式） 469

20.3. I2S 寄存器列表 470
20.4. I2S 寄存器描述 471
20.4.1. 使能寄存器 I2Sx_IER 471
20.4.2. 接收块使能寄存器 I2Sx_IRER 471
20.4.3. 发送块使能寄存器 I2Sx_ITER 472
20.4.4. 时钟使能寄存器 I2Sx_CER 472
20.4.5. 时钟配置寄存器 I2Sx_CCR 472
20.4.6. 接收块 FIFO 复位寄存器 I2Sx_RXFFR 473
20.4.7. 发送块 FIFO 复位寄存器 I2Sx_TXFFR 473
20.4.8. 左接收缓冲寄存器 I2Sx_LRBR 473
20.4.9. 左发送保持寄存器 I2Sx_LTHR 474
20.4.10. 右接收缓冲寄存器 I2Sx_RRBR 474
20.4.11. 右发送保持寄存器 I2Sx_RTHR 474
20.4.12. 接收使能寄存器 I2Sx_RER 475
20.4.13. 发送使能寄存器 I2Sx_TER 475
20.4.14. 接收配置寄存器 I2Sx_RCR 475
20.4.15. 发送配置寄存器 I2Sx_TCR 476
20.4.16. 中断状态寄存器 I2Sx_ISR 476
20.4.17. 中断屏蔽寄存器 I2Sx_IMR 477
20.4.18. 接收溢出寄存器 I2Sx_ROR 477
20.4.19. 发送溢出寄存器 I2Sx_TOR 478
20.4.20. 接收 FIFO 配置寄存器 I2Sx_RFCR 478
20.4.21. 发送 FIFO 配置寄存器 I2Sx_TFCR 478
20.4.22. 预分频系数寄存器 I2Sx_PR 479
20.4.23. 钟输出寄存器 I2Sx_MCK_PR 479
20.4.24. I2S DMA 控制寄存器 I2S_DMACR 479

21. I2C 接口（I2C） 480

21.1. 概述 480
21.2. 主要特性 480
21.3. 协议描述 480
21.3.1. 传输应答 481
21.3.2. 协议帧格式 481
21.3.3. 冲突检测与仲裁 482
21.4. 功能说明 484
21.4.1. 功能框架 484
21.4.2. 通信时钟 484
21.4.3. 输入滤波器 485
21.4.4. 地址比较器 485
21.4.5. 同步和仲裁逻辑 485
21.4.6. 应答控制 486
21.4.7. 中断 486
21.4.8. 工作模式 487
21.4.9. DMA 请求 494
21.4.10. 多主机通信 495

21.4.11. 状态码 495
21.5. 编程示例 499
21.5.1. 主机发送示例 499
21.5.2. 主机接收示例 500
21.5.3. 从机接收示例 501
21.5.4. 从机发送示例 501
21.6. I2C 寄存器列表 502
21.7. I2C 寄存器描述 503
21.7.1. I2C_BRREN 波特率计数器使能寄存器 503
21.7.2. I2C_BRR 波特率计数器配置寄存器 503
21.7.3. I2C_CR 控制寄存器 504
21.7.4. I2C_DR 数据寄存器器 505
21.7.5. I2C_ISR 中断标志寄存器 505
21.7.6. I2C_STAT 状态寄存器 506
21.7.7. I2C_ADDR0 从机地址 0 寄存器 506
21.7.8. I2C_ADDR1 从机地址 1 寄存器 507
21.7.9. I2C_ADDR2 从机地址 2 寄存器 507
21.7.10. I2C_MATCH 从机地址匹配寄存器 507

22. USB 全速设备接口（USB） 508

22.1. USB 简介 508
22.2. USB 主要特征 508
22.3. USB 功能描述 509
22.3.1. USB 功能模块描述 509
22.4. 编程中需要考虑的问题 510
22.4.1. 通用 USB 设备编程 510
22.4.2. 系统复位和上电复位 510
22.4.3. 双缓冲端点 515
22.4.4. 同步传输 517
22.4.5. 挂起/恢复事件 518
22.5. USB 寄存器列表 519
22.5.1. 通用寄存器列表 519
22.5.2. 端点寄存器列表 519
22.5.3. 缓存区描述表 519
22.6. USB 寄存器描述 520
22.6.1. 通用寄存器 520
22.6.2. 端点寄存器 526
22.6.3. 缓冲区描述表 530

23. 控制局域网(CANFD) 533

23.1. 特性 533
23.2. 框图 534
23.3. 双中断线 534
23.4. 功能描述 534
23.4.1. 操作模式 534

23.4.2. 睡眠模式 535
23.4.3. 测试模式 535
23.4.4. 总线监控模式 537
23.4.5. DAR 模式 537
23.4.6. 受限操作模式 538
23.4.7. 比特率切换 538
23.4.8. 发送器延迟补偿 539
23.5. 时间戳生成 540
23.5.1. 内部时间戳生成 540
23.5.2. 超时计数器 541
23.6. 接受处理 541
23.6.1. 接收过滤 541
23.6.2. 接收 FIFO 545
23.6.3. 专用接收 Buffer 547
23.7. 发送处理 548
23.7.1. 传输暂停 548
23.7.2. 专用发送 Buffer 549
23.7.3. 发送 FIFO 549
23.7.4. 发送队列 550
23.7.5. 混合专用发送 Buffer/发送 FIFO 550
23.7.6. 混合专用发送 Buffer/发送队列 551
23.7.7. 传输取消 551
23.7.8. 发送事件处理 551
23.7.9. FIFO 应答处理 552
23.8. 消息 RAM 553
23.8.1. 消息 RAM 配置 553
23.8.2. 接收 Buffer 和 FIFO 554
23.8.3. 发送 Buffer 556
23.8.4. 发送事件 FIFO 558
23.8.5. 标准消息 ID 过滤 559
23.8.6. 扩展消息 ID 过滤 561
23.9. 编程模型 563
23.9.1. 硬件复位描述 563
23.9.2. 寄存器映射列表 563
23.9.3. 保留访问的寄存器地址 564
23.10. CANFD 寄存器描述 565
23.10.1. 数据位时间&预分频寄存器(DBTP) 565
23.10.2. 测试寄存器(TEST) 566
23.10.3. RAM 看门狗(RWD) 567
23.10.4. CC 控制寄存器(CCCR) 567
23.10.5. 标称位时间&预分频寄存器(NBTP) 569
23.10.6. 时间戳计数器配置(TSCC) 570
23.10.7. 时间戳计数器值(TSCV) 570
23.10.8. 超时计数器配置(TOCC) 571

23.10.9. 超时计数器值 (TOCV) 571
23.10.10. 错误计数寄存器 (ECR) 572
23.10.11. 协议状态寄存器(PSR) 573
23.10.12. 发送器延迟补偿寄存器 (TDCR) 575
23.10.13. 中断状态寄存器 (IR) 576
23.10.14. 中断使能 (IE) 579
23.10.15. 中断线选择(ILS) 581
23.10.16. 中断线使能(ILE) 583
23.10.17. 全局过滤器配置(GFC) 584
23.10.18. 标准 ID 过滤配置(SIDFC) 584
23.10.19. 扩展 ID 过滤配置(XIDFC) 585
23.10.20. 扩展 ID 和屏蔽(XIDAM) 585
23.10.21. 高优先级消息状态(HPMS) 585
23.10.22. 新数据(NDAT) 586
23.10.23. 接收 FIFO 0 配置(RXF0C) 586
23.10.24. 接收 FIFO 0 状态(RXF0S) 586
23.10.25. 接收 FIFO 0 应答(RXF0A) 587
23.10.26. 接收 Buffer 配置(RXBC) 588
23.10.27. 接收 FIFO 1 配置(RXF1C) 588
23.10.28. 接收 FIFO 1 状态(RXF1S) 589
23.10.29. 接收 FIFO 1 应答(RXF1A) 589
23.10.30. 接收 Buffer / FIFO 大小配置(RXESC) 590
23.10.31. 发送 Buffer 配置(TXBC) 591
23.10.32. 发送 FIFO/队列状态(TXFQS) 591
23.10.33. 发送 Buffer 大小配置(TXESC) 592
23.10.34. 发送 Buffer 请求挂起(TXBRP) 592
23.10.35. 发送 Buffer 添加请求(TXBAR) 593
23.10.36. 发送 Buffer 取消请求(TXBCR) 594
23.10.37. 发送 Buffer 传输发生(TXBTO) 594
23.10.38. 发送 Buffer 取消完成(TXBCF) 595
23.10.39. 发送 Buffer 传输中断使能 (TXBTIE) 595
23.10.40. 发送 Buffer 取消完成中断使能 (TXBCIE) 596
23.10.41. 发送事件 FIFO 配置(TXEFC) 596
23.10.42. 发送事件 FIFO 状态(TXEFS) 597
23.10.43. 发送事件 FIFO 应答(TXEFA) 597

24. 模数转换器（ADC） 598

24.1. 概述 598
24.2. 主要特性 598
24.3. 功能框图 599
24.4. 功能描述 599
24.4.1. 转换时序 599
24.4.2. 转换速度 601
24.4.3. 转换精度 601
24.4.4. 转换结果 601

24.4.5. 工作模式 601
24.4.6. 外部触发源 603
24.4.7. ADC 过采样 603
24.4.8. 校准 604
24.4.9. 模拟看门狗 605
24.4.10. 使用 DMA 606
24.4.11. 温度传感器 606
24.4.12. ADC 中断 608
24.5. ADC 寄存器列表 608
24.6. ADC 寄存器描述 610
24.6.1. ADC_CR 控制寄存器 610
24.6.2. ADC_SQRxTRIGGER 序列 x 触发配置寄存器(x=0..3) 610
24.6.3. ADC_SQRxSMPCFR 序列 x 采样周期配置寄存器(x=0..3) 614
24.6.4. ADC_SQRxCFR 序列 x 转换序列配置寄存器 (x=0..3) 615
24.6.5. ADC_SQRxRESULTy 序列 x 转换结果 y 寄存器 (x=0..3，y=0..3) 616
24.6.6. ADC_AWDCR0 模拟看门狗配置寄存器 616
24.6.7. ADC_AWDCR1 模拟看门狗配置寄存器 618
24.6.8. ADC_AWDVTH 模拟看门狗高阈值寄存器 619
24.6.9. ADC_AWDVTL 模拟看门狗低阈值寄存器 619
24.6.10. ADC_START 启动寄存器 619
24.6.11. ADC_IER 中断使能寄存器 620
24.6.12. ADC_ISR 中断标志寄存器 621
24.6.13. ADC_ICR 中断标志清除寄存器 622
24.6.14. ADC_DCOFFSET 直流偏置寄存器 623
24.6.15. ADC_AMC 增益校准寄存器 623
24.6.16. ADMA_DR 数据寄存器 623

25. 数模转换器（DAC） 624

25.1. 概述 624
25.2. 主要特性 624
25.3. 功能框图 624
25.4. 功能描述 624
25.4.1. DAC 转换 624
25.4.2. DAC 转换 624
25.4.3. DMA 请求 625
25.5. DAC 寄存器列表 625
25.6. DAC 寄存器描述 626
25.6.1. DAC_CR 控制寄存器 626
25.6.2. DAC_DR 数据寄存器 626

26. 全差分运算放大器（FDA） 627

26.1. 概述 627
26.2. 主要特性 627
26.3. 功能描述 627
26.3.1. 功能框图 627

26.4. 寄存器列表 628
26.5. 寄存器描述 629
26.5.1. FDA 控制寄存器 (FDA_CR) 629
26.5.2. FDA 校准配置寄存器(FDA_CAILCFG) 630
27. 模拟电压比较器（VC） 631
27.1. 概述 631
27.2. 主要特性 631
27.3. 功能描述 632
27.3.1. 功能框图 632
27.3.2. 输入输出引脚 633
27.3.3. 延迟/响应时间 633
27.3.4. 极性选择 633
27.3.5. 数字滤波 633
27.3.6. 窗口比较功能 634
27.3.7. BLANK 窗口功能 634
27.4. VC 中断 635
27.5. 编程示例 635
27.6. VC 寄存器列表 636
27.7. VC 寄存器描述 636
27.7.1. VCx_CR0 控制寄存器 0 636
27.7.2. VCx_CR1 控制寄存器 1 637
27.7.3. VCx_SR 状态寄存器 639
28. 矩阵运算单元（MOU） 640
28.1. 简介 640
28.1.1. 功能框图 640
28.1.2. 乘加单元框图 640
28.1.3. 矩阵状态机 641
28.2. 主要特性 641
28.3. 编程示例 642
28.4. MOU 寄存器列表 643
28.4.1. MOU 控制寄存器 (MOU_CR) 644
28.4.2. MOU 状态寄存器（MOU_SR） 645
28.4.3. MOU 矩阵 A 偏移首地址寄存器 (MOU_ADDRA) 646
28.4.4. MOU 矩阵 B 偏移首地址寄存器 (MOU_ADDRB) 646
28.4.5. MOU 矩阵 C 偏移首地址寄存器 (MOU_ADDRC) 647
28.4.6. MOU 参数 M 寄存器(MOU_MR) 647
28.4.7. MOU 参数 K 寄存器(MOU_KR) 647
28.4.8. MOU 参数 N 寄存器(MOU_NR) 648
28.4.9. MOU 乘加结果寄存器 (MOU_MAR) 648
28.4.10. MOU 卷积步长寄存器(MOU_STRIDE) 648
28.4.11. MOU 卷积计算次数寄存器(MOU_COUNT) 648
29. 循环冗余计算单元（CRC） 649

29.1. 概述 649
29.2. 主要特性 649
29.3. 功能说明 649
29.4. CRC 寄存器列表 650
29.5. CRC 寄存器描述 650
29.5.1. 控制寄存器 (CRC_DR) 650
29.5.2. 配置寄存器（CRC_IDR） 650
29.5.3. 状态寄存器（CRC_CR） 650

30. SWJ 调试端口（串行接口和 JTAG） 651

30.1. JTAG-DP 或 SW-DP 的切换机制 652
30.2. 引脚排列和调试端口引脚 652
30.2.1. SWJ 调试端口引脚 652
30.2.2. 灵活的 SWJ-DP 引脚分配 652
30.2.3. JTAG 引脚上的内部上拉和下拉 653
30.2.4. 使用串行接口以及释放未使用的调试引脚以用作 GPIO 653
30.3. HC32F4xx JTAG TAP 连接 654
30.4. ID 代码和锁定机制 655
30.4.1. MCU 芯片 ID 代码 655
30.4.2. 边界扫描 TAP JTAG ID 代码 655
30.4.3. Cortex™-M4F TAP 655
30.4.4. Cortex™-M4F JEDEC-106 ID 代码 655
30.4.5. JTAG 调试端口 656
30.5. SW 调试端口 657
30.5.1. SW 协议简介 657
30.5.2. SW 协议序列 657
30.5.3. SW-DP 状态机（复位、空闲状态、ID 代码） 658
30.5.4. DP 和 AP 读/写访问 658
30.5.5. SW-DP 寄存器 659
30.5.6. SW-AP 寄存器 659
30.6. AHB-AP（AHB 访问端口）对 JTAG-DP 和 SW-DP 同时有效 659
30.6.1. 32 位 AHP-AP 寄存器的地址宽度为 6 位（最多达 64 字或 256 字节），其中包括： 659
30.7. 内核调试 660
30.8. 调试主机在系统复位状态下建立连接的功能 661
30.9. FPB (FLASH PATCH BREAKPOINT) 661
30.10. DWT（数据观察点触发） 661
30.11. ITM（指令跟踪宏单元） 662
30.11.1. 概述 662
30.11.2. 时间戳数据包、同步和溢出数据包 662
30.12. ETM（嵌入式跟踪宏单元） 663
30.12.1. 概述 663
30.12.2. 信号协议和数据包类型 664
30.12.3. 主要的 ETM 寄存器 664
30.12.4. 配置示例 664

30.13. 调试组件 (DBGMCU) 664
30.13.1. 对低功耗模式的调试支持 664
30.13.2. 对定时器、看门狗、bxCAN 和 I2C 的调试支持 665
30.13.3. MCU 调试配置寄存器 665
30.13.4. MCU APB1 调试冻结寄存器 (DBGMCU_APB1_FZ) 667
30.13.5. MCU APB2 调试冻结寄存器 (DBGMCU_APB2_FZ) 668
30.14. TPIU（跟踪端口接口单元） 668
30.14.1. 前言 668
30.14.2. TRACE 引脚分配 669
30.14.3. 33.17.3 TPUI 格式化器 670
30.14.4. TPUI 帧同步数据包 670
30.14.5. 发送同步帧数据包 671
30.14.6. 同步模式 671
30.14.7. 异步模式 671
30.14.8. 33.17.8 HC32F4xx 内的 TRACECLKIN 连接 671
30.14.9. TPIU 寄存器 672
30.15. 设备电子签名 672
30.15.1. 唯一设备 ID 寄存器（96 位） 673
31. 版本更新记录 674

1.文档约定

1.1. 排版约定

本文中的排版惯例是：

粗斜体 表示特殊术语或引文，或者提示注意项。

粗体 表示组件或信号名称，如用于无章节序号的标题说明、图表的标题等。

大写英文 用于具有特定技术含义的术语，并包含在词汇表中，如寄存器或位域名称。

彩色文本 表示链接，包括：

- URL 外部链接，如 http://www.holychip.cn
- 交叉引用，本文的内部章节互相引用
- 内部链接，图、表或附录、词汇条目

1.2. 寄存器协议

符号示例	描述
0x53CA	带‘0x’前缀的数字字符串表示十六进制数，数值为数字 0～9 或 A～F 大写英文
REGNAME[n]	REGNAME 的特定位，REGNAME 可以是寄存器或寄存器字段，例如，CR1[2] 指的是 CR1 寄存器的第 2 位
REGNAME[m:n]	REGNAME 的特定位，REGNAME 可以是寄存器或寄存器字段，例如，CR1[7:5] 指的是 CR1 寄存器的第 7 位 ～ 第 5 位
RW	可读可写，软件可以读写这些位域
RO	只读，软件只能读取这些位域
WO	只写，软件只能写入该位域，读取该位域时将返回无效数据
RW0	软件可以读写该位域，只能对该位域写入 0，写入 1 对该位域无影响
RW1	软件可以读写该位域，只能对该位域写入 1，写入 0 对该位域无影响
R0W1	软件读取该位域为 0，只能对该位域写入 1，写入 0 对该位域无影响
R1W0	软件读取该位域为 1，只能对该位域写入 0，写入 1 对该位域无影响
T	写 0 无效，写 1 翻转
RFU	保留位域，请保持默认值
Word	一个字的数据长度为 32 bit
Half Word	一个半字的数据长度为 16 bit
Byte	一个字节的数据长度为 8 bit

1.3. 引脚定义

名称	缩写	定义
引脚名	除非有特别说明，在复位后引脚的默认功能和引脚名相同	
引脚类型	S	电源引脚
	I	输入引脚
	I/O	输入/输出引脚
I/O 架构	TTa	连接模拟功能的 I/O 口
	TT	3.3V 容限 I/O
	FT	5V 容限 I/O
	B	专用 BOOT0 引脚
	RST	复位输入引脚
备注	除非有特别说明，在复位后所有引脚处于高阻输入状态	
附加功能	数字功能	功能由 GPIOx_AFRy 寄存器的值决定
	模拟功能	功能直接由外设寄存器决定

2.系统和存储器概述

2.1. 系统特性

主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连：

- 主控总线：


— Cortex™-M4F 内核 I 总线、D 总线和 S 总线
— DMA 存储器总线

- 被控总线：

— 内部 Flash ICode 总线
— 内部 Flash DCode 总线
— 主要内部 SRAM1
— 辅助内部 SRAM2
— AHB1 外设（包括 AHB-APB 总线桥和 APB 外设）
— AHB2 外设

主从设备通过 AHB 总线矩阵进行连接，系统架构如下图所示：

图 2-1 系统架构


FLASH CTRL
QSPI
Flash
JTAG & SW
ETM
MPU
NVIC
Arm Cortex-M4
168 MHz
FPU
D-BUS
I-BUS
S-BUS
AHB bus-matrix 8S7M
SRAM
MOU
AHB2 168 MHz
AHB1 168 MHz
DMA
VDD
Power managmt
Voltage regulator 3.3 to 1.2 V
@VDD
@VDDA
RC HS
RC LS
PLL1&2
POR reset
Int
Supply supervision
POR/PDR
BOR
PVD
XTAL OSC
4-16MHz
IWDG
PWR interface
Reset & clock control
FCLK
HCLKx
PCLKx
XTAL 32 kHz
RTC
AWU
LS
GPIO PORT A
GPIO PORT B
GPIO PORT C
GPIO PORT D
EXT IT. WKUP
TIM1 / PWM
TIM8 / PWM
TIM9
TIM10
USART1
SPI1
FDA1
FDA2
CORDIC
Temperature sensor
ADC1
ADC2
IF
APB2
84 MHz
AHB/APB2
AHB/APB1
WWDG
VC0
VC1
VC2
DAC1
APB1
USB
TIM2
TIM3
TIM4
TIM5
TIM6
TIM7
USART2
USART3
UART4
UART5
SP2/I2S2
SP3/I2S3
I2C1
I2C2
CANFD

2.2. 存储器组织

2.2.1. 概述

程序存储器、数据存储器、寄存器和 I/O 端口排列在同一个的 4 GB 地址空间内，地址顺序相同。

各字节按小端格式在存储器中编码。字中编号最低的字节被视为该字的最低有效字节，而编号最高的字节被视为最高有效字节。 可寻址的存储空间分为 8 个主要块，每个块为 512 MB。 未分配给片上存储器和外设的所有存储区域均视为“保留区”。

2.2.2. 存储器映射和寄存器边界地址

图 2-2 存储器映射




表 2-1存储器和外设地址分配

边界地址	对应外设	总线
0x5006 1000 - 0x5006 13FF	MOU	AHB2
0x4002 C000 - 0x4002 D3FF	CAN1 RAM	AHB1
0x4002 6000 - 0x4002 63FF	DMA	
0x4002 3C00 - 0x4002 3FFF	FLASH Ctrl	
0x4002 3800 - 0x4002 3BFF	RCC	
0x4002 3000 - 0x4002 33FF	CRC	
0x4002 0C00 - 0x4002 0FFF	GPIOD	
0x4002 0800 - 0x4002 0BFF	GPIOC	
0x4002 0400 - 0x4002 07FF	GPIOB	
0x4002 0000 - 0x4002 03FF	GPIOA	
0x4001 6000 - 0x4001 63FF	CORDIC	APB2
0x4001 5C00 - 0x4001 5FFF	VC2	
0x4001 5800 - 0x4001 5BFF	VC1	
0x4001 5400 - 0x4001 57FF	VC0	
0x4001 5000 - 0x4001 53FF	FDA1	
0x4001 4C00 - 0x4001 4FFF	FDA0	
0x4001 4400 - 0x4001 47FF	TIM10	
0x4001 4000 - 0x4001 43FF	TIM9	
0x4001 3C00 - 0x4001 3FFF	EXTI	
0x4001 3800 - 0x4001 3BFF	SYSCFG	
0x4001 3000 - 0x4001 33FF	SPI1_QSPI	
0x4001 2400 - 0x4001 27FF	ADC2	
0x4001 2000 - 0x4001 23FF	ADC1	
0x4001 1000 - 0x4001 13FF	USART1	
0x4001 0400 - 0x4001 07FF	TIM8	
0x4001 0000 - 0x4001 03FF	TIM1	
0x4000 7400 - 0x4000 77FF	DAC	APB1
0x4000 7000 - 0x4000 73FF	PWR	
0x4000 6400 - 0x4000 67FF	CANFD	
0x4000 6000 - 0x4000 63FF	USB SRAM	
0x4000 5C00 - 0x4000 5FFF	USB	
0x4000 5800 - 0x4000 5BFF	I2C2	
0x4000 5400 - 0x4000 57FF	I2C1	
0x4000 5000 - 0x4000 53FF	UART5	
0x4000 4C00 - 0x4000 4FFF	UART4	
0x4000 4800 - 0x4000 4BFF	USART3	
0x4000 4400 - 0x4000 47FF	USART2	
0x4000 3C00 - 0x4000 3FFF	SPI3/I2S3	
0x4000 3800 - 0x4000 3BFF	SPI2/I2S2	

0x4000 3000 - 0x4000 33FF	IWDG	
0x4000 2C00 - 0x4000 2FFF	WWDG	
0x4000 2800 - 0x4000 2BFF	RTC	
0x4000 1400 - 0x4000 17FF	TIM7	
0x4000 1000 - 0x4000 13FF	TIM6	
0x4000 0C00 - 0x4000 0FFF	TIM5	
0x4000 0800 - 0x4000 0BFF	TIM4	
0x4000 0400 - 0x4000 07FF	TIM3	
0x4000 0000 - 0x4000 03FF	TIM2	


2.2.3. 片上SRAM存储器

芯片内置 192KB 字节的片上 SRAM，支持字节、半字（16 位） 或字（32 位）访问。

其中芯片上电默认为 64KB 为系统 SRAM1，32KB 为矩阵算法 SRAM2，可供所有 AHB 主控总线访问，**剩余 96KB SRAM 用于芯片上电时加载零等待运行 FLASH 中的前 96KB 的程序代码**。

另外提供扩展模式使芯片 SRAM1 在 64K ,128KB 和 160K 字节配置之间切换，用户可通过选项子字节中的 EOPB0 位来使用此扩充模式。

图 2-3 SRAM架构



2.2.4. FLASH存储器

芯片 FLASH 存储器最大支持 2M，该区域主要用于存放应用程序代码和用户数据。

FLASH 支持以字节 (8bit)、半字 (16bit) 或全字 (32bit) 3 种位宽进行访问。

FLASH 控制器支持对 FLASH 的各种操作（擦除、写、读取）。

2.2.5. 位段

Cortex™-M4F 存储器映射包括两个位段区域。这些区域将存储器别名区域中的每个字映射到存储器位段区域中的相应位。在别名区域写入字时，相当于对位段区域的目标位执行读-修改-写操作。

在芯片中，外设寄存器和 SRAM 均映射到一个位段区域，这样可实现单个位段的读写操作。这些操作仅适用于 Cortex™-M4F 访问，对于其他总线主接口（如 DMA）无效。

可通过一个映射公式说明别名区域中的每个字与位段区域中各个位之间的对应关系。映射公式为：

bit_word_addr = bit_band_base + (byte_offset x 32) + (bit_number × 4)

其中：

— *bit_word_addr* 代表别名区域中将映射到目标位的字的地址

— *bit_band_base* 代表别名区域的起始地址

— *byte_offset* 代表目标位所在位段区域中的字节编号

— *bit_number* 代表目标位的位置 (0-7)

示例

下例说明如何将 SRAM 地址 0x20000300 处字节的位 2 映射到别名区域：

0x22006008 = 0x22000000 + (0x300*32) + (2*4)

对地址 0x22006008 执行写操作相当于在 SRAM 地址 0x20000300 处字节的位 2 执行读-修改-写操作。

对地址 0x22006008 执行读操作将返回 SRAM 地址 0x20000300 处字节的位 2 的值（0x01 表示位置位，0x00 表示位复位）。

有关位段的详细信息，请参见 Cortex™-M4F 编程手册

2.3. 自举配置

存储器采用固定的存储器映射，代码区域起始地址为 0x0000 0000（通过 ICode/DCode 总线访问），而数据区域起始地址为 0x2000 0000（通过系统总线访问）。Cortex™-M4F CPU 始终通过 ICode 总线获取复位向量，这意味着只有代码区域（通常为 Flash）可以提供自举空间。

芯片可通过 **BOOT[1:0]** 引脚选择三种不同的自举模式：

表 2-2 自举模式

自举模式选择引脚		自举模式	自举空间
BOOT1	BOOT0		
X	0	主 FLASH	选择主 FLASH 作为自举空间
0	1	系统存储区	选择系统存储区作为自举空间
1	1	SRAM	选择 SRAM 作为自举空间

复位后，在 SYSCLK 的第四个上升沿锁存 BOOT 引脚的值。复位后，用户可以通过设置 BOOT1 和 BOOT0 引脚来选择需要的自举模式。

BOOT0 为专用引脚，而 BOOT1 则与 GPIO 引脚共用。一旦完成对 BOOT1 的采样，相应 GPIO 引脚即进入空闲状态，可用于其它用途。

芯片退出待机模式时，还会对 BOOT 引脚重新采样。因此，当芯片处于待机模式时，这些引脚必须保持所需的自举模式配置。


当选择系统存储区自举时，使用 USART1（PA2/PA3）对 FLASH 进行编程。

3.电源控制（PWR）

3.1. 电源

HC32F401B 的工作电压(V_{DD})为 1.8～3.6V。通过内置的电压调节器提供所需的 1.8V 电源。主电源 VDD 同时为实时时钟(RTC)和外部 32kHz 振荡器供电。

图 3-1 电源框图



注： V_{DDA} 和 V_{SSA} 必须分别联到 V_{DD} 和 V_{SS}。

3.1.1. 电源域划分

3.1.1.1. 1.8V 域

1.8V 内核域包括 CPU 内核、存储器、内嵌数字外设由 LDO（电压调节器）供电。

3.1.1.2. VDD/VDDA 域

VDD/VDDA 域包括 VDD 域和 VDDA 域两部分。VDD 域包括 I/O 电路、省电模式唤醒电路、看门狗 WDT、电压调节器 LDO、RTC 电路、LSE 振荡器等。

VDDA 域包括 ADC（AD 转换器）、DAC、上电/掉电复位（POR/PDR）、比较器（VC）以及运算放大器（FDA）等。

一般来说，为保证低电压时 ADC 的高精度，数字电路由 VDD 供电，模拟电路由 VDDA 独立供电，外部参考电压 VREF+连接至 VDDA 引脚，VREF-连接至

VSSA 引脚。

3.1.2. RTC区域功能

RTC 区域由 V_{DD} 供电，下述为 RTC 功能：

- PC14 和 PC15 可以用于 GPIO 或 LSE 引脚
- PC13 可以作为通用 I/O 口、RTC 校准时钟、RTC 闹钟或秒输出

3.1.3. 电压调节器

复位后调节器总是使能的。根据应用方式它以 3 种不同的模式工作。

- 运行模式：调节器以正常功耗模式提供 1.8V 电源（内核，内存和外设）。
- 停止模式：调节器以低功耗模式提供 1.8V 电源，以保存寄存器和 SRAM 的内容。
- 待机模式：调节器停止供电。寄存器和 SRAM 的内容全部丢失。


3.2. 电源管理器

3.2.1. 上电复位（POR）和掉电复位（PDR）

HC32F401B 内部有一个完整的上电复位(POR)和掉电复位(PDR)电路，当供电电压达到对应阈值时系统就能正常工作。

当 V_{DD}/V_{DDA} 低于指定的限位电压 V_{POR}/V_{PDR} 时，系统保持为复位状态，而无需外部复位电路。关于上电复位和掉电复位的细节请参考数据手册的电气特性部分。

图 3-1 上电复位和掉电复位的波形图




3.2.2. 可编程电压检测器（PVD）

用户可以利用 PVD 对 V_{DD} 电压与电源控制寄存器(PWR_CR)中的 PLS[2:0]位进行比较来监控电源。

通过设置 PVDE 位来使能 PVD。

电源控制/状态寄存器(PWR_CSR)中的 PVDO 标志用来表明 V_{DD} 是高于还是低于 PVD 的电压阀值。该事件在内部连接到外部中断的第 16 线，如果该中断在外部中断寄存器中是使能的，该事件就会产生中断。当 V_{DD} 下降到 PVD 阈值以下和当 V_{DD} 上升到 PVD 阈值之上时，根据外部中断第 16 线的上升/下降边沿触发设置，就会产生 PVD 中断。例如，这一特性可用于执行紧急关闭任务。

图 3-2 PVD的阈值



3.3. 低功耗模式

在系统或电源复位以后，微控制器处于运行状态。当 CPU 不需继续运行时，可以利用多种低功耗模式来节省功耗，例如等待某个外部事件时。用户需要根据最低电源消耗、最快启动时间和可用的唤醒源等条件，选定一个最佳的低功耗模式。

HC32F401B 有三种低功耗模式：

- 睡眠模式(Cortex™-M4F 内核停止，所有外设包括 Cortex-M4F 核心的外设，如 NVIC、系统时钟(SysTick)等仍在运行
- 停止模式(所有的时钟都已停止)
- 待机模式(1.8V 电源关闭)

此外，在运行模式下，可以通过以下方式中的一种降低功耗：

- 降低系统时钟
- 关闭 APBx 和 AHBx 总线上未被使用的外设时钟。

表 3-1 低功耗模式一览

模式	进入	唤醒	对1.8V区域时钟的影响	对V_{DD}区域时钟的影响	电压调节器
睡眠	WFI	任一中断	CPU 时钟关，对其他时钟和ADC时钟无影响	无	开
	WFE	唤醒事件			
停机	PDDS和LPDS位+SLEEPDEEP位+WFI或WFE	任一外部中断（在外部中断寄存器中设置）	关闭所有1.8V区域的时钟	HSI和HSE的振荡器关闭	开启或处于低功耗模式（依据电源控制寄存器(PWR_CR)的设定）
待机	PDDS位+SLEEPDEEP位+WFI或WFE	WKUP引脚的上升沿、RTC闹钟事件、NRST引脚上的外部复位、IWDG复位			关

3.3.1. 降低系统时钟

在运行模式下，通过对预分频寄存器进行编程，可以降低任意一个系统时钟(SYSCLK、HCLKx、PCLKx)的速度。进入睡眠模式前，也可以利用预分频器来降低外设的时钟。详见：时钟配置寄存器(RCC_CFGR)。

3.3.2. 外部时钟的控制

在运行模式下，任何时候都可以通过停止为外设和内存提供时钟(HCLKx 和 PCLKx)来减少功耗。为了在睡眠模式下更多的减少功耗，可以在执行 WFI 或 WFE 指令前关闭所有外设的时钟。

外设时钟门控由 AHB1 外设时钟使能寄存器 (RCC_AHB1ENR)、AHB2 外设时钟使能寄存器 (RCC_AHB2ENR) 和 AHB3 外设时钟使能寄存器 (RCC_AHB3ENR) 进行控制。

在睡眠模式下，复位 RCC_AHBxLPENR 和 RCC_APBxLPENR 寄存器中的对应位可以自动禁止外设时钟。

3.3.3. 睡眠模式

3.3.3.1. 进入睡眠模式

通过执行 WFI 或 WFE 指令进入睡眠状态。根据 Cortex™-M4F 系统控制寄存器中的 SLEEPONEXIT 位的值，有两种选项可用于选择睡眠模式进入机制：

- SLEEP-NOW：如果 SLEEPONEXIT 位被清除，当 WRI 或 WFE 被执行时，微控制器立即进入睡眠模式。
- SLEEP-ON-EXIT：如果 SLEEPONEXIT 位被置位，系统从最低优先级的中断处理程序中退出时，微控制器就立即进入睡眠模式。

在睡眠模式下，所有的 I/O 引脚都保持它们在运行模式时的状态。

3.3.3.2. 退出睡眠模式

如果执行 WFI 指令进入睡眠模式，任意一个被嵌套向量中断控制器响应的外设中断都能将系统从睡眠模式唤醒。

如果执行 WFE 指令进入睡眠模式，则一旦发生唤醒事件时，微处理器都将从睡眠模式退出。唤醒事件可以通过下述方式产生：

- 在外设控制寄存器中使能一个中断，而不是在 NVIC(嵌套向量中断控制器)中使能，并且在 Cortex-M4F 系统控制寄存器中使能 SEVONPEND 位。当 MCU 从 WFE 中唤醒后，外设的中断挂起位和外设的 NVIC 中断通道挂起位(在 NVIC 中断清除挂起寄存器中)必须被清除。
- 配置一个外部或内部的 EXIT 线为事件模式。当 MCU 从 WFE 中唤醒后，因为与事件线对应的挂起位未被设置，不必清除外设的中断挂起位或外设的 NVIC 中断通道挂起位。

该模式唤醒所需的时间最短，因为没有时间损失在中断的进入或退出上。

表 3-2 SLEEP-NOW模式

SLEEP-NOW 模式	说明
进入	在以下条件下执行 WFI(等待中断)或 WFE(等待事件)指令： SLEEPDEEP = 0 和 SLEEPONEXIT = 0 参考 Cortex-M4F 系统控制寄存器。
退出	如果执行 WFI 进入睡眠模式： 中断：参考中断向量表 如果执行 WFE 进入睡眠模式： 唤醒事件：参考唤醒事件管理
唤醒延时	无

表 3-3 SLEEP-ON-EXIT模式

SLEEP-ON_EXIT 模式	说明
进入	在以下条件下执行 WFI 指令： SLEEPDEEP = 0 和 SLEEPONEXIT = 1 参考 Cortex™-M4F 系统控制寄存器
退出	中断：参考中断向量表
唤醒延时	无

3.3.4. 停止模式

停止模式是在 Cortex™-M4F 的深睡眠模式基础上结合了外设的时钟控制机制，在停止模式下电压调节器可运行在正常或低功耗模式。此时在 1.8V 供电区域的所有时钟都被停止，PLL、HSI 和 HSE RC 振荡器的功能被禁止，SRAM 和寄存器内容被保留下来。调压器可以被置于普通模式或低功耗模式。可以通过任一配置成 EXTI 的信号把微控制器从停机模式中唤醒，EXTI 信号可以是 16 个外部 I/O 口之一、PVD 的输出、RTC 闹钟、USB 唤醒或者 VC0/1/2 唤醒信号。

在停止模式下，所有的 I/O 引脚都保持它们在运行模式时的状态。

3.3.4.1. 进入停止模式

在停止模式下，通过设置电源控制寄存器(PWR_CR)的 LPDS 位使内部调节器进入低功耗模式，能够降低更多的功耗。

如果正在进行闪存编程，直到对内存访问完成，系统才进入停止模式。

如果正在进行对 APB 的访问，直到对 APB 访问完成，系统才进入停止模式。可以通过对独立的控制位进行编程，可选择以下功能：

- 独立看门狗(IWDG)：可通过写入看门狗的键寄存器或硬件选择来启动 IWDG。一旦启动了独立看门狗，除了系统复位，它不能再被停止。
- 实时时钟(RTC)：通过 RTC 控制寄存器高位 (RTC_CRH)的 RTCEN 位来设置。
- 内部 RC 振荡器(LSI RC)：通过控制/状态寄存器 (RCC_CSR)的 LSION 位来设置。
- 外部 32.768kHz 振荡器(LSE)：通过备份域控制寄存器 (RCC_BDCR)的 LSEON 位设置。

在停止模式下，如果在进入该模式前 ADC 和 DAC 没有被关闭，那么这些外设仍然消耗电流。通过寄存器 ADC_CR2 的 ADON 位和寄存器 DAC_CR 的 ENx 位为 0 可关闭这 2 个外设。

3.3.4.2. 退出停止模式

当一个中断或唤醒事件导致退出停止模式时，HSI RC 振荡器被选为系统时钟。

当电压调节器处于低功耗模式下，当系统从停止模式退出时，将会有一段额外的启动延时。如果在停止模式期间保持内部调节器开启，则退出启动时间会缩短，但相应的功耗会增加。

表 3-4 停止模式

停止模式	说明
进入	在以下条件下执行 WFI(等待中断)或 WFE(等待事件)指令： 设置 Cortex-M4F 系统控制寄存器中的 SLEEPDEEP 位 清除电源控制寄存器(PWR_CR)中的 PDDS 位 通过设置 PWR_CR 中 LPDS 位选择电压调节器的模式 注：为了进入停止模式，所有的外部中断的请求位(挂起寄存器(EXTI_PR))和 RTC 的闹钟标志都必须被清除，否则停止模式的进入流程将会被跳过，程序继续运行。

退出	如果执行 WFI 进入停止模式： 设置任一外部中断线为中断模式(在 NVIC 中必须使能相应的外部中断向量)。参见中断向量表。 如果执行 WFE 进入停止模式： 设置任一外部中断线为事件模式。参见唤醒事件管理。
唤醒延时	HSI RC 唤醒时间 + 电压调节器从低功耗唤醒的时间。

3.3.5. 待机模式

待机模式可实现系统的最低功耗。该模式是在 Cortex-M4F 深睡眠模式时关闭电压调节器。整个 1.8V 供电区域被断电。PLL、HSI 和 HSE 振荡器也被断电。SRAM 和寄存器内容丢失。只有备份的寄存器和待机电路维持供电。

3.3.5.1. 进入待机模式

可以通过设置独立的控制位，选择以下待机模式的功能：

- 独立看门狗(IWDG)：可通过写入看门狗的键寄存器或硬件选择来启动 IWDG。一旦启动了独立看门狗，除了系统复位，它不能再被停止。
- 实时时钟(RTC)：通过 RTC 控制寄存器高位 (RTC_CRH)的 RTCEN 位来设置。
- 内部 RC 振荡器(LSI RC)：通过控制/状态寄存器 (RCC_CSR)的 LSION 位来设置。
- 外部 32.768kHz 振荡器(LSE)：通过备份域控制寄存器 (RCC_BDCR)的 LSEON 位设置。

3.3.5.2. 退出待机模式

当一个外部复位(NRST 引脚)、IWDG 复位、WKUP 引脚上的上升沿发生时，微控制器从待机模式退出。从待机唤醒后，除了电源控制/状态寄存器(PWR_CSR)，所有寄存器被复位。

从待机模式唤醒后的代码执行等同于复位后的执行(采样启动模式引脚、读取复位向量等)。电源控制/状态寄存器(PWR_CSR)将会指示内核由待机状态退出。

表 3-5 待机模式

待机模式	说明
进入	在以下条件下执行 WFI(等待中断)或 WFE(等待事件)指令： 设置 Cortex™-M4F 系统控制寄存器中的 SLEEPDEEP 位 设置电源控制寄存器(PWR_CR)中的 PDDS 位 清除电源控制/状态寄存器(PWR_CSR)中的 WUF 位
退出	WKUP 引脚的上升沿、RTC 闹钟事件的上升沿、NRST 引脚上外部复位、IWDG 复位。
唤醒延时	复位阶段时电压调节器的启动。

3.3.5.3. 待机模式下的输入/输出端口状态

在待机模式下，所有的 I/O 引脚处于高阻态，除了以下的引脚：

- 复位引脚(始终有效)
- 当被设置校准输出时的 PC13 引脚
- 被使能的唤醒引脚

3.3.5.4. 调试模式

默认情况下，如果在进行调试微处理器时，使微处理器进入停止或待机模式，将失去调试连接。这是因为 Cortex™-M4F 的内核失去了时钟。

然而，通过设置 DBGMCU_CR 寄存器中的某些配置位，可以在使用低功耗模式下调试软件。

3.3.6. 低功耗模式下的自动唤醒

RTC 可以在不需要依赖外部中断的情况下唤醒低功耗模式下的微控制器(自动唤醒模式)。RTC 提供一个可编程的时间基数，用于周期性从停止或待机模式下唤醒。通过对 RTC 控制寄存器高位(RTC_CRH)的 RTCSEL[1:0]位的编程，三个 RTC 时钟源中的两个时钟源可以选作实现此功能。

- 低功耗 32.768kHz 外部晶振(LSE)
- 该时钟源提供了一个低功耗且精确的时间基准。(在典型情形下消耗小于 1μA)
- 低功耗内部 RC 振荡器(LSI RC)

使用该时钟源，节省了一个 32.768kHz 晶振的成本。但是 RC 振荡器将少许增加电源消耗。为了用 RTC 闹钟事件将系统从停止模式下唤醒，必须进行如下操作：

- 配置外部中断线 17 为上升沿触发。
- 配置 RTC 使其可产生 RTC 闹钟事件。

如果要从待机模式中唤醒，不必配置外部中断线 17。

3.4. PWR寄存器列表

PWR 基地址：PWR_BASE = 0x4000 7000

表 3-6 PWR寄存器列表

寄存器名称	寄存器地址	寄存器描述
PWR_CR	PWR_BASE + 0x00	PWR 控制寄存器
PWR_CSR	PWR_BASE + 0x04	PWR 控制/状态寄存器

3.5. PWR寄存器说明

外设寄存器可支持半字（16 位）或字（32 位）访问。

3.5.1. 控制寄存器 (PWR_CR)

地址：请参见 表 3-6 PWR 寄存器列表

复位值：0x0000 0000（从待机模式唤醒时清除）

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-5	PLS[2:0]	RW	PLS[2:0]：PVD 电平选择 这些位用于选择电源电压监测器的电压阈值 000：2.2V　　100：2.6V 001：2.3V　　101：2.7V 010：2.4V　　110：2.8V 011：2.5V　　111：2.9V 注：详细说明参见数据手册中的电气特性部分。
4	PVDE	RW	PVDE：电源电压监测器(PVD)使能 0：禁止 PVD 1：开启 PVD
3	CSBF	RW1	CSBF：清除待机位 始终读出为 0 0：无功效 1：清除 SBF 待机位(写)
2	CWUF	RW1	CWUF：清除唤醒位 始终读出为 0 0：无功效 1：2 个系统时钟周期后清除 WUF 唤醒位(写)
1	PDDS	RW	PDDS：掉电深睡眠 与 LPDS 位协同操作 0：当 CPU 进入深睡眠时进入停机模式，调压器的状态由 LPDS 位控制。 1：CPU 进入深睡眠时进入待机模式。
0	LPDS	RW	LPDS：深睡眠下的低功耗 PDDS=0 时，与 PDDS 位协同操作 0：在停机模式下电压调压器开启 1：在停机模式下电压调压器处于低功耗模式

3.5.2. 控制/状态寄存器 (PWR_CSR)

地址：请参见表 3-6 PWR 寄存器列表

复位值：0x0000 0000（从待机模式唤醒时不被清除）

与标准的 APB 读相比，读此寄存器需要额外的 APB 周期

位域	位符号	权限	说明

31-9	RFU	-	保留位，请保持默认值
8	EWUP	RW	EWUP：使能 WKUP 引脚 0：WKUP 引脚为通用 I/O。WKUP 引脚上的事件不能将 CPU 从待机模式唤醒 1：WKUP 引脚用于将 CPU 从待机模式唤醒，WKUP 引脚被强置为输入下拉的配置(WKUP 引脚 上的上升沿将系统从待机模式唤醒) 注：在系统复位时清除这一位。
7-3	RFU	-	保留位，请保持默认值
2	PVDO	RO	PVDO：PVD 输出 当 PVD 被 PVDE 位使能后该位才有效 0：VDD/VDDA 高于由 PLS[2:0]选定的 PVD 阈值 1：VDD/VDDA 低于由 PLS[2:0]选定的 PVD 阈值 注：在待机模式下 PVD 被停止。因此，待机模式后或复位后，直到设置 PVDE 位之前，该位为 0。
1	SBF	RO	SBF：待机标志 该位由硬件设置，并只能由 POR/PDR(上电/掉电复位)或设置电源控制寄存器(PWR_CR)的 CSBF 位清除。 0：系统不在待机模式 1：系统进入待机模式
0	WUF	RO	WUF：唤醒标志 该位由硬件设置，并只能由 POR/PDR(上电/掉电复位)或设置电源控制寄存器(PWR_CR)的 CWUF 位清除。 0：没有发生唤醒事件 1：在 WKUP 引脚上发生唤醒事件或出现 RTC 闹钟事件。 注：当 WKUP 引脚已经是高电平时，在(通过设置 EWUP 位)使能 WKUP 引脚时，会检测到一个额外的事件。

4.FLASH存储器（FLASH）


4.1. 概述

Flash 接口可管理 CPU 通过 AHB I-Code 和 D-Code 对 Flash 进行访问。该接口可针对 Flash 执行擦除和编程操作，并实施读写保护机制。

4.2. 主要特性

- Flash 读操作
- Flash 编程/擦除操作
- 读/写保护
- I-Code/D-Code 设有 cache

图 4-1 系统架构内的FLASH接口连接



4.3. FLASH功能说明

4.3.1. FLASH构成

- 401 系列最大容量 1MB。
- MCU 执行指令零等待区域最大支持到 96K 字节空间（以 SRAM2 容量为准）；在此范围外，CPU 读取指令存在较长延时；
- 字节和字数据读取
- 字节数据写入
- 扇区擦除与全部擦除

FLASH 每个大小均为 4KB, 初始默认构成如下表所示。

表 4-1 FLASH 模块构成

区域	名称	大小	映射地址范围
主存储器	第 0 扇区	4KB	0x0800 0000 - 0x0800 0FFF
	第 1 扇区	4KB	0x0800 1000 - 0x0800 1FFF
	...	...	
	第 12 扇区	4KB	0x0800 C000 - 0x0800 CFFF
	...	...	
	第 28 扇区	4KB	0x0801 C000 - 0x0801 CFFF
	...	...	
	第 60 扇区	4KB	0x0803 C000 - 0x0803 CFFF
	...	...	
	第 124 扇区	4KB	0x0807 C000 - 0x0807 CFFF
	...	...	
	第 252 扇区	4KB	0x080F C000 - 0x080F CFFF
信息块	选项字节	4KB	0x1FFF D000 - 0x1FFF DFFF
	特性配置区	4KB	0x1FFF F000 - 0x1FFF FFFF
	系统存储区	4KB	0x1FFF 0000 - 0x1FFF 0FFF

4.3.2. FLASH 擦除，编程和写保护操作

复位后，Flash 控制寄存器 (FLASH_CR) 不允许执行写操作，以防因电气干扰等原因出现对 Flash 的意外操作。此寄存器的解锁顺序如下：

1. 在 Flash 密钥寄存器 (FLASH_KEYR) 中写入 KEY1 = 0x45670123
2. 在 Flash 密钥寄存器 (FLASH_KEYR) 中写入 KEY2 = 0xCDEF89AB

如果顺序出现错误，将返回总线错误并锁定 FLASH_CR 寄存器，直到下一次复位。

也可通过软件将 FLASH_CR 寄存器中的 LOCK 位置为 1 来锁定 FLASH_CR 寄存器。

注意： 当 **FLASH_SR** 寄存器中的 **BSY** 位为 **1** 时，将不能在写模式下访问 **FLASH_CR** 寄存器。

BSY 位为 **1** 时，对该寄存器的任何写操作尝试都会导致 **AHB** 总线阻塞，直到 **BSY** 位清零。

4.3.2.1. FLASH 扇区擦操作

扇区擦除的具体步骤如下：

1. 检查 FLASH_SR 寄存器中的 BSY 位，以确认当前未执行任何 Flash 操作
2. 在 FLASH_CR 寄存器中，将 SER 位置 1
3. 在 FLASH_AR 寄存器中，选择要擦写的地址信息，MCU 硬件自动识别其所在的扇区
4. 将 FLASH_CR 寄存器中的 STRT 位置 1 ，期间 BSY 位置 1
5. BSY 位清零，即芯片扇区擦除完成

4.3.2.2. FLASH 全片擦除操作

扇区全擦除的具体步骤如下：

1. 检查 FLASH_SR 寄存器中的 BSY 位，以确认当前未执行任何 Flash 操作
2. 将 FLASH_CR 寄存器中的 MER 位置 1
3. 将 FLASH_CR 寄存器中的 STRT 位置 1 ，期间 BSY 位置 1，
4. BSY 位清零，即芯片扇区擦除完成

4.3.2.3. FLASH 字编程操作

Flash 编程顺序如下：

1. 检查 FLASH_SR 中的 BSY 位，以确认当前未执行任何主要 Flash 操作
2. 将 FLASH_CR 寄存器中的 PG 位置 1
3. 针对所需存储器地址执行数据写入操作（用户使用指针指向编程地址的方式）
4. BSY 位清零，即芯片编程完成

注意：

把 **Flash** 的单元从“**1**”写为“**0**”时，无需执行擦除操作即可进行连续写操作。把 **Flash** 的单元从“**0**”写为“**1**”时，则需要执行 **Flash** 擦除操作。

如果同时发出擦除和编程操作请求，首先执行擦除操作。

4.3.3. FLASH 中断

如果将 FLASH_CR 寄存器中的操作结束中断使能位 (EOPIE) 置 1，则在擦除或编程操作结 束时，即 FLASH_SR 寄存器中的繁忙位 (BSY) 清零（操作正确或非正确完成）时，将产生中断。此时，FLASH_SR 寄存器中的操作结束 (EOP) 位置 1。

如果在请求编程、擦除或读操作期间出现错误，则 FLASH_SR 寄存器中的以下错误标志位之一将置 1：

- PGPERR、PGSERR（编程错误标志）
- WRPERR（保护错误标志）

这种情况下，FLASH_SR 寄存器中的操作错误位 (OPERR) 置 1，并且如果 FLASH_SR 寄 存器中的错误中断使能位 (ERRIE) 置 1，则将产生一个中断。

表 4-2 FLASH 中断请求

中断事件	事件标志位	使能控制位
操作结束	EOP	EOPIE
写保护错误	WRPERR	ERRIE
编程顺序错误	PGSERR	ERRIE
编程并行错误	PGAERR	ERRIE

4.3.4. 选项字节

表 4-3 选项字节构成

地址	[31:16]	[15:0]
0x1FFF D000	低 16 位反码	ROP&USER
0x1FFF D004	低 16 位反码	写保护使能位
0x1FFF D008	低 16 位反码	写保护 1 起始地址高 16 位
0x1FFF D00C	低 16 位反码	写保护 1 起始地址低 16 位
0x1FFF D010	低 16 位反码	写保护 1 结束地址高 16 位
0x1FFF D014	低 16 位反码	写保护 1 结束地址低 16 位
0x1FFF D018	低 16 位反码	写保护 2 起始地址高 16 位
0x1FFF D01C	低 16 位反码	写保护 2 起始地址低 16 位
0x1FFF D020	低 16 位反码	写保护 2 结束地址高 16 位
0x1FFF D024	低 16 位反码	写保护 2 结束地址低 16 位

表 4-4 选项字节说明

选项字节			地址 0x1FFF D000
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
15-8	RDP	RW	读保护 0xAA：级别 0 无保护 0xCC：级别 2 芯片保护（禁止调试和从 RAM 启动） 其他值：级别 1 存储器读保护（调试功能受限）
7	NRST_STDBY	RW	0：进入待机模式时产生复位 1：不产生复位
6	NRST_STOP	RW	0：进入停止模式时产生复位 1：不产生复位
5	WDG_SW	RW	0：硬件独立看门狗 1：软件独立看门狗
4-2	RFU	-	保留位，请保持默认值
1-0	EOPB0	RW	SRAM 扩展模式 00：片上 SRAM 64KB 01：片上 SRAM 128KB 10：片上 SRAM 160KB 编程后复位生效
			地址 0x1FFF D004
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
1	WRP2EN	RW	写保护 1 使能
0	WRP1EN	RW	写保护 1 使能
选项字节			地址 0x1FFF D008
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
15-0	WRP1_START_H	RW	写保护 1 起始地址高 16 位
选项字节			地址 0x1FFF D00C
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
15-0	WRP1_START_L	RW	写保护 1 起始地址低 16 位
选项字节			地址 0x1FFF D010
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
15-0	WRP1_STOP_H	RW	写保护 1 结束地址高 16 位
选项字节			地址 0x1FFF D014
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
15-0	WRP1_STOP_L	RW	写保护 1 结束地址低 16 位

选项字节			地址 0x1FFF D018
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
15-0	WRP2_START_H	RW	写保护 1 起始地址高 16 位
选项字节			地址 0x1FFF D01C
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
15-0	WRP2_START_L	RW	写保护 1 起始地址低 16 位
选项字节			地址 0x1FFF D020
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
15-0	WRP2_STOP_H	RW	写保护 1 结束地址高 16 位
选项字节			地址 0x1FFF D024
位域	名称	权限	功能描述
31-16	-	RW	对[15-0]的反码，用于验证正确性
15-0	WRP2_STOP_L	RW	写保护 1 结束地址低 16 位

4.3.4.1. 选项字节编程

要针对此扇区执行任何操作，Flash 选项控制寄存器 (FLASH_OPTCR) 中的选项锁定位(OPTLOCK) 必须清零。为了能够将该位清零，用户需要顺序执行以下步骤：

1. 在 Flash 选项密钥寄存器 (FLASH_OPTKEYR) 中写入 OPTKEY1 = 0x08192A3B
2. 在 Flash 选项密钥寄存器 (FLASH_OPTKEYR) 中写入 OPTKEY2 = 0x4C5D6E7F

通过软件将 OPTLOCK 位置 1 后，可防止用户选项字节发生意外的擦除/编程操作。

要修改用户选项值，请顺序执行以下步骤：

1. 检查 FLASH_SR 寄存器中的 BSY 位，以确认当前未执行任何 Flash 操作
2. 在 FLASH_OPTCR 寄存器中写入所需的选项值。
3. 将 FLASH_OPTCR 寄存器中的选项启动位 (OPTSTRT) 置 1。
4. 等待 BSY 位清零。

注意：硬件会自动先擦除用户配置扇区，然后以 **FLASH_OPTCR** 寄存器中包含的值对所有选项字节进行编程。

4.3.4.2. 读保护

可对 Flash 中的用户区域实施读保护，以防不受信任的代码读取其中的数据。读保护分三个

级别，具体定义如下：

- 级别 0：无读保护

将 0xAA 写入读保护选项字节 (RDP) 时，读保护级别即设为 0。此时，在所有

自举配置 （用户 Flash 自举、调试或从 RAM 自举）中，均可执行对 Flash 或备份 SRAM 的读/ 写操作（如果未设置写保护）。

● 级别 1：使能读保护

这是擦除选项字节后的默认读保护级别。将任意值（分别用于设置级别 0 和级别 2 的 0xAA 和 0xCC 除外）写入 RDP 选项字节时，即激活读保护级别 1。设置读保护级别 1 后：

— 在连接调试功能或从 RAM 或系统存储器自举时，不能对 Flash 或备份 SRAM 进行访问（读取、擦除、编程）。读请求将导致总线错误。

— 从 Flash 自举时，允许通过用户代码对 Flash 和备份 SRAM 进行访问（读取、擦除、编程）。

激活级别 1 后，如果将保护选项字节 (RDP) 编程为级别 0，则将对 Flash 和备份 SRAM 执行全部擦除。因此，在取消读保护之前，用户代码区域会清零。批量擦除操作仅擦除用户代码区域。包括写保护在内的其他选项字节将不受影响。只有在已激活级别 1 并请求级别 0 时，才会执行批量擦除。 当提高保护级别 (0->1、1->2、0->2) 时，不会执行批量擦除。

● 级别 2：禁止调试/芯片读保护

将 0xCC 写入 RDP 选项字节时，可激活读保护级别 2。设置读保护级别 2 后：

— 级别 1 提供的所有保护均有效。

— 不再允许从 RAM 或系统存储器自举。

— JTAG、SWV（单线查看器）、ETM 和边界扫描处于禁止状态。

— 用户选项字节不能再进行更改。

— 从 Flash 自举时，允许通过用户代码对 Flash 进行访问（读取、擦除、编程）。


存储器读保护级别 2 是不可更改的。激活级别 2 后，保护级别不能再降回级别 0 或级别 1。

注意： 激活级别 2 后，将永久性禁止 JTAG 端口（相当于 JTAG 熔断）。这样，将无法执行边界扫描。无法对设为保护级别 2 的芯片做失效分析。

表 4-5 不同读保护级别下的访问限制

存储区	保护级别	从 RAM 或系统存储区自举			从 FLASH 自举		
		读	写	擦除	读	写	擦除
主 flash	级别 1	X	X	X	√		
	级别 2	X			√		
选项字节	级别 1	√			√		
	级别 2	X			X		

图 4-2 RDP级别



4.3.4.3. 写保护

芯片包含 2 组扇区保护寄存器。配置起始地址和结束地址，写保护使能位后，起始地址所在的扇区直到结束地址所在的扇区将不被允许擦除和写操作。

如果某个扇区处于写保护状态，则无法对整个芯片执行全部擦除。

如果尝试对 Flash 中处于写保护状态的区域执行擦除/编程操作（由写保护位保护的扇区永远不能执行写操作的 Flash 区域，例如 ICP），则 FLASH_SR 寄存器中的写保护错误标志位 (WRPERR) 将置 1。

注意： 选择存储器读保护级别（RDP 级别 =1）后，如果已连接 CPU 调试功能（JTAG 调试或单线

调试）或者正在从 RAM 执行启动代码，都无法对写保护扇区执行编程或擦除操作。

FLASH 写保护操作

1. 对选项锁定位(OPTLOCK) 进行解锁
2. 将 FLASH_WRPx_START 配置想要保护地址范围的起始地址
3. 将 FLASH_WRPx_STOP 配置想要保护地址范围的结束地址
4. 将 FLASH_OPTCR 寄存器中 WRPxEN 位置 1，
5. 将 FLASH_OPTCR 寄存器中 OPTSTRT 开启写保护位编程，编程结束后生效

写保护错误标志

如果对 Flash 的写保护区域执行擦除/编程操作，则 FLASH_SR 寄存器中的写保护错误标志位 (WRPERR) 将置 1。

如果请求执行擦除操作，则以下情况下 WRPERR 位置 1：

- 配置全扇区擦除、扇区擦除（MER 和 SER = 1）
- 请求执行全部擦除，但至少一个用户扇区通过选项位实施了写保护
- 请求针对写保护扇区执行扇区擦除
- Flash 处于读保护状态，但检测到擦除操作企图。

如果请求执行编程操作，则以下情况下 WRPERR 位置 1：

- 针对系统存储器执行写操作
- 针对选项字节扇区执行写操作
- 针对通过选项位实施写保护的扇区执行写操作
- Flash 处于读保护状态，但检测到写操作企图

4.4. FLASH 寄存器列表

FLASH 基地址：FLASH_BASE = 0x4002 3C00

表 4-6 FLASH 寄存器列表

寄存器名称	寄存器地址	寄存器描述
FLASH_ACR	FLASH_BASE + 0x00	FLASH 访问寄存器
FLASH_KEYR	FLASH_BASE + 0x04	FLASH 密钥寄存器
FLASH_OPTKEYR	FLASH_BASE + 0x08	FLASH 选项密钥寄存器
FLASH_SR	FLASH_BASE + 0x0C	FLASH 状态寄存器
FLASH_CR	FLASH_BASE + 0x10	FLASH 控制寄存器
FLASH_OPTCR	FLASH_BASE + 0x14	FLASH 选项控制寄存器
FLASH_AR	FLASH_BASE + 0x28	FLASH 地址寄存器
FLASH_WRP1_START	FLASH_BASE + 0x34	FLASH 扇区保护起始地址 1
FLASH_WRP1_STOP	FLASH_BASE + 0x38	FLASH 扇区保护结束地址 2
FLASH_WRP2_START	FLASH_BASE + 0x3C	FLASH 扇区保护起始地址 2
FLASH_WRP2_STOP	FLASH_BASE + 0x40	FLASH 扇区保护结束地址 2

4.5. FLASH 寄存器说明

4.5.1. FLASH_ACR密钥寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12	DCRST	RW	数据缓存复位 (Data cache reset) 0：数据缓存不复位 1：数据缓存复位 只有在关闭数据缓存时才能在该位中写入值。
11	ICRST	RW	指令缓存复位 (Instruction cache reset) 0：指令缓存不复位 1：指令缓存复位 只有在关闭指令缓存时才能在该位中写入值。
10	DCEN	RW	数据缓存使能 (Data cache enable) 0：关闭数据缓存 1：使能数据缓存
9	ICEN	RW	指令缓存使能 (Instruction cache enable) 0：关闭指令缓存 1：使能指令缓存
8	PRFTEN	RW	预取使能 (Prefetch enable) 0：关闭预取 1：使能预取
7-0	RFU	-	保留位，请保持默认值

4.5.2. FLASH_KEYR密钥寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	KEY	W	FPEC 密钥 要将 FLASH_CR 寄存器解锁并允许对其执行编程/擦除操作，必须顺序编程以下值： a) KEY1 = 0x45670123 b) KEY2 = 0xCDEF89AB

4.5.3. FLASH_OPTKEYR选项密钥寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	OPTKEY	W	选项字节密钥 要将 FLASH_OPTCR 寄存器解锁并允许对其编程，必须顺序编程以下值： a) OPTKEY1 = 0x08192A3B b) OPTKEY2 = 0x4C5D6E7F

4.5.4. FLASH_SR状态寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-17	RFU	-	保留位，请保持默认值
16	BSY	R	FLASH 忙 该位指示 Flash 操作正在进行。该位在 Flash 操作开始时置 1，在操作结束或出现错误时清零。 0：当前未执行任何 Flash 操作 1：正在执行 Flash 操作
15-8	RFU	-	保留位，请保持默认值
7	PGSERR	RC_W1	编程顺序错误 如果代码在控制寄存器未正确配置的情况下对 Flash 执行写访问，将由硬件为该位置 1。 写入 1 即可将该位清零。
6	PGPERR	RC_W1	编程并行位数错误 如果在编程期间数据访问类型（字节、半字、字）与配置的并行位数 PSIZE (x8, x16, x32) 不符，将由硬件为该位置 1。
5	RFU	-	保留位，请保持默认值
4	WRPERR	RC_W1	写保护错误 如果要擦除/编程的地址属于 Flash 中处于写保护状态的区域，将由硬件为该位置 1。 写入 1 即可将该位清零。
3-2	RFU	-	保留位，请保持默认值
1	OPERR	RC_W1	操作错误 如果检测到 Flash 操作（编程/擦除/读取）请求，但由于存在写失败或写保护错误而无法运行，将由硬件对该位置 1。只有在使能错误中断 (ERRIE = 1) 后，该位才会置 1。
0	EOP	RC_W1	操作结束 当成功完成一个或多个 Flash 操作（编程/擦除）时，由硬件将该位置 1。只有在使能操作结束中断 (EOPIE = 1) 后，该位才会置 1。 写入 1 即可将该位清零。

4.5.5. FLASH_CR控制寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x8000 0000

位域	位符号	权限	说明
31	LOCK	RS	锁定 (Lock) 该位只能写入 1。该位置 1 时，表示 FLASH_CR 寄存器已锁定。当检测到解锁序列时，由硬件将该位清零。 如果解锁操作失败，该位仍保持置 1，直到下一次复位。
30-26	RFU	-	保留位，请保持默认值
25	ERRIE	RW	错误中断使能 (Error interrupt enable) 当 FLASH_SR 寄存器中的 OPERR 位置 1 后，可通过该位使能中断产生功能。 0：禁止错误中断 1：使能错误中断
24	EOPIE	RW	操作结束中断使能 (End of operation interrupt enable) 当 FLASH_SR 寄存器中的 EOP 位置 1 后，可通过该位使能中断产生功能。 0：禁止中断 1：使能中断
23-17	RFU	-	保留位，请保持默认值
16	STAT	RS	擦除启动 (Start) 置 1 后可触发擦除操作。该位只能通过软件置 1，并在 BSY 位清零后随之清零。
15-10	RFU	-	保留位，请保持默认值
9-8	PSIZE	RW	编程大小 (Program size) 这些位用于选择编程并行位数。 00 x8 编程 01 x16 编程 10 x32 编程
7	RFU	-	保留位，请保持默认值
6-3	RFU	-	保留位，请保持默认值
2	MER	RW	全扇区擦除 (Mass Erase) 针对所有用户扇区激活擦除操作。
1	SER	RW	扇区擦除 (Sector Erase) 激活扇区擦除。
0	PG	RW	编程 (Programming) 激活 Flash 编程。

4.5.6. FLASH_OPTCR选项控制寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-30	EOPB0	RW	SRAM 扩展模式 00：片上 SRAM 64KB 01：片上 SRAM 128KB 10：片上 SRAM 160KB 编程后复位生效
29	RFU	-	保留位，请保持默认值
17	WRP2EN	RW	写保护 (write protect) 0：无扇区的写保护 1：使能扇区的写保护 上电初始值来自 OPTION 编程后立即生效
16	WRP1EN	RW	写保护 (write protect) 0：无扇区的写保护 1：使能扇区的写保护 上电初始值来自 OPTION 编程后立即生效
15-8	RDP	RW	读保护 (Read protect) 0xAA：级别 0，未激活读保护 0xCC：级别 2，激活芯片读保护 其他值：级别 1，激活存储器读保护 上电初始值来自 OPTION 编程后复位生效
7	nRST_STDBY	RW	0：进入待机模式时产生复位 1：不产生复位 上电初始值来自 OPTION 编程后复位生效
6	nRST_STOP	RW	0：进入停止模式时产生复位 1：不产生复位 上电初始值来自 OPTION 编程后复位生效
5	WDG_SW	RW	0：硬件独立看门狗 1：软件独立看门狗 上电初始值来自 OPTION 编程后复位生效
4-2	RFU	-	保留位，请保持默认值
1	OPTSTRT	RS	启动选项 (Option start) 该位置 1 后可触发用户选项操作。该位只能通过软件置 1，并在 BSY 位清零后随之清零

0	OPTLOCK	RS	锁定选项 (Option lock) 该位只能写入 1。该位置 1 时，表示 FLASH_OPTCR 寄存器已锁定。当检测到解锁序列时，由硬件将该位清零。如果解锁操作失败，该位仍保持置 1，直到下一次复位。

4.5.7. FLASH_AR地址寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	ADDR	-	擦地址

4.5.8. FLASH_WRP1_START地址寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	ADD	RW	写保护起始地址 上电初始值来自 OPTION 编程后立即生效

4.5.9. FLASH_WRP1_STOP地址寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	ADD	RW	写保护结束地址 上电初始值来自 OPTION 编程后立即生效

4.5.10. FLASH_WRP2_START地址寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	ADD	RW	写保护起始地址 上电初始值来自 OPTION 编程后立即生效

4.5.11. FLASH_WRP2_STOP地址寄存器

地址：请参见 表 4-6 FLASH 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	ADD	RW	写保护结束地址 上电初始值来自 OPTION

			编程后立即生效

5.复位和时钟控制（RCC）

5.1. 概述

共有三种类型的复位，分别为系统复位、电源复位和 RTC 域复位。

5.2. 主要特性

5.2.1. 系统复位

除了时钟控制寄存器 CSR 中的复位标志和 RTC 域中的寄存器外，系统复位会将其他全部寄存器都复位为复位值。

只要发生以下事件之一，就会产生系统复位：

1. NRST 引脚低电平（外部复位）
2. 窗口看门狗计数结束（WWDG 复位）
3. 独立看门狗计数结束（IWDG 复位）
4. 软件复位（SW 复位）
5. 低功耗管理复位

- 软件复位

可通过查看 RCC 时钟控制和状态寄存器(RCC_CSR)中的复位标志确定。

要对系统进行软件复位，必须将 Cortex™-M4F 应用中断和复位控制寄存器中的 SYSRESETREQ 位置 1。

- 低功耗管理复位

引发低功耗管理复位的方式有两种：

1. 进入待机模式时产生：

通过将用户选项字节中的 nRST_STDBY 位清零使能该复位。使能后，只要成功执行进入待机模式序列，系统就将复位而不是进入待机模式。

2. 进入停止模式时产生：

通过将用户选项字节中的 nRST_STOP 位清零使能该复位。使能后，只要成功执行进入停止模式序列，系统就将复位而不是进入停止模式。

5.2.2. 电源复位

只要发生以下事件之一，就会产生电源复位：


1. 上电/掉电复位（POR/PDR 复位）或欠压(BOR) 复位
2. 在退出待机模式时

电源复位将复位除了 RTC 以外的所有寄存器。

这些复位源均作用于 NRST 引脚，该引脚在复位过程中始终保持低电平。RESET 复位入口向量在存储器映射中被固定在地址 0x0000_0004。

芯片内部的复位信号会在 NRST 引脚上输出。脉冲发生器用于保证最短复位脉冲持续时间，可确保每个内部复位源的复位脉冲都至少持续 20 μs。在 NRST 引脚低电平产生外部复位时，它将产生复位脉冲。

图 5-1 复位电路



5.2.3. RTC复位

RTC 复位会将所有 RTC 寄存器和 RCC_RTCR 寄存器复位为复位值。

只要发生以下事件之一，就会产生 RTC 域复位：

1. 软件复位，通过 RCC_RTCR 中的 RTCRST 位置 1 触发。
2. 电源 VDD 上电触发。

5.3. 时钟

可以使用三种不同的时钟源来驱动系统时钟 (SYSCLK)：


- HSI 振荡器时钟
- HSE 振荡器时钟
- 主 PLL 时钟

芯片具有以下两个次级时钟源：

- 32 kHz 低速内部 RC (LSI RC)，该 RC 用于驱动独立看门狗，也可选择提供给 RTC 用于停机/待机模式下的自动唤醒。
- 32.768 kHz 低速外部晶振，用于驱动 RTC 时钟

对于每个时钟源来说，在未使用时都可独立地打开或者关闭，以降低功耗。

图 5-2 时钟树



时钟控制器为应用带来了高度的灵活性，用户在运行内核和外设时可选择使用外部晶振或使用振荡器。

可通过多个预分频器配置 AHB、APB1/2 域的频率。AHB 域的最大频率为 168 MHz。APB1/2 域的最大允许频率为 84 MHz。

除以下时钟外，所有外设时钟均由系统时钟(SYSCLK)提供：

- 特定 PLL 输出(PLL48CLK)的 USB FS 时钟 (48 MHz)
- CAN 独立时钟
- I2S 时钟

RCC 向 Cortex 系统定时器 (SysTick) 馈送 8 分频的 AHB 时钟 (HCLK)。SysTick 可使用此时钟作为时钟源，也可使用 HCLK 作为时钟源，具体可在 SysTick 控制和状态寄存器中配置。

HC32F4xx 的定时器时钟频率由硬件自动设置。分为两种情况：

如果 APB 预分频器为 1，定时器时钟频率等于 APB 域的频率。否则，等于 APB 域的频率的两倍 (×2)。


5.3.1. HSE时钟

高速外部时钟信号(HSE)由以下 2 个时钟源产生：

- HSE 外部晶振/陶瓷谐振器
- HSE 外部用户时钟

谐振器和负载电容必须尽可能地靠近振荡器的引脚，以尽量减小输出失真和起振稳定时间。负载电容值必须根据所选振荡器来做适当的调整。

图 5-3 HSE/LSE时钟源



- 外部源（HSE 旁路）

在此模式下，必须提供外部时钟源。此模式通过将 RCC 时钟控制寄存器 (RCC_CR) 中的 HSEBYP 和 HSEON 位置 1 进行选择。必须使用占空比约为 50%的外部时钟信号（方波、正弦波或三角波）来驱动 OSC_IN 引脚，同时 OSC_OUT 引脚应保持为高阻态(hi-Z)。

- 外部晶振/陶瓷谐振器（HSE 晶振）

HSE 的特点是精确度非常高。

相关的硬件配置如图 5-3 所示。有关详细信息，请参见数据手册的电气特性部分。

RCC 时钟控制寄存器(RCC_CR)中的 HSERDY 标志指示高速外部振荡器是否稳定。在启动时，硬件将该位置 1 后，此时钟才可以使用。如在 RCC 时钟中断寄存器(RCC_CIR)中使能中断，则可产生中断。

HSE 晶振可通过 RCC 时钟控制寄存器(RCC_CR)中的 HSEON 位来打开或关闭。

5.3.2. HSI时钟

HSI 时钟信号由内部 16 MHz RC 振荡器产生，可直接用作系统时钟，或者用作 PLL 输入。

HSI RC 振荡器的优点是成本较低（无需使用外部组件）。此外，其启动速度也要比 HSE 晶振快，但即使校准后，其精确度也不及外部晶振或陶瓷谐振器。

校准

因为生产工艺不同，不同芯片的 RC 振荡器频率也不同，因此工厂会对每个芯片进行出厂校准，以达到 TA= 25 ℃ 时 1% 的精确度。

复位后，工厂校准值将加载到 RCC 时钟控制寄存器 (RCC_CR) 的 HSICAL[7-0]位中。

如果应用受到电压或温度变化影响，这可能也会影响到 RC 振荡器的速度。用户可通过 RCC 时钟控制寄存器(RCC_CR)中的 HSITRIM[4-0]位对 HSI 频率进行微调。

RCC 时钟控制寄存器(RCC_CR)中的 HSIRDY 标志指示 HSI RC 是否稳定。在启动时，直到硬件将该位置 1 后，HSI 才可以使用。

HSI RC 可通过 RCC 时钟控制寄存器(RCC_CR)中的 HSION 位来打开或关闭。

HSI 信号还可作为备份时钟源（辅助时钟）使用，以防 HSE 晶振发生故障。

5.3.3. PLL配置

HC32F401B 芯片具有 1 个 PLL：

- 主 PLL (PLL) 由 HSE 或 HSI 振荡器提供时钟信号，并具有两个不同的输出时钟：
  - 第一个输出用于产生高速系统时钟（最高达 168 MHz）
  - 第二个输出用于产生 USB FS 的时钟 (48 MHz)。

由于在 PLL 使能后主 PLL 配置参数便不可更改，所以建议先对 PLL 进行配置，然后再使能（选择 HSI 或 HSE 振荡器作为 PLL 时钟源，并配置分频系数 M、N、P 和 Q）。

当进入停止和待机模式后，PLL 将由硬件禁止；如将 HSE 或 PLL（由 HSE 提供时钟信号）用作系统时钟，则在 HSE 发生故障时，PLL 也将由硬件禁止。RCC PLL 配置寄存器 (RCC_PLLCFGR) 可用于配置 PLL。

5.3.4. LSE时钟

LSE 晶振是一个 32.768 kHz 低速外部 (LSE)晶振或陶瓷谐振器，可作为实时时钟外设 (RTC) 的时钟源来提供时钟定时功能，具有功耗低且精确度高的优点。

LSE 晶振通过 RCCRTC 域控制寄存器 (RCC_RTCR) 中的 LSEON 位打开和关闭。

RCCRTC 域控制寄存器 (RCC_RTCR) 中的 LSERDY 标志指示 LSE 晶振是否稳定。在启动时，直到硬件将该位置 1 后，LSE 晶振输出时钟信号才可以使用。如在 RCC 时钟中断寄存器(RCC_CIR) 中使能中断，则可产生中断。

- 外部时钟源（LSE 旁路）

在此模式下，必须提供最高频率不超过 1 MHz 的外部时钟源。此模式通过将 RCCRTC 域控制寄存器(RCC_RTCR)中的 LSEBYP 和 LSEON 位置 1 来进行选择。必须使用占空比约为 50%的外部时钟信号（方波、正弦波或三角波）来驱动 OSC32_IN 引脚，同时 OSC32_OUT 引脚应保持为高阻态(Hi-Z)。

5.3.5. LSI时钟

LSI RC 可作为低功耗时钟源在停止和待机模式下保持运行，供独立看门狗(IWDG)和自动唤醒单元(AWU)使用，时钟频率在 32 kHz 左右。有关详细信息，请参见数据手册的电气特性部分。

LSI RC 可通过 RCC 时钟控制和状态寄存器 (RCC_CSR)中的 LSION 位打开或关闭。

RCC 时钟控制和状态寄存器 (RCC_CSR)中的 LSIRDY 标志指示低速内部振荡器是否稳定。

在启动时，直到硬件将该位置 1 后，此时钟才可以使用。如在 RCC 时钟中断寄存器(RCC_CIR)中使能中断，则可产生中断。

5.3.6. 系统时钟（SYSCLK）选择

在系统复位后，默认系统时钟为 HSI。在直接使用 HSI 或者通过 PLL 使用时钟源来作为系统时钟时，该时钟源无法停止。

只有在目标时钟源已就绪时（时钟在启动延迟或 PLL 锁相后稳定时），才可从一个时钟源切换到另一个。如果选择尚未就绪的时钟源，则系统时钟的切换在该时钟源就绪时才会进行。RCC 时钟控制寄存器 (RCC_CR)中的状态位指示哪个（些）时钟已就绪，以及当前哪个时钟正充当系统时钟。

5.3.7. 时钟安全（CSS）

时钟安全系统可通过软件激活。激活后，时钟监测器将在 HSE 振荡器启动延迟后使能，并在此振荡器停止时被关闭。

如果 HSE 时钟发生故障，此振荡器将被自动禁止，一个时钟故障事件将发送至高级控制定时器 TIM1 和 TIM8 的刹车输入，并且同时还将产生一个中断（时钟安全系统中断 CSSI）来向软件通知此故障，以使得 MCU 能够执行救援操作。此 CSSI 中断连接到 Cortex™-M4 的 NMI 中断（不可屏蔽中断）。

注意：当 CSS 使能后，如果 HSE 时钟偶发故障，则 CSS 将产生一个中断，进而促使 NMI 自动产生。NMI 将无限期执行，除非将 CSS 中断挂起位清零。因此，应用程序必须在 NMI ISR 中将 CSS 中断清零，具体方式为将时钟中断寄存器 (RCC_CIR) 中将 CSSC 位置 1。

如果直接或间接使用 HSE 振荡器作为系统时钟（间接是指该振荡器直接用作 PLL 的输入时钟，并且该 PLL 时钟为系统时钟）并且检出故障，则系统时钟将切换到 HSI 振荡器并且 HSE 振荡器将被禁止。如果 HSE 振荡器时钟是充当系统时钟的 PPL 的时钟源，则在发生故障时，PLL 也会被禁止。

5.3.8. RTC/AWU 时钟

一旦选定 RTCCLK 时钟源后，要想修改所做选择，只能复位电源域。

RTCCLK 时钟源可以是 HSE1MHz（HSE 由一个可编程的预分频器分频）、LSE 或者 LSI 时钟。选择方式是设置 RCCRTC 域控制寄存器(RCC_RTCR)中的 RTCSEL[1-0]位和 RCC 时钟配置寄存器 (RCC_CFGR)中的 RTCPRE[4-0]位。所做的选择只能通过复位 RTC 域的方式修改。

如果选择 LSE 作为 RTC 时钟，则系统电源丢失时 RTC 仍将正常工作。如果选择 LSI 作为 AWU 时钟，则在系统电源丢失时将无法保证 AWU 的状态。如果 HSE 振荡器通过一个介于 2 和 31 之间的值进行分频，则在备用或系统电源丢失时将无法保证 RTC 的状态。

LSE 时钟位于 RTC 域中，而 HSE 和 LSI 时钟，位于 VDD 域：

如果选择 LSE 作为 RTC 时钟：

— 在 VDD 电源掉电时，AWU 的状态将不能保证。

如果选择 LSI 作为自动唤醒单元 (AWU) 时钟：

— 在 VDD 电源掉电时，AWU 的状态将不能保证。

如果使用 HSE 时钟作为 RTC 时钟：

— 如果 VDD 电源掉电或者内部调压器已关闭，则 RTC 状态不能保证

5.3.9. 看门狗时钟

如果独立看门狗(IWDG)已通过硬件选项字节或软件设置的方式启动，则 LSI 振荡器将强制打开且不能被关闭。在 LSI 振荡器稳定后，时钟将提供给 IWDG。

5.3.10. 时钟输出功能

共有两个微控制器时钟输出 (MCO) 引脚：

- MCO0
- MCO1

用户可通过可配置的预分配器（从 1 到 5）向 MCO0 引脚(PA8)输出四个不同的时

钟源：

— HSI 时钟

— LSE 时钟

— HSE 时钟

— PLL 时钟

所需的时钟源通过 RCC 时钟配置寄存器 (RCC_CFGR) 中的 MCO0PRE[2-0] 和 MCO0[1-0]位选择。

- MCO1

用户可通过可配置的预分配器（从 1 到 5）向 MCO1 引脚 (PC9) 输出四个不同的时钟源：

— HSE 时钟

— PLL 时钟

— 系统时钟 (SYSCLK)

所需的时钟源通过 RCC 时钟配置寄存器(RCC_CFGR)中的 MCO1PRE[2-0]和 MCO1 位选择。

对于不同的 MCO 引脚，在复用功能模式下相应的 GPIO 端口必须配置为相应功能。

MCO 输出时钟不得超过 100 MHz（最大 I/O 速度）。

5.4. RCC寄存器列表

RCC 寄存器基地址： RCC_BASE = 0x4002 3800

表 5-1 RCC 寄存器列表

寄存器名称	寄存器地址	寄存器描述
RCC_CR	RCC_BASE + 0x00	RCC 时钟控制寄存器
RCC_PLLCFGR	RCC_BASE + 0x04	RCC PLL 配置寄存器
RCC_CFGR	RCC_BASE + 0x08	RCC 时钟配置寄存器
RCC_CIR	RCC_BASE + 0x0C	RCC 时钟中断寄存器
RCC_AHB1RSTR	RCC_BASE + 0x10	RCC AHB1 外设复位寄存器
RCC_AHB2RSTR	RCC_BASE + 0x14	RCC AHB2 外设复位寄存器
RCC_APB1RSTR	RCC_BASE + 0x1C	RCC APB1 外设复位寄存器
RCC_APB2RSTR	RCC_BASE + 0x20	RCC APB2 外设复位寄存器
RCC_AHB1ENR	RCC_BASE + 0x24	RCC AHB1 外设时钟使能寄存器
RCC_AHB2ENR	RCC_BASE + 0x28	RCC AHB2 外设时钟使能寄存器
RCC_APB1ENR	RCC_BASE + 0x30	RCC APB1 外设时钟使能寄存器
RCC_APB2ENR	RCC_BASE + 0x34	RCC APB2 外设时钟使能寄存器
RCC_AHB1LPENR	RCC_BASE + 0x38	RCC AHB1 低功耗外设使能寄存器
RCC_AHB2LPENR	RCC_BASE + 0x3C	RCC AHB2 低功耗外设使能寄存器
RCC_APB1LPENR	RCC_BASE + 0x44	RCC APB1 低功耗外设使能寄存器
RCC_APB2LPENR	RCC_BASE + 0x48	RCC APB2 低功耗外设使能寄存器
RCC_LSECR	RCC_BASE + 0x4C	RCCRTC 域控制寄存器
RCC_CSR	RCC_BASE + 0x50	RCC 时钟控制和状态寄存器

5.5. RCC寄存器描述

5.5.1. RCC_CR 控制寄存器

偏移地址： 请参见表 5-1 RCC 寄存器列表
复位值： 0x9000 0083

位域	位符号	权限	说明
31-28	HSE_WARMUP_SET	RW	HSE 起振时间配置 计数次数等于 2^(HSE_WARMUP_SET + 4) 复位值为 0x9（对应 2^13 = 8192，8M 情况下约为 1ms）
27-26	RFU	-	保留位，请保持默认值
25	PLLRDY	RO	主 PLL (PLL)时钟就绪标志 由硬件置 1，用以指示 PLL 已锁定。 0：PLL 未锁定 1：PLL 已锁定
24	PLLON	RW	主 PLL (PLL) 使能 由软件置 1 和清零，用于使能 PLL。 当进入停止或待机模式时由硬件清零。如果 PLL 时钟用作系统时钟，则该位不可清零。 0：PLL 关闭 1：PLL 开启
23-20	RFU	-	保留位，请保持默认值
19	CSSON	RW	时钟安全系统使能 由软件置 1 和清零，用于使能时钟安全系统。 当 CSSON 置位时，时钟监测器将在 HSE 振荡器就绪时由硬件使能，并在检出振荡器故障时由硬件禁止。 0：时钟安全系统关闭（时钟监测器关闭） 1：时钟安全系统开启（如果 HSE 振荡器稳定，则时钟监测器打开；如果不稳定，则关闭）
18	HSEBYP	RW	HSE 时钟旁路 由软件置 1 和清零，用于用外部时钟旁路振荡器。外部时钟必须通过 HSEON 位使能才能为芯片使用。 HSEBYP 只有在 HSE 振荡器已禁止的情况下才可写入。 0：外部 HSE 振荡器没有旁路 1：外部 HSE 振荡有旁路
17	HSERDY	RO	HSE 时钟就绪标志 由硬件置 1，用以指示 HSE 振荡器已稳定。在将 HSEON 位清零后，HSERDY 将在 6 个 HSE 振荡器时钟周期后转为低电平。 0：HSE 振荡器未就绪

			1：HSE 振荡器已就绪
16	HSEEN	RW	HSE 时钟使能 由软件置 1 和清零。 由硬件清零，用于在进入停止或待机模式时关闭 HSE 振荡器。如果 HSE 振荡器直接或间接作为系统时钟，则该位不可复位。 0：HSE 振荡器关闭 1：HSE 振荡器开启
15	RFU	-	保留位，请保持默认值
14-8	HSICAL[6-0]	RO	内部高速时钟校准 这些位在启动时自动初始化
7-3	HSITRIM[4-0]	RW	内部高速时钟微调 通过这些位，可在 HSICAL[7-0]位基础上实现可由用户编程的微调值。可通过编程使其适应电压和温度的差异，使内部 HSI RC 的频率更为准确。
2	RFU	-	保留位，请保持默认值
1	HSIRDY	RO	内部高速时钟就绪标志 由硬件置 1，用以指示 HSI 振荡器已稳定。在将 HSIO 位清零后，HSIRDY 将在 6 个 HSI 时钟周期后转为低电平。 0：HSI 振荡器未就绪 1：HSI 振荡器已就绪
0	HSION	RW	内部高速时钟使能 由软件置 1 和清零。 当停止或待机模式时返回或直接/间接用作系统时钟的 HSE 振荡器发生故障时，该位由硬件置 1 来强制开启 HSI 振荡器。如果 HSI 直接或间接作为系统时钟时，则该位不可清零。 0：HSI 振荡器关闭 1：HSI 振荡器开启

5.5.2. RCC_PLLCFGR PLL配置寄存器

偏移地址： 请参见表 5-1 RCC 寄存器列表

复位值： 0x2200 3010

位域	位符号	权限	说明
31	RFU	-	保留位，请保持默认值
30-28	PLLR	RW	由软件置 1 和清零，用于控制 CAN 独立时钟的频率和 I2S 时钟的分频系数。这些位只能在 PLL 已禁止时写入。 注意：软件必须正确设置这些位，使主 PLL 频率不超过 168 MHz。 PLL 输出时钟频率= VCO 频率 / PLLR，并且 2≤PLLR≤7 000：PLLR=0，错误配置 001：PLLR=1，错误配置 010：PLLR=2 011：PLLR=3 100：PLLR=4 101：PLLR=5 110：PLLR=6 111：PLLR=7
27-24	PLLQ	RW	主 PLL (PLL)分频系数，适用于 USB FS，由软件置 1 或清零，用于控制 USB- FS 时钟。这些位应仅在 PLL 已禁止时写入。 注意：为使 USB FS 能够正常工作，需要 48 MHz 的时钟。 USB FS 时钟频率= VCO 频率 / PLLQ，并且 2≤PLLQ≤15 0000：PLLQ=0，无操作 0001：PLLQ=1，无操作 0010：PLLQ=2 0011：PLLQ=3 0100：PLLQ=4 ... 1111：PLLQ=15
23	RFU	-	保留位，请保持默认值
22	PLLSRC	RW	主 PLL(PLL)输入时钟源 由软件置 1 和清零，用于选择 PLL 时钟源。该位只有在 PLL 已禁止时才可写入。 0：选择 HSI 振荡器时钟作为 PLL 时钟输入 1：选择 HSE 振荡器时钟作为 PLL 时钟输入
21-18	RFU	-	保留位，请保持默认值
17-16	PLLP	RW	适用于主系统时钟的主 PLL 分频系数 由软件置 1 和清零，用于控制常规 PLL 输出时钟的频率。这些位只能在 PLL 已禁止时写入。 注意：软件必须正确设置这些位，使主 PLL 频率不超过

			168 MHz。 PLL 输出时钟频率= VCO 频率 / PLLP 并且 PLLP=2、4、6 或 8 00：PLLP=2 01：PLLP=4 10：PLLP=6 11：PLLP=8
15	RFU	-	保留位，请保持默认值
14-6	PLLN	RW	适用于 VCO 的主 PLL (PLL) 倍频系数 由软件置 1 和清零，用于控制 VCO 的倍频系数。这些位只能在 PLL 已禁止时写入。写入这些位时只允许使用半字和字访问。 注意：软件必须正确设置这些位，确保 VCO 输出频率介于 100 和 432 MHz 之间。 VCO 输出频率=VCO 输入频率× PLLN 并且 100≤PLLN≤432 000000000：PLLN=0，无操作 000000001：PLLN=1，无操作 ... 011000000：PLLN=100 ... 110110000：PLLN=432 110110001：PLLN=433，无操作 ... 111111111：PLLN=511，无操作
5-0	PLLM	RW	主 PLL (PLL)和音频 PLL (PLLI2S) 输入时钟的分频系数 由软件置 1 和清零，用于在 VCO 之前对 PLL 和 PLLI2S 输入时钟进行分频。这些位只有在 PLL 和 PLLI2S 已禁止时才可写入。 注意：软件必须正确设置这些位，确保 VCO 输入频率介于 1 和 2 MHz 之间。建议选择 2 MHz 的频率，以便限制 PLL 抖动。 VCO 输入频率= PLL 输入时钟频率/ PLLM 并且 2≤PLLM≤63 000000：PLLM=0，无操作 000001：PLLM=1，无操作 000010：PLLM=2 000011：PLLM=3 000100：PLLM=4 ... 111110：PLLM=62 111111：PLLM=63

5.5.3. RCC_CFGR 配置寄存器

偏移地址：请参见表 5-1 RCC 寄存器列表

复位值： 0x0000 0000

位域	位符号	权限	说明
31-30	MCO1[1-0]	RW	微控制器时钟输出 1 由软件置 1 和清零。时钟源选择可能会造成对 MCO1 的干扰。强烈建议仅在复位之后使能外部振荡器和 PLL 之前来配置这些位。 00：选择系统时钟(SYSCLK)输出到 MCO1 引脚 01：保留 10：选择 HSE 振荡器时钟输出到 MCO1 引脚 11：选择 PLL 时钟输出到 MCO1 引脚
29-27	MCO1PRE	RW	MCO1 预分频器 由软件置 1 和清零，用于配置 MCO1 的预分频器。对此预分频器进行修改可能会对 MCO1 造成干扰。强烈建议仅在复位之后使能外部振荡器和 PLL 之前进行此分频器的更改。 0xx：无分频 100：2 分频 101：3 分频 110：4 分频 111：5 分频
26-24	MCO0PRE	RW	MCO0 预分频器 由软件置 1 和清零，用于配置 MCO0 的预分频器。对此预分频器进行修改可能会对 MCO0 造成干扰。强烈建议仅在复位之后且在使能外部振荡器和 PLL 之前进行此分频器的更改。 0xx：无分频 100：2 分频 101：3 分频 110：4 分频 111：5 分频
23	RFU	-	保留位，请保持默认值
22-21	MCO0	RW	微控制器时钟输出 1 由软件置 1 和清零。时钟源选择可能会造成对 MCO0 的干扰。强烈建议仅在复位后且在使能外部振荡器和 PLL 之前来配置这些位。 00：选择 HSI 时钟输出到 MCO0 引脚 01：选择 LSE 振荡器输出到 MCO0 引脚 10：选择 HSE 振荡器时钟输出到 MCO0 引脚 11：选择 PLL 时钟输出到 MCO0 引脚
20-16	RTCPRE	RW	适用于 RTC 时钟的 HSE 分频系数 由软件置 1 和清零，用于对 HSE 时钟输入时钟进

			行分频，进而为 RTC 产生 1 MHz 的时钟。 注意：软件必须正确设置这些位，确保提供给 RTC 的时钟为 1 MHz。在选择 RTC 时钟源之前必须配置这些位。 00000：无时钟 00001：无时钟 00010：HSE/2 00011：HSE/3 00100：HSE/4 ... 11110：HSE/30 11111：HSE/31
15-13	PPRE2	RW	APB 高速预分频器 (APB2) 由软件置 1 和清零，用于控制 APB 高速时钟分频系数。 注意：软件必须正确设置这些位，使其在此域中不超过 84 MHz。在 PPRE2 写入后，时钟将通过 1 AHB 到 16 AHB 周期新预分频系数进行分频。 0xx：AHB 时钟不分频 100：AHB 时钟 2 分频 101：AHB 时钟 4 分频 110：AHB 时钟 8 分频 111：AHB 时钟 16 分频
12-10	PPRE1	RW	APB 低速预分频器 (APB1) 由软件置 1 和清零，用于控制 APB 低速时钟分频系数。 注意：软件必须正确设置这些位，使其在此域中不超过 42 MHz。在 PPRE1 写入后，时钟将通过 1 AHB 到 16 AHB 周期新预分频系数进行分频。 0xx：AHB 时钟不分频 100：AHB 时钟 2 分频 101：AHB 时钟 4 分频 110：AHB 时钟 8 分频 111：AHB 时钟 16 分频
9	CANFDSRC	RW	CANFD 时钟源选择 0：CANFD 时钟源通 PCLK1 1：CANFD 时钟源通 PLL
8	I2SSRC	RW	I2S 时钟源选择 0：I2S 时钟源通 PCLK1 1：I2S 时钟源通 PLL
7-4	HPRE	RW	AHB 预分频器 由软件置 1 和清零，用于控制 AHB 时钟分频系数。 注意：在 HPRE 写入后，时钟将通过 1 AHB 到

			16 AHB 周期新预分频系数进行分频。 注意：当使用以太网时，AHB 时钟频率必须至少为 25 MHz。 0xxx：系统时钟不分频 1000：系统时钟 2 分频 1001：系统时钟 4 分频 1010：系统时钟 8 分频 1011：系统时钟 16 分频 1100：系统时钟 64 分频 1101：系统时钟 128 分频 1110：系统时钟 256 分频 1111：系统时钟 512 分频
3-2	SWS	RO	系统时钟切换状态 由硬件置 1 和清零，用于指示用作系统时钟的时钟源。 00：HSI 振荡器用作系统时钟 01：HSE 振荡器用作系统时钟 10：PLL 用作系统时钟 11：不适用
1-0	SW	RW	系统时钟切换 由软件置 1 和清零，用于选择系统时钟源。 由硬件置 1，用于退出停止或待机模式时或者在直接或间接用作系统时钟的 HSE 振荡器发生故障时强制 HSI 的选择。 00：选择 HSI 振荡器作为系统时钟 01：选择 HSE 振荡器作为系统时钟 10：选择 PLL 作为系统时钟 11：不允许

5.5.4. RCC_CIR 时钟中断寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表

复位值- 0x0000 0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23	CSSC	R0W1	时钟安全系统中断清零 该位由软件置 1，用于将 CSSF 标志清零。 0：无操作 1：将 CSSF 标志清零
22-21	RFU	-	保留位，请保持默认值
20	PLLRDYC	R0W1	主 PLL(PLL)就绪中断清零 该位由软件置 1，用于将 PLLRDYF 标志清零。 0：无操作 1：清零 PLLRDYF
19	HSEDYC	R0W1	HSE 就绪中断清零 该位由软件置 1，用于将 HSERDYF 标志清零。 0：无操作 1：清零 HSERDYF
18	HSIRDYC	R0W1	HSI 就绪中断清零 该位由软件置 1，用于将 HSIRDYF 标志清零。 0：无操作 1：清零 HSIRDYF
17	LSEDYC	R0W1	LSE 就绪中断清零 该位由软件置 1，用于将 LSERDYF 标志清零。 0：无操作 1：清零 LSERDYF
16	LSIRDYC	R0W1	LSI 就绪中断清零 该位由软件置 1，用于将 LSIRDYF 标志清零。 0：无操作 1：清零 LSIRDYF
15-13	RFU	-	保留位，请保持默认值
12	PLLRDYIE	RW	PLL 就绪中断使能 由软件置 1 和清零，用于使能/禁止由 PLL 锁定引起的中断。 0：禁止 PLL 锁定中断 1：使能 PLL 锁定中断
11	HSERDYIE	RW	HSE 就绪中断使能 由软件置 1 和清零，用于使能/禁止由 HSE 锁定引起的中断。 0：禁止 HSE 锁定中断 1：使能 HSE 锁定中断
10	HSIRDYIE	RW	HSI 就绪中断使能

			由软件置 1 和清零，用于使能/禁止由 HSI 锁定引起的中断。 0：禁止 HSI 锁定中断 1：使能 HSI 锁定中断
9	LSERDYIE	RW	LSE 就绪中断使能 由软件置 1 和清零，用于使能/禁止由 LSE 锁定引起的中断。 0：禁止 LSE 锁定中断 1：使能 LSE 锁定中断
8	LSIRDYIE	RW	LSI 就绪中断使能 由软件置 1 和清零，用于使能/禁止由 LSI 锁定引起的中断。 0：禁止 LSI 锁定中断 1：使能 LSI 锁定中断
7	CSSF	RO	时钟安全系统中断标志 当在 HSE 振荡器中检出故障时由硬件置 1。 CSSC 位置 1 时由软件清零。 0：当前未因 HSE 时钟故障而引起时钟安全中断 1：当前因 HSE 时钟故障而引起时钟安全中断
6-5	RFU	-	保留位，请保持默认值
4	PLLRDYF	RO	PLL 就绪中断标志 当 PLL 锁定并且 PLLRDYIE 置 1 时由硬件置 1。 PLLRDYC 位置 1 时由软件清零。 0：当前未因 PLL 锁定而引起时钟就绪中断 1：当前因 PLL 锁定而引起时钟就绪中断
3	HSERDYF	RO	HSE 就绪中断标志 当 HSE 锁定并且 HSERDYIE 置 1 时由硬件置 1。 HSERDYC 位置 1 时由软件清零。 0：当前未因 HSE 锁定而引起时钟就绪中断 1：当前因 HSE 锁定而引起时钟就绪中断
2	HSIRDYF	RO	HSI 就绪中断标志 当 HSI 锁定并且 HSIRDYIE 置 1 时由硬件置 1。 HSIRDYC 位置 1 时由软件清零。 0：当前未因 HSI 锁定而引起时钟就绪中断 1：当前因 HSI 锁定而引起时钟就绪中断
1	LSERDYF	RO	LSE 就绪中断标志 当 LSE 锁定并且 LSERDYIE 置 1 时由硬件置 1。 LSERDYC 位置 1 时由软件清零。 0：当前未因 LSE 锁定而引起时钟就绪中断 1：当前因 LSE 锁定而引起时钟就绪中断
0	LSIRDYF	RO	LSI 就绪中断标志 当 LSI 锁定并且 LSIRDYIE 置 1 时由硬件置 1。 LSIRDYC 位置 1 时由软件清零。 0：当前未因 LSI 锁定而引起时钟就绪中断

			1：当前因 LSI 锁定而引起时钟就绪中断

5.5.5. RCC_AHB1RSTR 外设复位寄存器

偏移地址：请参见表 5-1 RCC 寄存器列表

复位值： 0x0000 0000

位域	位符号	权限	说明
31-22	RFU	-	保留位，请保持默认值
21	DMARST	RW	DMA 复位 由软件置 1 和清零。 0：不复位 DMA 1：复位 DMA
20-13	RFU	-	保留位，请保持默认值
12	CRCRST	RW	CRC 复位 由软件置 1 和清零。 0：不复位 CRC 1：复位 CRC
11-4	RFU	-	保留位，请保持默认值
3	GPIODRST	RW	IO 端口 D 复位 由软件置 1 和清零。 0：不复位 IO 端口 D 1：复位 IO 端口 D
2	GPIOCRST	RW	IO 端口 C 复位 由软件置 1 和清零。 0：不复位 IO 端口 C 1：复位 IO 端口 C
1	GPIOBRST	RW	IO 端口 B 复位 由软件置 1 和清零。 0：不复位 IO 端口 B 1：复位 IO 端口 B
0	GPIOARST	RW	IO 端口 A 复位 由软件置 1 和清零。 0：不复位 IO 端口 A 1：复位 IO 端口 A

5.5.6. RCC_AHB2RSTR 外设复位寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表

复位值- 0x0000 0000

位域	位符号	权限	说明
31-7	RFU	-	保留位，请保持默认值
6	MOURST	RW	MOU 复位 0：不复位 MOU 1：复位 MOU
5-0	RFU	-	保留位，请保持默认值

5.5.7. RCC_APB1RSTR 外设复位寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表

复位值- 0x0000 0000

位域	位符号	权限	说明
31-30	RFU	-	保留位，请保持默认值
29	DACRST	RW	DAC 复位 由软件置 1 和清零。 0：不复位 DAC 接口 1：复位 DAC 接口
28	PWRRST	RW	电源接口复位 由软件置 1 和清零。 0：不复位电源接口 1：复位电源接口
27-26	RFU	-	保留位，请保持默认值
25	CANFDRST	RW	CANFD 复位 由软件置 1 和清零。 0：不复位 CANFD 1：复位 CANFD
24	RFU	-	保留位，请保持默认值
23	USBRST	RW	USB 复位 由软件置 1 和清零。 0：不复位 USB 1：复位 USB
22	I2C2RST	RW	I2C2 复位 由软件置 1 和清零。 0：不复位 I2C2 1：复位 I2C2
21	I2C1RST	RW	I2C1 复位 由软件置 1 和清零。 0：不复位 I2C1 1：复位 I2C1

20	UART5RST	RW	UART5 复位 由软件置 1 和清零。 0：不复位 UART5 1：复位 UART5
19	UART4RST	RW	UART4 复位 由软件置 1 和清零。 0：不复位 UART4 1：复位 UART4
18	USART3RST	RW	USART3 复位 由软件置 1 和清零。 0：不复位 USART3 1：复位 USART3
17	USART2RST	RW	USART2 复位 由软件置 1 和清零。 0：不复位 USART2 1：复位 USART2
16	RFU	-	保留位，请保持默认值
15	SPI3_I2S3RST	RW	SPI3/I2S3 复位 由软件置 1 和清零。 0：不复位 SPI3_I2S3 1：复位 SPI3_I2S3
14	SPI2_I2S2RST	RW	SPI2/I2S2 复位 由软件置 1 和清零。 0：不复位 SPI2_I2S2 1：复位 SPI2_I2S2
13-12	RFU	-	保留位，请保持默认值
11	WWDGRST	RW	窗口看门狗复位 由软件置 1 和清零。 0：不复位窗口看门狗 1：复位窗口看门狗
10-6	RFU	-	保留位，请保持默认值
5	TIM7RST	RW	TIM7 复位 由软件置 1 和清零。 0：不复位 TIM7 1：复位 TIM7
4	TIM6RST	RW	TIM6 复位 由软件置 1 和清零。 0：不复位 TIM6 1：复位 TIM6
3	TIM5RST	RW	TIM5 复位 由软件置 1 和清零。 0：不复位 TIM5 1：复位 TIM5

2	TIM4RST	RW	TIM4 复位 由软件置 1 和清零。 0：不复位 TIM4 1：复位 TIM4
1	TIM3RST	RW	TIM3 复位 由软件置 1 和清零。 0：不复位 TIM3 1：复位 TIM3
0	TIM2RST	RW	TIM2 复位 由软件置 1 和清零。 0：不复位 TIM2 1：复位 TIM2

5.5.8. RCC_APB2RSTR 外设复位寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表
复位值- 0x0000 0000

位域	位符号	权限	说明
31-30	RFU	-	保留位，请保持默认值
29	VC2RST	RW	比较器 2 复位 由软件置 1 和清零。 0：不复位 VC2 1：复位 VC2
28	VC1RST	RW	比较器 1 复位 由软件置 1 和清零。 0：不复位 VC1 1：复位 VC1
27	VC0RST	RW	比较器 0 复位 由软件置 1 和清零。 0：不复位 VC0 1：复位 VC0
26-21	RFU	-	保留位，请保持默认值
20	FDA1RST	RW	FDA1 复位 由软件置 1 和清零。 0：不复位 FDA1 1：复位 FDA1
19	FDA0RST	RW	FDA0 复位 由软件置 1 和清零。 0：不复位 FDA0 1：复位 FDA0
18	RFU	-	保留位，请保持默认值
17	TIM10RST	RW	TIM10 复位 由软件置 1 和清零。

			0：不复位 TIM10 1：复位 TIM10
16	TIM9RST	RW	TIM9 复位 由软件置 1 和清零。 0：不复位 TIM9 1：复位 TIM9
15	CORDICRST	RW	CORDIC 复位 由软件置 1 和清零 0：无效不复位 CORDIC 1：复位 CORDIC
14	SYSCFGRST	RW	系统配置控制器复位 由软件置 1 和清零。 0：不复位系统配置控制器 1：复位系统配置控制器
13	RFU	-	保留位，请保持默认值
12	SPI1_RST	RW	SPI1 复位 由软件置 1 和清零。 0：不复位 SPI1 1：复位 SPI1
11-9	RFU	-	保留位，请保持默认值
8	ADCRST	RW	ADC 接口复位（所有 ADC 共用） 由软件置 1 和清零。 0：不复位 ADC 接口 1：复位 ADC 接口
7-5	RFU	-	保留位，请保持默认值
4	USART1RST	RW	USART1 复位 由软件置 1 和清零。 0：不复位 USART1 1：复位 USART1
3-2	RFU	-	保留位，请保持默认值
1	TIM8RST	RW	TIM8 复位(TIM8 reset) 由软件置 1 和清零。 0：不复位 TIM8 1：复位 TIM8
0	TIM1RST	RW	TIM1 复位(TIM1 reset) 由软件置 1 和清零。 0：不复位 TIM1 1：复位 TIM1

5.5.9. RCC_AHB1ENR 外设时钟使能寄存器

偏移地址：请参见表 5-1 RCC 寄存器列表

复位值： 0x0000 0000

位域	位符号	权限	说明
31-22	RFU	-	保留位，请保持默认值
21	DMAEN	RW	DMA 时钟使能 由软件置 1 和清零。 0：禁止 DMA1 时钟 1：使能 DMA1 时钟
20-13	RFU	-	保留位，请保持默认值
12	CRCEN	RW	CRC 时钟使能 由软件置 1 和清零。 0：禁止 CRC 时钟 1：使能 CRC 时钟
11-4	RFU	-	保留位，请保持默认值
3	GPIODEN	RW	IO 端口 D 时钟使能 由软件置 1 和清零。 0：禁止 IO 端口 D 时钟 1：使能 IO 端口 D 时钟
2	GPIOCEN	RW	IO 端口 C 时钟使能 由软件置 1 和清零。 0：禁止 IO 端口 C 时钟 1：使能 IO 端口 C 时钟
1	GPIOBEN	RW	IO 端口 B 时钟使能 由软件置 1 和清零。 0：禁止 IO 端口 B 时钟 1：使能 IO 端口 B 时钟
0	GPIOAEN	RW	IO 端口 A 时钟使能 由软件置 1 和清零。 0：禁止 IO 端口 A 时钟 1：使能 IO 端口 A 时钟

5.5.10. RCC_AHB2ENR 外设时钟使能寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表
复位值- 0x0000 0000

位域	位符号	权限	说明
31-7	RFU	-	保留位，请保持默认值
6	MOUEN	RW	MOU 时钟使能 由软件置 1 和清零。 0：MOU 时钟 1：使能 MOU 时钟
5-0	RFU	-	保留位，请保持默认值

5.5.11. RCC_APB1ENR 外设时钟使能寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表
复位值- 0x0000 0000

位域	位符号	权限	说明
31-30	RFU	-	保留位，请保持默认值
29	DACEN	RW	DAC 接口时钟使能 由软件置 1 和清零。 0：禁止 DAC 接口时钟 1：使能 DAC 接口时钟
28	PWREN	RW	电源接口时钟使能 由软件置 1 和清零。 0：禁止电源接口时钟 1：使能电源接口时钟
27-26	RFU	-	保留位，请保持默认值
25	CANFDEN	RW	CANFD 时钟使能 由软件置 1 和清零。 0：禁止 CANFD 时钟 1：使能 CANFD 时钟
24	RFU	-	保留位，请保持默认值
23	UBSEN	RW	USB 时钟使能 由软件置 1 和清零。 0：禁止 USB 时钟 1：使能 USB 时钟
22	I2C2EN	RW	I2C2 时钟使能 由软件置 1 和清零。 0：禁止 I2C2 时钟 1：使能 I2C2 时钟
21	I2C1EN	RW	I2C1 时钟使能 由软件置 1 和清零。 0：禁止 I2C1 时钟

			1：使能 I2C1 时钟
20	UART5EN	RW	UART5 时钟使能 由软件置 1 和清零。 0：禁止 UART5 时钟 1：使能 UART5 时钟
19	UART4EN	RW	UART4 时钟使能 由软件置 1 和清零。 0：禁止 UART4 时钟 1：使能 UART4 时钟
18	USART3EN	RW	USART3 时钟使能 由软件置 1 和清零。 0：禁止 USART3 时钟 1：使能 USART3 时钟
17	USART2EN	RW	USART2 时钟使能 由软件置 1 和清零。 0：禁止 USART2 时钟 1：使能 USART2 时钟
16	RFU	-	保留位，请保持默认值
15	SPI3_I2S3EN	RW	SPI3_I2S3 时钟使能 由软件置 1 和清零。 0：禁止 SPI3_I2S3 时钟 1：使能 SPI3_I2S3 时钟
14	SPI2_I2S2EN	RW	SPI2_I2S2 时钟使能 由软件置 1 和清零。 0：禁止 SPI2_I2S2 时钟 1：使能 SPI2_I2S2 时钟
13-12	RFU	-	保留位，请保持默认值
11	WWDGEN	RW	窗口看门狗时钟使能 由软件置 1 和清零。 0：禁止窗口看门狗时钟 1：使能窗口看门狗时钟
10-6	RFU	-	保留位，请保持默认值
5	TIM7EN	RW	TIM7 时钟使能 由软件置 1 和清零。 0：禁止 TIM7 时钟 1：使能 TIM7 时钟
4	TIM6EN	RW	TIM6 时钟使能 由软件置 1 和清零。 0：禁止 TIM6 时钟 1：使能 TIM6 时钟
3	TIM5EN	RW	TIM5 时钟使能 由软件置 1 和清零。 0：禁止 TIM5 时钟

			1：使能 TIM5 时钟
2	TIM4EN	RW	TIM4 时钟使能 由软件置 1 和清零。 0：禁止 TIM4 时钟 1：使能 TIM4 时钟
1	TIM3EN	RW	TIM3 时钟使能 由软件置 1 和清零。 0：禁止 TIM3 时钟 1：使能 TIM3 时钟
0	TIM2EN	RW	TIM2 时钟使能 由软件置 1 和清零。 0：禁止 TIM2 时钟 1：使能 TIM2 时钟

5.5.12. RCC_APB2ENR 外设时钟使能寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表

复位值- 0x0000 0000

位域	位符号	权限	说明
31-30	RFU	-	保留位，请保持默认值
29	VC2EN	RW	比较器 2 时钟使能 由软件置 1 和清零。 0：禁止 VC2 时钟 1：使能 VC2 时钟
28	VC1EN	RW	比较器 1 时钟使能 由软件置 1 和清零。 0：禁止 VC1 时钟 1：使能 VC1 时钟
27	VC0EN	RW	比较器 0 时钟使能 由软件置 1 和清零。 0：禁止 VC0 时钟 1：使能 VC0 时钟
26-21	RFU	-	保留位，请保持默认值
20	FDA1EN	RW	FDA1 时钟使能 由软件置 1 和清零。 0：禁止 FDA1 时钟 1：使能 FDA1 时钟
19	FDA0EN	RW	FDA0 时钟使能 由软件置 1 和清零。 0：禁止 FDA0 时钟 1：使能 FDA1 时钟
18	RFU	-	保留位，请保持默认值
17	TIM10EN	RW	TIM10 时钟使能

			由软件置 1 和清零。 0：禁止 TIM10 时钟 1：使能 TIM10 时钟
16	TIM9EN	RW	TIM9 时钟使能 由软件置 1 和清零。 0：禁止 TIM9 时钟 1：使能 TIM9 时钟
15	CORDICEN	RW	CORDICEN 时钟使能 由软件置 1 和清零。 0：禁止 CORDIC 时钟 1：使能 CORDIC 时钟
14	SYSCFGEN	RW	系统配置控制器时钟使能 由软件置 1 和清零。 0：禁止系统配置控制器时钟 1：使能系统配置控制器时钟
13	RFU	-	保留位，请保持默认值
12	SPI1	RW	SPI1/I2S1 时钟使能 由软件置 1 和清零。 0：禁止 SPI1/I2S1 时钟 1：使能 SPI1/I2S1 时钟
11-10	RFU	-	保留位，请保持默认值
9	ADC2EN	RW	ADC2 时钟使能 由软件置 1 和清零。 0：禁止 ADC2 时钟 1：使能 ADC2 时钟
8	ADC1EN	RW	ADC1 时钟使能 由软件置 1 和清零。 0：禁止 ADC1 时钟 1：使能 ADC1 时钟
7-5	RFU	-	保留位，请保持默认值
4	USART1EN	RW	USART1 时钟使能 由软件置 1 和清零。 0：禁止 USART1 时钟 1：使能 USART1 时钟
3-2	RFU	-	保留位，请保持默认值
1	TIM8EN	RW	TIM8 时钟使能 由软件置 1 和清零。 0：禁止 TIM8 时钟 1：使能 TIM8 时钟
0	TIM1EN	RW	TIM1 时钟使能 由软件置 1 和清零。 0：禁止 TIM1 时钟

			1：使能 TIM1 时钟

5.5.13. RCC_AHB1LPENR 低功耗模式寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表

复位值- 0x0023 900F

位域	位符号	权限	说明
31-22	RFU	-	保留位，请保持默认值
21	DMA1LPEN	RW	睡眠模式期间的 DMA1 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 DMA1 时钟 1：睡眠模式期间使能 DMA1 时钟
20-18	RFU	-	保留位，请保持默认值
17	SRM2LPEN	RW	睡眠模式期间的 SRAM2 接口时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 SRAM2 接口时钟 1：睡眠模式期间使能 SRAM2 接口时钟
16	SRM1LPEN	RW	睡眠模式期间的 SRAM1 接口时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 SRAM1 接口时钟 1：睡眠模式期间使能 SRAM1 接口时钟
15	FLITFLPEN	RW	睡眠模式期间的 Flash 接口时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 Flash 接口时钟 1：睡眠模式期间使能 Flash 接口时钟
14-13	RFU	-	保留位，请保持默认值
12	CRCLPEN	RW	睡眠模式期间的 CRC 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 CRC 时钟 1：睡眠模式期间使能 CRC 时钟
11-4	RFU	-	保留位，请保持默认值
3	GPIODLPEN	RW	睡眠模式期间的 IO 端口 D 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 IO 端口 D 时钟 1：睡眠模式期间使能 IO 端口 D 时钟
2	GPIOCLPEN	RW	睡眠模式期间的 IO 端口 C 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 IO 端口 C 时钟 1：睡眠模式期间使能 IO 端口 C 时钟
1	GPIOBLPEN	RW	睡眠模式期间的 IO 端口 B 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 IO 端口 B 时钟 1：睡眠模式期间使能 IO 端口 B 时钟

0	GPIOALPEN	RW	睡眠模式期间的 IO 端口 A 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 IO 端口 A 时钟 1：睡眠模式期间使能 IO 端口 A 时钟

5.5.14. RCC_APB1LPENR 低功耗模式寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表

复位值- 0x3260 C83F

位域	位符号	权限	说明
31-30	RFU	-	保留位，请保持默认值
29	DACLPEN	RW	睡眠模式期间的 DAC 接口时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 DAC 接口时钟 1：睡眠模式期间使能 DAC 接口时钟
28	PWRLPEN	RW	睡眠模式期间的电源接口时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止电源接口时钟 1：睡眠模式期间使能电源接口时钟
27-26	RFU	-	保留位，请保持默认值
25	CANFDLPEN	RW	睡眠模式期间的 CANFD 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 CANFD 时钟 1：睡眠模式期间使能 CANFD 时钟
24-23	RFU	-	保留位，请保持默认值
22	I2C2LPEN	RW	睡眠模式期间的 I2C2 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 I2C2 时钟 1：睡眠模式期间使能 I2C2 时钟
21	I2C1LPEN	RW	睡眠模式期间的 I2C1 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 I2C1 时钟 1：睡眠模式期间使能 I2C1 时钟
20-16	RFU	-	保留位，请保持默认值
15	SPI3EN	RW	睡眠模式期间的 SPI3_I2S3 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 SPI3_I2S3 时钟 1：睡眠模式期间使能 SPI3_I2S3 时钟
14	SPI2EN	RW	睡眠模式期间的 SPI2_I2S2 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 SPI2_I2S2 时钟 1：睡眠模式期间使能 SPI2_I2S2 时钟
13-12	RFU	-	保留位，请保持默认值

11	WWDGLPEN	RW	睡眠模式期间的窗口看门狗时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止窗口看门狗时钟 1：睡眠模式期间使能窗口看门狗时钟
10-6	RFU	-	保留位，请保持默认值
5	TIM7LPEN	RW	睡眠模式期间的 TIM7 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 TIM7 时钟 1：睡眠模式期间使能 TIM7 时钟
4	TIM6LPEN	RW	睡眠模式期间的 TIM6 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 TIM6 时钟 1：睡眠模式期间使能 TIM6 时钟
3	TIM5LPEN	RW	睡眠模式期间的 TIM5 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 TIM5 时钟 1：睡眠模式期间使能 TIM5 时钟
2	TIM4LPEN	RW	睡眠模式期间的 TIM4 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 TIM4 时钟 1：睡眠模式期间使能 TIM4 时钟
1	TIM3LPEN	RW	睡眠模式期间的 TIM3 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 TIM3 时钟 1：睡眠模式期间使能 TIM3 时钟
0	TIM2LPEN	RW	睡眠模式期间的 TIM2 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 TIM2 时钟 1：睡眠模式期间使能 TIM2 时钟

5.5.15. RCC_APB2LPENR 低功耗模式寄存器

偏移地址-请参见表 5-1 RCC 寄存器列表

复位值- 0x0001 5303

位域	位符号	权限	说明
31-17	RFU	-	保留位，请保持默认值
16	TIM9LPEN	RW	睡眠模式期间的 TIM9 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 TIM9 时钟 1：睡眠模式期间使能 TIM9 时钟
15	RFU	-	保留位，请保持默认值
14	SYSCFGLPEN	RW	睡眠模式期间的系统配置控制器时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止系统配置控制器时钟 1：睡眠模式期间使能系统配置控制器时钟
13	RFU	-	保留位，请保持默认值
12	SPI1LPEN	RW	睡眠模式期间的 SPI1 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 SPI1 时钟 1：睡眠模式期间使能 SPI1 时钟
11-10	RFU	-	保留位，请保持默认值
9	ADC2LPEN	RW	睡眠模式期间的 ADC2 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 ADC2 时钟 1：睡眠模式期间使能 ADC2 时钟
8	ADC1LPEN	RW	睡眠模式期间的 ADC1 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 ADC1 时钟 1：睡眠模式期间使能 ADC1 时钟
7-2	RFU	-	保留位，请保持默认值
1	TIM8LPEN	RW	睡眠模式期间的 TIM8 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 TIM8 时钟 1：睡眠模式期间使能 TIM8 时钟
0	TIM1LPEN	RW	睡眠模式期间的 TIM1 时钟使能 由软件置 1 和清零。 0：睡眠模式期间禁止 TIM1 时钟 1：睡眠模式期间使能 TIM1 时钟

5.5.16. RCC_LSECR 外部低速时钟控制寄存器

偏移地址：请参见表 5-1 RCC 寄存器列表

复位值： 0x0000 0000

位域	位符号	权限	说明
31-17	RFU	-	保留位，请保持默认值
16	RTCRST	RW	RTC 软件复位 由软件置 1 和清零。 0：复位未激活 1：复位 RTC 注意：该位置 1 将复位整个 LSECR 寄存器
15-3	RFU	-	保留位，请保持默认值
2	LSEBYP	RW	外部低速振荡器旁路 由软件置 1 和清零，用于旁路调试模式下的振荡器。只有在禁止 LSE 时钟后才能写入该位。 0：不旁路 LSE 振荡器 1：旁路 LSE 振荡器
1	LSERDY	RO	外部低速振荡器就绪 由硬件置 1 和清零，用于指示外部 32 kHz 振荡器已稳定。在 LSEON 位被清零后，LSERDY 将在 6 个外部低速振荡器时钟周期后转为低电平。 0：LSE 时钟未就绪 1：LSE 时钟就绪
0	LSEON	RW	外部低速振荡器使能 由软件置 1 和清零。 0：禁止 LSE 时钟 1：使能 LSE 时钟 注意：无法通过软件复位将该位清 0，可以通过本寄存器第[0]或[16]位配置清除该位

5.5.17. RCC_CSR 时钟控制和状态寄存器

偏移地址：请参见表 5-1 RCC 寄存器列表

复位值： 0x0000 0000

位域	位符号	权限	说明
31	LPWRRSTF	RO	低功耗复位标志 发生低功耗管理复位时，由硬件置 1。 通过写入 RMVF 位清零。 0：未发生低功耗管理复位 1：发生低功耗管理复位
30	WWDGRSTF	RO	窗口看门狗复位标志 发生窗口看门狗复位时，由硬件置 1。 通过写入 RMVF 位清零。 0：未发生窗口看门狗复位 1：发生窗口看门狗复位
29	IWDGRSTF`	RO	独立看门狗复位标志 发生来自 VDD 域的独立看门狗复位时，由硬件置 1。 通过写入 RMVF 位清零。 0：未发生看门狗复位 1：发生看门狗复位
28	SFTRSTF	RO	软件复位标志 发生软件复位时，由硬件置 1。 通过写入 RMVF 位清零。 0：未发生软件复位 1：发生软件复位
27	PORRSTF	RO	POR 复位标志 发生 POR 复位时，由硬件置 1。 通过写入 RMVF 位清零。 0：未发生 POR 复位 1：发生 POR 复位
26	PINRSTF	RO	引脚复位标志 发生来自 NRST 引脚的复位时，由硬件置 1。 通过写入 RMVF 位清零。 0：未发生来自 NRST 引脚的复位 1：发生来自 NRST 引脚的复位
25	BORRSTF	RO	BOR 复位标志 发生 BOR 复位时，由硬件置 1。 通过写入 RMVF 位清零。 0：未发生 BOR 复位 1：发生 BOR 复位
24	RMVF	RW	清除复位标志 由软件置 1，用于将复位标志清零。 0：无操作

			1：清零复位标志
23-2	RFU	-	保留位，请保持默认值
1	LSIRDY	RO	内部低速振荡器就绪 由硬件置 1 和清零，用于指示内部 RC 40 kHz 振荡器已稳定。在 LSION 位被清零后，LSIRDY 将在 3 个 LSI 时钟周期后转为低电平。 0：LSI RC 振荡器未就绪 1：LSI RC 振荡器就绪
0	LSION	RW	内部低速振荡器使能 由软件置 1 和清零。 0：LSI RC 振荡器关闭 1：LSI RC 振荡器开启

6.系统配置寄存器（SYSCFG）

系统配置控制器主要用于管理对可执行代码的存储区域的地址重映射以及管理 GPIO 的外部中断线连接。

6.1. SYSCFG寄存器列表

SYSCFG 基地址：SYSCFG_BASE = 0x4001 3800

表 6-1 SYSCFG寄存器列表

寄存器名称	寄存器地址	寄存器描述
SYSCFG_MEMRMP	SYSCFG_BASE + 0x00	SYSCFG 存储器重映射寄存器
SYSCFG_EXTICR1	SYSCFG_BASE + 0x04	SYSCFG 外部中断配置寄存器 1
SYSCFG_EXTICR2	SYSCFG_BASE + 0x08	SYSCFG 外部中断配置寄存器 2
SYSCFG_EXTICR3	SYSCFG_BASE + 0x0C	SYSCFG 外部中断配置寄存器 3
SYSCFG_EXTICR4	SYSCFG_BASE + 0x10	SYSCFG 外部中断配置寄存器 4
SYSCFG_OUTSEL	SYSCFG_BASE + 0x18	输出选择寄存器
SYSCFG_AFIO_DBGR	SYSCFG_BASE + 0x1C	DBG 复用功能选择寄存器
SYSCFG_BRKSCTRL	SYSCFG_BASE + 0x20	刹车源使能控制寄存器

6.2. SYSCFG寄存器描述

6.2.1. SYSCFG存储器重映射寄存器 (SYSCFG_MEMRMP)

此寄存器用于对存储器重映射进行配置：

- 使用两个位来配置可在地址 0x0000 0000 访问的存储器区域。从而通过软件选择物理重映射，而旁路 BOOT 引脚。
- 这两个位的复位值和复位时 BOOT 引脚的设置相同。当 BOOT 引脚设为 10 [(BOOT1,BOOT0) = (1,0)] 从主 Flash 中自举时，寄存器值为 0x00。

在重映射模式下，CPU 可以通过 ICode 总线（而不是 System 总线）访问外部存储器来提高性能。

地址：请参见表 6-1 SYSCFG 寄存器列表

复位值：0x0000 000x（x 和 BOOT 引脚的设置相同）

位域	位符号	权限	说明
31-2	RFU	-	保留位，请保持默认值
1-0	MEM_ MODE	RW	存储器映射选择 (Memory mapping selection) 由软件置 1 和清零。此位控制哪块存储区域被映射到地址 0x0000 0000。复位后，这些位将采用 Boot 引脚所选择的值。 00：把主 Flash 映射到地址 0x0000 0000 01：把系统 Flash 映射到地址 0x0000 0000 10：保留 11：把 SRAM 映射到地址 0x0000 0000

6.2.2. SYSCFG外部中断配置寄存器1（SYSCFG_EXTICR1）

地址：请参见表 6-1 SYSCFG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	EXTIx[3:0]	RW	EXTIx[3:0]：EXTI x 配置（x = 0 到 3）(EXTI x configuration (x = 0 to 3)) 这些位通过软件写入，以选择 EXTIx 外部中断的源输入。 0000：PA[x] 引脚 0001：PB[x] 引脚 0010：PC[x] 引脚 0011：PD[x] 引脚

6.2.3. SYSCFG外部中断配置寄存器2（SYSCFG_EXTICR2）

地址：请参见表 6-1 SYSCFG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
11-0	EXTIx[3:0]	RW	EXTIx[3:0]：EXTI x 配置（x = 4 到 7）(EXTI x configuration (x = 4 to 7)) 这些位通过软件写入，以选择 EXTIx 外部中断的源输入。 0000：PA[x] 引脚 0001：PB[x] 引脚 0010：PC[x] 引脚 0011：PD[x] 引脚

6.2.4. SYSCFG外部中断配置寄存器3（SYSCFG_EXTICR3）

地址：请参见表 6-1 SYSCFG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
15-0	EXTIx[3:0]	RW	EXTIx[3:0]：EXTI x 配置（x = 8 到 11）(EXTI x configuration (x = 8 to 11)) 这些位通过软件写入，以选择 EXTIx 外部中断的源输入。 0000：PA[x] 引脚 0001：PB[x] 引脚 0010：PC[x] 引脚 0011：PD[x] 引脚

6.2.5. SYSCFG外部中断配置寄存器4（SYSCFG_EXTICR4）

地址：请参见表 6-1 SYSCFG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
15-0	EXTIx[3:0]	RW	EXTIx[3:0]：EXTIx 配置（x =12 到 15）(EXTI x configuration (x = 12 to 15)) 这些位通过软件写入，以选择 EXTIx 外部中断的源输入。 0000：PA[x] 引脚 0001：PB[x] 引脚 0010：PC[x] 引脚 0011：PD[x] 引脚

6.2.6. 输出选择寄存器（SYSCFG_OUTSEL）

地址：请参见表 6-1 SYSCFG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	DAC_OUT	RW	该位通过软件写入，以选择 DAC_OUT 的输出口。 0：PA4 1：PA8

6.2.7. DBG复用功能选择寄存器（SYSCFG_AFIO_DBGR）

地址：请参见表 6-1 SYSCFG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-2	RFU	-	保留位，请保持默认值
1-0	SWJ_CFG	RW	0：保留 1：SPI1 NSS 引脚使能

6.2.8. 刹车源使能控制寄存器（SYSCFG_BRKSCTRL）

地址：请参见表 6-1 SYSCFG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-7	RFU	-	保留位，请保持默认值
3	PVDBRKEN	RW	PVD 输出触发 TIM1&TIM8 刹车使能控制 0：关闭 1：使能
2	DSBRKEN	RW	深度睡眠（停机）触发 TIM1&TIM8 刹车使能控制 0：关闭 1：使能
1	CLLBRKEN	RW	产生 HardFault 或 Cortex-M4 Lockup 标志触发 TIM1&TIM8 刹车使能控制 0：关闭 1：使能
0	HSEBRKEN	RW	HSE 运行中失效触发 TIM1&TIM8 刹车使能控制 0：关闭 1：使能

7.中断和事件

7.1. 嵌套向量中断控制器（NVIC）

7.1.1. NVIC特性

嵌套向量中断控制器 NVIC 包含以下特性：

- HC32F401B 具有 58 个可屏蔽中断通道（不包括 Cortex™-M4F 的 16 根中断线）
- 16 个可编程优先级（使用了 4 位中断优先级）
- 低延迟异常和中断处理
- 电源管理控制
- 系统控制寄存器的实现

嵌套向量中断控制器 (NVIC) 和处理器内核接口紧密配合，可以实现低延迟的中断处理和晚到中断的高效处理。

包括内核异常在内的所有中断均通过 NVIC 进行管理。更多关于异常和 NVIC 编程的说明，请参考《ARM Cortex™-M4F 技术参考手册》中的*第 5 章：异常和第 8 章：嵌套向量中断控制器*。

7.1.2. SysTick 校准值寄存器

SysTick 校准值设置为 18750。当 SysTick 时钟设置为 18.75 MHz（HCLK/8，HCLK 设为 150 MHz），会产生 1 ms 时间基准。

7.1.3. 中断和异常向量

表 7-1 HC32F401B 向量表

位置	优先级	优先级类型	名称	说明	地址
	-	-	-	保留	0x0000 0000
	-3	固定	Reset	复位	0x0000 0004
	-2	固定	NMI	不可屏蔽中断。RCC 时钟安全系统（CSS）连接到 NMI 向量。	0x0000 0008
	-1	固定	HardFault	所有类型错误	0x0000 000C
	0	可设置	MemManage	存储器管理	0x0000 0010
	1	可设置	BusFault	预取指失败，存储器访问失败	0x0000 0014
	2	可设置	UsageFault	未定义的指令或非法状态	0x0000 0018

	-	-	-	保留	0x0000 001C - 0x0000 002B
	3	可设置	SVCall	通过 SWI 指令调用的系统服务	0x0000 002C
	4	可设置	Debug Monitor	调试监控器	0x0000 0030
	-	-	-	保留	0x0000 0034
	5	可设置	PendSV	可挂起的系统服务	0x0000 0038
	6	可设置	SysTick	系统嘀嗒定时器	0x0000 003C
0	7	可设置	WWDG	窗口看门狗中断	0x0000 0040
1	8	可设置	PVD	连接到 EXTI 线的可编程电压检测	0x0000 0044
2	9	保留	-	-	0x0000 0048
3	10	可设置	RTC	RTC 全局中断	0x0000 004C
4	11	可设置	FLASH	Flash 全局中断	0x0000 0050
5	12	可设置	RCC	RCC 全局中断	0x0000 0054
6	13	可设置	EXTI0	EXTI 线 0 中断	0x0000 0058
7	14	可设置	EXTI1	EXTI 线 1 中断	0x0000 005C
8	15	可设置	EXTI2	EXTI 线 2 中断	0x0000 0060
9	16	可设置	EXTI3	EXTI 线 3 中断	0x0000 0064
10	17	可设置	EXTI4	EXTI 线 4 中断	0x0000 0068
11	18	可设置	DMA_Stream0	DMA 流 0 全局中断	0x0000 006C
12	19	可设置	DMA_Stream1	DMA 流 1 全局中断	0x0000 0070
13	20	可设置	DMA_Stream2	DMA 流 2 全局中断	0x0000 0074
14	21	可设置	DMA_Stream3	DMA 流 3 全局中断	0x0000 0078
15	22	可设置	DMA_Stream4	DMA 流 4 全局中断	0x0000 007C
16	23	可设置	DMA_Stream5	DMA 流 5 全局中断	0x0000 0080
17	24	可设置	DMA_Stream6	DMA 流 6 全局中断	0x0000 0084

18	25	可设置	ADC	ADC1 和 ADC2 全局中断	0x0000 0088
19	26	保留	-	-	0x0000 008C
20	27	保留	-	-	0x0000 0090
21	28	可设置	CAN1_INT0	CAN1_INT0 中断	0x0000 0094
22	29	可设置	CAN1_INT1	CAN1_INT1 中断	0x0000 0098
23	30	可设置	EXTI9_5	EXTI[9:5]中断	0x0000 009C
24	31	可设置	TIM1_BRK	TIM1 刹车中断	0x0000 00A0
25	32	可设置	TIM1_UP	TIM1 更新中断	0x0000 00A4
26	33	可设置	TIM1_TRG_COM	TIM1 触发和换相中断	0x0000 00A8
27	34	可设置	TIM1_CC	TIM1 捕获比较中断	0x0000 00AC
28	35	可设置	TIM2	TIM2 全局中断	0x0000 00B0
29	36	可设置	TIM3	TIM3 全局中断	0x0000 00B4
30	37	可设置	TIM4	TIM4 全局中断	0x0000 00B8
31	38	可设置	I2C1	I2C1 全局中断	0x0000 00BC
32	39	保留	-	-	0x0000 00C0
33	40	可设置	I2C2	I2C1 全局中断	0x0000 00C4
34	41	保留	-	-	0x0000 00C8
35	42	可设置	SPI1	SPI1 全局中断	0x0000 00CC
36	43	可设置	SPI2_I2S2	SPI2 全局中断	0x0000 00D0
37	44	可设置	USART1	USART1 全局中断	0x0000 00D4
38	45	可设置	USART2	USART2 全局中断	0x0000 00D8
39	46	可设置	USART3	USART3 全局中断	0x0000 00DC
40	47	可设置	EXTI15_10	EXTI 线[15:10]中断	0x0000 00E0
41	48	可设置	RTC_Alarm	连接到 EXTI 线的 RTC 闹钟中断	0x0000 00E4
42	49	可设置	USB 唤醒	连接到 EXTI 线的 USB 唤醒中断	0x0000 00E8

43	50	可设置	TIM8_BRK	TIM8 刹车中断	0x0000 00EC
44	51	可设置	TIM8_UP	TIM8 更新中断	0x0000 00F0
45	52	可设置	TIM8_TRG_COM	TIM8 触发和换相中断	0x0000 00F4
46	53	可设置	TIM8_CC	TIM8 捕获比较中断	0x0000 00F8
47	54	可设置	DMA_Stream7	DMA 流 7 全局中断	0x0000 00FC
48	55	保留	-	-	0x0000 0100
49	56	保留	-	-	0x0000 0104
50	57	可设置	TIM5	TIM5 全局中断	0x0000 0108
51	58	可设置	SPI3_I2S3	SPI3 全局中断	0x0000 010C
52	59	可设置	UART4	UART4 全局中断	0x0000 0110
53	60	可设置	UART5	UART5 全局中断	0x0000 0114
54	61	可设置	TIM6	TIM6 全局中断	0x0000 0118
55	62	可设置	TIM7	TIM7 全局中断	0x0000 011C
56	63	可设置	TIM9	TIM9 全局中断	0x0000 0120
57	64	可设置	TIM10	TIM10 全局中断	0x0000 0124
58	65	保留	-	-	0x0000 0128
59	66	可设置	VC0	VC0 全局中断	0x0000 012C
60	67	可设置	VC1	VC1 全局中断	0x0000 0130
61	68	可设置	VC2	VC0 全局中断	0x0000 0134
62	69	可设置	VC 唤醒	连接到 EXTI 线的 VC0_1_2 唤醒中断	0x0000 0138
63	70	保留	-	-	0x0000 013C
64	71	保留	-	-	0x0000 0140
65	72	保留	-	-	0x0000 0144
66	73	保留	-	-	0x0000 0148
67	74	可设置	USB_LP	USB 低优先级中断	0x0000 014C
68	75	可设置	USB_HP	USB 高优先级中断	0x0000 0150
69	76	保留	-	-	0x0000 0154

70	77	保留	-	-	0x0000 0158
71	78	保留	-	-	0x0000 015C
72	79	保留	-	-	0x0000 0160
73	80	保留	-	-	0x0000 0164
74	81	保留	-	-	0x0000 0168
75	82	保留	-	-	0x0000 016C
76	83	保留	-	-	0x0000 0170
77	84	保留	-	-	0x0000 0174
78	85	保留	-	-	0x0000 0178
79	86	保留	-	-	0x0000 017C
80	87	可设置	MOU	MOU 全局中断	0x0000 0180
81	88	可设置	FPU	FPU 全局中断	0x0000 0184

7.2. 外部中断/事件控制器（EXTI）

外部中断/事件控制器包含多达 20 个用于产生事件/中断请求的边沿检测器。每根输入线都可单独进行配置，以选择类型（中断或事件）和相应的触发事件（上升沿触发、下降沿触发或边沿触发）。每根输入线还可单独屏蔽。挂起寄存器用于保持中断请求的状态线。


7.2.1. EXTI主要特性

EXTI 控制器的主要特性如下：

- 每个中断/事件线上都具有独立的触发和屏蔽
- 每个中断线都具有专用的状态位
- 支持多达 20 个软件事件/中断请求
- 检测脉冲宽度低于 APB2 时钟宽度的外部信号。

7.2.2. EXTI框图

图 7-1 外部中断/控制器框图



7.2.3. 唤醒事件管理

HC32F401B 能够处理外部或内部事件来唤醒内核 (WFE)。唤醒事件可通过以下方式产生：

- 在外设的控制寄存器使能一个中断，但不在 NVIC 中使能，同时使能 Cortex™-M4F 系统控制寄存器中的 SEVONPEND 位。当 MCU 从 WFE 恢复时，需要清除相应外设的中断挂起位和外设 NVIC 中断通道挂起位（在 NVIC 中断清除挂起寄存器中）。
- 配置一个外部或内部 EXTI 线为事件模式。当 CPU 从 WFE 恢复时，因为对应事件线的挂起位没有被置位，不必清除相应外设的中断挂起位或 NVIC 中断通道挂起位。

使用外部线作为唤醒事件。

7.2.4. 功能说明

要产生中断，必须先配置好并使能中断线。根据需要的边沿检测设置 2 个触发寄存器，同时在中断屏蔽寄存器的相应位写“1”使能中断请求。当外部中断线上出现选定信号沿时，便会产生中断请求，对应的挂起位也会置 1。在挂起寄存器的对应位写“1”，将清除该中断请求。

要产生事件，必须先配置好并使能事件线。根据需要的边沿检测设置 2 个触发寄存器，同时在事件屏蔽寄存器的相应位写“1”允许事件请求。当事件线上出现选定信号沿时，便会产生事件脉冲，对应的挂起位不会置 1。

通过在软件中对软件中断/事件寄存器写“1”，也可以产生中断/事件请求。

7.2.4.1. 硬件中断选择

要配置 20 根线作为中断源，请执行以下步骤：

- 配置 20 根中断线的屏蔽位 (EXTI_IMR)
- 配置中断线的触发选择位（EXTI_RTSR 和 EXTI_FTSR）
- 配置对应到外部中断控制器 (EXTI) 的 NVIC 中断通道的使能和屏蔽位，使得 20 个中断线中的请求可以被正确地响应。

7.2.4.2. 硬件事件选择

要配置 20 根线作为事件源，请执行以下步骤：

- 配置 20 根事件线的屏蔽位 (EXTI_EMR)
- 配置事件线的触发选择位（EXTI_RTSR 和 EXTI_FTSR）

7.2.4.3. 软件中断/事件选择


可将这 20 根线配置为软件中断/事件线。以下为产生软件中断的步骤。

- 配置 20 根中断/事件线的屏蔽位（EXTI_IMR、EXTI_EMR）
- 在软件中断寄存器设置相应的请求位 (EXTI_SWIER)

7.2.5. 外部中断/事件线映射

50 个 I/O 通过以下方式连接到 16 个外部中断/事件线：

图 7-2 外部中断/事件GPIO映射



另外三根 EXTI 线连接方式如下：

- EXTI 线 16 连接到 PVD 输出
- EXTI 线 17 连接到 RTC 闹钟事件
- EXTI 线 18 连接到 USB FS 唤醒事件
- EXTI 线 19 连接到 VC0_1_2 唤醒事件

7.3. EXTI寄存器列表

EXTI 基地址：EXTI_BASE = 0x4001 3C00

表 7-2 EXTI寄存器列表

寄存器名称	寄存器地址	寄存器描述
EXTI_IMR	EXTI_BASE + 0x00	中断屏蔽寄存器
EXTI_EMR	EXTI_BASE + 0x04	事件屏蔽寄存器
EXTI_RTSR	EXTI_BASE + 0x08	上升沿触发选择寄存器
EXTI_FTSR	EXTI_BASE + 0x0C	下降沿触发选择寄存器
EXTI_SWIER	EXTI_BASE + 0x10	软件中断/事件寄存器
EXTI_PR	EXTI_BASE + 0x14	挂起寄存器

7.4. EXTI寄存器描述

7.4.1. 中断屏蔽寄存器 (EXTI_IMR)

地址：请参见表 7-2 EXTI 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-20	RFU	-	保留位，请保持默认值
19-0	MRx	RW	MRx：x 线上的中断屏蔽 (Interrupt mask on line x) 0：屏蔽来自 x 线的中断请求 1：开放来自 x 线的中断请求

7.4.2. 事件屏蔽寄存器 (EXTI_EMR)

地址：请参见表 7-2 EXTI 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-20	RFU	-	保留位，请保持默认值
19-0	MRx	RW	MRx：x 线上的事件屏蔽 (Event mask on line x) 0：屏蔽来自 x 线的事件请求 1：开放来自 x 线的事件请求

7.4.3. 上升沿触发选择寄存器 (EXTI_RTSR)

地址：请参见表 7-2 EXTI 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-20	RFU	-	保留位，请保持默认值
19-0	TRx	RW	TRx：线 x 的上升沿触发事件配置位 (Rising trigger event configuration bit of line x) 0：禁止输入线上升沿触发（事件和中断） 1：允许输入线上升沿触发（事件和中断）

注意： 外部唤醒线配置为边沿触发时，在这些线上不能出现毛刺信号。如果在向 EXTI_RTSR 寄存器写入值的同时外部中断线上产生上升沿，挂起位将被置位。在同一中断线上，可以同时设置上升沿和下降沿触发。即任一边沿都可触发中断。

7.4.4. 下降沿触发选择寄存器 (EXTI_FTSR)

地址：请参见表 7-2 EXTI 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-20	RFU	-	保留位，请保持默认值
19-0	TRx	RW	TRx：线 x 的下降沿触发事件配置位 (Falling trigger event configuration bit of line x) 0：禁止输入线下降沿触发（事件和中断） 1：允许输入线下降沿触发（事件和中断）

注意： 外部唤醒线配置为边沿触发时，在这些线上不能出现毛刺信号。如果在向 EXTI_FTSR 寄存器写入值的同时外部中断线上产生下降沿，挂起位不会被置位。在同一中断线上，可以同时设置上升沿和下降沿触发。即任一边沿都可触发中断。

7.4.5. 软件中断/事件寄存器 (EXTI_SWIER)

地址：请参见表 7-2 EXTI 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-20	RFU	-	保留位，请保持默认值
19-0	SWIERx	RW	SWIERx：线 x 上的软件中断 (Software Interrupt on line x) 当该位为“0”时，写“1”将设置 EXTI_PR 中相应的挂起位。如果在 EXTI_IMR 和 EXTI_EMR 中允许产生该中断，则产生中断请求。 通过清除 EXTI_PR 的对应位（写入“1”），可以清除该位为“0”。

7.4.6. 挂起寄存器 (EXTI_PR)

地址：请参见表 7-2 EXTI 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-20	RFU	-	保留位，请保持默认值
19-0	PRx	RW1	PRx：挂起位 (Pending bit) 0：没有发生触发请求 1：发生了选择的触发请求 当在外部中断线上发生了选择的边沿事件，该位被置“1”。在此位中写入“1”可以清除它，也可以通过改变边沿检测的极性清除。

8.直接存储器访问控制器（DMA）

8.1. DMA简介

直接存储器访问控制器 (DMA) 用于在外设与存储器之间以及存储器与存储器之间提供高速数据传输。数据可以在无需任何 CPU 操作的情况下通过 DMA 快速移动。这样节省的 CPU 资源可供其他操作使用。

DMA 控制器基于复杂的总线矩阵架构，将功能强大的双 AHB 主总线架构与独立的 FIFO 结合在一起，优化了系统带宽。


8.2. DMA主要特性

- 双 AHB 主总线架构，一个用于存储器访问，另一个用于外设访问
- 仅支持 32 位访问的 AHB 从编程接口
- 每个数据流有单独的四级 32 位先进先出存储器缓冲区(FIFO)，可用于 FIFO 模式或直接模式：
  - FIFO 模式：可通过软件将阈值级别选取为 FIFO 大小的 1/4、1/2 或 3/4
  - 直接模式：
- 每个 DMA 请求会立即启动对存储器的传输。当在直接模式（禁止 FIFO）下将 DMA 请求配置为以存储器到外设模式传输数据时，DMA 仅会将一个数据从存储器预加载到内部 FIFO，从而确保一旦外设触发 DMA 请求时则立即传输数据。
- 通过硬件可以将每个数据流配置为：
  - 支持外设到存储器、存储器到外设和存储器到存储器传输的常规通道
  - 也支持在存储器方双缓冲的双缓冲区通道
- 8 个数据流中的每一个都连接到专用硬件 DMA 通道（请求）
- DMA 数据流请求之间的优先级可用软件编程（4 个级别：非常高、高、中、低），在软件优先级相同的情况下可以通过硬件决定优先级（例如，请求 0 的优先级高于请求 1）
- 可供每个数据流选择的通道请求多达 8 个。此选择可由软件配置允许几个外设启动 DMA 请求
- 要传输的数据项的数目可以由 DMA 控制器或外设管理：
  - DMA 流控制器：要传输的数据项的数目是 1 到 65535，可用软件编程
  - 外设流控制器：要传输的数据项的数目未知并由源或目标外设控制，这些外设通过硬件发出传输结束的信号
- 独立的源和目标传输宽度（字节、半字、字）：源和目标的数据宽度不相等时，DMA 自动封装/解封必要的传输数据来优化带宽。这个特性仅在 FIFO 模式下可用
- 对源和目标的增量或非增量寻址
- 支持 4 个、8 个和 16 个节拍的增量突发传输。突发增量的大小可由软件配置，通常等于外设 FIFO 大小的一半
- 每个数据流都支持循环缓冲区管理
- 5 个事件标志（DMA 半传输、DMA 传输完成、DMA 传输错误、DMA FIFO 错误、直接模式错误），进行逻辑或运算，从而产生每个数据流的单个中断请求

8.3. DMA功能说明

8.3.1. 一般说明

图 8-1 DMA框图



DMA 控制器执行直接存储器传输：因为采用 AHB 主总线，它可以控制 AHB 总线矩阵来启动 AHB 事务。

它可以执行以下事务：

- 外设到存储器的传输
- 存储器到外设的传输
- 存储器到存储器的传输

DMA 控制器提供两个 AHB 主端口：AHB 存储器端口（用于连接存储器）和 AHB 外设端口（用于连接外设）。但是，要执行存储器到存储器的传输，AHB 外设端口必须也能访问存储器。AHB 从端口用于对 DMA 控制器进行编程（它仅支持 32 位访问）。

8.3.2. DMA事务

DMA 事务由给定数目的数据传输序列组成。要传输的数据项的数目及其宽度（8 位、16 位或 32 位）可用软件编程。

每个 DMA 传输包含三项操作：

- 通过 DMA_SxPAR 或 DMA_SxM0AR 寄存器寻址，从外设数据寄存器或存储器单元中加载数据。
- 通过 DMA_SxPAR 或 DMA_SxM0AR 寄存器寻址，将加载的数据存储到外设数据寄存器或存储器单元
- DMA_SxNDTR 计数器在数据存储结束后递减，该计数器中包含仍需执

行的事务数。

在产生事件后，外设会向 DMA 控制器发送请求信号。DMA 控制器根据通道优先级处理该请求。只要 DMA 控制器访问外设，DMA 控制器就会向外设发送确认信号。外设获得 DMA 控制器的确认信号后，便会立即释放其请求。一旦外设使能请求失效，DMA 控制器就会释放确认信号。如果有更多请求，外设可以启动下一个事务。

8.3.3. DMA请求映射

总共有来自所有外设的 51 个 DMA 请求。为了获得更好的支持和完全的灵活性，可以使用寄存器位来选择将哪个 DMA 请求映射到哪个 DMA 通道。下表显示了外设的 DMA 请求到 DMA 控制器的 DMA 通道的映射方案。

表 8-1 通道选择

DMA channel select	Peripheral DMA request	DMA channel select	Peripheral DMA request
Sel=0	ADC1	Sel=32	TIM8_TRIG
Sel=1	ADC2	Sel=33	TIM9_CH1
Sel=2	DAC	Sel=34	TIM9_CH2
Sel=3	USART1_TX	Sel=35	TIM9_CH3
Sel=4	USART1_RX	Sel=36	TIM9_CH4 TIM9_COM
Sel=5	USART2_TX	Sel=37	TIM9_UP
Sel=6	USART2_RX	Sel=38	TIM9_TRIG
Sel=7	USART3_TX	Sel=39	TIM2_CH1 TIM2_COM
Sel=8	USART3_RX	Sel=40	TIM2_CH2 TIM2_TRIG
Sel=9	SPI1_TX	Sel=41	TIM2_UP
Sel=10	SPI1_RX	Sel=42	TIM3_CH1 TIM3_COM
Sel=11	SPI2_TX	Sel=43	TIM3_CH2 TIM3_TRIG
Sel=12	SPI2_RX	Sel=44	TIM3_UP
Sel=13	SPI3_TX	Sel=45	TIM4_CH1 TIM4_COM

Sel=14	SPI3_RX	Sel=46	TIM4_CH2 TIM4_TRIG
Sel=15	I2C1_TX	Sel=47	TIM4_UP
Sel=16	I2C1_RX	Sel=48	TIM5_CH1 TIM5_COM
Sel=17	I2C2_TX	Sel=49	TIM5_CH2 TIM5_TRIG
Sel=18	I2C2_RX	Sel=50	TIM5_UP
Sel=19	TIM1_CH1	Sel=51	保留
Sel=20	TIM1_CH2	Sel=52	保留
Sel=21	TIM1_CH3	Sel=53	保留
Sel=22	TIM1_CH4	Sel=54	保留
Sel=23	TIM1_COM	Sel=55	保留
Sel=24	TIM1_UP	Sel=56	保留
Sel=25	TIM1_TRIG	Sel=57	保留
Sel=26	TIM8_CH1	Sel=58	保留
Sel=27	TIM8_CH2	Sel=59	保留
Sel=28	TIM8_CH3	Sel=60	保留
Sel=29	TIM8_CH4	Sel=61	保留
Sel=30	TIM8_COM	Sel=62	保留
Sel=31	TIM8_UP	Sel=63	保留

8.3.4. 仲裁器

仲裁器为两个 AHB 主端口（存储器和外设端口）提供基于请求优先级的 8 个 DMA 数据流请求管理，并启动外设/存储器访问序列。

优先级管理分为两个阶段：

■ 软件：每个数据流优先级都可以在 DMA_SxCR 寄存器中配置。分为四个级别：

— 非常高优先级
— 高优先级
— 中优先级
— 低优先级

■ 硬件：如果两个请求具有相同的软件优先级，则编号低的数据流优先于编号高的数据流。例如，数据流 2 的优先级高于数据流 4。

8.3.5. 源、目标和传输模式

源传输和目标传输在整个 4 GB 区域（地址在 0x0000 0000 和 0xFFFF FFFF 之间）都可以寻址外设和存储器。

传输方向使用 DMA_SxCR 寄存器中的 DIR[1:0] 位进行配置，有三种可能的传输方向：存储器到外设、外设到存储器或存储器到存储器。表 1 介绍了相应的源和目标地址。

表 8-2 源和目标地址

DMA_SxCR 寄存器的位 DIR[1:0]	方向	源地址	目的地址
00	外设到存储器	DMA_SxPAR	DMA_SxM0AR
01	存储器到外设	DMA_SxM0AR	DMA_SxPAR
10	存储器到存储器	DMA_SxPAR	DMA_SxM0AR
11	保留	—	—

8.3.5.1. 外设到存储器模式

图 8-2 介绍了这种模式。

使能这种模式（将 DMA_SxCR 寄存器中的位 EN 置 1）时，每次产生外设请求，数据流都会启动数据源到 FIFO 的传输。


达到 FIFO 的阈值级别时，FIFO 的内容移出并存储到目标中。

如果 DMA_SxNDTR 寄存器达到零、外设请求传输终止（在使用外设流控制器的情况下）或 DMA_SxCR 寄存器中的 EN 位由软件清零，传输即会停止。

在直接模式下（当 DMA_SxFCR 寄存器中的 DMDIS 值为“0”时），不使用 FIFO 的阈值级别控制：每完成一次从外设到 FIFO 的数据传输后，相应的数据立即就会移出并存储到目标中。

只有赢得了数据流的仲裁后，相应数据流才有权访问 AHB 源或目标端口。系统在 DMA_SxCR 寄存器 PL[1:0]位中为每个数据流定义的优先级执行仲裁。

图 8-2 外设到存储器模式



1. 用于双缓冲区模式

8.3.5.2. 存储器到外设模式

图 8-3 介绍了这种模式。

使能这种模式（将 DMA_SxCR 寄存器中的 EN 位置 1）时，数据流会立即启动传输，从源完全填充 FIFO。


每次发生外设请求，FIFO 的内容都会移出并存储到目标中。当 FIFO 的级别大于或等于预定义的阈值级别时，将使用存储器中的数据完全重载 FIFO。

如果 DMA_SxNDTR 寄存器达到零、外设请求传输终止（在使用外设流控制器的情况下）或 DMA_SxCR 寄存器中的 EN 位由软件清零，传输即会停止。

在直接模式下（当 DMA_SxFCR 寄存器中的 DMDIS 值为“0”时），不使用 FIFO 的阈值级别。一旦使能了数据流，DMA 便会预装载第一个数据，将其传输到内部 FIFO。一旦外设请求数据传输，DMA 便会将预装载的值传输到配置的目标。然后，它会使要传输的下一个数据再次重载内部空 FIFO。预装载的数据大小为 DMA_SxCR 寄存器中 PSIZE 位字段的值。

只有赢得了数据流的仲裁后，相应数据流才有权访问 AHB 源或目标端口。系统在 DMA_SxCR 寄存器 PL[1:0]位中为每个数据流定义的优先级执行仲裁。

图 8-3 存储器到外设模式



1. 用于双缓冲区模式

8.3.5.3. 存储器到存储器模式

图 8-4 介绍了这种模式。

DMA 通道在没有外设请求触发的情况下同样可以工作。此为存储器到存储器模式。


通过将 DMA_SxCR 寄存器中的使能位(EN) 置 1 来使能数据流时，数据流会立即开始填充 FIFO，直至达到阈值级别。达到阈值级别后，FIFO 的内容便会移出，并存储到目标中。

如果 DMA_SxNDTR 寄存器达到零或 DMA_SxCR 寄存器中的 EN 位由软件清零，传输即会停止。

只有赢得了数据流的仲裁后，相应数据流才有权访问 AHB 源或目标端口。系统使用在 DMA_SxCR 寄存器 PL[1:0]位中为每个数据流定义的优先级执行仲裁。

注意：使用存储器到存储器模式时，不允许循环模式和直接模式。

图 8-4 存储器到存储器模式



1. 用于双缓冲区模式

8.3.6. 指针递增

根据 DMA_SxCR 寄存器中 PINC 和 MINC 位的状态，外设和存储器指针在每次传输后可以自动向后递增或保持常量。

通过单个寄存器访问外设源或目标数据时，禁止递增模式十分有用。

如果使能了递增模式，则根据在 DMA_SxCR 寄存器 PSIZE 或 MSIZE 位中编程的数据宽度，下一次传输的地址将是前一次传输的地址递增 1（对于字节）、2（对于半字）或 4（对于字）。

为了优化封装操作，可以不管 AHB 外设端口上传输的数据的大小，将外设地址的增量偏移大小固定下来。DMA_SxCR 寄存器中的 PINCOS 位用于将增量偏移大小与外设 AHB 端口或 32 位地址（此时地址递增 4）上的数据大小对齐。PINCOS 位仅对 AHB 外设端口有影响。

如果将 PINCOS 位置 1，则不论 PSIZE 值是多少，下一次传输的地址总是前一次传输的地址递增 4（自动与 32 位地址对齐）。但是，AHB 存储器端口不受此操作影响。

如果 AHB 外设端口或 AHB 存储器端口分别请求突发事务，为了满足 AMBA 协议（在固定地址模式下不允许突发事务），则需要将 PINC 或 MINC 位置 1。

8.3.7. 循环模式

循环模式可用于处理循环缓冲区和连续数据流（例如 ADC 扫描模式）。可以用 DMA_SxCR 寄存器中的 CIRC 位使能此特性。

当激活循环模式时，要传输的数据项的数目在数据流配置阶段自动用设置的初始值进行加载，并继续响应 DMA 请求。

在循环模式下，如果为存储器配置了突发模式，必须遵循下列规则：

DMA_SxNDTR=((Mburst 节拍) × (Msize)/(Psize)) 的倍数，其中：

— (Mburst 节拍)=4、8 或 16（取决于 DMA_SxCR 寄存器中的 MBURST 位）

— ((Msize)/(Psize))=1、2、4、1/2 或 1/4（Msize 和 Psize 表示 DMA_SxCR 寄存器中的 MSIZE 和 PSIZE 位。它们与字节相关）

— DMA_SxNDTR=AHB 外设端口上要传输的数据项的数目

例如：Mburst 节拍=8 (INCR8)，MSIZE =“00”（字节）和 PSIZE =“01”（半字），在此例中：DMA_SxNDTR 必须是 (8 × 1/2=4) 的倍数。

如果不遵循此公式，则 DMA 行为和数据完整性得不到保证。

NDTR 还必须是外设突发大小与外设数据大小乘积的倍数，否则会导致错误的 DMA 行为。

8.3.8. 双缓冲区模式

通过将 DMA_SxCR 寄存器中的 DBM 位置 1，可使能双缓冲区模式。

除了有两个存储器指针之外，双缓冲区数据流的工作方式与常规（单缓冲区）数据流一样。使能双缓冲区模式时，将自动使能循环模式（DMA_SxCR 中的 CIRC 位的状态是“无关”），并在每次事务结束时交换存储器指针。

在此模式下，每次事务结束时，DMA 控制器都从一个存储器目标交换为另一个存储器目标。这样，软件在处理一个存储器区域的同时，DMA 传输还可以填充/使用第二个存储器区域。

双缓冲区数据流可以双向工作（存储器既可以是源也可以是目标）。

在双缓冲区模式下使能数据流时，可遵循下列条件，实时更新 AHB 存储器的基址（DMA_SxM0AR 或 DMA_SxM1AR）：

- 当 DMA_SxCR 寄存器中的 CT 位为“0”时，可以写入 DMA_SxM1AR 寄存器。当 CT=“1”时，试图写入此寄存器会将错误标志位(TEIF) 置 1，并自动禁止数据流。
- 当 DMA_SxCR 寄存器中的 CT 位为“1”时，可以写入 DMA_SxM0AR 寄存器。当 CT=“0”时，试图写入此寄存器会将错误标志位(TEIF) 置 1，并自动禁止数据流。

为避免出现任何错误状态，建议在 TCIF 标志位置 1 时立即更改基址。因为此时根据上述两个条件之一，目标存储器依据 DMA_SxCR 寄存器中 CT 值的情况，从存储器 0 更改为存储器 1（或从存储器 1 更改为存储器 0）。

对于所有其他模式（双缓冲区模式除外），一旦使能数据流，存储器地址寄存器即被写保护。

表 8-3 双缓冲区模式下的源和目标地址寄存器 (DBM=1)

DMA_SxCR 寄存器的位 DIR[1:0]	方向	源地址	目标地址
00	外设到存储器	DMA_SxPAR	DMA_SxM0AR/ DMA_ SxM1AR
01	存储器到外设	DMA_SxM0AR/ DMA_SxM1AR	DMA_SxPAR
10	不允许(1)		
11	保留	-	-

1. 使能双缓冲区模式时，自动使能循环模式。由于存储器到存储器模式与循环模式不兼容，所以当使能双缓冲区模式时，不允许配置存储器到存储器模式。

8.3.9. 可编程数据宽度、封装/解封、字节序

要传输的数据项数目必须在使能数据流之前编程到 DMA_SxNDTR（要传输数据项数目位，NDT）中，当流控制器是外设且 DMA_SxCR 中的 PFCTRL 位置为 1 时除外。

当使用内部 FIFO 时，源和目标数据的数据宽度可以通过 DMA_SxCR 寄存器的 PSIZE 和 MSIZE 位（可以是 8、16 或 32 位）编程。

当 PSIZE 和 MSIZE 不相等时：

- 在 DMA_SxNDTR 寄存器中配置的要传输的数据项数目的数据宽度等于外设总线的宽度（由 DMA_SxCR 寄存器中的 PSIZE 位配置）。例如，在外设到存储器、存储器到外设或存储器到存储器传输的情况下，如果将 PSIZE[1:0]位配置为半字，则要传输的字节数等于 2 × NDT。
- DMA 控制器仅按小字节序寻址源和目标。相关内容在表 8-4（位 PINC=MINC=1）中介绍。

在封装/解封数据的过程中，如果在数据完全封装/解封前中断操作，则有数据损坏的危险。因此，为了确保数据一致性，可将数据流配置成产生突发传输：在这种情况下，属于一个突发的每组传输不可分割在直接模式下（DMA_SxFCR 寄存器中的 DMDIS=0），不能进行数据封装/解封。这种情况下，不允许源与目标的传输数据宽度不同，二者必须相等，并由 DMA_SxCR 中的 PSIZE 位定义，MSIZE 位的状态是“无关”

表 8-4 封装/解封和字节序行为（位PINC=MINC=1）

AHB存储器端口宽度	AHB外设端口宽度	要传输的数据项的数目(NDT)	存储器传输数目	存储器端口地址/字节通道	外设传输数目	外设端口地址/字节通道	
						PINCOS=1	PINCOS=0
8	8	4	1 2 3 4	0x0/B0[7:0] 0x1/B1[7:0] 0x2/B2[7:0] 0x3/B3[7:0]	1 2 3 4	0x0/B0[7:0] 0x4/B1[7:0] 0x8/B2[7:0] 0xC/B3[7:0]	0x0/B0[7:0] 0x4/B1[7:0] 0x8/B2[7:0] 0xC/B3[7:0]
8	16	2	1 2 3 4	0x0/B0[7:0] 0x1/B1[7:0] 0x2/B2[7:0] 0x3/B3[7:0]	1 2	0x0/B1|B0[15:0] 0x4/B3|B2[15:0]	0x0/B1|B0[15:0] 0x4/B3|B2[15:0]
8	32	1	1 2 3 4	0x0/B0[7:0] 0x1/B1[7:0] 0x2/B2[7:0] 0x3/B3[7:0]	1	0x0/B3|B2|B1|B0[31:0]	0x0/B3|B2|B1|B0[31:0]
16	8	4	1 2	0x0/B1|B0[15:0] 0x2/B3|B2[15:0]	1 2 3 4	0x0/B0[7:0] 0x4/B1[7:0] 0x8/B2[7:0] 0xC/B3[7:0]	0x0/B0[7:0] 0x4/B1[7:0] 0x8/B2[7:0] 0xC/B3[7:0]
16	16	2	1 2	0x0/B1|B0[15:0] 0x2/B1|B0[15:0]	1 2	0x0/B1|B0[15:0] 0x4/B3|B2[15:0]	0x0/B1|B0[15:0] 0x4/B3|B2[15:0]
16	32	1	1 2	0x0/B1|B0[15:0] 0x2/B3|B2[15:0]	1 2	0x0/B3|B2|B1|B0[31:0]	0x0/B3|B2|B1|B0[31:0]
32	8	4	1	0x0/B3|B2|B1|B0[31:0]	1 2 3 4	0x0/B0[7:0] 0x4/B1[7:0] 0x8/B2[7:0] 0xC/B3[7:0]	0x0/B0[7:0] 0x1/B1[7:0] 0x2/B2[7:0] 0x3/B3[7:0]
32	16	2	1	0x0/B3|B2|B1|B0[31:0]	1 2	0x0/B1|B0[15:0] 0x4/B3|B2[15:0]	0x0/B1|B0[15:0] 0x4/B3|B2[15:0]
32	32	1	1	0x0/B3|B2|B1|B0[31:0]	1	0x0/B3|B2|B1|B0[31:0]	0x0/B3|B2|B1|B0[31:0]

注意：外设端口可以是源或目标（在存储器到存储器传输的情况下，也可能是存储器源）。

必须配置 PSIZE、MSIZE 和 NDT[15:0]，以确保最后一次传输的完整性。当外设端口的数据宽度（PSIZE 位）小于存储器端口的数据宽度（MSIZE 位）时，可能会发生数据传输不完整的情况。此限制条件汇总在表 4 中。

表 8-5 PISZE与MSIZE确定时对NDT的限制条件

DMA_SxCR 的 PSIZE[1:0]	DMA_SxCR 的 MSIZE[1:0]	DMA_SxNDTR 的 NDT[15:0]
00（8 位）	01（16 位）	必须是 2 的倍数
00（8 位）	10（32 位）	必须是 4 的倍数
01（16 位）	10（32 位）	必须是 2 的倍数

8.3.10. 单次传输和突发传输

DMA 控制器可以产生单次传输或 4 个、8 个和 16 个节拍的增量突发传输。

突发大小通过软件针对两个 AHB 端口独立配置，配置时使用 DMA_SxCR 寄存器中的 MBURST[1:0]和 PBURST[1:0]位。

突发大小指示突发中的节拍数，而不是传输的字节数。

为确保数据一致性，形成突发的每一组传输都不可分割：在突发传输序列期间，AHB 传输会锁定，并且 AHB 总线矩阵的仲裁器不解除对 DMA 主总线的授权。

根据单次或突发配置的情况，每个 DMA 请求在 AHB 外设端口上相应地启动不同数量的传输。

- 当 AHB 外设端口被配置为单次传输时，根据 DMA_SxCR 寄存器 PSIZE[1:0]位的值，每个 DMA 请求产生一次字节、半字或字的数据传输。
- 当 AHB 外设端口被配置为突发传输时，根据 DMA_SxCR 寄存器 PBURST[1:0]和 PSIZE[1:0] 位的值，每个 DMA 请求相应地产生 4 个、8 个或 116 个节拍的字节、半字或字的传输。

对于需要配置 MBURST 和 MSIZE 位的 AHB 存储器端口，必须考虑与上述相同的内容。

在直接模式下，数据流只能产生单次传输，而 MBURST[1:0]和 PBURST[1:0]位由硬件强制配置。必须选择地址指针（DMA_SxPAR 或 DMA_SxM0AR 寄存器），以确保一个突发块内的所有传输在等于传输大小的地址边界对齐。

选择突发配置必须要遵守 AHB 协议，即突发传输不得越过 1 KB 地址边界，因为可以分配给单个从设备的最小地址空间是 1 KB。这意味着突发块传输不应越过 1 KB 地址边界，否则就会产生一个 AHB 错误，并且 DMA 寄存器不会报告这个错误。

注意：仅在使能指针递增模式时允许突发模式：

— 当 PINC 位为“0”时，应将 PBURST 位清为“00”

— 当 MINC 位为“0”时，应将 MBURST 位清为“00”

8.3.11. FIFO

8.3.11.1. FIFO 结构


FIFO 用于在源数据传输到目标之前临时存储这些数据。

每个数据流都有一个独立的 4 字 FIFO，阈值级别可由软件配置为 1/4、1/2、3/4 或满。

为了使能 FIFO 阈值级别，必须通过将 DMA_SxFCR 寄存器中的 DMDIS 位置 1 来禁止直接模式。

FIFO 的结构随源与目标数据宽度的不同而不同，相关内容在图 8-5 中介绍。

图 8-5 FIFO结构



8.3.11.2. FIFO 阈值与突发配置

选择 FIFO 阈值（DMA_SxFCR 寄存器的位 FTH[1:0]）和存储器突发大小（DMA_SxCR 寄存器的 MBURST[1:0] 位）时需要注意：FIFO 阈值指向的内容必须与整数个存储器突发传输完全匹配。如果不是这样，当使能数据流时将产生一个 FIFO 错误（DMA_HISR 或 DMA_LISR 寄存器的标志 FEIFx），然后将自动禁止数据流。允许的和禁止的配置在表 8-6 中介绍。

表 8-6 FIFO阈值配置

MSIZE	FIFO 级别	MBURST=INCR4	MBURST=INCR8	MBURST= INCR16
字节	1/4	4 个节拍的 1 次突发	禁止	禁止
	1/2	4 个节拍的 1 次突发	4 个节拍的 1 次突发	
	3/4	4 个节拍的 1 次突发	禁止	
	满	4 个节拍的 1 次突发	4 个节拍的 1 次突发	4 个节拍的 1 次突发
半字	1/4	禁止	禁止	禁止
	1/2	4 个节拍的 1 次突发		
	3/4	禁止		
	满	4 个节拍的 1 次突发	4 个节拍的 1 次突发	
字	1/4	禁止	禁止	
	1/2			
	3/4			
	满	4 个节拍的 1 次突发		

所有这些情况下，突发大小与数据大小的乘积不得超过 FIFO 大小（数据大小可以为：1（字节）、2（半字）或 4（字））。

如果发生下列一种情况，会导致 DMA 传输结束时出现不完整的突发传输：

- 对于 AHB 外设端口配置：数据项总数（在 DMA_SxNDTR 寄存器中设置）不是突发大小与数据大小乘积的倍数。
- 对于 AHB 存储器端口配置：要传输到存储器的 FIFO 中的剩余数据项的数目不是突发大小与数据大小乘积的倍数。

在这些情况下，即使在 DMA 数据流配置期间请求突发事务，要传输的剩余数据也将由 DMA 在单独模式下管理。

注意：当在外设 AHB 端口上请求突发传输并且使用 FIFO（DMA_SxCR 寄存器中 DMDIS=1 时，必须根据 DMA 数据流方向遵守下列规则来避免出现溢出或下溢情况：

如果(PBURST × PSIZE)=FIFO_SIZE（4 字），则当 PSIZE=1、2 或 4，PBURST=4、8 或 16 时，禁止 FIFO_Threshold=3/4。

此规则将确保一次释放足够的 FIFO 空间来处理外设的请求。

8.3.11.3. FIFO 刷新

当复位 DMA_SxCR 寄存器中的 EN 位来禁止数据流，以及配置数据流来管理外设到存储器或存储器到存储器的传输时，可以刷新 FIFO。因为如果禁止数据流时仍有某些数据存留在 FIFO 中，DMA 控制器会将剩余的数据继续传输到目标（即使已经有效禁止了数据流）。刷新完成时，会将 DMA_LISR 或 DMA_HISR 寄存器中的传输完成状态位(TCIFx)置 1。

在这种情况下，剩余数据计数器 DMA_SxNDTR 保持的值指示目标存储器现有多少可用数据项。

请注意在 FIFO 刷新操作期间，如果 FIFO 中要传输到存储器的剩余数据项的数目（以字节为单位）小于存储器数据宽度（例如在 MSIZE 配置为字时 FIFO 中为 2 个字节），则会使用在 DMA_SxCR 寄存器中的 MSIZE 位设置的数据宽度发送数据。这意味着将使用非预期值写入存储器。软件可以读取 DMA_SxNDTR 寄存器来确定良好数据的存储器区域（起始地址和最后地址）。

如果 FIFO 中剩余数据项的数目小于突发大小，并且数据流通过将 DMA_SxCR 寄

存器 MBURST 位置 1 进行配置来管理在 AHB 存储器端口上的突发传输，则使用单次传输来完成 FIFO 的刷新。

8.3.11.4. 直接模式

默认情况下，FIFO 以直接模式操作（将 DMA_SxFCR 中的 DMDIS 位置 1），不使用 FIFO 阈值级别。如果在每次 DMA 请求之后，系统需要至/自存储器的立即和单独传输，这种模式非常有用。

当在直接模式（禁止 FIFO）下将 DMA 配置为以存储器到外设模式传输数据时，DMA 会将一 个数据从存储器预加载到内部 FIFO，从而确保一旦外设触发 DMA 请求时立即传输数据。

为了避免 FIFO 饱和，建议使用高优先级配置相应的数据流。该模式仅限以下方式的传输：

- 源和目标传输宽度相等，并均由 DMA_SxCR 中的 PSIZE[1:0]位定义（MSIZE[1:0]位的状态是“无关”）
- 不可能进行突发传输（DMA_SxCR 中的 PBURST[1:0]和 MBURST[1:0]位的状态是“无关”），当实现存储器到存储器传输时不能使用直接模式。

8.3.12. DMA传输完成

以下各种事件均可以结束传输过程，并将 DMA_LISR 或 DMA_HISR 状态寄存器中的 TCIFx 位置 1：

- 在 DMA 流控制器模式下：

— 在存储器到外设模式下，DMA_SxNDTR 计数器已达到零

— 在外设到存储器或存储器到存储器模式下，在传输结束前禁止了数据流（通过将 DMA_SxCR 寄存器中的 EN 位清零），所有的剩余数据均已从 FIFO 刷新到存储器

- 在外设流控制器模式下：

— 在外设到存储器模式下，已从外设产生最后的外部突发请求或单独请求，剩余数据已从 FIFO 传输到存储器

— 在外设到存储器模式下，数据流由软件禁止，剩余数据已从 FIFO 传输到存储器

注意：仅在外设到存储器模式下，传输的完成取决于 FIFO 中要传输到存储器的剩余数据。这种情况不适用于存储器到外设模式。

如果是在非循环模式下配置数据流，传输结束后（即要传输的数据数目达到零），除非软件重新对数据流编程并重新使能数据流（通过将 DMA_SxCR 寄存器中的 EN 位置 1），否则 DMA 会停止传输（通过硬件将 DMA_SxCR 寄存器中的 EN 位清零）并且不再响应任何 DMA 请求。

8.3.13. DMA传输暂停

可以随时暂停 DMA 传输以供稍后重新开始；也可以在 DMA 传输结束前明确禁止暂停功能。分为两种情况：

- 数据流禁用传输，以后不会从停止点重新启动传输。这种情况下，只需将 DMA_SxCR 寄存器中的 EN 位清零来禁止数据流，除此之外不需要任何其他操作。禁止数据流可能要花费一些时间（需要首先完成正在进行的传输）。需要

将传输完成中断标志（DMA_LISR 或 DMA_HISR 寄存器中的 TCIF）置 1 来指示传输结束。现在 DMA_SxCR 中的 EN 位的值是“0”，借此确认数据流已经终止传输。DMA_SxNDTR 寄存器包含数据流停止时剩余数据项的数目，这样软件便可以确定数据流中断前已经传输了多少数据项。

■ 数据流在 DMA_SxNDTR 寄存器中要传输的剩余数据项数目达到 0 之前暂停传输。目的是以后通过重新使能数据流重新开始传输。为了在传输停止点重新开始传输，软件必须在通过写入 DMA_SxCR 寄存器中的 EN 位（然后检查确认该位为‘0’）禁止数据流之后，首先读取 DMA_SxNDTR 寄存器来了解已经收集的数据项的数目。然后：

— 必须更新外设或存储器地址以调整地址指针

— 必须使用要传输的剩余数据项的数目（禁止数据流时读取的值）更新 SxNDTR 寄存器

— 然后可以重新使能数据流，从停止点重新开始传输

注意：请注意，传输完成中断标志（DMA_LISR 或 DMA_HISR 中的 TCIF）置 1 将指示因数据流中断而结束传输。

8.3.14. 流控制器

控制要传输的数据数目的实体称为流控制器。此流控制器使用 DMA_SxCR 寄存器中的 PFCTRL 位针对每个数据流独立配置。

流控制器可以是：

■ DMA 控制器：在这种情况下，要传输的数据项的数目在使能 DMA 数据流之前由软件编程到 DMA_SxNDTR 寄存器中。

■ 外设源或目标：当要传输的数据项的数目未知时属于这种情况。当所传输的是最后的数据时，外设通过硬件向 DMA 控制器发出指示。仅限能够发出传输结束信号的外设支持此功能，也就是：

— SDIO

当外设流控制器用于给定数据流时，写入 DMA_SxNDTR 的值对 DMA 传输没有作用。实际上，不论写入什么值，一旦使能数据流，硬件即会将该值强制置为 0xFFFF 来执行下列方案：

预期的数据流中断：DMA_SxCR 寄存器中的 EN 位由软件重置为 0，以在外设发送最后的数据硬件信号（单独或突发）之前停止数据流。这样，在外设到存储器 DMA 传输的情况下，数据流会关闭并触发 FIFO 刷新。状态寄存器中相应数据流的 TCIFx 标志置 1 以指示 DMA 完成传输。要了解 DMA 传输期间传输的数据项的数目，请读取 DMA_SxNDTR 寄存器并应用下列公式：

— 传输的数据数目=0xFFFF — DMA_SxNDTR

■ 因接收到最后的数据硬件信号而引起的正常数据流中断：当外设请求最后的传输（单独或突发）并当此传输完成时，自动中断数据流。状态寄存器中相应数据流的 TCIFx 标志置 1 以指示 DMA 传输完成。要了解传输的数据项的数目，请读取 DMA_SxNDTR 寄存器并应用与上面相同的公式。

■ DMA_SxNDTR 寄存器达到 0：状态寄存器中相应数据流的 TCIFx 标志置 1 以指示强制的 DMA 传输完成。即使尚未置 1 最后的数据硬件信号（单独或突发），也会自动关闭数据流。已传输的数据不会丢失。这意味着即使在外设流控制模式下，DMA 在单独的事务中最多处理 65535 个数据项。

注意：当在存储器到存储器模式下配置时，DMA 始终是流控制器，而 PFCTRL 位由硬件强制置为 0。在外设流控制器模式下禁止循环模式。

8.3.15. 可能的DMA配置汇总

表 8-7 可能的DMA配置

DMA 传输模式	源	目标	流控制器	循环模式	传输类型	直接模式	双缓冲区模式
外设到存储器	AHB 外设端口	AHB 存储器端口	DMA	允许	单独	允许	允许
					突发	禁止	
			外设	禁止	单独	允许	禁止
					突发	禁止	
存储器到外设	AHB 存储器端口	AHB 外设端口	DMA	允许	单独	允许	允许
					突发	禁止	
			外设	禁止	单独	允许	禁止
					突发	禁止	
存储器到存储器	AHB 外设端口	AHB 存储器端口	仅 DMA	禁止	单独	禁止	禁止

8.3.16. 流配置过程

配置 DMA 数据流 x（其中 x 是数据流编号）时应遵守下面的顺序：

1. 如果使能了数据流，通过重置 DMA_SxCR 寄存器中的 EN 位将其禁止，然后读取该位以确认没有正在进行的数据流操作。将该位写为 0 不会立即生效，因为实际上只有所有当前传输都已完成时才会将其写为 0。当所读取 EN 位的值为 0 时，才表示可以配置数据流。因此在开始任何数据流配置之前，需要等待 EN 位置 0。应将先前的数据块 DMA 传输中在状态寄存器（DMA_LISR 和 DMA_HISR）中置 1 的所有数据流专用的位置 0，然后才可重新使能数据流。

2. 在 DMA_SxPAR 寄存器中设置外设端口寄存器地址。外设事件发生后，数据会从此地址移动到外设端口或从外设端口移动到此地址。

3. 在 DMA_SxMA0R 寄存器（在双缓冲区模式的情况下还有 DMA_SxMA1R 寄存器）中设置存储器地址。外设事件发生后，将从此存储器读取数据或将数据写入此存储器。

4. 在 DMA_SxNDTR 寄存器中配置要传输的数据项的总数。每出现一次外设事件或每出现一个节拍的突发传输，该值都会递减。

5. 使用 DMA_SxCR 寄存器中的 CHSEL[2:0]位选择 DMA 通道（请求）。

6. 如果外设用作流控制器而且支持此功能，请将 DMA_SxCR 寄存器中的 PFCTRL 位置 1。

7. 使用 DMA_SxCR 寄存器中的 PL[1:0]位配置数据流优先级。

8. 配置 FIFO 的使用情况（使能或禁止，发送和接收阈值）。

9. 配置数据传输方向、外设和存储器增量 / 固定模式、单独或突发事务、外设和存储器数据宽度、循环模式、双缓冲区模式和 DMA_SxCR 寄存器中的半传输/传输完成，和错误传输中断。

10. 通过将 DMA_SxCR 寄存器中的 EN 位置 1 激活数据流。

一旦使能了流，即可响应连接到数据流的外设发出的任何 DMA 请求。

一旦在 AHB 目标端口上传输了一半数据，传输一半标志(HTIF)便会置 1，如果传输一半中断使能位(HTIE)置 1，还会产生中断。传输结束时，传输完成标志(TCIF)便会置 1，如果传输完成中断使能位(TCIE)置 1，还会产生中断。

警告： 要关闭连接到 DMA 数据流请求的外设，必须首先关闭外设连接的 DMA 数据流，然后等待 EN 位= 0。只有这样才能安全地禁止外设。

8.3.17. 错误管理

DMA 控制器可以检测到以下错误：

■ 传输错误：当发生下列情况时，传输错误中断标志(TEIFx)将置 1：

— DMA 读或写访问期间发生总线错误

— 软件请求在双缓冲区模式下写访问存储器地址寄存器，但是已使能数据流，并且当前目标存储器是受写入存储器地址寄存器操作影响的存储器

■ FIFO 错误：如果发生下列情况，FIFO 错误中断标志(FEIFx)将置 1：

— 检测到 FIFO 下溢情况

— 检测到 FIFO 溢出情况（在存储器到存储器模式下由 DMA 内部管理请求和传输，所以在此模式下不检测溢出情况）

— 当 FIFO 阈值级别与存储器突发大小不兼容时（请参见表 5）

■ 直接模式错误：只有当在直接模式下工作并且已将 DMA_SxCR 寄存器中的 MINC 位清零时，才能在外设到存储器模式下将直接模式错误中断标志(DMEIFx)置 1。当在先前数据未完全传输到存储器（因为存储器总线未得到授权）的情况下发生 DMA 请求时，该标志将置 1。在这种情况下，该标志指示有两个数据项相继传输到相同的目标地址，如果目标不能管理这种情况，会发生错误。

在直接模式下，如果出现下列条件，FIFO 错误标志也会置 1：

■ 在外设到存储器模式下，如果未对存储器总线授权支持多个外设请求，FIFO 可能饱和（溢出）

■ 在存储器到外设模式下，如果在外设请求发生前存储器总线未得到授权，则可能发生下溢的情况

如果由于突发大小与 FIFO 阈值级别之间的不兼容而引起 TEIFx 或 FEIFx 标志置 1，则硬件自动将相应数据流配置寄存器(DMA_SxCR)中的 EN 位清零，从而禁止错误的数据流。

如果由于溢出或下溢情况引起 DMEIFx 或 FEIFx 标志置 1，则不会自动禁止错误的数据流，而是由软件决定是否通过重置 DMA_SxCR 寄存器中的 EN 位禁止数据流。这是因为当发生这种错误时没有数据丢失。

当 DMA_LISR 或 DMA_HISR 寄存器中数据流的错误中断标志（TEIF、FEIF、DMEIF）置 1 时，如果 DMA_SxCR 或 DMA_SxFCR 寄存器中相应的中断使能位（TEIE、FEIE、DMIE）也置 1，则会产生一个中断。

注意：当 FIFO 溢出或下溢的情况发生时，因为直到溢出或下溢的情况被清除，数据流才会确认外设请求，所以数据不会丢失。如果此确认过程花费过多时间，则外设本身会检测到其内部缓冲器溢出或下溢的情况，数据可能丢失。

8.4. DMA中断

对于每个 DMA 数据流，可在发生以下事件时产生中断：

- 达到半传输
- 传输完成
- 传输错误
- FIFO 错误（溢出、下溢或 FIFO 级别错误）
- 直接模式错误

可以使用单独的中断使能位以实现灵活性，如表 7 所示。

表 8-8 DMA中断请求

中断事件	事件标志	使能控制位
半传输	HTIF	HTIE
传输完成	TCIF	TCIE
传输错误	TEIF	TEIE
FIFO 溢出/下溢	FEIF	FEIE
直接模式错误	DMEIF	DMEIE

注意：在将使能控制位置‘1’前，应将相应的事件标志清零，否则会立即产生中断。

8.5. DMA寄存器列表（x = 0..7）

DMA 基地址：DMA_BASE = 0x4002 6000

表 8-9 DMA寄存器列表

寄存器名称	寄存器地址	寄存器描述
DMA_LISR	DMA_BASE + 0x00	DMA 低中断状态寄存器
DMA_HISR	DMA_BASE + 0x04	DMA 高中断状态寄存器
DMA_LIFCR	DMA_BASE + 0x08	DMA 低中断标志清零寄存器
DMA_HIFCR	DMA_BASE + 0x0C	DMA 高中断标志清零寄存器
DMA_SxCR(x=0..7)	DMA_BASE + 0x10 + 0x18 * x	DMA 数据流 x 配置寄存器
DMA_SxNDTR(x=0..7)	DMA_BASE + 0x14 + 0x18 * x	DMA 数据流 x 数据项数寄存器
DMA_SxPAR(x=0..7)	DMA_BASE + 0x18 + 0x18 * x	DMA 数据流 x 外设地址寄存器
DMA_SxM0AR(x=0..7)	DMA_BASE + 0x1C + 0x18 * x	DMA 数据流 x 存储器 0 地址寄存器
DMA_SxM1AR(x=0..7)	DMA_BASE + 0x20 + 0x18 * x	DMA 数据流 x 存储器 1 地址寄存器
DMA_SxFCR(x=0..7)	DMA_BASE + 0x24 + 0x18 * x	DMA 数据流 x FIFO 控制寄存器

8.6. DMA寄存器描述

可通过字（32 位）对 DMA 寄存器进行访问。

8.6.1. DMA 低中断状态寄存器 (DMA_LISR)

地址：请参见表 8-9 DMA 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-28	RFU	-	保留位，请保持默认值
27、21、11、5	TCIFx	RO	TCIFx：数据流 x 传输完成中断标志 (x=3..0) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无传输完成事件 1：数据流 x 上发生传输完成事件
26、20、10、4	HTIFx	RO	HTIFx：数据流 x 半传输中断标志 (x=3..0) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无半传输事件 1：数据流 x 上发生半传输事件
25、19、9、3	TEIFx	RO	TEIFx：数据流 x 传输错误中断标志 (x=3..0) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无传输错误 1：数据流 x 上发生传输错误
24、18、8、2	DMEIFx	RO	DMEIFx：数据流 x 直接模式错误中断标志 (x=3..0) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无直接模式错误 1：数据流 x 上发生直接模式错误
23、17、7、1	RFU	-	保留位，请保持默认值
22、16、6、0	FEIFx	RO	FEIFx：数据流 x FIFO 错误中断标志 (x=3..0) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无 FIFO 错误事件 1：数据流 x 上发生 FIFO 错误事件

8.6.2. DMA高中断状态寄存器（DMA_HISR）

地址：请参见表 8-9 DMA 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-28	RFU	-	保留位，请保持默认值
27、21、11、5	TCIFx	RO	TCIFx：数据流 x 传输完成中断标志 (x=7..4) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无传输完成事件 1：数据流 x 上发生传输完成事件
26、20、10、4	HTIFx	RO	HTIFx：数据流 x 半传输中断标志 (x=7..4) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无半传输事件 1：数据流 x 上发生半传输事件
25、19、9、3	TEIFx	RO	TEIFx：数据流 x 传输错误中断标志 (x=7..4) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无传输错误 1：数据流 x 上发生传输错误
24、18、8、2	DMEIFx	RO	DMEIFx：数据流 x 直接模式错误中断标志 (x=7..4) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无直接模式错误 1：数据流 x 上发生直接模式错误
23、17、7、1	RFU	-	保留位，请保持默认值
22、16、6、0	FEIFx	RO	FEIFx：数据流 x FIFO 错误中断标志 (x=7..4) 该位将由硬件置 1，由软件清零，软件只需将 1 写入 DMA_LIFCR 寄存器的相应位。 0：数据流 x 上无 FIFO 错误事件 1：数据流 x 上发生 FIFO 错误事件

8.6.3. DMA低中断标志清零寄存器 (DMA_LIFCR)

地址：请参见表 8-9 DMA 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-28	RFU	-	保留位，请保持默认值
27、21、11、5	CTCIFx	WO	CTCIFx：数据流 x 传输完成中断标志清零 (x=3..0) 将 1 写入该位时，DMA_LISR 寄存器中相应的 TCIFx 标志将清零
26、20、10、4	CHTIFx	WO	CHTIFx：数据流 x 半传输中断标志清零 (x=3..0) 将 1 写入该位时，DMA_LISR 寄存器中相应的 HTIFx 标志将清零
25、19、9、3	CTEIFx	WO	CTEIFx：数据流 x 传输错误中断标志清零 (x=3..0) 将 1 写入该位时，DMA_LISR 寄存器中相应的 TEIFx 标志将清零
24、18、8、2	CDMEIFx	WO	CDMEIFx：数据流 x 直接模式错误中断标志清零 (x=3..0) 将 1 写入该位时，DMA_LISR 寄存器中相应的 DMEIFx 标志将清零
23、17、7、1	RFU	-	保留位，请保持默认值
22、16、6、0	FEIFx	WO	CFEIFx：数据流 x FIFO 错误中断标志清零 (x=3..0) 将 1 写入该位时，DMA_LISR 寄存器中相应的 CFEIFx 标志将清零

8.6.4. DMA高中断标志清零寄存器 (DMA_HIFCR)

地址：请参见表 8-9 DMA 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-28	RFU	-	保留位，请保持默认值
27、21、11、5	CTCIFx	WO	CTCIFx：数据流 x 传输完成中断标志清零 (x=7..4) 将 1 写入该位时，DMA_LISR 寄存器中相应的 TCIFx 标志将清零
26、20、10、4	CHTIFx	WO	CHTIFx：数据流 x 半传输中断标志清零 (x=7..4) 将 1 写入该位时，DMA_LISR 寄存器中相应的 HTIFx 标志将清零
25、19、9、3	CTEIFx	WO	CTEIFx：数据流 x 传输错误中断标志清零 (x=7..4) 将 1 写入该位时，DMA_LISR 寄存器中相应的 TEIFx 标志将清零
24、18、8、2	CDMEIFx	WO	CDMEIFx：数据流 x 直接模式错误中断标志清零 (x=7..4) 将 1 写入该位时，DMA_LISR 寄存器中相应的 DMEIFx 标志将清零
23、17、7、1	RFU	-	保留位，请保持默认值
22、16、6、0	FEIFx	WO	CFEIFx：数据流 x FIFO 错误中断标志清零 (x=7..4) 将 1 写入该位时，DMA_LISR 寄存器中相应的 CFEIFx 标志将清零

8.6.5. DMA数据流 x 配置寄存器 (DMA_SxCR) (x=0..7)

地址：请参见表 8-9 DMA 寄存器列表

此寄存器用于配置相关数据流。 复位值：0x0000 0000

位域	位符号	权限	说明
30-25	CHSEL[5:0]	RW	CHSEL[5:0]：通道选择(Channel selection) 具体选择参见通道选择表
24-23	MBURST	RW	MBURST：存储器突发传输配置 这些位将由软件置 1 和清零。 00：单次传输 01：INCR4（4 个节拍的增量突发传输） 10：INCR8（8 个节拍的增量突发传输） 11：INCR16（16 个节拍的增量突发传输） 这些位受到保护，只有 EN 为“0”时才可以写入 在直接模式中，当位 EN =“1”时，这些位由硬件强制置为 0x0
22-21	PBURST	RW	PBURST[1:0]：外设突发传输配置

			这些位将由软件置 1 和清零。 00：单次传输 01：INCR4（4 个节拍的增量突发传输） 10：INCR8（8 个节拍的增量突发传输） 11：INCR16（16 个节拍的增量突发传输） 这些位受到保护，只有 EN 为“0”时才可以写入 在直接模式下，这些位由硬件强制置为 0x0
20	RFU	-	保留位，请保持默认值
19	CT	RW	CT：当前目标存储器（仅在双缓冲区模式下） 该位由硬件置 1 和清零，也可由软件写入。 0：当前目标存储器为存储器 0（使用 DMA_SxM0AR 指针寻址） 1：当前目标存储器为存储器 1（使用 DMA_SxM1AR 指针寻址） 只有 EN 为“0”时，该位才可以写入，以指示第一次传输的目标存储区。在使能数据流后，该位相当于一个状态标志，用于指示作为当前目标的存储区。
18	DBM	RW	DBM：双缓冲区模式 该位由软件置 1 和清零。 0：传输结束时不切换缓冲区 1：传输结束时切换目标存储区 该位受到保护，只有 EN 为“0”时才可以写入。
17-16	PL[1:0]	RW	PL[1:0]：优先级(Priority level) 这些位将由软件置 1 和清零。 00：低 01：中 10：高 11：非常高 这些位受到保护，只有 EN 为“0”时才可以写入。
15	PINCOS	RW	PINCOS：外设增量偏移量 该位由软件置 1 和清零 0：用于计算外设地址的偏移量与 PSIZE 相关 1：用于计算外设地址的偏移量固定为 4（32 位对齐）。如果位 PINC =“0”，则该位没有意义。 该位受到保护，只有 EN 为“0”时才可以写入。 如果选择直接模式或者 PBURST 不等于“00”，则当使能数据流（位 EN =“1”）时，该位由硬件强制置为低电平。
14-13	MSIZE[1:0]	RW	MSIZE[1:0]：存储器数据大小 这些位将由软件置 1 和清零。 00：字节（8 位） 01：半字（16 位） 10：字（32 位） 11：保留

			这些位受到保护，只有 EN 为“0”时才可以写入。 在直接模式下，当位 EN =“1”时，MSIZE 位由硬件强制置为与 PSIZE 相同的值。
12-11	PSIZE[1:0]	RW	PSIZE[1:0]：外设数据大小 这些位将由软件置 1 和清零。 00：字节（8 位） 01：半字（16 位） 10：字（32 位） 11：保留 这些位受到保护，只有 EN 为“0”时才可以写入
10	MINC	RW	MINC：存储器递增模式 该位由软件置 1 和清零。 0：存储器地址指针固定 1：每次数据传输后，存储器地址指针递增（增量为 MSIZE 值） 该位受到保护，只有 EN 为“0”时才可以写入。
9	PINC	RW	PINC：外设递增模式 该位由软件置 1 和清零。 0：外设地址指针固定 1：每次数据传输后，外设地址指针递增（增量为 PSIZE 值） 该位受到保护，只有 EN 为“0”时才可以写入。
8	CIRC	RW	CIRC：循环模式 该位由软件置 1 和清零，并可由硬件清零。 0：禁止循环模式 1：使能循环模式 如果外设为流控制器（位 PFCTRL=1）且使能数据流（位 EN=1），该位由硬件自动强制清零。 如果 DBM 位置 1，当使能数据流（位 EN =“1”）时，该位由硬件自动强制置 1。
7-6	DIR[1:0]	RW	DIR[1:0]：数据传输方向 这些位将由软件置 1 和清零。 00：外设到存储器　01：存储器到外设　10：存储器到存储器　11：保留 这些位受到保护，只有 EN 为“0”时才可以写入。
5	PFCTRL	RW	PFCTRL：外设流控制器 该位由软件置 1 和清零。 0：DMA 是流控制器 1：外设是流控制器 该位受到保护，只有 EN 为“0”时才可以写入。 选择存储器到存储器模式（位 DIR[1:0]=10）后，该位由硬件自动强制清零。
4	TCIE	RW	TCIE：传输完成中断使能 该位由软件置 1 和清零。

			0：禁止 TC 中断 1：使能 TC 中断
3	HTIE	RW	HTIE：半传输中断使能 该位由软件置 1 和清零。 0：禁止 HT 中断 1：使能 HT 中断
2	TEIE	RW	TEIE：传输错误中断使能 该位由软件置 1 和清零。 0：禁止 TE 中断 1：使能 TE 中断
1	DMEIE	RW	DMEIE：直接模式错误中断使能 该位由软件置 1 和清零。 0：禁止 DME 中断 1：使能 DME 中断
0	EN	RW	EN：数据流使能/读作低电平时数据流就绪标志 该位由软件置 1 和清零。 0：禁止数据流 1：使能数据流 以下情况下，该位可由硬件清零： — DMA 传输结束时（准备好配置数据流） — AHB 主总线出现传输错误时 — 存储器 AHB 端口上的 FIFO 阈值与突发大小不兼容时 该位读作 0 时，软件可以对配置和 FIFO 位寄存器编程。 EN 位读作 1 时，禁止向这些寄存器执行写操作。 注意：将 EN 位置“1”以启动新传输之前，DMA_LISR 或 DMA_HISR 寄存器中与数据流相对应的事件标志必须清零。

8.6.6. DMA数据流 x 数据项数寄存器 (DMA_SxNDTR) (x=0..7)

地址：请参见表 8-9 DMA 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	NDT[15:0]	RW	NDT[15:0]：要传输的数据项数目 要传输的数据项数目（0 到 65535）。只有在禁止数据流时，才能向此寄存器执行写操作。 使能数据流后，此寄存器为只读，用于指示要传输的剩余数据项数。每次 DMA 传输后，此寄存器将递减。传输完成后，此寄存器保持为零（数据流处于正常模式时），或者在以下情况下自动以先前编程的值重载： — 以循环模式配置数据流时。 — 通过将 EN 位置“1”来重新使能数据流时 如果该寄存器的值为零，则即使使能数据流，也无法完成任何事务。

8.6.7. DMA 数据流 x 外设地址寄存器 (DMA_SxPAR) (x=0..7)

地址：请参见表 8-9 DMA 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	PAR[31:0]	RW	PAR[31:0]：外设地址 读/写数据的外设数据寄存器的基址。 这些位受到写保护，只有 DMA_SxCR 寄存器中的 EN 为“0”时才可以写入。

8.6.8. DMA 数据流x存储器 0 地址寄存器 (DMA_SxM0AR) (x=0..7)

地址：请参见表 8-9 DMA 寄存器列表
复位值：0x0000 0000

位域	位符号	权限	说明
31-0	M0A[31:0]	RW	M0A[31:0]：存储器 0 地址 读/写数据的存储区 0 的基址。 这些位受到写保护，只有在以下情况下才可以写入： — 禁止数据流（DMA_SxCR 寄存器中的位 EN=“0”） — 使能数据流（DMA_SxCR 寄存器中的 EN=“1”）并且 DMA_SxCR 寄存器中的位 CT=1（在双缓冲区模式下）。

8.6.9. DMA 数据流x存储器1地址寄存器 (DMA_SxM1AR) (x=0..7)

地址：请参见表 8-9 DMA 寄存器列表
复位值：0x0000 0000

位域	位符号	权限	说明
31-0	M1A[31:0]	RW	M1A[31:0]：存储器 1 地址（用于双缓冲区模式） 读/写数据的存储区 1 的基址。 此寄存器仅用于双缓冲区模式。 这些位受到写保护，只有在以下情况下才可以写入： — 禁止数据流（DMA_SxCR 寄存器中的位 EN=“0”） — 使能数据流（DMA_SxCR 寄存器中的 EN=“1”）并且 DMA_SxCR 寄存器中的位 CT=0。

8.6.10. DMA 数据流 x FIFO 控制寄存器 (DMA_SxFCR) (x=0..7)

地址：请参见表 8-9 DMA 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	FEIE	RW	FEIE：FIFO 错误中断使能 该位由软件置 1 和清零。 0：禁止 FE 中断 1：使能 FE 中断
6	RFU	-	保留位，请保持默认值
5-3	FS[2:0]	RO	FS[2:0]：FIFO 状态 这些位为只读。 000：0 < FIFO_level < 1/4 001：1/4 < FIFO_level < 1/2 010：1/2 < FIFO_level < 3/4 011：3/4 < FIFO_level < 满 100：FIFO 为空 101：FIFO 已满 其他：无意义 在直接模式（DMDIS 位为零）下，这些位无意义。
2	DMDIS	RW	DMDIS：直接模式禁止 该位由软件置 1 和清零。它可由硬件置 1。 0：使能直接模式 1：禁止直接模式 该位受到保护，只有 EN 为“0”时才可以写入。 如果选择存储器到存储器模式（DMA_SxCR 中的 DIR 位为“10”），并且 DMA_SxCR 寄存器中的 EN 位为“1”，则该位由硬件置 1，因为在存储器到存储器配置不能使用直接模式。
1-0	FTH[1:0]	RW	FTH[1:0]：FIFO 阈值选择 这些位将由软件置 1 和清零。 00：FIFO 容量的 1/4 01：FIFO 容量的 1/2 10：FIFO 容量的 3/4 11：FIFO 完整容量 在直接模式（DMDIS 值为零）下，不使用这些位。 这些位受到保护，只有 EN 为“1”时才可以写入。

9.通用 I/O (GPIO)

9.1. GPIO 简介

总共有 4 组 GPIO（GPIOA~GPIOD），GPIOA~GPIOC 每组 16 位端口，GPIOD 仅 4 个端口。每组 GPIO 有 4 个 32 位配置寄存器、2 个 32 位数据寄存器、1 个 32 位单比特置位/复位寄存器、1 个 32 位锁定寄存器和 2 个 32 位复用功能选择寄存器。

- 端口模式 MODER
- 输出模式 OTYPER
- 输出速率 OSPEEDR
- 上下拉 PUPDR
- 输入数据 IDR
- 输出数据 ODR
- 单比特置位复位 BSRR
- 锁定 LOCR
- 功能复用选择 AFRH/AFRL

9.2. GPIO 主要特性

- 输出状态：推挽或开漏或上拉/下拉
- 输入状态：浮空、上拉/下拉、模拟
- 可为每个 I/O 选择不同的速度
- 从输出数据寄存器或外设（复用功能输出）输出数据
- 将数据输入到输入数据寄存器或外设（复用功能输入）
- 单比特置位和复位寄存器，对 GPIOx_ODR 具有按位写权限
- 锁定机制，可冻结 I/O 配置
- 模拟输入输出功能
- 复用功能输入/输出选择寄存器（一个 I/O 最多可具有 16 个复用功能）
- 快速翻转，每次翻转最快只需要两个时钟周期
- 引脚复用非常灵活，允许将 I/O 引脚用作 GPIO 或多种外设功能中的一种

9.3. GPIO 功能描述

根据数据手册中列出的每个 I/O 端口的特性，可通过软件将通用 I/O (GPIO)端口的各个端口位分别配置为多种模式：


- 浮空输入
- 上拉输入
- 下拉输入
- 模拟输入输出
- 具有上拉或下拉功能的开漏输出
- 具有上拉或下拉功能的推挽输出
- 具有上拉或下拉功能的复用功能开漏
- 具有上拉或下拉功能的复用功能推挽

每个 I/O 端口位均可自由编程，但 I/O 端口寄存器按 32 位字、半字或字节进行访问。

GPIOx_BSRR 寄存器旨在实现对 GPIO ODR 寄存器进行逐位读取/修改访问。这样便可确保在读取和修改访问之间发生中断请求也不会有问题。

图 9-1 显示了 5 V 容忍 I/O 端口位的基本结构。表 9-1 给出了可能的端口位配置方案。

图 9-1 5 V 容忍 I/O 端口位的基本结构



1. V_{DD_FT} 是和 5 V 容忍 I/O 相关的电位，与 V_{DD} 不同。

表 9-1 端口位配置表(1)

MODER(i) [1:0]	OTYPER(i)	OSPEEDR(i) [B:A]		PUPDR(i) [1:0]		I/O 配置	
01	0	SPEED		0	0	GP 输出	PP
	0	[B:A]		0	1	GP 输出	PP+PU
	0			1	0	GP 输	PP+PD
	0			1	1	保留	
	1			0	0	GP 输出	OD
	1			0	1	GP 输出	OD+PU
	1			1	0	GP 输出	OD=PD
	1			1	1	保留（GP 输出 OD）	
10	0	SPEED		0	0	AF	PP
	0	[B:A]		0	1	AF	PP+PU
	0			1	0	AF	PP+PD
	0			1	1	保留	
	1			0	0	AF	OD
	1			0	1	AF	OD+PU
	1			1	0	AF	OD+PD
	1			1	1	保留	
00	x	x	x	0	0	输入	浮空
	x	x	x	0	1	输入	PU
	x	x	x	1	0	输入	PD
	x	x	x	1	1	保留（浮空输入）	
11	x	x	x	0	0	输入/输出	模拟
	x	x	x	0	1	保留	
	x	x	x	1	0		
	x	x	x	1	1		

1. GP=通用、PP=推挽、PU=上拉、PD=下拉、OD=开漏、AF=复用功能。

9.3.1. 通用 I/O (GPIO)

在复位期间及复位刚刚完成后，复用功能尚未激活，I/O 端口被配置为输入浮空模式。

复位后，调试引脚处于复用功能上拉/下拉状态：

- PA15：JTDI 处于上拉状态
- PA14：JTCK/SWCLK 处于下拉状态
- PA13：JTMS/SWDAT 处于下拉状态
- PB4：NJTRST 处于上拉状态
- PB3：JTDO 处于浮空状态

当引脚配置为输出后，写入到输出数据寄存器的值将在 I/O 引脚上输出。可以在推挽模式下或开漏模式下使用输出驱动器（输出 0 时仅激活 N-MOS）。

输入数据寄存器每隔 1 个 AHB1 时钟周期捕获一次 I/O 引脚的数据。

所有 GPIO 引脚都具有内部弱上拉及下拉电阻，可根据 GPIOx_PUPDR 寄存器中的值来打开/关闭。

9.3.2. I/O 引脚复用器和映射

I/O 引脚通过一个复用器连接到外设/模块，该复用器一次仅允许一个外设的复用功能(AF)连接到 I/O 引脚。这可以确保共用同一个 I/O 引脚的外设之间不会发生冲突。

每个 I/O 引脚都有一个复用器，该复用器采用 16 路复用功能输入（AF0 到 AF15），可通过 GPIOx_AFRL（针对引脚 0 到 7）和 GPIOx_AFRH（针对引脚 8 到 15）寄存器对这些输入进行配置：

- 完成复位后，所有 I/O 都会连接到系统的复用功能 0 (AF0)。
- 外设的复用功能映射到 AF1 至 AF13。
- Cortex™-M4F EVENTOUT 映射到 AF15。

除了这种灵活的 I/O 复用架构之外，各外设还可以将复用功能映射到不同 I/O 引脚，这可以优化小型封装中可用外设的数量。

要将 I/O 配置成所需功能，请按照以下步骤操作：

- 系统功能

将 I/O 连接到 AF0，然后根据所用功能进行配置：

— JTAG/SWD：在各芯片复位后，会将这些引脚指定为专用引脚，可供片上调试模块立即使用（不受 GPIO 控制器控制）。

— RTC_REFIN：此引脚应配置为输入浮空模式。

— MCO1 和 MCO2：这些引脚必须配置为复用功能模式。

注意：可禁止部分或全部 JTAG/SWD引脚，以释放相关联的引脚供GPIO使用。

表 9-2 灵活的 SWJ-DP 引脚分配

可用的调试端口	用到的 SWJ I/O 引脚				
	PA13/ JTMS/ SWDIO	PA14/ JTCK/ SWCLK	PA15/ JTDI	PB3/ JTDO	PB4/ NJTRST
全部 SWJ (JTAG-DP + SW-DP) - 复位状态	x	x	x	x	x
全部 SWJ (JTAG-DP + SW-DP)，但不包括 NJTRST	x	x	x	x	已释放
禁止 JTAG-DP 和使能 SW-DP	x	x	已释放		
禁止 JTAG-DP 和禁止 SW-DP	已释放				

- GPIO

在 GPIOx_MODER 寄存器中将所需 I/O 配置为输出或输入。

- 外设复用功能

对于 ADC 和 DAC，在 GPIOx_MODER 寄存器中将所需 I/O 配置为模拟通道。

对于其他外设：

— 在 GPIOx_MODER 寄存器中将所需 I/O 配置为复用功能

— 通过 GPIOx_OTYPER、GPIOx_PUPDR 和 GPIOx_OSPEEDER 寄存器，分别选择类型、上拉/下拉以及输出速度

— 在 GPIOx_AFRL 或 GPIOx_AFRH 寄存器中，将 I/O 连接到所需 AFx

- EVENTOUT

配置用于输出 Cortex™-M4F EVENTOUT 信号的 I/O 引脚（通过将其连接到 AF15）

注意：EVENTOUT不会映射到以下 I/O 引脚：PC13、PC14、PC15。

9.3.3. I/O端口控制寄存器

每组GPIO有4个32位存储器映射的控制寄存器（GPIOx_MODER、GPIOx_OTYPER、GPIOx_OSPEEDR、GPIOx_PUPDR），可配置多达16个I/O。GPIOx_MODER寄存器用于选择I/O方向（输入、输出、复用、模拟）。GPIOx_OTYPER和GPIOx_OSPEEDR寄存器分别用于选择输出类型（推挽或开漏）和速度（无论采用哪种I/O方向，都会直接将I/O速度引脚连接到相应的GPIOx_OSPEEDR寄存器位）。无论采用哪种I/O方向，GPIOx_PUPDR寄存器都用于选择上拉/下拉。

9.3.4. I/O 端口数据寄存器

每组GPIO都具有2个16位数据寄存器：输入和输出数据寄存器（GPIOx_IDR和GPIOx_ODR）。GPIOx_ODR用于存储待输出数据，可对其进行读/写访问。通过I/O输入的数据存储到输入数据寄存器（GPIOx_IDR）中，它是一个只读寄存器。

9.3.5. I/O 数据位操作

置位复位寄存器（GPIOx_BSRR）是一个32位寄存器，它允许应用程序在输出数据寄存器(GPIOx_ODR)中对各个单独的数据位执行置位和复位操作。置位复位寄存器的大小是GPIOx_ODR的二倍。

GPIOx_ODR中的每个数据位对应于GPIOx_BSRR中的两个控制位：BSRR(i)和BSRR(i+SIZE)。当写入1时，BSRR(i)位会置位对应的ODR(i)位。当写入1时，BSRR(i+SIZE)位会清零ODR(i)对应的位。

在GPIOx_BSRR中向任何位写入0都不会对GPIOx_ODR中的对应位产生任何影响。如果使用GPIOx_BSRR寄存器更改GPIOx_ODR中各个位的值是一个“单次”操作，不会锁定GPIOx_ODR位。随时都可以直接访问GPIOx_ODR位。GPIOx_BSRR寄存器提供了一种以位为单位处理的方法。

在对GPIOx_ODR进行位操作时，软件无需禁止中断：在一次单个的AHB1写访问中，可以修改一个或多个位。

9.3.6. GPIO 锁定机制

通过将特定的写序列应用到GPIOx_LOCR寄存器上，可以冻结GPIO控制寄存器。冻结的寄存器包括GPIOx_MODER、GPIOx_OTYPER、GPIOx_OSPEEDR、GPIOx_PUPDR、GPIOx_AFRL和GPIOx_AFRH。

要对GPIOx_LOCR寄存器执行写操作，必须应用特定的写/读序列。当正确的LOCK序列应用到此寄存器的第16位后，会使用LOCR[15:0]的值来锁定I/O的配置（在写序列期间，LOCR[15:0]的值必须相同）。将LOCK序列应用到某个端口位后，在执行下一次复位之前，将无法对该端口位的值进行修改。每个GPIOx_LOCR位都会冻结控制寄存器（GPIOx_MODER、GPIOx_OTYPER、GPIOx_OSPEEDR、GPIOx_PUPDR、GPIOx_AFRL和GPIOx_AFRH）中的对应位。

LOCK序列只能通过对GPIOx_LOCR寄存器进行字（32位）访问的方式来执行，因为GPIOx_LOCR的第16位必须与[15:0]位同时置位。

9.3.7. I/O复用功能输入/输出

有两个寄存器可用于从每个 I/O 的 16 个复用功能输入/输出中进行选择。借助这些寄存器，可根据应用程序的要求将某个复用功能连接到其他引脚。

这意味着可使用 GPIOx_AFRL 和 GPIOx_AFRH 复用功能寄存器在每个 GPIO 上可复用多个可用的外设功能。这样一来，应用程序可为每个 I/O 选择任何一个可用功能。由于复用选择信号由复用功能输入和复用功能输出共用，所以只需为每个 I/O 的复用功能输入/输出选择一个通道即可。

要了解在每个 GPIO 引脚上复用了哪些功能，请参见数据手册。

注意：对于每个 I/O 而言，应用程序一次只能为其选择一个可用的外设功能

9.3.8. 外部中断线/唤醒线

所有端口都具有外部中断功能。要使用外部中断线，必须将端口配置为输入模式。


9.3.9. 输入配置

对 I/O 端口配置为输入时：

- 输出缓冲器被关闭
- 施密特触发器输入被开启
- 根据 GPIOx_PUPDR 寄存器中的值决定是否打开上拉和下拉电阻
- 输入数据寄存器每隔 1 个 AHB1 时钟周期对 I/O 引脚上的数据进行一次采样
- 对输入数据寄存器的读访问可获取 I/O 状态

图 9-2 说明了 I/O 端口位的输入配置。

图 9-2 输入浮空/上拉/下拉配置



9.3.10. 输出配置

对 I/O 端口进行编程作为输出时：


- 输出缓冲器被打开：

— 开漏模式：输出寄存器中的“0”可激活 N-MOS，而输出寄存器中的“1”会使端口保持高组态(Hi-Z)（P-MOS 始终不激活）。

— 推挽模式：输出寄存器中的“0”可激活 N-MOS，而输出寄存器中的“1”可激活 P-MOS。

- 施密特触发器输入被打开
- 根据 GPIOx_PUPDR 寄存器中的值决定是否打开弱上拉电阻和下拉电阻
- 输入数据寄存器每隔 1 个 AHB1 时钟周期对 I/O 引脚上的数据进行一次采样
- 对输入数据寄存器的读访问可获取 I/O 状态
- 对输出数据寄存器的读访问可获取最后的写入值

图 9-3 输出配置




9.3.11. 复用功能配置

对 I/O 端口进行编程作为复用功能时：

- 可将输出缓冲器配置为开漏或推挽
- 来自外设的信号驱动输出缓冲器（发送器使能和数据）
- 施密特触发器输入被开启
- 根据 GPIOx_PUPDR 寄存器中的值决定是否打开弱上拉电阻和下拉电阻

- 输入数据寄存器每隔 1 个 AHB1 时钟周期对 I/O 引脚上的数据进行一次采样
- 对输入数据寄存器的读访问可获取 I/O 状态

图 9-4 复用功能配置




9.3.12. 模拟配置

当 I/O 端口被配置为模拟配置时：

- 输出缓冲器被关闭。
- 施密特触发器输入被禁止，I/O 引脚的每个模拟输入的功耗变为零。施密特触发器的输出被强制为恒定值 (0)。
- 弱上拉和下拉电阻被关闭。
- 对输入数据寄存器的读访问值为“0”。

注意：在模拟配置中，不能为5 V容忍I/O引脚。

图 9-5 高组态模拟配置



9.3.13. 将OSC32_IN/OUT引脚用作GPIO PC14/PC15端口引脚

当 LSE 振荡器处于关闭状态时，可分别将 LSE 振荡器引脚 OSC32_IN 和 OSC32_OUT 用作通用 PC14 I/O 和 PC15 I/O。当 LSE 振荡器处于开启状态时，PC14 I/O 和 PC15 I/O 只能被配置为 LSE 振荡器引脚 OSC32_IN 和 OSC32_OUT。可通过在 RCC_BDCR 寄存器中将 LSEON 位置 1 来完成此操作。LSE 的优先级高于 GPIO 功能。

注意：当 1.2 V 域掉电时（因芯片进入待机模式），或者当备份域由 V_{BAT} 供电时

（V_{DD} 不再供电），PC14/PC15 GPIO 功能将丢失。在此情况下，I/O 被设置为模拟输入模式。

9.3.14. 将OSC_IN/OUT 引脚用作GPIO PH0/PH1 端口引脚

当 HSE 振荡器处于关闭状态时，可分别将 HSE 振荡器引脚 OSC_IN 和 OSC_OUT 用作通用 PH0 I/O 和 PH1 I/O。（完成复位后，HSE 振荡器处于关闭状态）。当 HSE 振荡器处于开启状态时，PH0/PH1 I/O 只能被配置为 OSC_IN/OSC_OUT HSE 振荡器引脚。可通过在 RCC_CR 寄存器中将 HSEON 位置 1 来完成此操作。HSE 的优先级高于 GPIO 功能。

9.3.15. 选择 RTC_AF1 和 RTC_AF2 复用功能

HC32F4xx 具有两个 GPIO 引脚：RTC_AF1 和 RTC_AF2，可使用它们来检测入侵或时间戳事件、RTC_ALARM 或 RTC_CALIB RTC 输出。

RTC_AF1 (PC13) 可用于以下目的：

- RTC_ALARM 输出：此输出可以是 RTC 闹钟 A、RTC 闹钟 B 或 RTC 唤醒，具体取决于 RTC_CR 寄存器中的 OSEL[1:0] 位
- RTC_CALIB 输出：可通过在 RTC_CR 寄存器中将 COE[23]位置 1 来使能此功能
- RTC_TAMP1：入侵事件检测
- RTC_TS：时间戳事件检测
- RTC_AF2 (PI8) 可用于以下目的：
- RTC_TAMP1：入侵事件检测
- RTC_TAMP2：入侵事件检测
- RTC_TS：时间戳事件检测

可如下所示通过 RTC_TAFCR 寄存器来选择相应的引脚：

- TAMP1INSEL 用于选择要用作 RTC_TAMP1 入侵输入的引脚
- TSINSEL 用于选择要用作 RTC_TS 时间戳输入的引脚
- ALARMOUTTYPE 用于选择是以推挽模式还是开漏模式输出 RTC_ALARM

输出机制遵循表 9-3 和表 9-4 中所列的优先级顺序。

表 9-3 RTC_AF1 引脚(1)

引脚配置和函数	RTC_ALAM 使能	RTC_CALB 使能	入侵使能	时间戳使能	TAMP1INSEL TAMPER1 引脚选择	TSINSEL TIMESTAMP 引脚选择	ALARMOUTTYPE RTC_ALARM 配置
闹钟输出 输出 OD	1	无关	无关	无关	无关	无关	0
闹钟输出 输出 PP	1	无关	无关	无关	无关	无关	1
校准输出 输出 PP	0	1	无关	无关	无关	无关	无关
TAMPER1 输入浮空	0	0		0	0	无关	无关
TIMESTAMP 和 TAMPER1 输入浮空	0	0	1	1	0	0	无关
TIMESTAMP 输入浮空	0	0	0	1	无关	0	无关
标准 GPIO	0	0	0	0	无关	无关	无关

1. OD：开漏；PP：推挽。

表 9-4 RTC_AF2 引脚

引脚配置和函数	入侵使能	时间戳使能	TAMP1INSEL TAMPER1 引脚选择	TSINSEL TIMESTAMP 引脚选择	ALARMOUTTYPE RTC_ALARM 配置
TAMPER1 输入浮空	1	0	1	无关	无关
TIMESTAMP 和 TAMPER1 输入浮空	1	1	1	1	无关
TIMESTAMP 输入浮空	0	1	无关	1	无关
标准 GPIO	0	0	无关	无关	无关

9.4. GPIO寄存器列表

GPIOA 基地址：GPIOA_BASE = 0x4002 0000
GPIOB 基地址：GPIOB_BASE = 0x4002 0400
GPIOC 基地址：GPIOC_BASE = 0x4002 0800
GPIOD 基地址：GPIOD_BASE = 0x4002 0C00

表 9-5 GPIOx 寄存器列表

寄存器名称	寄存器地址	寄存器描述
GPIOx_MODER	GPIOx _BASE + 0x00	GPIO 端口模式寄存器
GPIOx_OTYPER	GPIOx _BASE + 0x04	GPIO 端口输出类型寄存器
GPIOx_OSPEEDR	GPIOx _BASE + 0x08	GPIO 端口输出速度寄存器
GPIOx_PURDR	GPIOx _BASE + 0x0C	GPIO 端口上下拉寄存器
GPIOx_IDR	GPIOx _BASE + 0x10	GPIO 端口输入数据寄存器
GPIOx_ODR	GPIOx _BASE + 0x14	GPIO 端口输出数据寄存器
GPIOx_BSRR	GPIOx _BASE + 0x18	GPIO 端口置位/复位寄存器
GPIOx_LOCR	GPIOx _BASE + 0x1C	GPIO 端口锁定寄存器
GPIOx_AFRL	GPIOx _BASE + 0x20	GPIO 端口复用功能低位寄存器
GPIOx_AFRH	GPIOx _BASE + 0x24	GPIO 端口复用功能高位寄存器

9.5. GPIO寄存器描述

可通过字节（8 位）、半字（16 位）或字（32 位）对 GPIO 寄存器进行访问。

9.5.1. GPIO端口模式寄存器 (GPIOx_MODER) (x=A..D)

地址：请参见表 9-5 GPIOx 寄存器列表

复位值：

0xA800 0000（端口 A）

0x0000 0280（端口 B）

0x0000 0000（其他端口）

位域	位符号	权限	说明
2y+1:2y	**MODERy[1:0]**	RW	端口 x 配置位(y=0~15) 这些位通过软件写入，用于配置 I/O 方向模式。 00：输入（复位状态） 01：通用输出模式 10：复用功能模式 11：模拟模式

9.5.2. GPIO端口输出类型寄存器 (GPIOx_OTYPER) (x=A..D)

地址：请参见表 9-5 GPIOx 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15:0	**OTy**	RW	端口 x 配置位 (y=0..15) 这些位通过软件写入，用于配置 I/O 端口的输出类型。 0：输出推挽（复位状态） 1：输出开漏

9.5.3. GPIO端口输出速度寄存器 (GPIOx_OSPEEDR) (x=A..D)

地址：请参见表 9-5 GPIOx 寄存器列表
复位值：
0x0000 00C0（端口 B）
0x0000 0000（其他端口）

位域	位符号	权限	说明
2y+1:2y	**OSPEEDRy [1:0]**	RW	端口 x 配置位 (y=0..15) 这些位通过软件写入，用于配置 I/O 输出速度。 00：2 MHz（低速） 01：25 MHz（中速） 10：50 MHz（快速） 11：30 pF 时为 100 MHz（高速） （15 pF 时为 80 MHz 输出（最大速度））

9.5.4. GPIO端口上拉/下拉寄存器 (GPIOx_PUPDR) (x=A..D)

地址：请参见表 9-5 GPIOx 寄存器列表
复位值：
0x6400 0000（端口 A）
0x0000 0100（端口 B）
0x0000 0000（其他端口）

位域	位符号	权限	说明
2y+1:2y	**PUPDRy [1:0]**	RW	端口 x 配置位 (y=0~15) 这些位通过软件写入，用于配置 I/O 上拉或下拉。 00：无上拉或下拉 01：上拉 10：下拉 11：保留

9.5.5. GPIO端口输入数据寄存器 (GPIOx_IDR) (x=A..D)

地址：请参见表 9-5 GPIOx 寄存器列表

复位值：0x0000 XXXX（其中 X 表示未定义）

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15:0	**IDRy[15:0]**	R	端口输入数据 (y=0..15)

9.5.6. GPIO端口输出数据寄存器 (GPIOx_ODR) (x=A..D)

地址：请参见表 9-5 GPIOx 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15:0	**ODRy[15:0]**	RW	端口输出数据 (y=0..15) 这些位可通过软件读取和写入。

9.5.7. GPIO端口置位/复位寄存器 (GPIOx_BSRR) (x=A..D)

地址：请参见表 9-5 GPIOx 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	**BRy**	W	端口 x 复位位 y (y=0..15) 这些位为只写形式，只能在字、半字或字节模式下访问。读取这些位可返回值 0x0000。 0：不会对相应的 ODRx 位执行任何操作 1：对相应的 ODRx 位进行复位 注意：如果同时对BSx和BRx置位，则BSx的优先级更高。
15:0	**BSy**	W	端口 x 置位位 y (Port x set bit y) (y= 0..15) 这些位为只写模式，只能在字、半字或字节模式下访问。读取这些位可返回值 0x0000。 0：不会对相应的 ODRx 位执行任何操作 1：对相应的 ODRx 位进行置位

9.5.8. GPIO端口配置锁定寄存器 (GPIOx_LOCR) (x=A..D)

当正确的写序列应用到第 16 位(LCKK) 时，此寄存器将用于锁定端口位的配置。位[15:0]的值用于锁定 GPIO 的配置。在写序列期间，不能更改 LOCR[15:0] 的值。将 LOCK 序列应用到某个端口位后，在执行下一次复位之前，将无法对该端口位的值进行修改。

注意：可使用特定的写序列对 GPIOx_LOCR 寄存器执行写操作。在此写序列期间只允许使用字访问（32 位）。

每个锁定位冻结一个特定的配置寄存器（控制寄存器和复用功能寄存器）。

地址：请参见表 9-5 GPIOx 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-17	RFU	-	保留位，请保持默认值
16	**LCKK**	RW	锁定键 0：端口配置锁定键未激活。 1：端口配置锁定键已激活。直到 MCU 复位时，才解锁 GPIOx_LOCR 寄存器。 可随时读取该位。可使用锁定键写序列对其进行修改。 锁定键写序列： WR LOCR[16]='1' + LOCR[15:0] WR LOCR[16]='0' + LOCR[15:0] WR LOCR[16]='1' + LOCR[15:0] RD LOCR RD LOCR[16]='1'（此读操作为可选操作，但它可确认锁定已激活） 注意：在锁定键写序列期间，不能更改 LCK[15:0]的值。锁定序列中的任何错误都将中止锁定操作。在任一端口位上的第一个锁定序列之后，对 LCKK 位的任何读访问都将返回“1”，直到下一次 CPU 复位为止。
15:0	**LCKy**	RW	端口 x 锁定位 y (Port x lock bit y) (y= 0..15) 这些位都是读/写位，但只能在 LCKK 位等于“0”时执行写操作。 0：端口配置未锁定 1：端口配置已锁定

9.5.9. GPIO复用功能高位寄存器 (GPIOx_AFRL) (x=A..D)

地址：请参见表 9-5 GPIOx 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
2y+3:2y	**AFRLy**	RW	端口 x 位 y 的复用功能选择 (y=0..7) 这些位通过软件写入，用于配置复用功能 I/O。 0000：AF0　　1000：AF8 0001：AF1　　1001：AF9 0010：AF2　　1010：AF10 0011：AF3　　1011：AF11 0100：AF4　　1100：AF12 0101：AF5　　1101：AF13 0110：AF6　　1110：AF14 0111：AF7　　1111：AF15

9.5.10. GPIO复用功能高位寄存器 (GPIOx_AFRH) (x=A..D)

地址：请参见表 9-5 GPIOx 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
2y+3:2y	**AFRHy**	RW	端口 x 位 y 的复用功能选择 (y=8..15) 这些位通过软件写入，用于配置复用功能 I/O。 0000：AF0　　1000：AF8 0001：AF1　　1001：AF9 0010：AF2　　1010：AF10 0011：AF3　　1011：AF11 0100：AF4　　1100：AF12 0101：AF5　　1101：AF13 0110：AF6　　1110：AF14 0111：AF7　　1111：AF15

10. 坐标旋转算法（CORDIC）

10.1. 概述

HC32F401B 内部集成一个坐标旋转算法（CORDIC）模块，根据电机应用需求进行细化，设计能直接运算 sin、cos 、atan 函数，间接运算 tan 功能的 CORDIC IP，迭代深度 22，数据支持 Q23 及 Q15 格式。

10.2. 主要特性

- 直接运算 sin、cos、atan 函数
- 圆向量模式，支持满范围 [-2^23 ，2^23 -1]内的初始 X,Y 数据值，进行计算 atan 和幅值
- 圆旋转模式，支持满范围 [-2^23，2^23 -1]内的初始 Z 角度范围，代表范围[-π,（（2^23-1）/2^23） π]内的角度，进行计算 sin、cos 三角函数值
- 每次运算支持 22 次迭代，迭代角度精度达到 0.00002732 度
- 24 位可访问的数据宽度，支持电机中典型 Q23 及 Q15 应用
  - 利用 Q 格式进行浮点数据到定点的相互转化。据转化为 Q15，将数据乘以 2^15；Q15 数据转化为浮点数据，将数据除以 2^15 ，Q23 同理
  - Q15 表示小数部分有 15 位；Q23 表示小数部分有 24 位
- 接口支持标准的寄存器接口读写时序
- 支持两种启动计算的工作模式，DX 数据写完后直接计算的工作模式、启动位（START）设置后 计算的工作模式
- 所有 DR 寄存器均以补码形式保存数据

10.3. atan 计算的配置实例

以计算 Q23 数据为例，DX= 0x012345，DY=0x067890，求对应 atan 角度 RZ 配置执行的流程如下：

- 配置 CORDIC_CR 寄存器，写入 0x00000008：选择向量模式、模块使能、写入 CORDIC_DXR 寄存器后立即运算的启动方式
- 配置 CORDIC_DYR 寄存器，将 DY 值写入
- 配置 CORDIC_DZR 寄存器，角度初始值设为“0”，写入 0x000000
- 查询 CORDIC_SR 寄存器，看是否在计算过程中，BSY 为“0”表示空闲，可以进行计算
- 配置 CORDIC_DXR 寄存器，将 DX 值写入，写入后的下一个时钟周期进入计算状态
- 此时 CORDIC 模块正在进行计算操作
- 查询 CORDIC_SR 寄存器 BSY 位，等待计算完毕
- 读取 CORDIC_RZR 寄存器，此时 CORDIC_RZR 寄存器的数据即为 atan 计算结果

10.4. sin、cos 计算的配置实例

以计算 Q23 数据为例，DZ= 0x012345，求对应 sin、cos 三角函数值
配置执行的流程如下：

- 配置 CORDIC_CR 寄存器，写入 0x0000000E ：选择旋转模式、模块使能、在 START 寄存器位 置为“1”时进行计算
- 配置 CORDIC_DXR 寄存器，写入 0x4DBA77 （计算 Q15 时 DX 写入 0x4DBA）
- 配置 CORDIC_DZR 寄存器，写入 0x012345
- 配置 CORDIC_DYR 寄存器，写入 0x000000
- 查询 CORDIC_SR 寄存器，看是否在计算过程中，BSY 为“0”表示空闲，可以进行计算
- 配置CORDIC_CR 寄存器，写入0x0000000F ，将START 位置“1”，进入计算状态
- 查询CORDIC_SR 寄存器BSY 位，等待计算完毕
- 读取 CORDIC_RYR 寄存器，此时 CORDIC_RYR 寄存器的数据即为 sin 计算结果；读取 CORDIC_RXR 寄存器，此时 CORDIC_RXR 寄存器的数据即为 cos 计算结果

10.5. CORDIC寄存器列表

CORDIC 寄存器基地址： CORDIC_BASE = 0x4001 6000

表 10-1 CORDIC 寄存器列表

寄存器名称	寄存器地址	寄存器描述
CORDIC_DXR	CORDIC_BASE+0x00	CORDIC X 数据寄存器
CORDIC_DYR	CORDIC_BASE+0x04	CORDIC Y 数据寄存器
CORDIC_DZR	CORDIC_BASE+0x08	CORDIC Z 数据寄存器
CORDIC_RXR	CORDIC_BASE+0x0C	CORDIC X 结果寄存器
CORDIC_RYR	CORDIC_BASE+0x10	CORDIC Y 结果寄存器
CORDIC_RZR	CORDIC_BASE+0x14	CORDIC Z 结果寄存器
CORDIC_CR	CORDIC_BASE+0x18	CORDIC 控制寄存器
CORDIC_SR	CORDIC_BASE+0x1C	CORDIC 状态寄存器

10.6. CORDIC寄存器描述

10.6.1. CORDIC_DXR CORDIC X 数据寄存器

地址：请参见表 10-1 CORDIC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23-0	DX	RW	初始 X 参数数据（满范围[-2^23 ， 2^23 -1]内的初始 X 数据值） 注 1: Q23 最高位[23]代表正负，最高位为”1”代表负；最高位为”0”代表正。 注 2: Q15 最高位[15]代表正负，最高位为”1”代表负；最高位为”0”代表正。

10.6.2. CORDIC_DYR CORDIC Y 数据寄存器

地址：请参见表 10-1 CORDIC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23-0	DY	RW	初始 Y 参数数据（满范围[-2^23 ， 2^23 -1]内的初始 Y 数据值） 注 1: Q23 最高位[23]代表正负，最高位为”1”代表负；最高位为”0”代表正。 注 2: Q15 最高位[15]代表正负，最高位为”1”代表负；最高位为”0”代表正。

10.6.3. CORDIC_DZR CORDIC Z 数据寄存器

地址：请参见表 10-1 CORDIC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23-0	DZ	RW	初始 Z 参数数据（满范围[-2^23 ， 2^23 -1]内的初始 Z 数据值） 注 1: Q23 最高位[23]代表正负，最高位为”1”代表负；最高位为”0”代表正。 注 2: Q15 最高位[15]代表正负，最高位为”1”代表负；最高位为”0”代表正。

10.6.4. CORDIC_RXR CORDIC X 结果寄存器

地址：请参见表 10-1 CORDIC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-25	RFU	-	保留位，请保持默认值
24-0	RX	RO	X 计算结果（cos 计算结果） 注 1: Q23 最高位[24]代表正负，最高位为”1”代表负；最高位为”0”代表正。 注 2: Q15 最高位[16]代表正负，最高位为”1”代表负；最高位为”0”代表正。 注 3：圆向量模式时，可以通过计算 RX/An 得到幅值（An 为 1.646760258）

10.6.5. CORDIC_RYR CORDIC Y 结果寄存器

地址：请参见表 10-1 CORDIC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-25	RFU	-	保留位，请保持默认值
24-0	RY	RO	Y 计算结果（sin 计算结果） 注 1: Q23 最高位[24]代表正负，最高位为”1”代表负；最高位为”0”代表正。 注 2: Q15 最高位[16]代表正负，最高位为”1”代表负；最高位为”0”代表正。

10.6.6. CORDIC_RZR CORDIC Z 结果寄存器

地址：请参见表 10-1 CORDIC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23-0	RZ	RO	Z 计算结果（atan 计算结果） 注 1: Q23 最高位[23]代表正负，最高位为”1”代表负；最高位为”0”代表正。 注 2: Q15 最高位[15]代表正负，最高位为”1”代表负；最高位为”0”代表正。

10.6.7. CORDIC_CR CORDIC 控制寄存器

地址：请参见表 10-1 CORDIC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-4	RFU	-	保留位，请保持默认值
4	DFSEL	RW	数据格式选择 1：Q23 0：Q15
3	ENABLE	RW	模块使能 1：使能 0：禁止
2	STARTMODE	RW	启动模式选择 1：在 START 寄存器位置位为”1”时进行计算 0：执行 CORDIC_DX 寄存器的写操作后启动计算
1	WORKMODE	RW	CORDIC 计算的工作模式选择 1：圆旋转模式 0：圆向量模式
0	START	WO	在 STARTMODE 设置为”1”时本寄存器位有效，此时，写入”1”且 BSY 位为”0”时为启动一次计算，计算结束后，硬件自动清”0”。

10.6.8. CORDIC_SR CORDIC 状态寄存器

地址：请参见表 10-1 CORDIC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	BSY	RO	为”1”时表示正在进行计算，计算结束后，硬件自动清”0”。

11. 窗口看门狗（WWDG）

11.1. 概述

窗口看门狗通常被用来监测，由外部干扰或不可预见的逻辑条件造成的应用程序背离正常的运行序列而产生的软件故障。除非递减计数器的值在 T6 位变成 0 前被刷新，看门狗电路在达到预置的时间周期时，会产生一个 MCU 复位。如果在递减计数器达到窗口寄存器值之前刷新控制寄存器中的 7 位递减计数器值，也会产生 MCU 复位。这意味着必须在限定的时间窗口内刷新计数器。


11.2. 主要特性

- 可编程的自由运行递减计数器
- 复位条件
  - 当递减计数器值小于 0x40 时复位（如果看门狗已激活）
  - 在窗口之外重载递减计数器时复位（如果看门狗已激活）（请参见图 11-2）
- 提前唤醒中断 (EWI)：当递减计数器等于 0x40 时触发（如果已使能且看门狗已激活）

11.3. 功能说明

如果激活看门狗（WWDG_CR 寄存器中的 WDGA 位置 1），则当 7 位递减计数器（T[6:0]位）从 0x40 滚动到 0x3F（T6 已清零）时会引发复位。当计数器值大于窗口寄存器中所存储的值时，如果软件重载计数器，则会产生复位。

图 11-1 看门狗框图



应用程序在正常运行过程中必须定期地写入 WWDG_CR 寄存器以防止 MCU 发生复位。只有当计数器值低于窗口寄存器值时，才能执行此操作。存储在 WWDG_CR 寄存器中的值必须介于 0xFF 和 0xC0 之间：

11.3.1. 使能看门狗

在系统复位后，看门狗总是处于关闭状态。可通过设置 WWDG_CR 寄存器中的 WDGA 位来使能看门狗，之后除非执行复位操作，否则不能再次关闭。

11.3.2. 控制递减计数器

递减计数器处于自由运行状态：即使禁止看门狗，递减计数器仍继续递减计数。当使能看门狗时，必须将 T6 位置 1，以防止立即复位。

T[5:0] 位包含了看门狗产生复位之前的计时数目；复位前的延时时间在一个最小值和一个最大值之间变化，这是因为写入 WWDG_CR 寄存器时，预分频值是未知的。配置寄存器 (WWDG_CFR) 包含窗口的上限：为防止发生复位，当递减计数器的值低于窗口寄存器值且大于 0x3F 时必须重载。

注意： 可使用 T6 位产生软件复位（将 WDGA 位置 1 并将 T6 位清零）。

11.3.3. 看门狗中断高级特性

如果在产生实际复位之前必须执行特定的安全操作或数据记录，则可使用提前唤醒中断（EWI）。通过设置 WWDG_CFR 寄存器中的 EWI 位使能 EWI 中断。当递减计数器的值为 0x40 时，将生成 EWI 中断。在复位芯片之前，可以使用相应的中断服务程序（ISR）来触发特定操作（例如通信或数据记录）。

在某些应用中，可以使用 EWI 中断来管理软件系统检查和/或系统恢复/功能退化，而不会生成 WWDG 复位。在这种情况下，相应的中断服务程序 （ISR） 可用来重载 WWDG 计数器以避免 WWDG 复位，然后再触发所需操作。

通过将 0 写入 WWDG_SR 寄存器中的 EWIF 位来清除 EWI 中断。


注意： 当由于在更高优先级任务中有系统锁定而无法使用 EWI 中断时，最终会产生 WWDG 复位。

11.4. 如何设置看门狗超时

可以使用图 11-2 中的公式来计算 WWDG 超时。

警告： 写入 WWDG_CR 寄存器时，始终将 1 写入 T6 位，以避免生成立即复位。

图 11-2 窗口看门狗时序图



超时值的计算公式如下：

$t_{WWDG} = t_{PCLK1} \times 4096 \times 2^{WDGTB} \times (t[5:0] + 1)$ (ms)

其中：

t_{WWDG}：WWDG 超时

t_{PCLK1}：APB1 时钟周期，以 ms 为测量单位

有关 TWWDG 的最小值和最大值，请参见下表。

表 11-1 30MHz(fPLCK1)时的超时值

预分频器	WDGTB	最小超时 (µs) T[5:0] = 0x00	最大超时 (ms) T[5:0] = 0x3F
1	0	136.53	8.74
2	1	273.07	17.48
4	2	546.13	34.95
8	3	1092.27	69.91

11.5. 调试模式

当微控制器进入调试模式时（Cortex™-M4F 内核停止），WWDG 计数器会根据 DBG 模块中的 DBG_WWDG_STOP 配置位选择继续正常工作或者停止工作。有关详细信息，请参见相关的 DBG 章节。

11.6. WWDG寄存器列表

WWDG 寄存器基地址: WWDG_BASE = 0x4000 2C00

表 11-2 WWDG寄存器列表

寄存器名称	寄存器地址	寄存器描述
WWDG_CR	WWDG_BASE + 0x00	WWDG 控制寄存器
WWDG_CFR	WWDG_BASE + 0x04	WWDG 配置寄存器
WWDG_SR	WWDG_BASE + 0x08	WWDG 状态寄存器

11.7. WWDG寄存器描述

外设寄存器可支持半字（16 位）或字（32 位）访问。

11.7.1. 控制寄存器 (WWDG_CR)

地址：请参见表 11-2 WWDG 寄存器列表

复位值：0x0000 007F

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	WDGA	RW1	WDGA：激活位 (Activation bit) 此位由软件置 1，只有复位后才由硬件清零。当 WDGA = 1 时，看门狗可产生复位。 0:禁止看门狗 1:使能看门狗
6-0	T[6:0]	RW	T[6:0]：7 位计数器 (MSB 到 LSB) 这些位用来存储看门狗计数器的值。它每隔 (4096 x 2^{WDGTB}) PCLK1 个周期递减一次。当它从 0x40 滚动到 0x3F（T6 清零）时会产生复位。

11.7.2. 配置寄存器（WWDG_CFR）

地址：请参见表 11-2 WWDG 寄存器列表

复位值：0x0000 007F

位域	位符号	权限	说明
31-10	RFU	-	保留位，请保持默认值
9	EWI	RW1	EWI：提前唤醒中断 (Early wakeup interrupt) 置 1 后，只要计数器值达到 0x40 就会产生中断。此中断只有在复位后才由硬件清零。
8-7	WDGTB[1:0]	RW	WDGTB[1:0]：定时器时基 (Timer base) 可按如下方式修改预分频器的时基： 00：CK 计数器时钟 (PCLK1 div 4096) 分频器 1 01：CK 计数器时钟 (PCLK1 div 4096) 分频器 2 10:CK 计数器时钟 (PCLK1 div 4096) 分频器 4 11:CK 计数器时钟 (PCLK1 div 4096) 分频器 8
6-0	W[6:0]	RW	W[6:0]：7 位窗口值 (7-bit window value) 这些位包含用于与递减计数器进行比较的窗口值。

11.7.3. 状态寄存器（WWDG_SR）

地址：请参见表 11-2 WWDG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	EWIF	RW0	EWIF：提前唤醒中断标志 (Early wakeup interrupt flag) 当计数器值达到 0x40 时此位由硬件置 1。它必须由软件通过写入 0 来清零。写入 1 不起作用。如果不使能中断，此位也会被置 1。

12. 独立看门狗（IWDG）

12.1. 概述

此芯片具有两个嵌入式看门狗外设，具有安全性高、定时准确及使用灵活的优点。两个看门狗外设（独立和窗口）均可用于检测并解决由软件错误导致的故障；当计数器达到给定的超时值时，触发一个中断（仅适用于窗口型看门狗）或产生系统复位。

独立看门狗（IWDG）由其专用低速时钟（LSI）驱动，因此即便在主时钟发生故障时仍然保持工作状态。窗口看门狗 （WWDG）时钟由 APB1 时钟经预分频后提供，通过可配置的时间窗口来检测应用程序非正常的过迟或过早的操作。

IWDG 最适合应用于那些需要看门狗作为一个在主程序之外，能够完全独立工作，并且对时间精度要求较低的场合。WWDG 最适合那些要求看门狗在精确计时窗口起作用的应用程序。

12.1.1. 主要特性

- 自由运行递减计数器
- 时钟由独立 RC 振荡器提供（可在待机和停止模式下运行）
- 当递减计数器值达到 0x000 时产生复位（如果看门狗已激活）

12.1.2. 功能说明

图 12-1 给出了独立看门狗模块的功能框图。

当通过对关键字寄存器（IWDG_KR）写入值 0xCCCC 启动独立看门狗时，计数器开始从复位值 0xFFF 递减计数。当计数器计数到终值（0x000）时会产生一个复位信号（IWDG 复位）。任何时候将关键字 0xAAAA 写到 IWWDG_KR 寄存器中，IWDG_RLR 的值就会被重载到计数器，从而避免产生看门狗复位。

12.1.2.1. 硬件看门狗

如果通过芯片选项位使能“硬件看门狗”功能，上电时将自动使能看门狗；如果在计数器计数结束前，若软件没有向关键字寄存器写入相应的值，则系统会产生复位。

12.1.2.2. 寄存器访问保护

IWDG_PR 和 IWDG_RLR 寄存器具有写访问保护。若要修改寄存器，必须首先对 IWDG_KR 寄存器写入代码 0x5555。而写入其他值则会破坏该序列，从而使寄存器访问保护再次生效。这意味着重装载操作（即写入 0xAAAA）也会启动写保护功能。


状态寄存器指示预分频值和递减计数器是否正在被更新。

12.1.2.3. 调试模式

当微控制器进入调试模式时（Cortex™-M4F 内核停止），IWDG 计数器会根据 DBG 模块中的 DBG_IWDG_STOP 配置位选择继续正常工作或者停止工作。有关详细信息，请参见相关的 DBG 章节。

IWDT 功能框图如下图所示：

图 12-1 独立看门狗框图



注意： 看门狗功能由 VDD 电压域供电，在停止模式和待机模式下仍能工作。

表 12-1 32 kHz (LSI) 频率条件下 IWDG 超时周期的最小值/最大值 (1)

预分频系数	PR[2:0]位	最短时间(ms) RL[11:0] = 0x000	最长时间(ms) RL[11:0] = 0xFFF
/4	0	0.125	512
/8	1	0.25	1024
/16	2	0.5	2048
/32	3	1	4096
/64	4	2	8192
/128	5	4	16384
/256	6	8	32768

1：这些时间是按照 32kHz 时钟给出。实际上，MCU 内部的 RC 频率会在 30kHz 到 60kHz 之间变化。此外，即使 RC 振荡器的频率是精确的，确切的时序仍然依赖于 APB 接口时钟与 RC 振荡器时钟之间的相位差，因此总会有一个完整的 RC 周期是不确定的。

12.2. IWDG寄存器列表

IWDG 寄存器基地址: IWDG_BASE = 0x4000 3000

表 12-2 IWDG寄存器列表

寄存器名称	寄存器地址	寄存器描述
IWDG_KR	IWDG_BASE + 0x00	IWDG 关键字寄存器
IWDG_PR	IWDG_BASE + 0x04	IWDG 预分频器寄存器
IWDG_RLR	IWDG_BASE + 0x08	IWDG 重载寄存器
IWDG_SR	IWDG_BASE + 0x0C	IWDG 状态寄存器

12.3. IWDG寄存器描述

外设寄存器可支持半字（16 位）或字（32 位）访问。

12.3.1. 关键字寄存器 (IWDG_KR)

地址：请参见表 12-2 IWDG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	KR	WO	KEY[15:0]：键值 (Key value)（只写位，读为 0000h） 必须每隔一段时间便通过软件对这些位写入键值 AAAAh，否则当计数器计数到 0 时，看门狗会产生复位。 写入键值 5555h 可使能对 IWDG_PR 和 IWDG_RLR 寄存器的访问 写入键值 CCCCh 可启动看门狗（选中硬件看门狗选项的情况除外）

12.3.2. 预分频器寄存器（IWDG_PR）

地址：请参见表 12-2 IWDG 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2-0	PR	RW	PR[2:0]：预分频器 (Prescaler divider) 这些位受写访问保护，请参见第 1.3.2 节。通过软件设置这些位来选择计数器时钟的预分频因子。若要更改预分频器的分频系数，IWDG_SR 的 PVU 位必须为 0。 000：4 分频 001：8 分频 010：16 分频 011：32 分频 100：64 分频 101：128 分频 110：256 分频 111：256 分频

注意：读取该寄存器会返回 VDD 电压域的预分频器值。如果正在对该寄存器执行写操作，则读取的值可能不是最新的/有效的。因此，只有在 IWDG_SR 寄存器中的 PVU 位为 0 时，从寄存器读取的值才有效。

12.3.3. 重载寄存器（IWDG_RLR）

地址：请参见表 12-2 IWDG 寄存器列表

复位值：0x0000 0FFF（待机时复位）

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
11-0	RL	RW	RL[11:0]：看门狗计数器重载值 (Watchdog counter reload value) 这些位受写访问保护，请参见第 1.3.2 节。这个值由软件设置，每次对 IWDR_KR 寄存器写 入值 AAAAh 时，这个值就会重装载到看门狗计数器中。之后，看门狗计数器便从该装载的 值开始递减计数。超时周期由该值和时钟预分频器共同决定。请参见表 85。 若要更改重载值，IWDG_SR 中的 RVU 位必须为 0。

注意：读取该寄存器会返回 VDD 电压域的重载值。如果正在对该寄存器执行写操作，则读取的值可能不是最新的/有效的。因此，只有在 IWDG_SR 寄存器中的 RVU 位为 0 时，从寄存器读取的值才有效。

12.3.4. 状态寄存器（IWDG_SR）

地址：请参见表 12-2 IWDG 寄存器列表

复位值：0x0000 0000（待机时不复位）

位域	位符号	权限	说明
31-2	RFU	-	保留位，请保持默认值
1	RVU	RO	RVU：看门狗计数器重载值更新 (Watchdog counter reload value update) 可通过硬件将该位置 1 以指示重载值正在更新。当在 VDD 电压域下完成重载值更新操作后（需要多达 5 个 RC 40 kHz 周期），会通过硬件将该位复位。 重载值只有在 RVU 位为 0 时才可更新。
0	PVU	RO	PVU：看门狗预分频器值更新 (Watchdog prescaler value update) 可通过硬件将该位置 1 以指示预分频器值正在更新。当在 VDD 电压域下完成预分频器值更新操作后（需要多达 5 个 RC 40 kHz 周期），会通过硬件将该位复位。 预分频器值只有在 PVU 位为 0 时才可更新。

13. 实时时钟（RTC）

13.1. 概述

实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器，在相应软件配置下，可提供时钟日历的功能。修改计数器的值可以重新设置系统当前的时间和日期。

RTC 计数逻辑位于 V_{DD} 域，只要供电域有电，RTC 便会一直运行，不受系统复位影响。

系统复位后，对 RTC 的访问被禁止，这是为了防止对 RTC 的意外写操作。执行以下操作将使能对 RTC 的访问：

- 设置寄存器 RCC_APB1ENR 的 PWREN，使能电源时钟

13.2. 主要特性

- 可编程的预分频系数：分频系数最高为 2^{20}。
- 32 位的可编程计数器，可用于较长时间段的测量。
- 2 个分离的时钟：用于 APB1 接口的 PCLK1 和 RTC 时钟(RTC 时钟的频率必须小于 PCLK1 时钟频率的四分之一以上)。
- 在 PC13 引脚上输出 RTC 校准时钟，RTC 闹钟脉冲或者秒脉冲功能描述
- 可以选择以下三种 RTC 的时钟源：
  - HSE 时钟 2~31 分频输入；
  - LSE 振荡器时钟；
  - LSI 振荡器时钟(详见 RTC 时钟)。
- 2 个独立的复位类型：
  - APB1 接口由系统复位；
  - RTC 核心(预分频器、闹钟、计数器和分频器)由 RTC 域复位。
- 3 个专门的可屏蔽中断：
  - 闹钟中断，用来产生一个软件可编程的闹钟中断。
  - 秒中断，用来产生一个可编程的周期性中断信号(最长可达 1 秒)。
  - 溢出中断，指示内部可编程计数器溢出并回转为 0 的状态。


13.3. 功能描述

13.3.1. 概述

RTC 由两个主要部分组成(参见下图)。第一部分(APB1 接口)用来和 APB1 总线相连。此单元还包含一组 16 位寄存器，可通过 APB1 总线对其进行读写操作。APB1 接口由 APB1 总线时钟驱动，用来与 APB1 总线接口。

另一部分(RTC 核心)由一组可编程计数器组成，分成两个主要模块。第一个模块是 RTC 的预分频模块，它可编程产生最长为 1 秒的 RTC 时间基准 TR_CLK。RTC 的预分频模块包含了一个 20 位的可编程分频器(RTC 预分频器)。如果在 RTC_CR 寄存器中设置了相应的允许位，则在每个 TR_CLK 周期中 RTC 产生一个中断(秒中断)。第二个模块是一个 32 位的可编程计数器，可被初始化为当前的系统时间。系统时间按 TR_CLK 周期累加并与存储在 RTC_ALR 寄存器中的可编程时间相比较，如果 RTC_CR 控制寄存器中设置了相应允许位，比较匹配时将产生一个闹钟中断。

图 13-1 简化的RTC框图



13.3.2. RTC校准

为方便测量，RTC 时钟可以经 64 分频输出到 PC13 引脚上。通过设置 RTC 校验寄存器(RTC_CALR)的 CCO 位来开启这一功能。

通过配置 CAL[6:0]位，此时钟可以最多减慢 121ppm。

13.3.3. 读RTC寄存器

RTC 核完全独立于 RTC APB1 接口。

软件通过 APB1 接口访问 RTC 的预分频值、计数器值和闹钟值。但是，相关的可读寄存器只在与 RTC APB1 时钟进行重新同步的 RTC 时钟的上升沿被更新。RTC 标志也是如此。

这意味着，如果 APB1 接口曾经被关闭，而读操作又是在刚刚重新开启 APB1 之后，则在第一次的内部寄存器更新之前，从 APB1 上读出的 RTC 寄存器数值可能被破坏了(通常读到 0)。下述几种情况下能够发生这种情形：

- 发生系统复位或电源复位
- 系统刚从待机模式唤醒(参见低功耗模式)。
- 系统刚从停机模式唤醒(参见低功耗模式)。

所有以上情况中，APB1 接口被禁止时(复位、无时钟或断电)RTC 核仍保持运行状态。

因此，若在读取 RTC 寄存器时，RTC 的 APB1 接口曾经处于禁止状态，则软件首先必须等待 RTC_CRL 寄存器中的 RSF 位(寄存器同步标志)被硬件置'1'。

注： RTC 的 APB1 接口不受 WFI 和 WFE 等低功耗模式的影响。

13.3.4. 配置RTC寄存器

必须设置 RTC_CRL 寄存器中的 CNF 位，使 RTC 进入配置模式后，才能写入 RTC_PRL、RTC_CNT、RTC_ALR 寄存器。

另外，对 RTC 任何寄存器的写操作，都必须在前一次写操作结束后进行。可以通过查询 RTC_CR 寄存器中的 RTOFF 状态位，判断 RTC 寄存器是否处于更新中。仅当 RTOFF 状态位是'1'时，才可以写入 RTC 寄存器。

配置过程：

1. 查询 RTOFF 位，直到 RTOFF 的值变为'1'
2. 置 CNF 值为 1，进入配置模式
3. 对一个或多个 RTC 寄存器进行写操作
4. 清除 CNF 标志位，退出配置模式
5. 查询 RTOFF，直至 RTOFF 位变为'1'以确认写操作已经完成。

仅当 CNF 标志位被清除时，写操作才能进行，这个过程至少需要 3 个 RTCCLK 周期。

13.3.5. RTC标志的设置

在每一个 RTC 核心的时钟周期中，更改 RTC 计数器之前设置 RTC 秒标志(SECF)。

在计数器到达 0x0000 之前的最后一个 RTC 时钟周期中，设置 RTC 溢出标志(OWF)。

在计数器的值到达闹钟寄存器的值加 1(RTC_ALR+1)之前的 RTC 时钟周期中，设置 RTC_Alarm 和 RTC 闹钟标志(ALRF)。对 RTC 闹钟的写操作必须使用下述过程之一与 RTC 秒标志同步：

■ 使用 RTC 闹钟中断，并在中断处理程序中修改 RTC 闹钟和/或 RTC 计数器。

■ 等待 RTC 控制寄存器中的 SECF 位被设置，再更改 RTC 闹钟和/或 RTC 计数器。

图 13-2 RTC秒和闹钟波形图示例，PR=0003，ALARM=00004





图 13-3 RTC溢出波形图示例，PR=0003



13.4. RTC寄存器列表

RTC 基地址：RTC_BASE = 0x4000 2800

表 13-1 RTC寄存器列表

寄存器名称	寄存器地址	寄存器描述
RTC_CRH	RTC_BASE + 0x00	RTC 控制寄存器高位
RTC_CRL	RTC_BASE + 0x04	RTC 控制寄存器低位
RTC_PRLH	RTC_BASE + 0x08	RTC 预分频装载寄存器高位
RTC_PRLL	RTC_BASE + 0x0C	RTC 预分频装载寄存器低位
RTC_DIVH	RTC_BASE + 0x10	RTC 预分频器余数寄存器高位
RTC_DIVL	RTC_BASE + 0x14	RTC 预分频器余数寄存器低位
RTC_CNTH	RTC_BASE + 0x18	RTC 计数器寄存器高位
RTC_CNTL	RTC_BASE + 0x1C	RTC 计数器寄存器低位
RTC_ALRH	RTC_BASE + 0x20	RTC 闹钟寄存器高位
RTC_ALRL	RTC_BASE + 0x24	RTC 闹钟寄存器低位
RTC_CALR	RTC_BASE + 0x28	RTC 校准寄存器
RTC_CCR	RTC_BASE + 0x2C	RTC 时钟控制寄存器

13.5. RTC寄存器描述

外设寄存器可支持半字（16 位）或字（32 位）访问。

13.5.1. RTC控制寄存器高位 (RTC_CRH)

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-6	RFU	-	保留位，请保持默认值
5	RTCEN	RW	RTC 时钟使能 0：RTC 时钟关闭 1：RTC 时钟使能
4-3	RTCSEL	RW	RTC 时钟源选择 00：无时钟 01：LSE 振荡器作为 RTC 时钟 10：LSI 振荡器作为 RTC 时钟 11：HSE 2~31 分频作为 RTC 时钟 注意：一旦 RTC 启动后，RTC 时钟源被选定，这些位值不能被改变。
2	OWIE	RW	OWIE：允许溢出中断位 (Overflow interrupt enable) 0：屏蔽(不允许)溢出中断 1：允许溢出中断
1	ALRIE	RW	ALRIE：允许闹钟中断 (Alarm interrupt enable) 0：屏蔽(不允许)闹钟中断 1：允许闹钟中断
0	SECIE	RW	SECIE：允许秒中断 (Second interrupt enable) 0：屏蔽(不允许)秒中断 1：允许秒中断

这些位用来屏蔽中断请求。

注意：系统复位后所有的中断被屏蔽，因此可通过写 RTC 寄存器来确保在初始化后没有挂起的中断请求。当外设正在完成前一次写操作时(标志位 RTOFF=0)，不能对 RTC_CRH 寄存器进行写操作。

RTC 功能由这个控制寄存器控制。一些位的写操作必须经过一个特殊的配置过程来完成。

13.5.2. RTC控制寄存器低位 (RTC_CRL)

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 0020

位域	位符号	权限	说明
31-6	RFU	-	保留位，请保持默认值
5	RTOFF	RO	RTOFF：RTC 操作关闭 (RTC operation OFF) RTC 模块利用这位来指示对其寄存器进行的最后一次操作的状态，指示操作是否完成。若此位为‘0’，则表示无法对任何的 RTC 寄存器进行写操作。此位为只读位。 0：上一次对 RTC 寄存器的写操作仍在进行； 1：上一次对 RTC 寄存器的写操作已经完成。
4	CNF	RW	CNF：配置标志 (Configuration flag) 此位必须由软件置‘1’以进入配置模式，从而允许向 RTC_CNT、RTC_ALR 或 RTC_PRL 寄存器写入数据。只有当此位在被置‘1’并重新由软件清‘0’后，才会执行写操作。 0：退出配置模式(开始更新 RTC 寄存器)； 1：进入配置模式。
3	RSF	RW0	RSF：寄存器同步标志 (Registers synchronized flag) 每当 RTC_CNT 寄存器和 RTC_DIV 寄存器由软件更新或清‘0’时，此位由硬件置‘1’。在 APB1 复位后，或 APB1 时钟停止后，此位必须由软件清‘0’。要进行任何的读操作之前，用户程序必须等待这位被硬件置‘1’，以确保 RTC_CNT、RTC_ALR 或 RTC_PRL 已经被同步。 0：寄存器尚未被同步； 1：寄存器已经被同步。
2	OWF	RW0	OWF：溢出标志 (Overflow flag) 当 32 位可编程计数器溢出时，此位由硬件置‘1’。如果 RTC_CRH 寄存器中 OWIE=1，则产生中断。此位只能由软件清‘0’。对此位写‘1’是无效的。 0：无溢出； 1：32 位可编程计数器溢出。
1	ALRF	RW0	ALRF：闹钟标志 (Alarm flag) 当 32 位可编程计数器达到 RTC_ALR 寄存器所设置的预定值，此位由硬件置‘1’。如果 RTC_CRH 寄存器中 ALRIE=1，则产生中断。此位只能由软件清‘0’。对此位写‘1’是无效的。 0：无闹钟； 1：有闹钟。
0	SECF	RW0	SECF：秒标志 (Second flag) 当 32 位可编程预分频器溢出时，此位由硬件置‘1’同时 RTC 计数器加 1。因此，此标志为分辨率可编程的 RTC 计数器提供一个周期性的信号(通常为 1 秒)。如果 RTC_CRH 寄存器中

			SECIE=1，则产生中断。此位只能由软件清除。对此位写‘1’是无效的。 0：秒标志条件不成立； 1：秒标志条件成立。

RTC 的功能由这个控制寄存器控制。当前一个写操作还未完成时(RTOFF=0 时，不能写 RTC_CR 寄存器。

注：

1 任何标志位都将保持挂起状态，直到适当的 RTC_CR 请求位被软件复位，表示所请求的中断已经被接受。

2 在复位时禁止所有中断，无挂起的中断请求，可以对 RTC 寄存器进行写操作。

3 当 APB1 时钟不运行时，OWF、ALRF、SECF 和 RSF 位不被更新。

4 OWF、ALRF、SECF 和 RSF 位只能由硬件置位，由软件来清零。

5 若 ALRF=1 且 ALRIE=1，则允许产生 RTC 全局中断。如果在 EXTI 控制器中允许产生 EXTI 线 17 中断，则允许产生 RTC 全局中断和 RTC 闹钟中断。

6 若 ALRF=1，如果在 EXTI 控制器中设置了 EXTI 线 17 的中断模式，则允许产生 RTC 闹钟中断；如果在 EXTI 控制器中设置了 EXTI 线 17 的事件模式，则这条线上会产生一个脉冲(不会产生 RTC 闹钟中断)。

13.5.3. RTC预分频装载寄存器高位 (RTC_PRLH)

预分频装载寄存器用来保存 RTC 预分频器的周期计数值。它们受 RTC_CR 寄存器的 RTOFF 位保护，仅当 RTOFF 值为’1’时允许进行写操作。

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-4	RFU	-	保留位，请保持默认值
3-0	PRL[19:16]	WO	PRL[19:16]：RTC 预分频装载值高位 (RTC prescaler reload value high) 根据以下公式，这些位用来定义计数器的时钟频率： $f_{TR_CLK} = f_{RTCCLK}/(PRL[19:0]+1)$ 注：不推荐使用 0 值，否则无法正确的产生 RTC 中断和标志位。

13.5.4. RTC预分频装载寄存器低位 (RTC_PRLL)

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 8000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	PRL[15:0]	WO	PRL[15:0]：RTC 预分频装载值低位 根据以下公式，这些位用来定义计数器的时钟频率： $f_{TR_CLK} = f_{RTCCLK}/(PRL[19:0]+1)$

注： 如果输入时钟频率是 32.768kHz(f_{RTCCLK})，这个寄存器中写入 7FFFh 可获得周期为 1 秒钟的信号。

13.5.5. RTC预分频余数寄存器高位 (RTC_DIVH)

在 TR_CLK 的每个周期里，RTC 预分频器中计数器的值都会被重新设置为 RTC_PRL 寄存器的值。用户可通过读取 RTC_DIV 寄存器，以获得预分频计数器的当前值，而不停止分频计数器的工作，从而获得精确的时间测量。此寄存器是只读寄存器，其值在 RTC_PRL 或 RTC_CNT 寄存器中的值发生改变后，由硬件重新装载。

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2	RTC_DIV[19:16]	RO	RTC_DIV[19:16]：RTC 时钟分频器余数高位 (RTC clock divider high)

13.5.6. RTC预分频余数寄存器低位 (RTC_DIVL)

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 8000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	RTC_DIV[15:0]	RO	RTC_DIV[15:0]：RTC 时钟器余数低位 (RTC clock divider low)

13.5.7. RTC计数器寄存器高位 (RTC_CNTH)

RTC 核有一个 32 位可编程的计数器，可通过两个 16 位的寄存器访问。计数器以预分频器产生的 TR_CLK 时间基准为参考进行计数。RTC_CNT 寄存器用来存放计数器的计数值。他们受 RTC_CR 的位 RTOFF 写保护，仅当 RTOFF 值为‘1’时，允许写操作。在高或低寄存器(RTC_CNTH 或 RTC_CNTL)上的写操作，能够直接装载到相应的可编程计数器，并且重新装载 RTC 预分频器。当进行读操作时，直接返回计数器内的计数值(系统时间)。

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	RTC_CNT[31:16]	RW	RTC_CNT[31:16]：RTC 计数器高位 (RTC counter high) 可通过读 RTC_CNTH 寄存器来获得 RTC 计数器当前值的高位部分。要对此寄存器进行写操作前，必须先进入配置模式。

13.5.8. RTC计数器寄存器低位 (RTC_CNTL)

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	RTC_CNT[15:0]	RW	RTC_CNT[15:0]：RTC 计数器低位。 可通过读 RTC_CNTL 寄存器来获得 RTC 计数器当前值的低位部分。要对此寄存器进行写操作，必须先进入配置模式。

13.5.9. RTC闹钟寄存器高位 (RTC_ALRH)

当可编程计数器的值与 RTC_ALR 中的 32 位值相等时，即触发一个闹钟事件，并且产生 RTC 闹钟中断。此寄存器受 RTC_CR 寄存器里的 RTOFF 位写保护，仅当 RTOFF 值为‘1’时，允许写操作。

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 FFFF

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	RTC_ALR[31:16]	WO	RTC_ALR[31:16]：RTC 闹钟值高位 (RTC alarm high) 此寄存器用来保存由软件写入的闹钟时间的高位部分。要对此寄存器进行写操作，必须先进入配置模式。

13.5.10. RTC闹钟寄存器低位 (RTC_ALRL)

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 FFFF

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	RTC_ALR[15:0]	WO	RTC_ALR[15:0]：RTC 闹钟值低位 (RTC alarm low) 此寄存器用来保存由软件写入的闹钟时间的低位部分。要对此寄存器进行写操作，必须先进入配置模式。

13.5.11. RTC校准寄存器 (RTC_CALR)

地址：请参见表 13-1 RTC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-10	RFU	-	保留位，请保持默认值
9	ASOS	RW	ASOS：闹钟或秒输出选择(Alarm or second output selection) 当设置了 ASOE 位，ASOS 位可用于选择在 PC13 引脚上输出的是 RTC 秒脉冲还是闹钟脉冲信号。 0：输出 RTC 闹钟脉冲 1：输出秒脉冲
8	ASOE	RW	ASOE：允许输出闹钟或秒脉冲(Alarm or second output enable) 根据 ASOS 位的设置，该位允许 RTC 闹钟或秒脉冲输出到 PC13 引脚上。输出脉冲的宽度为一个 RTC 时钟的周期。
7	CCO	RW	CCO：校准时钟输出(Calibration clock output) 0：无影响 1：此位置 1 可以在 PC13 引脚输出经 64 分频后的 RTC 时钟。 注：当 VDD 供电断开时，该位被清除。
6-0	CAL[6:0]	RW	CAL[6:0]：校准值(Calibration value) 校准值表示在每 2^{20} 个时钟脉冲内将有多少个时钟脉冲被跳过。这可以用来对 RTC 进行校准，以 $1000000/2^{20}$ppm 的比例减慢时钟。 RTC 时钟可以被减慢 0~121ppm。

注意：RTC_OUT 会输出秒脉冲、闹钟匹配事件和 RTC 时钟，具体输出哪一个取决于 bit7 和 bit9 的设置状态 [9,7]=[0,0]输出闹钟匹配事件，[9,7]=[0,1]输出 RTC 时钟，[9,7]=[1,0]输出秒脉冲，[9,7]=[1,1]输出秒脉冲。

14. 高级定时器（TIM1&TIM8）

14.1. 概述

高级定时器 (TIM1&TIM8) 包含一个 16bit 自动重装载计数器，并由一个可编程的预分频器驱动，以下仅以 TIM1 为例。TIM1 支持定时、计数、复位、门控、触发和编码器等多种工作模式，带 4 路独立的捕获 / 比较通道，可实现 4 路独立 PWM 输出或 3 对带死区互补 PWM 输出或对 4 路输入进行捕获。可用于基本的定时/计数、测量输入信号的脉冲宽度和周期、产生输出波形（PWM、单脉冲、插入死区时间的互补 PWM 等）。

14.2. 主要特性


高级定时器主要特性：

- 16bit 递增、递减和递增 / 递减自动重载计数器
- 可编程预分频器支持 1,2,3,4,…,65536 分频
- 支持单次计数模式和连续计数模式
- 4 路独立输入捕获和输出比较通道
- 死区时间可编程的互补 PWM 输出
- 支持 2 个刹车输入
- 触发输入信号（TRGI）控制定时器实现多种从模式
- 定时器级联 ITR 和片内外设互联 ETR
- 支持针对定位的增量 (正交) 编码器和霍尔传感器电路
- 多种事件发生时产生中断/DMA 请求
  - 更新事件
  - 触发事件
  - 输入捕获
  - 输出比较
  - 换向事件
  - 刹车事件
  - 编码器事件

14.3. 功能描述

14.3.1. 功能框图

图 14-1 高级定时器功能框图



1. 内部刹车事件源可以是：

- 由 CSS 生成的时钟故障事件。
- PVD 输出
- SRAM 奇偶校验错误信号
- Cortex®-M4 LOCKUP (Hardfault) 输出
- VCx 输出，x = 0、1、2

14.3.2. 时钟源


计数器的计数时钟源可由内部时钟 PCLK、触发信号 TRGI 或外部触发输入信号 ETRF 提供，经预分频器 TIM1_ PSC 分频后驱动计数器进行计数。不同工作模式下具有不同时钟源，具体请参见 1.3.3 工作模式。

14.3.3. 预分频器

预分频器对 CK_PSC 时钟进行分频，得到计数时钟 CK_CNT，以驱动计数器计数。分频系数通过 TIM1_PSC 寄存 器进行设置，支持 1、2、3、4、…、65536 分频。

TIM1_PSC 寄存器具有缓冲功能，可在运行中修改，新的预分频值将在下一个更新事件发生时生效。 下图给出了运行过程中预分频器的分频由 1 变为 2 时的时序图。

图 14-2 预分频器分频由 1 变为 2 时的时序图



14.3.4. 计数器与计数模式

计数器可设置为递增计数（边沿对齐模式）、递减计数（边沿对齐模式）或递增 / 递减双向计数（中心对齐模式）。具体通过控制寄存器 TIM1_CR1 的 CMS 和 DIR 位域进行配置，如下表所示：

表 14-1 计数模式

ATIM_CR1.CMS	ATIM_CR1.DIR	计数模式
00	0	递增计数 边沿对齐模式
	1	递减计数 边沿对齐模式
01	-	中心对齐模式 1
10	-	中心对齐模式 2
11	-	中心对齐模式 3

当设置 TIM1_CR1 寄存器的 CEN 位域为 1 时，计数器开始按设定模式计数，注意计数器将在 CEN 位置 1 时刻的 一个时钟周期后开始计数。

14.3.4.1.递增计数模式

在递增计数模式下，计数器从 0 开始递增计数到重载值 ARR，然后重新从 0 开始递增计数，同时生成计数器上溢 出事件并产生上溢出信号 OV（OV 信号会自动清除）。

如果使用了重复计数器，则当溢出次数达到重复值加 1（REP+1）时，将产生更新事件 UEV（U EV 信号会自动清除）， 否则，将在每次计数器上溢时产生更新事件 UEV，计数器更新中断标志位 TIM1_ISR.UIF 被硬件置位，如果允许中断（设置 TIM1_IER.UIE 为 1）和 DMA 功能，将产生中断和 DMA 请求，设置 TIM1_ICR.UIF 为 0 清除该标志位。

以下是计数器在不同时钟频率下的操作示例，其中 TIM1_ARR =0x36、TIM1_RCR=0x00。

图 14-3 递增计数，内部时钟分频因子为1




图 14-4 递增计数，内部时钟分频因子为2




图 14-5 递增计数，内部时钟分频因子为4




图 14-6 递增计数，内部时钟分频因子为N




图 14-7 递增计数，当重载缓存禁止时的更新事件（TIM1_CR1.ARPE=0）





图 14-8 递增计数，当重载缓存使能时的更新事件（TIM1_CR1.ARPE=1）



14.3.4.2.递减计数模式

在边沿对齐模式下设置控制寄存器 TIM1_CR1 的 DIR 位为 1 时，计数器工作在递减计数模式。

在递减计数模式下，硬件自动加载 ARR 值到计数器 CNT，计数器开始递减计数到 0，然后重新装载 ARR 值递减计数，同时生成计数器下溢出事件并产生下溢出信号 UND（UND 信号会自动清除）。

如果使用了重复计数器，则当溢出次数达到重复值加 1（REP+1）时，将产生更新事件 UEV（U EV 信号会自动清除）， 否则，将在每次计数器下溢时产生更新事

件 UEV，计数器更新中断标志位 TIM1_ISR.UIF 被硬件置位，如果允许中断（设置 TIM1_IER.UIE 为 1）和 DMA 功能，将产生中断和 DMA 请求，设置 TIM1_ICR.UIF 为 0 清除该标志位。

以下是计数器在不同时钟频率下的操作示例，其中 TIM1_ARR =0x36、TIM1_RCR =0x00。

图 14-9 递减计数，内部时钟分频因子为 1




图 14-10 递减计数，内部时钟分频因子为 2




图 14-11 递减计数，内部时钟分频因子为 4





图 14-12 递减计数，内部时钟分频因子为 N



14.3.4.3.中心对齐模式（递增 / 递减计数）

在中心对齐模式下，计数器从 0 开始递增计数到 ARR-1，产生一个计数器上溢出事件，然后从 ARR 值开始递减计 数到 1 并产生一个计数器下溢出事件，之后重新从 0 开始递增计数。

中心对齐模式包括中心对齐模式 1、中心对齐模式 2 和中心对齐模式 3，三种模式在计数方式上完全相同，只是 输出比较中断标志的置位时机不同，具体请参见 1.9.1 TIM1_CR1 控制寄存器 1 的 CMS 位域说明。

在中心对齐模式下，控制寄存器 TIM1_CR1 的 DIR 位不能由软件写入，但可以读出，DIR 由硬件更新并指示当前 的计数方向。启动中心对齐模式时，计数器将根据当前的 DIR 位域值进行递增或递减计数。不能同时通过软件修 改 DIR 和 CMS 位域。

如果使用了重复计数器，则当溢出次数达到重复值加 1（REP+1）时，将产生更新事件 UEV（U EV 信号会自动清除）， 否则，将在每次计数器下溢时产生更新事件 UEV，计数器更新中断标志位 TIM1_ISR.UIF 被硬件置位，如果允许中断（设置 TIM1_IER.UIE 为 1）和 DMA 功能，将产生中断和 DMA 请求，设置 TIM1_ICR.UIF 为 0 清除该标志位。

不建议在运行中心对齐模式时对计数器执行写操作，否则将发生意想不到的结果。尤其是：

- 如果在计数器 CNT 中写入大于自动重载值 ARR 的值 (CNT>ARR)，则不会更新方向。例如，如果计数器之前 是递增计数，则继续递增计数。
- 如果向计数器 CNT 写入 0 或 ARR 值，计数方向会更新，但不生成更新事件 UEV。

使用中心对齐模式最为保险的方法是：在启动计数器前通过软件生成更新事件 UEV（设置 TIM1_EGR.UG 为 1）， 并且不要在计数器运行过程中对其执行写操作。

以下是计数器在不同时钟频率下的操作示例，未使用重复计数器。

图 14-13 中心对齐模式，内部时钟分频因子为 1，ARR=0x06




图 14-14 中心对齐模式，内部时钟分频因子为2




图 14-15 中心对齐模式，内部时钟分频因子为 4，ARR=0x36




图 14-16 中心对齐模式，内部时钟分频因子为 N




图 14-17 中心对齐模式，当重载缓存禁止时的更新事件（TIM1_CR1.ARPE=0）





图 14-18 中心对齐模式，当重载缓使能时的更新事件（TIM1_CR1.ARPE=1）



14.3.5. 重载寄存器

自动重载寄存器 TIM1_ARR 具有缓存功能，通过控制寄存器 TIM1_CR1 的 ARPE 位域开启或关闭。

当计数器处于停止状态或是缓存功能关闭时，更新重载寄存器 ARR 将会立即更新其影子寄存器。当定时器处于运 行状态且缓存功能有效时，修改重载寄存器 ARR 将不会立即更新影子寄存器，仅当生成更新事件 UEV 时才会将 重载寄存器 ARR 的值更新到影子寄存器中。

14.3.6. 重复计数器

启动 TIM1 会自动加载重复计数寄存器 TIM1_RCR 的 REP 值到重复计数器，在主计数器产生溢出时自动减 1。


使用重复计数器功能（TIM1_RCR 的 REP 设置不为 0） 时，只有当重复计数器减为 0 时，主计数器的溢出才会触 发更新事件 UEV。

通过软件更新 UG 或从模式复位时，会立即产生更新事件 UEV，不关心当前重复计数器的值，并且，TIM1_RCR 寄存器中 REP 的内容将立即加载到重复计数器。

在中心对齐模式下，如果重复值 REP 为奇数，根据写入 TIM1_RCR 寄存器以及启动计数器的时机，更新事件将 在上溢或下溢时发生：如果在启动计数器前写入 RCR 寄存器，则更新事件 UEV 在上溢时发生；如果在启动计数 器后写入 RCR 寄存器，则更新事件 UEV 在下溢时发生。

下图是不同重复计数值，在不同计数模式下产生更新事件 UEV 的示例：

图 14-19 重复计数示例



14.3.7. 更新事件UEV

允许通过控制寄存器 TIM1_CR1 的 UDIS 位域来禁止或使能更新。 使能 UEV

设置 UDIS 位域为 0 使能 UEV，此时根据 URS 位域可选择更新请求源，如下表所示。

表 14-2 更新源设置

ATIM_CR1.URS	更新源
0	计数器上溢出，下溢出 UG 置位 通过从模式控制器生成的更新事假
1	计数器上溢出，下溢出

当发生更新事件时，将进行以下动作：

1. 重新初始化计数器：

递减计数（边沿对齐模式）：重新加载自动重载值 TIM1_ARR； 中心对齐模式或递增计数（边沿对齐模式）：计数器清零。

2. 如果使能了重复计数器，重复计数器中将重新装载 TIM1_RCR 寄存器的内容。
3. 如果使用了缓存寄存器功能，将更新对应的预装载寄存器到其影子寄存器。
4. 预分频器的计数器被清零，TIM1_PSC 中新的预分频值生效。
5. 事件更新中断标志位 TIM1_ISR.UIF 被硬件置位。

当发生一个更新事件 UEV 时，事件更新中断标志位 TIM1_ISR.UIF 会被硬件置位， 如果允许中断（设置 TIM1_ IER.UIE 为 1），将产生一个更新中断请求，设置 TIM1_ICR.UIF 为 0 可清除该标志位。

注意：

如果使用了重复计数器（TIM1_RCR.REP 不为 0），只有在计数次数达到重复计数次数（TIM1_RCR.REP 达到 0） 时，才会产生更新事件 UEV。

禁止 UEV

设置 UDIS 位域为 1 禁止 UEV，不再生成任何更新事件。

如果使用了缓存寄存器功能，对应的各影子寄存器的值保持不变。但如果 UG 位置 1，或者从从模式控制器接收到硬件复位，则会重新初始化计数器和预分频器的计数器。

14.3.8. 单脉冲模式

计数器可工作在单次计数或连续计数模式下，通过控制寄存器 TIM1_CR1 的 OPM 位域来选择。

单次计数模式


设置 TIM1_CR1.OPM 为 1，使定时器工作在单次计数模式下。

启动计数器后，计数器 CNT 在 CK_CNT 时钟的驱动下计数，在发生下一更新事件时，计数器停止计数，同时 TIM1_CR1.CEN 被硬件自动清零。

可以通过从模式控制器启动计数器，配合定时器的输出比较模式，使得计数器在一个触发信号的触发下启动，并 在一段可编程的延时后产生一个脉宽可编程的单脉冲。如下图所示，定时器在检测到触发信号的有效边沿时开始 计数，延迟 tDELAY 之后，在比较输出端口上产生一个宽度为 tPULSE 的正脉冲。其中 tDELAY 由计数寄存器 TIM1_CNT 的初值和捕获 / 比较寄存器 TIM1_CCRy 的差值确定，tPULSE 由自

动重载寄存器 TIM1_ARR 和捕获 / 比较寄存器 TIM1_CCRy 的差值来确定。

图 14-20 单脉冲输出示例（递增计数模式）



采样触发输入到激活 OC 输出需要多个时钟周期，可设置比较模式寄存器 TIM1_CCMRxCMP 的 OCyFE 位域为 1， 以缩短 OC 输出延迟时间。

连续计数模式

设置 TIM1_CR1.OPM 为 0，使定时器工作在连续计数模式下，计数器在发生更新事件时不会停止计数。

14.3.9. 外部触发输入通道

外部触发输入信号 ETR 可用作从模式控制器的触发输入 (TRGI)，也可用作计数器的计数时钟，具体请参见 1.3.2 工作模式。可对 ETR 信号进行输入控制，包括极性选择和边沿检测、预分频和滤波。

极性选择和边沿检测

从模式控制寄存器 TIM1_SMCR 的 ETP 位域用于选择 ETR 输入信号的触发极性。当设置 ETP 为 0 时，ETR 不反相，高电平或上升沿有效；当 ETP 设置为 1 时，ETR 反相，低电平或下降沿有效。

预分频器

外部触发信号 ETRP 频率不得超过 PCLK 频率的 1/4。当 ETRP 的频率较高时，用户应通过适当的 ETPS 预分频器 设置对外部信号进行分频，以降低 ETRP 频率，可设置分频系数为 1、2、4、8。

滤波器

滤波器采用数字滤波方式，以一定频率对输入信号进行采样，当连续采样到 N 个相同电平时信号有效，否则信号 无效，以此滤除高频杂波信号。

ETR 输入信号的滤波器由从模式控制寄存器 TIM1_SMCR 的 ETF 位域进行配置，可设置采样频率和采样点的个数。 采样频率 fSAMPLING 由 fDTS 分频后的时钟提供，fDTS 是 fPCLK 分频后得到的频率，分频因子由 TIM1_CR1 寄存器的 CKD 位域配置，可设置 1、2、4 分频。

14.3.10. 输入捕获通道

TIM1 支持 4 个输入捕获通道 TI1/2/3/4，可用作捕获命令。其中 TI1 和 TI2 还可用作从模式控制器的触发输 入 (TRGI) 和编码器接口输入。

支持对 TIy 信号进行输入控制，包括滤波、边沿检测和预分频。

滤波器

滤波阶段以一定频率对相应的 TIy 输入信号进行采样，生成滤波后信号 TIyF。

TIy 输入信号的滤波器由捕获模式寄存器 TIM1_CCMRxCAP 的 ICyF 位域进行配置，可设置采样频率和采样点的个 数。采样频率 fSAMPLING 由 fPCLK 或 fDTS 分频后的时钟提供，fDTS 是 fPCLK 分频后得到的频率，分频因子由 TIM1_CR1 寄 存器的 CKD 位域配置，可设置 1、2、4 分频。

边沿检测

带有极性选择功能的边沿检测器可生成一个 TIxFPx 信号，具体有效极性请参见 TIM1_CCER 捕获 / 比较 使能寄存器的 CCyNP 和 CCyP 位域。

预分频器


TIy 信号用于输入捕获时，可对捕获通道信号 ICy 进行分频，通过捕获模式寄存器 TIM1_CCMRxCAP 的 ICyPSC 位 域进行控制，支持 1、2、4、8 分频。

14.3.11. 输出比较通道

TIM1 支持 4 个独立输出比较通道 CH1/2/3/4（所有通道均支持互补输出 CHyN），每个通道均由一个捕获 / 比较寄存器（包括一个影子寄存器）和一个输出阶段（比较器和输出控制）组成。

输出控制单元用于比较匹配时，控制输出端口的波形，可配置输出比较模式、输出极性选择和输出使能等。以比较通道 1 为例，其框图如下图所示：

图 14-21 输出比较 1 通道



14.3.12. 工作模式

TIM1 支持多种工作模式，具体由从模式控制寄存器 TIM1_SMCR 的 SMS 位域来配置：

表 14-3 TIM1工作模式

ATIM_SMCR.SMS	从模式选择
0000	禁止从模式，使用内部时钟
0111	外部时钟模式 1
0100	复位模式
0101	门控模式
0110	触发模式
1000	组合复位+触发模式
1001	组合复位+复位模式
1110	正交编码模式 *1 模式
1111	正交编码模式 *1 模式
0001	正交编码模式 *2 模式
0010	正交编码模式 *2 模式
0011	正交编码模式 *4 模式
1010	编码模式（时钟+方向）*2 模式
1011	编码模式（时钟+方向）*1 模式
1100	编码模式（带方向时钟）*2 模式
1101	编码模式（带方向时钟）*1 模式

注 1：

从模式选择位包括 TIM1_SMCR[16]和 TIM1_SMCR[2:0]，需组合配置。

注 2：

从模式选择位 SMS[3:0]支持预装载功能，请参见 SMSPE 和 SMSPS 位域说明。

14.3.12.1. 内部时钟模式

当从模式控制寄存器 TIM1_SMCR 的 SMS 位域为 0x0 时，禁止定时器从模式，预分频器时钟直接由内部时钟 PCLK 提供。设置 TIM1_CR1.CEN 为 1，将使能计数器开始计数。

14.3.12.2. 外部时钟模式

外部时钟模式 1

当从模式控制寄存器 TIM1_SMCR 的 SMS 位域为 0x7 时，由所选触发信号(TRGI) 的上升沿提供计数器时钟。 TRGI 信号有多种触发选择，具体通过 TIM1_SMCR 寄存器的 TS 位域进行选择，如下表所示：

表 14-4 TRGI信号来源

ATIM_SMCR.TS 位域值	TRGI 信号来源
00111	外部触发输入 ETRF
000xx/01xxx/10000	内部触发 ITR0-12
00100	TI1 边沿检测器 TI1F_ED
00101	滤波后的定时器输入 TI1FP1
00110	滤波后的定时器输入 TI1FP2


ETR 输入信号来源可以是外部 TIM1_ETR/GTIM_ETR 引脚，也可以是片内其他外设。选择 TIM1_ETR 为 TRGI 信号源时， 可通过 TIM1_SMCR.ETP 选择外部触发极性， 通过 TIM1_SMCR.ETPS 设置预分频，通过 TIM1_SMCR.ETF 进行滤波控制。

内部触发 ITR 来源为 BTIM 和 GTIM 的触发输出信号 TRGO 以及 UART 的 TXD/RXD 信号。

TI1 和 TI2 都具有滤波和边沿检测功能，TI1 和 TI2 分别通过捕获模式寄存器 TIM1_CCMR1CAP 的 IC1F 和 IC2F 位 域进行滤波控制，分别通过捕获 / 比较使能寄存器 TIM1_CCER 的 CC1P/CC1NP 和 CC2P/CC2NP 位域进行边沿检测。

外部时钟模式 1 连接示意图如下图所示：


图 14-22 外部时钟模式 1 连接图



当 TRGI 出现有效边沿时，TIM1_ISR.TIF 标志将置 1，向 TIM1_ICR.TIF 写 0 可清除该标志。

下图所示为配置 TI1 上升沿的外部时钟模式 1 时序图，TI1 的上升沿与实际计数器时钟之间的延迟是由于 TI1 输 入的重新同步电路引起的。

图 14-23 外部时钟模式 1 时序示例




外部时钟模式 2

设置从模式控制寄存器 TIM1_SMCR 的 ECE 位域为 1，使能外部时钟模式 2。该模式下，计数器时钟由 ETRF 信 号的任意有效边沿提供，与选择外部时钟模式 1 并将 TRGI 连接到 ETRF（SMS=0111 且 TS=00111）具有相同效果， 连接框图可参见图 14-22 外部时钟模式 1 连接图。

外部时钟模式 2 可以和以下从模式同时使用：复位模式、门控模式和触发模式，此时从模式下的 TRGI 不得连 接 ETRF（即 TS 位域不能设置为 0x7） 。如果同时使能外部时钟模式 1 和外部时钟模式 2，则外部时钟输入为 ETRF。外部时钟模式 2 不能与编码器模式同时使用。

下图所示为 ETR 设置为 2 分频时的外部时钟模式 2 的时序示例，ETR 的上升沿与实际计数器时钟之间的延迟是由 ETRP 信号的重新同步电路引起的，因此计数器可以正确捕获的最大频率最高为内部时钟 PCLK 频率的 1/4，当 ETRP 信号变快时，用户应对外部信号进行适当的分频。

图 14-24 外部时钟模式 2 时序示例



14.3.12.3. 复位模式

当从模式控制寄存器 TIM1_SMCR 的 SMS 位域为 0x4 时，TIM1 配置为复位模式，计数器的复位由 TRGI 信号控制。 TRGI 信号的来源由从模式控制寄存器 TIM1_SMCR 的 TS 位域控制，可参见表 1-4 TRGI 信号来源。

当检测到有效的触发输入（TRGI）时，将产生以下影响：


1. 重新初始化计数器和预分频器的计数器；

2. 如果控制寄存器 TIM1_CR1 的 URS 位域为 0，则会产生更新事件 UEV，事件更新中断标志 TIM1_ISR.UIF 置 1，可产生中断请求；

3. 触发中断标志 TIM1_ISR.TIF 置 1，可产生中断请求。

下图所示为复位模式时序图示例。设置 TIM1_CR1.CEN 为 1 使能计数器，计数器根据计数时钟 CK_CNT 正常计数， 当 TI1 出现上升沿时，计数器清零并重新从 0 开始计数，同时 TIM1_ISR.TIF 标志位置 1。TI1 的上升沿与实际计数器复位之间的延迟是由 TI1 输入的重新同步电路引起的。

图 14-25 复位模式时序




14.3.12.4. 门控模式

当从模式控制寄存器 TIM1_SMCR 的 SMS 位域为 0x5 时，TIM1 配置为门控模式。在该模式下，触发输入 (TRGI) 为高电平且 TIM1_CR1.CEN 为 1 时，启动计数器计数； 触发输入 (TRGI) 为低电平或 TIM1_CR1.CEN 为 0 时，计数器立即停止计数（但不复位）。计数器的启动和停止都被控制。

TRGI 信号的来源由从模式控制寄存器 TIM1_SMCR 的 TS 位域控制，但需注意门 控模式下不能选择 TI1F_ED 作为触发输入。

下图所示为门控模式时序图示例。当 TI1 为高电平时，计数器启动计数；当 TI1 为低电平时，计数器暂停计数。计数器启动和停止时，TIM1_ISR.TIF 标志位都会置 1。TI1 的边沿与实际计数器使能信号 CNT_EN 之间的延迟是 由 TI1 输入的重新同步电路引起的。

图 14-26 门控模式时序



14.3.12.5. 触发模式

当从模式控制寄存器 TIM1_SMCR 的 SMS 位域为 0x6 时，TIM1 配置为触发模式。在该模式下，设置 TIM1_CR1. CEN 为 1 或触发信号 TRGI 出现上升沿时，触发启动计数器计数（但不复位）。


TRGI 信号的来源由从模式控制寄存器 TIM1_SMCR 的 TS 位域控制。 当检测到有效的触发信号时，将产生以下影响：

1. TIM1_CR1.CEN 被硬件置位；
2. 触发中断标志位 TIM1_ISR.TIF 置 1，可产生中断请求；
3. 计数器启动，开始计数。

下图所示为触发模式时序图示例。当 TI1 出现上升沿时，计数器启动计数，同时 TIM1_ISR.TIF 标志位置 1。TI1 的上升沿与实际计数器启动之间的延迟是由 TI1 输

入的重新同步电路引起的。

图 14-27 触发模式时序



14.3.12.6. 组合复位+触发模式

当从模式控制寄存器 TIM1_SMCR 的 SMS 位域为 0x8 时，TIM1 配置为组合复位 + 触发模式。在该模式下，出现 所选触发输入 (TRGI) 上升沿时，将重新初始化计数器并启动计数器，同时触发中断标志 TIM1_ISR.TIF 置 1。如果 控制寄存器 TIM1_CR1 的 URS 位域为 0，则会产生更新事件 UEV，事件更新中断标志 TIM1_ISR.UIF 会被硬件置位。

TRGI 信号的来源由从模式控制寄存器 TIM1_SMCR 的 TS 位域控制。

14.3.12.7. 组合门控+复位模式


当从模式控制寄存器 TIM1_SMCR 的 SMS 位域为 0x9 时，TIM1 配置为组合门控 + 复位模式。在该模式下，计数 器的启动和停止都被控制，触发输入 (TRGI) 为高电平且 TIM1_CR1.CEN 为 1 时，启动计数器计数；触发输入 (TRGI) 为低电平时，计数器立即停止计数，并被复位。计数器启动和停止时，TIM1_ISR.TIF 标志位都会置 1；计数器复位时， TIM1_ISR.UIF 标志位置 1。

TRGI 信号的来源由从模式控制寄存器 TIM1_SMCR 的 TS 位域控制。

14.3.12.8. 正交编码器模式

TIM1 支持正交编码器模式，用于接收并解码正交编码器的信号。在该模式下，允许通过 CH1、CH2 引脚与外部 的正交编码器直接连接，根据输入信号的跳变顺序，实现计数器自动递增或递减计数，计数器值始终表示编码器 的位置。其功能框图如下图所示：

图 14-28 编码器模式框图



CH1 和 CH2 输入信号具有滤波和极性选择功能，分别通过 TIM1_CCMR1CAP

寄存器的 IC1F 和 IC2F 位域进行滤 波控制，通过 TIM1_CCER 寄存器的 CC1P 和 CC2P 位域选择输入极性，CC1NP 和 CC2NP 位域必须保持清零。

设置 TIM1_CR1.CEN 为 1 使能计数器，计数器将由通道 CH1 和 CH2 引脚输入信号经滤波和极性选择后的信号 TI1FP1 和 TI2FP2 的每次有效跳变驱动，根据两个输入信号的跳变顺序，产生了计数脉冲和方向信号，参见表 14-5 计数方向和编码器信号的关系。编码器当前计数方向标志 TIM1_CR1.DIR 由硬件自动设置和清除，且在任何 输入（CH1 或 CH2）发生信号转换时，都会计算 DIR 位，无论计数器是仅在 TI1FP1 或 TI2FP2 边沿处计数，还是同时在 TI1FP1 和 TI2FP2 处计数。

TIM1 支持多种正交编码计数模式，通过从模式控制寄存器 TIM1_SMCR 的 SMS 位域进行设置，不同模式下计数 方向和编码器信号的关系如下表所示：

表 14-5 计数方向和编码器信号的关系

模式	SMS	信号的电平		TI1FP1		TI2FP2	
		TI2FP2	TI1FP1	上升	下降	上升	下降
在 TI1FP1 边沿计数*1 模式	1110	高		向下计数	向上计数	不计数	不计数
		低		不计数	不计数	不计数	不计数
在 TI2FP2 边沿计数*2 模式	1111		高	不计数	不计数	向上计数	向下计数
			低	不计数	不计数	不计数	不计数
在 TI1FP1 边沿计数*2 模式	0001	高		向下计数	向上计数	不计数	不计数
		低		向上计数	向下计数	不计数	不计数
在 TI2FP2 边沿计数*2 模式	0010		高	不计数	不计数	向上计数	向下计数
			低	不计数	不计数	向下计数	向上计数
TI1FP1/TI2FP2 边沿计数*4 模式	0011	高	高	向下计数	向上计数	向上计数	向下计数
		低	低	向上计数	向下计数	向下计数	向上计数

编码器输出的第三个信号表示机械零点，可以把它连接到外部触发输入引脚上，用以触发计数器复位。

下图是一个正交编码计数模式 -x4 模式的操作实例，显示了计数信号的产生和方向控制。它还显示了当选择了双 边沿时，输入抖动是如何被抑制的；抖动可能会在传感器的位置靠近一个转换点时产生。

图 14-29 正交编码器模式 -x4 模式操作示例





图 14-30 各正交编码器模式计数示例



编码器模式可以提供传感器当前位置的相关信息。计数器根据编码器输出的脉冲自动进行递增或递减计数，当前计数器值即表示编码器当前位置。使用另一个配置为捕获模式的定时器，可以捕获编码器信号的上升沿或下降沿，并记录其时间戳，通过测量两个事件之间的时间间隔，可以计算出相应的动态信息，如速度、加速度和减速度；可以使用指示机械零位的编码器输出来实现此目的，通过测量从机械零位到其他位置的时间间隔，可以计算出相 对于零位的位置和速度变化。

14.3.12.9. 时钟加方向编码器模式


定时器还支持时钟加方向的编码器模式，需配置从模式控制寄存器 TIM1_SMCR 的 SMS 位域为 0xA 或 0xB，分别 对应 x2 模式和 x1 模式。

带方向的编码器通常具有两个输出信号：时钟信号和方向信号，使用时钟信号可以计算出旋转编码器的旋转速度 和位置变化，而方向信号可以用来确定旋转的方向。在 x2 模式，计数器在时钟信号的上升沿和下降沿计数；在 x1 模式，计数器根据 CC2P 位域的值在单个时钟边沿计数，CC2P 为 0 对应上升沿敏感，CC2P 为 1 对应下降沿敏感。 CH1 通道上方向信号的极性由 CC1P 位设置：CC1P 为 0 对应正极性（当 CH1 为高电平时递增计数，当 CH1 为低电平时递减计数），CC1P 为 1 对应负极性（当 CH1 为低电平时递增计数，当 CH1 为高电平时递减计数）。

下图显示了时钟加方向编码器模式下的计数器计数实例，示例中 CH1 和 CH2 输

入均不反相。

图 14-31 时钟加方向编码器模式计数示例



14.3.12.10. 定向时钟编码器模式

定时器还支持定向时钟编码器模式，需配置从模式控制寄存器 TIM1_SMCR 的 SMS 位域为 0xC 或 0xD，分别对应 x2 模式和 x1 模式。

定向时钟编码器会根据旋转方向分别提供一条向上计数时钟线和向下计数时钟线。在 x2 模式，计数器在两个时 钟线中的任意一个的上升沿和下降沿计数；CC1P 和 CC2P 位是时钟空闲状态的编码，CCyP 为 0 对应高电平空闲， CCyP 为 1 对应低电平空闲。在 x1 模式，计数器根据 CC1P 和 CC2P 位域的值在单个时钟边沿计数，CCyP 为 0 对应下降沿敏感和高电平空闲，CCyP 为 1 对应上升沿敏感和低电平空闲。

不同模式下计数方向和编码器信号的关系如下表所示：

表 14-6 计数方向和编码器信号的关系

模式	SMS	信号的电平		TI1FP1		TI2FP2	
		TI2FP2	TI1FP1	上升	下降	上升	下降
X2 模式 CCyP=0	1100	高	高	向下计数	向下计数	向上计数	向上计数
		低	低	不计数	不计数	不计数	不计数
X2 模式 CCyP=1		高	高	不计数	不计数	不计数	不计数
		低	低	向下计数	向下计数	向上计数	向上计数
X1 模式 CCyP=0	1101	高	高	不计数	向下计数	不计数	向上计数
		低	低	不计数	不计数	不计数	不计数
X1 模式 CCyP=1		高	高	不计数	不计数	不计数	不计数
		低	低	向下计数	不计数	向上计数	不计数

下图是定向时钟编码器模式的计数示例：

图 14-32 定向时钟编码器模式计数示例（CC1P = CC2P = 0）






图 14-33 定向时钟编码器模式计数示例（CC1P = CC2P = 1）



14.3.12.11. 输入捕获功能

TIM1 支持输入捕获功能，设置捕获模式寄存器 TIM1_CCMRxCAP 的 CCyS 位域为非零值时，CCy 通道配置为输入，同时指定对应捕获通道 ICy 的输入映射。支持通过软件或硬件触发输入捕获，其功能框图如下图所示：

图 14-34 输入捕获模式框图



软件触发：设置 TIM1_EGR.CCyG 为 1 时，立即软件触发一次捕获，当前计数器 CNT 的值被锁存到对应通道的捕 获 / 比较寄存器 CCRy 中，完成一次捕获，捕获完成后 CCyG 位被硬件自动清零。

硬件触发：当检测到输入通道 TIy 上的有效边沿后，当前计数器 CNT 的值被锁存到对应通道的捕获 / 比较寄存器 CCRy 中，完成一次捕获。触发捕获的有效边沿通过捕获 / 比较使能寄存器 TIM1_CCER 的 CCyNP 和 CCyP 位域 来配置，如下表所示：

表 14-7 输入捕获模式配置

ATIM_CCER		捕获触发条件
CCyNP	CCyP	
0	0	上升沿捕获
0	1	下降沿捕获
1	1	上下沿均捕获

当发生一次捕获时，对应通道的捕获 / 比较中断标志 TIM1_ISR.CCyIF 被硬件置 1，同时：

- 如果使能了中断（设置 TIM1_IER.CCyIE 为 1）和 DMA，将产生中断和 DMA 请求。
- 如果发生捕获事件时，TIM1_ISR.CCyIF 标志位已经为高，那么重复捕获标志位 TIM1_ISR.CCyOF 将被硬件置 1。
- 设置 TIM1_ICR.CCyIF 为 0 或读取捕获寄存器 CCRy 可清除


TIM1_ISR.CCyIF 标志位， 设置 TIM1_ICR.CCyOF 为 0 可清除 TIM1_ISR. CCyOF 标志位。

14.3.12.12. PWM 输入模式

PWM 输入模式是输入捕获模式的一个应用。输入捕获功能支持同一通道输入信号被两路捕获寄存器进行捕获， 结合从模式复位功能，可方便测量 PWM 输入信号的周期和脉宽。

PWM 输入模式只能与 T1 和 TI2 信号配合使用，因为只有 TI1FP1 和 TI2FP2 与从模式控制器相连。 下图是 PWM 信号从 TI1 通道输入时的时序示例：

图 14-35 PWM 输入模式时序



14.3.12.13. 输入捕获来源

TIM1 的输入捕获来源可以是外部 TIM1_CHy 引脚，也可以是片内其他外设，通过 TI 输入选择寄存器（TIM1_ TISEL1 和 TIM1_TISEL2）的 TIySEL 位域进行配置。

当 TIM1_TISELx.TIySEL 为 0x0 时，TIy 通道输入捕获信号来源为外部 TIM1_CHy 引脚，此时需通过 GPIO 复用功 能寄存器 (CPIOx_AFRH 和 CPIOx_AFRL) 将对应引脚配置为复用功能。

当 TIM1_TISELx.TIySEL 为 0x1~0xD 时，TIy 通道输入捕获信号来自片内其他外设：

表 14-8 高级定时器输入捕获来源

TIySEL 位域值	TIy 通道的输入捕获来源
0000	ATIM_CHy
0001	VC1_OUT
0010	VC2_OUT
0011	USART1_RXD
0100	USART2_RXD
0101	MCO_OUT
0110	HSE_FAULT
0111	LSE_FAULT
1000	RTC_OUT
1001	LSI_OUT
0010	BTIM1_TRGO
1011	BTIM2_TRGO
1100	BTIM3_TRGO
1101	GTIM_TRGO

14.3.13. 输出比较功能

TIM1 支持输出比较功能，设置比较模式寄存器 TIM1_CCMRxCMP 的 CCyS 位域为 0 时，CCy 通道配置为输出。 在输出比较模式下，当前计数器 CNT 的值与对应通道 CCy 的捕获 / 比较寄存器 CCRy 的值相比较，当两者匹配时，参考信号 OCyREF 输出为可设定的电平状态，同时产生比较中断，如果使能 DMA，将产生 DMA 请求。参考信号经输出控制单元后由 CHy 和 CHyN 引脚输出，其输出逻辑可参见 14.3.1.10 输出比较通道。

参考信号 OCyREF 的输出动作由比较模式寄存器 TIM1_CCMRxCMP 的 OCyM 位域设置，如下表所示：

表 14-9 输出比较模式配置

OCyM 位域值	比较模式配置
0000	比较匹配时 OCyREF 保持原电平
0001	比较匹配时 OCyREF 置 1
0010	比较匹配时 OCyREF 置 0
0011	比较匹配时 OCyREF 翻转
0100	强制 OCyREF 为低电平
0101	强制 OCyREF 为高电平
0110	PWM 模式 1
0111	PWM 模式 2
1000	可再触发 OPM 模式 1
1001	可再触发 OPM 模式 2
1100	组合 PWM 模式 1
1101	组合 PWM 模式 2
1110	不对称 PWM 模式 1
1111	不对称 PWM 模式 2

当发生比较匹配时，对应通道的捕获 / 比较中断标志 TIM1_ISR.CCyIF 被硬件置 1，同时：

- 如果使能了中断（设置 TIM1_IER.CCyIE 为 1），将产生中断请求。
- 如果使能了 DMA，将产生 DMA 请求。
- 设置 TIM1_ICR.CCyIF 为 0 可清除 TIM1_ISR.CCyIF 标志位。

捕获 / 比较寄存器 TIM1_CCRy 具有缓存功能，通过 OCyPE 位域选择是否使用缓存功能。当 OCyPE 为 0 时，禁止通道 CCy 的比较缓存功能，可在任意时候通过软件更新 TIM1_CCRy 寄存器，更新值立即生效并影响输出波形；当 OCyPE 为 1 时，使能通道 CCy 的比较缓存功能，更新 TIM1_CCRy 寄存器不会立即生效，仅当发生更新事件 UEV 时才会将 TIM1_CCRy 寄存器的值更新到有效寄存器。

14.3.13.1. 匹配输出模式

匹配输出模式用于控制输出波形，或指示已经过某一时间段。

- 设置 OCyM 位域为 0x0，比较匹配时，参考信号 OCyREF 保持其电平，同时 TIM1_ISR.CCyIF 标志位置 1。


- 设置 OCyM 位域为 0x1，比较匹配时，参考信号 OCyREF 设置为高电平，同时 TIM1_ISR.CCyIF 标志位置 1。

- 设置 OCyM 位域为 0x2，比较匹配时，参考信号 OCyREF 设置为低电平，同

时 TIM1_ISR.CCyIF 标志位置 1。

- 设置 OCyM 位域为 0x3，比较匹配时，参考信号 OCyREF 发生翻转，同时 TIM1_ISR.CCyIF 标志位置 1。 下图是各比较匹配输出模式时序示例，示例为边沿对齐递增模式。

图 14-36 比较匹配输出模式



14.3.13.2. 强制输出模式

在强制输出模式下，输出比较信号能够直接由软件强置为高或低状态，而不依赖于捕获 / 比较寄存器 TIM1_CCRy 和计数寄存器 TIM1_CNT 的比较结果。

设置比较模式寄存器 TIM1_CCMRxCMP 的 OCyM 位域为 0x4，即可将参考信号 OCyREF 强制变为低电平；设置 OCyM 位域为 0x5，即可将参考信号 OCyREF 强制变为高电平。

强制输出模式下，TIM1_CCRy 寄存器和计数器 TIM1_CNT 之间的比较仍然在进行，相应的标志也会置 1，也会产生相应的中断和 DMA 请求。

14.3.13.3. PWM 模式

脉冲宽度调制（PWM）模式可以产生一个由重载寄存器 TIM1_ARR 确定频率、由捕获 / 比较寄存器 TIM1_CCRy 确定占空比的信号。

各通道可以独立选择 PWM 模式，只需向比较模式寄存器 TIM1_CCMRxCMP 的 OCyM 位域写入 0x6（PWM 模式 1） 或 0x7（PWM 模式 2），输出状态如下表所示：

表 14-10 PWM 模式 1/2 输出状态

工作模式	计数方向	PWM 模式 1	PWM 模式 2
边沿对齐模式 中央对齐模式	向上	CNT<CCRy 时 OCyREF 为高	CNT<CCRy 时 OCyREF 为低
	向下	CNT>CCRy 时 OCyREF 为低	CNT>CCRy 时 OCyREF 为高

OCy 的极性可以通过 TIM1_CCER 寄存器的 CCyP 位域设置，可将其设置为高电平有效或低电平有效。通过 CCyE、CCyNE、MOE、OSSI 和 OSSR 位（TIM1_CCER 和 TIM1_BDTR 寄存器）的组合使能 OCy 输出。

以下是不同计数模式下各 PWM 模式的波形实例，其中 TIM1_ARR 为 0x08。

图 14-37 PWM 模式 1，边沿对齐模式，递增计数




图 14-38 PWM 模式 1，边沿对齐模式，递减计数





图 14-39 PWM 模式 1，中心对齐模式



14.3.13.4. 不对称 PWM 模式

不对称 PWM 输出是相对于中心对齐模式计数时的对称 PWM 输出而言的。在不对称 PWM 输出模式下，允许在中心对齐模式下生成两个具有可编程相移的 PWM 信号，频率由重载寄存器 TIM1_ARR 确定，占空比和相移由两个捕获 / 比较寄存器 TIM1_CCRy 确定，其中一个 CCRy 寄存器控制递增计数时的 PWM，另一个 CCRy 寄存器控制递减计数时的 PWM，具体如下所示：

- OC1REFC 由 CCR1(递增计数) 与 CCR2(递减计数) 控制
- OC2REFC 由 CCR2(递增计数) 与 CCR1(递减计数) 控制
- OC3REFC 由 CCR3(递增计数) 与 CCR4(递减计数) 控制
- OC4REFC 由 CCR4(递增计数) 与 CCR3(递减计数) 控制

各通道可以独立选择不对称 PWM 模式，只需向比较模式寄存器 TIM1_CCMRxCMP 的 OCyM 位域写入 0xE（不对称 PWM 模式 1）或 0xF（不对称 PWM 模式 2）。

当设定通道用作不对称 PWM 输出通道时，另一辅助通道仍可使用。例如，通道 1 配置为不对称 PWM 模式 1 产生 OC1REFC 信号时，通道 2 仍可以配置为 PWM 模式 2 输出 OC2REF 信号，或者配置为不对称 PWM 模式 2 输出 OC2REFC 信号。

以下是不对称 PWM 模式 1/2 的波形实例，其中 ARR=8，CCR1=0，CCR2=8，CCR3=3，CCR4=5。

图 14-40 不对称 PWM 模式 1 示例





图 14-41 不对称 PWM 模式 2 示例



14.3.13.5. 组合 PWM 模式

在组合 PWM 输出模式下，允许在边沿对齐或中心对齐模式下生成两个具有可编程延时和相移的 PWM 脉冲，频 率由重载寄存器 TIM1_ARR 确定，占空比和延时由两个捕获 / 比较寄存器 TIM1_CCRy 确定。

该模式下，OCyREFC 信号由两个参考信号 OCyREF 的逻辑或运算或者逻辑与运算组合生成，通过比较模式寄存器 TIM1_CCMRxCMP 的 OCyM 位域可独立选择组合 PWM 模式，具体如下表所示：

表 14-11 组合 PWM 模式配置


OCyM 位域值	输出状态
0xC	OC1REFC 或 OC2REFC 由 OC1REF 和 OC2REF 逻辑或运算生成 OC3REFC 或 OC4REFC 由 OC3REF 和 OC4REF 逻辑或运算生成 OC5REFC 或 OC6REFC 由 OC5REF 和 OC6REF 逻辑或运算生成
0xD	OC1REFC 或 OC2REFC 由 OC1REF 和 OC2REF 逻辑与运算生成 OC3REFC 或 OC4REFC 由 OC3REF 和 OC4REF 逻辑与运算生成 OC5REFC 或 OC6REFC 由 OC5REF 和 OC6REF 逻辑与运算生成

当设定通道用作组合 PWM 输出通道时，另一辅助通道仍可使用，但必须设置为相反的 PWM 模式。例如，通道 1 配置为组合 PWM 模式 1 产生 OC1REFC 信号时，通道 2 仍可使用，通道 2 可以配置为 PWM 模式 2 输出 OC2REF 信号。

下图显示了边沿对齐递增模式下，组合 PWM 模式 1 的信号示例，具体配置如下：

- 重载值 ARR 为 8
- 通道 1 配置为组合 PWM 模式 1，CCR1=2
- 通道 2 配置为 PWM 模式 2，CCR2=3
- 通道 3 配置为组合 PWM 模式 1，CCR3=6
- 通道 4 配置为 PWM 模式 2，CCR4=7

图 14-42 组合 PWM 模式 1 示例




下图显示了边沿对齐递增模式下，组合 PWM 模式 2 的信号示例，具体配置如下：

- 重载值 ARR 为 8
- 通道 1 配置为组合 PWM 模式 1，CCR1=2
- 通道 2 配置为 PWM 模式 1，CCR2=3

- 通道 3 配置为组合 PWM 模式 2，CCR3=6
- 通道 4 配置为 PWM 模式 1，CCR4=7

图 14-43 组合 PWM 模式 2 示例




14.3.13.6. 互补输出和死区输入

TIM1 可以输出 6 对互补 PWM 信号，且支持对称或不对称的死区插入时间。

主输出 OCy 和互补输出 OCyN 可独立设置输出极性，分别通过 TIM1_CCER 寄存器的 CCyP 和 CCyNP 位域进行控制。

主输出 OCy 和互补输出 OCyN 通过以下多个控制位的组合进行激活：TIM1_CCER 寄存器的 CCyE 和 CCyNE 位，TIM1_BDTR 寄存器的 MOE、OSSI、OSSR 位， 以及 TIM1_CR2 寄存器的 OISy、OISyN 位，更多详细信息，请参见表 1-13 有刹车功能的互补通道 OCy 和 OCyN 的输出控制位。应当注意，切换至空闲状态（MOE 变为 0）的时刻，死区仍然有效。

图 14-44 互补输出PWM波形




TIM1 支持对称或不对称的死区插入时间 ，死区时间对所有通道均相同。当 TIM1_DTR2.DTAE 为 0 时，上升沿和下降沿的死区时间是相同的，由 TIM1_BDTR 寄存器的 DTG[7:0] 定义；当 TIM1_DTR2.DTAE 为 1 时，上升沿的死区时间由 DTG[7:0] 定义，下降沿的死区时间由 DTGF[7:0] 定义。DTAE 位必须在使能计数器之前写入，且 CEN 为 1 时不得修改。DTG[7:0] 定义如下表所示，DTGF[7:0] 定义与 DTG[7:0] 相同。

表 14-12 死区时间设置

ATIM_BDTR.DTG	步长	死区时间	当 t_{DTS}=125ns 死区范围
DTG[7:5]=0xx	$1t_{DTS}$	DTG[7:0]*t_{DTS}	0-15.875us
DTG[7:5]=10x	$2t_{DTS}$	(64+DTG[5:0])*2*t_{DTS}	16-31.750us
DTG[7:5]=110	$8t_{DTS}$	(32+DTG[4:0])*8*t_{DTS}	32-63us
DTG[7:5]=111	$16t_{DTS}$	(32+DTG[4:0])*16*t_{DTS}	64-126us

下图所示为对称和不对称死区插入时间时，互补 PWM 输出信号与参考信号 OCyREF 之间的关系，示例中 CCyP=0、CCyNP=0。

图 14-45 带死区插入的互补 PWM 输出波形



可以使用预加载机制在 PWM 操作期间即时更新死区时间值。当 DTPE 位置 1 时，使能死区时间值预加载，预加 载值在下一个更新事件时加载到有效寄存器中。如果在计数器使能时 DTPE 位使能，则自上次更新以来写入的任何新值都将被丢弃，并使用先前的值。

14.3.13.7. 刹车功能

TIM1 支持两个刹车输入 BRK 和 BRK2，当刹车信号有效时，刹车电路会关闭 PWM 输出，并将其强制为预定义的 安全状态。

刹车通道源包括系统级故障（时钟失效和奇偶校验错误等）和应用故障（来自输入引脚和内置比较器），可以在 死区持续时间后将输出强制为预定义的电平（有效或无效）。刹车 2 通道源包括应用故障，只能将输出强制为无效状态。

刹车（BRK）触发源：

- 软件刹车，设置 TIM1_EGR 寄存器的 BG 位域为 1 生成刹车事件，BG 位由硬件自动清零。
- 电压比较器 VC1/2 的比较输出，TIM1_AF1 寄存器相关位域可设置有效极性和输入使能。
- 系统刹车请求，通过 SYSCTRL_CR2 寄存器相应位域使能：
  - 产生 HardFault 或 Cortex-M0+ LockUp 标志
  - DeepSleep

● 外部 TIM1_BK 引脚输入（GPIO 功能复用设置），TIM1_AF1 寄存器相关位域可设置有效极性和输入使能。


刹车 2（BRK2）触发源：

● 软件刹车，设置 TIM1_EGR 寄存器的 B2G 位域为 1 生成刹车事件，B2G 位由硬件自动清零。

● 电压比较器 VC1/2 的比较输出，TIM1_AF2 寄存器相关位域可设置有效极性和输入使能。

● 外部 TIM1_BK2 引脚输入（GPIO 功能复用设置），TIM1_AF2 寄存器相关位域可设置有效极性和输入使能。在所有源进入定时器 BRK 或 BRK2 输入之前，对其进行逻辑或运算，如下图所示：

图 14-46 刹车和刹车2电路



注意：

只有禁止可编程滤波器时才能保证异步（无时钟）操作。如果使能可编程滤波器，必须使用故障安全时钟模 式来保证能够处理刹车事件。

发生刹车事件时， MOE 位异步清零，使输出处于无效状态、空闲状态甚至释放控制权给 GPIO 控制器（通过 OSSI 位进行选择，具体请参见表 1-13 有刹车功能的互补通道 OCy 和 OCyN 的输出控制位） 。即使 MCU 振荡 器关闭，该功能仍然使能。如果 AOE 位置 1，则 MOE 位会在发生下一更新事件（UEV）时自动再次置 1，否则 MOE 将始终保持低电平，直到应用将其再次置 1。因为刹车输入为电平有效，因此，当刹车输入为有效电平时， MOE 位不能被置 1（自动或通过软件），状态标志 BIF 和 B2IF 也不能被清零。

下图所示为发生刹车事件 BRK 时 OCy 和 OCyN 的输出行为示例：

图 14-47 响应刹车事件 BRK 时的输出行为 (OSSI=1)




图 14-48 响应刹车事件 BRK 时的输出行为（OSSI=0）




图 14-49 响应刹车 BRK 和 BRK2 时的输出行为（OSSI=1）




表 14-13 有刹车功能的互补通道 OCy 和 OCyN 的输出控制位

输出控制位					输出状态	
MOE	OSSI	OSSR	CCyE	CCyNE	OCy 输出状态	OCyN 输出状态
1	X	X	0	0	禁止输出 输出状态由 GPIO 逻辑强制为高阻态 OCy=0,OCyN=0	
		0	0	1	禁止输出 输出状态由 GPIO 逻辑强制为高阻态 OCy=0	OCyREF+极性 OCyN=OCyREF 异或 CCyNP
		0	1	0	OCyREF+极性 OCy=OCyREF 异或 CCyP	禁止输出 输出状态由 GPIO 逻辑强制为高阻态 OCyN=0
		X	1	1	OCyREF+极性+死区	OCyREF 互补+极性+死区
		1	0	1	关闭状态 OCy=CCyP	OCyREF 互补+极性 OCyN=OCyREF 异或 CCyNP
		1	1	0	OCyREF+极性 OCy=OCyREF 异或 CCyP	关闭状态 OCyN=CCyNP
0	0	X	X	X	禁止输出 输出状态由 GPIO 逻辑强制为高阻态	
	1		0	0		
			0	1	关闭状态 异步：OCy=CCyP, OCyN=CCyNP 随后（仅当触发 BRK 时才有效），如果存在时钟，则在死去时间后 OCy=OISy 且 OCyN=OISyN，假定 OISy 和 OISyN 并没有都设置成 OCy 且 OCyN 的有效电平（否则在半桥配置下驱动开关时可能导致短路） 注：BRK2 只能在 OSSI=OSSR=1 时使用	
			1	0		
			1	1		

注：

如果一个通道的两个输出均未使用（由 GPIO 接管控制），则 OISy、OISyN、CCyP 和 CCyNP 位必须保持清 零状态。

14.3.13.8. 可再触发单脉冲模式

可再触发单脉冲模式配合组合复位 + 触发模式（SMS=8） ，允许在触发信号（TRGI）的触发下复位并启动计数器， 并产生长度可编程的脉冲，脉冲宽度由 ARR 确定。

与单脉冲模式相比，具有如下区别：

表 14-14 可再触发单脉冲模式和单脉冲模式


单脉冲模式	可再触发单脉冲模式
发送触发时，经一段可编程的延时后产生一个脉宽可编程的单脉冲	发送触发时，脉冲立即产生，无可编程延时
新的触发无效	如果上一个触发产生的脉冲未完成，又发生新的触发，脉冲将延长

此模式下，计数器只能设置为边沿对齐模式，不能设置为中心对齐模式。当配置为递增计数模式时，对应 CCRy 必须设置为 0；配置为递减计数模式时，对应 CCRy 必

须大于或等于 ARR。

下图所示为可再触发单脉冲模式 2 的示例：

图 14-50 可再触发单脉冲模式 2 示例




14.3.13.9. 参考信号清零使能

设置 TIM1_CCMRxCMP 寄存器的 OCyCE 位域为 1， 可打开对应通道的 OCyREF 信号清零功能， 即当 OCREF_ CLR_INT 输入上检测到高电平时，可将 OCyREF 信号清零，OCyREF 信号将保持低电平，直到发生下一次更新事件 UEV。该功能只在输出比较和 PWM 模式下可用，强制输出模式下不可用。

清零源 OCREF_CLR_INT 可选 OCREF_CLR 或 ETRF，通过从模式控制寄存器 TIM1_SMCR 的 OCCS 位域进行选择， OCREF_CLR 也有多种输入源，参见 1.9.31 TIM1_AF2 复用功能选项寄存器 2 的 OCRSEL 位域说明。

下图所示为 OCREF_CLR_INT 输入变为高电平时 OCyREF 信号状态：

图 14-51 OCyREF 清零示例



14.3.13.10. UIF 位重映射

设置 TIM1_CR1 寄存器中的 UIFREMAP 位为 1 可使能 UIF 状态位重映射功能，可强制将更新中断标志 TIM1_ISR. UIF 连续复制到 TIM1_CNT 寄存器的 UIFCPY 位域中。这样便可自动读取计数器值以及由 UIFCPY 标志发出的电位 翻转条件。这可避免在后台任务（计数器读）和中断（更新中断）之间共享处理时产生竞争条件，从而简化计算。

UIF 和 UIFCPY 标志使能之间没有延迟。

当 TIM1_CR1.UIFREMAP 为 0 时，UIFCPY 位域保留，读为 0。

14.3.13.11. 定时器级联 ITR

通过 ITR 信号可以实现定时器级联，即将主定时器的触发输出（TRGO）连接到从定时器的 ITR 输入，进而连接 到从定时器的触发输入（TRGI）。ITR 级联可实现多种功能，如将一个定时器用作另一个定时器的预分频器、主定时器对从定时器的计数器执行复位、使能或提供时钟等功能。

TIM1 的级联输入 ITR 的来源为 BTIM 和 GTIM 的触发输出信号（TRGO） 以及 UART 的 TXD/RXD 信号，可通过从 模式控制寄存器 TIM1_SMCR 的 TS 位域来选择，具体配置如下表所示：

表 14-15 ITR 信号来源

ATIM_SMCR.TS 位域值	ITR 信号名称	ITR 信号来源
00000	ITR0	——
00001	ITR1	——
00010	ITR2	TIM9_Trgo
00011	ITR3	TIM2_Trgo
01000	ITR4	TIM3_Trgo
01001	ITR5	TIM4_Trgo
01010	ITR6	TIM5_Trgo
01011	ITR7	TIM6_Trgo
01100	ITR8	TIM7_Trgo
01101	ITR9	TIM10_Trgo
01110	ITR10	——
01111	ITR11	USART1_TXD
10000	ITR12	USART1_RXD

14.3.13.12. 片内外设互联 ETR

TIM1 的 ETR 信号来源可以是外部 TIM1_ETR/GTIM_ETR 引脚，也可以是片内其他外设，通过复用功能选项寄存 器 TIM1_AF1 的 ETRSEL 位域进行选择。

当 ETR 信号来自 ETR 引脚输入时，具体外部输入端口可参见 GPIO 复用功能分配表，并需通过 GPIO 复用 功能寄存器 (CPIOx_AFRH 和 CPIOx_AFRL) 进行复用配置；当 ETR 信号来自片内其他外设时，可实现片内外设互联。

ETR 信号来源如下表所示：

表 14-16 ETR 信号来源

AF1.ETRSEL 位域值	ETR 信号来源
0000	TIM1_ETR
0001	TIM8_ETR
0010	VC0_OUT
0011	VC1_OUT
0100	VC2_OUT
0101	ADC1_AWD
0110	ADC2_AWD
0111	TIM2_ETR
1000	TIM3_ETR
1001	TIM9_ETR
1010	USART1_TXD
1011	USART2_TXD
1100	USART3_TXD
1101	PVD_OUT
1110	HSE_FAULT
1111	LSE_FAULT

注意：TIM8 bit0 和 bit1 位域 ETR 信号来源互换

14.3.14. TIM1中断

TIM1 支持 16 个中断源，当 TIM1 中断事件发生时，中断标志位会被硬件置位，如果设置了对应的中断使能控制位，将产生中断请求。

在用户 TIM1 中断服务程序中，应查询相关 TIM1 中断标志位，以进行相应的处理，在退出中断服务程序之前，要清除该中断标志位，以避免重复进入中断服务程序。

各 TIM1 中断源的标志位、中断使能位、中断标志清除位或清除方法，如下表所示

表 14-17 TIM1 中断控制

中断事假	中断标志位	中断使能位	中断标志清除
更新中断	ISR.UIF	IER.UIE	写 0 到 ICR.UIF
捕获/比较 1 中断	ISR.CC1IF	IER.CC1IE	写 0 到 ICR.CC1IF 或 CCR1
捕获/比较 2 中断	ISR.CC2IF	IER.CC2IE	写 0 到 ICR.CC2IF 或 CCR2
捕获/比较 3 中断	ISR.CC3IF	IER.CC3IE	写 0 到 ICR.CC3IF 或 CCR3
捕获/比较 4 中断	ISR.CC4IF	IER.CC4IE	写 0 到 ICR.CC4IF 或 CCR4
捕获/比较 5 中断	ISR.CC5IF	IER.CC5IE	写 0 到 ICR.CC5IF 或 CCR5
捕获/比较 6 中断	ISR.CC6IF	IER.CC6IE	写 0 到 ICR.CC6IF 或 CCR6
COM 中断	ISR.COMIF	IER.COMIE	写 0 到 ICR.COMIF
触发中断	ISR.TIF	IER.TIE	写 0 到 ICR.BIF
刹车中断	ISR.BIF	IER.BIE	写 0 到 ICR.B2IF
刹车 2 中断	ISR.B2IF	IER.BIE	写 0 到 ICR.SBIF
系统刹车中断	ISR.SBIF	IER.IDXIE	写 0 到 ICR.SBIF
编码器索引中断	ISR.IDXF	IER.IDRIE	写 0 到 ICR.IDXF
编码器方向改变中断	ISR.DIRF	IER.DIRIE	写 0 到 ICR.DIRF
编码器索引错误中断	ISR.IERRF	IER.IERRIE	写 0 到 ICR.IERRF
编码器转换错误中断	ISR.TERRF	IER.TERRIE	写 0 到 ICR.TERRF

14.3.15. 触发ADC

定时器支持多种内部信号触发启动 ADC，如捕获比较信号、触发输出信号 TRGO 和 TRGO2，触发输出 TRGO 和 TRGO2 有多种可能的事件，分别由控制寄存器 TIM1_CR2 的 MMS 和 MMS2 位域进行选择。同时， ADC 外设需配 置其外部触发启动寄存器，以选择对应触发源。

应注意，必须先使能 ADC 时钟，才能从主定时器接收事件，且从定时器接收触发信号时，不得实时更改 ADC 时钟。

14.3.16. 调试支持

TIM1 支持在调试模式下停止或继续计数，通过调试状态定时器控制寄存器 SYSCTRL_DEBUG 的 TIM1 位域来设置。

- 设置 SYSCTRL_DEBUG.TIM1 为 1，则在调试状态时暂停 TIM1 的计数器计数。
- 设置 SYSCTRL_DEBUG.TIM1 为 0，则在调试状态时 TIM1 的计数器继续计数。

14.3.17. 编程示例

14.3.17.1. 外部时钟模式 1 编程示例

以下示例中，配置递增计数器在 TIM1_CH1 通道的上升沿进行计数，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM1 为 1，打开 TIM1_CH1 引脚对应的 GPIO 时 钟和 TIM1 配置时钟及工作时钟；

步骤 2：将 TIM1_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配

置请参见 通用输入输出端口（GPIO）；

步骤 3：设置 TIM1_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM1_CH1 通道；

步骤 4：设置 TIM1_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM1_CCER.CC1NP 为 0、TIM1_CCER.CC1P 为 0，选择上升沿计数有效；

步骤 6：设置 TIM1_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM1_SMCR.SMS 为 0x7，使 TIM1 工作于外部时钟模式 1；

步骤 8：设置 TIM1_IER.UIE 为 1 并配置对应 NVIC，使能更新中断；

步骤 9：配置计数器预分频器 TIM1_PSC；

步骤 10：设置期望的重载值 TIM1_ARR；

步骤 11：设置 TIM1_CR1.CEN 为 1，使能计数器；

步骤 12： 当计数器溢出时，TIM1_ISR.UIF 标志位置 1，进入中断服务程序，设置 TIM1_ICR.UIF 为 0 清除该中断标志。

14.3.17.2. 外部时钟模式 2 编程示例

以下是外部时钟模式 2+ 触发模式的编程示例，TIM1_CH1 输入出现上升沿时触发启动计数器，计数器在 TIM1_ ETR 输入信号的每个上升沿计数，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM1 为 1，打开 TIM1_ETR、TIM1_CH1 引脚对 应的 GPIO 时钟和 TIM1 配置时钟及工作时钟；

步骤 2：将 TIM1_ETR、TIM1_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参考见 8 通用输入 输出端口（GPIO）；

步骤 3：设置 TIM1_AF1.ETRSEL 为 0，选择 ETR 来源为 TIM1_ETR 引脚；

步骤 4：设置 TIM1_SMCR.ETP 为 0，选择 ETR 上升沿有效；

步骤 5：设置 TIM1_SMCR.ETPS 为 0，关闭 ETR 的预分频器；

步骤 6：设置 TIM1_SMCR.ETF 为 0，关闭 ETR 输入滤波；

步骤 7：设置 TIM1_SMCR.ECE 为 1，使能外部时钟模式 2；

步骤 8：设置 TIM1_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM1_CH1 通道；

步骤 9：设置 TIM1_CCMR1CAP.IC1F 为 0，关闭 TI1 输入滤波；

步骤 10：设置 TIM1_CCER.CC1NP 为 0、TIM1_CCER.CC1P 为 0，选择检测 TI1 上升沿；

步骤 11：设置 TIM1_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 12：设置 TIM1_SMCR.SMS 为 0x6，使 TIM1 工作于触发模式；

步骤 13： 当 TIM1_CH1 输入出现上升沿时使能，计数器在 TIM1_ETR 输入信号的每个上升沿计数。

14.3.17.3. 复位模式编程示例

以下示例中，TIM1_CH1 输入出现上升沿时重新初始化计数器，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM1 为 1，打开 TIM1_CH1 引脚对应的 GPIO 时 钟和 TIM1 配置时钟及工作时钟；

步骤 2：将 TIM1_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM1_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM1_CH1 通道；

步骤 4：设置 TIM1_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM1_CCER.CC1NP 为 0、TIM1_CCER.CC1P 为 0，选择检测上升沿；

步骤 6：设置 TIM1_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM1_SMCR.SMS 为 0x4，使 TIM1 工作于复位模式；

步骤 8：设置期望的重载值 TIM1_ARR；

步骤 9：设置 TIM1_CR1.CEN 为 1，使能计数器，开始正常计数；

步骤 10： 当 TIM1_CH1 输入出现上升沿时，计数器清零，重新从 0 开始计数。

14.3.17.4. 门控模式编程示例

以下示例中，TIM1_CH1 引脚输入的信号作为门控信号，控制计数器计数，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM1 为 1，打开 TIM1_CH1 引脚对应的 GPIO 时钟和 TIM1 配置时钟及工作时钟；

步骤 2：将 TIM1_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM1_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM1_CH1 通道；

步骤 4：设置 TIM1_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM1_CCER.CC1NP 为 0、TIM1_CCER.CC1P 为 0，选择检测高电平；

步骤 6：设置 TIM1_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM1_SMCR.SMS 为 0x5，使 TIM1 工作于门控模式；

步骤 8：设置期望的重载值 TIM1_ARR；

步骤 9：设置 TIM1_CR1.CEN 为 1，使能计数器；

步骤 10： 当 TIM1_CH1 输入为高电平时，计数器开始计数；当 TIM1_CH1 输入为低电平时，计数器停止计数。

14.3.17.5. 触发模式编程示例

以下示例中，TIM1_CH1 输入出现上升沿时触发启动计数器，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM1 为 1，打开 TIM1_CH1 引脚对应的 GPIO 时钟和 TIM1 配置时钟及工作时钟；

步骤 2：将 TIM1_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM1_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM1_CH1 通道；

步骤 4：设置 TIM1_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM1_CCER.CC1NP 为 0、TIM1_CCER.CC1P 为 0，选择检测上升沿；

步骤 6：设置 TIM1_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM1_SMCR.SMS 为 0x6，使 TIM1 工作于触发模式；

步骤 8：设置期望的重载值 TIM1_ARR；

步骤 9： 当 TIM1_CH1 输入出现上升沿时，计数器启动计数，同时 TIF 标志置 1。

14.3.17.6. 正交编码器模式编程示例

以下示例中，配置 TIM1 工作在正交编码器模式 -x4 模式，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM1 为 1，打开 TIM1_CH1、TIM1_CH2 引脚对 应的 GPIO 时钟和 TIM1 配置时钟及工作时钟；

步骤 2：将 TIM1_CH1 和 TIM1_CH2 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见 8 通用输入 输出端口（GPIO）；

步骤 3：设置 TIM1_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM1_CH1 通道；

步骤 4：设置 TIM1_TISEL1.TI2SEL 为 0，选择 TI2 来源为 TIM1_CH2 通道；

步骤 5：设置 TIM1_CCMR1CAP.IC1F 和 TIM1_CCMR1CAP.IC2F，配置输入滤波带宽；

步骤 6：设置 TIM1_CCER.CC1NP、TIM1_CCER.CC1P 为 0，CH1 输入不反相；

步骤 7：设置 TIM1_CCER.CC2NP、TIM1_CCER.CC2P 为 0，CH2 输入不反相；

步骤 8：设置 TIM1_SMCR.SMS 为 0x3，使 TIM1 工作于正交编码器模式 -x4 模式；

步骤 9：设置合适的重载值 TIM1_ARR；

步骤 10：设置 TIM1_CR1.CEN 为 1，使能计数器。

14.3.17.7. 输入捕获编程示例

14.3.17.7.1.基本输入捕获模式

以下示例中，TIM1_CH1 输入出现上升沿时执行一次输入捕获，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM1 为 1，打开 TIM1_CH1 引脚对应的 GPIO 时钟和 TIM1 配置时钟及工作时钟；

步骤 2：将 TIM1_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM1_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM1_CH1 通道；

步骤 4：设置 TIM1_CCMR1CAP.IC1F，配置 TI1 输入滤波带宽；

步骤 5：设置 TIM1_CCER.CC1NP 为 0、TIM1_CCER.CC1P 为 0，选择检测 IC1 上升沿；

步骤 6：设置 TIM1_CCMR1CAP.CC1S 为 1，CC1 通道配置为输入，IC1 映射到 TI1 上；

步骤 7：设置 TIM1_CCMR1CAP.IC1PSC 为 0，关闭 IC1 预分频器；

步骤 8：设置 TIM1_CCER.CC1E 为 1，使能输入捕获 1 模式；

步骤 9：设置 TIM1_IER.CC1IE 为 1 并配置对应 NVIC，使能输入捕获 1 中断；

步骤 10：配置计数器预分频器 TIM1_PSC；

步骤 11：设置期望的重载值 TIM1_ARR；

步骤 12：设置 TIM1_CR1.CEN 为 1，使能计数器，开始正常计数；

步骤 13： 当发生捕获时， 当前计数器 CNT 的值被锁存到捕获 / 比较寄存器 CCR1 中， 完成一次捕获， 同时

TIM1_ISR.CC1IF 标志位置 1，进入中断服务程序，设置 TIM1_ICR.CC1IF 为 0 清除该中断标志。

14.3.17.7.2.PWM 输入模式

以下示例测量从 TIM1_CH1 引脚输入的 PWM 信号的周期和占空比，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM1 为 1，打开 TIM1_CH1 引脚对应的 GPIO 时钟和 TIM1 配置时钟及工作时钟；

步骤 2：将 TIM1_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM1_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM1_CH1 通道；

步骤 4：设置 TIM1_CCMR1CAP.IC1F，配置 TI1 输入滤波带宽；

步骤 5：设置 TIM1_CCER.CC1NP 为 0、TIM1_CCER.CC1P 为 0，选择检测 IC1 上升沿；

步骤 6：设置 TIM1_CCMR1CAP.CC1S 为 1，CC1 通道配置为输入，IC1 映射到 TI1 上；

步骤 7：设置 TIM1_CCMR1CAP.IC1PSC 为 0，关闭 IC1 预分频器；

步骤 8：设置 TIM1_CCER.CC1E 为 1，使能输入捕获 1 模式；

步骤 9：设置 TIM1_IER.CC1IE 为 1 并配置对应 NVIC，使能输入捕获 1 中断；

步骤 10：设置 TIM1_CCER.CC2NP 为 0、TIM1_CCER.CC2P 为 1，选择检测 IC2 下降沿；

步骤 11：设置 TIM1_CCMR1CAP.CC2S 为 2，CC2 通道配置为输入，IC2 映射到 TI1 上；

步骤 12：设置 TIM1_CCMR1CAP.IC2PSC 为 0，关闭 IC2 预分频器；

步骤 13：设置 TIM1_CCER.CC2E 为 1，使能输入捕获 2 模式；

步骤 14：设置 TIM1_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 15：设置 TIM1_SMCR.SMS 为 0x4，使 TIM1 工作于复位模式；

步骤 16：配置计数器预分频器 TIM1_PSC； 步骤 17：设置期望的重载值 TIM1_ARR；

步骤 18：设置 TIM1_CR1.CEN 为 1，使能计数器，开始正常计数。

14.3.17.7.3. 输出比较编程示例

以下示例中，通道 CH1 对外输出设定的波形，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM1 为 1，打开 TIM1_CH1 引脚对应的 GPIO 时钟和 TIM1 配置时钟及工作时钟；

步骤 2：将 TIM1_CH1 引脚对应的 GPIO 配置成复用输出模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM1_CCER.CC1P 为 0，选择 OC1 输出有效极性；

步骤 4：设置 TIM1_CCMR1CMP.CC1S 为 0，CC1 通道配置为输出；

步骤 5：设置 TIM1_CCMR1CMP.OC1M，选择输出比较 1 模式；

步骤 6：设置 TIM1_CCER.CC1E 为 1，在相应输出引脚上输出 OC1 信号；

步骤 7：设置 TIM1_BDTR.MOE 为 1，使能主输出；

步骤 8：配置计数器预分频器 TIM1_PSC； 步骤 9：设置期望的重载值 TIM1_ARR；

步骤 10：设置期望的比较值 TIM1_CCR1；

步骤 11：设置 TIM1_IER.CC1IE 为 1 并配置对应 NVIC，使能比较 1 中断；

步骤 12：设置 TIM1_CR1.CEN 为 1，使能计数器；

步骤 13： 当发生比较匹配时，TIM1_ISR.CC1IF 标志位置 1，进入中断服务程序，设置 TIM1_ICR.CC1IF 为 0 清除 该中断标志。

14.4. 寄存器列表

TIM1&TIM8 寄存器基地址:

TIM1_BASE: 0x4001 0000

TIM8_BASE: 0x4001 00400

表 14-18 TIM1和TIM8 寄存器列表

寄存器名称	寄存器地址	寄存器描述
TIMx_CR1	TIMx_BASE + 0x00	控制寄存器 1
TIMx_CR2	TIMx_BASE + 0x04	控制寄存器 2
TIMx_SMCR	TIMx_BASE + 0x08	从模式控制寄存器
TIMx_DIER	TIMx_BASE + 0x0C	中断使能寄存器
TIMx_SR	TIMx_BASE + 0x10	状态寄存器
TIMx_EGR	TIMx_BASE + 0x14	事件生成寄存器
TIMx_CCMR1	TIMx_BASE + 0x18	捕获/比较模式寄存器 1[复用]
TIMx_CCMR1	TIMx_BASE + 0x18	捕获/比较模式寄存器 1[复用]
TIMx_CCMR2	TIMx_BASE + 0x1C	捕获/比较模式寄存器 2[复用]
TIMx_CCMR2	TIMx_BASE + 0x1C	捕获/比较模式寄存器 2[复用]
TIMx_CCER	TIMx_BASE + 0x20	捕获/比较使能寄存器
TIMx_CNT	TIMx_BASE + 0x24	计数器
TIMx_PSC	TIMx_BASE + 0x28	预分频器
TIMx_ARR	TIMx_BASE + 0x2C	自动重载寄存器
TIMx_RCR	TIMx_BASE + 0x30	重复计数器寄存器
TIMx_CCR1	TIMx_BASE + 0x34	捕获/比较寄存器 1
TIMx_CCR2	TIMx_BASE + 0x38	捕获/比较寄存器 2
TIMx_CCR3	TIMx_BASE + 0x3C	捕获/比较寄存器 3
TIMx_CCR4	TIMx_BASE + 0x40	捕获/比较寄存器 4
TIMx_BDTR	TIMx_BASE + 0x44	刹车和死区寄存器
TIMx_DTR	TIMx_BASE + 0x54	选项寄存器 1
TIMx_ECR	TIMx_BASE + 0x58	捕获/比较模式寄存器 3
TIMx_TISEL	TIMx_BASE + 0x5C	定时器输入选择寄存器
TIMx_AF1	TIMx_BASE + 0x60	复用功能选项寄存器 1
TIMx_AF2	TIMx_BASE + 0x64	复用功能选项寄存器 2
TIMx_DCR	TIMx_BASE + 0x68	DMA 控制寄存器
TIMx_DMAR	TIMx_BASE + 0x74	全传输 DMA 地址寄存器

14.5. 寄存器描述

14.5.1. TIM1和TIM8 控制寄存器 1 (TIMx_CR1)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
11	UIFREMAP	RW	UIF 状态位重映射 (UIF status bit remapping) 0：无重映射。UIF 状态位不复制到 TIM1_CNT 寄存器的位 31。 1：使能重映射。UIF 状态位复制到 TIM1_CNT 寄存器的位 31。
10	RFU	-	保留位，请保持默认值
9-8	CKD	RW	时钟分频 此位域指示定时器时钟 (CK_INT) 频率与死区发生器以及数字滤波器（ETR、TIx）所使用的死区及采样时钟 (tDTS) 之间的分频比 00：$t_{DTS}=t_{CK_INT}$ 01：$t_{DTS}=2*t_{CK_INT}$ 10：$t_{DTS}=4*t_{CK_INT}$ 11：保留，不要设置这个值
7	ARPE	RW	自动重载预装载使能 0：TIMx_ARR 寄存器不进行缓冲 1：TIMx_ARR 寄存器进行缓冲
6-5	CMS	RW	中心对齐模式选择 00：边沿对齐模式。计数器根据方向位 (DIR) 递增计数或递减计数。 01：中心对齐模式 1。计数器交替进行递增计数和递减计数。仅当计数器递减计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志才置 1。 10：中心对齐模式 2。计数器交替进行递增计数和递减计数。仅当计数器递增计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志才置 1。 11：中心对齐模式 3。计数器交替进行递增计数和递减计数。当计数器递增计数或递减计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志都会置 1。 注： 只要计数器处于使能状态 (CEN=1)，就不得从边沿对齐模式切换为中心对齐模式。
4	DIR	RW	方向 0：计数器递增计数

			1：计数器递减计数 注： 当定时器配置为中心对齐模式或编码器模式时，该位为只读状态。
3	OPM	RW	单脉冲模式 0：计数器在发生更新事件时不会停止计数 1：计数器在发生下一更新事件时停止计数（将 CEN 位清零）
2	URS	RW	更新请求源 此位由软件置 1 和清零，用以选择 UEV 事件源。 0：使能时，所有以下事件都会产生更新中断请求。此类事件包括： – 计数器上溢/下溢 – 将 UG 位置 1 – 通过从模式控制器生成的更新事件 1：使能时，只有计数器上溢/下溢会生成更新中断请求。
1	UDIS	RW	更新禁止 此位由软件置 1 和清零，用以使能/禁止 UEV 事件生成。 0：使能 UEV。更新 (UEV) 事件可通过以下事件之一生成： – 计数器上溢/下溢 – 将 UG 位置 1 – 通过从模式控制器生成的更新事件 然后更新影子寄存器的值。 1：禁止 UEV。不会生成更新事件，各影子寄存器的值（ARR、PSC 和 CCRx）保持不变。 但如果将 UG 位置 1，或者从从模式控制器接收到硬件复位，则会重新初始化计数器和预分频器。
0	CEN	RW	计数器使能 (Counter enable) 0：禁止计数器 1：使能计数器 注： 只有事先通过软件将 CEN 位置 1，才可以使用外部时钟、门控模式和编码器模式。而触发模式可通过硬件自动将 CEN 位置 1。

14.5.2. TIM1和TIM8 控制寄存器 2 (TIMx_CR2)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-26	RFU	-	保留位，请保持默认值
26-25	MMSH	RW	主模式选择 为 MMS 的最高两位，需配合 MMS 使用
24-20	MMS2	RW	主模式选择 2 参照 MMS 位域描述。
19-15	RFU	-	保留位，请保持默认值
14	OIS4	RW	输出空闲状态 4（OC4 输出） 请参见 OIS1 位
13	OIS3N	RW	输出空闲状态 3（OC3N 输出） 请参见 OIS1N 位
12	OIS3	RW	输出空闲状态 3（OC3 输出） 请参见 OIS1 位
11	OIS2N	RW	输出空闲状态 2（OC2N 输出） 请参见 OIS1N 位
10	OIS2	RW	输出空闲状态 2（OC2 输出） 请参见 OIS1 位
9	OIS1N	RW	输出空闲状态 1（OC1N 输出） 0：当 MOE=0 时，经过死区时间后 OC1N=0 1：当 MOE=0 时，经过死区时间后 OC1N=1 注：只要编程了 LOCK（ATIM_BDTR 寄存器中的 LOCK 位） 级别 1、2 或 3，此位即无法修改。
8	OIS1	RW	输出空闲状态 1（OC1 输出） 0：当 MOE=0 时，（如果 OC1N 有效，则经过死区时间之后） OC1=0 1：当 MOE=0 时，（如果 OC1N 有效，则经过死区时间之后） OC1=1 注：只要编程了 LOCK（ATIM_BDTR 寄存器中的 LOCK 位） 级别 1、2 或 3，此位即无法修改。
7	TI1S	RW	TI1 选择 0：TIMx_CH1 引脚连接到 TI1 输入 1：TIMx_CH1、CH2 和 CH3 引脚连接到 TI1 输入（异或组合）

6-4	MMS	RW	主模式选择 这些位可选择主模式下将要发送到从定时器和 ADC 以实现同步的信息 (TRGO)。配合 MMSH 使用，这些位的组合如下： 00000：复位——TIM1_EGR 寄存器中的 UG 位用作触发输 出 (TRGO)。如果复位由触发输入生成（从模式控制器配置 为复位模式） ，则 TRGO 上的信号相比实际复位会有延迟。 00001：使能——计数器使能信号 CNT_EN 用作触发输出 (TRGO)。该触发输出可用于同时启动多个定时器，或者控制在一段时间内使能从定时器。计数器使能信号由 CEN 控制位与门控模式下的触发输入的逻辑与运算组合而成。当计数器使能信号由触发输入控制时，TRGO 上会存在延迟，选择主 / 从模式时除外（请参见 14.9.3 TIM1_SMCR 从模式控 制寄存器的 MSM 位的说明）。 00010：更新——选择更新事件作为触发输出 (TRGO)。例如， 主定时器可用作从定时器的预分频器。 00011：编码器计数时钟输出 00100：CH1 输出比较或输入捕获脉冲 00101：CH2 输出比较或输入捕获脉冲 00110：CH3 输出比较或输入捕获脉冲 00111：CH4 输出比较或输入捕获脉冲 01000：保留 01001：保留 01010：OC1REF 信号 01011：OC2REF 信号 01100：OC3REF 信号 01101：OC4REF 信号 01110：保留 01111：保留 10000：OC1REFC 信号 10001：OC2REFC 信号 10010：OC3REFC 信号 10011：OC4REFC 信号 10100：保留 10101：保留 10110：OC3REFC 上升沿或下降沿 10111：OC4REFC 上升沿或下降沿 其他：保留 注：必须先使能从定时器或 ADC 的时钟，才能从主定时器接收事件；并且从主定时器接收触发信号时，不得实时 更改从定时器或 ADC 的时钟。
3	CCDS	RW	捕获/比较 DMA 选择 (Capture/compare DMA selection) 0：发生 CCx 事件时发送 CCx DMA 请求

			1：发生更新事件时发送 CCx DMA 请求
2	CCUS	RW	捕获/比较控制更新选择 0：如果捕获/比较控制位进行预装载 (CCPC=1)，仅通过将 COMG 位置 1 来对这些位进行更新 1：如果捕获/比较控制位进行预装载 (CCPC=1)，可通过将 COMG 位置 1 或 TRGI 的上升沿对这些位进行更新。 注： 此位仅对具有互补输出的通道有效。
1	RFU	-	保留位，请保持默认值
0	CCPC	RW	捕获/比较预装载控制 0：CCyE、CCyNE 和 OCyM 位未进行预装载 1：CCyE、CCyNE 和 OCyM 位进行了预装载，写入这些位后，仅当发生换向事件 (COM)（COMG 位置 1 或在 TRGI 上检测到上升沿，取决于 CCUS 位）时才会对这些位进行更新。 注： 此位仅对具有互补输出的通道有效。

14.5.3. TIM1和TIM8 从模式控制寄存器 (TIMx_SMCR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
25	SMSPS	RW	预加载源 此位选择 SMS 位字段从预装载寄存器转移到有效寄存器的触发源 0：传输由计时器的更新事件触发 1：传输由索引事件触发
24	SMSPE	RW	预加载使能 此位选择 SMS[3:0] 位是否预装载 0：禁止预装载 1：使能预装载
23-22	RFU	-	保留位，请保持默认值
21-20	TSH	RW	触发选择 为 TS 的最高位，需配合 TS 使用
19-17	RFU	-	保留位，请保持默认值
16	SMSH	RW	从模式选择 为 SMS 的最高位，需配合 SMS 使用
15	ETP	RW	外部触发极性 此位可选择将 ETR 还是 ETR 用于触发操作 0：ETR 未反相，高电平或上升沿有效。 1：ETR 反相，低电平或下降沿有效。
14	ECE	RW	外部时钟使能 此位可使能外部时钟模式 2。 0：禁止外部时钟模式 2。 1：使能外部时钟模式 2。计数器时钟由 ETRF 信号的任意有效边沿提供。 注： 1:将 ECE 位置 1 与选择外部时钟模式 1 并将 TRGI 连接到 ETRF（SMS=111 且 TS=00111）具有相同效果。 2：外部时钟模式 2 可以和以下从模式同时使用：复位模式、门控模式和触发模式。不过此类情况下 TRGI 不得连接 ETRF（TS 位不得为 00111）。 3：如果同时使能外部时钟模式 1 和外部时钟模式 2，则外部时钟输入为 ETRF。
13-12	ETPS	RW	外部触发预分频器 外部触发信号 ETRP 频率不得超过 TIMxCLK 频率的 1/4。可通过使能预分频器来降低 ETRP 频率。这种方法在输入快速外部时钟时非常有用。 00：预分频器关闭

			01：2 分频 ETRP 频率 10：4 分频 ETRP 频率 11：8 分频 ETRP 频率
11-8	ETF	RW	外部触发滤波器 此位域可定义 ETRP 信号的采样频率和适用于 ETRP 的数字滤波器带宽。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，按 fDTS 频率进行采样 0001：$f_{SAMPLING}=f_{CK_INT}$，N=2 0010：$f_{SAMPLING}=f_{CK_INT}$，N=4 0011：$f_{SAMPLING}=f_{CK_INT}$，N=8 0100：$f_{SAMPLING}=f_{DTS}/2$，N=6 0101：fSAMPLING=fDTS/2，N=8 0110：fSAMPLING=fDTS/4，N=6 0111：fSAMPLING=fDTS/4，N=8 1000：fSAMPLING=fDTS/8，N=6 1001：fSAMPLING=fDTS/8，N=8 1010：fSAMPLING=fDTS/16，N=5 1011：fSAMPLING=fDTS/16，N=6 1100：fSAMPLING=fDTS/16，N=8 1101：fSAMPLING=fDTS/32，N=5 1110：fSAMPLING=fDTS/32，N=6 1111：fSAMPLING=fDTS/32，N=8
7	MSM	RW	主/从模式 0：不执行任何操作。 1：当前定时器的触发输入事件 (TRGI) 的动作被推迟，以使当前定时器与其从定时器实现完美同步（通过 TRGO）。此设置适用于由单个外部事件对多个定时器进行同步的情况。
6-4	TS	RW	TS[4:0]：触发选择 此位域可选择将要用于同步计数器的触发输入。 00000：内部触发 0 (ITR0) 00001：内部触发 1 (ITR1) 00010：内部触发 2 (ITR2) 00011：内部触发 3 (ITR3) 00100：TI1 边沿检测器 (TI1F_ED) 00101：滤波后的定时器输入 1 (TI1FP1) 00110：滤波后的定时器输入 2 (TI2FP2) 00111：外部触发输入 (ETRF) 01000：内部触发 4 (ITR4) 01001：内部触发 5 (ITR5) 01010：内部触发 6 (ITR6) 01011：内部触发 7 (ITR7) 01100：内部触发 8 (ITR8)

			01101：内部触发 9 (ITR9) 01110：内部触发 10 (ITR10) 01111：内部触发 11 (ITR11) 10000：内部触发 12 (ITR12) 注 1： 这些位只能在未使用的情况下（例如，SMS=000 时）进行更改，以避免转换时出现错误的边沿检测。 注 2： 其他位位于同一寄存器的位置 20，21，需配合 TS 使用
3	OCCS	RW	OCREF 清零选择 (OCREF clear selection) 该位用于选择 OCREF 清零源。 0：OCREF_CLR_INT 连接到 COMP1 或 COMP2 输出，具体取决于 TIM1_OR1.OCREF_CLR 1：OCREF_CLR_INT 连接到 ETRF
2-0	SMS	RW	从模式选择 选择外部信号时，触发信号 (TRGI) 的有效边沿与外部输入 上所选的极性相关（请参见输入相关控制寄存器说明）。 0000：禁止从模式——如果 CEN=“1”，预分频器时钟直 接由内部时钟提供。 0001：正交编码器模式——×2 模式，计数器根据 TI2FP2 电平在 TI1FP1 边沿递增 / 递减计数。 0010：正交编码器模式——×2 模式，计数器根据 TI1FP1 电平在 TI2FP2 边沿递增 / 递减计数。 0011：正交编码器模式——×4 模式，计数器在 TI1FP1 和 TI2FP2 的边沿计数，计数的方向取决于另外一个输入的电平。 0100：复位模式——在出现所选触发输入 (TRGI) 上升沿时，重新初始化计数器并生成一个寄存器更新事件。 0101：门控模式——触发输入 (TRGI) 为高电平时使能计数 器时钟。只要触发输入变为低电平，计数器立即停止计数（但 不复位）。计数器的启动和停止都被控制。 0110：触发模式——触发信号 (TRGI) 出现上升沿时启动计 数器（但不复位）。只控制计数器的启动。 0111：外部时钟模式 1——由所选触发信号 (TRGI) 的上升 沿提供计数器时钟。 1000：组合复位 + 触发模式——在出现所选触发输入 (TRGI) 上升沿时，重新初始化计数器，生成一个寄存器更新事件并 启动计数器。 1001：组合门控 + 复位模式——当触发输入 (TRGI) 为高电 平时计数器被使能并开始计数，当触发输入变为低电平时计 数器停止计数并被复位，在此模式计数器的启动和停止都被 控制。 1010：编码模式——时钟 + 方向，×2 模式。

			1011：编码模式——时钟 + 方向，×1 模式，TI2FP2 的边 沿极性由 CC2P 设置。 1100：编码模式——带方向时钟，×2 模式。 1101：编码模式——带方向时钟，×1 模式，TI1FP1 和 TI2FP2 的边沿极性由 CC1P 和 CC2P 设置。 1110：正交编码模式——×1 模式，仅计数 TI1FP1 边沿， 其边沿极性由 CC1P 设置。 1111：正交编码模式——×1 模式，仅计数 TI2FP2 边沿， 其边沿极性由 CC2P 设置。 注 1：如果将 TI1F_ED 选作触发输入(TS=00100)，则不得 使用门控模式。实际上，TI1F 每次转换时，TI1F_ED 都输出 1 个脉冲，而门控模式检查的则是触发信号的电平。 注 2：必须先使能接收 TRGO 或 TRGO2 信号的从外设（定 时器、ADC 等）的时钟，才能从主定时器接收事件； 并且从主定时器接收触发信号时，不得实时更改时钟 频率（预分频器）。

14.5.4. TIM1和TIM8 中断使能寄存器 (TIMx_DIER)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23	TERRIE	RW	编码器转换错误中断使能控制 0：禁止转换错误中断 1：使能转换错误中断
22	IERRIE	RW	编码器索引错误中断使能控制 0：禁止索引错误中断 1：使能索引错误中断
21	DIRIE	RW	编码器方向改变中断使能控制 0：禁止方向改变中断 1：使能方向改变中断
20	IDXIE	RW	编码器索引中断使能控制 0：禁止索引中断 1：使能索引中断
19-15	RFU	-	保留位，请保持默认值
14	TDE	RW	触发 DMA 请求使能 (Trigger DMA request enable) 0：禁止触发 DMA 请求 1：使能触发 DMA 请求
13	COMDE	RW	COM DMA 请求使能 (COM DMA request enable) 0：禁止 COM DMA 请求 1：使能 COM DMA 请求
12	CC4DE	RW	捕获/比较 4 DMA 请求使能 (Capture/Compare 4 DMA request enable) 0：禁止 CC4 DMA 请求 1：使能 CC4 DMA 请求
11	CC3DE	RW	捕获/比较 3 DMA 请求使能 (Capture/Compare 3 DMA request enable) 0：禁止 CC3 DMA 请求 1：使能 CC3 DMA 请求
10	CC2DE	RW	捕获/比较 2 DMA 请求使能 (Capture/Compare 2 DMA request enable) 0：禁止 CC2 DMA 请求 1：使能 CC2 DMA 请求
9	CC1DE	RW	捕获/比较 1 DMA 请求使能 (Capture/Compare 1 DMA request enable) 0：禁止 CC1 DMA 请求 1：使能 CC1 DMA 请求
8	UDE	RW	更新 DMA 请求使能 (Update DMA request enable) 0：禁止更新 DMA 请求 1：使能更新 DMA 请求
7	BIE	RW	刹车中断使能 (Break interrupt enable) 0：禁止刹车中断 1：使能刹车中断

6	TIE	RW	触发中断使能 (Trigger interrupt enable) 0：禁止触发中断 1：使能触发中断
5	COMIE	RW	COM 中断使能 (COM interrupt enable) 0：禁止 COM 中断 1：使能 COM 中断
4	CC4IE	RW	捕获/比较 4 中断使能 (Capture/Compare 4 interrupt enable) 0：禁止 CC4 中断 1：使能 CC4 中断
3	CC3IE	RW	捕获/比较 3 中断使能 (Capture/Compare 3 interrupt enable) 0：禁止 CC3 中断 1：使能 CC3 中断
2	CC2IE	RW	捕获/比较 2 中断使能 (Capture/Compare 2 interrupt enable) 0：禁止 CC2 中断 1：使能 CC2 中断
1	CC1IE	RW	捕获/比较 1 中断使能 (Capture/Compare 1 interrupt enable) 0：禁止 CC1 中断 1：使能 CC1 中断
0	UIE	RW	更新中断使能 (Update interrupt enable) 0：禁止更新中断 1：使能更新中断

14.5.5. TIM1和TIM8 状态寄存器 (TIMx_SR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23	TERRF	RCW0	编码器转换错误中断标志 0：未发生转换错误 1：已发生转换错误
22	IERRF	RCW0	编码器索引错误中断标志 0：未发生索引错误 1：已发生索引错误
21	DIRF	RCW0	编码器方向改变中断标志 0：未发生编码方向改变 1：已发生编码方向改变
20	IDXF	RCW0	编码器索引中断标志 0：未发生索引标志 1：已发生索引标志
19-14	RFU	-	保留位，请保持默认值
13	SBIF	RCW0	系统刹车中断标志 只要系统刹车输入变为有效状态，此标志便由硬件置1。系统刹车输入无效后可通过软件对其清零。 此标志必须复位以使 PWM 重新开始工作。 0：未发生刹车事件。 1：在系统刹车输入上检测到有效电平。如果TIMx_DIER 寄存器中 BIE=1，则会生成中断。
12	CC4OF	RCW0	捕获/比较 4 重复捕获标志 请参见 CC1OF 说明
11	CC3OF	RCW0	捕获/比较 3 重复捕获标志 请参见 CC1OF 说明
10	CC2OF	RCW0	捕获/比较 2 重复捕获标志 请参见 CC1OF 说明
9	CC1OF	RCW0	捕获/比较 1 重复捕获标志 仅当将相应通道配置为输入捕获模式时，此标志位才会由硬件置 1。通过软件写入“0”可将该位清零。 0：未检测到重复捕获。 1：TIMx_CCR1 寄存器中已捕获到计数器值且 CC1IF 标志已置 1。
8	B2IF	RCW0	刹车 2 中断标志 (Break 2 interrupt flag) 只要刹车 2 输入变为有效状态，此标志便由硬件置1。刹车 2 输入无效后可通过软件对其清零。 0：未发生刹车事件。 1：在刹车 2 输入上检测到有效电平。如果

			TIMx_DIER 寄存器中 BIE=1，则会生成中断。
7	BIF	RCW0	刹车中断标志 (Break interrupt flag) 只要刹车输入变为有效状态，此标志便由硬件置 1。刹车输入无效后可通过软件对其清零。 0：未发生刹车事件。 1：在刹车输入上检测到有效电平。如果 TIMx_DIER 寄存器中 BIE=1，则会生成中断。
6	TIF	RCW0	触发中断标志 (Trigger interrupt flag) 在除门控模式以外的所有模式下，当使能从模式控制器后在 TRGI 输入上检测到有效边沿时，该标志将由硬件置 1。选择门控模式时，该标志将在计数器启动或停止时置 1。但需要通过软件清零。 0：未发生触发事件。 1：触发中断挂起。
5	COMIF	RCW0	COM 中断标志 (COM interrupt flag) 此标志在发生 COM 事件时（捕获/比较控制位 CCxE、CCxNE 和 OCxM 已更新时）由硬件置 1。但需要通过软件清零。 0：未发生 COM 事件。 1：COM 中断挂起。
4	CC4IF	RCW0	捕获/比较 4 中断标志 (Capture/Compare 4 interrupt flag) 请参见 CC1IF 说明
3	CC3IF	RCW0	捕获/比较 3 中断标志 (Capture/Compare 3 interrupt flag) 请参见 CC1IF 说明
2	CC2IF	RCW0	捕获/比较 2 中断标志 (Capture/Compare 2 interrupt flag) 请参见 CC1IF 说明
1	CC1IF	RCW0	捕获/比较 1 中断标志 (Capture/Compare 1 interrupt flag) 如果通道 CC1 配置为输出：当计数器与比较值匹配时，此标志由硬件置 1，中心对齐模式下除外（请参见 TIMx_CR1 寄存器中的 CMS 位说明）。但需要通过软件清零。 0：不匹配。 1：TIMx_CNT 计数器的值与 TIMx_CCR1 寄存器的值匹配。当 TIMx_CCR1 的值大于 TIMx_ARR 的值时，CC1IF 位将在计数器发生上溢（递增计数模式和增减计数模式下）或下溢（递减计数模式下）时变为高。 如果通道 CC1 配置为输入：此位将在发生捕获事件时由硬件置 1。通过软件或读取 TIMx_CCR1 寄存器将该位清零。

			0：未发生输入捕获事件 1：TIMx_CCR1 寄存器中已捕获到计数器值（IC1 上已检测到与所选极性匹配的边沿）
0	UIF	RCW0	更新中断标志 (Update interrupt flag) 该位在发生更新事件时通过硬件置 1。但需要通过软件清零。 0：未发生更新。 1：更新中断挂起。该位在以下情况下更新寄存器时由硬件置 1： – TIMx_CR1 寄存器中的 UDIS=0，并且重复计数器值上溢或下溢时（重复计数器 =0 时更新）。 – TIMx_CR1 寄存器中的 URS = 0 且 UDIS = 0，并且由软件使用 TIMx_EGR 寄存器中的 UG 位重新初始化 CNT 时。 – TIMx_CR1 寄存器中的 URS=0 且 UDIS=0，并且 CNT 由触发事件重新初始化时

14.5.6. TIM1和TIM8 事件生成寄存器 (TIMx_EGR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-9	RFU	-	保留位，请保持默认值
8	B2G	RW	刹车 2 生成 (Break 2 generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作。 1：生成刹车 2 事件。MOE 位清零且 B2IF 标志置 1。使能后可发生相关中断。
7	BG	RW	刹车生成 (Break generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作。 1：生成刹车事件。MOE 位清零且 BIF 标志置 1。使能后可发生相关中断或 DMA 传输事件。
6	TG	RW	触发生成 (Trigger generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作。 1：TIMx_SR 寄存器中的 TIF 标志置 1。使能后可发生相关中断或 DMA 传输事件。
5	COMG	RW	捕获/比较控制更新生成 (Capture/Compare control update generation) 该位可通过软件置 1，并由硬件自动清零 0：不执行任何操作。 1：CCPC 位置 1 时，可更新 CCxE、CCxNE 和 OCxM 位。 注： 此位仅对具有互补输出的通道有效。
4	CC4G	RW	捕获/比较 4 生成 (Capture/Compare 4 generation) 请参见 CC1G 说明
3	CC3G	RW	捕获/比较 3 生成 (Capture/Compare 3 generation) 请参见 CC1G 说明
2	CC2G	RW	捕获/比较 2 生成 (Capture/compare 2 generation) 请参见 CC1G 说明
1	CC1G	RW	捕获/比较 1 生成 (Capture/Compare 1 generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：通道 1 上生成捕获/比较事件： 如果通道 CC1 配置为输出： 使能时，CC1IF 标志置 1 并发送相应的中断或 DMA 请求。 如果通道 CC1 配置为输入： TIMx_CCR1 寄存器中将捕获到计数器当前值。使能时，CC1IF 标志置 1 并发送相应的中断或 DMA 请

			求。如果 CC1IF 标志已为高电平，CC1OF 标志将置 1。
0	UG	RW	更新生成 (Update generation) 该位可通过软件置 1，并由硬件自动清零。 0：不执行任何操作。 1：重新初始化计数器并生成寄存器更新事件。请注意，预分频器计数器也将清零（但预分频比不受影响）。如果选择中心对齐模式或 DIR=0（递增计数），计数器将清零；如果 DIR=1（递减计数），计数器将使用自动重载值 (TIMx_ARR)。

14.5.7. TIM1和TIM8 捕获模式寄存器 1 (TIMx_CCMR1CAP)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000

同一寄存器可用于输入捕获模式（本节）或输出比较模式（下一节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-12	IC2F	RW	输入捕获 2 滤波器 请参见 IC1F[3:0] 说明。
11-10	IC2PSC	RW	输入捕获 2 预分频器 请参见 OC1PSC[1:0] 说明。
9-8	CC2S	RW	捕获/比较 2 选择 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC2 通道配置为输出 01：CC2 通道配置为输入，IC2 映射到 TI2 上 10：CC2 通道配置为输入，IC2 映射到 TI1 上 11：CC2 通道配置为输入，IC2 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC2E =“0”），才可向 CC2S 位写入数据。
7-4	IC1F	RW	输入捕获 1 滤波器 此位域可定义 TI1 输入的采样频率和适用于 TI1 的数字滤波器的采样长度。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，按 fDTS 频率进行采样 0001：fSAMPLING=fCK_INT，N=2 0010：fSAMPLING=fCK_INT，N=4 0011：fSAMPLING=fCK_INT，N=8 0100：fSAMPLING=fDTS/2，N=6

			0101：fSAMPLING=fDTS/2，N=8 0110：fSAMPLING=fDTS/4，N=6 0111：fSAMPLING=fDTS/4，N=8 1000：fSAMPLING=fDTS/8，N=6 1001：fSAMPLING=fDTS/8，N=8 1010：fSAMPLING=fDTS/16，N=5 1011：fSAMPLING=fDTS/16，N=6 1100：fSAMPLING=fDTS/16，N=8 1101：fSAMPLING=fDTS/32，N=5 1110：fSAMPLING=fDTS/32，N=6 1111：fSAMPLING=fDTS/32，N=8
3-2	IC1PSC	RW	输入捕获 1 预分频器 此位域定义 CC1 输入 (IC1) 的预分频比。只要 CC1E=“0”（TIMx_CCER 寄存器），预分频器便立即复位。 00：无预分频器，捕获输入上每检测到一个边沿便执行捕获 01：每发生 2 个事件便执行一次捕获 10：每发生 4 个事件便执行一次捕获 11：每发生 8 个事件便执行一次捕获
1-0	CC1S	RW	捕获/比较 1 选择 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC1 通道配置为输出 01：CC1 通道配置为输入，IC1 映射到 TI1 上 10：CC1 通道配置为输入，IC1 映射到 TI2 上 11：CC1 通道配置为输入，IC1 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC1E =“0”），才可向 CC1S 位写入数据。

14.5.8. TIM1和TIM8 比较模式寄存器 1 (TIMx_CCMR1CMP)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

同一寄存器可用于输出比较模式（本节）或输入捕获模式（上一节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

输出比较模式：

位域	位符号	权限	说明
31-25	RFU	-	保留位，请保持默认值
24	OC2MH	RW	输出比较 2 模式——位 3 (Output Compare 2 mode - bit 3) 请参见 OC2M 说明——位 14:12
23-17	RFU	-	保留位，请保持默认值
16	OC1MH	RW	输出比较 1 模式——位 3 (Output Compare 1 mode - bit 3) 请参见 OC1M 说明——位 6:4
15	OC2CE	RW	输出比较 2 清零使能 (Output Compare 2 clear enable) 请参见 OC1CE 说明。
14-12	OC2M	RW	输出比较 2 模式 (Output Compare 2 mode) 请参见 OC1M[2:0] 说明。
11	OC2PE	RW	输出比较 2 预装载使能 (Output Compare 2 preload enable) 请参见 OC1PE 说明。
10	OC2FE	RW	输出比较 2 快速使能 (Output Compare 2 fast enable) 请参见 OC1FE 说明。
9-8	CC2S	RW	捕获/比较 2 选择 (Capture/Compare 2 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC2 通道配置为输出 01：CC2 通道配置为输入，IC2 映射到 TI2 上 10：CC2 通道配置为输入，IC2 映射到 TI1 上 11：CC2 通道配置为输入，IC2 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC2E =“0”），才可向 CC2S 位写入数据。
7	OC1CE	RW	输出比较 1 清零使能 0：OC1Ref 不受 ocref_clr_int 信号影响 1：ocref_clr_int 信号（OCREF_CLR 输入或 ETRF 输入）上检测到高电平时，OC1Ref 立即清零
6-4	OC1M	RW	输出比较 1 模式 (Output Compare 1 mode) 这些位定义提供 OC1 和 OC1N 的输出参考信号

			OC1REF 的行为。OC1REF 为高电平有效，而 OC1 和 OC1N 的有效电平则取决于 CC1P 位和 CC1NP 位。 0000：冻结——输出比较寄存器 TIMx_CCR1 与计数器 TIMx_CNT 进行比较不会对输出造成任何影响。（该模式用于生成时基）。 0001：将通道 1 设置为匹配时输出有效电平。当计数器 TIMx_CNT 与捕获/比较寄存器 1(TIMx_CCR1) 匹配时，OC1REF 信号强制变为高电平。 0010：将通道 1 设置为匹配时输出无效电平。当计数器 TIMx_CNT 与捕获/比较寄存器 1(TIMx_CCR1) 匹配时，OC1REF 信号强制变为低电平。 0011：翻转——TIMx_CNT=TIMx_CCR1 时，OC1REF 发生翻转。 0100：强制变为无效电平——OC1REF 强制变为低电平。 0101：强制变为有效电平——OC1REF 强制变为高电平。 0110：PWM 模式 1——在递增计数模式下，只要 TIMx_CNT<TIMx_CCR1，通道 1 便为有效状态，否则为无效状态。在递减计数模式下，只要 TIMx_CNT>TIMx_CCR1，通道 1 便为无效状态（OC1REF=“0”），否则为有效状态（OC1REF=“1”）。 0111：PWM 模式 2——在递增计数模式下，只要 TIMx_CNT<TIMx_CCR1，通道 1 便为无效状态，否则为有效状态。在递减计数模式下，只要 TIMx_CNT>TIMx_CCR1，通道 1 便为有效状态，否则为无效状态。 1000：可再触发 OPM 模式 1——在递增计数模式下，通道为有效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为有效状态。在递减计数模式下，通道为无效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为无效状态。 1001：可再触发 OPM 模式 2——在递增计数模式下，通道为无效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 2 下进行比较，通道会在下一次更新时再次变为无效状态。在递减计数模式下，通道为有效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为有效状态。 1010：保留。 1011：保留。 1100：组合 PWM 模式 1——OC1REF 与在 PWM 模

			式 1 下的行为相同。OC1REFC 是 OC1REF 和 OC2REF 的逻辑或运算结果。 1101：组合 PWM 模式 2——OC1REF 与在 PWM 模式 2 下的行为相同。OC1REFC 是 OC1REF 和 OC2REF 的逻辑与运算结果。 1110：不对称 PWM 模式 1——OC1REF 与在 PWM 模式 1 下的行为相同。计数器递增计数时，OC1REFC 输出 OC1REF；计数器递减计数时，OC1REFC 输出 OC2REF。 1111：不对称 PWM 模式 2——OC1REF 与在 PWM 模式 2 下的行为相同。计数器递增计数时，OC1REFC 输出 OC1REF；计数器递减计数时，OC1REFC 输出 OC2REF。 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 3 且 CC1S=“00”（通道配置为输出），这些位即无法修改。 注： 在 PWM 模式下，仅当比较结果发生改变或输出比较模式由“冻结”模式切换到“PWM”模式时，OCREF 电平才会发生更改。 注： 此位域将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成 COM 事件时，OC1M 有效位才会从预装载位获取新值。
3	OC1PE	RW	输出比较 1 预装载使能 (Output Compare 1 preload enable) 0：禁止与 TIMx_CCR1 相关的预装载寄存器。可随时向 TIMx_CCR1 写入数据，写入后将立即使用新值。 1：使能与 TIMx_CCR1 相关的预装载寄存器。可读/写访问预装载寄存器。TIMx_CCR1 预装载值在每次生成更新事件时都会装载到当前寄存器中。 注： 1：只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 3 且 CC1S= “00” （通道配置为输出），这些位即无法修改。 2：只有单脉冲模式下才可在未验证预装载寄存器的情况下使用 PWM 模式（TIMx_CR1 寄存器中的 OPM 位置 1）。其他情况下则无法保证该行为。
2	OC1FE	RW	输出比较 1 快速使能 (Output Compare 1 fast enable) 此位用于加快触发输入事件对 CC 输出的影响。 0：即使触发开启，CC1 也将根据计数器和 CCR1 值正常工作。触发输入出现边沿时，激活 CC1 输出的最短延迟时间为 5 个时钟周期。 1：触发输入上出现有效边沿相当于 CC1 输出上的比较匹配。随后，无论比较结果如何，OC 都设置为比较电平。采样触发输入和激活 CC1 输出的延迟时间缩短

			为 3 个时钟周期。仅当通道配置为 PWM1 或 PWM2 模式时，OCFE 才会起作用。
1-0	CC1S	RW	捕获/比较 1 选择 (Capture/Compare 1 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC1 通道配置为输出 01：CC1 通道配置为输入，IC1 映射到 TI1 上 10：CC1 通道配置为输入，IC1 映射到 TI2 上 11：CC1 通道配置为输入，IC1 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC1E =“0”），才可向 CC1S 位写入数据。

14.5.9. TIM1和TIM8 捕获模式寄存器 2 (TIMx_CCMR2CAP)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

同一寄存器可用于输入捕获模式（本节）或输出比较模式（下一节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

输入捕获模式：

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-12	IC4F	RW	输入捕获 4 滤波器 (Input capture 4 filter) 请参见 IC1F[3:0] 说明。
11-10	IC4PSC	RW	输入捕获 4 预分频器 (Input capture 4 prescaler) 请参见 IC1PSC[1:0] 说明。
9-8	CC4S	RW	捕获/比较 4 选择 (Capture/Compare 4 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC4 通道配置为输出 01：CC4 通道配置为输入，IC4 映射到 TI4 上 10：CC4 通道配置为输入，IC4 映射到 TI3 上 11：CC4 通道配置为输入，IC4 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC4E =“0”），才可向 CC4S 位写入数据。
7-4	IC3F	RW	输入捕获 3 滤波器 (Input capture 3 filter) 请参见 IC1F[3:0] 说明。
3-2	IC3PSC	RW	输入捕获 3 预分频器 (Input capture 3 prescaler) 请参见 IC1PSC[1:0] 说明。
1-0	CC3S	RW	捕获/比较 3 选择 (Capture/compare 3 selection)

			此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC3 通道配置为输出 01：CC3 通道配置为输入，IC3 映射到 TI3 上 10：CC3 通道配置为输入，IC3 映射到 TI4 上 11：CC3 通道配置为输入，IC3 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC3E =“0”），才可向 CC3S 位写入数据。

14.5.10. TIM1和TIM8 比较模式寄存器2 (TIMx_CCMR2CMP)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

同一寄存器可用于输入捕获模式（上一节）或输出比较模式（本节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

输入比较模式：

位域	位符号	权限	说明
31-25	RFU	-	保留位，请保持默认值
24	OC4MH	RW	输出比较 4 模式——位 4 (Output Compare 4 mode - bit 4) 请参见 OC1M 说明。
23-17	RFU	-	保留位，请保持默认值
16	OC3MH	RW	输出比较 3 模式——位 3 (Output Compare 3 mode - bit 3) 请参见 OC1M 说明。
15	OC4CE	RW	输出比较 4 清零使能 (Output compare 4 clear enable) 请参见 OC1CE 说明。
14-12	OC4M	RW	输出比较 4 模式 (Output compare 4 mode) 请参见 OC4M 说明。
11	OC4PE	RW	输出比较 4 预装载使能 (Output compare 4 preload enable) 请参见 OC1PE 说明。
10	OC4FE	RW	输出比较 4 快速使能 (Output compare 4 fast enable) 请参见 OC1FE 说明。
9-8	CC4S	RW	捕获/比较 4 选择 (Capture/Compare 4 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC4 通道配置为输出 01：CC4 通道配置为输入，IC4 映射到 TI4 上

			10：CC4 通道配置为输入，IC4 映射到 TI3 上 11：CC4 通道配置为输入，IC4 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC4E =“0”），才可向 CC4S 位写入数据。
7	OC3CE	RW	输出比较 3 清零使能 (Output compare 3 clear enable) 请参见 OC1CE 说明。
6-4	OC3M	RW	输出比较 3 模式 (Output compare 3 mode) 请参见 OC1M 说明。
3	OC3PE	RW	输出比较 3 预装载使能 (Output compare 3 preload enable) 请参见 OC1PE 说明。
2	OC3FE	RW	输出比较 3 快速使能 (Output compare 3 fast enable) 请参见 OC1FE 说明。
1-0	CC3S	RW	捕获/比较 3 选择 (Capture/Compare 3 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC3 通道配置为输出 01：CC3 通道配置为输入，IC3 映射到 TI3 上 10：CC3 通道配置为输入，IC3 映射到 TI4 上 11：CC3 通道配置为输入，IC3 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC3E =“0”），才可向 CC3S 位写入数据。

14.5.11. TIM1和TIM8 捕获/比较使能寄存器 (TIMx_CCER)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-14	RFU	-	保留位，请保持默认值
13	CC4P	RW	捕获/比较 4 输出极性 请参见 CC1P 说明
12	CC4E	RW	捕获/比较 4 输出使能 请参见 CC1E 说明
11	CC3NP	RW	捕获/比较 3 互补输出极性 请参见 CC1NP 说明
10	CC3NE	RW	捕获/比较 3 互补输出使能 请参见 CC1NE 说明
9	CC3P	RW	捕获/比较 3 输出极性 请参见 CC1P 说明
8	CC3E	RW	捕获/比较 3 输出使能 请参见 CC1E 说明
7	CC2NP	RW	捕获/比较 2 互补输出极性 请参见 CC1NP 说明
6	CC2NE	RW	捕获/比较 2 互补输出使能 请参见 CC1NE 说明
5	CC2P	RW	捕获/比较 2 输出极性 请参见 CC1P 说明
4	CC2E	RW	捕获/比较 2 输出使能 请参见 CC1E 说明
3	CC1NP	RW	捕获/比较 1 互补输出极性 CC1 通道配置为输出： 0：OC1N 高电平有效。 1：OC1N 低电平有效。 CC1 通道配置为输入： 此位与 CC1P 配合使用，用以定义 TI1FP1 和 TI2FP1 的极性。请参见 CC1P 说明。 注 1： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 2 或 3 且 CC1S=“00”（通道配置为输出），此位立即变为不可写状态。 注 2：此位将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成换向事件时，CC1NP 有效位才会从预装载位获取新值。
2	CC1NE	RW	捕获/比较 1 互补输出使能 0：关闭——OC1N 未激活。OC1N 电平是 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位的函数。 1：开启——在相应输出引脚上输出 OC1N 信号，具体

			取决于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位。 注: 此位将在具有互补输出的通道上进行预装载。如果 TIM1_CR2 寄存器中的 CCPC 位置 1，则仅当生成换向事件时，CC1P 有效位才会从预装载位获取新值。
1	CC1P	RW	捕获/比较 1 输出极性 CC1 通道配置为输出： 0：OC1 高电平有效 1：OC1 低电平有效 CC1 通道配置为输入：CC1NP/CC1P 位可针对触发或捕获操作选择 TI1FP1 和 TI2FP1 的有效极性。 00：非反相/上升沿触发。电路作用于 TIxFP1 的上升沿（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 未反相（在门控模式或编码器模式下执行触发操作）。 01：反相/下降沿触发。电路作用于 TIxFP1 的下降沿（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 反相（在门控模式或编码器模式下执行触发操作）。 10：保留，不使用此配置。 11：非反相/上升沿和下降沿均触发。电路作用于 TIxFP1 的上升沿和下降沿（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 未反相（在门控模式下执行触发操作）。编码器模式下不得使用此配置。 注 1： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 2 或 3，此位立即变为不可写状态。 注 2: 此位将在具有互补输出的通道上进行预装载。如果 TIM1_CR2 寄存器中的 CCPC 位置 1，则仅当生成换向事件时，CC1P 有效位才会从预装载位获取新值。
0	CC1E	RW	捕获/比较 1 互补输出使能 0：关闭 —OC1 未激活。OC1 电平是 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位 的函数。 1：开启 —OC1 信号是相应输出引脚上的输出，具体取决于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位。 注 1：此位将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成换向事件时，CC1NE 有效位才会从预装载位获取新值。 注 2：使用输入捕获功能时，该位必须配 1。

14.5.12. TIM1和TIM8计数器 (TIMx_CNT)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31	UIFCPY	RW	根据 TIM1_CR1 寄存器中 UIFREMAP 位域的值，本位域表 示不同的含义： UIFREMAP = 0，本位域保留，读为 0 UIFREMAP = 1，本位域表示 TIM1_ISR 寄存器的 UIF 位的只 读副本
30-16	RFU	-	保留位，请保持默认值
15-0	CNT	RW	计数器值

14.5.13. TIM1和TIM8 预分频器 (TIMx_PSC)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	PSC	RW	预分频值 (Prescaler value) 计数器时钟频率 (CK_CNT) 等于 fCK_PSC / (PSC[15:0] + 1)。 PSC 包含每次发生更新事件时（包括计数器通过 TIMx_EGR 寄存器中的 UG 位清零时，或在配置为“复位模式”时通过触发控制器清零时）要装载到活动预分频器寄存器的值。

14.5.14. TIM1和TIM8 自动重载寄存器 (TIMx_ARR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 FFFF

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	ARR	RW	自动重载值 (Auto-reload value) ARR 为要装载到实际自动重载寄存器的值。 有关 ARR 更新和行为的更多详细信息，请参见第 457 页的第 20.3.1 节：时基单元。当自动重载值为空时，计数器不工作。

14.5.15. TIM1和TIM8 重复计数器 (TIMx_RCR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	REP	RW	重复计数器值 使能预装载寄存器时，用户可通过这些位设置比较寄存器的更新频率（即，从预装载寄存器向活动寄存器周期性传输数据）；使能更新中断时，也可设置更新中断的生成速率。 与 REP_CNT 相关的减计数器每次计数到 0 时，都将生成一个更新事件并且计数器从 REP 值重新开始计数。由于只有生成重复更新事件 U_RC 时，REP_CNT 才会重载 REP 值，因此在生成下一重复更新事件之前，无论向 TIMx_RCR 寄存器写入何值都无影响。 这意味着 PWM 模式下 (REP+1) 相当于： 边沿对齐模式下的 PWM 周期数。 中心对齐模式下的 PWM 半周期数。

14.5.16. TIM1和TIM8 捕获/比较寄存器 1 (TIMx_CCR1)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	CCR1	RW	捕获/比较 1 值 (Capture/Compare 1 value) 如果通道 CC1 配置为输出：CCR1 为要装载到有效捕获/比较 1 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR1 寄存器中的 OC1PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到实际起作用的捕获/比较寄存器 1）。 实际捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC1 输出上发出信号的值。 如果通道 CC1 配置为输入：CR1 为上一个输入捕获 1 事件 (IC1) 发生时的计数器值。只能读取 TIMx_CCR1 寄存器，无法对其进行编程。

14.5.17. TIM1和TIM8 捕获/比较寄存器 2 (TIMx_CCR2)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	CCR2	RW	捕获/比较 2 值 如果通道 CC2 配置为输出：CCR2 为要装载到有效捕获/比较 2 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR1 寄存器中的 OC2PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到实际起作用的捕获/比较寄存器 2）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC2 输出上发出信号的值。 如果通道 CC2 配置为输入：CCR2 为上一个输入捕获 2 事件 (IC2) 发生时的计数器值。只能 读取 TIMx_CCR2 寄存器，无法对其进行编程。

14.5.18. TIM1和TIM8 捕获/比较寄存器 3 (TIMx_CCR3)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	CCR3	RW	捕获/比较值 (Capture/Compare value) 如果通道 CC3 配置为输出：CCR3 为要装载到有效捕获/比较 3 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR2 寄存器中的 OC3PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 3）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC3 输出上发出信号的值。 如果通道 CC3 配置为输入：CCR3 为上一个输入捕获 3 事件 (IC3) 发生时的计数器值。只能读取 TIMx_CCR3 寄存器，无法对其进行编程。

14.5.19. TIM1和TIM8 捕获/比较寄存器 4 (TIMx_CCR4)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	CCR4	RW	捕获/比较值 (Capture/Compare value) 如果通道 CC4 配置为输出：CCR4 为要装载到有效捕获/比较 4 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR2 寄存器中的 OC4PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 4）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC4 输出上发出信号的值。 如果通道 CC4 配置为输入：CCR4 为上一个输入捕获 4 事件 (IC4) 发生时的计数器值。只能读取 TIMx_CCR4 寄存器，无法对其进行编程。

14.5.20. TIM1和TIM8 刹车和死区寄存器 (TIMx_BDTR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

注：由于可以根据 LOCK 配置锁定位 BK2BID、BKBID、BK2DSRM、BKDSRM、BK2P、BK2E、BK2F[3:0]、BKF[3:0]、AOE、BKP、BKE、OSSI、OSSR 和 DTG[7:0] 的写操作，因此必须在第一次对 TIMx_BDTR 寄存器执行写访问时对这些位进行配置。

位域	位符号	权限	说明
31-28	RFU	-	保留位，请保持默认值
27	BK2DSRM	RW	刹车 2 解除 请参见 BKDSRM 说明
26	BKDSRM	RW	刹车解除 0：启动刹车输入 BRK 1：解除刹车输入 BRK 当刹车源激活后，此位由硬件清零。 必须通过软件将 BKDSRM 位置 1 以释放双向输出控制（开漏输出处于高阻态），然后不断轮询该位，直到其由硬件复位，指示故障条件已消失。 注：对该位执行任何写操作后，都需要经过 1 个 APB 时钟周期的延迟才生效。
25	BK2P	RW	刹车 2 极性 (Break 2 polarity) 0：刹车输入 BRK2 为低电平有效 1：刹车输入 BRK2 为高电平有效 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。

			注：对该位执行任何写操作后，都需要经过 1 个 APB 时钟周期的延迟才生效。
24	BK2E	RW	刹车 2 使能 (Break 2 enable) 0：禁止刹车输入 BRK2 1：使能刹车输入 BRK2 注： BRK2 必须只在 OSSR = OSSI = 1 时使用。 注： 编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1 后，此位即无法修改。 注：对该位执行任何写操作后，都需要经过 1 个 APB 时钟周期的延迟才生效。
23-20	BK2F	RW	刹车 2 滤波器 (Break 2 filter) 此位域可定义 BRK2 输入的采样频率和适用于 BRK2 的数字滤波器带宽。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，BRK2 异步工作 0001：fSAMPLING=fCK_INT，N=2 0010：fSAMPLING=fCK_INT，N=4 0011：fSAMPLING=fCK_INT，N=8 0100：fSAMPLING=fDTS/2，N=6 0101：fSAMPLING=fDTS/2，N=8 0110：fSAMPLING=fDTS/4，N=6 0111：fSAMPLING=fDTS/4，N=8 1000：fSAMPLING=fDTS/8，N=6 1001：fSAMPLING=fDTS/8，N=8 1010：fSAMPLING=fDTS/16，N=5 1011：fSAMPLING=fDTS/16，N=6 1100：fSAMPLING=fDTS/16，N=8 1101：fSAMPLING=fDTS/32，N=5 1110：fSAMPLING=fDTS/32，N=6 1111：fSAMPLING=fDTS/32，N=8 注： 编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1 后，此位即无法修改。
19-16	BKF	RW	刹车滤波器 (Break filter) 此位域可定义 BRK 输入的采样频率和适用于 BRK 的数字滤波器带宽。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，BRK 异步工作 0001：fSAMPLING=fCK_INT，N=2 0010：fSAMPLING=fCK_INT，N=4 0011：fSAMPLING=fCK_INT，N=8 0100：fSAMPLING=fDTS/2，N=6 0101：fSAMPLING=fDTS/2，N=8 0110：fSAMPLING=fDTS/4，N=6 0111：fSAMPLING=fDTS/4，N=8

			1000：fSAMPLING=fDTS/8，N=6 1001：fSAMPLING=fDTS/8，N=8 1010：fSAMPLING=fDTS/16，N=5 1011：fSAMPLING=fDTS/16，N=6 1100：fSAMPLING=fDTS/16，N=8 1101：fSAMPLING=fDTS/32，N=5 1110：fSAMPLING=fDTS/32，N=6 1111：fSAMPLING=fDTS/32，N=8 注： 编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1 后，此位即无法修改。
15	MOE	RW	主输出使能 (Main output enable) 只要刹车输入（BRK 或 BRK2）为有效状态，此位便由硬件异步清零。此位由软件置 1，也可根据 AOE 位状态自动置 1。此位仅对配置为输出的通道有效。 0：响应刹车事件（2 个）。禁止 OC 和 OCN 输出 响应刹车事件或向 MOE 写入 0 时：OC 和 OCN 输出被禁止或被强制为空闲状态，具体取决于 OSSI 位。 1：如果 OC 和 OCN 输出的相应使能位（TIMx_CCER 寄存器中的 CCxE 和 CCxNE 位）均置 1，则使能 OC 和 OCN 输出。
14	AOE	RW	自动输出使能 (Automatic output enable) 0：MOE 只能由软件置 1 1：MOE 可由软件置 1，也可在发生下一更新事件时自动置 1（如果刹车输入 BRK 和 BRK2 有效时，此位无效） 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。
13	BKP	RW	刹车极性 (Break polarity) 0：刹车输入 BRK 为低电平有效 1：刹车输入 BRK 为高电平有效 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。 注：对该位执行任何写操作后，都需要经过 1 个 APB 时钟周期的延迟才生效。
12	BKE	RW	刹车使能 该位可使能完整的刹车保护（包括连接到 bk_acth 的所有源和相应的 BKIN 源，如图 146：刹车和刹车 2 电路概述所示）。 0：禁止刹车功能 1：使能刹车功能 注： 编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1 后，此位即无法修改。 注：对该位执行任何写操作后，都需要经过 1 个 APB 时钟周期的延迟才生效。

11	OSSR	RW	运行模式下的关闭状态选择 (Off-state selection for Run mode) 此位在 MOE=1 时作用于配置为输出模式且具有互补输出的通道。如果定时器中没有互补输出，则不存在 OSSR。 有关详细信息，请参见 OC/OCN 使能说明（第 20.4.11 节：TIM1 捕获/ 比较使能寄存器(TIM1_CCER)）。 0：处于无效状态时，禁止 OC/OCN 输出（定时器释放输出控制，由强制高阻态的 GPIO 逻辑接管）。 1：处于无效状态时，一旦 CCxE=1 或 CCxNE=1，便使能 OC/OCN 输出并将其设为无效电平（输出仍由定时器控制）。 注： 编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 2 后，此位即无法修改。
10	OSSI	RW	空闲模式下的关闭状态选择 (Off-state selection for Idle mode) 当由于刹车事件或软件写操作而使 MOE=0 时，此位作用于配置为输出的通道。 有关详细信息，请参见 OC/OCN 使能说明（第 20.4.11 节：TIM1 捕获/ 比较使能寄存器(TIM1_CCER)）。 0：处于无效状态时，禁止 OC/OCN 输出（定时器释放输出控制，由强制高阻态的 GPIO 逻辑接管）。 1：处于无效状态时，首先将 OC/OCN 输出强制为其无效电平，然后在死区后将其强制为无效电平。定时器始终控制输出。 注： 编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 2 后，此位即无法修改。
9-8	LOCK	RW	锁定配置 (Lock configuration) 这些位用于针对软件错误提供写保护。 00：关闭锁定——不对任何位提供写保护。 01：锁定级别 1，此时无法对 TIMx_BDTR 寄存器中的 DTG 位、TIMx_CR2 寄存器中的 OISx 和 OISxN 位以及 TIMx_BDTR 寄存器中的 BK2BID、BKBID、BK2DSRM、BKDSRM、BK2P、BK2E、BK2F[3:0]、BKF[3:0]、AOE、BKP、BKE、OSSI、OSSR 和 DTG[7:0] 位执行写操作。 10：锁定级别 2，此时无法对锁定级别 1 中适用的各位、CC 极性位（TIMx_CCER 寄存器中的 CCxP/CCxNP 位，只要通过 CCxS 位将相关通道配置为输出）以及 OSSR 和 OSSI 位执行写操作。 11：锁定级别 3，此时无法对锁定级别 2 中适用的各位、CC 控制位（TIMx_CCMRx 寄存器中的 OCxM 和 OCxPE 位，只要通过 CCxS 位将相关通道配置为输出）执行写操作。

			注： 复位后只能对 LOCK 位执行一次写操作。对 TIMx_BDTR 寄存器执行写操作后其中的内容将冻结，直到下一次复位。
7-0	DTG	RW	配置死区发生器 (Dead-time generator setup) 此位域定义插入到互补输出之间的死区持续时间。DT 与该持续时间相对应。 DTG[7:5]=0xx => DT=DTG[7:0]x tdtg，其中 tdtg=tDTS。 DTG[7:5]=10x => DT=(64+DTG[5:0])xtdtg ， 其 中 Tdtg=2xtDTS。 DTG[7:5]=110 => DT=(32+DTG[4:0])xtdtg ， 其 中 Tdtg=8xtDTS。 DTG[7:5]=111 => DT=(32+DTG[4:0])xtdtg ， 其 中 Tdtg=16xtDTS。 示例：如果 TDTS=125ns (8MHz)，则可能的死区值为： 0 到 15875 ns（步长为 125 ns） 16 µs 到 31750 ns（步长为 250 ns） 32 µs 到 63us（步长为 1 µs） 64 µs 到 126 µs（步长为 2 µs） 注：只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1、2 或 3，此位域即无法修改。

注：由于可以根据 LOCK 配置锁定位BK2BID、BKBID、BK2DSRM、BKDSRM、BK2P、BK2E、BK2F[3:0]、BKF[3:0]、AOE、BKP、BKE、OSSI、OSSR和 DTG[7:0]的写操作，因此必须在第一次对TIM1_BDTR寄存 器执行写访问时对这些位进行配置。

14.5.21. TIM1和TIM8 DMA控制寄存器(TIMx_DCR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12-8	DBL[4:0]	RW	DMA 连续传送长度 (DMA burst length) 该 5 位向量定义了 DMA 的传送长度（当对 TIMx_DMAR 地址进行读或写访问时，定时器进 行一次连续传送），即传送次数。可按半字或字节进行传送（请参见下面的示例）。 00000 ： 1 次传送 00001 ： 2 次传送 00010 ： 3 次传送 ... 10001 ： 18 次传送 示例：以下面的传送为例：DBL = 7 字节且 DBA = TIMx_CR1。 – 如果 DBL = 7 字节且 DBA = TIMx_CR1 表示待传

			送字节的地址，应通过以下公式给出传送 的地址： (TIMx_CR1 地址) + DBA + (DMA 索引)，其中 DMA 索引 = DBL 在本例中，将为 (TIMx_CR1 地址) + DBA 加上 7 个字节，得到将要复制数据的源/目标地址。 在这种情况下，将向自以下地址开始的 7 个寄存器传送数据： (TIMx_CR1 地址) + DBA 根据 DMA 数据大小的配置，可能发生下面几种情况： – 如果按半字配置 DMA 数据大小，则将向 7 个寄存器中的每一个传送 16 位数据。 – 如果按字节配置 DMA 数据大小，也将向 7 个寄存器传送数据：第一个寄存器包含第一个 MSB 字节，第二个寄存器包含第一个 LSB 字节，依此类推。因此，使用传送定时器时，还必须 指定 DMA 传送的数据大小。
7-5	RFU	-	保留位，请保持默认值
4-0	DBA[4:0]	RW	DMA 基址 (DMA base address) 该 5 位向量定义 DMA 传输的基址（通过 TIMx_DMAR 地址进行读/写访问时）。DBA 定义为从 TIMx_CR1 寄存器地址开始计算的偏移量。 示例： 00000 ：TIMx_CR1 00001 ：TIMx_CR2 00010 ：TIMx_SMCR ...

14.5.22. TIM1和TIM8 DMA全传输地址 (TIMx_DMAR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表
复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	DMAB	RW	DMA 连续传送寄存器 (DMA register for burst accesses) 对 DMAR 寄存器执行读或写操作将访问位于如下地址的寄存器：(TIMx_CR1 地址) + (DBA + DMA 索引) x 4 其中 TIMx_CR1 地址为控制寄存器 1 的地址，DBA 为 TIMx_DCR 寄存器中配置的 DMA 基址，DMA 索引由 DMA 传输自动控制，其范围介于 0 到 DBL（TIMx_DCR 寄存器中配置的 DBL）之间。

14.5.23. TIM1和TIM8 死区时间寄存器 (TIMx_DTR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表
复位值：0x0000 0000

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17	DTPE	RW	死区时间值预加载使能 0：禁止死区时间值预加载 1：使能死区时间值预加载
16	DTAE	RW	死区时间不对称使能 0：上升沿和下降沿的死区时间是相同的，由 DTG[7:0] 定义。 1：上升沿的死区时间由 DTG[7:0] 定义，下降沿的死区时间 由 DTGF[7:0] 定义。 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1、2 或 3，此位域即无法修改
15-8	RFU	-	保留位，请保持默认值
7-0	DTGF	RW	下降沿的死区时间发生器 此位域定义插入到互补输出下降沿之间的死区持续时间。 DTGF[7:5]=0xx =>DTF=DTGF[7:0]×tdtg，其中 tdtg = tDTS。 DTGF[7:5]=10x =>DTF=(64+DTG[5:0])×tdtg，其中 tdtg = 2×tDTS。 DTGF[7:5]=110 =>DTF=(32+DTG[4:0])×tdtg，其中 tdtg

			= 8×tDTS。 DTGF[7:5]=111 =>DTF=(32+DTG[4:0]) × tdtg， 其 中 tdtg = 16×tDTS。 示例：如果 tDTS = 125ns (8MHz)，则可能的死区值为： – 0 到 15875 ns（步长为 125ns） – 16 µ s 到 31750ns（步长为 250ns） – 32 µ s 到 63 µ s（步长为 1 µ s） – 64 µ s 到 126 µ s（步长为 2 µ s） 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1、2 或 3，此位域即无法修改。

14.5.24. TIM1和TIM8 编码控制寄存器(TIMx_ECR)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-6	IPOS	RW	编码索引定位 在正交编码器模式（SMS[3：0]=0001、0010、0011、 1110、1111）中，此位表示索引事件在哪个 AB 输入配置中 重置计数器。 00：当 AB=00 时，索引会重置计数器 01：当 AB=01 时，索引会重置计数器 10：当 AB=10 时，索引会重置计数器 11：当 AB=11 时，索引会重置计数器 在定向时钟编码器模式或时钟加方向编码器模式（SMS[3：0] =1010、1011、1100、1101）中，这些位指示索引事件在哪 个电平上重置计数器。在定向时钟编码器模式下，这一点都 适用于两个时钟输入。 x0：当时钟信号为低电平时，索引将重置计数器 x1：当时钟信号为高电平时，索引将重置计数器
5	FIDX	RW	该位表示是否只考虑第一个索引 0：索引始终处于活动状态 1：仅第一个索引重置计数器
4-3	RFU	-	保留位，请保持默认值
2-1	IDIR	RW	索引方向 此位域表示索引在哪种计数方向上重置计数器 00：在任何计数方向上重置计数器

			01：仅在向上计数时重置计数器 10：仅在向下计数时重置计数器 11：保留
0	IE	RW	索引使能 0：禁止索引 1：使能索引

14.5.25. TIM1和TIM8 输入选择寄存器 (TIMx_TIxSEL)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-28	RFU	-	保留位，请保持默认值
27-24	TI3SEL	RW	TI4 通道输入捕获信号来源选择，参见 TI1SEL 说明
23-20	RFU	-	保留位，请保持默认值
19-16	TI3SEL	RW	TI3 通道输入捕获信号来源选择，参见 TI1SEL 说明
15-12	RFU	-	保留位，请保持默认值
11-8	TI2SEL	RW	TI2 通道输入捕获信号来源选择，参见 TI1SEL 说明
7-4	RFU	-	保留位，请保持默认值
3-0	TI1SEL	RW	TI1 通道输入捕获信号来源选择 0000：TIM1_CH1 0001：VC0_OUT 0010：VC1_OUT 0011：VC2_OUT 0100：USART1_RXD 0101：USART2_RXD 0110：USART3_RXD 0111：MCO_OUT 1000：HSE_FAULT 1001：LSE_OUT 1010：LSI_OUT 1011：TIM2_Trgo 1100：TIM3_Trgo 1101：TIM4_Trgo 1110： TIM9_Trgo 1111： TIM10_Trgo

14.5.26. TIM1和TIM8 复用功能选择寄存器 1 (TIMx_AF1)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0001

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值

17-14	ETRSEL	RW	ETR 信号来源选择 0000：TIM1_ETR 引脚 0001：TIM8_ETR 引脚 0010：VC0_OUT 0011：VC1_OUT 0100：VC2_OUT 0101：ADC1_AWD 0110：ADC2_AWD 0111：TIM2_ETR 引脚 1000：TIM3_ETR 引脚 1001：TIM9_ETR 引脚 1010：UART1_TXD 1011：UART2_TXD 1100：UART3_TXD 1101：PVD_OUT 1110：HSE_FAULT 1111：LSE_FAULT 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，这些位即无法修改
13	RFU	-	保留位，请保持默认值
12	BKVC2P	RW	BRK VC2 输入极性 此位选择 VC2 输入电平灵敏度，必须与 BKP 极性位一起编 程。 0：VC2 输入为高电平有效 1：VC2 输入为低电平有效 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
11	BKVC1P	RW	BRK VC1 输入极性 此位选择 VC1 输入电平灵敏度，必须与 BKP 极性位一起编 程。 0：VC1 输入为高电平有效 1：VC1 输入为低电平有效 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
10	BKVC0P	RW	BRK VC0 输入极性 此位选择 VC0 输入电平灵敏度，必须与 BKP 极性位一起编 程。 0：VC0 输入为高电平有效

			1：VC0 输入为低电平有效 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
9	BKINP	RW	BRK BKIN 输入极性 此位选择 BKIN 复用功能输入电平灵敏度，必须与 BKP 极 性位一起编程。 0：BKIN 输入为高电平有效 1：BKIN 输入为低电平有效 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
8-4	RFU	-	保留位，请保持默认值
3	BKVC2E	RW	BRK VC2 使能 此位使能定时器 BRK 输入的 VC2。VC2 输出与其他 BRK 源 进行“或”运算。 0：禁止 VC2 输入 1：使能 VC2 输入 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
2	BKVC1E	RW	BRK VC1 使能 此位使能定时器 BRK 输入的 VC1。VC1 输出与其他 BRK 源 进行“或”运算。 0：禁止 VC1 输入 1：使能 VC1 输入 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
1	BKVC0E	RW	BRK VC0 使能 此位使能定时器 BRK 输入的 VC0。VC0 输出与其他 BRK 源 进行“或”运算。 0：禁止 VC0 输入 1：使能 VC0 输入 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
0	BKIN	RW	BRK BKIN 输入使能 此位使能定时器 BRK 输入的 BKIN 复用功能。BKIN 输入与

			其他 BRK 源进行“或”运算。 0：禁止 BKIN 输入 1：使能 BKIN 输入 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。

14.5.27. TIM1和TIM8 复用功能选择寄存器2 (TIMx_AF2)

偏移地址：表 14-18 TIM1 和 TIM8 寄存器列表

复位值：0x0000 0001

位域	位符号	权限	说明
31-19	RFU	-	保留位，请保持默认值
18-16	OCRSEL	RW	OCREF_CLR 源选择 000：VC0_OUT 001：VC1_OUT 010：VC2_OUT 011：ADC1_AWD 100：ADC2_AWD 111：ETRF
15-13	RFU	-	保留位，请保持默认值
12	BK2VC2P	RW	BRK2 VC2 输入极性 此位选择 VC2 输入电平灵敏度，必须与 BK2P 极性位一起 编程。 0：VC2 输入为低电平有效 1：VC2 输入为高电平有效 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
11	BK2VC1P	RW	BRK2 VC1 输入极性 此位选择 VC1 输入电平灵敏度，必须与 BK1P 极性位一起 编程。 0：VC1 输入为低电平有效 1：VC1 输入为高电平有效 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
10	BK2VC0P	RW	BRK2 VC0 输入极性 此位选择 VC0 输入电平灵敏度，必须与 BK0P 极性位一起 编程。 0：VC0 输入为低电平有效

			1：VC0 输入为高电平有效 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
9	BK2INP	RW	BRK2 BKIN2 输入极性 此位选择 BKIN2 复用功能输入电平灵敏度，必须与 BK2P 极性位一起编程。 0：BKIN2 输入为低电平有效 1：BKIN2 输入为高电平有效 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
8-4	RFU	-	保留位，请保持默认值
3	BK2VC2E	RW	BRK2 VC2 使能 此位使能定时器 BRK2 输入的 VC2。VC2 输出与其他 BRK2 源进行“或”运算。 0：禁止 VC2 输入 1：使能 VC2 输入 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
2	BK2VC1E	RW	BRK2 VC1 使能 此位使能定时器 BRK2 输入的 VC1。VC1 输出与其他 BRK1 源进行“或”运算。 0：禁止 VC1 输入 1：使能 VC1 输入 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
1	BK2VC0E	RW	BRK2 VC0 使能 此位使能定时器 BRK2 输入的 VC0。VC1 输出与其他 BRK2 源进行“或”运算。 0：禁止 VC0 输入 1：使能 VC0 输入 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。
0	BK2INE	RW	BRK2 BKIN 输入使能 此位使能定时器 BRK2 输入的 BKIN2 复用功能。BKIN2 输

			入与其他 BRK2 源进行“或”运算。 0：禁止 BKIN2 输入 1：使能 BKIN2 输入 注：只要编程了 LOCK（TIM1_BDTR 寄存器中的 LOCK 位） 级别 1，此位即无法修改。

15. 通用定时器（TIM2-TIM7）

15.1. 概述

通用定时器（TIM2-TIM7，以下仅以 TIM2 为例进行说明）包含一个 16 bit 自动重装载计数器，并由一个可编程预分频器驱动。TIM2 支持定时、计数、复位、 门控、触发和编码器等多种工作模式，带 2 路独立的捕获 / 比较通道，可以测量输入信号的脉冲宽度（输入捕获）或者产生输出波形（输出比较和 PWM）。

15.2. 主要特性

TIM2 定时器主要特性：


- 16 位递增、递减、递增/递减自动重载计数器
- 16 位可编程（可以实时修改）预分频器，计数器时钟频率的分频系数为 1～65535 之间的任意数值
- 支持单次计数模式和连续计数模式
- 2 路独立输入捕获和输出比较通道
- 触发输入信号（TRGI）控制定时器实现多种从模式
- 定时器级联 ITR 和片内外设互联 ETR
- 支持针对定位的增量 (正交) 编码器和霍尔传感器电路
- 发生如下事件时生成中断/DMA 请求：
  - 更新：计数器上溢/下溢、计数器初始化（通过软件或内部/外部触发）
  - 触发事件（计数器启动、停止、初始化或通过内部/外部触发计数）
  - 输入捕获
  - 输出比较

15.3. 功能描述

15.3.1. 功能框图

TIM2 的功能框图如下图所示：

图 15-1 TIM2功能框图



15.3.2. 时钟源


计数器的计数时钟源可由内部时钟 PCLK、触发信号 TRGI 或外部触发输入信号 ETRF 提供，经预分频器 TIM2_ PSC 分频后驱动计数器进行计数。

15.3.3. 预分频器

预分频器对 CK_PSC 时钟进行分频，得到计数时钟 CK_CNT，以驱动计数器计数。分频系数通过 TIM2_PSC 寄存 器进行设置，支持 1、2、3、4、…、65536 分频。

TIM2_PSC 寄存器具有缓冲功能，可在运行中修改，新的预分频值将在下一个更新事件发生时生效。 下图给出了运行过程中预分频器的分频由 1 变为 2 时的时序图。

图 15-2 预分频器分频由 1 变为 2 时的时序图



15.3.4. 计数器与计数模式

计数器可设置为递增计数（边沿对齐模式）、递减计数（边沿对齐模式）或递增 / 递减双向计数（中心对齐模式）。具体通过控制寄存器 TIM2_CR1 的 CMS 和 DIR 位域进行配置，如下表所示：

表 15-1 计数模式

TIM_CR1.CMS	TIM_CR1.DIR	计数模式
00	0	递增计数 边沿对齐模式
	1	递减计数 边沿对齐模式
01	-	中心对齐模式 1
10	-	中心对齐模式 2
11	-	中心对齐模式 3

当设置 TIM2_CR1 寄存器的 CEN 位域为 1 时，计数器开始按设定模式计数，注意计数器将在 CEN 位置 1 时刻的 一个时钟周期后开始计数。

15.3.4.1.递增计数模式

在递增计数模式下，计数器从 0 开始递增计数到重载值 ARR，然后重新从 0 开始递增计数，同时生成计数器上溢 出事件并产生上溢出信号 OV（OV 信号会自动清除）。

将在每次计数器上溢时产生更新事件 UEV，计数器更新中断标志位 TIM2_ISR.UIF 被硬件置位，如果允许中断（设置 TIM2_IER.UIE 为 1），将产生中断请求，设置 TIM2_ICR.UIF 为 0 清除该标志位。

以下是计数器在不同时钟频率下的操作示例，其中 TIM2_ARR =0x36、TIM2_RCR=0x00。

图 15-3 递增计数，内部时钟分频因子为1




图 15-4 递增计数，内部时钟分频因子为2




图 15-5 递增计数，内部时钟分频因子为4




图 15-6 递增计数，内部时钟分频因子为N




图 15-7 递增计数，当重载缓存禁止时的更新事件（TIM2_CR1.ARPE=0）





图 15-8 递增计数，当重载缓存使能时的更新事件（TIM2_CR1.ARPE=1）



15.3.4.2.递减计数模式

在边沿对齐模式下设置控制寄存器 TIM2_CR1 的 DIR 位为 1 时，计数器工作在递减计数模式。

在递减计数模式下，硬件自动加载 ARR 值到计数器 CNT，计数器开始递减计数到 0，然后重新装载 ARR 值递减计数，同时生成计数器下溢出事件并产生下溢出信号 UND（UND 信号会自动清除）。

将在每次计数器下溢时产生更新事件 UEV，计数器更新中断标志位 TIM2_ISR.UIF 被硬件置位，如果允许中断（设置 TIM2_IER.UIE 为 1），将产生中断请求，设置 TIM2_ICR.UIF 为 0 清除该标志位。

以下是计数器在不同时钟频率下的操作示例，其中 TIM2_ARR =0x36、TIM2_RCR =0x00。

图 15-9 递减计数，内部时钟分频因子为 1




图 15-10 递减计数，内部时钟分频因子为 2




图 15-11 递减计数，内部时钟分频因子为 4





图 15-12 递减计数，内部时钟分频因子为 N



15.3.4.3.中心对齐模式（递增 / 递减计数）

在中心对齐模式下，计数器从 0 开始递增计数到 ARR-1，产生一个计数器上溢出事件，然后从 ARR 值开始递减计 数到 1 并产生一个计数器下溢出事件，之后重新从 0 开始递增计数。

中心对齐模式包括中心对齐模式 1、中心对齐模式 2 和中心对齐模式 3，三种模式在计数方式上完全相同，只是 输出比较中断标志的置位时机不同，具体请参见 1.9.1 TIM2_CR1 控制寄存器 1 的 CMS 位域说明。

在中心对齐模式下，控制寄存器 TIM2_CR1 的 DIR 位不能由软件写入，但可以读出，DIR 由硬件更新并指示当前 的计数方向。启动中心对齐模式时，计数器将根据当前的 DIR 位域值进行递增或递减计数。不能同时通过软件修改 DIR 和 CMS 位域。

不建议在运行中心对齐模式时对计数器执行写操作，否则将发生意想不到的结果。尤其是：

- 如果在计数器 CNT 中写入大于自动重载值 ARR 的值 (CNT>ARR)，则不会更新方向。例如，如果计数器之前 是递增计数，则继续递增计数。
- 如果向计数器 CNT 写入 0 或 ARR 值，计数方向会更新，但不生成更新事件 UEV。

使用中心对齐模式最为保险的方法是：在启动计数器前通过软件生成更新事件 UEV（设置 TIM2_EGR.UG 为 1）， 并且不要在计数器运行过程中对其执行写操作。

以下是计数器在不同时钟频率下的操作示例：

图 15-13 中心对齐模式，内部时钟分频因子为 1，ARR=0x06




图 15-14 中心对齐模式，内部时钟分频因子为2




图 15-15 中心对齐模式，内部时钟分频因子为 4，ARR=0x36




图 15-16 中心对齐模式，内部时钟分频因子为 N




图 15-17 中心对齐模式，当重载缓存禁止时的更新事件（TIM2_CR1.ARPE=0）





图 15-18 中心对齐模式，当重载缓使能时的更新事件（TIM2_CR1.ARPE=1）



15.3.5. 重载寄存器

自动重载寄存器 TIM2_ARR 具有缓存功能，通过控制寄存器 TIM2_CR1 的 ARPE 位域开启或关闭。

当计数器处于停止状态或是缓存功能关闭时，更新重载寄存器 ARR 将会立即更新其影子寄存器。当定时器处于运 行状态且缓存功能有效时，修改重载寄存器 ARR 将不会立即更新影子寄存器，仅当生成更新事件 UEV 时才会将重载寄存器 ARR 的值更新到影子寄存器中。

15.3.6. 更新事件UEV

允许通过控制寄存器 TIM2_CR1 的 UDIS 位域来禁止或使能更新。

使能 UEV

设置 UDIS 位域为 0 使能 UEV，此时根据 URS 位域可选择更新请求源，如下表所示。

表 15-2 更新源设置

TIM_CR1.URS	更新源
0	计数器上溢出，下溢出 UG 置位 通过从模式控制器生成的更新事假
1	计数器上溢出，下溢出

当发生更新事件时，将进行以下动作：

1. 重新初始化计数器：

递减计数（边沿对齐模式）：重新加载自动重载值 TIM2_ARR； 中心对齐模式或递增计数（边沿对齐模式）：计数器清零。

2. 如果使用了缓存寄存器功能，将更新对应的预装载寄存器到其影子寄存器。

3. 预分频器的计数器被清零，TIM2_PSC 中新的预分频值生效。

4. 事件更新中断标志位 TIM2_ISR.UIF 被硬件置位。

当发生一个更新事件 UEV 时，事件更新中断标志位 TIM2_ISR.UIF 会被硬件置位， 如果允许中断（设置 TIM2_ IER.UIE 为 1），将产生一个更新中断请求，设置 TIM2_ICR.UIF 为 0 可清除该标志位。

注意：

如果使用了重复计数器（TIM2_RCR.REP 不为 0），只有在计数次数达到重复计数次数（TIM2_RCR.REP 达到 0） 时，才会产生更新事件 UEV。

禁止 UEV

设置 UDIS 位域为 1 禁止 UEV，不再生成任何更新事件。

如果使用了缓存寄存器功能，对应的各影子寄存器的值保持不变。但如果 UG 位置 1，或者从从模式控制器接收 到硬件复位，则会重新初始化计数器和预分频器的计数器。

15.3.7. 单脉冲模式

计数器可工作在单次计数或连续计数模式下，通过控制寄存器 TIM2_CR1 的 OPM 位域来选择。


单次计数模式

设置 TIM2_CR1.OPM 为 1，使定时器工作在单次计数模式下。

启动计数器后，计数器 CNT 在 CK_CNT 时钟的驱动下计数，在发生下一更新事件时，计数器停止计数，同时 TIM2_CR1.CEN 被硬件自动清零。

可以通过从模式控制器启动计数器，配合定时器的输出比较模式，使得计数器在一个触发信号的触发下启动，并 在一段可编程的延时后产生一个脉宽可编程的单脉冲。如下图所示，定时器在检测到触发信号的有效边沿时开始 计数，延迟 tDELAY 之后，在比较输出端口上产生一个宽度为 tPULSE 的正脉冲。其中 tDELAY 由计数寄存器 TIM2_CNT 的初值和捕获 / 比较寄存器 TIM2_CCRy 的差值确定，tPULSE 由自动重载寄存器 TIM2_ARR 和捕获 / 比较寄存器 TIM2_CCRy 的差值来确定。

图 15-19 单脉冲输出示例（递增计数模式）



采样触发输入到激活 OC 输出需要多个时钟周期，可设置比较模式寄存器 TIM2_CCMRxCMP 的 OCyFE 位域为 1， 以缩短 OC 输出延迟时间。

连续计数模式

设置 TIM2_CR1.OPM 为 0，使定时器工作在连续计数模式下，计数器在发生更新事件时不会停止计数。

15.3.8. 外部触发输入通道

外部触发输入信号 ETR 可用作从模式控制器的触发输入 (TRGI)，也可用作计数器的计数时钟。可对 ETR 信号进行输入控制，包括极性选择和边沿检测、预分频和滤波。

极性选择和边沿检测

从模式控制寄存器 TIM2_SMCR 的 ETP 位域用于选择 ETR 输入信号的触发极性。当设置 ETP 为 0 时，ETR 不反相， 高电平或上升沿有效；当 ETP 设置为 1 时，ETR 反相，低电平或下降沿有效。

预分频器

外部触发信号 ETRP 频率不得超过 PCLK 频率的 1/4。当 ETRP 的频率较高时，用户应通过适当的 ETPS 预分频器 设置对外部信号进行分频，以降低 ETRP 频率，可设置分频系数为 1、2、4、8。

滤波器

滤波器采用数字滤波方式，以一定频率对输入信号进行采样，当连续采样到 N 个相同电平时信号有效，否则信号 无效，以此滤除高频杂波信号。

ETR 输入信号的滤波器由从模式控制寄存器 TIM2_SMCR 的 ETF 位域进行配置，可设置采样频率和采样点的个数。 采样频率 fSAMPLING 由 fDTS 分频后的时钟提供，fDTS 是 fPCLK 分频后得到的频率，分频因子由 TIM2_CR1 寄存器的 CKD 位域配置，可设置 1、2、4 分频。

15.3.9. 输入捕获通道

TIM2 支持 4 个输入捕获通道 TI1/2/3/4，可用作捕获命令。其中 TI1 和 TI2 还可用作从模式控制器的触发输 入 (TRGI) 和编码器接口输入。

支持对 TIy 信号进行输入控制，包括滤波、边沿检测和预分频。

滤波器

滤波阶段以一定频率对相应的 TIy 输入信号进行采样，生成滤波后信号 TIyF。

TIy 输入信号的滤波器由捕获模式寄存器 TIM2_CCMRxCAP 的 ICyF 位域进行配置，可设置采样频率和采样点的个 数。采样频率 fSAMPLING 由 fPCLK 或 fDTS 分频后的时钟提供，fDTS 是 fPCLK 分频后得到的频率，分频因子由 TIM2_CR1 寄 存器的 CKD 位域配置，可设置 1、2、4 分频。

边沿检测

带有极性选择功能的边沿检测器可生成一个 TIxFPx 信号，TIM2_CCER 捕获/比较 使能寄存器的 CCyP 位域。

预分频器


TIy 信号用于输入捕获时，可对捕获通道信号 ICy 进行分频，通过捕获模式寄存器 TIM2_CCMRxCAP 的 ICyPSC 位 域进行控制，支持 1、2、4、8 分频。

15.3.10. 输出比较通道

TIM2 支持 4 个独立输出比较通道 CH1/2/3/4 ，每个通道均由一个捕获 / 比较寄存器（包括一个影子寄存器）和一个输出阶段（比较器和输出控制）组成。

输出控制单元用于比较匹配时，控制输出端口的波形，可配置输出比较模式、输出极性选择和输出使能等。以比较通道 1 为例，其框图如下图所示：

图 15-20 输出比较 1 通道



15.3.11. 工作模式

TIM2 支持多种工作模式，具体由从模式控制寄存器 TIM2_SMCR 的 SMS 位域来配置，如表 1-3 所示：

表 15-3 TIM2工作模式

GTIM_SMCR.SMS	从模式选择
0000	禁止从模式，使用内部时钟
0111	外部时钟模式 1
0100	复位模式
0101	门控模式
0110	触发模式
1000	组合复位+触发模式
1001	组合复位+复位模式
1110	正交编码模式 *1 模式
1111	正交编码模式 *1 模式
0001	正交编码模式 *2 模式
0010	正交编码模式 *2 模式
0011	正交编码模式 *4 模式
1010	编码模式（时钟+方向）*2 模式
1011	编码模式（时钟+方向）*1 模式
1100	编码模式（带方向时钟）*2 模式
1101	编码模式（带方向时钟）*1 模式

注 1：

从模式选择位包括 TIM2_SMCR[16]和 TIM2_SMCR[2:0]，需组合配置。

注 2：

从模式选择位 SMS[3:0]支持预装载功能，请参见 SMSPE 和 SMSPS 位域说明。

15.3.11.1. 内部时钟模式

当从模式控制寄存器 TIM2_SMCR 的 SMS 位域为 0x0 时，禁止定时器从模式，预分频器时钟直接由内部时钟 PCLK 提供。设置 TIM2_CR1.CEN 为 1，将使能计数器开始计数。

15.3.11.2. 外部时钟模式

外部时钟模式 1

当从模式控制寄存器 TIM2_SMCR 的 SMS 位域为 0x7 时，由所选触发信号(TRGI) 的上升沿提供计数器时钟。 TRGI 信号有多种触发选择，具体通过 TIM2_SMCR 寄存器的 TS 位域进行选择，如下表所示：

表 15-4 TRGI 信号来源

GTIM_SMCR.TS 位域值	TRGI 信号来源
00111	外部触发输入 ETRF
000xx/01xxx/10000	内部触发 ITR0-12
00100	TI1 边沿检测器 TI1F_ED
00101	滤波后的定时器输入 TI1FP1
00110	滤波后的定时器输入 TI1FP2


ETR 输入信号来源可以是外部 TIM2_ETR/TIM2_ETR 引脚，也可以是片内其他外设。选择 TIM2_ETR 为 TRGI 信号源时， 可通过 TIM2_SMCR.ETP 选择外部触发极性， 通过 TIM2_SMCR.ETPS 设置预分频，通过 TIM2_SMCR.ETF 进行滤波控制。

内部触发 ITR 来源为 BTIM 和 TIM2 的触发输出信号 TRGO 以及 UART 的 TXD/RXD 信号。

TI1 和 TI2 都具有滤波和边沿检测功能，TI1 和 TI2 分别通过捕获模式寄存器 TIM2_CCMR1CAP 的 IC1F 和 IC2F 位域进行滤波控制，分别通过捕获 / 比较使能寄存器 TIM2_CCER 的 CC1P 和 CC2P 位域进行边沿检测。

外部时钟模式 1 连接示意图如下图所示：


图 15-21 外部时钟模式 1 连接图



当 TRGI 出现有效边沿时，TIM2_ISR.TIF 标志将置 1，向 TIM2_ICR.TIF 写 0 可清除该标志。

下图所示为配置 TI1 上升沿的外部时钟模式 1 时序图，TI1 的上升沿与实际计数器时钟之间的延迟是由于 TI1 输 入的重新同步电路引起的。

图 15-22 外部时钟模式 1 时序示例




外部时钟模式 2

设置从模式控制寄存器 TIM2_SMCR 的 ECE 位域为 1，使能外部时钟模式 2。该模式下，计数器时钟由 ETRF 信号的任意有效边沿提供，与选择外部时钟模式 1 并将 TRGI 连接到 ETRF（SMS=0111 且 TS=00111）具有相同效果， 连接框图可参见图 1-22 外部时钟模式 1 连接图。

外部时钟模式 2 可以和以下从模式同时使用：复位模式、门控模式和触发模式，此时从模式下的 TRGI 不得连 接 ETRF（即 TS 位域不能设置为 0x7） 。如果同时使能外部时钟模式 1 和外部时钟模式 2，则外部时钟输入为 ETRF。外部时钟模式 2 不能与编码器模式同时使用。

下图所示为 ETR 设置为 2 分频时的外部时钟模式 2 的时序示例，ETR 的上升沿与实际计数器时钟之间的延迟是由 ETRP 信号的重新同步电路引起的，因此计数器可以正确捕获的最大频率最高为内部时钟 PCLK 频率的 1/4，当 ETRP 信号变快时，用户应对外部信号进行适当的分频。

图 15-23 外部时钟模式 2 时序示例



15.3.11.3. 复位模式

当从模式控制寄存器 TIM2_SMCR 的 SMS 位域为 0x4 时，TIM2 配置为复位模式，计数器的复位由 TRGI 信号控制。 TRGI 信号的来源由从模式控制寄存器 TIM2_SMCR 的 TS 位域控制，可参见表 1-4 TRGI 信号来源。

当检测到有效的触发输入（TRGI）时，将产生以下影响：


1. 重新初始化计数器和预分频器的计数器；

2. 如果控制寄存器 TIM2_CR1 的 URS 位域为 0，则会产生更新事件 UEV，事件更新中断标志 TIM2_ISR.UIF 置 1，可产生中断请求；

3. 触发中断标志 TIM2_ISR.TIF 置 1，可产生中断请求。

下图所示为复位模式时序图示例。设置 TIM2_CR1.CEN 为 1 使能计数器，计数器根据计数时钟 CK_CNT 正常计数， 当 TI1 出现上升沿时，计数器清零并重新从 0 开始计数，同时 TIM2_ISR.TIF 标志位置 1。TI1 的上升沿与实际计数器复位之间的延迟是由 TI1 输入的重新同步电路引起的。

图 15-24 复位模式时序




15.3.11.4. 门控模式

当从模式控制寄存器 TIM2_SMCR 的 SMS 位域为 0x5 时，TIM2 配置为门控模式。在该模式下，触发输入 (TRGI) 为高电平且 TIM2_CR1.CEN 为 1 时，启动计数器计数； 触发输入 (TRGI) 为低电平或 TIM2_CR1.CEN 为 0 时，计数器立即停止计数（但不复位）。计数器的启动和停止都被控制。

TRGI 信号的来源由从模式控制寄存器 TIM2_SMCR 的 TS 位域控制，但需注意门 控模式下不能选择 TI1F_ED 作为触发输入。

下图所示为门控模式时序图示例。当 TI1 为高电平时，计数器启动计数；当 TI1 为低电平时，计数器暂停计数。计数器启动和停止时，TIM2_ISR.TIF 标志位都会置 1。TI1 的边沿与实际计数器使能信号 CNT_EN 之间的延迟是由 TI1 输入的重新同步电路引起的。

图 15-25 门控模式时序



15.3.11.5. 触发模式


当从模式控制寄存器 TIM2_SMCR 的 SMS 位域为 0x6 时，TIM2 配置为触发模式。在该模式下，设置 TIM2_CR1. CEN 为 1 或触发信号 TRGI 出现上升沿时，触发启动计数器计数（但不复位）。

TRGI 信号的来源由从模式控制寄存器 TIM2_SMCR 的 TS 位域控制。 当检测到有效的触发信号时，将产生以下影响：

1. TIM2_CR1.CEN 被硬件置位；
2. 触发中断标志位 TIM2_ISR.TIF 置 1，可产生中断请求；
3. 计数器启动，开始计数。

下图所示为触发模式时序图示例。当 TI1 出现上升沿时，计数器启动计数，同时 TIM2_ISR.TIF 标志位置 1。TI1 的上升沿与实际计数器启动之间的延迟是由 TI1 输入的重新同步电路引起的。

图 15-26 触发模式时序



15.3.11.6. 组合复位+触发模式

当从模式控制寄存器 TIM2_SMCR 的 SMS 位域为 0x8 时，TIM2 配置为组合复位 + 触发模式。在该模式下，出现 所选触发输入 (TRGI) 上升沿时，将重新初始化计数器并启动计数器，同时触发中断标志 TIM2_ISR.TIF 置 1。如果 控制寄存器 TIM2_CR1 的 URS 位域为 0，则会产生更新事件 UEV，事件更新中断标志 TIM2_ISR.UIF 会被硬件置位。

TRGI 信号的来源由从模式控制寄存器 TIM2_SMCR 的 TS 位域控制。

15.3.11.7. 组合门控+复位模式


当从模式控制寄存器 TIM2_SMCR 的 SMS 位域为 0x9 时，TIM2 配置为组合门控 + 复位模式。在该模式下，计数 器的启动和停止都被控制，触发输入 (TRGI) 为高电平且 TIM2_CR1.CEN 为 1 时，启动计数器计数；触发输入 (TRGI) 为低电平时，计数器立即停止计数，并被复位。计数器启动和停止时，TIM2_ISR.TIF 标志位都会置 1；计数器复位时， TIM2_ISR.UIF 标志位置 1。

TRGI 信号的来源由从模式控制寄存器 TIM2_SMCR 的 TS 位域控制。

15.3.11.8. 正交编码器模式

TIM2 支持正交编码器模式，用于接收并解码正交编码器的信号。在该模式下，允许通过 CH1、CH2 引脚与外部 的正交编码器直接连接，根据输入信号的跳变顺序，实现计数器自动递增或递减计数，计数器值始终表示编码器 的位置。其功能框图如下图所示：

图 15-27 编码器模式框图



CH1 和 CH2 输入信号具有滤波和极性选择功能，分别通过 TIM2_CCMR1CAP 寄存器的 IC1F 和 IC2F 位域进行滤 波控制，通过 TIM2_CCER 寄存器的 CC1P 和 CC2P 位域选择输入极性。

设置 TIM2_CR1.CEN 为 1 使能计数器，计数器将由通道 CH1 和 CH2 引脚输入信号经滤波和极性选择后的信号 TI1FP1 和 TI2FP2 的每次有效跳变驱动，根据两个输入信号的跳变顺序，产生了计数脉冲和方向信号，参见表 14-5 计数方向和编码器信号的关系。编码器当前计数方向标志 TIM2_CR1.DIR 由硬件自动设置和清除，且在任何 输入（CH1 或 CH2）发生信号转换时，都会计算 DIR 位，无论计数器是仅在 TI1FP1 或 TI2FP2 边沿处计数，还是同时在 TI1FP1 和 TI2FP2 处计数。

TIM2 支持多种正交编码计数模式，通过从模式控制寄存器 TIM2_SMCR 的 SMS 位域进行设置，不同模式下计数 方向和编码器信号的关系如下表所示：

表 15-5 计数方向和编码器信号的关系

模式	SMS	信号的电平		TI1FP1		TI2FP2	
		TI2FP2	TI1FP1	上升	下降	上升	下降
在 TI1FP1 边沿计数*1 模式	1110	高		向下计数	向上计数	不计数	不计数
		低		不计数	不计数	不计数	不计数
在 TI2FP2 边沿计数*2 模式	1111		高	不计数	不计数	向上计数	向下计数
			低	不计数	不计数	不计数	不计数
在 TI1FP1 边沿计数*2 模式	0001	高		向下计数	向上计数	不计数	不计数
		低		向上计数	向下计数	不计数	不计数
在 TI2FP2 边沿计数*2 模式	0010		高	不计数	不计数	向上计数	向下计数
			低	不计数	不计数	向下计数	向上计数
TI1FP1/TI2FP2 边沿计数*4 模式	0011	高	高	向下计数	向上计数	向上计数	向下计数
		低	低	向上计数	向下计数	向下计数	向上计数

编码器输出的第三个信号表示机械零点，可以把它连接到外部触发输入引脚上，用以触发计数器复位。

下图是一个正交编码计数模式 -x4 模式的操作实例，显示了计数信号的产生和方向控制。它还显示了当选择了双 边沿时，输入抖动是如何被抑制的；抖动可能会在传感器的位置靠近一个转换点时产生。

图 15-28 正交编码器模式 -x4 模式操作示例





图 15-29 各正交编码器模式计数示例



编码器模式可以提供传感器当前位置的相关信息。计数器根据编码器输出的脉冲自动进行递增或递减计数，当前计数器值即表示编码器当前位置。使用另一个配置为捕获模式的定时器，可以捕获编码器信号的上升沿或下降沿，并记录其时间戳，通过测量两个事件之间的时间间隔，可以计算出相应的动态信息，如速度、加速度和减速度；可以使用指示机械零位的编码器输出来实现此目的，通过测量从机械零位到其他位置的时间间隔，可以计算出相对于零位的位置和速度变化。

15.3.11.9. 时钟加方向编码器模式


定时器还支持时钟加方向的编码器模式，需配置从模式控制寄存器 TIM2_SMCR 的 SMS 位域为 0xA 或 0xB，分别 对应 x2 模式和 x1 模式。

带方向的编码器通常具有两个输出信号：时钟信号和方向信号，使用时钟信号可以计算出旋转编码器的旋转速度和位置变化，而方向信号可以用来确定旋转的方向。在 x2 模式，计数器在时钟信号的上升沿和下降沿计数；在 x1 模式，计数器根据

CC2P 位域的值在单个时钟边沿计数，CC2P 为 0 对应上升沿敏感，CC2P 为 1 对应下降沿敏感。CH1 通道上方向信号的极性由 CC1P 位设置：CC1P 为 0 对应正极性（当 CH1 为高电平时递增计数，当 CH1 为低电平时递减计数），CC1P 为 1 对应负极性（当 CH1 为低电平时递增计数，当 CH1 为高电平时递减计数）。

下图显示了时钟加方向编码器模式下的计数器计数实例，示例中 CH1 和 CH2 输入均不反相。

图 15-30 时钟加方向编码器模式计数示例



15.3.11.10. 定向时钟编码器模式

定时器还支持定向时钟编码器模式，需配置从模式控制寄存器 TIM2_SMCR 的 SMS 位域为 0xC 或 0xD，分别对应 x2 模式和 x1 模式。其功能框图可参见图 1-28 编码器模式框图，可对输入信号进行滤波和极性控制。

定向时钟编码器会根据旋转方向分别提供一条向上计数时钟线和向下计数时钟线。在 x2 模式，计数器在两个时 钟线中的任意一个的上升沿和下降沿计数；CC1P 和 CC2P 位是时钟空闲状态的编码，CCyP 为 0 对应高电平空闲， CCyP 为 1 对应低电平空闲。在 x1 模式，计数器根据 CC1P 和 CC2P 位域的值在单个时钟边沿计数，CCyP 为 0 对应下降沿敏感和高电平空闲，CCyP 为 1 对应上升沿敏感和低电平空闲。

不同模式下计数方向和编码器信号的关系如下表所示：

表 15-6 计数方向和编码器信号的关系

模式	SMS	信号的电平		TI1FP1		TI2FP2	
		TI2FP2	TI1FP1	上升	下降	上升	下降
X2 模式 CCyP=0	1100	高	高	向下计数	向下计数	向上计数	向上计数
		低	低	不计数	不计数	不计数	不计数
X2 模式 CCyP=1		高	高	不计数	不计数	不计数	不计数
		低	低	向下计数	向下计数	向上计数	向上计数
X1 模式 CCyP=0	1101	高	高	不计数	向下计数	不计数	向上计数
		低	低	不计数	不计数	不计数	不计数
X1 模式 CCyP=1		高	高	不计数	不计数	不计数	不计数
		低	低	向下计数	不计数	向上计数	不计数

下图是定向时钟编码器模式的计数示例：

图 15-31 定向时钟编码器模式计数示例（CC1P = CC2P = 0）






图 15-32 定向时钟编码器模式计数示例（CC1P = CC2P = 1）



15.3.12. 输入捕获功能

TIM2 支持输入捕获功能，设置捕获模式寄存器 TIM2_CCMRxCAP 的 CCyS 位域为非零值时，CCy 通道配置为输入，同时指定对应捕获通道 ICy 的输入映射。支持通过软件或硬件触发输入捕获，其功能框图如下图所示：

图 15-33 输入捕获模式框图



软件触发：设置 TIM2_EGR.CCyG 为 1 时，立即软件触发一次捕获，当前计数器 CNT 的值被锁存到对应通道的捕 获 / 比较寄存器 CCRy 中，完成一次捕获，捕获完成后 CCyG 位被硬件自动清零。

硬件触发：当检测到输入通道 TIy 上的有效边沿后，当前计数器 CNT 的值被锁存到对应通道的捕获 / 比较寄存器 CCRy 中，完成一次捕获。触发捕获的有效边沿通过捕获 / 比较使能寄存器 TIM2_CCER 的 CCyP 位域 来配置，如下表所示：

表 15-7 输入捕获模式配置

GTIM_CCER		捕获触发条件
CCyNP	CCyP	
0	0	上升沿捕获
0	1	下降沿捕获
1	1	上下沿均捕获

当发生一次捕获时，对应通道的捕获 / 比较中断标志 TIM2_ISR.CCyIF 被硬件置 1，同时：


- 如果使能了中断（设置 TIM2_IER.CCyIE 为 1），将产生中断请求。
- 如果发生捕获事件时，TIM2_ISR.CCyIF 标志位已经为高，那么重复捕获标志位 TIM2_ISR.CCyOF 将被硬件置 1。
- 设置 TIM2_ICR.CCyIF 为 0 或读取捕获寄存器 CCRy 可清除 TIM2_ISR.CCyIF 标志位， 设置 TIM2_ICR.CCyOF 为 0 可清除 TIM2_ISR. CCyOF 标志位。

15.3.12.1. PWM 输入模式

PWM 输入模式是输入捕获模式的一个应用。输入捕获功能支持同一通道输入信号被两路捕获寄存器进行捕获， 结合从模式复位功能，可方便测量 PWM 输入信号的周期和脉宽。

PWM 输入模式只能与 T1 和 TI2 信号配合使用，因为只有 TI1FP1 和 TI2FP2 与从模式控制器相连。 下图是 PWM 信号从 TI1 通道输入时的时序示例：

图 15-34 PWM 输入模式时序



15.3.12.2. 输入捕获来源

TIM2 的输入捕获来源可以是外部 TIM2_CHy 引脚，也可以是片内其他外设，通过 TI 输入选择寄存器（TIM2_ TISEL1 和 TIM2_TISEL2）的 TIySEL 位域进行配置。

当 TIM2_TISELx.TIySEL 为 0x0 时，TIy 通道输入捕获信号来源为外部 TIM2_CHy 引脚，此时需通过 GPIO 复用功能寄存器 (CPIOx_AFRH 和 CPIOx_AFRL) 将对应引脚配置为复用功能。

当 TIM2_TISELx.TIySEL 为 0x1~0xF 时，TIy 通道输入捕获信号来自片内其他外设，如下表所示：

表 1-8　通用定时器输入捕获来源

TIySEL 位域值	TIy 通道的输入捕获来源
0000	TIM_CHy
0001	VC1_OUT
0010	VC2_OUT
0011	USART1_RXD
0100	USART2_RXD
0101	MCO_OUT
0110	HSE_FAULT
0111	LSE_FAULT
1000	RTC_OUT
1001	LSI_OUT
0010	BTIM1_TRGO
1011	BTIM2_TRGO
1100	BTIM3_TRGO
1111	ATIM_TRGO

15.3.13.　输出比较功能

TIM2 支持输出比较功能，设置比较模式寄存器 TIM2_CCMRxCMP 的 CCyS 位域为 0 时，CCy 通道配置为输出。 在输出比较模式下，当前计数器 CNT 的值与对应通道 CCy 的捕获 / 比较寄存器 CCRy 的值相比较，当两者匹配时，参考信号 OCyREF 输出为可设定的电平状态，同时产生比较中断。参考信号经输出控制单元后由 CHy 和 CHyN 引脚输出。

参考信号 OCyREF 的输出动作由比较模式寄存器 TIM2_CCMRxCMP 的 OCyM 位域设置，如下表所示：

表 15-8 输出比较模式配置

OCyM 位域值	比较模式配置
0000	比较匹配时 OCyREF 保持原电平
0001	比较匹配时 OCyREF 置 1
0010	比较匹配时 OCyREF 置 0
0011	比较匹配时 OCyREF 翻转
0100	强制 OCyREF 为低电平
0101	强制 OCyREF 为高电平
0110	PWM 模式 1
0111	PWM 模式 2
1000	可再触发 OPM 模式 1
1001	可再触发 OPM 模式 2
1100	组合 PWM 模式 1
1101	组合 PWM 模式 2
1110	不对称 PWM 模式 1
1111	不对称 PWM 模式 2

当发生比较匹配时，对应通道的捕获 / 比较中断标志 TIM2_ISR.CCyIF 被硬件置 1，同时：

- 如果使能了中断（设置 TIM2_IER.CCyIE 为 1），将产生中断请求。
- 设置 TIM2_ICR.CCyIF 为 0 可清除 TIM2_ISR.CCyIF 标志位。


捕获 / 比较寄存器 TIM2_CCRy 具有缓存功能，通过 OCyPE 位域选择是否使用缓存功能。当 OCyPE 为 0 时，禁止通道 CCy 的比较缓存功能，可在任意时候通过软件更新 TIM2_CCRy 寄存器，更新值立即生效并影响输出波形；当 OCyPE 为 1 时，使能通道 CCy 的比较缓存功能，更新 TIM2_CCRy 寄存器不会立即生效，仅当发生更新事件 UEV 时才会将 TIM2_CCRy 寄存器的值更新到有效寄存器。

15.3.13.1. 匹配输出模式

匹配输出模式用于控制输出波形，或指示已经过某一时间段。

- 设置 OCyM 位域为 0x0，比较匹配时，参考信号 OCyREF 保持其电平，同时 TIM2_ISR.CCyIF 标志位置 1。
- 设置 OCyM 位域为 0x1，比较匹配时，参考信号 OCyREF 设置为高电平，同时 TIM2_ISR.CCyIF 标志位置 1。
- 设置 OCyM 位域为 0x2，比较匹配时，参考信号 OCyREF 设置为低电平，同时 TIM2_ISR.CCyIF 标志位置 1。
- 设置 OCyM 位域为 0x3，比较匹配时，参考信号 OCyREF 发生翻转，同时 TIM2_ISR.CCyIF 标志位置 1。 下图是各比较匹配输出模式时序示例，示例为边沿对齐递增模式。

图 15-35 比较匹配输出模式



15.3.13.2. 强制输出模式

在强制输出模式下，输出比较信号能够直接由软件强置为高或低状态，而不依赖于捕获 / 比较寄存器 TIM2_CCRy 和计数寄存器 TIM2_CNT 的比较结果。

设置比较模式寄存器 TIM2_CCMRxCMP 的 OCyM 位域为 0x4，即可将参考信号 OCyREF 强制变为低电平；设置 OCyM 位域为 0x5，即可将参考信号 OCyREF 强制变为高电平。

强制输出模式下，TIM2_CCRy 寄存器和计数器 TIM2_CNT 之间的比较仍然在进

行，相应的标志也会置 1，也会产 生相应的中断请求。

15.3.13.3. PWM 模式

脉冲宽度调制（PWM）模式可以产生一个由重载寄存器 TIM2_ARR 确定频率、由捕获 / 比较寄存器 TIM2_CCRy 确定占空比的信号。

各通道可以独立选择 PWM 模式，只需向比较模式寄存器 TIM2_CCMRxCMP 的 OCyM 位域写入 0x6（PWM 模式 1） 或 0x7（PWM 模式 2），输出状态如下表所示：

表 15-9 PWM 模式 1/2 输出状态

工作模式	计数方向	PWM 模式 1	PWM 模式 2
边沿对齐模式 中央对齐模式	向上	CNT<CCRy 时 OCyREF 为高	CNT<CCRy 时 OCyREF 为低
	向下	CNT>CCRy 时 OCyREF 为低	CNT>CCRy 时 OCyREF 为高

以下是不同计数模式下各 PWM 模式的波形实例，其中 TIM2_ARR 为 0x08。

图 15-36 PWM 模式 1，边沿对齐模式，递增计数




图 15-37 PWM 模式 1，边沿对齐模式，递减计数





图 15-38 PWM 模式 1，中心对齐模式



15.3.13.4. 不对称 PWM 模式

不对称 PWM 输出是相对于中心对齐模式计数时的对称 PWM 输出而言的。在不对称 PWM 输出模式下，允许在中 心对齐模式下生成两个具有可编程相移的 PWM 信号，频率由重载寄存器 TIM2_ARR 确定，占空比和相移由两个 捕获 / 比较寄存器 TIM2_CCRy 确定，其中一个 CCRy 寄存器控制递增计数时的 PWM，另一个 CCRy 寄存器控制 递减计数时的 PWM，具体如下所示：

- OC1REFC 由 CCR1(递增计数) 与 CCR2(递减计数) 控制
- OC2REFC 由 CCR2(递增计数) 与 CCR1(递减计数) 控制
- OC3REFC 由 CCR3(递增计数) 与 CCR4(递减计数) 控制
- OC4REFC 由 CCR4(递增计数) 与 CCR3(递减计数) 控制

各通道可以独立选择不对称 PWM 模式，只需向比较模式寄存器 TIM2_CCMRxCMP 的 OCyM 位域写入 0xE（不对 称 PWM 模式 1）或 0xF（不对称 PWM 模式 2）。

当设定通道用作不对称 PWM 输出通道时，另一辅助通道仍可使用。例如，通道 1 配置为不对称 PWM 模式 1 产 生 OC1REFC 信号时，通道 2 仍可以配置为 PWM 模式 2 输出 OC2REF 信号，或者配置为不对称 PWM 模式 2 输 出 OC2REFC 信号。

以下是不对称 PWM 模式 1/2 的波形实例，其中 ARR=8，CCR1=0，CCR2=8，CCR3=3，CCR4=5。

图 15-39 不对称 PWM 模式 1 示例





图 15-40 不对称 PWM 模式 2 示例



15.3.13.5. 组合 PWM 模式

在组合 PWM 输出模式下，允许在边沿对齐或中心对齐模式下生成两个具有可编程延时和相移的 PWM 脉冲，频 率由重载寄存器 TIM2_ARR 确定，占空比和延时由两个捕获 / 比较寄存器 TIM2_CCRy 确定。

该模式下，OCyREFC 信号由两个参考信号 OCyREF 的逻辑或运算或者逻辑与运算组合生成，通过比较模式寄存 器 TIM2_CCMRxCMP 的 OCyM 位域可独立选择组合 PWM 模式，具体如下表所示：

表 15-10 组合 PWM 模式配置


OCyM 位域值	输出状态
0xC	OC1REFC 或 OC2REFC 由 OC1REF 和 OC2REF 逻辑或运算生成 OC3REFC 或 OC4REFC 由 OC3REF 和 OC4REF 逻辑或运算生成 OC5REFC 或 OC6REFC 由 OC5REF 和 OC6REF 逻辑或运算生成
0xD	OC1REFC 或 OC2REFC 由 OC1REF 和 OC2REF 逻辑与运算生成 OC3REFC 或 OC4REFC 由 OC3REF 和 OC4REF 逻辑与运算生成 OC5REFC 或 OC6REFC 由 OC5REF 和 OC6REF 逻辑与运算生成

当设定通道用作组合 PWM 输出通道时，另一辅助通道仍可使用，但必须设置为相反的 PWM 模式。例如，通道 1 配置为组合 PWM 模式 1 产生 OC1REFC 信号时，通道 2 仍可使用，通道 2 可以配置为 PWM 模式 2 输出 OC2REF 信号。

下图显示了边沿对齐递增模式下，组合 PWM 模式 1 的信号示例，具体配置如下：

- 重载值 ARR 为 8
- 通道 1 配置为组合 PWM 模式 1，CCR1=2
- 通道 2 配置为 PWM 模式 2，CCR2=3
- 通道 3 配置为组合 PWM 模式 1，CCR3=6
- 通道 4 配置为 PWM 模式 2，CCR4=7


图 15-41 组合 PWM 模式 1 示例



下图显示了边沿对齐递增模式下，组合 PWM 模式 2 的信号示例，具体配置如下：

- 重载值 ARR 为 8
- 通道 1 配置为组合 PWM 模式 1，CCR1=2
- 通道 2 配置为 PWM 模式 1，CCR2=3
- 通道 3 配置为组合 PWM 模式 2，CCR3=6
- 通道 4 配置为 PWM 模式 1，CCR4=7

图 15-42 组合 PWM 模式 2 示例



15.3.13.6. 可再触发单脉冲模式

可再触发单脉冲模式配合组合复位 + 触发模式（SMS=8），允许在触发信号（TRGI）的触发下复位并启动计数器，并产生长度可编程的脉冲，脉冲宽度由 ARR 确定。


与单脉冲模式相比，具有如下区别：

表 15-11 可再触发单脉冲模式和单脉冲模式

单脉冲模式	可再触发单脉冲模式
发送触发时，经一段可编程的延时后产生一个脉宽可编程的单脉冲	发送触发时，脉冲立即产生，无可编程延时
新的触发无效	如果上一个触发产生的脉冲未完成，又发生新的触发，脉冲将延长

此模式下，计数器只能设置为边沿对齐模式，不能设置为中心对齐模式。当配置为递增计数模式时，对应 CCRy 必须设置为 0；配置为递减计数模式时，对应 CCRy 必须大于或等于 ARR。下图所示为可再触发单脉冲模式 2 的示例：

图 15-43 可再触发单脉冲模式 2 示例



15.3.13.7. 计数方向输出

将 TIM2_CCMRxCMP 寄存器的 OCyM 位域设置为 0xB，可在对应的 CHy 通道上输出计数方向信号（TIM2_CR1 寄存器中 DIR 位的拷贝）。

此功能可用于在编码器模式下监控计数方向（或旋转方向），或在中心对齐 PWM 模式下指示向上 / 向下相位的信号。


15.3.13.8. 参考信号清零使能

设置 TIM2_CCMRxCMP 寄存器的 OCyCE 位域为 1， 可打开对应通道的 OCyREF 信号清零功能， 即当 OCREF_ CLR_INT 输入上检测到高电平时，可将 OCyREF 信号清零，OCyREF 信号将保持低电平，直到发生下一更新事件 UEV。该功能只在输出比较和 PWM 模式下可用，强制输出模式下不可用。

清零源 OCREF_CLR_INT 可选 OCREF_CLR 或 ETRF，通过从模式控制寄存器 TIM2_SMCR 的 OCCS 位域进行选择， OCREF_CLR 也有多种输入源，参见 TIM2_AF2 复用功能选项寄存器 2 的 OCRSEL 位域说明。

下图所示为 OCREF_CLR_INT 输入变为高电平时 OCyREF 信号状态：

图 15-44 OCyREF 清零示例



15.3.13.9. UIF 位重映射

设置 TIM2_CR1 寄存器中的 UIFREMAP 位为 1 可使能 UIF 状态位重映射功能，可强制将更新中断标志 TIM2_ISR. UIF 连续复制到 TIM2_CNT 寄存器的 UIFCPY 位域中。这样便可自动读取计数器值以及由 UIFCPY 标志发出的电位 翻转条件。这可避免在后台任务（计数器读）和中断（更新中断）之间共享处理时产生竞争条件，从而简化计算。

UIF 和 UIFCPY 标志使能之间没有延迟。

当 TIM2_CR1.UIFREMAP 为 0 时，UIFCPY 位域保留，读为 0。

15.3.13.10. 定时器级联 ITR

通过 ITR 信号可以实现定时器级联，即将主定时器的触发输出（TRGO）连接到从定时器的 ITR 输入，进而连接 到从定时器的触发输入（TRGI）。ITR 级联可实现多种功能，如将一个定时器用作另一个定时器的预分频器、主定时器对从定时器的计数器执行复位、使能或提供时钟等功能。

TIM2 的级联输入 ITR 的来源为 BTIM 和 TIM2 的触发输出信号（TRGO） 以及 UART 的 TXD/RXD 信号，可通过从 模式控制寄存器 TIM2_SMCR 的 TS 位域来选择，具体配置如下表所示：

表 15-12 ITR 信号来源

TIM2-7_SMCR.TS 位域值	ITR 信号名称	ITR 信号来源
00000	ITR0	TIM1_Trgo
00001	ITR1	TIM8_Trgo
00010	ITR2	TIM9_Trgo
00011	ITR3	——
01000	ITR4	——
01001	ITR5	——
01010	ITR6	——
01011	ITR7	——
01100	ITR8	——
01101	ITR9	——
01110	ITR10	——
01111	ITR11	USART2_TXD
10000	ITR12	USART2_RXD

通过控制寄存器 TIM2_CR2 的 MMS 位域，可以选择 TIM2 主模式下将要发送到从定时器以实现同步的信息 （TRGO），连接到其他定时器的 ITR 输入。如下表所示：

表 15-13 TIM2-7 触发输出（TRGO）

GTIM_CR2.MMS	TRGO信号
0000	复位
0001	计数器使能信号CNT_EN
0010	更新事件
0011	通道1比较捕获脉冲
0100	通道2比较捕获脉冲
0101	通道3比较捕获脉冲
0110	通道4比较捕获脉冲
0111	OC1REF信号
1000	OC2REF信号
1001	OC3REF信号
1010	OC4REF信号
1011	OC1REFC信号
1100	OC2REFC信号
1101	OC3REFC信号
1110	OC4REFC信号
1111	编码器时钟输出

15.3.13.11. 片内外设互联 ETR

TIM2 的 ETR 信号来源可以是外部 TIM2_ETR/TIM2_ETR 引脚，也可以是片内其他外设，通过复用功能选项寄存 器 TIM2_AF1 的 ETRSEL 位域进行选择。

当 ETR 信号来自 ETR 引脚输入时，具体外部输入端口可参见 GPIO 复用功能分配表，并需通过 GPIO 复用 功能寄存器 (CPIOx_AFRH 和 CPIOx_AFRL) 进行复用配置；当 ETR 信号来自片内其他外设时，可实现片内外设互联。

ETR 信号来源如下表所示：

表 15-14 ETR 信号来源

AF1.ETRSEL 位域值	ETR 信号来源
0000	TIM2_ETR
0001	TIM3_ETR
0010	VC0_OUT
0011	VC1_OUT
0100	VC2_OUT
0101	ADC1_AWD
0110	ADC2_AWD
0111	TIM4_ETR
1000	——
1001	——
1010	USART1_TXD
1011	USART2_TXD
1100	USART3_TXD
1101	PVD_OUT
1110	HSE_FAULT
1111	LSE_FAULT

15.3.14. TIM2中断

TIM2 支持 10 个中断源，当 TIM2 中断事件发生时，中断标志位会被硬件置位，如果设置了对应的中断使能控制位，将产生中断请求。

在用户 TIM2 中断服务程序中，应查询相关 TIM2 中断标志位，以进行相应的处理，在退出中断服务程序之前，要清除该中断标志位，以避免重复进入中断服务程序。

各 TIM2 中断源的标志位、中断使能位、中断标志清除位或清除方法，如下表所示

表 15-15 TIM2 中断控制

中断事假	中断标志位	中断使能位	中断标志清除
更新中断	ISR.UIF	IER.UIE	写 0 到 ICR.UIF
捕获/比较 1 中断	ISR.CC1IF	IER.CC1IE	写 0 到 ICR.CC1IF 或 CCR1
捕获/比较 2 中断	ISR.CC2IF	IER.CC2IE	写 0 到 ICR.CC2IF 或 CCR2
捕获/比较 3 中断	ISR.CC3IF	IER.CC3IE	写 0 到 ICR.CC3IF 或 CCR3
捕获/比较 4 中断	ISR.CC4IF	IER.CC4IE	写 0 到 ICR.CC4IF 或 CCR4
触发中断	ISR.TIF	IER.TIE	写 0 到 ICR.BIF
编码器索引中断	ISR.IDXF	IER.IDRIE	写 0 到 ICR.IDXF
编码器方向改变中断	ISR.DIRF	IER.DIRIE	写 0 到 ICR.DIRF
编码器索引错误中断	ISR.IERRF	IER.IERRIE	写 0 到 ICR.IERRF
编码器转换错误中断	ISR.TERRF	IER.TERRIE	写 0 到 ICR.TERRF

15.3.15. 调试支持

TIM2 支持在调试模式下停止或继续计数，通过调试状态定时器控制寄存器 SYSCTRL_DEBUG 的 TIM2 位域来设置。

- 设置 SYSCTRL_DEBUG.TIM2 为 1，则在调试状态时暂停 TIM2 的计数器计数。
- 设置 SYSCTRL_DEBUG.TIM2 为 0，则在调试状态时 TIM2 的计数器继续计数。

15.3.16. 编程示例

15.3.16.1. 外部时钟模式 1 编程示例

以下示例中，配置递增计数器在 TIM2_CH1 通道的上升沿进行计数，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM2 为 1，打开 TIM2_CH1 引脚对应的 GPIO 时钟和 TIM2 配置时钟及工作时钟；

步骤 2：将 TIM2_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见 通用输入输出端口（GPIO）；

步骤 3：设置 TIM2_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM2_CH1 通道；

步骤 4：设置 TIM2_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：TIM2_CCER.CC1P 为 0，选择上升沿计数有效；

步骤 6：设置 TIM2_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM2_SMCR.SMS 为 0x7，使 TIM2 工作于外部时钟模式 1；

步骤 8：设置 TIM2_IER.UIE 为 1 并配置对应 NVIC，使能更新中断；

步骤 9：配置计数器预分频器 TIM2_PSC；

步骤 10：设置期望的重载值 TIM2_ARR；

步骤 11：设置 TIM2_CR1.CEN 为 1，使能计数器；

步骤 12： 当计数器溢出时，TIM2_ISR.UIF 标志位置 1，进入中断服务程序，设置 TIM2_ICR.UIF 为 0 清除该中断标志。

15.3.16.2. 外部时钟模式 2 编程示例

以下是外部时钟模式 2+ 触发模式的编程示例，TIM2_CH1 输入出现上升沿时触发启动计数器，计数器在 TIM2_ ETR 输入信号的每个上升沿计数，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM2 为 1，打开 TIM2_ETR、TIM2_CH1 引脚对 应的 GPIO 时钟和 TIM2 配置时钟及工作时钟；

步骤 2：将 TIM2_ETR、TIM2_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参考见 8 通用输入 输出端口（GPIO）；

步骤 3：设置 TIM2_AF1.ETRSEL 为 0，选择 ETR 来源为 TIM2_ETR 引脚；

步骤 4：设置 TIM2_SMCR.ETP 为 0，选择 ETR 上升沿有效；

步骤 5：设置 TIM2_SMCR.ETPS 为 0，关闭 ETR 的预分频器；

步骤 6：设置 TIM2_SMCR.ETF 为 0，关闭 ETR 输入滤波；

步骤 7：设置 TIM2_SMCR.ECE 为 1，使能外部时钟模式 2；

步骤 8：设置 TIM2_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM2_CH1 通道；

步骤 9：设置 TIM2_CCMR1CAP.IC1F 为 0，关闭 TI1 输入滤波；

步骤 10：设置 TIM2_CCER.CC1P 为 0，选择检测 TI1 上升沿；

步骤 11：设置 TIM2_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 12：设置 TIM2_SMCR.SMS 为 0x6，使 TIM2 工作于触发模式；

步骤 13： 当 TIM2_CH1 输入出现上升沿时使能，计数器在 TIM2_ETR 输入信号的每个上升沿计数。

15.3.16.3. 复位模式编程示例

以下示例中，TIM2_CH1 输入出现上升沿时重新初始化计数器，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM2 为 1，打开 TIM2_CH1 引脚对应的 GPIO 时钟和 TIM2 配置时钟及工作时钟；

步骤 2：将 TIM2_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM2_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM2_CH1 通道；

步骤 4：设置 TIM2_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM2_CCER.CC1P 为 0，选择检测上升沿；

步骤 6：设置 TIM2_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM2_SMCR.SMS 为 0x4，使 TIM2 工作于复位模式；

步骤 8：设置期望的重载值 TIM2_ARR；

步骤 9：设置 TIM2_CR1.CEN 为 1，使能计数器，开始正常计数；

步骤 10： 当 TIM2_CH1 输入出现上升沿时，计数器清零，重新从 0 开始计数。

15.3.16.4. 门控模式编程示例

以下示例中，TIM2_CH1 引脚输入的信号作为门控信号，控制计数器计数，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM2 为 1，打开 TIM2_CH1 引脚对应的 GPIO 时钟和 TIM2 配置时钟及工作时钟；

步骤 2：将 TIM2_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM2_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM2_CH1 通道；

步骤 4：设置 TIM2_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM2_CCER.CC1P 为 0，选择检测高电平；

步骤 6：设置 TIM2_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM2_SMCR.SMS 为 0x5，使 TIM2 工作于门控模式；

步骤 8：设置期望的重载值 TIM2_ARR；

步骤 9：设置 TIM2_CR1.CEN 为 1，使能计数器；

步骤 10： 当 TIM2_CH1 输入为高电平时，计数器开始计数；当 TIM2_CH1 输入为低电平时，计数器停止计数。

15.3.16.5. 触发模式编程示例

以下示例中，TIM2_CH1 输入出现上升沿时触发启动计数器，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM2 为 1，打开 TIM2_CH1 引脚对应的 GPIO 时钟和 TIM2 配置时钟及工作时钟；

步骤 2：将 TIM2_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM2_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM2_CH1 通道；

步骤 4：设置 TIM2_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM2_CCER.CC1P 为 0，选择检测上升沿；

步骤 6：设置 TIM2_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM2_SMCR.SMS 为 0x6，使 TIM2 工作于触发模式；

步骤 8：设置期望的重载值 TIM2_ARR；

步骤 9： 当 TIM2_CH1 输入出现上升沿时，计数器启动计数，同时 TIF 标志置 1。

15.3.16.6. 正交编码器模式编程示例

以下示例中，配置 TIM2 工作在正交编码器模式 -x4 模式，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM2 为 1，打开 TIM2_CH1、TIM2_CH2 引脚对 应的 GPIO 时钟和 TIM2 配置时钟及工作时钟；

步骤 2：将 TIM2_CH1 和 TIM2_CH2 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见 8 通用输入 输出端口（GPIO）；

步骤 3：设置 TIM2_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM2_CH1 通道；

步骤 4：设置 TIM2_TISEL1.TI2SEL 为 0，选择 TI2 来源为 TIM2_CH2 通道；

步骤 5：设置 TIM2_CCMR1CAP.IC1F 和 TIM2_CCMR1CAP.IC2F，配置输入滤波带宽；

步骤 6：设置 TIM2_CCER.CC1P 为 0，CH1 输入不反相；

步骤 7：设置 TIM2_CCER.CC2P 为 0，CH2 输入不反相；

步骤 8：设置 TIM2_SMCR.SMS 为 0x3，使 TIM2 工作于正交编码器模式 -x4 模式；

步骤 9：设置合适的重载值 TIM2_ARR；

步骤 10：设置 TIM2_CR1.CEN 为 1，使能计数器。

15.3.16.7. 输入捕获编程示例

15.3.16.7.1.基本输入捕获模式

以下示例中，TIM2_CH1 输入出现上升沿时执行一次输入捕获，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM2 为 1，打开 TIM2_CH1 引脚对应的 GPIO 时 钟和 TIM2 配置时钟及工作时钟；

步骤 2：将 TIM2_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM2_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM2_CH1 通道；

步骤 4：设置 TIM2_CCMR1CAP.IC1F，配置 TI1 输入滤波带宽；

步骤 5：设置 TIM2_CCER.CC1P 为 0，选择检测 IC1 上升沿；

步骤 6：设置 TIM2_CCMR1CAP.CC1S 为 1，CC1 通道配置为输入，IC1 映射到 TI1 上；

步骤 7：设置 TIM2_CCMR1CAP.IC1PSC 为 0，关闭 IC1 预分频器；

步骤 8：设置 TIM2_CCER.CC1E 为 1，使能输入捕获 1 模式；

步骤 9：设置 TIM2_IER.CC1IE 为 1 并配置对应 NVIC，使能输入捕获 1 中断；

步骤 10：配置计数器预分频器 TIM2_PSC；

步骤 11：设置期望的重载值 TIM2_ARR；

步骤 12：设置 TIM2_CR1.CEN 为 1，使能计数器，开始正常计数；

步骤 13： 当发生捕获时， 当前计数器 CNT 的值被锁存到捕获 / 比较寄存器 CCR1 中， 完成一次捕获， 同时

TIM2_ISR.CC1IF 标志位置 1，进入中断服务程序，设置 TIM2_ICR.CC1IF 为 0 清除该中断标志。

15.3.16.7.2.PWM 输入模式

以下示例测量从 TIM2_CH1 引脚输入的 PWM 信号的周期和占空比，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM2 为 1，

打开 TIM2_CH1 引脚对应的 GPIO 时 钟和 TIM2 配置时钟及工作时钟；

步骤 2：将 TIM2_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM2_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM2_CH1 通道；

步骤 4：设置 TIM2_CCMR1CAP.IC1F，配置 TI1 输入滤波带宽；

步骤 5：设置 TIM2_CCER.CC1P 为 0，选择检测 IC1 上升沿；

步骤 6：设置 TIM2_CCMR1CAP.CC1S 为 1，CC1 通道配置为输入，IC1 映射到 TI1 上；

步骤 7：设置 TIM2_CCMR1CAP.IC1PSC 为 0，关闭 IC1 预分频器；

步骤 8：设置 TIM2_CCER.CC1E 为 1，使能输入捕获 1 模式；

步骤 9：设置 TIM2_IER.CC1IE 为 1 并配置对应 NVIC，使能输入捕获 1 中断；

步骤 10：设置 TIM2_CCER.CC2P 为 1，选择检测 IC2 下降沿；

步骤 11：设置 TIM2_CCMR1CAP.CC2S 为 2，CC2 通道配置为输入，IC2 映射到 TI1 上；

步骤 12：设置 TIM2_CCMR1CAP.IC2PSC 为 0，关闭 IC2 预分频器；

步骤 13：设置 TIM2_CCER.CC2E 为 1，使能输入捕获 2 模式；

步骤 14：设置 TIM2_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 15：设置 TIM2_SMCR.SMS 为 0x4，使 TIM2 工作于复位模式；

步骤 16：配置计数器预分频器 TIM2_PSC； 步骤 17：设置期望的重载值 TIM2_ARR；

步骤 18：设置 TIM2_CR1.CEN 为 1，使能计数器，开始正常计数。

15.3.17. 输出比较编程示例

以下示例中，通道 CH1 对外输出设定的波形，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM2 为 1，打开 TIM2_CH1 引脚对应的 GPIO 时 钟和 TIM2 配置时钟及工作时钟；

步骤 2：将 TIM2_CH1 引脚对应的 GPIO 配置成复用输出模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM2_CCER.CC1P 为 0，选择 OC1 输出有效极性；

步骤 4：设置 TIM2_CCMR1CMP.CC1S 为 0，CC1 通道配置为输出；

步骤 5：设置 TIM2_CCMR1CMP.OC1M，选择输出比较 1 模式；

步骤 6：设置 TIM2_CCER.CC1E 为 1，在相应输出引脚上输出 OC1 信号；

步骤 7：配置计数器预分频器 TIM2_PSC； 步骤 9：设置期望的重载值 TIM2_ARR；

步骤 8：设置期望的比较值 TIM2_CCR1；

步骤 9：设置 TIM2_IER.CC1IE 为 1 并配置对应 NVIC，使能比较 1 中断；

步骤 10：设置 TIM2_CR1.CEN 为 1，使能计数器；

步骤 11： 当发生比较匹配时，TIM2_ISR.CC1IF 标志位置 1，进入中断服务程序，设置 TIM2_ICR.CC1IF 为 0 清除 该中断标志。

15.4. TIM2-7寄存器列表

TIM2-7 寄存器基地址:

TIM2_BASE: 0x4000 0000

TIM3_BASE: 0x4000 0400

TIM4_BASE: 0x4000 0800

TIM5_BASE: 0x4000 0C00

TIM6_BASE: 0x4000 1000

TIM7_BASE: 0x4000 1400

表 15-16 TIM2-7 寄存器列表

寄存器名称	寄存器地址	寄存器描述
TIMx_CR1	TIMx_BASE + 0x00	控制寄存器 1
TIMx_CR2	TIMx_BASE + 0x04	控制寄存器 2
TIMx_SMCR	TIMx_BASE + 0x08	从模式控制寄存器
TIMx_IER	TIM2_BASE + 0x0C	中断使能寄存器
TIMx_ISR	TIMx_BASE + 0x10	中断标志寄存器
TIMx_EGR	TIMx_BASE + 0x14	事件生成寄存器
TIMx_CCMR1CAP	TIMx_BASE + 0x18	捕获模式寄存器 1
TIMx_CCMR1CMP	TIMx_BASE + 0x18	比较模式寄存器 1
TIMx_CCER	TIMx_BASE + 0x20	捕获 / 比较使能寄存器
TIMx_CNT	TIMx_BASE + 0x24	计数寄存器
TIMx_PSC	TIMx_BASE + 0x28	预分频寄存器
TIMx_ARR	TIMx_BASE + 0x2C	自动重载寄存器
TIMx_CCR1	TIMx_BASE + 0x34	捕获 / 比较寄存器 1
TIMx_CCR2	TIMx_BASE + 0x38	捕获 / 比较寄存器 2
TIMx_CCR3	TIMx_BASE + 0x3C	捕获 / 比较寄存器 3
TIMx_CCR4	TIMx_BASE + 0x40	捕获 / 比较寄存器 4
TIMx_ECR	TIMx_BASE + 0x58	编码控制寄存器
TIMx_TISEL	TIMx_BASE + 0x5C	TI 输入选择寄存器
TIMx_AF1	TIMx_BASE + 0x60	复用功能选项寄存器 1
TIMx_AF2	TIM2_BASE + 0x64	复用功能选项寄存器 2
TIMx_DCR	TIMx_BASE + 0x68	DMA 控制寄存器
TIMx_DMAR	TIMx_BASE + 0x74	全传输 DMA 地址寄存器

15.5. TIM2-7寄存器描述

15.5.1. TIMx 控制寄存器 1 (TIMx_CR1)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
11	UIFREMAP	RW	UIF 状态位重映射 (UIF status bit remapping) 0：无重映射。UIF 状态位不复制到 TIM2_CNT 寄存器的位 31。 1：使能重映射。UIF 状态位复制到 TIM2_CNT 寄存器的位 31。
10	RFU	-	保留位，请保持默认值
9-8	CKD	RW	时钟分频 此位域指示定时器时钟 (CK_INT) 频率与死区发生器以及数字滤波器（ETR、TIx）所使用的死区及采样时钟 (tDTS) 之间的分频比 00：$t_{DTS}=t_{CK_INT}$ 01：$t_{DTS}=2*t_{CK_INT}$ 10：$t_{DTS}=4*t_{CK_INT}$ 11：保留，不要设置这个值
7	ARPE	RW	自动重载预装载使能 0：TIMx_ARR 寄存器不进行缓冲 1：TIMx_ARR 寄存器进行缓冲
6-5	CMS	RW	中心对齐模式选择 00：边沿对齐模式。计数器根据方向位 (DIR) 递增计数或递减计数。 01：中心对齐模式 1。计数器交替进行递增计数和递减计数。仅当计数器递减计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志才置 1。 10：中心对齐模式 2。计数器交替进行递增计数和递减计数。仅当计数器递增计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志才置 1。 11：中心对齐模式 3。计数器交替进行递增计数和递减计数。当计数器递增计数或递减计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志都会置 1。 注： 只要计数器处于使能状态 (CEN=1)，就不得从边沿对齐模式切换为中心对齐模式。
4	DIR	RW	方向 0：计数器递增计数

			1：计数器递减计数 注： 当定时器配置为中心对齐模式或编码器模式时，该位为只读状态。
3	OPM	RW	单脉冲模式 0：计数器在发生更新事件时不会停止计数 1：计数器在发生下一更新事件时停止计数（将 CEN 位清零）
2	URS	RW	更新请求源 此位由软件置 1 和清零，用以选择 UEV 事件源。 0：使能时，所有以下事件都会产生更新中断请求。此类事件包括： – 计数器上溢/下溢 – 将 UG 位置 1 – 通过从模式控制器生成的更新事件 1：使能时，只有计数器上溢/下溢会生成更新中断请求。
1	UDIS	RW	更新禁止 此位由软件置 1 和清零，用以使能/禁止 UEV 事件生成。 0：使能 UEV。更新 (UEV) 事件可通过以下事件之一生成： – 计数器上溢/下溢 – 将 UG 位置 1 – 通过从模式控制器生成的更新事件 然后更新影子寄存器的值。 1：禁止 UEV。不会生成更新事件，各影子寄存器的值（ARR、PSC 和 CCRx）保持不变。 但如果将 UG 位置 1，或者从从模式控制器接收到硬件复位，则会重新初始化计数器和预分频器。
0	CEN	RW	计数器使能 (Counter enable) 0：禁止计数器 1：使能计数器 注： 只有事先通过软件将 CEN 位置 1，才可以使用外部时钟、门控模式和编码器模式。而触发模式可通过硬件自动将 CEN 位置 1。

15.5.2. TIMx 控制寄存器 2 (TIMx_CR2)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-27	RFU	-	保留位，请保持默认值
26-25	MMSH	RW	主模式选择 为 MMS 的最高两位，需配合 MMS 使用
24-8	RFU	-	保留位，请保持默认值
7	TI1S	RW	TI1 选择 0：TIMx_CH1 引脚连接到 TI1 输入 1：TIMx_CH1、CH2 引脚连接到 TI1 输入（异或组合）
6-4	MMS	RW	主模式选择 这些位可选择主模式下将要发送到从定时器以实现同步的信 息 (TRGO)。配合 MMSH 使用，这些位的组合如下： 00000：复位——TIM9_EGR 寄存器中的 UG 位用作触发输出 (TRGO)。如果复位由触发输入生成（从模式控制器配置为 复位模式），则 TRGO 上的信号相比实际复位会有延迟。 00001：使能 —— 计数器使能信号 CNT_EN 用作触发输出 (TRGO)。该触发输出可用于同时启动多个定时器，或者控 制在一段时间内使能从定时器。计数器使能信号由 CEN 控 制位与门控模式下的触发输入的逻辑与运算组合而成。当计 数器使能信号由触发输入控制时，TRGO 上会存在延迟，选 择主 / 从模式时除外（请参见 1.9.3 TIM9_SMCR 从模式控制寄存器中 MSM 位的说明）。 00010：更新——选择更新事件作为触发输出 (TRGO)。例如， 主定时器可用作从定时器的预分频器。 00100：比 较捕获脉 冲 —— 通 道 1 一 旦发 生输 入捕获或 比 较匹配事件，触发输出会发送一个正脉冲 (TRGO)，即使 CC1IF 标志已经被置 1（或即使已经为高电平）。 00101：比 较捕获脉 冲 —— 通 道 2 一 旦发 生输 入捕获或 比 较匹配事件，触发输出会发送一个正脉冲 (TRGO)，即使 CC2IF 标志已经被置 1（或即使已经为高电平）。 00110：比 较捕获脉 冲 —— 通 道 3 一 旦发 生输 入捕获或 比 较匹配事件，触发输出会发送一个正脉冲 (TRGO)，即使 CC3IF 标志已经被置 1（或即使已经为高电平）。 00111：比 较捕获脉 冲 —— 通 道 4 一 旦发 生输 入捕获或 比 较匹配事件，触发输出会发送一个正脉冲 (TRGO)，即使 CC4IF 标志已经被置 1（或即使已经为高电平）。

			01010： OC1_REF——OC1REF 信号用作触发输出(TRGO)。 01011： OC2_REF——OC2REF 信号用作触发输出(TRGO)。 10000： OC1_REFC——OC1REFC 信号用作触发输出(TRGO)。 10001： OC2_REFC——OC2REFC 信号用作触发输出(TRGO)。 00011：编码器时钟输出 —— 编码器时钟信号被用作触发输 出（TRGO）。 注：必须先使能从定时器或 ADC 的时钟，才能从主定时器接收事件；并且从主定时器接收触发信号时，不得实时 更改从定时器或 ADC 的时钟。
3	CCDS	RW	捕获/比较 DMA 选择 (Capture/compare DMA selection) 0：发生 CCx 事件时发送 CCx DMA 请求 1：发生更新事件时发送 CCx DMA 请求
2-0	RFU	-	保留位，请保持默认值

15.5.3. TIMx 从模式控制寄存器 (TIMx_SMCR)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
25	SMSPS	RW	预加载源 此位选择 SMS 位字段从预装载寄存器转移到有效寄存器的触发源 0：传输由计时器的更新事件触发 1：传输由索引事件触发
24	SMSPE	RW	预加载使能 此位选择 SMS[3:0] 位是否预装载 0：禁止预装载 1：使能预装载
23-22	RFU	-	保留位，请保持默认值
21-20	TSH	RW	触发选择 为 TS 的最高位，需配合 TS 使用
19-17	RFU	-	保留位，请保持默认值
16	SMSH	RW	从模式选择 为 SMS 的最高位，需配合 SMS 使用
15	ETP	RW	外部触发极性 此位可选择将 ETR 还是 ETR 用于触发操作 0：ETR 未反相，高电平或上升沿有效。

			1：ETR 反相，低电平或下降沿有效。
14	ECE	RW	外部时钟使能 此位可使能外部时钟模式 2。 0：禁止外部时钟模式 2。 1：使能外部时钟模式 2。计数器时钟由 ETRF 信号的任意有效边沿提供。 注： 1:将 ECE 位置 1 与选择外部时钟模式 1 并将 TRGI 连接到 ETRF（SMS=111 且 TS=00111）具有相同效果。 2：外部时钟模式 2 可以和以下从模式同时使用：复位模式、门控模式和触发模式。不过此类情况下 TRGI 不得连接 ETRF（TS 位不得为 00111）。 3：如果同时使能外部时钟模式 1 和外部时钟模式 2，则外部时钟输入为 ETRF。
13-12	ETPS	RW	外部触发预分频器 外部触发信号 ETRP 频率不得超过 TIMxCLK 频率的 1/4。可通过使能预分频器来降低 ETRP 频率。这种方法在输入快速外部时钟时非常有用。 00：预分频器关闭 01：2 分频 ETRP 频率 10：4 分频 ETRP 频率 11：8 分频 ETRP 频率
11-8	ETF	RW	外部触发滤波器 此位域可定义 ETRP 信号的采样频率和适用于 ETRP 的数字滤波器带宽。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，按 fDTS 频率进行采样 0001：$f_{SAMPLING}=f_{CK_INT}$，N=2 0010：$f_{SAMPLING}=f_{CK_INT}$，N=4 0011：$f_{SAMPLING}=f_{CK_INT}$，N=8 0100：$f_{SAMPLING}=f_{DTS}/2$，N=6 0101：fSAMPLING=fDTS/2，N=8 0110：fSAMPLING=fDTS/4，N=6 0111：fSAMPLING=fDTS/4，N=8 1000：fSAMPLING=fDTS/8，N=6 1001：fSAMPLING=fDTS/8，N=8 1010：fSAMPLING=fDTS/16，N=5 1011：fSAMPLING=fDTS/16，N=6 1100：fSAMPLING=fDTS/16，N=8 1101：fSAMPLING=fDTS/32，N=5 1110：fSAMPLING=fDTS/32，N=6 1111：fSAMPLING=fDTS/32，N=8
7	MSM	RW	主/从模式 0：不执行任何操作。

			1：当前定时器的触发输入事件 (TRGI) 的动作被推迟，以使当前定时器与其从定时器实现完美同步（通过 TRGO）。此设置适用于由单个外部事件对多个定时器进行同步的情况。
6-4	TS	RW	TS[4:0]：触发选择 此位域可选择将要用于同步计数器的触发输入。 00000：内部触发 0 (ITR0) 00001：内部触发 1 (ITR1) 00010：内部触发 2 (ITR2) 00011：内部触发 3 (ITR3) 00100：TI1 边沿检测器 (TI1F_ED) 00101：滤波后的定时器输入 1 (TI1FP1) 00110：滤波后的定时器输入 2 (TI2FP2) 00111：外部触发输入 (ETRF) 01000：内部触发 4 (ITR4) 01001：内部触发 5 (ITR5) 01010：内部触发 6 (ITR6) 01011：内部触发 7 (ITR7) 01100：内部触发 8 (ITR8) 01101：内部触发 9 (ITR9) 01110：内部触发 10 (ITR10) 01111：内部触发 11 (ITR11) 10000：内部触发 12 (ITR12) 注 1： 这些位只能在未使用的情况下（例如，SMS=000 时）进行更改，以避免转换时出现错误的边沿检测。 注 2： 其他位位于同一寄存器 20，21，需配合 TS 使用
3	OCCS	RW	OCREF 清零选择 (OCREF clear selection) 该位用于选择 OCREF 清零源。 0：OCREF_CLR_INT 连接到 COMP1 或 COMP2 输出，具体取决于 TIM2_OR1.OCREF_CLR 1：OCREF_CLR_INT 连接到 ETRF
2-0	SMS	RW	从模式选择 选择外部信号时，触发信号 (TRGI) 的有效边沿与外部输入 上所选的极性相关（请参见输入相关控制寄存器说明）。 0000：禁止从模式——如果 CEN="1"，预分频器时钟直 接由内部时钟提供。 0001：正交编码器模式——×2 模式，计数器根据 TI2FP2 电平在 TI1FP1 边沿递增 / 递减计数。 0010：正交编码器模式——×2 模式，计数器根据 TI1FP1 电平在 TI2FP2 边沿递增 / 递减计数。 0011：正交编码器模式——×4 模式，计数器在 TI1FP1 和 TI2FP2 的边沿计数，计数的方向取决于另外一个

			输入的电平。 0100：复位模式——在出现所选触发输入 (TRGI) 上升沿时， 重新初始化计数器并生成一个寄存器更新事件。 0101：门控模式——触发输入 (TRGI) 为高电平时使能计数 器时钟。只要触发输入变为低电平，计数器立即停止计数（但 不复位）。计数器的启动和停止都被控制。 0110：触发模式——触发信号 (TRGI) 出现上升沿时启动计 数器（但不复位）。只控制计数器的启动。 0111：外部时钟模式 1——由所选触发信号 (TRGI) 的上升 沿提供计数器时钟。 1000：组合复位 + 触发模式——在出现所选触发输入 (TRGI) 上升沿时，重新初始化计数器，生成一个寄存器更新事件并 启动计数器。 1001：组合门控 + 复位模式——当触发输入 (TRGI) 为高电 平时计数器被使能并开始计数，当触发输入变为低电平时计 数器停止计数并被复位，在此模式计数器的启动和停止都被 控制。 1010：编码模式——时钟 + 方向，×2 模式。 1011：编码模式——时钟 + 方向，×1 模式，TI2FP2 的边 沿极性由 CC2P 设置。 1100：编码模式——带方向时钟，×2 模式。 1101：编码模式——带方向时钟，×1 模式，TI1FP1 和 TI2FP2 的边沿极性由 CC1P 和 CC2P 设置。 1110：正交编码模式——×1 模式，仅计数 TI1FP1 边沿， 其边沿极性由 CC1P 设置。 1111：正交编码模式——×1 模式，仅计数 TI2FP2 边沿， 其边沿极性由 CC2P 设置。 注 1：如果将 TI1F_ED 选作触发输入(TS=00100)，则不得 使用门控模式。实际上，TI1F 每次转换时，TI1F_ED 都输出 1 个脉冲，而门控模式检查的则是触发信号的电平。 注 2：必须先使能接收 TRGO 或 TRGO2 信号的从外设（定时器、ADC 等）的时钟，才能从主定时器接收事件；并且从主定时器接收触发信号时，不得实时更改时钟频率（预分频器）。

15.5.4. TIMx中断使能寄存器 (TIMx_IER)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-15	RFU	-	保留位，请保持默认值
23	TERRIE	RW	编码器转换错误中断使能控制 0：禁止转换错误中断 1：使能转换错误中断
22	IERRIE	RW	编码器索引错误中断使能控制 0：禁止索引错误中断 1：使能索引错误中断
21	DIRIE	RW	编码器方向改变中断使能控制 0：禁止方向改变中断 1：使能方向改变中断
20	IDXIE	RW	编码器索引中断使能控制 0：禁止索引中断 1：使能索引中断
19-15	RFU	-	保留位，请保持默认值
14	TDE	RW	触发 DMA 请求使能 (Trigger DMA request enable) 0：禁止触发 DMA 请求 1：使能触发 DMA 请求
13	COMDE	RW	COM DMA 请求使能 (COM DMA request enable) 0：禁止 COM DMA 请求 1：使能 COM DMA 请求
12-11	RFU	-	保留位，请保持默认值
10	CC2DE	RW	捕获/比较 2 DMA 请求使能 (Capture/Compare 2 DMA request enable) 0：禁止 CC2 DMA 请求 1：使能 CC2 DMA 请求
9	CC1DE	RW	捕获/比较 1 DMA 请求使能 (Capture/Compare 1 DMA request enable) 0：禁止 CC1 DMA 请求 1：使能 CC1 DMA 请求
8	UDE	RW	更新 DMA 请求使能 (Update DMA request enable) 0：禁止更新 DMA 请求 1：使能更新 DMA 请求
7	RFU	-	保留位，请保持默认值
6	TIE	RW	触发中断使能 (Trigger interrupt enable) 0：禁止触发中断 1：使能触发中断
5	COMIE	RW	COM 中断使能 (COM interrupt enable) 0：禁止 COM 中断

			1：使能 COM 中断
4-3	RFU	-	保留位，请保持默认值
2	CC2IE	RW	捕获/比较 2 中断使能 (Capture/Compare 2 interrupt enable) 0：禁止 CC2 中断 1：使能 CC2 中断
1	CC1IE	RW	捕获/比较 1 中断使能 (Capture/Compare 1 interrupt enable) 0：禁止 CC1 中断 1：使能 CC1 中断
0	UIE	RW	更新中断使能 (Update interrupt enable) 0：禁止更新中断 1：使能更新中断

15.5.5. TIMx 状态寄存器 (TIMx_ISR)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23	TERRF	RCW0	编码器转换错误中断标志 0：未发生转换错误 1：已发生转换错误
22	IERRF	RCW0	编码器索引错误中断标志 0：未发生索引错误 1：已发生索引错误
21	DIRF	RCW0	编码器方向改变中断标志 0：未发生编码方向改变 1：已发生编码方向改变
20	IDXF	RCW0	编码器索引中断标志 0：未发生索引标志 1：已发生索引标志
19-11	RFU	-	保留位，请保持默认值
10	CC2OF	RCW0	捕获/比较 2 重复捕获标志 请参见 CC1OF 说明
9	CC1OF	RCW0	捕获/比较 1 重复捕获标志 仅当将相应通道配置为输入捕获模式时，此标志位才会由硬件置 1。通过软件写入“0”可将该位清零。 0：未检测到重复捕获。 1：TIMx_CCR1 寄存器中已捕获到计数器值且 CC1IF 标志已置 1。
8-7	RFU	-	保留位，请保持默认值
6	TIF	RCW0	触发中断标志 (Trigger interrupt flag) 在除门控模式以外的所有模式下，当使能从模式控制器后在 TRGI 输入上检测到有效边沿时，该标志将由硬件置 1。选择门控模式时，该标志将在计数器启动或停止时置 1。但需要通过软件清零。 0：未发生触发事件。 1：触发中断挂起。
5	COMIF	RCW0	COM 中断标志 (COM interrupt flag) 此标志在发生 COM 事件时（捕获/比较控制位 CCxE 和 OCxM 已更新时）由硬件置 1。但需要通过软件清零。 0：未发生 COM 事件。 1：COM 中断挂起。
4-3	RFU	-	保留位，请保持默认值
2	CC2IF	RCW0	捕获/比较 2 中断标志 (Capture/Compare 2 interrupt

			flag) 请参见 CC1IF 说明
1	CC1IF	RCW0	捕获/比较 1 中断标志 (Capture/Compare 1 interrupt flag) 如果通道 CC1 配置为输出：当计数器与比较值匹配时，此标志由硬件置 1，中心对齐模式下除外（请参见 TIMx_CR1 寄存器中的 CMS 位说明）。但需要通过软件清零。 0：不匹配。 1：TIMx_CNT 计数器的值与 TIMx_CCR1 寄存器的值匹配。当 TIMx_CCR1 的值大于 TIMx_ARR 的值时，CC1IF 位将在计数器发生上溢（递增计数模式和增减计数模式下）或下溢（递减计数模式下）时变为高。 如果通道 CC1 配置为输入：此位将在发生捕获事件时由硬件置 1。通过软件或读取 TIMx_CCR1 寄存器将该位清零。 0：未发生输入捕获事件 1：TIMx_CCR1 寄存器中已捕获到计数器值（IC1 上已检测到与所选极性匹配的边沿）
0	UIF	RCW0	更新中断标志 (Update interrupt flag) 该位在发生更新事件时通过硬件置 1。但需要通过软件清零。 0：未发生更新。 1：更新中断挂起。该位在以下情况下更新寄存器时由硬件置 1： – TIMx_CR1 寄存器中的 UDIS=0，并且重复计数器值上溢或下溢时（重复计数器 =0 时更新）。 – TIMx_CR1 寄存器中的 URS = 0 且 UDIS = 0，并且由软件使用 TIMx_EGR 寄存器中的 UG 位重新初始化 CNT 时。 – TIMx_CR1 寄存器中的 URS=0 且 UDIS=0，并且 CNT 由触发事件重新初始化时

15.5.6. TIMx 事件生成寄存器 (TIMx_EGR)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-7	RFU	-	保留位，请保持默认值
6	TG	RW	触发生成 (Trigger generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作。 1：TIMx_SR 寄存器中的 TIF 标志置 1。使能后可发生相关中断或 DMA 传输事件。
5-3	RFU	-	保留位，请保持默认值
2	CC2G	RW	捕获/比较 2 生成 (Capture/compare 2 generation) 请参见 CC1G 说明
1	CC1G	RW	捕获/比较 1 生成 (Capture/Compare 1 generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：通道 1 上生成捕获/比较事件： 如果通道 CC1 配置为输出： 使能时，CC1IF 标志置 1 并发送相应的中断或 DMA 请求。 如果通道 CC1 配置为输入： TIMx_CCR1 寄存器中将捕获到计数器当前值。使能时，CC1IF 标志置 1 并发送相应的中断或 DMA 请求。如果 CC1IF 标志已为高电平，CC1OF 标志将置 1。
0	UG	RW	更新生成 (Update generation) 该位可通过软件置 1，并由硬件自动清零。 0：不执行任何操作。 1：重新初始化计数器并生成寄存器更新事件。请注意，预分频器计数器也将清零（但预分频比不受影响）。如果选择中心对齐模式或 DIR=0（递增计数），计数器将清零；如果 DIR=1（递减计数），计数器将使用自动重载值 (TIMx_ARR)。

15.5.7. TIMx 捕获模式寄存器 1 (TIMx_CCMR1CAP)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000

同一寄存器可用于输入捕获模式（本节）或输出比较模式（下一节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-12	IC2F	RW	输入捕获 2 滤波器 请参见 IC1F[3:0] 说明。
11-10	IC2PSC	RW	输入捕获 2 预分频器 请参见 OC1PSC[1:0] 说明。
9-8	CC2S	RW	捕获/比较 2 选择 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC2 通道配置为输出 01：CC2 通道配置为输入，IC2 映射到 TI2 上 10：CC2 通道配置为输入，IC2 映射到 TI1 上 11：CC2 通道配置为输入，IC2 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC2E =“0”），才可向 CC2S 位写入数据。
7-4	IC1F	RW	输入捕获 1 滤波器 此位域可定义 TI1 输入的采样频率和适用于 TI1 的数字滤波器的采样长度。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，按 fDTS 频率进行采样 0001：fSAMPLING=fCK_INT，N=2 0010：fSAMPLING=fCK_INT，N=4 0011：fSAMPLING=fCK_INT，N=8 0100：fSAMPLING=fDTS/2，N=6 0101：fSAMPLING=fDTS/2，N=8 0110：fSAMPLING=fDTS/4，N=6 0111：fSAMPLING=fDTS/4，N=8 1000：fSAMPLING=fDTS/8，N=6 1001：fSAMPLING=fDTS/8，N=8 1010：fSAMPLING=fDTS/16，N=5 1011：fSAMPLING=fDTS/16，N=6 1100：fSAMPLING=fDTS/16，N=8 1101：fSAMPLING=fDTS/32，N=5 1110：fSAMPLING=fDTS/32，N=6 1111：fSAMPLING=fDTS/32，N=8

3-2	IC1PSC	RW	输入捕获 1 预分频器 此位域定义 CC1 输入 (IC1) 的预分频比。只要 CC1E=“0”（TIMx_CCER 寄存器），预分频器便立即复位。 00：无预分频器，捕获输入上每检测到一个边沿便执行捕获 01：每发生 2 个事件便执行一次捕获 10：每发生 4 个事件便执行一次捕获 11：每发生 8 个事件便执行一次捕获
1-0	CC1S	RW	捕获/比较 1 选择 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC1 通道配置为输出 01：CC1 通道配置为输入，IC1 映射到 TI1 上 10：CC1 通道配置为输入，IC1 映射到 TI2 上 11：CC1 通道配置为输入，IC1 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC1E =“0”），才可向 CC1S 位写入数据。

15.5.8. TIMx 比较模式寄存器 1 (TIMx_CCMR1CMP)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

同一寄存器可用于输出比较模式（本节）或输入捕获模式（上一节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

输出比较模式：

位域	位符号	权限	说明
31-25	RFU	-	保留位，请保持默认值
24	OC2MH	RW	输出比较 2 模式——位 3 (Output Compare 2 mode - bit 3) 请参见 OC2M 说明——位 14:12
23-17	RFU	-	保留位，请保持默认值
16	OC1MH	RW	输出比较 1 模式——位 3 (Output Compare 1 mode - bit 3) 请参见 OC1M 说明——位 6:4
15	OC2CE	RW	输出比较 2 清零使能 (Output Compare 2 clear enable) 请参见 OC1CE 说明。
14-12	OC2M	RW	输出比较 2 模式 (Output Compare 2 mode) 请参见 OC1M[2:0] 说明。
11	OC2PE	RW	输出比较 2 预装载使能 (Output Compare 2 preload

			enable) 请参见 OC1PE 说明。
10	OC2FE	RW	输出比较 2 快速使能 (Output Compare 2 fast enable) 请参见 OC1FE 说明。
9-8	CC2S	RW	捕获/比较 2 选择 (Capture/Compare 2 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC2 通道配置为输出 01：CC2 通道配置为输入，IC2 映射到 TI2 上 10：CC2 通道配置为输入，IC2 映射到 TI1 上 11：CC2 通道配置为输入，IC2 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC2E =“0”），才可向 CC2S 位写入数据。
7	OC1CE	RW	输出比较 1 清零使能 0：OC1Ref 不受 ocref_clr_int 信号影响 1：ocref_clr_int 信号（OCREF_CLR 输入或 ETRF 输入）上检测到高电平时，OC1Ref 立即清零
6-4	OC1M	RW	输出比较 1 模式 (Output Compare 1 mode) 这些位定义提供 OC1 和 OC1N 的输出参考信号 OC1REF 的行为。OC1REF 为高电平有效，而 OC1 和 OC1N 的有效电平则取决于 CC1P 位。 0000：冻结——输出比较寄存器 TIMx_CCR1 与计数器 TIMx_CNT 进行比较不会对输出造成任何影响。（该模式用于生成时基）。 0001：将通道 1 设置为匹配时输出有效电平。当计数器 TIMx_CNT 与捕获/比较寄存器 1(TIMx_CCR1) 匹配时，OC1REF 信号强制变为高电平。 0010：将通道 1 设置为匹配时输出无效电平。当计数器 TIMx_CNT 与捕获/比较寄存器 1(TIMx_CCR1) 匹配时，OC1REF 信号强制变为低电平。 0011：翻转——TIMx_CNT=TIMx_CCR1 时，OC1REF 发生翻转。 0100：强制变为无效电平——OC1REF 强制变为低电平。 0101：强制变为有效电平——OC1REF 强制变为高电平。 0110：PWM 模式 1——在递增计数模式下，只要 TIMx_CNT<TIMx_CCR1，通道 1 便为有效状态，否则为无效状态。在递减计数模式下，只要 TIMx_CNT>TIMx_CCR1，通道 1 便为无效状态（OC1REF=“0”），否则为有效状态（OC1REF=“1”）。 0111：PWM 模式 2——在递增计数模式下，只要 TIMx_CNT<TIMx_CCR1，通道 1 便为无效状态，否则

			为有效状态。在递减计数模式下，只要TIMx_CNT>TIMx_CCR1，通道 1 便为有效状态，否则为无效状态。 1000：可再触发 OPM 模式 1——在递增计数模式下，通道为有效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为有效状态。在递减计数模式下，通道为无效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为无效状态。 1001：可再触发 OPM 模式 2——在递增计数模式下，通道为无效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 2 下进行比较，通道会在下一次更新时再次变为无效状态。在递减计数模式下，通道为有效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为有效状态。 1010：保留。 1011：保留。 1100：组合 PWM 模式 1——OC1REF 与在 PWM 模式 1 下的行为相同。OC1REFC 是 OC1REF 和 OC2REF 的逻辑或运算结果。 1101：组合 PWM 模式 2——OC1REF 与在 PWM 模式 2 下的行为相同。OC1REFC 是 OC1REF 和 OC2REF 的逻辑与运算结果。 1110：不对称 PWM 模式 1——OC1REF 与在 PWM 模式 1 下的行为相同。计数器递增计数时，OC1REFC 输出 OC1REF；计数器递减计数时，OC1REFC 输出 OC2REF。 1111：不对称 PWM 模式 2——OC1REF 与在 PWM 模式 2 下的行为相同。计数器递增计数时，OC1REFC 输出 OC1REF；计数器递减计数时，OC1REFC 输出 OC2REF。 注： 在 PWM 模式下，仅当比较结果发生改变或输出比较模式由“冻结”模式切换到“PWM”模式时，OCREF 电平才会发生更改。 注： 此位域将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成 COM 事件时，OC1M 有效位才会从预装载位获取新值。
3	OC1PE	RW	输出比较 1 预装载使能 (Output Compare 1 preload enable) 0：禁止与 TIMx_CCR1 相关的预装载寄存器。可随时向 TIMx_CCR1 写入数据，写入后将立即使用新值。

			1：使能与 TIMx_CCR1 相关的预装载寄存器。可读/写访问预装载寄存器。TIMx_CCR1 预装载值在每次生成更新事件时都会装载到当前寄存器中。 （通道配置为输出），这些位即无法修改。 2：只有单脉冲模式下才可在未验证预装载寄存器的情况下使用 PWM 模式（TIMx_CR1 寄存器中的 OPM 位置 1）。其他情况下则无法保证该行为。
2	OC1FE	RW	输出比较 1 快速使能 (Output Compare 1 fast enable) 此位用于加快触发输入事件对 CC 输出的影响。 0：即使触发开启，CC1 也将根据计数器和 CCR1 值正常工作。触发输入出现边沿时，激活 CC1 输出的最短延迟时间为 5 个时钟周期。 1：触发输入上出现有效边沿相当于 CC1 输出上的比较匹配。随后，无论比较结果如何，OC 都设置为比较电平。采样触发输入和激活 CC1 输出的延迟时间缩短为 3 个时钟周期。仅当通道配置为 PWM1 或 PWM2 模式时，OCFE 才会起作用。
1-0	CC1S	RW	捕获/比较 1 选择 (Capture/Compare 1 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC1 通道配置为输出 01：CC1 通道配置为输入，IC1 映射到 TI1 上 10：CC1 通道配置为输入，IC1 映射到 TI2 上 11：CC1 通道配置为输入，IC1 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC1E =“0”），才可向 CC1S 位写入数据。

15.5.9. TIMx 捕获/比较使能寄存器 (TIMx_CCER)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-6	RFU	-	保留位，请保持默认值
5	CC2P	RW	捕获/比较 2 输出极性 请参见 CC1P 说明
4	CC2E	RW	捕获/比较 2 输出使能 请参见 CC1E 说明
3-2	RFU	-	保留位，请保持默认值
1	CC1P	RW	捕获/比较 1 输出极性 CC1 通道配置为输出： 0：OC1 高电平有效 1：OC1 低电平有效 CC1 通道配置为输入：CC1P 位可针对触发或捕获操

			作选择 TI1FP1 和 TI2FP1 的有效极性。 00：非反相/上升沿触发。电路作用于 TIxFP1 的上升沿（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 未反相（在门控模式或编码器模式下执行触发操作）。 01：反相/下降沿触发。电路作用于 TIxFP1 的下降沿（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 反相（在门控模式或编码器模式下执行触发操作）。 10：保留，不使用此配置。 11：非反相/上升沿和下降沿均触发。电路作用于 TIxFP1 的上升沿和下降沿（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 未反相（在门控模式下执行触发操作）。编码器模式下不得使用此配置。 此位将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存
0	CC1E	RW	捕获/比较 1 互补输出使能 0：关闭——OC1N 未激活。OC1N 电平是 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位的函数。 1：开启——在相应输出引脚上输出 OC1N 信号，具体取决于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位。 此位将在具有互补输出的通道上进行预装载。

15.5.10. TIMx 计数器 (TIMx_CNT)

偏移地址：表 15-16 TIM2-7 寄存器列表
复位值：0x0000

位域	位符号	权限	说明
31	UIFCPY	RW	根据 GTIM_CR1 寄存器中 UIFREMAP 位域的值，本位域表示不同的含义： UIFREMAP = 0，本位域保留，读为 0 UIFREMAP = 1，本位域表示 GTIM_ISR 寄存器的 UIF 位的只 读副本
30-16	RFU	-	保留位，请保持默认值
15-0	CNT	RW	计数器值

15.5.11. TIMx 预分频器 (TIMx_PSC)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	PSC	RW	预分频值 (Prescaler value) 计数器时钟频率 (CK_CNT) 等于 fCK_PSC / (PSC[15:0] + 1)。 PSC 包含每次发生更新事件时（包括计数器通过 TIMx_EGR 寄存器中的 UG 位清零时，或在配置为“复位模式”时通过触发控制器清零时）要装载到活动预分频器寄存器的值。

15.5.12. TIMx 自动重载寄存器 (TIMx_ARR)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x 0000 FFFF

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	ARR	RW	自动重载值 (Auto-reload value) ARR 为要装载到实际自动重载寄存器的值。 有关 ARR 更新和行为的更多详细信息，请参见第 457 页的第 20.3.1 节：时基单元。当自动重载值为空时，计数器不工作。

15.5.13. TIMx 捕获/比较寄存器 1 (TIMx_CCR1)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	CCR1	RW	捕获/比较 1 值 (Capture/Compare 1 value) 如果通道 CC1 配置为输出：CCR1 为要装载到有效捕获/比较 1 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR1 寄存器中的 OC1PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到实际起作用的捕获/比较寄存器 1）。 实际捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC1 输出上发出信号的值。 如果通道 CC1 配置为输入：CR1 为上一个输入捕获 1 事件 (IC1) 发生时的计数器值。只能读取 TIMx_CCR1 寄存器，无法对其进行编程。

15.5.14. TIMx 捕获/比较寄存器 2 (TIMx_CCR2)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	CCR2	RW	捕获/比较 2 值 如果通道 CC2 配置为输出：CCR2 为要装载到有效捕获/比较 2 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR1 寄存器中的 OC2PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到实际起作用的捕获/比较寄存器 2）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC2 输出上发出信号的值。 如果通道 CC2 配置为输入：CCR2 为上一个输入捕获 2 事件 (IC2) 发生时的计数器值。只能 读取 TIMx_CCR2 寄存器，无法对其进行编程。

15.5.15. TIMx DMA控制寄存器(TIMx_DCR)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12-8	DBL[4:0]	RW	DMA 连续传送长度 (DMA burst length) 该 5 位向量定义了 DMA 的传送长度（当对 TIMx_DMAR 地址进行读或写访问时，定时器进 行一次连续传送），即传送次数。可按半字或字节进行传送（请参见下面的示例）。 00000 ：1 次传送 00001 ：2 次传送 00010 ：3 次传送 ... 10001 ：18 次传送 示例：以下面的传送为例：DBL = 7 字节且 DBA = TIMx_CR1。 – 如果 DBL = 7 字节且 DBA = TIMx_CR1 表示待传送字节的地址，应通过以下公式给出传送 的地址：(TIMx_CR1 地址) + DBA + (DMA 索引)，其中 DMA 索引 = DBL 在本例中，将为 (TIMx_CR1 地址) + DBA 加上 7 个字节，得到将要复制数据的源/目标地址。 在这种情况下，将向自以下地址开始的 7 个寄存器传送数据：(TIMx_CR1 地址) + DBA 根据 DMA 数据大小的配置，可能发生下面几种情况： – 如果按半字配置 DMA 数据大小，则将向 7 个寄存器中的每一个传送 16 位数据。 – 如果按字节配置 DMA 数据大小，也将向 7 个寄存器传送数据：第一个寄存器包含第一个 MSB 字节，第二个寄存器包含第一个 LSB 字节，依此类推。因此，使用传送定时器时，还必须 指定 DMA 传送的数据大小。
7-5	RFU	-	保留位，请保持默认值
4-0	DBA[4:0]	RW	DMA 基址 (DMA base address) 该 5 位向量定义 DMA 传输的基址（通过 TIMx_DMAR 地址进行读/写访问时）。DBA 定义为从 TIMx_CR1 寄存器地址开始计算的偏移量。 示例： 00000 ：TIMx_CR1 00001 ：TIMx_CR2 00010 ：TIMx_SMCR

15.5.16. TIMx DMA全传输地址 (TIMx_DMAR)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	DMAB	RW	DMA 连续传送寄存器 (DMA register for burst accesses) 对 DMAR 寄存器执行读或写操作将访问位于如下地址的寄存器：(TIMx_CR1 地址) + (DBA + DMA 索引) x 4 其中 TIMx_CR1 地址为控制寄存器 1 的地址，DBA 为 TIMx_DCR 寄存器中配置的 DMA 基址，DMA 索引由 DMA 传输自动控制，其范围介于 0 到 DBL（TIMx_DCR 寄存器中配置的 DBL）之间。

15.5.17. TIMx 编码控制寄存器(TIMx_ECR)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-6	IPOS	RW	编码索引定位 在正交编码器模式（SMS[3：0]=0001、0010、0011、 1110、1111）中，此位表示索引事件在哪个 AB 输入配置中 重置计数器。 00：当 AB=00 时，索引会重置计数器 01：当 AB=01 时，索引会重置计数器 10：当 AB=10 时，索引会重置计数器 11：当 AB=11 时，索引会重置计数器 在定向时钟编码器模式或时钟加方向编码器模式（SMS[3：0] =1010、1011、1100、1101）中，这些位指示索引事件在哪 个电平上重置计数器。在定向时钟编码器模式下，这一点都 适用于两个时钟输入。 x0：当时钟信号为低电平时，索引将重置计数器 x1：当时钟信号为高电平时，索引将重置计数器
5	FIDX	RW	该位表示是否只考虑第一个索引 0：索引始终处于活动状态 1：仅第一个索引重置计数器
4-3	RFU	-	保留位，请保持默认值
2-1	IDIR	RW	索引方向 此位域表示索引在哪种计数方向上重置计数器 00：在任何计数方向上重置计数器 01：仅在向上计数时重置计数器 10：仅在向下计数时重置计数器 11：保留
0	IE	RW	索引使能 0：禁止索引 1：使能索引

15.5.18. TIMx输入选择寄存器 (TIMx_TISEL)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
11-8	TI2SEL	RW	TI2 通道输入捕获信号来源选择，参见 TI1SEL 说明
7-4	RFU	-	保留位，请保持默认值
3-0	TI1SEL	RW	TI1 通道输入捕获信号来源选择 0000：TIM2_CH1 0001：VC0_OUT 0010：VC1_OUT 0011：VC2_OUT 0100：TIM6_Trgo 0101：MCO_OUT 0110：CSS 0111：保留 1000：RTC_OUT 1001：LSI_OUT 1010：TIM10_Trgo 1011：TIM9_Trgo 1100：TIM5_Trgo 1101：TIM4_Trgo 1110： TIM3_Trgo 1111： TIM2_Trgo

15.5.19. TIMx 复用功能选择寄存器1 (TIMx_AF1)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17-14	ETRSRL	RW	ETR 信号来源选择 0000：TIM2_ETR 0001：TIM3_ETR 0010：VC0_OUT 0011：VC1_OUT 0100：VC2_OUT 0101：ADC1_AWD 0110：ADC2_AWD 0111：TIM4_ETR 1010：UART1_TXD 1011：UART2_TXD 1100：UART3_TXD 1101：PVD_OUT 1110：HSE_FAULT 1111：LSE_FAULT
13-0	RFU	-	保留位，请保持默认值

15.5.20. TIMx 复用功能选择寄存器2 (TIMx_AF2)

偏移地址：表 15-16 TIM2-7 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-19	RFU	-	保留位，请保持默认值
18-16	OCRSEL	RW	OCREF_CLR 源选择 000：VC0_OUT 001：VC1_OUT 010：VC2_OUT 011：ADC1_AWD 100：ADC2_AWD 111：ETRF
15-0	RFU	-	保留位，请保持默认值

16. 通用定时器（TIM9）

16.1. 概述

通用定时器（TIM9）包含一个 32 bit 自动重装载计数器，并由一个可编程预分频器驱动。TIM9 支持定时、计数、复位、 门控、触发和编码器等多种工作模式，带 4 路独立的捕获 / 比较通道，可以测量输入信号的脉冲宽度（输入捕获）或者产生输出波形（输出比较和 PWM）。

16.2. 主要特性

TIM9 定时器主要特性：


- 16 位递增、递减、递增/递减自动重载计数器
- 16 位可编程（可以实时修改）预分频器，计数器时钟频率的分频系数为 1～65535 之间的任意数值
- 支持单次计数模式和连续计数模式
- 4 路独立输入捕获和输出比较通道
- 触发输入信号（TRGI）控制定时器实现多种从模式
- 定时器级联 ITR 和片内外设互联 ETR
- 支持针对定位的增量 (正交) 编码器和霍尔传感器电路
- 发生如下事件时生成中断/DMA 请求：
  - 更新：计数器上溢/下溢、计数器初始化（通过软件或内部/外部触发）
  - 触发事件（计数器启动、停止、初始化或通过内部/外部触发计数）
  - 输入捕获
  - 输出比较

16.3. 功能描述

16.3.1. 功能框图

TIM9 的功能框图如下图所示：

图 16-1 TIM9功能框图



16.3.2. 时钟源


计数器的计数时钟源可由内部时钟 PCLK、触发信号 TRGI 或外部触发输入信号 ETRF 提供，经预分频器 TIM9_PSC 分频后驱动计数器进行计数。。

16.3.3. 预分频器

预分频器对 CK_PSC 时钟进行分频，得到计数时钟 CK_CNT，以驱动计数器计数。分频系数通过 TIM9_PSC 寄存 器进行设置，支持 1、2、3、4、…、65536 分频。

TIM9_PSC 寄存器具有缓冲功能，可在运行中修改，新的预分频值将在下一个更新事件发生时生效。 下图给出了运行过程中预分频器的分频由 1 变为 2 时的时序图。

图 16-2 预分频器分频由 1 变为 2 时的时序图



16.3.4. 计数器与计数模式

计数器可设置为递增计数（边沿对齐模式）、递减计数（边沿对齐模式）或递增 / 递减双向计数（中心对齐模式）。具体通过控制寄存器 TIM9_CR1 的 CMS 和 DIR 位域进行配置，如下表所示：

表 16-1 计数模式

TIM_CR1.CMS	TIM_CR1.DIR	计数模式
00	0	递增计数 边沿对齐模式
	1	递减计数 边沿对齐模式
01	-	中心对齐模式 1
10	-	中心对齐模式 2
11	-	中心对齐模式 3

当设置 TIM9_CR1 寄存器的 CEN 位域为 1 时，计数器开始按设定模式计数，注意计数器将在 CEN 位置 1 时刻的 一个时钟周期后开始计数。

16.3.4.1.递增计数模式

在递增计数模式下，计数器从 0 开始递增计数到重载值 ARR，然后重新从 0 开始递增计数，同时生成计数器上溢 出事件并产生上溢出信号 OV（OV 信号会自动清除）。

将在每次计数器上溢时产生更新事件 UEV，计数器更新中断标志位 TIM9_ISR.UIF 被硬件置位，如果允许中断（设置 TIM9_IER.UIE 为 1），将产生中断请求，设置 TIM9_ICR.UIF 为 0 清除该标志位。

以下是计数器在不同时钟频率下的操作示例，其中 TIM9_ARR =0x36、TIM9_RCR=0x00。

图 16-3 递增计数，内部时钟分频因子为1




图 16-4 递增计数，内部时钟分频因子为2




图 16-5 递增计数，内部时钟分频因子为4




图 16-6 递增计数，内部时钟分频因子为N




图 16-7 递增计数，当重载缓存禁止时的更新事件（TIM9_CR1.ARPE=0）





图 16-8 递增计数，当重载缓存使能时的更新事件（TIM9_CR1.ARPE=1）



16.3.4.2.递减计数模式

在边沿对齐模式下设置控制寄存器 TIM9_CR1 的 DIR 位为 1 时，计数器工作在递减计数模式。

在递减计数模式下，硬件自动加载 ARR 值到计数器 CNT，计数器开始递减计数到 0，然后重新装载 ARR 值递减计数，同时生成计数器下溢出事件并产生下溢出信号 UND（UND 信号会自动清除）。

将在每次计数器下溢时产生更新事件 UEV，计数器更新中断标志位 TIM9_ISR.UIF 被硬件置位，如果允许中断（设置 TIM9_IER.UIE 为 1），将产生中断请求，设置 TIM9_ICR.UIF 为 0 清除该标志位。

以下是计数器在不同时钟频率下的操作示例，其中 TIM9_ARR =0x36、TIM9_RCR =0x00。

图 16-9 递减计数，内部时钟分频因子为 1




图 16-10 递减计数，内部时钟分频因子为 2




图 16-11 递减计数，内部时钟分频因子为 4





图 16-12 递减计数，内部时钟分频因子为 N



16.3.4.3.中心对齐模式（递增 / 递减计数）

在中心对齐模式下，计数器从 0 开始递增计数到 ARR-1，产生一个计数器上溢出事件，然后从 ARR 值开始递减计 数到 1 并产生一个计数器下溢出事件，之后重新从 0 开始递增计数。

中心对齐模式包括中心对齐模式 1、中心对齐模式 2 和中心对齐模式 3，三种模式在计数方式上完全相同，只是 输出比较中断标志的置位时机不同，具体请参见 1.9.1 TIM9_CR1 控制寄存器 1 的 CMS 位域说明。

在中心对齐模式下，控制寄存器 TIM9_CR1 的 DIR 位不能由软件写入，但可以读出，DIR 由硬件更新并指示当前 的计数方向。启动中心对齐模式时，计数器将根据当前的 DIR 位域值进行递增或递减计数。不能同时通过软件修改 DIR 和 CMS 位域。

不建议在运行中心对齐模式时对计数器执行写操作，否则将发生意想不到的结果。尤其是：

- 如果在计数器 CNT 中写入大于自动重载值 ARR 的值 (CNT>ARR)，则不会更新方向。例如，如果计数器之前 是递增计数，则继续递增计数。
- 如果向计数器 CNT 写入 0 或 ARR 值，计数方向会更新，但不生成更新事件 UEV。

使用中心对齐模式最为保险的方法是：在启动计数器前通过软件生成更新事件 UEV（设置 TIM9_EGR.UG 为 1）， 并且不要在计数器运行过程中对其执行写操作。

以下是计数器在不同时钟频率下的操作示例：

图 16-13 中心对齐模式，内部时钟分频因子为 1，ARR=0x06




图 16-14 中心对齐模式，内部时钟分频因子为2




图 16-15 中心对齐模式，内部时钟分频因子为 4，ARR=0x36




图 16-16 中心对齐模式，内部时钟分频因子为 N




图 16-17 中心对齐模式，当重载缓存禁止时的更新事件（TIM9_CR1.ARPE=0）





图 16-18 中心对齐模式，当重载缓使能时的更新事件（TIM9_CR1.ARPE=1）



16.3.5. 重载寄存器

自动重载寄存器 TIM9_ARR 具有缓存功能，通过控制寄存器 TIM9_CR1 的 ARPE 位域开启或关闭。

当计数器处于停止状态或是缓存功能关闭时，更新重载寄存器 ARR 将会立即更新其影子寄存器。当定时器处于运 行状态且缓存功能有效时，修改重载寄存器 ARR 将不会立即更新影子寄存器，仅当生成更新事件 UEV 时才会将重载寄存器 ARR 的值更新到影子寄存器中。

16.3.6. 更新事件UEV

允许通过控制寄存器 TIM9_CR1 的 UDIS 位域来禁止或使能更新。

使能 UEV 设置 UDIS 位域为 0 使能 UEV，此时根据 URS 位域可选择更新请求源，如下表所示。

表 16-2 更新源设置

TIM_CR1.URS	更新源
0	计数器上溢出，下溢出 UG 置位 通过从模式控制器生成的更新事假
1	计数器上溢出，下溢出

当发生更新事件时，将进行以下动作：

1. 重新初始化计数器：

递减计数（边沿对齐模式）：重新加载自动重载值 TIM9_ARR； 中心对齐模式或递增计数（边沿对齐模式）：计数器清零。

2. 如果使用了缓存寄存器功能，将更新对应的预装载寄存器到其影子寄存器。

3. 预分频器的计数器被清零，TIM9_PSC 中新的预分频值生效。

4. 事件更新中断标志位 TIM9_ISR.UIF 被硬件置位。

当发生一个更新事件 UEV 时，事件更新中断标志位 TIM9_ISR.UIF 会被硬件置位， 如果允许中断（设置 TIM9_ IER.UIE 为 1），将产生一个更新中断请求，设置 TIM9_ICR.UIF 为 0 可清除该标志位。

注意：

如果使用了重复计数器（TIM9_RCR.REP 不为 0），只有在计数次数达到重复计数次数（TIM9_RCR.REP 达到 0） 时，才会产生更新事件 UEV。

禁止 UEV

设置 UDIS 位域为 1 禁止 UEV，不再生成任何更新事件。

如果使用了缓存寄存器功能，对应的各影子寄存器的值保持不变。但如果 UG 位置 1，或者从从模式控制器接收 到硬件复位，则会重新初始化计数器和预分频器的计数器。

16.3.7. 单脉冲模式

计数器可工作在单次计数或连续计数模式下，通过控制寄存器 TIM9_CR1 的 OPM 位域来选择。


单次计数模式

设置 TIM9_CR1.OPM 为 1，使定时器工作在单次计数模式下。

启动计数器后，计数器 CNT 在 CK_CNT 时钟的驱动下计数，在发生下一更新事件时，计数器停止计数，同时 TIM9_CR1.CEN 被硬件自动清零。

可以通过从模式控制器启动计数器，配合定时器的输出比较模式，使得计数器在一个触发信号的触发下启动，并 在一段可编程的延时后产生一个脉宽可编程的单脉冲。如下图所示，定时器在检测到触发信号的有效边沿时开始 计数，延迟 tDELAY 之后，在比较输出端口上产生一个宽度为 tPULSE 的正脉冲。其中 tDELAY 由计数寄存器 TIM9_CNT 的初值和捕获 / 比较寄存器 TIM9_CCRy 的差值确定，tPULSE 由自动重载寄存器 TIM9_ARR 和捕获 / 比较寄存器 TIM9_CCRy 的差值来确定。

图 16-19 单脉冲输出示例（递增计数模式）



采样触发输入到激活 OC 输出需要多个时钟周期，可设置比较模式寄存器 TIM9_CCMRxCMP 的 OCyFE 位域为 1， 以缩短 OC 输出延迟时间。

连续计数模式

设置 TIM9_CR1.OPM 为 0，使定时器工作在连续计数模式下，计数器在发生更新事件时不会停止计数。

16.3.8. 外部触发输入通道

外部触发输入信号 ETR 可用作从模式控制器的触发输入 (TRGI)，也可用作计数器的计数时钟，具体请参见 1.3.2 工作模式。可对 ETR 信号进行输入控制，包括极性选择和边沿检测、预分频和滤波。

极性选择和边沿检测

从模式控制寄存器 TIM9_SMCR 的 ETP 位域用于选择 ETR 输入信号的触发极性。当设置 ETP 为 0 时，ETR 不反相， 高电平或上升沿有效；当 ETP 设置为 1 时，ETR 反相，低电平或下降沿有效。

预分频器

外部触发信号 ETRP 频率不得超过 PCLK 频率的 1/4。当 ETRP 的频率较高时，用户应通过适当的 ETPS 预分频器 设置对外部信号进行分频，以降低 ETRP 频率，可设置分频系数为 1、2、4、8。

滤波器

滤波器采用数字滤波方式，以一定频率对输入信号进行采样，当连续采样到 N 个相同电平时信号有效，否则信号 无效，以此滤除高频杂波信号。

ETR 输入信号的滤波器由从模式控制寄存器 TIM9_SMCR 的 ETF 位域进行配置，可设置采样频率和采样点的个数。 采样频率 fSAMPLING 由 fDTS 分频后的时钟提供，fDTS 是 fPCLK 分频后得到的频率，分频因子由 TIM9_CR1 寄存器的 CKD 位域配置，可设置 1、2、4 分频。

16.3.9. 输入捕获通道

TIM9 支持 4 个输入捕获通道 TI1/2/3/4，可用作捕获命令。其中 TI1 和 TI2 还可用作从模式控制器的触发输 入 (TRGI) 和编码器接口输入，具体请参见 1.3.11 工作模式。

支持对 TIy 信号进行输入控制，包括滤波、边沿检测和预分频。

滤波器

滤波阶段以一定频率对相应的 TIy 输入信号进行采样，生成滤波后信号 TIyF。

TIy 输入信号的滤波器由捕获模式寄存器 TIM9_CCMRxCAP 的 ICyF 位域进行配置，可设置采样频率和采样点的个 数。采样频率 fSAMPLING 由 fPCLK 或 fDTS 分频后的时钟提供，fDTS 是 fPCLK 分频后得到的频率，分频因子由 TIM9_CR1 寄 存器的 CKD 位域配置，可设置 1、2、4 分频。

边沿检测

带有极性选择功能的边沿检测器可生成一个 TIxFPx 信号，具体有效极性请参见 14.9.14 TIM9_CCER 捕获/比较 使能寄存器的 CCyP 位域。

预分频器


TIy 信号用于输入捕获时，可对捕获通道信号 ICy 进行分频，通过捕获模式寄存器 TIM9_CCMRxCAP 的 ICyPSC 位 域进行控制，支持 1、2、4、8 分频。

16.3.10. 输出比较通道

TIM9 支持 4 个独立输出比较通道 CH1/2/3/4 ，每个通道均由一个捕获 / 比较寄存器（包括一个影子寄存器）和一个输出阶段（比较器和输出控制）组成。

输出控制单元用于比较匹配时，控制输出端口的波形，可配置输出比较模式、输出极性选择和输出使能等。以比较通道 1 为例，其框图如下图所示：

图 16-20 输出比较 1 通道



16.3.11. 工作模式

TIM9 支持多种工作模式，具体由从模式控制寄存器 TIM9_SMCR 的 SMS 位域来配置，如表 1-3 所示：

表 16-3 TIM9工作模式

GTIM_SMCR.SMS	从模式选择
0000	禁止从模式，使用内部时钟
0111	外部时钟模式 1
0100	复位模式
0101	门控模式
0110	触发模式
1000	组合复位+触发模式
1001	组合复位+复位模式
1110	正交编码模式 *1 模式
1111	正交编码模式 *1 模式
0001	正交编码模式 *2 模式
0010	正交编码模式 *2 模式
0011	正交编码模式 *4 模式
1010	编码模式（时钟+方向）*2 模式
1011	编码模式（时钟+方向）*1 模式
1100	编码模式（带方向时钟）*2 模式
1101	编码模式（带方向时钟）*1 模式

注 1：

从模式选择位包括 TIM9_SMCR[16]和 TIM9_SMCR[2:0]，需组合配置。

注 2：

从模式选择位 SMS[3:0]支持预装载功能，请参见 SMSPE 和 SMSPS 位域说明。

16.3.11.1. 内部时钟模式

当从模式控制寄存器 TIM9_SMCR 的 SMS 位域为 0x0 时，禁止定时器从模式，预分频器时钟直接由内部时钟 PCLK 提供。设置 TIM9_CR1.CEN 为 1，将使能计数器开始计数。

16.3.11.2. 外部时钟模式

外部时钟模式 1

当从模式控制寄存器 TIM9_SMCR 的 SMS 位域为 0x7 时，由所选触发信号(TRGI) 的上升沿提供计数器时钟。 TRGI 信号有多种触发选择，具体通过 TIM9_SMCR 寄存器的 TS 位域进行选择，如下表所示：

表 16-4 TRGI 信号来源

GTIM_SMCR.TS 位域值	TRGI 信号来源
00111	外部触发输入 ETRF
000xx/01xxx/10000	内部触发 ITR0-12
00100	TI1 边沿检测器 TI1F_ED
00101	滤波后的定时器输入 TI1FP1
00110	滤波后的定时器输入 TI1FP2


ETR 输入信号来源可以是外部 TIM9_ETR/TIM9_ETR 引脚，也可以是片内其他外设，请参见 1.3.7 片内外设互联 ETR。选择 TIM9_ETR 为 TRGI 信号源时， 可通过 TIM9_SMCR.ETP 选择外部触发极性， 通过 TIM9_SMCR.ETPS 设置预分频，通过 TIM9_SMCR.ETF 进行滤波控制。

内部触发 ITR 来源为 BTIM 和 TIM9 的触发输出信号 TRGO 以及 UART 的 TXD/RXD 信号。

TI1 和 TI2 都具有滤波和边沿检测功能，TI1 和 TI2 分别通过捕获模式寄存器 TIM9_CCMR1CAP 的 IC1F 和 IC2F 位域进行滤波控制，分别通过捕获 / 比较使能寄存器 TIM9_CCER 的 CC1P 和 CC2P 位域进行边沿检测。

外部时钟模式 1 连接示意图如下图所示：


图 16-21 外部时钟模式 1 连接图



当 TRGI 出现有效边沿时，TIM9_ISR.TIF 标志将置 1，向 TIM9_ICR.TIF 写 0 可清除该标志。

下图所示为配置 TI1 上升沿的外部时钟模式 1 时序图，TI1 的上升沿与实际计数器时钟之间的延迟是由于 TI1 输 入的重新同步电路引起的。

图 16-22 外部时钟模式 1 时序示例




外部时钟模式 2

设置从模式控制寄存器 TIM9_SMCR 的 ECE 位域为 1，使能外部时钟模式 2。该模式下，计数器时钟由 ETRF 信号的任意有效边沿提供，与选择外部时钟模式 1 并将 TRGI 连接到 ETRF（SMS=0111 且 TS=00111）具有相同效果。

外部时钟模式 2 可以和以下从模式同时使用：复位模式、门控模式和触发模式，此时从模式下的 TRGI 不得连 接 ETRF（即 TS 位域不能设置为 0x7） 。如果同时使能外部时钟模式 1 和外部时钟模式 2，则外部时钟输入为 ETRF。外部时钟模式 2 不能与编码器模式同时使用。

下图所示为 ETR 设置为 2 分频时的外部时钟模式 2 的时序示例，ETR 的上升沿与实际计数器时钟之间的延迟是由 ETRP 信号的重新同步电路引起的，因此计数器可以正确捕获的最大频率最高为内部时钟 PCLK 频率的 1/4，当 ETRP 信号变快时，用户应对外部信号进行适当的分频。

图 16-23 外部时钟模式 2 时序示例



16.3.11.3. 复位模式

当从模式控制寄存器 TIM9_SMCR 的 SMS 位域为 0x4 时，TIM9 配置为复位模式，计数器的复位由 TRGI 信号控制。 TRGI 信号的来源由从模式控制寄存器 TIM9_SMCR 的 TS 位域控制，可参见表 1-4 TRGI 信号来源。

当检测到有效的触发输入（TRGI）时，将产生以下影响：


1. 重新初始化计数器和预分频器的计数器；

2. 如果控制寄存器 TIM9_CR1 的 URS 位域为 0，则会产生更新事件 UEV，事件更新中断标志 TIM9_ISR.UIF 置 1，可产生中断请求；

3. 触发中断标志 TIM9_ISR.TIF 置 1，可产生中断请求。

下图所示为复位模式时序图示例。设置 TIM9_CR1.CEN 为 1 使能计数器，计数器根据计数时钟 CK_CNT 正常计数， 当 TI1 出现上升沿时，计数器清零并重新从 0 开始计数，同时 TIM9_ISR.TIF 标志位置 1。TI1 的上升沿与实际计数器复位之间的延迟是由 TI1 输入的重新同步电路引起的。

图 16-24 复位模式时序




16.3.11.4. 门控模式

当从模式控制寄存器 TIM9_SMCR 的 SMS 位域为 0x5 时，TIM9 配置为门控模式。在该模式下，触发输入 (TRGI) 为高电平且 TIM9_CR1.CEN 为 1 时，启动计数器计数； 触发输入 (TRGI) 为低电平或 TIM9_CR1.CEN 为 0 时，计数器立即停止计数（但不复位）。计数器的启动和停止都被控制。

TRGI 信号的来源由从模式控制寄存器 TIM9_SMCR 的 TS 位域控制，但需注意门 控模式下不能选择 TI1F_ED 作为触发输入。

下图所示为门控模式时序图示例。当 TI1 为高电平时，计数器启动计数；当 TI1 为低电平时，计数器暂停计数。计数器启动和停止时，TIM9_ISR.TIF 标志位都会置 1。TI1 的边沿与实际计数器使能信号 CNT_EN 之间的延迟是由 TI1 输入的重新同步电路引起的。

图 16-25 门控模式时序



16.3.11.5. 触发模式

当从模式控制寄存器 TIM9_SMCR 的 SMS 位域为 0x6 时，TIM9 配置为触发模式。在该模式下，设置 TIM9_CR1. CEN 为 1 或触发信号 TRGI 出现上升沿时，触发启动计数器计数（但不复位）。


TRGI 信号的来源由从模式控制寄存器 TIM9_SMCR 的 TS 位域控制。 当检测到有效的触发信号时，将产生以下影响：

1. TIM9_CR1.CEN 被硬件置位；
2. 触发中断标志位 TIM9_ISR.TIF 置 1，可产生中断请求；
3. 计数器启动，开始计数。

下图所示为触发模式时序图示例。当 TI1 出现上升沿时，计数器启动计数，同时 TIM9_ISR.TIF 标志位置 1。TI1 的上升沿与实际计数器启动之间的延迟是由 TI1 输

入的重新同步电路引起的。

图 16-26 触发模式时序



16.3.11.6. 组合复位+触发模式

当从模式控制寄存器 TIM9_SMCR 的 SMS 位域为 0x8 时，TIM9 配置为组合复位 + 触发模式。在该模式下，出现 所选触发输入 (TRGI) 上升沿时，将重新初始化计数器并启动计数器，同时触发中断标志 TIM9_ISR.TIF 置 1。如果 控制寄存器 TIM9_CR1 的 URS 位域为 0，则会产生更新事件 UEV，事件更新中断标志 TIM9_ISR.UIF 会被硬件置位。

TRGI 信号的来源由从模式控制寄存器 TIM9_SMCR 的 TS 位域控制。

16.3.11.7. 组合门控+复位模式


当从模式控制寄存器 TIM9_SMCR 的 SMS 位域为 0x9 时，TIM9 配置为组合门控 + 复位模式。在该模式下，计数 器的启动和停止都被控制，触发输入 (TRGI) 为高电平且 TIM9_CR1.CEN 为 1 时，启动计数器计数；触发输入 (TRGI) 为低电平时，计数器立即停止计数，并被复位。计数器启动和停止时，TIM9_ISR.TIF 标志位都会置 1；计数器复位时， TIM9_ISR.UIF 标志位置 1。

TRGI 信号的来源由从模式控制寄存器 TIM9_SMCR 的 TS 位域控制。

16.3.11.8. 正交编码器模式

TIM9 支持正交编码器模式，用于接收并解码正交编码器的信号。在该模式下，允许通过 CH1、CH2 引脚与外部 的正交编码器直接连接，根据输入信号的跳变顺序，实现计数器自动递增或递减计数，计数器值始终表示编码器 的位置。其功能框图如下图所示：

图 16-27 编码器模式框图



CH1 和 CH2 输入信号具有滤波和极性选择功能，分别通过 TIM9_CCMR1CAP

寄存器的 IC1F 和 IC2F 位域进行滤 波控制，通过 TIM9_CCER 寄存器的 CC1P 和 CC2P 位域选择输入极性。

设置 TIM9_CR1.CEN 为 1 使能计数器，计数器将由通道 CH1 和 CH2 引脚输入信号经滤波和极性选择后的信号 TI1FP1 和 TI2FP2 的每次有效跳变驱动，根据两个输入信号的跳变顺序，产生了计数脉冲和方向信号，参见表 14-5 计数方向和编码器信号的关系。编码器当前计数方向标志 TIM9_CR1.DIR 由硬件自动设置和清除，且在任何 输入（CH1 或 CH2）发生信号转换时，都会计算 DIR 位，无论计数器是仅在 TI1FP1 或 TI2FP2 边沿处计数，还是同时在 TI1FP1 和 TI2FP2 处计数。

TIM9 支持多种正交编码计数模式，通过从模式控制寄存器 TIM9_SMCR 的 SMS 位域进行设置，不同模式下计数 方向和编码器信号的关系如下表所示：

表 16-5 计数方向和编码器信号的关系

模式	SMS	信号的电平		TI1FP1		TI2FP2	
		TI2FP2	TI1FP1	上升	下降	上升	下降
在 TI1FP1 边沿计数*1 模式	1110	高		向下计数	向上计数	不计数	不计数
		低		不计数	不计数	不计数	不计数
在 TI2FP2 边沿计数*2 模式	1111		高	不计数	不计数	向上计数	向下计数
			低	不计数	不计数	不计数	不计数
在 TI1FP1 边沿计数*2 模式	0001	高		向下计数	向上计数	不计数	不计数
		低		向上计数	向下计数	不计数	不计数
在 TI2FP2 边沿计数*2 模式	0010		高	不计数	不计数	向上计数	向下计数
			低	不计数	不计数	向下计数	向上计数
TI1FP1/TI2FP2 边沿计数*4 模式	0011	高	高	向下计数	向上计数	向上计数	向下计数
		低	低	向上计数	向下计数	向下计数	向上计数

编码器输出的第三个信号表示机械零点，可以把它连接到外部触发输入引脚上，用以触发计数器复位。

下图是一个正交编码计数模式 -x4 模式的操作实例，显示了计数信号的产生和方向控制。它还显示了当选择了双 边沿时，输入抖动是如何被抑制的；抖动可能会在传感器的位置靠近一个转换点时产生。

图 16-28 正交编码器模式 x4 模式操作示例





图 16-29 各正交编码器模式计数示例



编码器模式可以提供传感器当前位置的相关信息。计数器根据编码器输出的脉冲自动进行递增或递减计数，当前计数器值即表示编码器当前位置。使用另一个配置为捕获模式的定时器，可以捕获编码器信号的上升沿或下降沿，并记录其时间戳，通过测量两个事件之间的时间间隔，可以计算出相应的动态信息，如速度、加速度和减速度；可以使用指示机械零位的编码器输出来实现此目的，通过测量从机械零位到其他位置的时间间隔，可以计算出相对于零位的位置和速度变化。


16.3.11.9. 时钟加方向编码器模式

定时器还支持时钟加方向的编码器模式，需配置从模式控制寄存器 TIM9_SMCR 的 SMS 位域为 0xA 或 0xB，分别对应 x2 模式和 x1 模式。。

带方向的编码器通常具有两个输出信号：时钟信号和方向信号，使用时钟信号可以计算出旋转编码器的旋转速度和位置变化，而方向信号可以用来确定旋转的方向。在 x2 模式，计数器在时钟信号的上升沿和下降沿计数；在 x1 模式，计数器根据 CC2P 位域的值在单个时钟边沿计数，CC2P 为 0 对应上升沿敏感，CC2P 为 1 对应下降沿敏感。CH1 通道上方向信号的极性由 CC1P 位设置：CC1P 为 0 对应正极性（当 CH1 为高电平时递增计数，当 CH1 为低电平时递减计数），CC1P 为 1 对应负极性（当 CH1 为低电平时递增计数，当 CH1 为高电平时递减计数）。

下图显示了时钟加方向编码器模式下的计数器计数实例，示例中 CH1 和 CH2 输入均不反相。

图 16-30 时钟加方向编码器模式计数示例



16.3.11.10. 定向时钟编码器模式

定时器还支持定向时钟编码器模式，需配置从模式控制寄存器 TIM9_SMCR 的 SMS 位域为 0xC 或 0xD，分别对应 x2 模式和 x1 模式。其功能框图可参见图 1-28 编码器模式框图，可对输入信号进行滤波和极性控制。

定向时钟编码器会根据旋转方向分别提供一条向上计数时钟线和向下计数时钟线。在 x2 模式，计数器在两个时 钟线中的任意一个的上升沿和下降沿计数；CC1P 和 CC2P 位是时钟空闲状态的编码，CCyP 为 0 对应高电平空闲， CCyP 为 1 对应低电平空闲。在 x1 模式，计数器根据 CC1P 和 CC2P 位域的值在单个时钟边沿计数，CCyP 为 0 对应下降沿敏感和高电平空闲，CCyP 为 1 对应上升沿敏感和低电平空闲。

不同模式下计数方向和编码器信号的关系如下表所示：

表 16-6 计数方向和编码器信号的关系

模式	SMS	信号的电平		TI1FP1		TI2FP2	
		TI2FP2	TI1FP1	上升	下降	上升	下降
X2 模式 CCyP=0	1100	高	高	向下计数	向下计数	向上计数	向上计数
		低	低	不计数	不计数	不计数	不计数
X2 模式 CCyP=1		高	高	不计数	不计数	不计数	不计数
		低	低	向下计数	向下计数	向上计数	向上计数
X1 模式 CCyP=0	1101	高	高	不计数	向下计数	不计数	向上计数
		低	低	不计数	不计数	不计数	不计数
X1 模式 CCyP=1		高	高	不计数	不计数	不计数	不计数
		低	低	向下计数	不计数	向上计数	不计数

下图是定向时钟编码器模式的计数示例：

图 16-31 定向时钟编码器模式计数示例（CC1P = CC2P = 0）






图 16-32 定向时钟编码器模式计数示例（CC1P = CC2P = 1）



16.3.12. 输入捕获功能

TIM9 支持输入捕获功能，设置捕获模式寄存器 TIM9_CCMRxCAP 的 CCyS 位域为非零值时，CCy 通道配置为输入，同时指定对应捕获通道 ICy 的输入映射。支持通过软件或硬件触发输入捕获，其功能框图如下图所示：

图 16-33 输入捕获模式框图



软件触发：设置 TIM9_EGR.CCyG 为 1 时，立即软件触发一次捕获，当前计数器 CNT 的值被锁存到对应通道的捕 获 / 比较寄存器 CCRy 中，完成一次捕获，捕获完成后 CCyG 位被硬件自动清零。

硬件触发：当检测到输入通道 TIy 上的有效边沿后，当前计数器 CNT 的值被锁存到对应通道的捕获 / 比较寄存器 CCRy 中，完成一次捕获。触发捕获的有效边沿通过捕获 / 比较使能寄存器 TIM9_CCER 的 CCyP 位域 来配置，如下表所示：

表 16-7 输入捕获模式配置

GTIM_CCER		捕获触发条件
CCyNP	CCyP	
0	0	上升沿捕获
0	1	下降沿捕获
1	1	上下沿均捕获

当发生一次捕获时，对应通道的捕获 / 比较中断标志 TIM9_ISR.CCyIF 被硬件置 1，同时：


- 如果使能了中断（设置 TIM9_IER.CCyIE 为 1），将产生中断请求。
- 如果发生捕获事件时，TIM9_ISR.CCyIF 标志位已经为高，那么重复捕获标志位 TIM9_ISR.CCyOF 将被硬件置 1。
- 设置 TIM9_ICR.CCyIF 为 0 或读取捕获寄存器 CCRy 可清除 TIM9_ISR.CCyIF 标志位， 设置 TIM9_ICR.CCyOF 为 0 可清除 TIM9_ISR. CCyOF 标志位。

16.3.12.1. PWM 输入模式

PWM 输入模式是输入捕获模式的一个应用。输入捕获功能支持同一通道输入信号被两路捕获寄存器进行捕获， 结合从模式复位功能，可方便测量 PWM 输入信号的周期和脉宽。

PWM 输入模式只能与 T1 和 TI2 信号配合使用，因为只有 TI1FP1 和 TI2FP2 与从模式控制器相连。 下图是 PWM 信号从 TI1 通道输入时的时序示例：

图 16-34 PWM 输入模式时序



16.3.12.2. 输入捕获来源

TIM9 的输入捕获来源可以是外部 TIM9_CHy 引脚，也可以是片内其他外设，通过 TI 输入选择寄存器（TIM9_ TISEL1 和 TIM9_TISEL2）的 TIySEL 位域进行配置。

当 TIM9_TISELx.TIySEL 为 0x0 时，TIy 通道输入捕获信号来源为外部 TIM9_CHy 引脚，此时需通过 GPIO 复用功能寄存器 (CPIOx_AFRH 和 CPIOx_AFRL) 将对应引脚配置为复用功能。

当 TIM9_TISELx.TIySEL 为 0x1~0xF 时，TIy 通道输入捕获信号来自片内其他外设，如下表所示：

表 16-8 通用定时器输入捕获来源

TIySEL 位域值	TIy 通道的输入捕获来源
0000	TIM9_CHy
0001	VC1_OUT
0010	VC2_OUT
0011	USART1_RXD
0100	USART2_RXD
0101	MCO_OUT
0110	HSE_FAULT
0111	LSE_FAULT
1000	RTC_OUT
1001	LSI_OUT
1010	BTIM1_TRGO
1011	BTIM2_TRGO
1100	BTIM3_TRGO
1111	ATIM_TRGO

16.3.13. 输出比较功能

TIM9 支持输出比较功能，设置比较模式寄存器 TIM9_CCMRxCMP 的 CCyS 位域为 0 时，CCy 通道配置为输出。 在输出比较模式下，当前计数器 CNT 的值与对应通道 CCy 的捕获 / 比较寄存器 CCRy 的值相比较，当两者匹配时，参考信号 OCyREF 输出为可设定的电平状态，同时产生比较中断。参考信号经输出控制单元后由 CHy 和 CHyN 引脚输出。

参考信号 OCyREF 的输出动作由比较模式寄存器 TIM9_CCMRxCMP 的 OCyM 位域设置，如下表所示：

表 16-9 输出比较模式配置

OCyM 位域值	比较模式配置
0000	比较匹配时 OCyREF 保持原电平
0001	比较匹配时 OCyREF 置 1
0010	比较匹配时 OCyREF 置 0
0011	比较匹配时 OCyREF 翻转
0100	强制 OCyREF 为低电平
0101	强制 OCyREF 为高电平
0110	PWM 模式 1
0111	PWM 模式 2
1000	可再触发 OPM 模式 1
1001	可再触发 OPM 模式 2
1100	组合 PWM 模式 1
1101	组合 PWM 模式 2
1110	不对称 PWM 模式 1
1111	不对称 PWM 模式 2

当发生比较匹配时，对应通道的捕获 / 比较中断标志 TIM9_ISR.CCyIF 被硬件置 1，同时：

- 如果使能了中断（设置 TIM9_IER.CCyIE 为 1），将产生中断请求。
- 设置 TIM9_ICR.CCyIF 为 0 可清除 TIM9_ISR.CCyIF 标志位。


捕获 / 比较寄存器 TIM9_CCRy 具有缓存功能，通过 OCyPE 位域选择是否使用缓存功能。当 OCyPE 为 0 时，禁止通道 CCy 的比较缓存功能，可在任意时候通过软件更新 TIM9_CCRy 寄存器，更新值立即生效并影响输出波形；当 OCyPE 为 1 时，使能通道 CCy 的比较缓存功能，更新 TIM9_CCRy 寄存器不会立即生效，仅当发生更新事件 UEV 时才会将 TIM9_CCRy 寄存器的值更新到有效寄存器。

16.3.14. 匹配输出模式

匹配输出模式用于控制输出波形，或指示已经过某一时间段。

- 设置 OCyM 位域为 0x0，比较匹配时，参考信号 OCyREF 保持其电平，同时 TIM9_ISR.CCyIF 标志位置 1。
- 设置 OCyM 位域为 0x1，比较匹配时，参考信号 OCyREF 设置为高电平，同时 TIM9_ISR.CCyIF 标志位置 1。
- 设置 OCyM 位域为 0x2，比较匹配时，参考信号 OCyREF 设置为低电平，同时 TIM9_ISR.CCyIF 标志位置 1。
- 设置 OCyM 位域为 0x3，比较匹配时，参考信号 OCyREF 发生翻转，同时 TIM9_ISR.CCyIF 标志位置 1。 下图是各比较匹配输出模式时序示例，示例为边沿对齐递增模式。

图 16-35 比较匹配输出模式



16.3.14.1. 强制输出模式

在强制输出模式下，输出比较信号能够直接由软件强置为高或低状态，而不依赖于捕获 / 比较寄存器 TIM9_CCRy 和计数寄存器 TIM9_CNT 的比较结果。

设置比较模式寄存器 TIM9_CCMRxCMP 的 OCyM 位域为 0x4，即可将参考信号 OCyREF 强制变为低电平；设置 OCyM 位域为 0x5，即可将参考信号 OCyREF 强制变为高电平。

强制输出模式下，TIM9_CCRy 寄存器和计数器 TIM9_CNT 之间的比较仍然在进行，相应的标志也会置 1，也会产 生相应的中断请求。

16.3.14.2. PWM 模式

脉冲宽度调制（PWM）模式可以产生一个由重载寄存器 TIM9_ARR 确定频率、由捕获 / 比较寄存器 TIM9_CCRy 确定占空比的信号。

各通道可以独立选择 PWM 模式，只需向比较模式寄存器 TIM9_CCMRxCMP 的 OCyM 位域写入 0x6（PWM 模式 1） 或 0x7（PWM 模式 2），输出状态如下表所示：

表 16-10 PWM 模式 1/2 输出状态

工作模式	计数方向	PWM 模式 1	PWM 模式 2
边沿对齐模式 中央对齐模式	向上	CNT<CCRy 时 OCyREF 为高	CNT<CCRy 时 OCyREF 为低
	向下	CNT>CCRy 时 OCyREF 为低	CNT>CCRy 时 OCyREF 为高

以下是不同计数模式下各 PWM 模式的波形实例，其中 TIM9_ARR 为 0x08。

图 16-36 PWM 模式 1，边沿对齐模式，递增计数




图 16-37 PWM 模式 1，边沿对齐模式，递减计数





图 16-38 PWM 模式 1，中心对齐模式



16.3.14.3. 不对称 PWM 模式

不对称 PWM 输出是相对于中心对齐模式计数时的对称 PWM 输出而言的。在不对称 PWM 输出模式下，允许在中 心对齐模式下生成两个具有可编程相移的 PWM 信号，频率由重载寄存器 TIM9_ARR 确定，占空比和相移由两个 捕获 / 比较寄存器 TIM9_CCRy 确定，其中一个 CCRy 寄存器控制递增计数时的 PWM，另一个 CCRy 寄存器控制 递减计数时的 PWM，具体如下所示：

- OC1REFC 由 CCR1(递增计数) 与 CCR2(递减计数) 控制
- OC2REFC 由 CCR2(递增计数) 与 CCR1(递减计数) 控制
- OC3REFC 由 CCR3(递增计数) 与 CCR4(递减计数) 控制
- OC4REFC 由 CCR4(递增计数) 与 CCR3(递减计数) 控制

各通道可以独立选择不对称 PWM 模式，只需向比较模式寄存器 TIM9_CCMRxCMP 的 OCyM 位域写入 0xE（不对 称 PWM 模式 1）或 0xF（不对称 PWM 模式 2）。

当设定通道用作不对称 PWM 输出通道时，另一辅助通道仍可使用。例如，通道 1 配置为不对称 PWM 模式 1 产 生 OC1REFC 信号时，通道 2 仍可以配置为 PWM 模式 2 输出 OC2REF 信号，或者配置为不对称 PWM 模式 2 输 出 OC2REFC 信号。

以下是不对称 PWM 模式 1/2 的波形实例，其中 ARR=8，CCR1=0，CCR2=8，CCR3=3，CCR4=5。

图 16-39 不对称 PWM 模式 1 示例





图 16-40 不对称 PWM 模式 2 示例



16.3.14.4. 组合 PWM 模式

在组合 PWM 输出模式下，允许在边沿对齐或中心对齐模式下生成两个具有可编程延时和相移的 PWM 脉冲，频 率由重载寄存器 TIM9_ARR 确定，占空比和延时由两个捕获 / 比较寄存器 TIM9_CCRy 确定。

该模式下，OCyREFC 信号由两个参考信号 OCyREF 的逻辑或运算或者逻辑与运算组合生成，通过比较模式寄存 器 TIM9_CCMRxCMP 的 OCyM 位域可独立选择组合 PWM 模式，具体如下表所示：

表 16-11 组合 PWM 模式配置


OCyM 位域值	输出状态
0xC	OC1REFC 或 OC2REFC 由 OC1REF 和 OC2REF 逻辑或运算生成 OC3REFC 或 OC4REFC 由 OC3REF 和 OC4REF 逻辑或运算生成 OC5REFC 或 OC6REFC 由 OC5REF 和 OC6REF 逻辑或运算生成
0xD	OC1REFC 或 OC2REFC 由 OC1REF 和 OC2REF 逻辑与运算生成 OC3REFC 或 OC4REFC 由 OC3REF 和 OC4REF 逻辑与运算生成 OC5REFC 或 OC6REFC 由 OC5REF 和 OC6REF 逻辑与运算生成

当设定通道用作组合 PWM 输出通道时，另一辅助通道仍可使用，但必须设置为相反的 PWM 模式。例如，通道 1 配置为组合 PWM 模式 1 产生 OC1REFC 信号时，通道 2 仍可使用，通道 2 可以配置为 PWM 模式 2 输出 OC2REF 信号。

下图显示了边沿对齐递增模式下，组合 PWM 模式 1 的信号示例，具体配置如下：

- 重载值 ARR 为 8
- 通道 1 配置为组合 PWM 模式 1，CCR1=2
- 通道 2 配置为 PWM 模式 2，CCR2=3
- 通道 3 配置为组合 PWM 模式 1，CCR3=6
- 通道 4 配置为 PWM 模式 2，CCR4=7


图 16-41 组合 PWM 模式 1 示例



下图显示了边沿对齐递增模式下，组合 PWM 模式 2 的信号示例，具体配置如下：

- 重载值 ARR 为 8
- 通道 1 配置为组合 PWM 模式 1，CCR1=2
- 通道 2 配置为 PWM 模式 1，CCR2=3
- 通道 3 配置为组合 PWM 模式 2，CCR3=6
- 通道 4 配置为 PWM 模式 1，CCR4=7

图 16-42 组合 PWM 模式 2 示例



16.3.14.5. 可再触发单脉冲模式

可再触发单脉冲模式配合组合复位 + 触发模式（SMS=8），允许在触发信号（TRGI）的触发下复位并启动计数器，并产生长度可编程的脉冲，脉冲宽度由 ARR 确定。

与单脉冲模式相比，具有如下区别：


表 16-12 可再触发单脉冲模式和单脉冲模式

单脉冲模式	可再触发单脉冲模式
发送触发时，经一段可编程的延时后产生一个脉宽可编程的单脉冲	发送触发时，脉冲立即产生，无可编程延时
新的触发无效	如果上一个触发产生的脉冲未完成，又发生新的触发，脉冲将延长

此模式下，计数器只能设置为边沿对齐模式，不能设置为中心对齐模式。当配置为递增计数模式时，对应 CCRy 必须设置为 0；配置为递减计数模式时，对应 CCRy 必须大于或等于 ARR。

下图所示为可再触发单脉冲模式 2 的示例：

图 16-43 可再触发单脉冲模式 2 示例



16.3.14.6. 计数方向输出

将 TIM9_CCMRxCMP 寄存器的 OCyM 位域设置为 0xB，可在对应的 CHy 通道上输出计数方向信号（TIM9_CR1 寄存器中 DIR 位）。

此功能可用于在编码器模式下监控计数方向（或旋转方向），或在中心对齐 PWM 模式下指示向上 / 向下相位的信号。


16.3.14.7. 参考信号清零使能

设置 TIM9_CCMRxCMP 寄存器的 OCyCE 位域为 1，可打开对应通道的 OCyREF 信号清零功能，即当 OCREF_ CLR_INT 输入上检测到高电平时，可将 OCyREF 信号清零，OCyREF 信号将保持低电平，直到发生下一更新事件 UEV。该功能只在输出比较和 PWM 模式下可用，强制输出模式下不可用。

清零源 OCREF_CLR_INT 可选 OCREF_CLR 或 ETRF，通过从模式控制寄存器 TIM9_SMCR 的 OCCS 位域进行选择，OCREF_CLR 也有多种输入源，参见 TIM9_AF2 复用功能选项寄存器 2 的 OCRSEL 位域说明。

下图所示为 OCREF_CLR_INT 输入变为高电平时 OCyREF 信号状态：

图 16-44 OCyREF 清零示例



16.3.14.8. UIF 位重映射

设置 TIM9_CR1 寄存器中的 UIFREMAP 位为 1 可使能 UIF 状态位重映射功能，可强制将更新中断标志 TIM9_ISR. UIF 连续复制到 TIM9_CNT 寄存器的 UIFCPY 位域中。这样便可自动读取计数器值以及由 UIFCPY 标志发出的电位 翻转条件。这可避免在后台任务（计数器读）和中断（更新中断）之间共享处理时产生竞争条件，从而简化计算。

UIF 和 UIFCPY 标志使能之间没有延迟。

当 TIM9_CR1.UIFREMAP 为 0 时，UIFCPY 位域保留，读为 0。

16.3.14.9. 定时器级联 ITR

通过 ITR 信号可以实现定时器级联，即将主定时器的触发输出（TRGO）连接到从定时器的 ITR 输入，进而连接 到从定时器的触发输入（TRGI）。ITR 级联可实现多种功能，如将一个定时器用作另一个定时器的预分频器、主定时器对从定时器的计数器执行复位、使能或提供时钟等功能。

TIM9 的级联输入 ITR 的来源为 BTIM 和 TIM9 的触发输出信号（TRGO） 以及 UART 的 TXD/RXD 信号，可通过从 模式控制寄存器 TIM9_SMCR 的 TS 位域来选择，具体配置如下表所示：

图 16-45 ITR 信号来源

TIM9_SMCR.TS 位域值	ITR 信号名称	ITR 信号来源
00000	ITR0	TIM1_Trgo
00001	ITR1	TIM8_Trgo
00010	ITR2	——
00011	ITR3	TIM2_Trgo
01000	ITR4	TIM3_Trgo
01001	ITR5	TIM4_Trgo
01010	ITR6	TIM5_Trgo

01011	ITR7	TIM6_Trgo
01100	ITR8	TIM7_Trgo
01101	ITR9	TIM10_Trgo
01110	ITR10	——
01111	ITR11	USART3_TXD
10000	ITR12	USART3_RXD

通过控制寄存器 TIM9_CR2 的 MMS 位域，可以选择 TIM9 主模式下将要发送到从定时器以实现同步的信息 （TRGO），连接到其他定时器的 ITR 输入。如下表所示：

表 16-13 TIM9 触发输出（TRGO）

GTIM_CR2.MMS	TRGO信号
0000	复位
0001	计数器使能信号CNT_EN
0010	更新事件
0011	通道1比较捕获脉冲
0100	通道2比较捕获脉冲
0101	通道3比较捕获脉冲
0110	通道4比较捕获脉冲
0111	OC1REF信号
1000	OC2REF信号
1001	OC3REF信号
1010	OC4REF信号
1011	OC1REFC信号
1100	OC2REFC信号
1101	OC3REFC信号
1110	OC4REFC信号
1111	编码器时钟输出

16.3.14.10. 片内外设互联 ETR

TIM9 的 ETR 信号来源可以是外部 TIM9_ETR/TIM9_ETR 引脚，也可以是片内其他外设，通过复用功能选项寄存 器 TIM9_AF1 的 ETRSEL 位域进行选择。

当 ETR 信号来自 ETR 引脚输入时，具体外部输入端口可参见 GPIO 复用功能分配表，并需通过 GPIO 复用 功能寄存器 (CPIOx_AFRH 和 CPIOx_AFRL) 进行复用配置；当 ETR 信号来自片内其他外设时，可实现片内外设互联。

ETR 信号来源如下表所示：

表 16-14 ETR 信号来源

AF1.ETRSEL 位域值	ETR 信号来源
0000	——
0001	——
0010	VC0_OUT
0011	VC1_OUT
0100	VC2_OUT
0101	ADC1_AWD
0110	ADC2_AWD
0111	——
1000	——
1001	TIM9_ETR
1010	USART1_TXD
1011	USART2_TXD
1100	USART3_TXD
1101	PVD_OUT
1110	HSE_FAULT
1111	LSE_FAULT

16.3.15. TIM9中断

TIM9 支持 10 个中断源，当 TIM9 中断事件发生时，中断标志位会被硬件置位，如果设置了对应的中断使能控制位，将产生中断请求。

在用户 TIM9 中断服务程序中，应查询相关 TIM9 中断标志位，以进行相应的处理，在退出中断服务程序之前，要清除该中断标志位，以避免重复进入中断服务程序。

各 TIM9 中断源的标志位、中断使能位、中断标志清除位或清除方法，如下表所示

表 16-15 TIM9 中断控制

中断事假	中断标志位	中断使能位	中断标志清除
更新中断	ISR.UIF	IER.UIE	写 0 到 ICR.UIF
捕获/比较 1 中断	ISR.CC1IF	IER.CC1IE	写 0 到 ICR.CC1IF 或 CCR1
捕获/比较 2 中断	ISR.CC2IF	IER.CC2IE	写 0 到 ICR.CC2IF 或 CCR2
捕获/比较 3 中断	ISR.CC3IF	IER.CC3IE	写 0 到 ICR.CC3IF 或 CCR3
捕获/比较 4 中断	ISR.CC4IF	IER.CC4IE	写 0 到 ICR.CC4IF 或 CCR4
触发中断	ISR.TIF	IER.TIE	写 0 到 ICR.BIF
编码器索引中断	ISR.IDXF	IER.IDRIE	写 0 到 ICR.IDXF
编码器方向改变中断	ISR.DIRF	IER.DIRIE	写 0 到 ICR.DIRF
编码器索引错误中断	ISR.IERRF	IER.IERRIE	写 0 到 ICR.IERRF
编码器转换错误中断	ISR.TERRF	IER.TERRIE	写 0 到 ICR.TERRF

16.3.16. 触发ADC

定时器支持多种内部信号触发启动 ADC，如捕获比较信号、触发输出信号 TRGO 和 TRGO2，触发输出 TRGO 和 TRGO2 有多种可能的事件，分别由控制寄存器 TIM9_CR2 的 MMS 和 MMS2 位域进行选择。同时，ADC 外设需配 置其外部触发启动寄存器，以选择对应触发源。

应注意，必须先使能 ADC 时钟，才能从主定时器接收事件，且从定时器接收触发信号时，不得实时更改 ADC 时钟。

16.3.17. 调试支持

TIM9 支持在调试模式下停止或继续计数，通过调试状态定时器控制寄存器 SYSCTRL_DEBUG 的 TIM9 位域来设置。

- 设置 SYSCTRL_DEBUG.TIM9 为 1，则在调试状态时暂停 TIM9 的计数器计数。
- 设置 SYSCTRL_DEBUG.TIM9 为 0，则在调试状态时 TIM9 的计数器继续计数。

16.3.18. 编程示例

16.3.18.1. 外部时钟模式 1 编程示例

以下示例中，配置递增计数器在 TIM9_CH1 通道的上升沿进行计数，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM9 为 1，打开 TIM9_CH1 引脚对应的 GPIO 时 钟和 TIM9 配置时钟及工作时钟；

步骤 2：将 TIM9_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见 通用输入输出端口（GPIO）；

步骤 3：设置 TIM9_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM9_CH1 通道；

步骤 4：设置 TIM9_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：TIM9_CCER.CC1P 为 0，选择上升沿计数有效；

步骤 6：设置 TIM9_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM9_SMCR.SMS 为 0x7，使 TIM9 工作于外部时钟模式 1；

步骤 8：设置 TIM9_IER.UIE 为 1 并配置对应 NVIC，使能更新中断；

步骤 9：配置计数器预分频器 TIM9_PSC；

步骤 10：设置期望的重载值 TIM9_ARR；

步骤 11：设置 TIM9_CR1.CEN 为 1，使能计数器；

步骤 12： 当计数器溢出时，TIM9_ISR.UIF 标志位置 1，进入中断服务程序，设置 TIM9_ICR.UIF 为 0 清除该中断标志。

16.3.18.2. 外部时钟模式 2 编程示例

以下是外部时钟模式 2+ 触发模式的编程示例，TIM9_CH1 输入出现上升沿时触发启动计数器，计数器在 TIM9_ ETR 输入信号的每个上升沿计数，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM9 为 1，打开 TIM9_ETR、TIM9_CH1 引脚对 应的 GPIO 时钟和 TIM9 配置时钟及工作时钟；

步骤 2：将 TIM9_ETR、TIM9_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参考见 8 通用输入 输出端口（GPIO）；

步骤 3：设置 TIM9_AF1.ETRSEL 为 0，选择 ETR 来源为 TIM9_ETR 引脚；

步骤 4：设置 TIM9_SMCR.ETP 为 0，选择 ETR 上升沿有效；

步骤 5：设置 TIM9_SMCR.ETPS 为 0，关闭 ETR 的预分频器；

步骤 6：设置 TIM9_SMCR.ETF 为 0，关闭 ETR 输入滤波；

步骤 7：设置 TIM9_SMCR.ECE 为 1，使能外部时钟模式 2；

步骤 8：设置 TIM9_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM9_CH1 通道；

步骤 9：设置 TIM9_CCMR1CAP.IC1F 为 0，关闭 TI1 输入滤波；

步骤 10：设置 TIM9_CCER.CC1P 为 0，选择检测 TI1 上升沿；

步骤 11：设置 TIM9_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 12：设置 TIM9_SMCR.SMS 为 0x6，使 TIM9 工作于触发模式；

步骤 13： 当 TIM9_CH1 输入出现上升沿时使能，计数器在 TIM9_ETR 输入信号的每个上升沿计数。

16.3.18.3. 复位模式编程示例

以下示例中，TIM9_CH1 输入出现上升沿时重新初始化计数器，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM9 为 1，打开 TIM9_CH1 引脚对应的 GPIO 时 钟和 TIM9 配置时钟及工作时钟；

步骤 2：将 TIM9_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM9_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM9_CH1 通道；

步骤 4：设置 TIM9_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM9_CCER.CC1P 为 0，选择检测上升沿；

步骤 6：设置 TIM9_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM9_SMCR.SMS 为 0x4，使 TIM9 工作于复位模式；

步骤 8：设置期望的重载值 TIM9_ARR；

步骤 9：设置 TIM9_CR1.CEN 为 1，使能计数器，开始正常计数；

步骤 10： 当 TIM9_CH1 输入出现上升沿时，计数器清零，重新从 0 开始计数。

16.3.18.4. 门控模式编程示例

以下示例中，TIM9_CH1 引脚输入的信号作为门控信号，控制计数器计数，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM9 为 1，打开 TIM9_CH1 引脚对应的 GPIO 时 钟和 TIM9 配置时钟及工作时钟；

步骤 2：将 TIM9_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM9_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM9_CH1 通道；

步骤 4：设置 TIM9_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM9_CCER.CC1P 为 0，选择检测高电平；

步骤 6：设置 TIM9_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM9_SMCR.SMS 为 0x5，使 TIM9 工作于门控模式；

步骤 8：设置期望的重载值 TIM9_ARR；

步骤 9：设置 TIM9_CR1.CEN 为 1，使能计数器；

步骤 10： 当 TIM9_CH1 输入为高电平时，计数器开始计数；当 TIM9_CH1 输入为低电平时，计数器停止计数。

16.3.18.5. 触发模式编程示例

以下示例中，TIM9_CH1 输入出现上升沿时触发启动计数器，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM9 为 1，打开 TIM9_CH1 引脚对应的 GPIO 时 钟和 TIM9 配置时钟及工作时钟；

步骤 2：将 TIM9_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM9_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM9_CH1 通道；

步骤 4：设置 TIM9_CCMR1CAP.IC1F，配置输入滤波带宽；

步骤 5：设置 TIM9_CCER.CC1P 为 0，选择检测上升沿；

步骤 6：设置 TIM9_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 7：设置 TIM9_SMCR.SMS 为 0x6，使 TIM9 工作于触发模式；

步骤 8：设置期望的重载值 TIM9_ARR；

步骤 9： 当 TIM9_CH1 输入出现上升沿时，计数器启动计数，同时 TIF 标志置 1。

16.3.18.6. 正交编码器模式编程示例

以下示例中，配置 TIM9 工作在正交编码器模式 -x4 模式，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM9 为 1，打开 TIM9_CH1、TIM9_CH2 引脚对 应的 GPIO 时钟和 TIM9 配置时钟及工作时钟；

步骤 2：将 TIM9_CH1 和 TIM9_CH2 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见 8 通用输入 输出端口（GPIO）；

步骤 3：设置 TIM9_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM9_CH1 通道；

步骤 4：设置 TIM9_TISEL1.TI2SEL 为 0，选择 TI2 来源为 TIM9_CH2 通道；

步骤 5：设置 TIM9_CCMR1CAP.IC1F 和 TIM9_CCMR1CAP.IC2F，配置输入滤波带宽；

步骤 6：设置 TIM9_CCER.CC1P 为 0，CH1 输入不反相；

步骤 7：设置 TIM9_CCER.CC2P 为 0，CH2 输入不反相；

步骤 8：设置 TIM9_SMCR.SMS 为 0x3，使 TIM9 工作于正交编码器模式 -x4 模式；

步骤 9：设置合适的重载值 TIM9_ARR；

步骤 10：设置 TIM9_CR1.CEN 为 1，使能计数器。

16.3.18.7. 输入捕获编程示例

16.3.18.7.1.基本输入捕获模式

以下示例中，TIM9_CH1 输入出现上升沿时执行一次输入捕获，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM9 为 1，打开 TIM9_CH1 引脚对应的 GPIO 时钟和 TIM9 配置时钟及工作时钟；

步骤 2：将 TIM9_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM9_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM9_CH1 通道；

步骤 4：设置 TIM9_CCMR1CAP.IC1F，配置 TI1 输入滤波带宽；

步骤 5：设置 TIM9_CCER.CC1P 为 0，选择检测 IC1 上升沿；

步骤 6：设置 TIM9_CCMR1CAP.CC1S 为 1，CC1 通道配置为输入，IC1 映射到 TI1 上；

步骤 7：设置 TIM9_CCMR1CAP.IC1PSC 为 0，关闭 IC1 预分频器；

步骤 8：设置 TIM9_CCER.CC1E 为 1，使能输入捕获 1 模式；

步骤 9：设置 TIM9_IER.CC1IE 为 1 并配置对应 NVIC，使能输入捕获 1 中断；

步骤 10：配置计数器预分频器 TIM9_PSC；

步骤 11：设置期望的重载值 TIM9_ARR；

步骤 12：设置 TIM9_CR1.CEN 为 1，使能计数器，开始正常计数；

步骤 13： 当发生捕获时， 当前计数器 CNT 的值被锁存到捕获 / 比较寄存器 CCR1 中， 完成一次捕获， 同时

TIM9_ISR.CC1IF 标志位置 1，进入中断服务程序，设置 TIM9_ICR.CC1IF 为 0 清除该中断标志。

16.3.18.7.2.PWM 输入模式

以下示例测量从 TIM9_CH1 引脚输入的 PWM 信号的周期和占空比，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM9 为 1，打开 TIM9_CH1 引脚对应的 GPIO 时钟和 TIM9 配置时钟及工作时钟；

步骤 2：将 TIM9_CH1 引脚对应的 GPIO 配置成复用输入模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM9_TISEL1.TI1SEL 为 0，选择 TI1 来源为 TIM9_CH1 通道；

步骤 4：设置 TIM9_CCMR1CAP.IC1F，配置 TI1 输入滤波带宽；

步骤 5：设置 TIM9_CCER.CC1P 为 0，选择检测 IC1 上升沿；

步骤 6：设置 TIM9_CCMR1CAP.CC1S 为 1，CC1 通道配置为输入，IC1 映射到 TI1 上；

步骤 7：设置 TIM9_CCMR1CAP.IC1PSC 为 0，关闭 IC1 预分频器；

步骤 8：设置 TIM9_CCER.CC1E 为 1，使能输入捕获 1 模式；

步骤 9：设置 TIM9_IER.CC1IE 为 1 并配置对应 NVIC，使能输入捕获 1 中断；

步骤 10：设置 TIM9_CCER.CC2P 为 1，选择检测 IC2 下降沿；

步骤 11：设置 TIM9_CCMR1CAP.CC2S 为 2，CC2 通道配置为输入，IC2 映射到 TI1 上；

步骤 12：设置 TIM9_CCMR1CAP.IC2PSC 为 0，关闭 IC2 预分频器；

步骤 13：设置 TIM9_CCER.CC2E 为 1，使能输入捕获 2 模式；

步骤 14：设置 TIM9_SMCR.TS 为 0x5，选择 TRGI 输入为 TI1FP1；

步骤 15：设置 TIM9_SMCR.SMS 为 0x4，使 TIM9 工作于复位模式；

步骤 16：配置计数器预分频器 TIM9_PSC； 步骤 17：设置期望的重载值 TIM9_ARR；

步骤 18：设置 TIM9_CR1.CEN 为 1，使能计数器，开始正常计数。

16.3.18.8. 输出比较编程示例

以下示例中，通道 CH1 对外输出设定的波形，步骤如下：

步骤 1：设置 SYSCTRL_AHBEN.GPIOx 为 1，SYSCTRL_APBEN1.TIM9 为 1，打开 TIM9_CH1 引脚对应的 GPIO 时 钟和 TIM9 配置时钟及工作时钟；

步骤 2：将 TIM9_CH1 引脚对应的 GPIO 配置成复用输出模式，具体寄存器配置请参见通用输入输出端口（GPIO）；

步骤 3：设置 TIM9_CCER.CC1P 为 0，选择 OC1 输出有效极性；

步骤 4：设置 TIM9_CCMR1CMP.CC1S 为 0，CC1 通道配置为输出；

步骤 5：设置 TIM9_CCMR1CMP.OC1M，选择输出比较 1 模式；

步骤 6：设置 TIM9_CCER.CC1E 为 1，在相应输出引脚上输出 OC1 信号；

步骤 7：配置计数器预分频器 TIM9_PSC； 步骤 9：设置期望的重载值 TIM9_ARR；

步骤 8：设置期望的比较值 TIM9_CCR1；

步骤 9：设置 TIM9_IER.CC1IE 为 1 并配置对应 NVIC，使能比较 1 中断；

步骤 10：设置 TIM9_CR1.CEN 为 1，使能计数器；

步骤 11： 当发生比较匹配时，TIM9_ISR.CC1IF 标志位置 1，进入中断服务程序，设置 TIM9_ICR.CC1IF 为 0 清除 该中断标志。

16.4. 寄存器列表

TIM9 寄存器基地址:0x4001 4000

表 16-16 TIM9 寄存器列表

寄存器名称	寄存器地址	寄存器描述
TIM9_CR1	TIM9_BASE + 0x00	控制寄存器 1
TIM9_CR2	TIM9_BASE + 0x04	控制寄存器 2
TIM9_SMCR	TIM9_BASE + 0x08	从模式控制寄存器
TIM9_IER	TIM9_BASE + 0x0C	中断使能寄存器
TIM9_ISR	TIM9_BASE + 0x10	中断标志寄存器
TIM9_EGR	TIM9_BASE + 0x14	事件生成寄存器
TIM9_CCMR1CAP	TIM9_BASE + 0x18	捕获模式寄存器 1
TIM9_CCMR1CMP	TIM9_BASE + 0x18	比较模式寄存器 1
TIM9_CCMR2CAP	TIM9_BASE + 0x1C	捕获模式寄存器 2
TIM9_CCMR2CMP	TIM9_BASE + 0x1C	比较模式寄存器 2
TIM9_CCER	TIM9_BASE + 0x20	捕获 / 比较使能寄存器
TIM9_CNT	TIM9_BASE + 0x24	计数寄存器
TIM9_PSC	TIM9_BASE + 0x28	预分频寄存器
TIM9_ARR	TIM9_BASE + 0x2C	自动重载寄存器
TIM9_CCR1	TIM9_BASE + 0x34	捕获 / 比较寄存器 1
TIM9_CCR2	TIM9_BASE + 0x38	捕获 / 比较寄存器 2
TIM9_CCR3	TIM9_BASE + 0x3C	捕获 / 比较寄存器 3
TIM9_CCR4	TIM9_BASE + 0x40	捕获 / 比较寄存器 4
TIM9_ECR	TIM9_BASE + 0x58	编码控制寄存器
TIM9_TISEL	TIM9_BASE + 0x5C	TI 输入选择寄存器
TIM9_AF1	TIM9_BASE + 0x60	复用功能选项寄存器 1
TIM9_AF2	TIM9_BASE + 0x64	复用功能选项寄存器 2
TIM9_DCR	TIM9_BASE + 0x68	DMA 控制寄存器
TIM9_DMAR	TIM9_BASE + 0x74	全传输 DMA 地址寄存器

16.5. 寄存器描述

16.5.1. TIM9 控制寄存器 1 (TIM9_CR1)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
11	UIFREMAP	RW	UIF 状态位重映射 (UIF status bit remapping) 0：无重映射。UIF 状态位不复制到 TIM9_CNT 寄存器的位 31。 1：使能重映射。UIF 状态位复制到 TIM9_CNT 寄存器的位 31。
10	RFU	-	保留位，请保持默认值
9-8	CKD	RW	时钟分频 此位域指示定时器时钟 (CK_INT) 频率与死区发生器以及数字滤波器（ETR、TIx）所使用的死区及采样时钟 (tDTS) 之间的分频比 00：$t_{DTS}=t_{CK_INT}$ 01：$t_{DTS}=2*t_{CK_INT}$ 10：$t_{DTS}=4*t_{CK_INT}$ 11：保留，不要设置这个值
7	ARPE	RW	自动重载预装载使能 0：TIMx_ARR 寄存器不进行缓冲 1：TIMx_ARR 寄存器进行缓冲
6-5	CMS	RW	中心对齐模式选择 00：边沿对齐模式。计数器根据方向位 (DIR) 递增计数或递减计数。 01：中心对齐模式 1。计数器交替进行递增计数和递减计数。仅当计数器递减计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志才置 1。 10：中心对齐模式 2。计数器交替进行递增计数和递减计数。仅当计数器递增计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志才置 1。 11：中心对齐模式 3。计数器交替进行递增计数和递减计数。当计数器递增计数或递减计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志都会置 1。 注： 只要计数器处于使能状态 (CEN=1)，就不得从边沿对齐模式切换为中心对齐模式。
4	DIR	RW	方向 0：计数器递增计数

			1：计数器递减计数 注： 当定时器配置为中心对齐模式或编码器模式时，该位为只读状态。
3	OPM	RW	单脉冲模式 0：计数器在发生更新事件时不会停止计数 1：计数器在发生下一更新事件时停止计数（将 CEN 位清零）
2	URS	RW	更新请求源 此位由软件置 1 和清零，用以选择 UEV 事件源。 0：使能时，所有以下事件都会产生更新中断请求。此类事件包括： – 计数器上溢/下溢 – 将 UG 位置 1 – 通过从模式控制器生成的更新事件 1：使能时，只有计数器上溢/下溢会生成更新中断请求。
1	UDIS	RW	更新禁止 此位由软件置 1 和清零，用以使能/禁止 UEV 事件生成。 0：使能 UEV。更新 (UEV) 事件可通过以下事件之一生成： – 计数器上溢/下溢 – 将 UG 位置 1 – 通过从模式控制器生成的更新事件 然后更新影子寄存器的值。 1：禁止 UEV。不会生成更新事件，各影子寄存器的值（ARR、PSC 和 CCRx）保持不变。 但如果将 UG 位置 1，或者从从模式控制器接收到硬件复位，则会重新初始化计数器和预分频器。
0	CEN	RW	计数器使能 (Counter enable) 0：禁止计数器 1：使能计数器 注： 只有事先通过软件将 CEN 位置 1，才可以使用外部时钟、门控模式和编码器模式。而触发模式可通过硬件自动将 CEN 位置 1。

16.5.2. TIM9 控制寄存器 2 (TIM9_CR2)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-26	RFU	-	保留位，请保持默认值
26-25	MMSH	RW	主模式选择 为 MMS 的最高两位，需配合 MMS 使用
24-8	RFU	-	保留位，请保持默认值
7	TI1S	RW	TI1 选择 0：TIMx_CH1 引脚连接到 TI1 输入 1：TIMx_CH1、CH2 和 CH3 引脚连接到 TI1 输入（异或组合）
6-4	MMS	RW	主模式选择 这些位可选择主模式下将要发送到从定时器以实现同步的信息 (TRGO)。配合 MMSH 使用，这些位的组合如下： 00000：复位——TIM9_EGR 寄存器中的 UG 位用作触发输出 (TRGO)。如果复位由触发输入生成（从模式控制器配置为 复位模式），则 TRGO 上的信号相比实际复位会有延迟。 00001：使能 —— 计数器使能信号 CNT_EN 用作触发输出 (TRGO)。该触发输出可用于同时启动多个定时器，或者控制在一段时间内使能从定时器。计数器使能信号由 CEN 控制位与门控模式下的触发输入的逻辑与运算组合而成。当计数器使能信号由触发输入控制时，TRGO 上会存在延迟，选择主 / 从模式时除外（请参见 1.9.3 TIM9_SMCR 从模式控制寄存器中 MSM 位的说明）。 00010：更新——选择更新事件作为触发输出 (TRGO)。例如， 主定时器可用作从定时器的预分频器。 00100：比较捕获脉冲 —— 通道 1 一旦发生输入捕获或比较匹配事件，触发输出会发送一个正脉冲 (TRGO)，即使 CC1IF 标志已经被置 1（或即使已经为高电平）。 00101：比较捕获脉冲 —— 通道 2 一旦发生输入捕获或比较匹配事件，触发输出会发送一个正脉冲 (TRGO)，即使 CC2IF 标志已经被置 1（或即使已经为高电平）。 00110：比较捕获脉冲 —— 通道 3 一旦发生输入捕获或比较匹配事件，触发输出会发送一个正脉冲 (TRGO)，即使 CC3IF 标志已经被置 1（或即使已经为高电平）。 00111：比较捕获脉冲 —— 通道 4 一旦发生输入捕获或比较匹配事件，触发输出会发送一个正脉冲 (TRGO)，即使 CC4IF 标志已经被置 1（或即使已经为高

			电平）。 01010： OC1_REF——OC1REF 信号用作触发输出(TRGO)。 01011： OC2_REF——OC2REF 信号用作触发输出(TRGO)。 01100： OC3_REF——OC3REF 信号用作触发输出(TRGO)。 01101： OC4_REF——OC4REF 信号用作触发输出(TRGO)。 10000：OC1_REFC——OC1REFC 信号用作触发输出(TRGO)。 10001：OC2_REFC——OC2REFC 信号用作触发输出(TRGO)。 10010：OC3_REFC——OC3REFC 信号用作触发输出(TRGO)。 10011：OC4_REFC——OC4REFC 信号用作触发输出(TRGO)。 00011：编码器时钟输出 —— 编码器时钟信号被用作触发输出（TRGO）。 注：必须先使能从定时器或 ADC 的时钟，才能从主定时器接收事件；并且从主定时器接收触发信号时，不得实时 更改从定时器或 ADC 的时钟。
3	CCDS	RW	捕获/比较 DMA 选择 (Capture/compare DMA selection) 0：发生 CCx 事件时发送 CCx DMA 请求 1：发生更新事件时发送 CCx DMA 请求
2-0	RFU	-	保留位，请保持默认值

16.5.3. TIM9 从模式控制寄存器 (TIM9_SMCR)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
25	SMSPS	RW	预加载源 此位选择 SMS 位字段从预装载寄存器转移到有效寄存器的触发源 0：传输由计时器的更新事件触发 1：传输由索引事件触发
24	SMSPE	RW	预加载使能 此位选择 SMS[3:0] 位是否预装载 0：禁止预装载 1：使能预装载
23-22	RFU	-	保留位，请保持默认值
21-20	TSH	RW	触发选择 为 TS 的最高位，需配合 TS 使用
19-17	RFU	-	保留位，请保持默认值
16	SMSH	RW	从模式选择 为 SMS 的最高位，需配合 SMS 使用
15	ETP	RW	外部触发极性 此位可选择将 ETR 还是 ETR 用于触发操作 0：ETR 未反相，高电平或上升沿有效。 1：ETR 反相，低电平或下降沿有效。
14	ECE	RW	外部时钟使能 此位可使能外部时钟模式 2。 0：禁止外部时钟模式 2。 1：使能外部时钟模式 2。计数器时钟由 ETRF 信号的任意有效边沿提供。 注： 1:将 ECE 位置 1 与选择外部时钟模式 1 并将 TRGI 连接到 ETRF（SMS=111 且 TS=00111）具有相同效果。 2：外部时钟模式 2 可以和以下从模式同时使用：复位模式、门控模式和触发模式。不过此类情况下 TRGI 不得连接 ETRF（TS 位不得为 00111）。 3：如果同时使能外部时钟模式 1 和外部时钟模式 2，则外部时钟输入为 ETRF。
13-12	ETPS	RW	外部触发预分频器 外部触发信号 ETRP 频率不得超过 TIMxCLK 频率的 1/4。可通过使能预分频器来降低 ETRP 频率。这种方法在输入快速外部时钟时非常有用。 00：预分频器关闭

			01：2 分频 ETRP 频率 10：4 分频 ETRP 频率 11：8 分频 ETRP 频率
11-8	ETF	RW	外部触发滤波器 此位域可定义 ETRP 信号的采样频率和适用于 ETRP 的数字滤波器带宽。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，按 fDTS 频率进行采样 0001：$f_{SAMPLING}=f_{CK_INT}$，N=2 0010：$f_{SAMPLING}=f_{CK_INT}$，N=4 0011：$f_{SAMPLING}=f_{CK_INT}$，N=8 0100：$f_{SAMPLING}=f_{DTS}/2$，N=6 0101：fSAMPLING=fDTS/2，N=8 0110：fSAMPLING=fDTS/4，N=6 0111：fSAMPLING=fDTS/4，N=8 1000：fSAMPLING=fDTS/8，N=6 1001：fSAMPLING=fDTS/8，N=8 1010：fSAMPLING=fDTS/16，N=5 1011：fSAMPLING=fDTS/16，N=6 1100：fSAMPLING=fDTS/16，N=8 1101：fSAMPLING=fDTS/32，N=5 1110：fSAMPLING=fDTS/32，N=6 1111：fSAMPLING=fDTS/32，N=8
7	MSM	RW	主/从模式 0：不执行任何操作。 1：当前定时器的触发输入事件 (TRGI) 的动作被推迟，以使当前定时器与其从定时器实现完美同步（通过 TRGO）。此设置适用于由单个外部事件对多个定时器进行同步的情况。
6-4	TS	RW	TS[4:0]：触发选择 此位域可选择将要用于同步计数器的触发输入。 00000：内部触发 0 (ITR0) 00001：内部触发 1 (ITR1) 00010：内部触发 2 (ITR2) 00011：内部触发 3 (ITR3) 00100：TI1 边沿检测器 (TI1F_ED) 00101：滤波后的定时器输入 1 (TI1FP1) 00110：滤波后的定时器输入 2 (TI2FP2) 00111：外部触发输入 (ETRF) 01000：内部触发 4 (ITR4) 01001：内部触发 5 (ITR5) 01010：内部触发 6 (ITR6) 01011：内部触发 7 (ITR7) 01100：内部触发 8 (ITR8)

			01101：内部触发 9 (ITR9) 01110：内部触发 10 (ITR10) 01111：内部触发 11 (ITR11) 10000：内部触发 12 (ITR12) 注 1： 这些位只能在未使用的情况下（例如，SMS=000 时）进行更改，以避免转换时出现错误的边沿检测。 注 2： 其他位位于同一寄存器的位置 20，21，需配合 TS 使用
3	OCCS	RW	OCREF 清零选择 (OCREF clear selection) 该位用于选择 OCREF 清零源。 0：OCREF_CLR_INT 连接到 COMP1 或 COMP2 输出，具体取决于 TIM9_OR1.OCREF_CLR 1：OCREF_CLR_INT 连接到 ETRF
2-0	SMS	RW	从模式选择 选择外部信号时，触发信号 (TRGI) 的有效边沿与外部输入 上所选的极性相关（请参见输入相关控制寄存器说明）。 0000：禁止从模式——如果 CEN=“1”，预分频器时钟直 接由内部时钟提供。 0001：正交编码器模式——×2 模式，计数器根据 TI2FP2 电平在 TI1FP1 边沿递增 / 递减计数。 0010：正交编码器模式——×2 模式，计数器根据 TI1FP1 电平在 TI2FP2 边沿递增 / 递减计数。 0011：正交编码器模式——×4 模式，计数器在 TI1FP1 和 TI2FP2 的边沿计数，计数的方向取决于另外一个输入的电平。 0100：复位模式——在出现所选触发输入 (TRGI) 上升沿时，重新初始化计数器并生成一个寄存器更新事件。 0101：门控模式——触发输入 (TRGI) 为高电平时使能计数 器时钟。只要触发输入变为低电平，计数器立即停止计数（但 不复位）。计数器的启动和停止都被控制。 0110：触发模式——触发信号 (TRGI) 出现上升沿时启动计 数器（但不复位）。只控制计数器的启动。 0111：外部时钟模式 1——由所选触发信号 (TRGI) 的上升 沿提供计数器时钟。 1000：组合复位 + 触发模式——在出现所选触发输入 (TRGI) 上升沿时，重新初始化计数器，生成一个寄存器更新事件并 启动计数器。 1001：组合门控 + 复位模式——当触发输入 (TRGI) 为高电 平时计数器被使能并开始计数，当触发输入变为低电平时计 数器停止计数并被复位，在此模式计数器的启动和停止都被 控制。 1010：编码模式——时钟 + 方向，×2 模式。

			1011：编码模式——时钟 + 方向，×1 模式，TI2FP2 的边 沿极性由 CC2P 设置。 1100：编码模式——带方向时钟，×2 模式。 1101：编码模式——带方向时钟，×1 模式，TI1FP1 和 TI2FP2 的边沿极性由 CC1P 和 CC2P 设置。 1110：正交编码模式——×1 模式，仅计数 TI1FP1 边沿， 其边沿极性由 CC1P 设置。 1111：正交编码模式——×1 模式，仅计数 TI2FP2 边沿， 其边沿极性由 CC2P 设置。 注 1：如果将 TI1F_ED 选作触发输入(TS=00100)，则不得 使用门控模式。实际上，TI1F 每次转换时，TI1F_ED 都输出 1 个脉冲，而门控模式检查的则是触发信号的电平。 注 2：必须先使能接收 TRGO 或 TRGO2 信号的从外设（定 时器、ADC 等）的时钟，才能从主定时器接收事件； 并且从主定时器接收触发信号时，不得实时更改时钟 频率（预分频器）。

16.5.4. 中断使能寄存器 (TIM9_IER)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-15	RFU	-	保留位，请保持默认值
23	TERRIE	RW	编码器转换错误中断使能控制 0：禁止转换错误中断 1：使能转换错误中断
22	IERRIE	RW	编码器索引错误中断使能控制 0：禁止索引错误中断 1：使能索引错误中断
21	DIRIE	RW	编码器方向改变中断使能控制 0：禁止方向改变中断 1：使能方向改变中断
20	IDXIE	RW	编码器索引中断使能控制 0：禁止索引中断 1：使能索引中断
19-15	RFU	-	保留位，请保持默认值
14	TDE	RW	触发 DMA 请求使能 (Trigger DMA request enable) 0：禁止触发 DMA 请求 1：使能触发 DMA 请求
13	COMDE	RW	COM DMA 请求使能 (COM DMA request enable) 0：禁止 COM DMA 请求 1：使能 COM DMA 请求
12	CC4DE	RW	捕获/比较 4 DMA 请求使能 (Capture/Compare 4 DMA request enable) 0：禁止 CC4 DMA 请求 1：使能 CC4 DMA 请求
11	CC3DE	RW	捕获/比较 3 DMA 请求使能 (Capture/Compare 3 DMA request enable) 0：禁止 CC3 DMA 请求 1：使能 CC3 DMA 请求
10	CC2DE	RW	捕获/比较 2 DMA 请求使能 (Capture/Compare 2 DMA request enable) 0：禁止 CC2 DMA 请求 1：使能 CC2 DMA 请求
9	CC1DE	RW	捕获/比较 1 DMA 请求使能 (Capture/Compare 1 DMA request enable) 0：禁止 CC1 DMA 请求 1：使能 CC1 DMA 请求
8	UDE	RW	更新 DMA 请求使能 (Update DMA request enable) 0：禁止更新 DMA 请求 1：使能更新 DMA 请求
7	RFU	-	保留位，请保持默认值
6	TIE	RW	触发中断使能 (Trigger interrupt enable) 0：禁止触发中断

			1：使能触发中断
5	COMIE	RW	COM 中断使能 (COM interrupt enable) 0：禁止 COM 中断 1：使能 COM 中断
4	CC4IE	RW	捕获/比较 4 中断使能 (Capture/Compare 4 interrupt enable) 0：禁止 CC4 中断 1：使能 CC4 中断
3	CC3IE	RW	捕获/比较 3 中断使能 (Capture/Compare 3 interrupt enable) 0：禁止 CC3 中断 1：使能 CC3 中断
2	CC2IE	RW	捕获/比较 2 中断使能 (Capture/Compare 2 interrupt enable) 0：禁止 CC2 中断 1：使能 CC2 中断
1	CC1IE	RW	捕获/比较 1 中断使能 (Capture/Compare 1 interrupt enable) 0：禁止 CC1 中断 1：使能 CC1 中断
0	UIE	RW	更新中断使能 (Update interrupt enable) 0：禁止更新中断 1：使能更新中断

16.5.5. TIM9 状态寄存器 (TIM9_ISR)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23	TERRF	RCW0	编码器转换错误中断标志 0：未发生转换错误 1：已发生转换错误
22	IERRF	RCW0	编码器索引错误中断标志 0：未发生索引错误 1：已发生索引错误
21	DIRF	RCW0	编码器方向改变中断标志 0：未发生编码方向改变 1：已发生编码方向改变
20	IDXF	RCW0	编码器索引中断标志 0：未发生索引标志 1：已发生索引标志
19-13	RFU	-	保留位，请保持默认值
12	CC4OF	RCW0	捕获/比较 4 重复捕获标志 请参见 CC1OF 说明
11	CC3OF	RCW0	捕获/比较 3 重复捕获标志 请参见 CC1OF 说明
10	CC2OF	RCW0	捕获/比较 2 重复捕获标志 请参见 CC1OF 说明
9	CC1OF	RCW0	捕获/比较 1 重复捕获标志 仅当将相应通道配置为输入捕获模式时，此标志位才会由硬件置 1。通过软件写入“0”可将该位清零。 0：未检测到重复捕获。 1：TIMx_CCR1 寄存器中已捕获到计数器值且 CC1IF 标志已置 1。
8-7	RFU	-	保留位，请保持默认值
6	TIF	RCW0	触发中断标志 (Trigger interrupt flag) 在除门控模式以外的所有模式下，当使能从模式控制器后在 TRGI 输入上检测到有效边沿时，该标志将由硬件置 1。选择门控模式时，该标志将在计数器启动或停止时置 1。但需要通过软件清零。 0：未发生触发事件。 1：触发中断挂起。
5	COMIF	RCW0	COM 中断标志 (COM interrupt flag) 此标志在发生 COM 事件时（捕获/比较控制位 CCxE、CCxNE 和 OCxM 已更新时）由硬件置 1。但需要通过软件清零。

			0：未发生 COM 事件。 1：COM 中断挂起。
4	CC4IF	RCW0	捕获/比较 4 中断标志 (Capture/Compare 4 interrupt flag) 请参见 CC1IF 说明
3	CC3IF	RCW0	捕获/比较 3 中断标志 (Capture/Compare 3 interrupt flag) 请参见 CC1IF 说明
2	CC2IF	RCW0	捕获/比较 2 中断标志 (Capture/Compare 2 interrupt flag) 请参见 CC1IF 说明
1	CC1IF	RCW0	捕获/比较 1 中断标志 (Capture/Compare 1 interrupt flag) 如果通道 CC1 配置为输出：当计数器与比较值匹配时，此标志由硬件置 1，中心对齐模式下除外（请参见 TIMx_CR1 寄存器中的 CMS 位说明）。但需要通过软件清零。 0：不匹配。 1：TIMx_CNT 计数器的值与 TIMx_CCR1 寄存器的值匹配。当 TIMx_CCR1 的值大于 TIMx_ARR 的值时，CC1IF 位将在计数器发生上溢（递增计数模式和增减计数模式下）或下溢（递减计数模式下）时变为高。 如果通道 CC1 配置为输入：此位将在发生捕获事件时由硬件置 1。通过软件或读取 TIMx_CCR1 寄存器将该位清零。 0：未发生输入捕获事件 1：TIMx_CCR1 寄存器中已捕获到计数器值（IC1 上已检测到与所选极性匹配的边沿）
0	UIF	RCW0	更新中断标志 (Update interrupt flag) 该位在发生更新事件时通过硬件置 1。但需要通过软件清零。 0：未发生更新。 1：更新中断挂起。该位在以下情况下更新寄存器时由硬件置 1： – TIMx_CR1 寄存器中的 UDIS=0，并且重复计数器值上溢或下溢时（重复计数器 = 0 时更新）。 – TIMx_CR1 寄存器中的 URS = 0 且 UDIS = 0，并且由软件使用 TIMx_EGR 寄存器中的 UG 位重新初始化 CNT 时。 – TIMx_CR1 寄存器中的 URS=0 且 UDIS=0，并且 CNT 由触发事件重新初始化时

16.5.6. TIM9 事件生成寄存器 (TIM9_EGR)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-7	RFU	-	保留位，请保持默认值
6	TG	RW	触发生成 (Trigger generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作。 1：TIMx_SR 寄存器中的 TIF 标志置 1。使能后可发生相关中断或 DMA 传输事件。
5	RFU	-	保留位，请保持默认值
4	CC4G	RW	捕获/比较 4 生成 (Capture/Compare 4 generation) 请参见 CC1G 说明
3	CC3G	RW	捕获/比较 3 生成 (Capture/Compare 3 generation) 请参见 CC1G 说明
2	CC2G	RW	捕获/比较 2 生成 (Capture/compare 2 generation) 请参见 CC1G 说明
1	CC1G	RW	捕获/比较 1 生成 (Capture/Compare 1 generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：通道 1 上生成捕获/比较事件： 如果通道 CC1 配置为输出： 使能时，CC1IF 标志置 1 并发送相应的中断或 DMA 请求。 如果通道 CC1 配置为输入： TIMx_CCR1 寄存器中将捕获到计数器当前值。使能时，CC1IF 标志置 1 并发送相应的中断或 DMA 请求。如果 CC1IF 标志已为高电平，CC1OF 标志将置 1。
0	UG	RW	更新生成 (Update generation) 该位可通过软件置 1，并由硬件自动清零。 0：不执行任何操作。 1：重新初始化计数器并生成寄存器更新事件。请注意，预分频器计数器也将清零（但预分频比不受影响）。如果选择中心对齐模式或 DIR=0（递增计数），计数器将清零；如果 DIR=1（递减计数），计数器将使用自动重载值 (TIMx_ARR)。

16.5.7. TIM9 捕获模式寄存器 1 (TIM9_CCMR1CAP)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000

同一寄存器可用于输入捕获模式（本节）或输出比较模式（下一节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-12	IC2F	RW	输入捕获 2 滤波器 请参见 IC1F[3:0] 说明。
11-10	IC2PSC	RW	输入捕获 2 预分频器 请参见 OC1PSC[1:0] 说明。
9-8	CC2S	RW	捕获/比较 2 选择 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC2 通道配置为输出 01：CC2 通道配置为输入，IC2 映射到 TI2 上 10：CC2 通道配置为输入，IC2 映射到 TI1 上 11：CC2 通道配置为输入，IC2 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC2E =“0”），才可向 CC2S 位写入数据。
7-4	IC1F	RW	输入捕获 1 滤波器 此位域可定义 TI1 输入的采样频率和适用于 TI1 的数字滤波器的采样长度。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，按 fDTS 频率进行采样 0001：fSAMPLING=fCK_INT，N=2 0010：fSAMPLING=fCK_INT，N=4 0011：fSAMPLING=fCK_INT，N=8 0100：fSAMPLING=fDTS/2，N=6 0101：fSAMPLING=fDTS/2，N=8 0110：fSAMPLING=fDTS/4，N=6 0111：fSAMPLING=fDTS/4，N=8 1000：fSAMPLING=fDTS/8，N=6 1001：fSAMPLING=fDTS/8，N=8 1010：fSAMPLING=fDTS/16，N=5 1011：fSAMPLING=fDTS/16，N=6 1100：fSAMPLING=fDTS/16，N=8 1101：fSAMPLING=fDTS/32，N=5 1110：fSAMPLING=fDTS/32，N=6 1111：fSAMPLING=fDTS/32，N=8

3-2	IC1PSC	RW	输入捕获 1 预分频器 此位域定义 CC1 输入 (IC1) 的预分频比。只要 CC1E=“0”（TIMx_CCER 寄存器），预分频器便立即复位。 00：无预分频器，捕获输入上每检测到一个边沿便执行捕获 01：每发生 2 个事件便执行一次捕获 10：每发生 4 个事件便执行一次捕获 11：每发生 8 个事件便执行一次捕获
1-0	CC1S	RW	捕获/比较 1 选择 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC1 通道配置为输出 01：CC1 通道配置为输入，IC1 映射到 TI1 上 10：CC1 通道配置为输入，IC1 映射到 TI2 上 11：CC1 通道配置为输入，IC1 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC1E =“0”），才可向 CC1S 位写入数据。

16.5.8. TIM9 比较模式寄存器 1 (TIM9_CCMR1CMP)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

同一寄存器可用于输出比较模式（本节）或输入捕获模式（上一节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

输出比较模式：

位域	位符号	权限	说明
31-25	RFU	-	保留位，请保持默认值
24	OC2MH	RW	输出比较 2 模式——位 3 (Output Compare 2 mode - bit 3) 请参见 OC2M 说明——位 14:12
23-17	RFU	-	保留位，请保持默认值
16	OC1MH	RW	输出比较 1 模式——位 3 (Output Compare 1 mode - bit 3) 请参见 OC1M 说明——位 6:4
15	OC2CE	RW	输出比较 2 清零使能 (Output Compare 2 clear enable) 请参见 OC1CE 说明。
14-12	OC2M	RW	输出比较 2 模式 (Output Compare 2 mode) 请参见 OC1M[2:0] 说明。
11	OC2PE	RW	输出比较 2 预装载使能 (Output Compare 2 preload enable) 请参见 OC1PE 说明。
10	OC2FE	RW	输出比较 2 快速使能 (Output Compare 2 fast enable) 请参见 OC1FE 说明。
9-8	CC2S	RW	捕获/比较 2 选择 (Capture/Compare 2 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC2 通道配置为输出 01：CC2 通道配置为输入，IC2 映射到 TI2 上 10：CC2 通道配置为输入，IC2 映射到 TI1 上 11：CC2 通道配置为输入，IC2 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC2E =“0”），才可向 CC2S 位写入数据。
7	OC1CE	RW	输出比较 1 清零使能 0：OC1Ref 不受 ocref_clr_int 信号影响 1：ocref_clr_int 信号（OCREF_CLR 输入或 ETRF 输入）上检测到高电平时，OC1Ref 立即清零
6-4	OC1M	RW	输出比较 1 模式 (Output Compare 1 mode) 这些位定义提供 OC1 和 OC1N 的输出参考信号

			OC1REF 的行为。OC1REF 为高电平有效，而 OC1 和 OC1N 的有效电平则取决于 CC1P 位。 0000：冻结——输出比较寄存器 TIMx_CCR1 与计数器 TIMx_CNT 进行比较不会对输出造成任何影响。（该模式用于生成时基）。 0001：将通道 1 设置为匹配时输出有效电平。当计数器 TIMx_CNT 与捕获/比较寄存器 1(TIMx_CCR1) 匹配时，OC1REF 信号强制变为高电平。 0010：将通道 1 设置为匹配时输出无效电平。当计数器 TIMx_CNT 与捕获/比较寄存器 1(TIMx_CCR1) 匹配时，OC1REF 信号强制变为低电平。 0011：翻转——TIMx_CNT=TIMx_CCR1 时，OC1REF 发生翻转。 0100：强制变为无效电平——OC1REF 强制变为低电平。 0101：强制变为有效电平——OC1REF 强制变为高电平。 0110：PWM 模式 1——在递增计数模式下，只要 TIMx_CNT<TIMx_CCR1，通道 1 便为有效状态，否则为无效状态。在递减计数模式下，只要 TIMx_CNT>TIMx_CCR1，通道 1 便为无效状态（OC1REF=“0”），否则为有效状态（OC1REF=“1”）。 0111：PWM 模式 2——在递增计数模式下，只要 TIMx_CNT<TIMx_CCR1，通道 1 便为无效状态，否则为有效状态。在递减计数模式下，只要 TIMx_CNT>TIMx_CCR1，通道 1 便为有效状态，否则为无效状态。 1000：可再触发 OPM 模式 1——在递增计数模式下，通道为有效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为有效状态。在递减计数模式下，通道为无效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为无效状态。 1001：可再触发 OPM 模式 2——在递增计数模式下，通道为无效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 2 下进行比较，通道会在下一次更新时再次变为无效状态。在递减计数模式下，通道为有效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为有效状态。 1010：保留。 1011：保留。 1100：组合 PWM 模式 1——OC1REF 与在 PWM 模

			式 1 下的行为相同。OC1REFC 是 OC1REF 和 OC2REF 的逻辑或运算结果。 1101：组合 PWM 模式 2——OC1REF 与在 PWM 模式 2 下的行为相同。OC1REFC 是 OC1REF 和 OC2REF 的逻辑与运算结果。 1110：不对称 PWM 模式 1——OC1REF 与在 PWM 模式 1 下的行为相同。计数器递增计数时，OC1REFC 输出 OC1REF；计数器递减计数时，OC1REFC 输出 OC2REF。 1111：不对称 PWM 模式 2——OC1REF 与在 PWM 模式 2 下的行为相同。计数器递增计数时，OC1REFC 输出 OC1REF；计数器递减计数时，OC1REFC 输出 OC2REF。 注： 在 PWM 模式下，仅当比较结果发生改变或输出比较模式由“冻结”模式切换到“PWM”模式时，OCREF 电平才会发生更改。 注： 此位域将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成 COM 事件时，OC1M 有效位才会从预装载位获取新值。
3	OC1PE	RW	输出比较 1 预装载使能 (Output Compare 1 preload enable) 0：禁止与 TIMx_CCR1 相关的预装载寄存器。可随时向 TIMx_CCR1 写入数据，写入后将立即使用新值。 1：使能与 TIMx_CCR1 相关的预装载寄存器。可读/写访问预装载寄存器。TIMx_CCR1 预装载值在每次生成更新事件时都会装载到当前寄存器中。 2：只有单脉冲模式下才可在未验证预装载寄存器的情况下使用 PWM 模式（TIMx_CR1 寄存器中的 OPM 位置 1）。其他情况下则无法保证该行为。
2	OC1FE	RW	输出比较 1 快速使能 (Output Compare 1 fast enable) 此位用于加快触发输入事件对 CC 输出的影响。 0：即使触发开启，CC1 也将根据计数器和 CCR1 值正常工作。触发输入出现边沿时，激活 CC1 输出的最短延迟时间为 5 个时钟周期。 1：触发输入上出现有效边沿相当于 CC1 输出上的比较匹配。随后，无论比较结果如何，OC 都设置为比较电平。采样触发输入和激活 CC1 输出的延迟时间缩短为 3 个时钟周期。仅当通道配置为 PWM1 或 PWM2 模式时，OCFE 才会起作用。
1-0	CC1S	RW	捕获/比较 1 选择 (Capture/Compare 1 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC1 通道配置为输出 01：CC1 通道配置为输入，IC1 映射到 TI1 上

			10：CC1 通道配置为输入，IC1 映射到 TI2 上 11：CC1 通道配置为输入，IC1 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC1E =“0”），才可向 CC1S 位写入数据。

16.5.9. TIM9 捕获模式寄存器 2 (TIM9_CCMR2CAP)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

同一寄存器可用于输入捕获模式（本节）或输出比较模式（下一节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

输入捕获模式：

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-12	IC4F	RW	输入捕获 4 滤波器 (Input capture 4 filter) 请参见 IC1F[3:0] 说明。
11-10	IC4PSC	RW	输入捕获 4 预分频器 (Input capture 4 prescaler) 请参见 IC1PSC[1:0] 说明。
9-8	CC4S	RW	捕获/比较 4 选择 (Capture/Compare 4 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC4 通道配置为输出 01：CC4 通道配置为输入，IC4 映射到 TI4 上 10：CC4 通道配置为输入，IC4 映射到 TI3 上 11：CC4 通道配置为输入，IC4 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC4E =“0”），才可向 CC4S 位写入数据。
7-4	IC3F	RW	输入捕获 3 滤波器 (Input capture 3 filter) 请参见 IC1F[3:0] 说明。
3-2	IC3PSC	RW	输入捕获 3 预分频器 (Input capture 3 prescaler) 请参见 IC1PSC[1:0] 说明。
1-0	CC3S	RW	捕获/比较 3 选择 (Capture/compare 3 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC3 通道配置为输出 01：CC3 通道配置为输入，IC3 映射到 TI3 上 10：CC3 通道配置为输入，IC3 映射到 TI4 上 11：CC3 通道配置为输入，IC3 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效

			注：仅当通道关闭时（TIMx_CCER 中的 CC3E =“0”），才可向 CC3S 位写入数据。

16.5.10. TIM9 比较模式寄存器 2(TIM9_CCMR2CMP)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

同一寄存器可用于输入捕获模式（上一节）或输出比较模式（本节）。通道方向通过配置相应的 CCxS 位进行定义。此寄存器的所有其他位在输入捕获和输出比较模式下的功能均不同。可同时将两条通道分别用于不同模式（例如，通道 1 用于输入捕获模式，通道 2 用于输出比较模式）。

输入比较模式：

位域	位符号	权限	说明
31-25	RFU	-	保留位，请保持默认值
24	OC4MH	RW	配合 OC4M 使用，为 OC4M 的最高位
23-17	RFU	-	保留位，请保持默认值
16	OC3MH	RW	配合 OC3M 使用，为 OC3M 的最高位
15	OC4CE	RW	输出比较 4 清零使能 (Output compare 4 clear enable) 请参见 OC1CE 说明。
14-12	OC4M	RW	输出比较 4 模式 (Output compare 4 mode) 请参见 OC4M 说明。
11	OC4PE	RW	输出比较 4 预装载使能 (Output compare 4 preload enable) 请参见 OC1PE 说明。
10	OC4FE	RW	输出比较 4 快速使能 (Output compare 4 fast enable) 请参见 OC1FE 说明。
9-8	CC4S	RW	捕获/比较 4 选择 (Capture/Compare 4 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC4 通道配置为输出 01：CC4 通道配置为输入，IC4 映射到 TI4 上 10：CC4 通道配置为输入，IC4 映射到 TI3 上 11：CC4 通道配置为输入，IC4 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC4E =“0”），才可向 CC4S 位写入数据。
7	OC3CE	RW	输出比较 3 清零使能 (Output compare 3 clear enable) 请参见 OC1CE 说明。
6-4	OC3M	RW	输出比较 3 模式 (Output compare 3 mode) 请参见 OC1M 说明。
3	OC3PE	RW	输出比较 3 预装载使能 (Output compare 3 preload enable) 请参见 OC1PE 说明。

2	OC3FE	RW	输出比较 3 快速使能 (Output compare 3 fast enable) 请参见 OC1FE 说明。
1-0	CC3S	RW	捕获/比较 3 选择 (Capture/Compare 3 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC3 通道配置为输出 01：CC3 通道配置为输入，IC3 映射到 TI3 上 10：CC3 通道配置为输入，IC3 映射到 TI4 上 11：CC3 通道配置为输入，IC3 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC3E =“0”），才可向 CC3S 位写入数据。

16.5.11. TIM9 捕获/比较使能寄存器 (TIM9_CCER)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-14	RFU	-	保留位，请保持默认值
13	CC4P	RW	捕获/比较 4 输出极性 请参见 CC1P 说明
12	CC4E	RW	捕获/比较 4 输出使能 请参见 CC1E 说明
11-10	RFU	-	保留位，请保持默认值
9	CC3P	RW	捕获/比较 3 输出极性 请参见 CC1P 说明
8	CC3E	RW	捕获/比较 3 输出使能 请参见 CC1E 说明
7-6	RFU	-	保留位，请保持默认值
5	CC2P	RW	捕获/比较 2 输出极性 请参见 CC1P 说明
4	CC2E	RW	捕获/比较 2 输出使能 请参见 CC1E 说明
3-2	RFU	-	保留位，请保持默认值
1	CC1P	RW	捕获/比较 1 输出极性 CC1 通道配置为输出： 0：OC1 高电平有效 1：OC1 低电平有效 CC1 通道配置为输入：CC1P 位可针对触发或捕获操作选择 TI1FP1 和 TI2FP1 的有效极性。 00：非反相/上升沿触发。电路作用于 TIxFP1 的上升沿（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 未反相（在门控模式或编码器

			模式下执行触发操作）。 01：反相/下降沿触发。电路作用于 TIxFP1 的下降沿（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 反相（在门控模式或编码器模式下执行触发操作）。 10：保留，不使用此配置。 11：非反相/上升沿和下降沿均触发。电路作用于 TIxFP1 的上升沿和下降沿（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 未反相（在门控模式下执行触发操作）。编码器模式下不得使用此配置。 此位将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存
0	CC1E	RW	捕获/比较 1 互补输出使能 0：关闭——OC1N 未激活。OC1N 电平是 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位的函数。 1：开启——在相应输出引脚上输出 OC1N 信号，具体取决于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位。 此位将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成换向事件时，CC1NE 有效位才会从预装载位获取新值。

16.5.12. TIM9 计数器 (TIM9_CNT)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-0	CNT[31:0]	RW	计数器值

16.5.13. TIM9 预分频器 (TIM9_PSC)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	PSC	RW	预分频值 (Prescaler value) 计数器时钟频率 (CK_CNT) 等于 fCK_PSC / (PSC[15:0] + 1)。 PSC 包含每次发生更新事件时（包括计数器通过 TIMx_EGR 寄存器中的 UG 位清零时，或在配置为“复位模式”时通过触发控制器清零时）要装载到活动预分频器寄存器的值。

16.5.14. TIM9 自动重载寄存器 (TIM9_ARR)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x FFFF

位域	位符号	权限	说明
31-0	ARR	RW	自动重载值 (Auto-reload value) ARR 为要装载到实际自动重载寄存器的值。 当自动重载值为空时，计数器不工作。

16.5.15. TIM9 捕获/比较寄存器 1 (TIM9_CCR1)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0xFFFF FFFF

位域	位符号	权限	说明
31-0	CCR1	RW	捕获/比较 1 值 (Capture/Compare 1 value) 如果通道 CC1 配置为输出：CCR1 为要装载到有效捕获/比较 1 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR1 寄存器中的 OC1PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到实际起作用的捕获/比较寄存器 1）。 实际捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC1 输出上发出信号的值。 如果通道 CC1 配置为输入：CR1 为上一个输入捕获 1 事件 (IC1) 发生时的计数器值。只能读取 TIMx_CCR1 寄存器，无法对其进行编程。

16.5.16. TIM9 捕获/比较寄存器 2 (TIM9_CCR2)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	CCR2	RW	捕获/比较 2 值 如果通道 CC2 配置为输出：CCR2 为要装载到有效捕获/比较 2 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR1 寄存器中的 OC2PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到实际起作用的捕获/比较寄存器 2）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC2 输出上发出信号的值。 如果通道 CC2 配置为输入：CCR2 为上一个输入捕获 2 事件 (IC2) 发生时的计数器值。只能 读取 TIMx_CCR2 寄存器，无法对其进行编程。

16.5.17. TIM9 捕获/比较寄存器 3 (TIM9_CCR3)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	CCR3	RW	捕获/比较值 (Capture/Compare value) 如果通道 CC3 配置为输出：CCR3 为要装载到有效捕获/比较 3 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR2 寄存器中的 OC3PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 3）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC3 输出上发出信号的值。 如果通道 CC3 配置为输入：CCR3 为上一个输入捕获 3 事件 (IC3) 发生时的计数器值。只能读取 TIMx_CCR3 寄存器，无法对其进行编程。

16.5.18. TIM9 捕获/比较寄存器 4 (TIM9_CCR4)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-0	CCR4	RW	捕获/比较值 (Capture/Compare value) 如果通道 CC4 配置为输出：CCR4 为要装载到有效捕获/比较 4 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR2 寄存器中的 OC4PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 4）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC4 输出上发出信号的值。 如果通道 CC4 配置为输入：CCR4 为上一个输入捕获 4 事件 (IC4) 发生时的计数器值。只能读取 TIMx_CCR4 寄存器，无法对其进行编程。

16.5.19. TIM9 DMA控制寄存器(TIM9_DCR)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12-8	DBL[4:0]	RW	DMA 连续传送长度 (DMA burst length) 该 5 位向量定义了 DMA 的传送长度（当对 TIMx_DMAR 地址进行读或写访问时，定时器进 行一次连续传送），即传送次数。可按半字或字节进行传送（请参见下面的示例）。 00000 ：1 次传送 00001 ：2 次传送 00010 ：3 次传送 ... 10001 ：18 次传送 示例：以下面的传送为例：DBL = 7 字节且 DBA = TIMx_CR1。 – 如果 DBL = 7 字节且 DBA = TIMx_CR1 表示待传送字节的地址，应通过以下公式给出传送 的地址：(TIMx_CR1 地址) + DBA + (DMA 索引)，其中 DMA 索引 = DBL 在本例中，将为 (TIMx_CR1 地址) + DBA 加上 7 个字节，得到将要复制数据的源/目标地址。 在这种情况下，将向自以下地址开始的 7 个寄存器传送数据：(TIMx_CR1 地址) + DBA 根据 DMA 数据大小的配置，可能发生下面几种情况： – 如果按半字配置 DMA 数据大小，则将向 7 个寄存器中的每一个传送 16 位数据。 – 如果按字节配置 DMA 数据大小，也将向 7 个寄存器传送数据：第一个寄存器包含第一个 MSB 字节，第二个寄存器包含第一个 LSB 字节，依此类推。因此，使用传送定时器时，还必须 指定 DMA 传送的数据大小。
7-5	RFU	-	保留位，请保持默认值
4-0	DBA[4:0]	RW	DMA 基址 (DMA base address) 该 5 位向量定义 DMA 传输的基址（通过 TIMx_DMAR 地址进行读/写访问时）。DBA 定义为从 TIMx_CR1 寄存器地址开始计算的偏移量。 示例： 00000 ：TIMx_CR1 00001 ：TIMx_CR2 00010 ：TIMx_SMCR

16.5.20. TIM9 DMA全传输地址 (TIM9_DMAR)

偏移地址：表 16-16 TIM9 寄存器列表
复位值：0x0000 0000

位 编号	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	DMAB	RW	DMA 连续传送寄存器 (DMA register for burst accesses) 对 DMAR 寄存器执行读或写操作将访问位于如下地址的寄存器：(TIMx_CR1 地址) + (DBA + DMA 索引) x 4 其中 TIMx_CR1 地址为控制寄存器 1 的地址，DBA 为 TIMx_DCR 寄存器中配置的 DMA 基址，DMA 索引由 DMA 传输自动控制，其范围介于 0 到 DBL（TIMx_DCR 寄存器中配置的 DBL）之间。

16.5.21. TIM9 编码控制寄存器(TIM9_ECR)

偏移地址：表 16-16 TIM9 寄存器列表
复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-6	IPOS	RW	编码索引定位 在正交编码器模式（SMS[3：0]＝0001、0010、0011、 1110、1111）中，此位表示索引事件在哪个 AB 输入配置中 重置计数器。 00：当 AB＝00 时，索引会重置计数器 01：当 AB＝01 时，索引会重置计数器 10：当 AB＝10 时，索引会重置计数器 11：当 AB＝11 时，索引会重置计数器 在定向时钟编码器模式或时钟加方向编码器模式（SMS[3：0] ＝1010、1011、1100、1101）中，这些位指示索引事件在哪 个电平上重置计数器。在定向时钟编码器模式下，这一点都 适用于两个时钟输入。 x0：当时钟信号为低电平时，索引将重置计数器 x1：当时钟信号为高电平时，索引将重置计数器
5	FIDX	RW	该位表示是否只考虑第一个索引 0：索引始终处于活动状态

			1：仅第一个索引重置计数器
4-3	RFU	-	保留位，请保持默认值
2-1	IDIR	RW	索引方向 此位域表示索引在哪种计数方向上重置计数器 00：在任何计数方向上重置计数器 01：仅在向上计数时重置计数器 10：仅在向下计数时重置计数器 11：保留
0	IE	RW	索引使能 0：禁止索引 1：使能索引

16.5.22. TIM9 输入选择寄存器 (TIM9_TISEL)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-28	RFU	-	保留位，请保持默认值
27-24	TI4SEL	RW	TI4 通道输入捕获信号来源选择，参见 TI1SEL 说明
23-20	RFU	-	保留位，请保持默认值
19-16	TI3SEL	RW	TI3 通道输入捕获信号来源选择，参见 TI1SEL 说明
15-12	RFU	-	保留位，请保持默认值
11-8	TI2SEL	RW	TI2 通道输入捕获信号来源选择，参见 TI1SEL 说明
7-4	RFU	-	保留位，请保持默认值
3-0	TI1SEL	RW	TI1 通道输入捕获信号来源选择 0000：TIM9_CH1 0001：VC0_OUT 0010：VC1_OUT 0011：VC2_OUT 0100：TIM6_Trgo 0101：MCO_OUT 0110：HSE_FAULT 0111：保留 1000：RTC_OUT 1001：LSI_OUT 1010：TIM10_Trgo 1011：TIM9_Trgo 1100：TIM5_Trgo 1101：TIM4_Trgo 1110： TIM3_Trgo 1111： TIM2_Trgo

16.5.23. TIM9 复用功能选择寄存器 1 (TIM9_AF1)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17-14	ETRSRL	RW	ETR 信号来源选择 0010：VC0_OUT 0011：VC1_OUT 0100：VC2_OUT 0101：ADC1_AWD 0110：ADC2_AWD 1001：TIM9_ETR 1010：UART1_TXD 1011：UART2_TXD 1100：UART3_TXD 1101：PVD_OUT 1110：HSE_FAULT
13-0	RFU	-	保留位，请保持默认值

16.5.24. TIM9 复用功能选择寄存器2 (TIM9_AF2)

偏移地址：表 16-16 TIM9 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-19	RFU	-	保留位，请保持默认值
18-16	OCRSEL	RW	OCREF_CLR 源选择 000：VC0_OUT 001：VC1_OUT 010：VC2_OUT 011：ADC1_AWD 100：ADC2_AWD 111：ETRF
15-0	RFU	-	保留位，请保持默认值

17. 基本定时器（TIM10）

17.1. 概述

HC32F401B 内部集成 1 个基本定时器 (TIM10)，包含一个 16bit 自动重装载计数器并由一个可编程预分频器驱动。TIM10 支持内部计数模式、外部计数模式、触发启动模式和门控计数模式 4 种工作模式，支持更新事件和触发事件发生时产生中断。不同工作模式下均可由复位输入信号控制计数器复位。


17.2. 主要特性

- 16bit 自动重载递增计数器
- 可编程预分频器支持 1、2、3、4、…、65536 分频
- 支持单次计数模式和连续计数模式
- 触发输入信号（TRGI）控制定时器实现多种从模式
- 用于外设间同步的触发输出信号（TRGO）
- 复位信号（RSTI）控制计数器复位
- 更新事件和触发事件发生时产生中断

17.3. 功能描述

17.3.1. 功能框图

图 17-1 TIM10 功能框图



17.3.1.1.计数单元

计数单元的核心组件是一个 16bit 递增计数器 CNT 和一个 16bit 自动重载寄存器 ARR，计数器的时钟可通过预分频器进行分频。计数寄存器、自动重载寄存器和预分频寄存器可通过软件进行读写，即使在计数器运行时也可执行读写操作。

预分频器对 CK_PSC 时钟进行分频，得到计数时钟 CK_CNT，以驱动计数器计数。分频系数通过 TIM10_PSC 寄存器进行设置，支持 1、2、3、4、…、65536 分频。

计数器可工作在单次计数或连续计数模式下，通过控制寄存器 TIM10_CR0 的 ONESHOT 位域来选择。当设置 TIM10_CR0 寄存器的 EN 位域为 1 时，计数器开


始递增计数，注意实际的计数器使能信号 CNT_EN 在 EN 置 1 的一个时钟周期后被置 1。

单次计数模式

设置 TIM10_CR0.ONESHOT 为 1，使定时器工作在单次计数模式下。设置 TIM10_CR0.EN 为 1 使能 TIM10，计数器 CNT 在计数时钟 CK_CNT 的驱动下累加计数。当计数值到达重载值 ARR 后产生溢出信号 OV 和更新事件 UEV（OV 信号和 UEV 信号会自动清除），计数器更新中断标志 TIM10_ISR.UIF 被硬件置位，同时计数器停止计数，TIM10_CR0.EN 被硬件自动清零。

下图是单次计数模式示例，其中 TIM10_PSC=0x01、TIM10_ARR =0xFC。

图 17-2 单次计数模式示例




连续计数模式

设置 TIM10_CR0.ONESHOT 为 0，使定时器工作在连续计数模式下。设置 TIM10_CR0.EN 为 1 使能 TIM10，计数器 CNT 在计数时钟 CK_CNT 的驱动下累加计数。当计数值到达重载值 ARR 后，将重新从 0 开始递增计数，同时产生溢出信号 OV 和更新事件 UEV（OV 信号和 UEV 信号会自动清除），计数器更新中断标志位 TIM10_ISR.UIF 被硬件置位。

下图是连续计数模式示例，其中 TIM10_PSC=0x00、TIM10_ARR =0xFC。

图 17-3 连续计数模式示例



17.3.1.2.更新事件 UEV

允许通过控制寄存器 TIM10_CR0 的 UDIS 位域来禁止或使能更新。

使能 UEV

设置 UDIS 位域为 0 使能 UEV，此时根据 URS 位域可选择更新请求源，如下表所示：

表 17-1 更新源设置

TIM10_CR1.URS	更新源
0	计数器上溢出，下溢出 UG 置位 通过从模式控制器生成的更新事假
1	计数器上溢出，下溢出

当发生更新事件时，将进行以下动作：

1. 重新初始化计数器，即计数器清零；
2. 预分频器的计数器被清零，但预分频比不受影响；
3. 事件更新中断标志位 TIM10_ISR.UIF 被硬件置位。

当发生一个更新事件 UEV 时，事件更新中断标志位 TIM10 ISR.UIF 会被硬件置位，如果允许中断(设置 TIM10IER.UIE 为 1)，将产生一个更新中断请求，设置 TIM10 ICR.UIF 为 0 可清除该标志位。

禁止 UEV

设置 UDIS 位域为 1 禁止 UEV，不再生成任何更新事件。

如果 UG 位置 1，或者从从模式控制器接收到硬件复位，则会重新初始化计数器和预分频器的计数器。

17.3.1.3.触发输入通道

触发输入信号（TRGI）可用作计数器的计数时钟，也可作为计数器的触发启动信号和门控信号。

可对来自 TIM10_ETR 引脚的触发输入信号进行滤波控制，并设置 TRGI 信号的有效极性。

滤波器

滤波器采用数字滤波方式，以一定频率对 ETR 输入信号进行采样，当连续采样到 N 个相同电平时信号有效，否则信号无效，以此滤除高频杂波信号。

滤波单元的采样时钟为 PCLK 或 PCLK 的分频，通过从模式控制寄存器 TIM10_SMCR 的 ETRFLT 位域可以选择 PCLK 的分频比及采样点个数 N。

极性选择

从模式控制寄存器 TIM10_SMCR 的 TRGIPOL 位域用于选择触发输入信号的有效极性。当设置 TRGIPOL 为 0 时，TRGI 信号不反相，高电平或上升沿有效；当 TRGIPOL 设置为 1 时，TRGI 信号反相，低电平或下降沿有效。

17.3.1.4.触发输出通道

通过控制寄存器 TIM10_CR0 的 MMS 位域，可以选择 TIM10 主模式下将要发送到其他外设以实现同步的触发输出信号（TRGO），如下表所示：

表 17-2 TIM10 触发输出（TRGO）

TIM10_CR0.MMS	TRGO 信号
00	复位信号
01	计数器使能信号
10	更新事件
11	溢出信号

17.3.1.5.复位输入通道

TIM10 支持在不同工作模式下通过复位输入信号(RSTI)的有效边沿复位计数器，同时生成更新事件。 RSTL 信号的具体来源请参考从模式控制寄存器 TIM10 SMCR 的 RSTISRC 位域说明。可通过从模式控制寄存器 TIM10 SMCR 的 ETRFLT 位域对 TIM10 ETR 引脚的复位信号进行滤波控制;通过 TIM10 SMCR 寄存器的 RSTIPOL 位域设置 RSTI 信号的有效极性，当设置 RSTIPOL 为 0 时，RSTI 信号不反相，上升沿有效;当 RSTIPOL 设置为 1 时，RSTI 信号反相，下降沿有效。

17.3.1.6.翻转输出单元


翻转输出单元可通过 ARR 溢出信号 OV 控制外部 TIM10 TOGP 和 TIM10_TOGN 引脚输出翻转信号。

当设置 TIM10_CR0.TOGEN 为 0 时，TIM10_TOGP 和 TIM10_TOGN 引脚均输出低电平。

当设置 TIM10 CR0TOGEN 为 1 时，TIM10 TOGP 和 TIM10 TOGN 引脚输出电平相反的信号(TIM10 TOGP 默认电平为高电平);当计数器 ARR 溢出时，TIM10 TOGP 和 TIM10_TOGN 引脚输出电平将翻转。

下图所示为连续计数模式下，TIM10 TOGP 和 TIM10 TOGN 引脚电平翻转输出示意图:

图 17-4 电平翻转输出示意图(ARR=0xOB)



17.3.2. 工作模式

TIM10 支持 4 种工作模式：内部计数模式、外部计数模式、触发启动模式和门控计数模式。通过从模式控制寄存器 TIM10_SMCR 的 SMS 位域来配置，如下表所示：


表 17-3 TIM10 工作模式

TIM10_SMCR.SMS	工作模式	描述
0	禁止从模式，使用内部时钟	时钟源为 PCLK
1	触发启动模式	时钟源为 PCLK，TRGI 信号触发计数器启动
10	门控计数模式	时钟源为 PCLK，TRGI 信号作为门控信号
11	外部计数模式	时钟源为 TRGI 信号

17.3.2.1.内部计数模式

当从模式控制寄存器 TIM10 SMCR 的 SMS 位域为 0x0 时，禁止定时器从模式，预分频器时钟直接由内部时钟 PCLK 提供。设置 TIM10CR0.EN 为 1，将使能计数器开始计数。内部计数模式框图如下图所示:

图 17-5 内部计数模式框图



在实际应用中，系统时钟 PCLK 的频率是已知的，通过合理设置预分频器系数 PSC 可以对固定时长的时钟进行计数,配合对重载值 ARR 的设置及计数器事件更新中断标志位的使用,可以精确获得某一特定时长,从而达到定时的目地。定时时间工计算公式:

T=((PSC+1)/PCLK)x(ARR+1)

其中，PCLK 为计数器时钟源，PSC 为预分频系数，ARR 为重载值。例:

当计数器时钟源 PCLK 的频率为 24MHz 时，要求定时 100ms。

如果设置预分频系数 PSC 为 0xFF，计算:

$$T = 100ms = ((255 + 1)/24MHZ) * (ARR + 1)$$

则

$$ARR = 9374(0x249E)$$

即需要设置重载值 ARR 为 0x249E.


17.3.2.2.外部计数模式

当从模式控制寄存器 TIM10_SMCR 的 SMS 位域为 0x3 时，由所选触发信号(TRGI) 的上升沿提供计数器时钟。

TRGI 信号有多种来源，具体通过 TIM10_SMCR 寄存器的 TRGISRC 位域进行选择，并可进行滤波控制和极性选择。

外部计数模式框图如下图所示：

图 17-6 外部计数模式框图



设置 TIM10_CR0.EN 为 1 使能计数器，计数器将在 CK_CNT 时钟信号的驱动下累加计数。当 TRGI 出现有效边沿时，TIM10_ISR.TIF 标志将置 1，向 TIM10_ICR.TIF 写 0 可清除该标志。


17.3.2.3.触发启动模式

当从模式控制寄存器 TIM10_SMCR 的 SMS 位域为 0x1 时，TIM10 配置为触发启动模式。在该模式下，设置 TIM10_CR0.EN 为 1 或触发信号 TRGI 出现上升沿时，将启动计数器 CNT 对内部时钟 PCLK 经预分频器分频后的 CK_CNT 信号进行计数。

TRGI 信号的来源由从模式控制寄存器 TIM10_SMCR 的 TRGISRC 位域控制，并可通过 ETRFLT 位域设置 ETR 信号滤波，通过 TRGIPOL 位域设置 TRGI 信号的有效极性。

触发启动模式框图如下图所示：

图 17-7 触发启动模式框图




当检测到有效的触发信号时，将产生以下影响：

1. TIM10_CR0.EN 被硬件置位；
2. 触发中断标志位 TIM10_ISR.TIF 置 1，可产生中断；
3. 计数器启动，开始计数。

计数器启动后，计数器从初始值开始向上计数，当计数值到达重载值 ARR 后产生溢出。在任意时候设置运行控制位 TIM10_CR0.EN 为 0 后，计数器立即暂停计数；

再次设置运行控制位 TIM10_CR0.EN 为 1 或者触发信号有效时，计数器按前一次的设置继续计数。触发启动模式时序图如下图所示，其中 TIM10_PSC=0x01：

图 17-8 触发启动模式时序图



17.3.2.4.门控计数模式


当从模式控制寄存器 TIM10_SMCR 的 SMS 位域为 0x2 时，TIM10 配置为门控计数模式。在该模式下，触发输入 (TRGI)为高电平且 TIM10_CR0.EN 为 1 时，将启动计数器对内部时钟 PCLK 经预分频器分频后的 CK_CNT 信号进行计数；

触发输入 (TRGI) 为低电平或 TIM10_CR0.EN 为 0 时，计数器立即停止计数。

TRGI 信号的来源由从模式控制寄存器 TIM10_SMCR 的 TRGISRC 位域控制，并可通过 ETRFLT 位域设置 ETR 信号滤波，通过 TRGIPOL 位域设置 TRGI 信号的有效极性。

门控计数模式框图如下图所示：

图 17-9 门控计数模式框图



17.3.3. UIF 位重映射

设置 TIM10_CR0 寄存器中的 UIFREMAP 位为 1 可使能 UIF 状态位重映射功能，可强制将更新中断标志 TIM10_ISR.UIF 连续复制到 TIM10_CNT 寄存器的 UIFCPY 位域中。这样便可自动读取计数器值以及由 UIFCPY 标志发出的电位翻转条件。在特定情况下，这可避免在后台任务（计数器读）和中断（更新中断）之间共享处理时产生竞争条件，从而简化计算。

UIF 和 UIFCPY 标志使能之间没有延迟。

当 TIM10_CR0.UIFREMAP 为 0 时，UIFCPY 位域保留，读为 0。

17.3.4. TIM10 中断

TIM10 支持 2 个中断源，当 TIM10 中断事件发生时，中断标志位会被硬件置位，如果设置了对应的中断使能控制位，将产生中断请求。

在用户 TIM10 中断服务程序中，应查询相关 TIM10 中断标志位，以进行相应的处理，在退出中断服务程序之前，要清除该中断标志位，以避免重复进入中断服务程序。

各 TIM10 中断源的标志位、中断使能位、中断标志清除位或清除方法，如下表所示：

表 17-4 中断控制

中断事件	中断标志位	中断使能位	中断标志清除
更新中断	ISR.UIF	IER.UIE	写 0 到 ICR.UIF
触发中断	ISR.TIF	IER.TIE	写 0 到 ICR.TIF

17.3.5. 触发 ADC

TIM10 的触发输出信号 TRGO 可用于触发 ADC 启动，触发输出 TRGO 有多种可能的事件，具体由控制寄存器 TIM10_CR1 的 MMS 位域进行选择。同时，ADC 外设需配置其外部触发启动寄存器，以选择对应触发源。

应注意，必须先使能 ADC 时钟，才能从主定时器接收事件，且从定时器接收触发信号时，不得实时更改 ADC 时钟。

17.3.6. 调试支持

TIM10 支持在调试模式下停止或继续计数，通过调试状态定时器控制寄存器 SYSCTRL_DEBUG 的 TIM10123 位域来设置。

- 设置 SYSCTRL_DEBUG.TIM10012 为 1，则在调试状态时暂停 TIM100/1/2 的计数器计数。
- 设置 SYSCTRL_DEBUG.TIM10012 为 0，则在调试状态时 TIM100/1/2 的计数器继续计数。

17.4. 寄存器列表

TIM10 寄存器基地址: TIM10_BASE: 0x4001 4400

表 17-5 TIM10 寄存器列表

寄存器名称	寄存器地址	寄存器描述
TIM10_CR1	TIM10_BASE+0x00	控制寄存器 1
TIM10_CR2	TIM10_BASE+0x04	控制寄存器 2
TIM10_SMCR	TIM10_BASE+0x08	从模式控制寄存器
TIM10_IER	TIM10_BASE+0x0C	中断使能寄存器
TIM10_ISR	TIM10_BASE+0x10	中断标志寄存器
TIM10_ICR	TIM10_BASE+0x18	中断标志清除寄存器
TIM10_EGR	TIM10_BASE+0x14	事件生成寄存器

TIM10_CNT	TIM10_BASE+0x24	计数寄存器
TIM10_PSC	TIM10_BASE+0x28	预分频寄存器
TIM10_ARR	TIM10_BASE+0x2C	自动重载寄存器

17.5. 寄存器描述

17.5.1. TIM10_CR1 控制寄存器 1

地址：请参见表 17-6 TIM10 寄存器列表
复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15	TOGEN	RW	TOG 引脚输出波形使能控制 0：TOGP、TOGN 均输出低电平 1：TOGP、TOGN 输出相反电平
14-12	RFU	-	保留位，请保持默认值
11	UIFREMAP	RW	UIF 状态位重映射使能控制 0：禁止重映射，TIM10_CNT[31]保持为 0 1：使能重映射，TIM10_CNT[31]等效于 TIM10_ISR.UIF
10-4	RFU	-	保留位，请保持默认值
3	OPM	RW	单次/连续计数模式控制 0：连续计数模式 1：单次计数模式
2	URS	RW	更新请求源配置 0：使能 UEV 时，所有以下事件都会产生更新中断 ● 计数器上溢出 ● 将 UG 位置 1 ● 通过从模式控制器生成的更新事件 1：使能 UEV 时，只有计数器上溢出会生成更新中断
1	UDIS	RW	更新禁止控制 0：使能 UEV 更新事件可通过以下事件生成： ● 计数器上溢出 ● 将 UG 位置 1 ● 通过从模式控制器生成的更新事件 1：禁止 UEV 不会生成更新事件。但如果将 UG 位置 1，或者从从模式控 制器接收到硬件复位，则会重新初始化计数器和预分频器。
0	CEN	RW	定时器运行控制 0：定时器停止 1：定时器运行

17.5.2. TIM10_CR2 控制寄存器 2

地址：请参见表 17-6 TIM10 寄存器列表
复位值：0x0000 0000

位域	位符号	权限	说明
31-7	RFU	-	保留位，请保持默认值
6-4	MMS	RW	主模式输出信号（TRGO）配置 000：复位信号，EGR.UG 用作触发输出(TRGO)。如果复位由触发输入生成，则 TRGO 上的信号相比实际复位会有延迟。 001：使能信号，CR0.EN 用作触发输出(TRGO)。该触发输出可用于同时启动多个定时器，或者控制在一段时间内使能从定时器。计数器使能信号由 EN 控制位与门控模式下的触发输入的逻辑与运算组合而成。当计数器使能信号由触发输 入控制时，TRGO 上会存在延迟，选择主/从模式时除外（请参见 SMCR.MSM 的说明）。 010：更新信号，选择更新事件作为触发输出(TRGO)。例如，主定时器可用作从定时器的预分频器。 011：更新信号，每当 TIM10 更新时输出一个脉冲。
3-0	RFU	-	保留位，请保持默认值

17.5.3. TIM10_SMCR 从模式控制寄存器

地址：请参见表 17-6 TIM10 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17	TRGIPOL	RW	触发输入信号（TRGI）极性选择 0：正相，高电平或上升沿有效 1：反相，低电平或下降沿有效
16	RSTIPOL	RW	计数值复位信号（RSTI）极性选择 0：正相，上升沿有效 1：反相，下降沿有效
15	RFU	-	保留位，请保持默认值
14-12	ETRFLT	RW	ETR 信号数字滤波电路采样时钟及采样点数配置 000:无滤波 001：F_{sample}=PCLK，N=2 010：F_{sample}=PCLK，N=4 011：F_{sample}=PCLK，N=6 100：F_{sample}=PCLK/4，N=4 101：F_{sample}=PCLK/4，N=6 110：F_{sample}=PCLK/16，N=4 111：F_{sample}=PCLK/16，N=6
11	MSM	RW	主/从模式配置 0：不执行任何操作 1：当前定时器的触发输入事件(TRGI)的动作被推迟，以

			使当前定时器与其从定时器实现完美同步（通过 TRGO）。
10-7	TRGISRC	RW	触发输入信号（TRGI）来源配置 0000：I2C1_SCL　　0111：TIM1_Trgo 0001：I2C2_SCL　　1000：TIM8_Trgo 0010：VC0_OUT 信号　　1001：TIM2_Trgo 0011：VC1_OUT 信号　　1010：TIM3_Trgo 0100：VC2_OUT 信号　　1011：TIM9_Trgo 0101：UART4_RXD　　1100：SPI2_NSS 0110：SPI1_NSS　　1111：TIM10_ETR 信号
6-3	RSTISRC	RW	计数值复位信号（RSTI）来源配置 0000：无复位信号　　0111：TIM1_Trgo 0001：I2C1_SCL　　1000：TIM8_Trgo 0010：I2C2_SCL　　1001：TIM2_Trgo 0011：VC0_OUT 信号　　1010：TIM3_Trgo 0100：VC1_OUT 信号　　1011：TIM9_Trgo 0101：VC2_OUT 信号　　1100：SPI2_NSS 0110：SPI1_NSS　　1111：TIM10_ETR 信号 注 1：在 RSTI 信号的有效边沿复位计数器并生成更新事件。
2-0	SMS	RW	从模式功能配置 000：禁止从模式 001：触发启动模式：在 TRGI 上升沿使能计数器 010：门控计数模式：在 TRGI 高电平对 PCLK 计数 011：外部计数模式：在 TRGI 上升沿计数器自增 1

17.5.4. TIM10_IER 中断使能寄存器

地址：请参见表 17-6 TIM10 寄存器列表

复位值：0x0000 0000

位域	名称	权限	功能描述
31-7	RFU	-	保留位，请保持默认值
6	TIE	RW	触发中断使能控制 0：禁止 1：使能
5-1	RFU	-	保留位，请保持默认值
0	UIE	RW	更新中断使能控制 0：禁止 1：使能

17.5.5. TIM10_ISR 中断标志寄存器

地址：请参见表 17-6 TIM10 寄存器列表

复位值：0x0000 0000

位域	名称	权限	功能描述

31-7	RFU	-	保留位，请保持默认值
6	TIF	RO	触发中断标志 0：未发生触发事件 1：已发生触发事件
5-1	RFU	-	保留位，请保持默认值
0	UIF	RO	更新中断标志 0：未发生更新事件 1：已发生更新事件

17.5.6. TIM10_ICR 中断标志清除寄存器

地址：请参见表 17-6 TIM10 寄存器列表
复位值：0x0000 0041

位域	名称	权限	功能描述
31-7	RFU	-	保留位，请保持默认值
6	TIF	R1W0	触发标志清除 W0：清除触发标志 W1：无功能
5-1	RFU	-	保留位，请保持默认值
0	UIF	R1W0	更新标志清除 W0：清除计数器更新标志 W1：无功能

17.5.7. TIM10_EGR 事件生成寄存器

地址：请参见表 17-6 TIM10 寄存器列表
复位值：0x0000 0000

位域	名称	权限	功能描述
31-7	RFU	-	保留位，请保持默认值
6	TG	RW	此位由软件置 1 以生成事件，并由硬件自动清零 0：无功能 1：软件生成触发事件
5-1	RFU	-	保留位，请保持默认值
0	UG	RW	该位可通过软件置 1 以生成事件，并由硬件自动清零 0：无功能 1：重新初始化计数器并生成寄存器更新事件。请注意，预分频器的计数器也将清零，但预分频比不受影响。

17.5.8. TIM10_CNT 计数寄存器

地址：请参见表 17-6 TIM10 寄存器列表
复位值：0x0000 0000

位域	位符号	权限	说明

31	UIFCPY	RW	根据 TIM10_CR0 寄存器中 UIFREMAP 位域的值，本位域表 示不同的含义： UIFREMAP=0，本位域保留，读为 0 UIFREMAP=1，本位域表示 TIM10_ISR 寄存器的 UIF 位的只读副本
30-16	RFU	-	保留位，请保持默认值
15-0	CNT	RW	定时器计数值

17.5.9. TIM10_PSC 预分频寄存器

地址：请参见表 17-6 TIM10 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	PSC	RW	预分频器的值 计数器时钟频率 CK_CNT 等于 f_{CK_PSC} / (PSC[15-0] + 1)

17.5.10. TIM10_ARR 自动重载寄存器

地址：请参见表 17-6 TIM10 寄存器列表

复位值：0x0000 FFFF

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	ARR	RW	定时器重载值

18. 通用异步收发器（USART）

18.1. 概述

内部集成通用异步收发器 (USART)，支持异步全双工模式、同步模式和单线半双工模式，支持多机通信；

可编程数据帧结构，可以通过小数波特率发生器提供宽范围的波特率选择。

18.2. USART特性

- 可编程数据帧结构
  - 数据字长：8、9 位，MSB / LSB 可控
  - 校验位：无校验、奇校验、偶校验
  - 停止位长度：1、1.5、2 位
- 16 位整数、4 位小数波特率发生器
- 可配置为 16 倍， 8 倍和 4 倍过采样，从而在速度容差与时钟容差之间取得最佳平衡
- 支持异步全双工、同步全双工
- 支持多机通信，自动地址识别
- 支持 LIN 模式
- 错误检测：奇偶校验错误、帧结构错误
- 10 个带中断标志的中断源
- 支持 DMA

18.3. 功能描述

18.3.1. 功能框图

图 18-1 USART 功能框图




表 18-1 USART 端口说明

工作模式	UART 引脚	作用
异步全双工	UARTx_TXD	数据串行输出
	UARTx_RXD	数据串行输入
同步全双工	UARTx_TXD	数据串行输出

	UARTx_RXD	数据串行输入
	UARTx_CK	时钟信号输出

18.3.2. 功能实现

表 18-2 USART功能

模式或功能	USART 1/2/3	UART 4/5
数据长度	8 和 9 位	
MSB / LSB 可控	√	√
支持奇偶校验	√	√
支持连续接收的异步通讯	√	√
支持 DMA 的异步通讯	√	X
单线半双工模式	√	X
多机通讯	√	X
同步通讯	√	X
LIN 模式	√	X

18.3.3. 异步模式

18.3.3.1. 数据帧格式

在 USART 异步通信中，数据是以数据帧的形式发送和接收的，一帧数据包括一个起始位、一个数据域、一个可选的校验位和宽度可编程的停止位。

起始位

起始位长度固定为 1 位，一般选择下降沿作为起始位的判定方式，低电平方式判定起始位主要应用于低功耗模式。

数据域

数据字长可以设置为 8 位或 9 位，通过控制寄存器 USARTx_CR0 的 CHLEN 位域来配置。

当禁止奇偶校验时（设置 USARTx_CR0.PARITYEN 为 0），数据字长可以设置为 8 位或 9 位；

当使能奇偶校验时（设置 USARTx_CR0.PARITYEN 为 1），数据字长必须设置为 9 位，如果字符长度设置为 8 位，PARITYEN 位域会自动清零。

数据位传输顺序可选择 MSB 或 LSB 在前，通过控制寄存器 USARTx_CR0 的 MSBF 位域来选择。

校验位

校验方式支持偶校验和奇校验，具体通过控制寄存器 USARTx_CR0 的 PARITY 位域来选择。

奇校验：校验位使一帧数据中数据位和校验位中“1”的总数为奇数。

偶校验：校验位使一帧数据中数据位和校验位中“1”的总数为偶数。

停止位

停止位长度可以配置为 1、1.5 或 2 位，具体通过控制寄存器 USARTx_CR0 的 STOP 位域来配置。

表 18-3 数据帧结构

USARTx_CR0.CHLEN	USARTx_CR0.PARITYEN	数据帧
0	X	起始位+8 位数据+停止位

1	0	起始位+9 位数据+停止位
1	1	起始位+8 位数据+奇偶校验位+停止位

18.3.3.2.小数波特率发生器

波特率的产生

USART 的接收和发送波特率是相同的，由同一个波特率发生器产生。

波特率发生器支持 16 倍采样、8 倍采样、4 倍采样模式，具体的采样模式通过控制寄存器 USARTx_CR0 的 OVER 位域来选择。

1. OVER = 00，设置 16 倍采样，波特率计算公式：

BaudRate = PCLK / (16×BRRI + BRRF)

PCLK 是 USART 的传输时钟

BRRI（USARTx_BRRI［15:0］），是波特率计数器的整数部分，可设置范围为 1 ~ 65535。

BRRF（USARTx_BRRF［3:0］），是波特率计数器的小数部分，可设置范围为 0 ~ 15。

例 1：

当传输时钟 PCLK 的频率为 24MHz 时，设置 BRRI = 156（即 USARTx_BRRI = 0x9C），BRRF = 4（即 USARTx_BRRF = 0x04），则：

BaudRate = 24000000 / (16×156 + 4) = 9600 bps

例 2：

当传输时钟 PCLK 的频率为 24MHz 时，要求配置 BaudRate = 115200 bps，计算

16×BRRI + BRRF = 24000000 / 115200 = 208.33

则：

BRRI = 208.33 / 16 = 13.02，最接近的整数是：13（0x0D）

BRRF = 0.02×16 = 0.32，最接近的整数是：0（0x00）

即需要设置 USARTx_BRRI 为 0x0D，USARTx_BRRF 为 0x00

此时，实际波特率 BaudRate = 115384.62 bps，误差率为 0.16%

2. OVER = 01，设置 8 倍采样，波特率计算公式：

BaudRate = PCLK / (8×BRRI)

波特率设置示例

下表列举了常用 MCU 频率时，波特率计数寄存器的设定值及波特率误差。

表 18-4 PCLK 为 4MHz 波特率设置示例（OVER = 0）

波特率（bps）	BRRI	BRRF	实际波特率	误差率
4800	52	1	4801.92	0.04%
9600	26	1	9592.33	-0.08%
14400	17	6	14388.49	-0.08%
19200	13	0	19230.77	0.16%
38400	6	8	38461.54	0.16%
56000	4	7	56338.03	0.60%
57600	4	5	57971.01	0.64%
115200	2	3	114285.71	-0.79%
256000	1	0	250000	-2.34%

表 18-5 PCLK 为 8MHz 波特率设置示例（OVER = 0）

波特率（bps）	BRRI	BRRF	实际波特率	误差率
4800	104	3	4799.04	-0.02%
9600	52	1	9603.84	0.04%
14400	34	12	14388.49	-0.08%
19200	26	1	19184.65	-0.08%
38400	13	0	38461.54	0.16%
56000	8	15	55944.06	-0.10%
57600	8	11	57553.96	-0.08%
115200	4	5	115942.03	0.64%
500000	1	0	500000	0.00%

表 18-6 PCLK 为 16MHz 波特率设置示例（OVER = 0）

波特率（bps）	BRRI	BRRF	实际波特率	误差率
4800	208	5	4800.48	0.01%
9600	104	3	9598.08	-0.02%
14400	69	7	14401.44	0.01%
19200	52	1	19207.68	0.04%
38400	26	1	38369.30	-0.08%
56000	17	14	55944.06	-0.10%
57600	17	6	57553.96	-0.08%
115200	8	11	115107.91	-0.08%
1000000	1	0	1000000	0.00%

表 18-7 PCLK 为 24MHz 波特率设置示例（OVER = 0）

波特率（bps）	BRRI	BRRF	实际波特率	误差率
4800	312	8	4800.00	0.00%
9600	156	4	9600.00	0.00%
14400	104	3	14397.12	-0.02%
19200	78	2	19200.00	0.00%
38400	39	1	38400.00	0.00%
56000	26	13	55944.06	-0.10%
57600	26	1	57553.96	-0.08%
115200	13	0	115384.62	0.16%
1500000	1	0	1500000	0.00%

表 18-8 PCLK 为 32MHz 波特率设置示例（OVER = 0）

波特率（bps）	BRRI	BRRF	实际波特率	误差率
4800	416	11	4799.76	0.00%
9600	208	5	9600.96	0.01%
14400	138	14	14401.44	0.01%
19200	104	3	19196.16	-0.02%
38400	52	1	38415.37	0.04%
56000	35	11	56042.03	0.08%
57600	34	12	57553.96	-0.08%
115200	17	6	115107.91	-0.08%
2000000	1	0	2000000	0.00%

表 18-9 PCLK 为 48MHz 波特率设置示例（OVER = 0）

波特率（bps）	BRRI	BRRF	实际波特率	误差率
4800	625	0	4800.00	0.00%
9600	312	8	9600.00	0.00%
14400	208	5	14401.44	0.01%
19200	156	4	19200.00	0.00%
38400	78	2	38400.00	0.00%
56000	53	9	56009.33	0.02%
57600	52	1	57623.05	0.04%
115200	26	1	115107.91	-0.08%
3000000	1	0	3000000	0.00%

18.3.3.3.发送控制

数据发送

设置 USARTx_CR0.TXEN 为 1 使能发送电路。将数据写入 USARTx_TDR 寄存器后，数据会被硬件转移到发送移位寄存器，发送移位寄存器将数据从最低位开始串行移出。

发送中断

在发送控制环节，存在 USARTx_ISR.TXE、USARTx_ISR.TC 和 USARTx_ISR.TXBUSY 三个标志位，其中，USARTx_ISR.TXE 和 USARTx_ISR.TC 可以产生中断请求。

当数据被硬件转移到发送移位寄存器后，发送缓冲器空中断标志位 USARTx_ISR.TXE 会被硬件置位，表示 USARTx_TDR 寄存器已空，此时允许对 USARTx_TDR 寄存器写入新的待发送数据。在对 USARTx_TDR 寄存器写入数据的同时，USARTx_ISR.TXE 标志位会被自动清零。如果此时发送移位寄存器中尚有未发送完成的数据，那么新写入的数据会在 USARTx_TDR 寄存器中暂存，在当前数据发送完成后，USARTx_TDR 寄存器中的数据会被硬件转移到发送移位寄存器中继续发送。

当发送移位寄存器中的数据帧发送完成后，发送完成中断标志位 USARTx_ISR.TC 会被硬件置位，表示已经发送完成一帧数据。

当发送移位寄存器中的数据帧发送完成后，如果 USARTx_TDR 寄存器中没有待发送的数据（即 USARTx_ISR.TXE = 1），USART 发送忙标志位 USARTx_ISR.TXBUSY 会被硬件清零，表示 USARTx_TDR 寄存器和发送移位寄存器中的数据已经发送完毕。


在用户应用中，在关闭 USART 之前，建议查询 USARTx_ISR.TXBUSY 标志位是否已经清零，确保数据已全部发送完成，避免数据丢失。

USARTx_ISR.TXE 标志位和 USARTx_ISR.TC 标志位置位是由硬件产生，均可以产生中断请求，分别由中断允许位 USARTx_IER.TXE 和 USARTx_IER.TC 控制是否产生。

在 USART 中断服务程序中，通过读取 USARTx_ISR.TXE 和 USARTx_ISR.TC 标志位判定中断源，退出中断服务程序之前应该清除对应的标志位，以避免重复进入中断服务程序。

USART 发送控制环节的时序图如下图所示：

图 18-2 异步工作模式发送控制时序（发送两个字节数据）



18.3.3.4.接收控制

数据接收

清除连续接收次数计数器 UARTx_RCNT，设置连续接受次数配置寄存器 UARTx_RCNTCFG 为 x（1<=x<=8），设置 UARTx_CR1.RXEN 为 1 使能接收电路。当接收器侦测到起始位后，开始接收数据，接收期间，数据从最低位或最高位开始串行移入接收移位寄存器，并行转移到 UARTx_RDR0 寄存器，此时数据可以被读出。

当接收数据从移位寄存器转移到 UARTx_RDR 寄存器后，连续接收次数计数器 UARTx_RCNT 会自动加一，接收完成中断标志位 UARTx_ISR.RC 会被硬件置位，表示已经完成一帧数据的接收，假如连续接收次数计数器 UARTx_RCNT 等于连续接受次数配置寄存器 UARTx_RCNTCFG，连续接收完成中断标志位 UARTx_ISR.RCONT 会被硬件置位，表示接收完一组数据。用户程序中，一旦检测到 UARTx_ISR.RCONT 标志位为 1，应尽快读取 UARTx_RDR0 到 UARTx_RDRx 寄存器，并清除 UARTx_ISR.RCONT 标志位和 UARTx_RCNT。如果未及时读取 UARTx_RDR0 到 UARTx_RDRx 寄存器，新接收的数据会覆盖 UARTx_RDRx 寄存器中的数据，造成数据丢失。

在接收一个数据帧时，会自动进行奇偶校验，若检测到奇偶校验错误，UARTx_ISR.PE 标志位会被硬件置位，表示奇偶校验出错。

在接收一个数据帧时，如果在预期时间内未识别到正确的停止位，则判定发生帧结构错误，UARTx_ISR.FE 标志位会被硬件置位。

接收中断

在接收控制环节，存在 USARTx_ISR.RC、USARTx_ISR.PE 和 USARTx_ISR.FE 三个标志位，且均可以产生中断请求。

当接收数据从移位寄存器转移到 USARTx_RDR 寄存器后，接收完成中断标志位 USARTx_ISR.RC 会被硬件置位，表示已经完成一帧数据的接收。用户程序中，一旦检测到 USARTx_ISR.RC 标志位为 1，应尽快读取 USARTx_RDR 寄存器，并清除 USARTx_ISR.RC 标志位。如果未及时读取 USARTx_RDR 寄存器，新接收的数据会覆盖 USARTx_RDR 寄存器中的数据，造成数据丢失。

若奇偶校验使能，在接收一个数据帧时，会自动进行奇偶校验，若检测到奇偶校验错误，USARTx_ISR.PE 标志位会被硬件置位，表示奇偶校验出错。

在接收一个数据帧时，如果在预期时间内未识别到正确的停止位，则判定发生帧结构错误，USARTx_ISR.FE 标志位会被硬件置位。


USARTx_ISR.RC、USARTx_ISR.PE 和 USARTx_ISR.FE 标志位置位是由硬件产生，均可以产生中断请求，分别由中断允许位 USARTx_IER.RC、USARTx_IER.PE 和 USARTx_IER.FE 控制是否产生。

在 USART 中断服务程序中，通过读取 USARTx_ISR.RC、USARTx_ISR.PE 和 USARTx_ISR.FE 标志位以判定中断源，退出中断服务程序之前应清除对应的标志位，以避免重复进入中断服务程序。

在用户应用中，在关闭 USART 之前，建议检查 USARTx_ISR.RC 标志位是否已经置 1，确保数据已全部接收完成，避免数据丢失。

USART 接收控制环节的时序图如下图所示：

图 18-3 异步工作模式接收控制时序（接收两个字节数据）



噪声错误

当在接收帧中检测到噪声时，在 USARTx_ISR.RC 标志位的上升沿 USARTx_ISR.NE 标志位被硬件置位，无效数据从移位寄存器转移到 USARTx_RDR 寄存器。如果设置 USARTx_IER.NE 为 1，将产生噪声中断，设置 USARTx_ICR.NE 为 0，可清除噪声标志。注意噪声错误仅在 16 倍采样或 8 倍采样时有效。

表 18-10 通过采样数据进行噪声检测

采样值	NE 状态	接收的位值
000	0	0
001	1	0
010	1	0
011	1	1
100	1	0
101	1	1
110	1	1
111	0	1

溢出错误

如果 USARTx_ISR.RC 标志位还没有清零，又接收到一个字符，则发生溢出错误，USARTx_ISR.ORE 标志位会被硬件 置位。发生溢出错误后，新接收的数据会覆盖 USARTx_RDR 寄存器中的数据，造成数据丢失。

如果设置 USARTx_IER.ORE 为 1，将产生溢出中断，设置 USARTx_ICR.ORE 为 0，可清除溢出标志。

间隔段帧

当 USART 接收到间隔段帧时，USARTx_ISR.RXBRK、USARTx_ISR.RC 和 USARTx_ISR.FE 标志都会置位，USARTx_RDR 寄存器接收到 0，如果使能相应的中断，将产生对应的中断请求。

空闲帧

每当接收完成一个字符时，才会启动空闲字符检测。当检测到空闲字符时，RXIDLE 标志置位，如果使能相应的中断， 将产生中断请求。

18.3.4. 同步模式

USART 允许用户以主模式方式控制双向同步串行通讯。在该模式下，USARTx_CK 引脚输出同步移位时钟信号，USARTx_TXD 引脚进行数据的发送，USARTx_RXD 引脚进行数据的接收。

设置控制寄存器 USARTx_CR0 的 SYNC 位域为 1，使 USART 工作于同步全双工模式。

在起始位和停止位期间，CK 脚上没有时钟脉冲。根据 USART_CR0 寄存器中 LBCL 位的状态，决定在最后一个有效数据位期间产生或不产生时钟脉冲。USART_CR0 寄存器的 CPOL 位允许用户选择时钟极性，USART_CR0 寄存器上的 CPHA 位允许用户选择外部时钟的相位。

在总线空闲期间，实际数据到来之前以及发送断开符号的时候，外部 CK 时钟不被激活。 同步模式时，USART 发送器和异步模式里工作一模一样。但是因为 CK 是与 TX 同步的(根据 CPOL 和 CPHA)，所以 TX 上的数据是随 CK 同步发出的。 同步模式的 USART 接收器工作方式与异步模式不同。如果 RXEN=1，数据在 CK 上采样(根据 CPOL 和 CPHA 决定在上升沿还是下降沿)，不需要任何的过采样。但必须考虑建立时间和持续时间(取决于波特率，1/16 位时间)。


注：

CK 脚同 TX 脚一起联合工作。因而，只有在使能了发送器(TXEN＝1)，并且发送数据时(写入数 据至 USART_DR 寄存器)才提供时钟。这意味着在没有发送数据时是不可能接收一个同步数据的。 LBCL,CPOL 和 CPHA 位的正确配置，应该在发送器和接收器都被禁止时；当使能了发送器或接收器时，这些位不能被改变。

建议在同一条指令中设置 TXEN 和 RXEN，以减少接收器的建立时间和保持时间。

USARTx_CR1.ADDREN 必须清零。

图 18-4 USART同步传输示意图



18.3.4.1.波特率设置

同步模式与异步模式相同，详见“18.3.3.2 小数波特率发生器”

18.3.4.2.数据收发时钟时序

图 18-5 USART数据时钟时序示例（CHLEN = 0）





图 18-6 USART数据时钟时序示例（CHLEN =1）



18.3.5. 多机通信

USART 支持多机通信方式。在该模式下，USART 总线上有一个主机和多台从机，每个从机有唯一的从机地址，通信时主机会先发送地址帧对从机寻址，只有地址匹配的从机才被激活，接收随后主机发送的数据帧。

主机发送

多机通信模式下，主机需将帧数据长度设置为 9 位，并禁止奇偶校验。

USARTx_TDR.TDR 的最高位决定主机发送地址帧还是数据帧，USARTx_TDR[8] 为 1 表示主机发送的是地址帧，USARTx_TDR[8] 为 0 表示主机发送的是数据帧。

从机接收

多机通信模式下，从机需将帧数据长度设置为 9 位，并禁止奇偶校验，同时设置 USARTx_CR1.ADDREN 为 1，使能从机地址识别，从机硬件自动检测主机发送的地址与本机地址是否匹配。

如果地址匹配，从机会将接收到的地址帧保存到 USARTx_RDR 寄存器中，USARTx_ISR.RC 标志位被硬件置位，同时 USARTx_ISR.SLVMATCH 标志位被硬件置位，从机接收随后主机发送的数据帧。通信过程中，从机需要：

1. 应用程序在接收完成中断 RC 里查询 USARTx_RDR[8]，以判断接收到的是地址帧还是数据帧。
2. 从机在发送数据帧时，需要将 USARTx_TDR[8] 设置为 0，以避免被其他从机当作地址帧。

如果地址不匹配，从机不会接收主机发送的数据帧，也不产生接收完成中断，已置位的 USARTx_ISR.SLVMATCH 标志位将被硬件清零。

从机地址与地址掩码

从机地址由 USARTx_ADDR 寄存器配置，从机地址应配置为唯一。USARTx_MASK 寄存器是地址掩码，USARTx_MASK［7:0］中为‘1’的位对应的从机地址位参与从机地址匹配运算，为‘0’的位对应的从机地址位 则不参与从机地址匹配运算。

当 USARTx_MASK［7:0］中全部位设置为‘1’时，即向 USARTx_MASK 寄存器写入 0xFF，则从机地址的 8 位地址 位全部参与从机地址匹配，主机能唯一识别到从机。

当 USARTx_MASK［7:0］中部分位设置为‘0’时，对应的从机地址位不参与从机地址匹配，用以实现多个从机响 应主机发出的同一地址帧，即主机对多个从机同时寻址。

例 1：

对从机 A 设置：USARTx_ADDR = 0xA0，USARTx_MASK = 0xFE

对从机 B 设置：USARTx_ADDR = 0xA1，USARTx_MASK = 0xFE

对从机 C 设置：USARTx_ADDR = 0xA2，USARTx_MASK = 0xFC

对从机 D 设置：USARTx_ADDR = 0xA3，USARTx_MASK = 0xFC

对从机 E 设置：USARTx_ADDR = 0xA5，USARTx_MASK = 0xFF

主机发送 0xA0 或 0xA1 地址帧时，可以寻址从机 A、从机 B、从机 C、从机 D

主机发送 0xA2 或 0xA3 地址帧时，可以寻址从机 C、从机 D

主机发送 0xA4 地址帧时，没有从机被寻址

主机发送 0xA5 地址帧时，可以寻址从机 E

广播地址


多机通信中，地址 0xFF 被定义为广播地址，主机发送广播地址帧时，所有地址的从机都被寻址。

18.3.6. LIN模式

通过将 USARTx_CR2 寄存器中的 LIN 位域设置为 1 来选择 LIN 模式。在 LIN 模式下，必须将 USARTx_CR0 寄存器 中的 SYNC、STOP 和 PARITY 位清零。

LIN 的一帧 (Frame) 数据包含帧头 (Header) 和应答 (Response) 两部分。主机任务负责发送帧头，从机任务接收 帧头并对帧头所包含信息进行解析，并对帧头作出反应 (接收 / 发送 / 忽略应答部分)。LIN 的帧格式如下图所示：

图 18-7 LIN的帧格式



间隔场低电平最少 13 个 bit

同步场为 1 个字节 0x55

标识符场为 1 个字节 PID

数据场 N+1 个字节 D0~Dn

校验长为 1 个字节 sum

18.3.6.1.LIN 发送

同步间隔段的发送

同步间隔段表示一帧数据的开始，LIN 间隔段的比特数量由 USARTx_TDR.TDR 设置，注意同步间隔是至少持续 13 位(以主机节点的位速率为准)的显性电平。

同步段的发送

向 USARTx_TDR 寄存器中写入 0x55，将发送同步段。

标识符 ID 的发送

标识符 ID 段的前 6 位是帧 ID，加上两个奇偶校验位后称作标识符 ID。根据校验公式计算帧 ID 对应的奇偶校验位，然后将标识符 ID 写入 USARTx_TDR 寄存器，将发送标识符 ID。

18.3.6.2.LIN 接收

间隔段的检测

使能 LIN 模式后，将激活间隔段检测电路。通过控制寄存器 USARTx_CR2.BRKL 位域设置接收间隔段的长度阈值。

使能接收电路后，硬件开始监测 RXD 引脚输入的起始信号。检测到起始位后，电路会对接下来的位进行采样，当检测到 RXD 通信线低电平宽度大于等于 BRKL 位域设定的间隔段长度阈值，且其后跟随间隔符，则 USARTx_ISR. RXBRK 标志位会被硬件置位，表示间隔段接收完成。如果 USARTx_IER.RXBRK 为 1，则会产生中断请求。

如果在设定的间隔段长度阈值之前，已经采样到高电平，则间隔段检测电路会取消当前检测，并重新搜索起始位。

LIN 模式下，当发生帧结构错误时，接收器立即停止，直到间隔段检测电路接收到“1”（间隔段不完整）或接收到间隔符（检测到间隔段）。

间隔段检测时，帧结构错误标志位 USARTx_ISR.FE 会被硬件置位，清除 USARTx_ISR.RXBRK 标志位的同时，需要清除 USARTx_ISR.FE 标志，并读取 USARTx_RDR 寄存器，以确认接收到的数据为 0x00。

18.3.7. 利用DMA通讯

18.3.7.1.DMA 发送

使用 DMA 进行发送，可以通过设置 USARTx_CR2.DMAT 位激活。当 USARTx_CR0.TXEN 位被置为’1’

时，DMA 就从指定的 SRAM 区传送数据到 USART_TDR 寄存器。为 USART 的发送分配一个 DMA

通道的步骤如下(x 表示通道号)：

1. 在 DMA 控制寄存器上将 USART_TDR 寄存器地址配置成 DMA 传输的目的地址。在每个 TXE

事件后，数据将被传送到这个地址。

2. 在 DMA 控制寄存器上将存储器地址配置成 DMA 传输的源地址。在每个 TXE 事件后，将从

此存储器区读出数据并传送到 USART_TDR 寄存器。

3. 在 DMA 控制寄存器中配置要传输的总的字节数。

4. 在 DMA 寄存器上配置通道优先级。

5. 根据应用程序的要求，配置在传输完成一半还是全部完成时产生 DMA 中断。

6. 在 DMA 寄存器上激活该通道。


当传输完成 DMA 控制器指定的数据量时，DMA 控制器在该 DMA 通道的中断向量上产生一中断。

在发送模式下，当 DMA 传输完所有要发送的数据时，DMA 控制器设置 DMA_ISR 寄存器的 TCIF

标志；监视 USART_ISR.TC 标志可以确认 USART 通信是否结束，这样可以在关闭

USART 或进入停机模式之前避免破坏最后一次传输的数据；软件需要先等待 USARTx_ISR.TXE=1，再等待 USARTx_ISR.TC=1。

图 18-8 USART DMA 发送时序示意图



18.3.7.2.DMA 接收

可以通过设置 USART_CR2.DMAR 位激活使用 DMA 进行接收，每次接收到一个字节，

DMA 控制器就就把数据从 USART_RDR 寄存器传送到指定的 SRAM 区(参考 DMA 相关说明)。为

USART 的接收分配一个 DMA 通道的步骤如下(x 表示通道号)：

1. 通过 DMA 控制寄存器把 USART_RDR0 寄存器地址配置成传输的源地址。在每个 RC 事件

后，将从此地址读出数据并传输到存储器。

2. 通过 DMA 控制寄存器把存储器地址配置成传输的目的地址。在每个 RC 事件后，数据将

从 USART_RDR0 传输到此存储器区。

3. 在 DMA 控制寄存器中配置要传输的总的字节数。

4. 在 DMA 寄存器上配置通道优先级。。


5. 根据应用程序的要求配置在传输完成一半还是全部完成时产生 DMA 中断。

6. 在 DMA 控制寄存器上激活该通道。

当接收完成 DMA 控制器指定的传输量时，DMA 控制器在该 DMA 通道的中断矢量上产生一中断。

注意：使用 DMA 模式时，USARTx_RCNTCFG 必须设置为 1。

图 18-9 USART DMA 接收示意图



18.3.8. USART低功耗模式

当系统进入深度休眠模式后，高速时钟会停止运行，UART 不会接收数据。此时，仍可通过 GPIO 中断唤醒 MCU，实现在深度休眠模式下接收数据，参考配置步骤如下：

1. 使能 UARTx_RXD 对应引脚的 GPIO 下降沿中断；
2. 使能 UART 接收（即设置 UARTx_CR0.RXEN 为 1）；
3. 进入深度休眠模式；
4. 等待主机发送数据，产生 GPIO 下降沿中断，唤醒 MCU；
5. 关闭 RXD 对应引脚的 GPIO 中断功能，等待 RXD 接收完成。

18.3.9. USART中断

USART 控制器支持 10 个中断源，当 USART 中断触发事件发生时，中断标志位会被硬件置位，如果设置了对应的中断使能控制位，将产生中断请求。

一个 USART 模块使用一个相同的系统 USART 中断，USART 中断是否产生中断跳转由嵌套向量中断控制器 (NVIC) 的中断使能设置寄存器 NVIC_ISER 的相应位控制。

在用户 USART 中断服务程序中，应查询相关 USART 中断标志位，以进行相应的处理，在退出中断服务程序之前，要清除该中断标志位，避免重复进入中断程序。

表 18-11 中断源的标志位、中断使能位、中断标志清除位或清除方法

中断事件	中断标志位	中断使能位	标志清除方法
发送缓冲器空	ISR.TXE	IER.TXE	写 USARTx_TDR 寄存器
发送完成	ISR.TC	IER.TC	写 0 到 ICR.TC
接收完成	ISR.RC	IER.RC	写 0 到 ICR.RC
空闲字符接收完成	ISR.RXIDLE	IER.RXIDLE	写 0 到 ICR.RXIDLE
间隔段接收完成	ISR.RXBRK	IER.RXBRK	写 0 到 ICR.RXBRK
帧结构错误	ISR.FE	IER.FE	写 0 到 ICR.FE
奇偶校验错误	ISR.PE	IER.PE	写 0 到 ICR.PE
噪声标志	ISR.NE	IER.NE	写 0 到 ICR.NE
溢出错误	ISR.ORE	IER.ORE	写 0 到 ICR.ORE
连续接收完成标志位	ISR.RCONT	IER.RCONT	写 0 到 ICR.RCONT

18.3.10. USART寄存器列表

USART1 基地址：USART1_BASE = 0x4001 1000
USART2 基地址：USART2_BASE = 0x4000 4400
USART3 基地址：USART3_BASE = 0x4000 4800
UART4 基地址： USART4_BASE = 0x4000 4C00
UART5 基地址： USART5_BASE = 0x4000 5000

表 18-12 USART 寄存器列表

寄存器名称	寄存器地址	寄存器描述
USARTx_CR0	USARTx_BASE + 0x00	控制寄存器 0
USARTx_CR1	USARTx_BASE + 0x04	控制寄存器 1
USARTx_IER	USARTx_BASE + 0x08	中断使能寄存器
USARTx_BRRI	USARTx_BASE + 0x0C	波特率计数器整数部分寄存器
USARTx_BRRF	USARTx_BASE + 0x10	波特率计数器小数部分寄存器
USARTx_ISR	USARTx_BASE + 0x1C	中断标志寄存器
USARTx_ICR	USARTx_BASE + 0x20	中断标志清除寄存器
USARTx_TDR	USARTx_BASE + 0x28	发送数据寄存器
USARTx_ADDR	USARTx_BASE + 0x30	从机地址寄存器
USARTx_MASK	USARTx_BASE + 0x34	从机地址掩码寄存器
USARTx_CR2	USARTx_BASE + 0x38	控制寄存器 2
USARTx_RCNTCFG	USARTx_BASE + 0x40	连续接收次数配置寄存器
USARTx_RCNT	USARTx_BASE + 0x44	连续接收次数
USARTx_RDR0	USARTx_BASE + 0x50	连续接收数据寄存器 0
USARTx_RDR1	USARTx_BASE + 0x54	连续接收数据寄存器 1
USARTx_RDR2	USARTx_BASE + 0x58	连续接收数据寄存器 2
USARTx_RDR3	USARTx_BASE + 0x5C	连续接收数据寄存器 3
USARTx_RDR4	USARTx_BASE + 0x60	连续接收数据寄存器 4
USARTx_RDR5	USARTx_BASE + 0x64	连续接收数据寄存器 5
USARTx_RDR6	USARTx_BASE + 0x68	连续接收数据寄存器 6
USARTx_RDR7	USARTx_BASE + 0x6C	连续接收数据寄存器 7

18.3.11. USART寄存器描述

18.3.11.1. USARTx_CR0 控制寄存器 0

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17	CPOL	RW	时钟极性 在同步模式下，可以用该位选择 SLCK 引脚上时钟输出的极性。和 CPHA 位一起配合来产生需要 的时钟/数据的采样关系 0：总线空闲时 CK 引脚上保持低电平； 1：总线空闲时 CK 引脚上保持高电平。
16	CPHA	RW	时钟相位 在同步模式下，可以用该位选择 SLCK 引脚上时钟输出的相位。和 CPOL 位一起配合来产生需要 的时钟/数据的采样关系 0：在时钟的第一个边沿进行数据捕获； 1：在时钟的第二个边沿进行数据捕获。
15	LBCL	RW	最后一位时钟脉冲 在同步模式下，使用该位来控制是否在 CK 引脚上输出最后发送的那个数据字节(MSB)对应的时钟脉冲 0：最后一位数据的时钟脉冲不从 CK 输出； 1：最后一位数据的时钟脉冲会从 CK 输出。 注意：最后一个数据位就是第 8 或者第 9 个发送的位(根据 USART_CR0 寄存器中的 CHLEN 位所定 义的 8 或者 9 位数据帧格式)。
14	SYNC	RW	传输同步异步模式设置 0：工作于异步模式 1：工作于同步模式 注：LIN 模式下，必须保持该控制位为 0。
13-11	RFU	-	保留位，请保持默认值
10-9	OVER	RW	采样方式设置 00：16 倍采样，Baud=PCLK/(BRRI×16+BRRF) 01：8 倍采样，Baud= PCLK /(BRRI×8) 10：4 倍采样，Baud= PCLK /(BRRI×4) 11：保留 注：当 BRRF 为非零值，自动采用 16 倍采样。
8	RFU	-	保留位，请保持默认值
7	MSBF	RW	数据帧高低位顺序选择 0：最低有效位 LSB 收发在前 1：最高有效位 MSB 收发在前
6	CHLEN	RW	字符长度

			0：8bit 1：9bit 注：如果使能奇偶校验，则字符的最后 1Bit 为奇偶校验位。
5-4	STOP	RW	停止位长度设置 00：1 位 01：1.5 位 10：2 位 11：保留 注 1：同步模式下 STOP 位必须清零； 注 2：LIN 模式下 STOP 位必须清零。
3	PARITY EN	RW	奇偶校验使能 0：禁止 1：使能 注：当字符长度为 8bit 时，奇偶校验使能自动清零。
2	PARITY	RW	奇偶校验选择 0：偶校验 1：奇校验
1	RXEN	RW	接收电路使能控制 0：禁止 1：使能
0	TXEN	RW	发送电路使能控制 0：禁止 1：使能

18.3.11.2. USARTx_CR1 控制寄存器 1

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17-15	RXSRC	RW	RXD 输入信号来源配置 000：USARTx_RXD 引脚 001：VC0_OUT 010：VC1_OUT 其他：保留
14-6	RFU	-	保留位，请保持默认值
5	TXINV	RW	TXD 引脚输出信号反相控制 0：TXD 引脚输出正相信号 1：TXD 引脚输出反相信号
4	RXINV	RW	RXD 引脚输入信号反相控制 0：RXD 引脚信号直接送入接收电路 1：RXD 引脚信号反相送入接收电路
3-1	RFU	-	保留位，请保持默认值
0	ADDREN	RW	从机地址识别使能控制 0：禁止 1：使能

18.3.11.3. USARTx_CR2 控制寄存器 2

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	名称	权限	功能描述
31-4	RFU	-	保留位，请保持默认值
3	DMAT	RW	DMAT 使能发送 0：禁止发送时的 DMA 模式 1：使能发送时的 DMA 模式
2	DMAR	RW	DMAR 使能接收 0：禁止接收时的 DMA 模式 1：使能接收时的 DMA 模式
1	BRKL	RW	LIN 模式，接收间隔段的长度阈值 0：10bit 1：11bit
0	LIN	RW	LIN 工作模式使能 0：工作于 USART 模式 1：工作于 LIN 模式

18.3.11.4. USARTx_BRRI 波特率计数器整数部分寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值： 0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	BRRI	RW	波特率计数器整数部分

18.3.11.5. USARTx_BRRF 波特率计数器小数部分寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-4	RFU	-	保留位，请保持默认值
3-0	BRRF	RW	波特率计数器小数部分

18.3.11.6. USARTx_TDR 发送数据寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-11	RFU	-	保留位，请保持默认值
10	BREAK	WO	发送间隔段帧 0：发送正常数据 1：发送间隔段帧 注： LIN 模式的间隔段长度由 USARTx_TDR[8:0]的值决定； USART 模式的间隔段长度由 USART 字长决定。
9	IDLE	WO	发送空闲帧 0：发送正常数据 1：发送空闲帧 注 1：空闲帧长度由 USART 字长决定; 注 2：空闲帧优先级高于间隔帧。
8-0	TDR	WO	待发送的数据或 LIN 模式间隔段 注：LIN 模式下发送间隔段时，写入此寄存器的数据(0x0D)作为 13BIT 的间隔帧。

18.3.11.7. USARTx_IER 中断使能寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17	RCONTE	RW	连续接收完成中断使能控制 0：禁止 1：使能
16-12	RFU	-	保留位，请保持默认值
11	ORE	RW	溢出中断使能控制 0：禁止 1：使能
10	NE	RW	噪声中断使能控制 0：禁止 1：使能
9	PE	RW	奇偶校验错误中断使能控制 0：禁止 1：使能
8	FE	RW	帧结构错误中断使能控制 0：禁止 1：使能
7-5	RFU	-	保留位，请保持默认值
4	RXBRK	RW	间隔段接收完成中断使能控制 0：禁止 1：使能
3	RXIDLE	RW	空闲字符接收完成中断使能控制 0：禁止 1：使能
2	RC	RW	接收完成中断使能控制 0：禁止 1：使能
1	TC	RW	发送完成中断使能控制 0：禁止 1：使能
0	TXE	RW	发送缓冲器空中断使能控制 0：禁止 1：使能

18.3.11.8. USARTx_ISR 中断标志寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0003

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17	RCONT	RO	连续接收完成标志 0：连续接收未完成 1：连续接收已完成
16-15	RFU	-	保留位，请保持默认值
14	TXBUSY	RO	TXD 发送状态 0：TDR 寄存器及发送移位寄存器空 1：TDR 寄存器或发送移位寄存器非空
13	SLVMATCH	RO	接收从机地址匹配标志 0：未检测到匹配的地址 1：已检测到匹配的地址
12	RFU	-	保留位，请保持默认值
11	ORE	RO	溢出标志 USARTx_ISR.RC 为 1 时，当移位寄存器中当前正在接收的数据准备好传输至 USARTx_RDR 寄存器时，硬件将该位置位。 0：无溢出错误 1：检测到溢出错误 注：发生溢出错误后，新接收的数据会覆盖 USARTx_RDR 寄存器中的数据。
10	NE	RO	噪声标志 0：未检测到噪声 1：检测到噪声 注：OVER 为 2 或 3 时，该位无效，保持为 0。
9	PE	RO	奇偶校验错误中断标志 0：未检测到奇偶校验错误 1：已检测到奇偶校验错误
8	FE	RO	帧结构错误中断标志 0：未检测到帧结构错误 1：已检测到帧结构错误
7-5	RFU	-	保留位，请保持默认值
4	RXBRK	RO	间隔段接收完成标志 0：未接收到间隔段 1：已接收到间隔段
3	RXIDLE	RO	空闲字符接收完成标志 0：未接收到空闲字符 1：已接收到空闲字符 注：每当接收完成一个字符时，才会启动空闲字符检测。
2	RC	RO	接收完成中断标志

			0：尚未完成一帧数据的接收 1：已经完成一帧数据的接收 注：STOP 为 1bit，RC 收到 1bitSTOP 位置 1； STOP 为 1.5bit，RC 收到 1.5bitSTOP 位置 1； STOP 为 2bit，RC 收到 2bitSTOP 位置 1。
1	TC	RO	发送完成中断标志 0：发送缓冲器或移位寄存器中的数据尚未发送完成 1：发送缓冲器和移位寄存器中的数据均已发送完成
0	TXE	RO	发送缓冲器空标志 0：发送缓冲器内有数据 1：发送缓冲器内无数据 注：写 USARTx_TDR 寄存器将清除该标志位。

18.3.11.9. USARTx_ICR 中断标志清除寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值：0xFFFF FFFF

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17	RCONT	R1W0	连续接收完成标志 W0：清除溢出标志 W1：无功能
16-12	RFU	-	保留位，请保持默认值
11	ORE	R1W0	溢出标志清除控制 W0：清除溢出标志 W1：无功能
10	NE	R1W0	噪声标志清除控制 W0：清除噪声标志 W1：无功能
9	PE	R1W0	奇偶校验错误中断标志清除控制 W0：清除奇偶校验错误中断标志 W1：无功能
8	FE	R1W0	帧结构错误中断标志清除控制 W0：清除帧结构错误中断标志 W1：无功能
7-5	RFU	-	保留位，请保持默认值
4	RXBRK	R1W0	间隔段接收完成标志清除控制 W0：清除间隔段接收完成标志 W1：无功能
3	RXIDLE	R1W0	空闲字符接收完成标志清除控制 W0：清除空闲字符接收完成标志 W1：无功能
2	RC	R1W0	接收完成中断标志清除控制 W0：清除接收完成中断标志

			W1：无功能
1	TC	R1W0	发送完成中断标志清除控制 W0：清除发送完成中断标志 W1：无功能
0	RFU	-	保留位，请保持默认值

18.3.11.10. USARTx_ADDR 从机地址寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-0	ADDR	RW	从机地址寄存器 注：0xFF 为广播地址

18.3.11.11. USARTx_MASK 从机地址掩码寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-0	MASK	RW	从机地址掩码寄存器

18.3.11.12. USARTx_RCNTCFG 连续接收次数配置寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0001

位域	位符号	权限	说明
31-4	RFU	-	保留位，请保持默认值
3-0	CNT	RW	待接收的数据个数 注意：最大个数 8

18.3.11.13. USARTx_RCNT 连续接收次数寄存器

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-4	RFU	-	保留位，请保持默认值
3-0	CNT	RW	已接收的数据个数 可以通过该寄存器修改已接收的数据个数 注意：最大个数 8

18.3.11.14. USARTx_RDRx 连续接收数据寄存器 0(x = 0..7)

地址：请参见表 18-12 USART 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-9	RFU	-	保留位，请保持默认值
8-0	RDR	RO	已接收的数据

19. 串行外设接口（SPI）


19.1. 概述

19.1.1. 特性

- 主模式波特率预分频系数（最大为 $f_{PCLK}/2$）
- 从模式频率（最大为 $f_{PCLK}/12$）
- 深度为 8 的 FIFO
- SPI1 支持 DUAL SPI / QUAD SPI
- SPI2/3 支持 SPI/Microwire
- 可编程的时钟极性和相位
- 支持 DMA

19.1.2. 框图

图 19-1 SPI框图



19.1.3. 功能实现

功能描述	SPI1	SPI2/3
支持 SPI/Microwire	X	√
支持 Dual SPI / QUAD SPI	√	X
数据位宽	4-32 位	4-16 位
FIFO 深度	8	8
可编程时钟极性和相位	√	√
支持 DMA	√	√

注：SPIx 和 I2Sx（x=2,3）在片上是被集成在同一个 1KB 的 APB 区域内。SPI 和 IIS 也是共用同一组引脚,在上电默认状态下默认选通 IIS 组件主机模式。如需要使用 SPI 组件，请在模块初始化第一个操作把 IIS.MSTR=0,IIS.IEN=0。

19.2. 功能介绍

19.2.1. 时钟比率

当将 SPI 配置为主设备时，比特率时钟 sclk_out 的最大频率为 PCLK 频率的 1/2。sclk_out 的频率可以用以下公式推导出来

Fsclk_out=Fpclk/SCKDV

其中，SCKDV 是 SPIx_BAUDA 寄存器的值，保存 0 到 65534 范围内的任何偶数数值。如果 SCKDV 为 0，则禁用 sclk_out。

当 SPI 配置为从设备时，spi_clk 的最大频率取决从外设的操作。

19.2.2. 发送和接收FIFO缓冲区

SPI 使用的 FIFO 缓冲区深度为 8，宽度固定为 16 位，其中串行传输的长度可以为 4 至 16 位，小于 16 位的数据帧在写入发送 FIFO 缓冲区时必须右对齐。移位控制逻辑自动对接收 FIFO 缓冲区中的接收数据进行右对齐。

注意：当 spi 被禁用或它被复位时，发送和接收 FIFO 缓冲区被清除。

通过写入 SPI_DR 数据寄存器操作，数据从发送 FIFO 加载到发送移位寄存器。当 FIFO 中的条目数小于或等于 FIFO 阈值时（阈值可通过 TXFTLR 寄存器设置，确定中断产生的 FIFO 条目的级别），发送 FIFO 产生一个 FIFO 空中断请求。如果试图将数据写入已满的传输 FIFO，则会产生传输 FIFO 上溢中断。

通过读取 SPI_DR 数据寄存器操作，数据从接收 FIFO 加载到 SPI 数据寄存器。当 FIFO 中的条目数大于或等于 FIFO 阈值加 1 时，接收 FIFO 生成 FIFO 满中断请求（阈值可通过 RXFTLR 寄存器设置，确定中断产生的 FIFO 条目的级别）。

阈值提供接收 FIFO 几乎满的早期指示。当接收移位逻辑试图将数据完全加载到已满的接收 FIFO 中时，会生成接收 FIFO 上溢中断。然而，这些新接收到的数据就会丢失。如果试图从一个空的接收 FIFO 读取数据，就会产生一个接收 FIFO 下溢中断。提示了处理器读取的数据是无效的。

表 19-1 发送FIFO阈值（TFT）编码值

TFT 值	描述
000	当发送 FIFO 中存在 0 个数据项时，产生发送 FIFO 空中断
001	当发送 FIFO 中存在 1 个或更少的数据项时，产生发送 FIFO 空中断
010	当发送 FIFO 中存在 2 个或更少的数据项时，产生发送 FIFO 空中断
011	当发送 FIFO 中存在 3 个或更少的数据项时，产生发送 FIFO 空中断
``	```
``	```
111	当发送 FIFO 中存在 7 个或更少的数据项时，产生发送 FIFO 空中断

表 19-2 接收FIFO阈值（RFT）编码值

RFT 值	描述
000	当接收 FIFO 中存在 0 个数据项时，产生接收 FIFO 满中断
001	当接收 FIFO 中存在 1 个或更少的数据项时，产生接收 FIFO 满中断
010	当接收 FIFO 中存在 2 个或更少的数据项时，产生接收 FIFO 满中断
011	当接收 FIFO 中存在 3 个或更少的数据项时，产生接收 FIFO 满中断
``	```

``	```
111	当接收 FIFO 中存在 7 个或更少的数据项时，产生接收 FIFO 满中断

19.2.3. SPI中断

- 发送 FIFO 空中断：当发送 FIFO 等于或低于其阈值。通过编程 TXFTLR 寄存器设置中断的发送 FIFO 阈值级别。当数据被写入发送 FIFO 缓冲区时，这个中断被硬件清除，使其超过阈值水平。
- 发送上溢中断：当发送 FIFO 被完全填充后试图写入时，溢出的数据会被丢弃，中断保持，直到用户读取发送 FIFO 的 TXOICR 上溢中断清除寄存器。
- 接收 FIFO 满中断 ：当接收 FIFO 等于或大于其阈值+1。通过编程 RXFTLR 寄存器设置接收 FIFO 阈值级别。当接收 FIFO 缓冲区读取数据时，该中断被硬件清除，使其低于阈值。
- 接收 FIFO 上溢中断：当接收数据放入完全填充的 FIFO 时设置，新接收到的数据会被丢弃。这个中断保持设置，直到用户读取接收 FIFO 的 RXOICR 上溢中断清除寄存器。
- 接收 FIFO 下溢中断：当接收 FIFO 空时试图读取，读取数据为 0。这个中断保持设置，直到用户读取接收 FIFO 的 RXUICR 下溢中断清除寄存器。


19.2.4. 传输模式

19.2.4.1.发送与接收

当控制寄存器 0（CTRLR0）中的 TMOD=2’b00 时，发送和接收逻辑都有效。数据传输按照 CTRLR0.FRF 帧格式（串行协议）正常进行。发送数据从发送 FIFO 弹出，并通过 txd 线发送到目标设备，目标设备在 rxd 线上回复数据。来自目标设备的接收数据在每个数据帧的末尾从接收移位寄存器移动到接收 FIFO。

下图显示了串行传输开始前的 FIFO 级别和传输完成时的 FIFO 级别。在本例中，两个数据字以连续传输的方式从 SPI 传输到外部串行设备。外部串行设备也用两个数据字进行响应。

图 19-2 收发模式传输的FIFO状态



19.2.4.2.仅发送

当控制寄存器 0（CTRLR0）中的 TMOD=2’b01 时，接收数据无效，不应该存储在接收 FIFO 中。数据传输按照 CTRLR0.FRF 帧格式（串行协议）正常进行。发送数据从发送 FIFO 弹出，并通过 txd 线发送到目标设备。

19.2.4.3.仅接收

当控制寄存器 0（CTRLR0）中的 TMOD=2’b10 时，发送数据无效。接收数据传输按照 CTRLR0.FRF 帧格式（串行协议）正常进行。来自目标设备的接收数据在每个数据帧的结尾从接收移位寄存器移动到接收 FIFO。。

19.2.4.4.EEPROM 读取

注意：此传输模式仅对主机配置有效。


当控制寄存器 0（CTRLR0）中的 TMOD=2’b11 时，发送数据用于向 EEPROM 设备发送操作码或地址。这通常需要 3 个数据帧（8 位操作码后跟着 8 位上地址和 8 位下地址）。在传输操作码和地址期间，接收逻辑不会捕获任何数据（只要主机在其 txd 线上发送数据，rxd 线上的数据就会被忽略）。主机继续发送数据，直到发送 FIFO 为空。因此，在发送 FIFO 中应该只有足够的数据帧来提供 EEPROM 的操作码和地址。如果发送 FIFO 中的数据帧多于所需的数据帧，则读取数据丢失。

当发送 FIFO 变为空时，接收线 rxd 上的数据有效，并存储在接收 FIFO 中，txd 输出保持在一个恒定的逻辑电平。串行传输继续进行，直到主机接收到的数据帧数与控制寄存器 1（CTRLR1）中的 NDF 位+1 的值匹配为止。

对于 EEPROM 读传输，操作码或 EEPROM 地址写入发送 FIFO。在传输这些控制帧期间，接收到的数据不会被主机捕获。在传输控制帧后，来自 EEPROM 的接收数据被存储在接收 FIFO 中。

下图显示了串行传输开始前的 FIFO 级别和传输完成时的 FIFO 级别。在本例中，一个操作码和一个上地址和一个下地址被发送到 EEPROM 中，从 EEPROM 读取 8 个数据帧并存储在接收 FIFO 中。

图 19-3 EEPROM读模式的FIFO状态



19.2.5. 协议接口


19.2.5.1.摩托罗拉串行外设接口（SPI）

对于 SPI，时钟极性 CPOL=0，时钟相位 CPHA=0，数据帧的长度为 16。

数据传输从从机选择信号的下降沿开始，第一个数据位由主机外设和从机外设在串行时钟的第一个边沿上捕获，因此，在第一个串行时钟边沿之前，有效数据必须存在于 txd 和 rxd 线上。


下图为使用 CPHA=0 进行单次 SPI 数据传输的时序图，显示了配置为 CPOL=0 和 CPOL=1 时的串行时钟。

图 19-4 SPI串行格式（CPHA=0）



当 CTRLR0.SSTE=1 时，SPI 可以在帧之间切换从选择信号如下图所示

图 19-5 SCPH=0，SSTE=1时的串行格式连续传输时序




19.2.5.2.National Microwire

当将 SPI 配置为串行主机时，数据传输从从选择信号的下降沿开始。半个串行时钟周期后，控制的第一个比特在 txd 线上发送出去。控制字的长度可以在 1 到 16 的范围内，通过控制寄存器 0（CTRLR0）的 CFS 位设置。控制字的剩余部分由串行主机传输。在这个传输过程中，串行主机的 rxd 线上没有数据存在（高阻抗）。

数据字的传输方向由微线控制寄存器的 MDD 位控制，当 MDD=0 时，spi 串行主机从外部串行从机接收数据。在发送控制字的 LSB 后一个时钟周期，从外设响应一个虚拟 0 位，后面跟着数据帧。长度是 4 到 16 位。数据在串行时钟的上升沿上传播，在下降沿上捕获。


从机选择信号在传输期间保持低电平，并在数据传输后的一个半时钟周期后解除。从外部串行从机读取单个 spi 串行主机的时序如下图所示。

图 19-8 单个微线串行传输（接收数据）




下图显示了在传输之前，数据帧和控制帧是如何在发送 FIFO 中结构化的，也显示了编入 MWCR 寄存器的值。

图 19-9 单个微线传输的FIFO状态（接收数据帧）




微线协议的传输可以是顺序的或非顺序的，并由 MWCR 寄存器中的 MWMOD 位控制。非顺序连续传输如下图所示，下一次传输的控制字紧跟在当前数据字的 LSB 之后。

图 19-10 连续非顺序微线传输（接收数据帧）



执行连续非顺序传输所需的唯一修改是向发送 FIFO 缓冲区写入更多的控制字，如图下图所示。在这个例子中，从外部串行从机中读取两个数据字。

图 19-11 连续非顺序微线传输（接收数据帧）的FIFO状态



在顺序连续传输期间，只有一个控制字从主机传输。传输已与非顺序读操作相同的方式开始，但循坏继续读取进一步的数据，从设备自动的将指针递增到下一个位置，并继续从该位置提供数据。以这种方式可以读取任意数量的位置，即主机在接收到的字数等于 CTRLR1 寄存器的值+1 时停止传输。

图 19-12 中的时序图和图 19-13 中的示例显示了连续顺序读取两个来自外部的数据帧

图 19-12 连续顺序微线传输（接收数据帧）






图 19-13 连续顺序微线传输（接收数据帧）的FIFO状态



单个 SPI 串行主机写入外部串行从机的时序图如下图所示


图 19-14 单个微线串行传输（发送数据帧）



注意：SPI 不支持连续的顺序微线写入。


图 19-15 显示了在传输之前，数据帧和控制帧是如何在发送 FIFO 中结构化的，也显示了编入 MWCR 寄存器的值。

图 19-15 单个微线传输的FIFO状态（发送数据帧）




连续传输如图 19-16 所示，下一次传输的控制字紧跟在当前数据字的 LSB 之后

图 19-16 连续微线传输（发送数据帧）




为了执行连续传输，所需的唯一修改是向发送 FIFO 缓冲区写入更多的控制字和数据字，如图 19-17 所示。在这个例子中，两个数据字被写入外部串行从机。

图 19-17 连续微线传输（发送数据帧）FIFO状态



还可以为主机对外部串行从机的写操作使能微线握手接口。要使能握手接口，将 1 写入 MWCR 寄存器的 MHS 位，当 MHS 设置为 1 时，spi 串行主机在完全传输前，或为连续传输发送下一个控制字之前检查从设备的就绪状态。

图 19-18 握手接口的连续微线传输（发送数据帧）



在第一个数据字被传输到串行从设备之后。主机轮询 rxd 输入，等待从设备的就绪状态。接收到就绪状态后，主机开始传输下一个控制字，在最后一个数据帧传输完成后，SPI 逐级在完成传输前发送一个起始位来清除从机设备的就绪状态。

从主机向串行从机设备发送控制字（不跟在数据后面）。在发送 FIFO 缓冲区中必

须只有一个条目，不可能在 1 连续传输中传输两个控制字，因为 SPI 中的转移逻辑将第二个控制字视为数据字。当主机只发送一个控制字时，MDD 位必须设置为 1。

如图 19-23 的示例和如图 19-24 的时序中，握手接口是使能的。如果握手接口禁用，则在从机设备捕获控制字的 LSB 后，由主机的一个 sclk_out 周期终止传输。

图 19-23 微线控制字传输的FIFO状态





图 19-24 微线控制字




当将 SPI 配置为串行从机时，数据传输从从选择信号的下降沿开始。半个串行时钟周期后，控制的第一个比特在 txd 线上出现。控制字的长度可以在 1 到 16 的范围内，通过 CTRLR0 寄存器的 CFS 位设置，CFS 位必须设置为串行主机期望的控制字大小。控制字的剩余部分由 spi 串行从机接收。在这个接收过程中，串行从机的 txd 线上没有数据被驱动（高阻抗）。

数据字的传输方向由微线控制寄存器的 MDD 位控制，当 MDD=0 时（微线控制寄存器 MWCR 中的位），spi 串行从机从外部串行主机接收数据。在发送控制字后，串行主机立即开始将数据驱动到从机 rxd 线上。数据在串行时钟的下降沿上传播，在上升沿上捕获。

从机选择信号在传输期间保持低电平，并在数据传输后的一个半时钟周期后解除。从机输出使能信号在传输期间保持非活跃状态。


从外部串行主机读取单个 SPI 的时序如图 19-25 所示

图 19-25 单个从机微线串行传输（接收数据）



如图 19-26 显示了在传输完成时，数据帧和控制帧是如何存储在接收 FIFO 中的，也显示了编入 MWCR 寄存器的值。

图 19-26 单个微线传输的FIFO状态（接收数据帧）



当 MOD=1 时（微线控制寄存器 MWCR 中的位），表示 spi 串行从机将数据发送到外部串行主机，紧跟着控制字的 LSB 被发送，从机发送虚拟 0 位，然后是 txd 线上的 4 到 16 位数据帧。单个 SPI 串行从机写入外部串行主机的时序图如图 19-27 所示

图 19-27 单个从机微线串行传输（发送数据帧）





图 19-28 单个微线传输的FIFO状态（发送数据帧）



从机的连续传输方式与主机配置指定的方式相同。从机配置不支持握手接口，因为没有 BUSY 阶段。

19.2.6. 操作模式

19.2.6.1.SPI/Microwire 主模式

该模式允许与串行从设备进行串行通信。当配置为串行主设备时，SPI 启动并控制所有串行传输。

串行比特率时钟，由 SPI 生成和控制。在 sclk_out 线上驱动输出。当 SPI 被禁用时，不能发生串行传输，且 sclk_out 被保留。

19.2.6.1.1. 数据传输

数据传输由串行主机设备驱动。当使能 SPI 时，在发送 FIFO 中至少存在一个有效的数据，并选择一个串行从设备。当主动传输数据时，设置状态寄存器 SR 中的忙碌标志 BUSY。必须等到忙标志被清除后，才能尝试新的串行传输。

注意：当数据写入发送 FIFO 时，不设置 BUSY 状态，只有当目标从机被选中且传输正在进行时，才会设置该位。在将数据写入发送 FIFO 之后，移位逻辑不会开始串行传输，直到 sclk_out 的正边沿出现。等待这个正边沿的延迟取决于串行传输的波特率。在轮询 BUSY 状态之前，应该首先轮询 TFE 状态或等待 BAUDR*spi_clk 时钟周期。

19.2.6.1.2. 主机以 SPI 和 SSP 串行传输

当传输模式为发送和接收或仅发送时，当发送 FIFO 为空时，传输控制逻辑终止传输。对于连续的数据传输，您必须确保发送 FIFO 缓冲区在所有数据传输之前不会变为空。发送 FIFO 阈值级别可以用于较早的中断处理。表明发送 FIFO 缓冲区几乎为空。当需要使用 DMA 访问时，设置 DMA 发送数据级别寄存器（DMATDLR）中的 DMATDL 位可用于提前请求 DMA 控制器，表明发送 FIFO 几乎为空。然后，FIFO 可以重新填充数据以继续串行传输。用户也可以在启用串行从机之前将数据块写入发送 FIFO，这确保了在组成连续传输的数据帧的数量出现在发送 FIFO 中之前，串行传输不会开始。

当传输模式为仅接收时，当选择串行从机时，通过向发送 FIFO 写入一个虚拟数据字来启动串行传输。在串行传输期间，SPI 的 txd 输出保持在一个恒定的逻辑电平。发

送 FIFO 只在开始时弹出一次，并且在串行传输期间可能保持为空。串行传输的结束由控制寄存器 1 的 NDF 位控制。

如果你想要串行地从外设接收 24 个数据帧，将 DNF 位设置为 23，当接收到的数据为 NDF+1 时，接收逻辑终止串行传输。接收 FIFO 缓冲区应该在每次接收 FIFO 中或 FIFO 完整中断请求时读取，以防止上溢。

当传输模式为 eeprom 读取时，当选择串行从机时，通过将操作码或地址写入发送 FIFO 开始串行传输。将操作码和地址发送到 EEPROM 设备，之后从 EEPROM 设备接收读取数据并存储在接收 FIFO 中，串行传输的结束由控制寄存器 1 的 NDF 位控制。

接收 FIFO 阈值级别可用于指示接收 FIFO 几乎已满。当 DMA 用于 APB 访问时，接收数据级别可用于提前请求 DMA 控制器，表明接收 FIFO 几乎满了。

SPI 串行主机完成 SPI 或 SSP 串行传输的软件流程概述如下：

1. 如果 SPI 已使能，则通过向 SPI 使能寄存器（SER）的 SPI_EN 位写入 0 来禁用它。
2. 为传输设置 SPI 控制寄存器；这些寄存器可以按任意顺序设置

写控制寄存器 0（CTRLR0，设置串行时钟极性和串行时钟相位。

如果传输模式为接收模式，则写入控制寄存器 1（CTRLR1），设置传输帧的数目，写入的值为想传输帧的数目-1，如想接收 4 个帧，则写入 3。

写入波特率选择寄存器（BAUDR）来设置传输的波特率

写发送和接收 FIFO 阈值级别寄存器（TXFTLR 和 RXFTLR），来设置阈值等级

写入 IMR 寄存器来设置中断屏蔽

写入从机使能寄存器（SER），以使能目标从机进行选择。如果在这里使能了从机，那么只要在发送 FIFO 中出现一个有效的数据，传输就开始。如果在写入数据寄存器之前没有使能从机，则传输不会开始。

3. 通过向 SPI 使能寄存器（SER）写入 1 使能 SPI
4. 将传输到目标从机的数据写入发送 FIFO。如果此时 SER 寄存器中没有使能从机，现在使能以开始传输。
5. 轮询 BUSY 状态以等待传输完成。如果发送 FIFO 空中断请求被发出，写发送 FIFO（写 DR）。如果一个接收 FIFO 满中断请求被发出，读取接收 FIFO（读取 DR）
6. 当发送 FIFO 为空时，停止传输。如果传输模式为仅接收，则当接收到指定数量的帧时，停止传输。当传输完成时，BUSY 状态复位为 0。
7. 如果传输模式不是仅发送，则读取 FIFO 直到它为空。
8. 通过向 SPI 使能寄存器（SER）的 SPI_EN 位写入 0 来禁用 SPI

19.2.6.1.3. 主机以微线串行传输

来自主机的微线传输由微线控制寄存器（MWCR）控制。MWHS 位使能和禁用握手接口，MDD 位控制数据帧的传输方向，MWMOD 位定义了传输是顺序的还是非顺序的。

当发送 FIFO 中至少有一个控制字并且启用了从机时，所有的微线传输都由 spi 串行主机使能。当主机发送数据帧，当发送 FIFO 为空时，转移逻辑停止传输。当主机接收数据帧时，如果传输是非顺序的，当发送 FIFO 在从机转移数据帧后为空时，传输停止。当顺序传输时，接收到的数据帧等于 CTRLR1 寄存器中的值+1 时。传输停止。

当主机上的握手接口使能，发送后会轮询目标从机的状态。只有当从机报告就绪状态时，主机才会完成传输并清除其 BUSY 状态。如果是顺序传输的，下一个控制/数据帧不会被发送，直到从机返回就绪状态。

主机完成微线串行传输的软件流程概述如下：

1. 如果使能了 SPI，则通过向 SPI 使能寄存器（ENR）的 SPI_EN 位写入 0 来禁用。
2. 为传输设置 SPI 控制寄存器；这些寄存器可以按任意顺序设置

写控制寄存器 0（CTRLR0）设置传输参数

如果传输模式为顺序模式，SPI 接收数据，则写入控制寄存器 1（CTRLR1），设置传输帧的数目，写入的值为想传输帧的数目-1，如想接收 4 个帧，则写入 3。

写入波特率选择寄存器（BAUDR）来设置传输的波特率

写发送和接收 FIFO 阈值级别寄存器（TXFTLR 和 RXFTLR），来设置阈值等级

写入 IMR 寄存器来设置中断屏蔽

写入从机使能寄存器（SER），以使能目标从机进行选择。如果在这里使能了从机，那么只要在发送 FIFO 中出现一个有效的数据，传输就开始。如果在写入数据寄存器之前没有使能从机，则传输不会开始。

3. 通过向 SPI 使能寄存器（SER）写入 1 使能 SPI
4. 如果主机发送数据，则将控制字和数据字写入发送 FIFO，如果主机接收数据，则将控制字写入发送 FIFO。
5. 如果此时 SER 寄存器中没有使能从机，现在使能以开始传输。
6. 轮询 BUSY 状态以等待传输完成。如果发送 FIFO 空中断请求被发出，写发送 FIFO（写 DR）。如果一个接收 FIFO 满中断请求被发出，读取接收 FIFO（读取 DR）
7. 当发送 FIFO 为空时，停止传输。如果传输模式是顺序的，且接收到数据，则当接收到指定数量的帧时，停止传输。当传输完成时，BUSY 状态复位为 0。
8. 如果主机接收数据，则读取 FIFO 直到它为空。
9. 通过向向 SPI 使能寄存器（ENR）的 SPI_EN 位写入 0 来禁用 SPI

19.2.6.2.SPI/Microwire 从模式

该模式使能与主机外设的串行通信。当 SPI 配置为从机设备时，所有的串行传输都由串行总线主机发起和控制。

当在配置过程中选择 SPI 串行从机时，它将使其 rxd 数据进入串行总线。所有进出串行从机的数据传输都在串行时钟线 sclk_in 上进行调节，由串行主机驱动。数据从串行从机在串行时钟线的一端传播，在另一端采样。

当串行从机未被选中时，它的 txd 输出被缓冲，导致一个高阻抗驱动到串行主 rxd 线上。图中显示的缓冲区是 SPI 的外部缓冲区。

调节数据传输的串行时钟由串行主机产生，并输入到从机的 sclk_in。从机一直保持空闲，直到被总线主机选中。当不主动传输数据时，从机保持 txd 线在高阻抗状态，以避免串行传输到其他从机设备时受到干扰。只要选择了从机，从机就会继续向主机传输数据。如果主机向所有串行从机传输数据，使能控制寄存器 0（CTRLR0）中的位 10（SLV_OE），以通知从机是否使用来自其 txd 线的数据进行响应。

19.2.6.2.1. 从机以 SPI 串行传输

当传输模式为仅接收时，则发送 FIFO 不需要包含有效数据，因为每次选择从机设备时，当前在发送移位寄存器中的数据都会被重新发送。仅发送模式时，状态寄存器 SR 中的 TXE 错误标志没有设置，此时应该屏蔽发送 FIFO 空中断。

如果从机向主机发送数据，则必须确保在串行主机发起传输之前，发送 FIFO 中有数据，否则将在状态寄存器 SR 中置起错误标志 TXE，并在 txd 线上发送先前发送的数据帧，对于连续的数据传输，用户必须确保在所有数据传输之前，发送 FIFO 不会变为

空。当使用 DMA 发送时，设置 DMA 发送数据级别寄存器（DMATDLR）中的 DMATDL 位可用于提前请求 DMA 控制器，表明发送 FIFO 几乎为空。然后，FIFO 可以重新填充数据以继续串行传输。接收 FIFO 缓冲区应该在每次接收 FIFO 生成 FIFO 满中断请求时读取，以防止上溢。接收 FIFO 阈值级别寄存器可用于指示接收 FIFO 几乎已满。当 DMA 接收时，接收数据级别可用于提前请求 DMA 控制器，表明接收 FIFO 几乎满了。

完成从串行主机到从机连续串行传输的软件流程概述如下：

1. 如果 SPI 已使能，则通过向 SPI 使能寄存器写入 0 来禁用它。
2. 为传输设置 SPI 控制寄存器；这些寄存器可以按任意顺序设置

写控制寄存器 0（CTRLR0），对于 SPI 传输，将串行时钟极性和串行时钟参数设置为 0。

写发送和接收 FIFO 阈值级别寄存器（TXFTLR 和 RXFTLR），来设置阈值等级

写入 IMR 寄存器来设置中断屏蔽

3. 通过向 SPI 使能寄存器（SER）的 SPI_EN 位写入 1 使能 SPI
4. 如果传输模式是发送和接收，将传输到主机的数据写入发送 FIFO（DR）
5. 从机已经准备好进行串行传输了，当串行主设备选择从机时传输开始。
6. 当传输正在进行时，可以轮询 BUSY 状态以返回传输状态。如果发送 FIFO 空中断请求被发出，写发送 FIFO（写 DR）。如果一个接收 FIFO 满中断请求被发出，读取接收 FIFO（读取 DR）
7. 当串行主机选择清除 SPI 的选择输出时，传输结束。当传输完成时，BUSY 状态复位为 0。
8. 如果传输模式不是仅发送，则读取 FIFO 直到它为空。
9. 通过向 SPI 使能寄存器（SER）的 SPI_EN 位写入 0 来禁用 SPI

19.2.6.2.2. 从机以微线串行传输

当 SPI 配置为从机时，微线协议的操作方式与 SPI 协议大致相同，从设备不解码控制帧。

19.2.7. DUAL SPI / QUAD SPI

双路或四路 SPI 写入操作可分为三个部分：指令阶段，地址阶段，数据阶段。

三个阶段均可被 CTRLR2.TRANS_TYPE 可控制以单路/双路/四路发送。

19.2.7.1.仅发送传输

以下寄存器用于写操作：

- CTRLR0.FRF2 ——指定帧的传输格式
- CTRLR0.DFS ——指定数据长度。
- CTRLR2 ——指定指令、地址的长度。

INST_L ——指定指令长度

ADDR_L ——指定地址长度

一条指令占用一个 FIFO 位置，而地址可能占用多个 FIFO 位置。指令和地址都必须在数据寄存器（DR）中进行编程。芯片会等待两者都完成编程后才开始写入操作。

Note：

- 仅当 CTRLR0.FRF 被编程为 00 时，CTRLR0.FRF2 寄存器才可使用。
- 若 CTRLR0.FRF2 寄存器配置为“标准 SPI 格式”，则所有内容均以标准 SPI 模式发送，且 CTRLR2.TRANS_TYPE 寄存器将被忽略。。

19.2.7.2.仅接收传输

等待周期可通过 CTRLR2.WAIT_CYCLES 寄存器进行配置，其值直接映射为 sclk_out 周期数。例如，WAIT_CYCLES=0 表示无等待，WAIT_CYCLES=1 表示 1 个等待周期，依此类推。引入等待周期是为了让目标从设备将其模式从输入切换为输出，且不同设备的等待周期可能不同。

对于读操作，芯片发送一次指令和控制数据，然后等待，直到接收到 NDF（CTRLR1 寄存器）数量的数据帧，之后撤销从设备选择信号。

19.2.8. DMA

SPI 使用两个 DMA 通道，一个用于发送数据，一个用于接收数据。DMACR 控制寄存器中，在 TDMAE 位写入 1 使能 SPI 发送握手接口，在 RDMAE 位写入 1 使能 SPI 接收握手接口。

表 19-3 DMA发送数据级别编码值

DMATDL	描述
000	当发送 FIFO 中存在 0 个数据项时，产生 dma_tx_req
001	当发送 FIFO 中存在 1 个或更少的数据项时，产生 dma_tx_req
010	当发送 FIFO 中存在 2 个或更少的数据项时，产生 dma_tx_req
``	```
111	当发送 FIFO 中存在 7 个或更少的数据项时，产生 dma_tx_req

表 19-4 DMA接收数据级别编码值

DMARDL	描述
000	当发送 FIFO 中存在 0 个数据项时，产生 dma_rx_req
001	当发送 FIFO 中存在 1 个或更少的数据项时，产生 dma_rx_req
010	当发送 FIFO 中存在 2 个或更少的数据项时，产生 dma_rx_req
``	```
111	当发送 FIFO 中存在 7 个或更少的数据项时，产生 dma_rx_req

19.3. SPI寄存器列表

SPI1 基地址：0x4001 3000
SPI2 基地址：0x4000 3800
SPI3 基地址：0x4000 3C00

表 19-5 SPI寄存器列表

寄存器名称	寄存器地址	寄存器描述
SPIx_CTRLR0	SPIx_BASE + 0x00	SPIx 控制寄存器 0
SPIx_CTRLR1	SPIx_BASE + 0x04	SPIx 控制寄存器 1
SPIx_ENR	SPIx_BASE + 0x08	SPIx 使能寄存器
SPIx_MWCR	SPIx_BASE + 0x0C	SPIx 微线控制寄存器
SPIx_SER	SPIx_BASE + 0x10	SPIx 从机使能寄存器
SPIx_BAUDR	SPIx_BASE + 0x14	SPIx 波特率选择寄存器
SPIx_TXFTLR	SPIx_BASE + 0x18	SPIx 发送 FIFO 阈值寄存器
SPIx_RXFTLR	SPIx_BASE + 0x1C	SPIx 接收 FIFO 阈值寄存器
SPIx_TXFLR	SPIx_BASE + 0x20	SPIx 发送 FIFO 寄存器
SPIx_RXFLR	SPIx_BASE + 0x24	SPIx 接收 FIFO 寄存器
SPIx_SR	SPIx_BASE + 0x28	SPIx 状态寄存器
SPIx_IMR	SPIx_BASE + 0x2C	SPIx 中断屏蔽寄存器
SPIx_ISR	SPIx_BASE + 0x30	SPIx 中断状态寄存器
SPIx_TXOICR	SPIx_BASE + 0x38	SPIx 发送 FIFO 上溢中断清除寄存器
SPIx_RXOICR	SPIx_BASE + 0x3C	SPIx 接收 FIFO 上溢中断清除寄存器
SPIx_RXUICR	SPIx_BASE + 0x40	SPIx 接受 FIFO 下溢中断清除寄存器
SPIx_ICR	SPIx_BASE + 0x48	SPIx 中断清除寄存器
SPIx_DMACR	SPIx_BASE + 0x4C	SPIxDMA 控制寄存器
SPIx_DMATDLR	SPIx_BASE + 0x50	SPIx 发送数据级别寄存器
SPIx_DMARDLR	SPIx_BASE + 0x54	SPIx 接受数据级别寄存器
SPIx_DR	SPIx_BASE + 0x60	SPIx 数据寄存器
SPIx_CTRLR2	SPIx_BASE + 0xF4	SPIx 控制寄存器 2

19.4. SPI寄存器描述

19.4.1. 控制寄存器0 SPIx_CTRLR0(x = 1)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
22-21	**FRF2**	RW	帧格式选择 2 01：DUAL SPI 帧格式 10：QUAD SPI 帧格式
20-16	**DFS**	RW	数据帧大小 DUAL SPI 模式下 数据帧为 2 的倍数 QUAD SPI 模式下 数据帧为 4 的倍数 0x3：4 位串行数据传输 0x4：5 位串行数据传输 ... 0x1f：32 位串行数据传输
15-12	RFU	-	保留位，请保持默认值
11	**SRL**	RW	移位寄存器循环 0：正常模式操作 1：测试模式 Tx&Rx 移位寄存器连接
10	**SLV_OE**	RW	从输出使能 仅当将 spi 配置为串行从设备时相关。该位使能或禁用 spi 串行从机的 spi_oe_n 输出设置 0：从输出使能 1：从输出禁用
9-8	**TMOD**	RW	传输模式 选择串行通信的传输模式。 在仅发送模式下，从外设接收到的数据无效。不存储在接收 FIFO 中，在下一次传输时被覆盖 在仅接收模式下，发送的数据无效。在第一次写入发送 FIFO 之后，在发送期间重新发送同样的字 在收发模式下，发送和接收的数据都有效。传输继续直到发送 FIFO 为空。从外设接收到的数据被存储在接收 FIFO 存储器中，在那里它可以被主机处理器访问 00：保留 01：仅发送 10：仅接收
7	**CPOL**	RW	时钟极性 0：空闲状态时，SCK 保持低电平 1：空闲状态时，SCK 保持高电平
6	**CPHA**	RW	时钟相位 0：从第一个时钟边沿开始采样数据

			1：从第二个时钟边沿开始采样数据
5-0	RFU	-	保留位，请保持默认值

19.4.2. 控制寄存器0 SPIx_CTRLR0(x = 2 3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23-16	RFU	-	保留位，请保持默认值
15-12	**CFS**	RW	控制帧大小,为 Microwire 帧格式选择控制字的长度 0x0：1 位控制字 0x1：2 位控制字 .... 0xa：11 位控制字
11	**SRL**	RW	移位寄存器循环 0：正常模式操作 1：测试模式 Tx&Rx 移位寄存器连接
10	**SLV_OE**	RW	从输出使能 仅当将 spi 配置为串行从设备时相关。该位使能或禁用 spi 串行从机的 spi_oe_n 输出设置 0：从输出使能 1：从输出禁用
9-8	**TMOD**	RW	传输模式 选择串行通信的传输模式。该位不影响传输的双工性，仅指示接收或发送的数据是否有效。 在仅发送模式下，从外设接收到的数据无效。不存储在接收 FIFO 中，在下一次传输时被覆盖 在仅接收模式下，发送的数据无效。在第一次写入发送 FIFO 之后，在发送期间重新发送同样的字 在收发模式下，发送和接收的数据都有效。传输继续直到发送 FIFO 为空。从外设接收到的数据被存储在接收 FIFO 存储器中，在那里它可以被主机处理器访问 在 eeprom 读取模式下，接收数据在传输控制数据是无效的，当所有的控制数据被发送到 REEPROM 时，接收数据变为有效，发送数据变为无效。在该模式下，发送 FIFO 中的所有数据 00：发送和接收 01：仅发送 10：仅接收 11：eeprom 读取
7	**CPOL**	RW	时钟极性

			0：空闲状态时，SCK 保持低电平 1：空闲状态时，SCK 保持高电平
6	**CPHA**	RW	时钟相位 0：从第一个时钟边沿开始采样数据 1：从第二个时钟边沿开始采样数据
5-4	**FRF**	RW	帧格式 选择串行协议。 0：motorola SPI 1：保留 2：National Microwire 3：保留
3-0	**DFS**	RW	数据帧大小 0x3：4 位串行数据传输 0x4：5 位串行数据传输 ... 0xf：16 位串行数据传输

19.4.3. 控制寄存器1 SPIx_CTRLR1(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

该寄存器仅在 SPI 配置为主机时存在。当将 SPI 配置为串行从机时，该位没有意义。当 spi 使能时，不能写入该寄存器。通过写入 SPIENR 寄存器来使能和禁用 SPI。

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	**NDF**	RW	当 TMOD=10 或 TMOD=11 时，该寄存器设置 spi 要连续接收到的数据帧的数量。spi 继续接收串行数据，直到接收到的数据帧等于该位的值加 1。连续传输中连续接收多达 64kb 的数据。

19.4.4. 使能寄存器SPIx_SPIENR(x = 1)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**SPI_EN**	RW	SPI 使能 使能和禁用所有 spi 操作。禁用后，所有的串行传输将立即停止，发送和接收 FIFO 缓冲区将被清除。使能时，无法对一些寄存器进行编程。当禁用时，设置 spi 睡眠模式的输出，告知系统可以安全移除 clk，从而节省了系统的功耗。 0：禁用串行传输 1：使能串行传输

19.4.5. 使能寄存器SPIx_SPIENR(x = 2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x2

位域	位符号	权限	说明
31-2	RFU	-	保留位，请保持默认值
1	**MSTR**	RW	主从选择 请在空闲时切换 1：主设备模式 0：从设备模式
0	**SPI_EN**	RW	SPI 使能 使能和禁用所有 spi 操作。禁用后，所有的串行传输将立即停止，发送和接收 FIFO 缓冲区将被清除。使能时，无法对一些寄存器进行编程。当禁用时，设置 spi 睡眠模式的输出，告知系统可以安全移除 clk，从而节省了系统的功耗。 0：禁用串行传输 1：使能串行传输

19.4.6. 微线控制寄存器SPIx_MWCR(x = 2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

当 SPI 使能时不能写入该寄存器。通过写入 SPIENR.SPI_EN 位来使能和禁用 SPI。

位域	位符号	权限	说明
31-23	RFU	-	保留位，请保持默认值
2	**MHS**	RW	微线握手 仅当 SPOI 配置为串行主机时相关。用于使能微线协议的 busy/ready 握手接口，在传输最后一个数据/控制位之后，清除 SR 寄存器中的 BUSY 状态之前，SPI 检查来自目标从机的 ready 状态。 0：禁用握手接口 1：使能握手接口
1	**MDD**	RW	微线控制 当使用微线串行协议时，定义数据字的方向。当该位设置为 0 时，数据字由 spi MacroCell 从外部串行设备接收，当该位设置为 1 时，数据字从 spi MacroCell 发送到外部串行设备 0：SPI 接收数据 1：SPI 发送数据
0	**MWMOD**	RW	微线传输模式 定义微线传输是顺序的还是非顺序的。当使用顺序模式时，只需要一个控制字来传输或接收数据字 当使用非顺序模式时，每一个发送或接收的数据字必须有一个控制字。 0：非顺序微线传输 1：顺序微线传输

19.4.7. 从机使能寄存器SPIx_SER(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

该寄存器仅在 SPI 配置为主机时存在。当将 SPI 配置为串行从机时，该位没有意义。寄存器使能各个从机能够从主机选择输出线。

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**SER**	V	从机选择使能标志 该位对应主机中的从选择线。当该位被设置时，当串行从机被激活时，来自主机的从选择线被激活。 0：没有从机选择 1：从机被选择

19.4.8. 波特率选择寄存器SPIx_BAUDR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

该寄存器仅在 SPI 配置为主机时存在。当将 SPI 配置为串行从机时，该位没有意义。该寄存器定义了 spi_clk 的分频值。当 SPI 使能时，不能写入该寄存器。通过写入 SPIENR 寄存器来使能和禁用 SPI。

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	**SCKDV**	RW	SPI 时钟分频值 该位的 LSB 总是被设置为 0，不受写操作的影响，这样可以确保该位保持一个偶数的值。如果该值为 0，则串行输出时钟被禁用，sclk_out 的频率由下式推出： Fsclk_out=Fpclk/SCKDV SCKDV 是 2 到 65534 之间的任何偶数

19.4.9. 发送FIFO阈值寄存器SPIx_TXFTLR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表
复位值：0x0
该寄存器控制发送 FIFO 的阈值。通过写入 SPIENR 寄存器来使能和禁用 SPI。

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2-0	**TFT**	RW	发送 FIFO 阈值 控制发送 FIFO 控制器触发中断的级别，该值需设置为小于等于 8（FIFO 深度）。当发送 FIFO 条目数小于等于该值时，触发发送 FIFO 空中断

19.4.10. 接收FIFO阈值寄存器SPIx_RXFTLR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表
复位值：0x0
该寄存器控制接收 FIFO 的阈值。通过写入 SPIENR 寄存器来使能和禁用 spi。

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2-0	**RFT**	RW	接收 FIFO 阈值 控制接收 FIFO 控制器触发中断的级别，该值需设置为小于等于 8（FIFO 深度）。当接收 FIFO 条目数大于等于该值+1 时，触发发送 FIFO 满中断。

19.4.11. 发送FIFO寄存器SPIx_TXFLR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2-0	**TFTFL**	RW	发送 FIFO 级别 包含发送 FIFO 中效数据项的数量

19.4.12. 接收FIFO寄存器SPIx_RXFLR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2-0	**RFTFL**	RW	接收 FIFO 级别 包含接收 FIFO 中效数据项的数量

19.4.13. 状态寄存器SPIx_SR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x6

该寄存器只读，用于指示当前传输状态，FIFO 状态以及任何可能发生的发送/接收错误。状态寄存器可以在任何时候被读取，该寄存器的任何位都不会请求中断。

位域	位符号	权限	说明
31-7	RFU	-	保留位，请保持默认值
5	**TXE**	R	传输错误 当传输开始时发送 FIFO 为空时将该位置 1。该位只能在 spi 配置为从机时才能设置。前一次传输的数据在 txd 线上重发。该位在读取时清除。 0：无错误 1：传输错误
4	**RFF**	R	接收 FIFO 满 当接收 FIFO 完全满时，设置改位。当接收 FIFO 不为满时，清除该位。 0：接收 FIFO 未满 1：接收 FIFO 已满
3	**RFNE**	R	接收 FIFO 不空 当接收 FIFO 包含一个多多个有效数据时设置该位，当接收 FIFO 为空时清除。该位可以通过软件轮询来完全清空接收 FIFO 0：接收 FIFO 为空 1：接收 FIFO 不为空
2	**TFE**	R	发送 FIFO 空 当发送 FIFO 完全为空时设置该位，当发送 FIFO 包含一个或多个有效数据时，清除该位。 0：发送 FIFO 不为空 1：发送 FIFO 为空
1	**TFNF**	R	发送 FIFO 未满 当发送 FIFO 包含一个多多个空条目时设置该位，当发送 FIFO 满时清除 0：发送 FIFO 已满

			1：发送 FIFO 未满
0	**BUSY**	R	SPI 忙标志 置 1 时，表示传输正在进行中，清 0 时，表示 spi 处于空闲状态或禁用状态。 0：spi 空闲或禁用 1：spi 正在传输数据

19.4.14. 中断屏蔽寄存器SPIx_IMR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x3f

位域	位符号	权限	说明
31-5	RFU	-	保留位，请保持默认值
4	**RXFIM**	RW	接收 FIFO 满中断屏蔽 0：spi_rxf_intr 中断屏蔽 1：spi_rxf_intr 中断未屏蔽
3	**RXOIM**	RW	接收 FIFO 上溢中断屏蔽 0：spi_rxo_intr 中断屏蔽 1：spi_rxo_intr 中断未屏蔽
2	**RXUIM**	RW	接收 FIFO 下溢中断屏蔽 0：spi_rxu_intr 中断屏蔽 1：spi_rxu_intr 中断未屏蔽
1	**TXOIM**	RW	发送 FIFO 上溢中断屏蔽 0：spi_txo_intr 中断屏蔽 1：spi_txo_intr 中断未屏蔽
0	**TXEIM**	RW	发送 FIFO 空中断屏蔽 0：spi_txe_intr 中断屏蔽 1：spi_txe_intr 中断未屏蔽

19.4.15. 中断状态寄存器SPIx_ISR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-5	RFU	-	保留位，请保持默认值
4	**RXFIS**	R	接收 FIFO 满中断状态 0：spi_rxf_intr 中断屏蔽后不活跃 1：spi_rxf_intr 中断屏蔽后活跃
3	**RXOIS**	R	接收 FIFO 上溢中断状态 0：spi_rxo_intr 中断屏蔽后不活跃 1：spi_rxo_intr 中断屏蔽后活跃
2	**RXUIS**	R	接收 FIFO 下溢中断状态 0：spi_rxu_intr 中断屏蔽后不活跃 1：spi_rxu_intr 中断屏蔽后活跃
1	**TXOIS**	R	发送 FIFO 上溢中断状态 0：spi_txo_intr 中断屏蔽后不活跃 1：spi_txo_intr 中断屏蔽后活跃
0	**TXEIS**	R	发送 FIFO 空中断状态 0：spi_txe_intr 中断屏蔽后不活跃 1：spi_txe_intr 中断屏蔽后活跃

19.4.16. 发送FIFO上溢中断清除寄存器SPIx_TXOICR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**TXOICR**	R	清除发送 FIFO 上溢中断 该位反应中断的状态。读会清除 spi_txo_intr。

19.4.17. 接收FIFO上溢中断清除寄存器SPIx_RXOICR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**RXOICR**	R	清除接收 FIFO 上溢中断 该位反应中断的状态。读会清除 spi_rxo_intr。

19.4.18. 接收FIFO下溢中断清除寄存器SPIx_RXUICR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**RXUICR**	R	清除接收 FIFO 下溢中断 该位反应中断的状态。读会清除 spi_rxu_intr

19.4.19. 中断清除寄存器SPIx_ICR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**ICR**	R	清除中断 如果下列任何中断处于活跃状态，则设置该位。读会清除 spi_txo_intr、spi_rxu_intr 和 spi_rxo_intr 中断

19.4.20. DMA控制寄存器SPIx_DMACR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-2	RFU	-	保留位，请保持默认值
1	**TDMAE**	RW	发送 DMA 使能 该位使能/禁用发送 DMA 通道 0：发送 DMA 禁用 1：发送 DMA 使能
0	**RDMAE**	RW	接收 DMA 使能 该位使能/禁用接收 DMA 通道 0：接收 DMA 禁用 1：接收 DMA 使能

19.4.21. DMA发送数据级别寄存器SPIx_DMATDLR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2-0	**DMATDL**	RW	发送数据级别 该位控制 DMA 请求所处的级别，由发送逻辑发出。等于水位级别，当 dma_tx_req 信号产生时，发送 FIFO 中有效数据项的数量等于或小于该位的值，且 TDMAE=1。 当发送 FIFO 中存在 DMATDL 或更少的数据项时，产生 dma_tx_req

19.4.22. DMA接收数据级别寄存器SPIx_DMARDLR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2-0	**DMARDL**	RW	接收数据级别 该位控制 DMA 请求所处的级别，由接收逻辑发出。水位=该值+1，当 dma_rx_req 信号产生时，接收 FIFO 中有效数据项的数量等于或大于于该位的值+1，且 RDMAE=1。 当发送 FIFO 中存在 DMARDL 或更多的数据项时，产生 dma_rx_req

19.4.23. 数据寄存器SPIx_DR(x = 1,2,3)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

当写入时，数据被移动到发送 FIFO 缓冲区，只能在 SPI_EN=1 时写入，当 SPI_EN=0 时，FIFO 复位。

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	**DR**	RW	当写入该寄存器时，必须对数据进行正确校验。读数据时右对齐。

19.4.24. 数据寄存器SPIx_CTRLR2(x = 1)

偏移地址：表 19-5 SPI 寄存器列表

复位值：0x0

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-11	**WAIT_CYCLES**		等待周期 该位在双通道 / 四通道模式下，控制“发送控制帧”与“接收数据”之间的 SPI 时钟周期数（等待周期）
10	RFU	-	保留位，请保持默认值
9-8	**INST_L**		指令长度 设置双通道 / 四通道模式下指令的位长度。 0x0 ： 0 位（无指令） 0x1 ： 4 位指令 0x2 ： 8 位指令 0x3 ： 16 位指令
7-6	RFU	-	保留位，请保持默认值
5-2	**ADDR_L**		地址长度。 定义待传输地址的位长度，仅当 FIFO 中编程了该长度的地址后，传输才能开始。： 0x1（ADDR_L_1）：4 位地址宽度 0x2（ADDR_L_2）：8 位地址宽度 0x3（ADDR_L_3）：12 位地址宽度 0x4（ADDR_L_4）：16 位地址宽度 0x5（ADDR_L_5）：20 位地址宽度 0x6（ADDR_L_6）：24 位地址宽度 0x7（ADDR_L_7）：28 位地址宽度 0x8（ADDR_L_8）：32 位地址宽度 0x9（ADDR_L_9）：36 位地址宽度 0xa（ADDR_L_10）：40 位地址宽度 0xb（ADDR_L_11）：44 位地址宽度 0xc（ADDR_L_12）：48 位地址宽度 0xd（ADDR_L_13）：52 位地址宽度 0xe（ADDR_L_14）：56 位地址宽度 0xf（ADDR_L_15）：60 位地址宽度
1-0	**TRANS_TYPE**		地址与指令传输格式 00：指令和地址均以标准 SPI 模式传输 01：指令以标准 SPI 模式传输， 地址以 CTRLR0.FRF2 设定模式传输 10：指令和地址均以 CTRLR0.FRF2 设定模式传输 11：保留

20. 集成音频总线(I2S)

20.1. 产品概述


I2S 接口外设是一种为数字音频系统设计的串行线路,符合 AMBA2.0 兼容的高级外设总线，且是设计构件合成组件的一部分,设计用于处理数字音频信号的系统。

20.1.1. 特性

- I2S 发送器和接收器基于 Philips I2S 串行协议
- 全双工通信（由于发送器和接收器的独立性）
- 主/从操作模式
- 最大输出频率为 12MHz
- 音频分辨率为 12、16
- FIFO 深度为 8
- 可配置支持可编程 DMA 寄存器
- 可配置 FIFO 阈值
- 支持 DMA 硬件握手接口

20.1.2. 框图

图 20-1 I2S框图



20.2. 功能介绍

I2S 总线只能处理音频数据传输，子编码和控制由另一个设备处理，比如 I2C。I2S 协议至少需要三根线：串行数据线（sd）、字选择线（ws）和串行时钟线（sclk）。

20.2.1. I2S使能

在接收或传输任何数据到 FIFO 之前，必须使能 I2S 组件，要使能该组件，将 I2S 使能寄存器（IER）的 I2S 使能位设置为 1.当你禁用该设备时，它将全局禁用。禁用 I2S，将 IER 寄存器的位 0 设置为 0，禁用后，会发生以下事件：

- TX 和 RX FIFO 被清除，读写指针复位
- 发送和接收过程中的数据丢失
- 所有可能的编程使能（发送/接收块使能、单个 RX/TX 通道使能）被覆写
- 主模式时钟信号 signals sclk_en、ws_out 和 sclk_gate 的生成被禁用

当使能 I2S 并配置其为主设备时，设备总是在左侧立体数据周期（ws=0）中启动，然后在一个 sclk 周期后转到右侧立体声数据周期（ws=1）。这允许半帧的 sclk 将数据写入 TX FIFO，并确保一旦 sclk 重新启动，任何连接的从接收器都不会错过数据帧的开始（如 ws=1 到 0 的转换）（当使能 I2S 并配置其为从设备时，ws 由外部提供）

20.2.2. I2S作为发送器

TX 通道可以在主模式或从模式下运行。默认情况下，I2S 配置在从模式下。通过 APB 总线写入 TX 通道的立体声数据对（如左音频和右音频数据）在适当的串行数据输出线上串行地发出。发送相对于串行时钟和字选择线是定时的。

20.2.2.1.发送器 Block 使能

I2S 的发送器使能寄存器（ITER）的 TXEN 位可以全局地打开和关闭 TX 通道。将 ITER 寄存器位 0 设置为 1 使能发送器 Block，设置为 0 禁用发送器 Block

当被禁用时，会发生以下事件：

- 输出数据丢失，通道输出保持低电平
- TX FIFO 中的数据被保留，FIFO 可以被写入
- TX 通道的任何设置都被保留（例如阈值等）
- TX 通道的使能被覆盖

当发送器 block 使能时，如果 RX FIFO 中有数据，则通道在下一个左立体声数据周期恢复传输。当禁用时，可以执行以下任意一个过程：

- 编程 TX 通道寄存器
- 通过设置发送 FIFO 复位寄存器（TXFFR）的位 0 为 1 来刷新 TX FIFO

复位时，ITER 寄存器的位 0 设置为 0。

20.2.2.2.发送通道音频数据分辨率

TX 通道最初配置一个最大音频数据分辨率，该值为 32，TX 通道可以在操作期间重新编程为任何支持 12，16，20，24，32 的音频数据分辨率。任何其他的分辨率值被认为无效。

音频分辨率的重新编程确保如果发送的数据的分辨率降低，数据的 MSB 仍然首先传输。对分辨率的改变是通过发送器配置寄存器的字长位（WLEN）进行设置的。进行分辨率更改，必须禁用 TX 通道。

在复位或选择无效分辨率时，TX 通道的音频数据分辨率默认恢复为 32。

20.2.2.3.发送通道 FIFO

每个发送通道有两个 FIFO，用于左右立体声数据。深度为 8，宽度为 32.

以下方法可以清除 TX FIFO 并复位读/写指针：

- 复位
- 禁用 I2S
- 通过刷新发送器 block
- 通过刷新 TX 通道

在发送器 block 和发送通道 FIFO 被刷新之前，必须禁用。

TX FIFO 空阈值触发级别为 3，当达到这个级别时，产生一个发送器通道空中断。

20.2.2.4.发送通道中断

I2S 中的所有中断都为极性活跃高。TX 通道产生两个中断：TX FIFO 空和数据溢出。

- TX FIFO 空中断：当达到 TX FIFO 的空触发阈值级别时，该中断产生。当这个中断包含在 I/O 上时，它出现在 intr 上。通过向 TX FIFO 写入数据来清除该中断。
- 数据溢出中断：当试图写入一个完整的 FIFO 时，该中断产生（任何正在写入的数据都会丢失，而 FIFO 中的数据会保留）。当这个中断包含在 I/O 上时，它出现在输出 intr 上。该中断是通过读取发送溢出寄存器的发送通道溢出位（TXCHO）来清除的。

TX 通道的中断状态都可以通过访问中断状态寄存器（ISR）来确定。位 4（TXFE）表示 TX FIFO 空中断的状态，位 5（TXFO）表示数据溢出中断的状态

TX FIFO 空中断和数据溢出中断都可以通过中断屏蔽寄存器（IMR）的发送空屏蔽和发送溢出屏蔽位分别写入 1 来屏蔽。这可以防止中断驱动它们的输出线。但无论是否屏蔽，ISR 总是显示当前中断的状态。

20.2.2.5.写入发送通道

由 TX 通道传输的立体声数据对通过左发送保持寄存器（LTHR）和右发送保持寄存器（RTHR）写入 TX FIFO。所有立体声数据对的写入必须使用以下两阶段过程：

1. 将左立体声数据写入 LTHR
2. 将右立体声数据写入 RTHR


注意：必须按这个顺序写入立体声数据，否则，中断和状态行值无效，左/右立体声对传输可能不同步。

当发送 DMA 使能时，TX 通道要传输的数据通过 TXDMA 寄存器写入 FIFO。先传输左立体声数据，然后传输右立体声数据。RTXDMA 寄存器可以在 TXDMA 传输期间的任何阶段被写入，但出于立体声对传输中间时，不起作用。

当使能 I2S 时，如果 TX FIFO 为空，且在下一个左周期之前没有将数据写入 FIFO，则通道为整帧（左和右周期）输出 0。传输仅在转换到左数据周期之前，TX FIFO 中有数据时进行。也就是，如果错过了帧的开始，通道输出空闲，直到下一个可用的帧。

注意：数据应该只在 FIFO 未满时才写入，否则任何向 FIFO 写入的尝试都会导致数据丢失，产生数据溢出中断。

20.2.2.6.发送流程示意



20.2.3. I2S作为接收器

RX 通道可以在主模式或从模式下运行。默认情况下，I2S 配置在从模式下。立体声数据对（如左音频和右音频数据）从数据输入线串行接收。

这些数据字存储在 RX FIFO 中，直到它们通过 APB 总线被读取。接收相对于串行时钟和字选择线声定时的。

注意：作为接收器时，需要发送器多发送一到两个数据；否则接收到的最后一个数据无法转移到 RX FIFO。

20.2.3.1.接收器 Block 使能

I2S 的接收器使能寄存器（IRER）的 RXEN 位可以全局地打开和关闭 RX 通道。将 IRER 寄存器位 0 设置为 1 使能接收器 Block，设置为 0 禁用接收器 Block

当被禁用时，会发生以下事件：

- 传入数据丢失
- RX FIFO 中的数据被保留，FIFO 可以被读取
- RX 通道的任何设置都被保留（例如阈值等）
- RX 通道的使能被覆盖

当发送器禁用时，可以执行以下任意一个过程：

- 编程 RX 通道寄存器
- 通过设置接收 FIFO 复位寄存器（RXFFR）的位 0 为 1 来刷新 RX FIFO

复位时，IRER 寄存器的位 0 设置为 0。

20.2.3.2.接收通道音频数据分辨率

RX 通道最初配置一个最大音频数据分辨率，该值为 32，RX 通道可以在操作期间重新编程为任何支持 12，16，20，24，32 的音频数据分辨率。任何其他的分辨率值被认为无效。

音频分辨率的重新编程确保如果接收到的数据的分辨率降低，数据的 LSB 放置在 RX FIFO 的 LSB 位。对分辨率的改变是通过接收器配置寄存器的字长位（WLEN）进行设置的。进行分辨率更改，必须禁用 RX 通道。

RX 通道还支持未知数据分辨率。如果接收到的字大于配置的通道分辨率，则忽略最低有效位。如果接收到的字小于配置的通道分辨率，则用 0 填充最低有效位。

在复位或选择无效分辨率时，RX 通道的音频数据分辨率默认恢复为最大值 32。

20.2.3.3.接收通道 FIFO

每个接收通道有两个 FIFO，用于左右立体声数据。深度为 8，宽度为 32.

以下方法可以清除 RX FIFO 并复位读/写指针：

- 复位
- 禁用 I2S
- 通过刷新接收器 block
- 通过刷新 RX 通道

在接收器 block 和接收通道 FIFO 被刷新之前，必须禁用。

RX FIFO 触发级别为 3，当达到这个级别时，产生一个接收器通道数据可用中断。

20.2.3.4.接收通道中断

I2S 中的所有中断都为极性活跃高。RX 通道产生两个中断：RX FIFO 数据可用和

数据溢出。

- RX FIFO 数据可用中断：当达到 RX FIFO 的触发级别时，该中断产生。通过向 RX FIFO 读取数据来清除该中断，直到其等级低于通道可用的触发等级。
- 数据溢出中断：当试图将接收到的数据写入一个完整的 RX FIFO 时，该中断产生（任何正在写入的数据都会丢失，而 FIFO 中的数据会保留）。该中断是通过读取接收溢出寄存器的接收通道溢出位（RXCHO）来清除的。

RX 通道的中断状态都可以通过访问中断状态寄存器（ISR）来确定。位 0（RXDA）表示 RX FIFO 数据可用中断的状态，位 1（RXFO）表示数据溢出中断的状态

接收空阈值中断和数据溢出中断都可以通过中断屏蔽寄存器（IMR）的接收空阈值屏蔽和接收溢出屏蔽位分别写入 1 来屏蔽。这可以防止中断驱动它们的输出线。但无论是否屏蔽，ISR 总是显示当前中断的状态。

20.2.3.5.读取接收通道

由 RX 通道接收到的立体声数据对分别写入左、右 RX FIFO，这些 FIFO 可以通过左接收缓冲寄存器（LRBR）和右接收缓冲寄存器（RRBR）读取。所有立体声数据对的写入必须使用以下两阶段过程：


1. 从 LRBR 读取左立体声数据
2. 从 RRBR 读取右立体声数据

注意：必须按这个顺序读取立体声数据，否则，中断和状态线不同步。

当接收 DMA 使能时，可以通过 RXDMA 寄存器从 RX FIFO 读取数据。

RXDMA 寄存器复位 RXDMA 读周期。这个寄存器提供与 RTXDMA 寄存器相同的功能，但目标是 RXDMA。

20.2.3.6. 接收流程示意



20.2.4. 时钟产生（主模式）

当 I2S 是主设备时，它初始化字选择信号（ws_out）并提供时钟门控（sclk_gate）和时钟使能信号（sclk_en）。此外无论是主设备还是从设备，sclk 输入在 I/O 上。

20.2.4.1.时钟产生使能

时钟使能寄存器（CER）的时钟产生使能位（CLKEN）使能和禁用主模式时钟信号：ws_out、sclk_gate、sclk_en。要使能这些信号，将位 0 设置为 1，要禁用它们，将位 0 设置为 0，在这种情况下 ws_out 保持低电平。

当 CLKEN 位被禁用时任何传入或传出的数据都会丢失，但是，FIFO 中已有的数据会保留。使能该位后，将在下一个立体声帧开始时重新开始传输。

在使能 CER[0]时，ws_out 总是从左立体声数据周期开始。一个 sclk 周期后，它会过渡 到右立体声数据周期/这允许半帧的 sclk 向 TX FIFO 写入数据，并确保一旦 sclk 重启。任何连接的从接收器都不会错过数据帧的开始。

为了进一步解释这种行为，设备使用 ws 的 0 到 1 和 1 到 0 转换来计时右或左立体声数据周期的开始。1 到 0 表示新的立体数据对的开始。在使能 CER[0]时，设备从 ws=0 开始一个周期，然后从 0 过渡到 1。

20.3. I2S寄存器列表

I2S2 基地址：0x4000 3800

I2S3 基地址：0x4000 3C00

表 20-1 I2S寄存器列表

寄存器名称	寄存器地址	寄存器描述
I2Sx_IER	I2Sx_BASE + 0x00	I2Sx 使能寄存器
I2Sx_IRER	I2Sx_BASE + 0x04	I2Sx 接收块使能寄存器
I2Sx_ITER	I2Sx_BASE + 0x08	I2Sx 发送块使能寄存器
I2Sx_CER	I2Sx_BASE + 0x0C	I2Sx 时钟使能寄存器
I2Sx_CCR	I2Sx_BASE + 0x10	I2Sx 时钟配置寄存器
I2Sx_RXFFR	I2Sx_BASE + 0x14	I2Sx 接收块 FIFO 复位寄存器
I2Sx_TXFFR	I2Sx_BASE + 0x18	I2Sx 发送块 FIFO 复位寄存器
I2Sx_LRBR	I2Sx_BASE + 0x20	I2Sx 左接收缓冲寄存器
I2Sx_LTHR	I2Sx_BASE + 0x20	I2Sx 左发送缓冲寄存器
I2Sx_RRBR	I2Sx_BASE + 0x24	I2Sx 右接收缓冲寄存器
I2Sx_RTHR	I2Sx_BASE + 0x24	I2Sx 右发送缓冲寄存器
I2Sx_RER	I2Sx_BASE + 0x28	I2Sx 接收使能寄存器
I2Sx_TER	I2Sx_BASE + 0x2C	I2Sx 发送使能寄存器
I2Sx_RCR	I2Sx_BASE + 0x30	I2Sx 接收配置寄存器
I2Sx_TCR	I2Sx_BASE + 0x34	I2Sx 发送配置寄存器
I2Sx_ISR	I2Sx_BASE + 0x38	I2Sx 中断状态寄存器
I2Sx_IMR	I2Sx_BASE + 0x3C	I2Sx 中断屏蔽寄存器
I2Sx_ROR	I2Sx_BASE + 0x40	I2Sx 接收溢出寄存器
I2Sx_TOR	I2Sx_BASE + 0x44	I2Sx 发送溢出寄存器
I2Sx_RFCR	I2Sx_BASE + 0x48	I2Sx 接收 FIFO 配置寄存器
I2Sx_TFCR	I2Sx_BASE + 0x4C	I2Sx 发送 FIFO 配置寄存器
I2Sx_PR	I2Sx_BASE + 0x1D0	I2Sx 预分频系数寄存器
I2Sx_MCKPR	I2Sx_BASE + 0x1D4	I2Sx 时钟输出寄存器
I2Sx_DMACR	I2Sx_BASE + 0x200	I2SxDMA 控制寄存器
I2Sx_RXDMA	I2Sx_BASE + 0x204	I2SxDMA 接收寄存器
I2Sx_TXDMA	I2Sx_BASE + 0x214	I2SxDMA 发送寄存器

20.4. I2S寄存器描述

20.4.1. 使能寄存器I2Sx_IER

偏移地址：表 20-1 I2S 寄存器列表

复位值：0xa

位域	位符号	权限	说明
31-2	RFU	-	保留位，请保持默认值
1	**MSTR**	RW	主从选择 请在空闲时切换 1：主设备模式 0：从设备模式
0	**IEN**	RW	使能 I2S 0：禁用 I2S 1：使能 I2S

20.4.2. 接收块使能寄存器I2Sx_IRER

偏移地址：表 20-1 I2S 寄存器列表

复位值：0x0

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	RXEN	RW	使能接收块 0：禁用接收器 1：使能接收器

20.4.3. 发送块使能寄存器I2Sx_ITER

偏移地址：表 20-1 I2S 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	TXEN	RW	使能发送块 0：禁用发送器 1：使能发送器

20.4.4. 时钟使能寄存器I2Sx_CER

偏移地址：表 20-1 I2S 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	CLKEN	RW	使能时钟生成信号：sclk_en、ws_out 和 sclk_gate. 0：禁用时钟生成 1：使能时钟生成

20.4.5. 时钟配置寄存器I2Sx_CCR

偏移地址：表 20-1 I2S 寄存器列表
复位值：0x0

位域	位符号	权限	说明
31-6	RFU	-	保留位，请保持默认值
4-3	**WSS**	RW	该位用于对字选择线保持在左或右采样模式的 sclk 周期数进行编程。在对该值进行任何更改之前，必须禁用 I2S 时钟生成（CER[0] = 0） 0：16 个周期 1：24 个周期 2：32 个周期
2-0	**SCLKG**	RW	该位用于编程电路的门控。值必须小于或等于配置的最大音频分辨率。在对该值进行任何更改之前，必须禁用 I2S 时钟生成（CER[0] = 0） 0：时钟门控关闭 1：12 个 sclk 周期后门控开启 2：16 个 sclk 周期后门控开启 3：20 个 sclk 周期后门控开启 4：24 个 sclk 周期后门控开启

20.4.6. 接收块FIFO复位寄存器I2Sx_RXFFR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**RXFFR**	W	接收器 FIFO 复位 向该寄存器写 1 将刷新所有 RX FIFO。在写入该位之前，必须禁用接收块。 0：不刷新 RX FIFO 1：刷新 RX FIFO

20.4.7. 发送块FIFO复位寄存器I2Sx_TXFFR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**TXFFR**	W	发送器 FIFO 复位 向该寄存器写 1 将刷新所有 TX FIFO。在写入该位之前，必须禁用接收块。 0：不刷新 TX FIFO 1：刷新 TX FIFO

20.4.8. 左接收缓冲寄存器I2Sx_LRBR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-0	**LRBR**	R	从接收通道输入（sdi）串行接收到的左立体声数据通过该寄存器读取，如果 RX FIFO 已满，且在下一个立体声对开始之前不执行两阶段读取操作。新数据丢失且产生溢出中断。 注意：在再次读取该寄存器之前，必须从 RRBR 读取右立体声数据，否则状态/中断无效

20.4.9. 左发送保持寄存器I2Sx_LTHR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-0	**LTHR**	W	要通过发送通道输出（sdo）发送的左立体声数据通过这个寄存器写入，写入是一个两阶段的操作。 对该寄存器的写操作将左立体声数据样本传递给发送器 接下来必须写右立体声样本到 RTHR 寄存器。 数据只在 FIFO 未满时写入，否则任何向 FIFO 写入的尝试都会导致数据丢失，并产生溢出中断。

20.4.10. 右接收缓冲寄存器I2Sx_RRBR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-0	**RRBR**	W	从接收通道输入（sdi）串行接收到的右立体声数据通过该寄存器读取，如果 RX FIFO 已满，且在下一个立体声对开始之前不执行两阶段读取操作。新数据丢失且产生溢出中断。 注意：在读取该寄存器之前，必须从 LRBR 读取左立体声数据，否则状态/中断无效。

20.4.11. 右发送保持寄存器I2Sx_RTHR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-0	**RTHR**	W	要通过发送通道输出（sdo）发送的右立体声数据通过这个寄存器写入，写入是一个两阶段的操作。 对该寄存器的写操作将左立体声数据样本传递给发送器 接下来必须写正确的立体声样本到 RTHR 寄存器。 数据只在 FIFO 未满时写入，否则任何向 FIFO 写入的尝试都会导致数据丢失，并产生溢出中断。

20.4.12. 接收使能寄存器I2Sx_RER

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**RXCHEN**	RW	接收通道使能该位 该位使能/禁用接收通道。使能时，通道开始在下一个左立体声周期接收 0：接收通道禁用 1：接收通道使能

20.4.13. 发送使能寄存器I2Sx_TER

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**TXCHEN**	RW	发送通道使能该位 该位使能/禁用发送通道。使能时，通道开始在下一个左立体声周期发送 0：发送通道禁用 1：发送通道使能

20.4.14. 接收配置寄存器I2Sx_RCR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	**RXCHEN**	RW	接收通道使能该位 该位用于编程接收器所需的分辨率，并使传入的左或右字的 LSB 被放置在 LRBR/RRBR 寄存器的 LSB 中。编程的数据分辨率必须小于等于 16。大于 16 的值默认返回为 16。在此进行任何更改之前，必须禁用该通道。 0：忽略字长度，禁止接收 1：12 位数据分辨率 2：16 位数据分辨率 3：20 位数据分辨率 4：24 位数据分辨率 5：32 位数据分辨率

20.4.15. 发送配置寄存器I2Sx_TCR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2-0	**TXCHEN**	RW	发送通道使能该位 该位用于编程发送器所需的分辨率，并确保首先发送数据的 MSB。 编程的数据分辨率必须小于等于 16。大于 16 的值默认返回为 16。在此进行任何更改之前，必须禁用该通道。 0：忽略字长度，禁止发送 1：12 位数据分辨率 2：16 位数据分辨率 3：20 位数据分辨率 4：24 位数据分辨率 5：32 位数据分辨率

20.4.16. 中断状态寄存器I2Sx_ISR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-6	RFU	-	保留位，请保持默认值
5	**TXFO**	R	TX 通道的数据溢出中断状态 该位指示 TX FIFO 写是否有效或溢出。 0：TX FIFO 写有效 1：TX FIFO 写溢出
4	**TXFE**	R	发送空触发中断状态 该位指示 TX FIFO 触发等级是否达到 0：达到 1：未达到
3-2	RFU	-	保留位，请保持默认值
1	**RXFO**	R	RX 通道的数据溢出中断状态 由于 FIFO 满，传入数据丢失 0：RX FIFO 写有效 1：RX FIFO 写溢出
0	**RXDA**	R	接收数据可用中断状态 该位指示 RX FIFO 触发等级是否达到 0：达到 1：未达到

20.4.17. 中断屏蔽寄存器I2Sx_IMR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-6	RFU	-	保留位，请保持默认值
5	**TXFO**	R	TXFIFO 数据溢出中断屏蔽 该位指示 TX FIFO 溢出中断是否屏蔽 0：未屏蔽 1：屏蔽
4	**TXFEM**	R	TX FIFO 空中断屏蔽 该位指示 TX FIFO 空中断是否屏蔽 0：未屏蔽 1：屏蔽
3-2	RFU	-	保留位，请保持默认值
1	**RXFOM**	R	RX FIFO 数据溢出中断屏蔽 该位指示 RX FIFO 溢出中断是否屏蔽 0：未屏蔽 1：屏蔽
0	**RXDAM**	R	RX FIFO 数据可用中断屏蔽 该位指示 RX FIFO 数据可用中断是否屏蔽 0：未屏蔽 1：屏蔽

20.4.18. 接收溢出寄存器I2Sx_ROR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	RXCHO	R	读取该位以清除 RX FIFO 数据溢出中断 0：RX FIFO 写有效 1：RX FIFO 写溢出

20.4.19. 发送溢出寄存器I2Sx_TOR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	TXCHO	R	读取该位以清除 TX FIFO 数据溢出中断 0：TX FIFO 写有效 1：TX FIFO 写溢出

20.4.20. 接收FIFO配置寄存器I2Sx_RFCR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-4	RFU	-	保留位，请保持默认值
3-0	RXCHDT	RW	该位编程 RX FIFO 中的触发等级，在该等级上产生接收可用中断和 DMA 请求。 0：当 FIFO 级别为 1 时产生中断和 DMA 请求 1：当 FIFO 级别为 2 时产生中断和 DMA 请求 2：当 FIFO 级别为 3 时产生中断和 DMA 请求 3：当 FIFO 级别为 4 时产生中断和 DMA 请求 -- 7：当 FIFO 级别为 8 时产生中断和 DMA 请求

20.4.21. 发送FIFO配置寄存器I2Sx_TFCR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-4	RFU	-	保留位，请保持默认值
3-0	TXCHDT	RW	该位编程 TX FIFO 中的触发等级，在该等级上产生接收可用中断和 DMA 请求。 0：当 FIFO 级别为 1 时产生中断和 DMA 请求 1：当 FIFO 级别为 2 时产生中断和 DMA 请求 2：当 FIFO 级别为 3 时产生中断和 DMA 请求 3：当 FIFO 级别为 4 时产生中断和 DMA 请求 -- 7：当 FIFO 级别为 8 时产生中断和 DMA 请求

20.4.22. 预分频系数寄存器I2Sx_PR

偏移地址：表 20-1 I2S 寄存器列表

复位值：0x0

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	Prescale	RW	预分频系数，取值为 2-ffff

20.4.23. 钟输出寄存器I2Sx_MCK_PR

偏移地址：表 20-1 I2S 寄存器列表

复位值：0x0

位域	位符号	权限	说明
31-17	RFU	-	保留位，请保持默认值
16	**MCKEN**	RW	MCK 使能 0：不使能 1：MCK 开始输出
15-0	**MCKPR**	RW	MCK 预分频系数，取值为 2-ffff

20.4.24. I2S DMA控制寄存器I2S_DMACR

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-9	RFU	-	保留位，请保持默认值
8	DMAEN_TXCH	RW	0：发送通道禁用 DMA 1：发送通道使能 DMA
0	DMAEN_RXCH	RW	0：接收通道禁用 DMA 1：接收通道使能 DMA

20.4.25. 接收块DMA寄存器I2S_RXDMA

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-0	RXDMA	-	用于 DMA 读取接收数据

20.4.26. 发送块DMA寄存器I2S_TXDMA

偏移地址：表 20-1 I2S 寄存器列表

位域	位符号	权限	说明
31-0	TXDMA	-	用于 DMA 传输发送数据

21. I2C 接口（I2C）

21.1. 概述

I2C 控制器能按照设定的传输速率（标准，快速，快速+）将需要发送的数据按照 I2C 规范串行发送到 I2C 总线上，并对通信过程中的状态进行检测，另外还支持多主机通信中的总线冲突和仲裁处理。

21.2. 主要特性

- 支持主机发送 / 接收，从机发送 / 接收四 种工作模式
- 支持时钟延展 (时钟同步) 和多主机通信冲突仲裁
- 支持标准 (100Kbps)/ 快速 (400Kbps)/ 快速+ (1Mbps) 三种工作速率
- 支持 7bit 寻址功能
- 支持 3 个从机地址
- 支持广播地址
- 支持输入信号噪声过滤功能
- 支持中断状态查询功能】
- 支持 DMA

21.3. 协议描述

I2C 总线使用两根信号线（数据线 SDA 和时钟线 SCL）在设备间传输数据。SCL 为单向时钟线，固定由主机驱动。SDA 为双向数据线，在数据传输过程中由收发两端分时驱动。


I2C 总线上可以连接多个设备，所有设备在没有进行数据传输时都处于空闲状态（未寻址从机接收模式），任一设备都可以作为主机发送 START 起始信号来开始数据传输，在 STOP 停止信号出现在总线上之前，总线一直处于被占用状态。

I2C 通信采用主从结构，并由主机发起和结束通信。主机通过发送 START 起始信号来发起通信，之后发送 SLA+W/R 共 8bit 数据（其中，SLA 为 7bit 从机地址，W/R 为读写位），并在第 9 个 SCL 时钟释放 SDA 总线，对应的从机在第 9 个 SCL 时钟占用 SDA 总线并输出 ACK 应答信号，完成从机寻址。此后根据主机发送的第 1 字节的 W/R 位来决定数据通信的发端和收端，发端每发送 1 个字节数据，收端必须回应 1 个 ACK 应答信号。数据传输完成后，主机发送 STOP 信号结束本次通信。

21.3.1. 传输应答

在总线上传输数据时，发端每传输完 1 个字节数据，在第 9 个 SCL 时钟周期发端放弃对 SDA 的控制，收端须在第 9 个 SCL 时钟周期回复 1 个应答位：接收成功，发送 ACK 应答，接收异常发送 NACK 应答。


图 21-1 传输应答



21.3.2. 协议帧格式

标准 I2C 传输协议帧包含四个部分：起始信号 (START) 或重复起始信号 (Repeated START) 信号，从机地址及读写位，数据传输，停止信号 (STOP)。如下图所示：

图 21-2 起始、从机地址及停止信号



起始信号 (START)

当总线处于空闲状态时（SCL 和 SDA 线同时为高），SDA 线上出现由高到低的下降沿信号，则被定义为起始信号。主机向总线发出起始信号后开始数据传输，并占用总线。


从机地址(SLA)及读写位

当起始信号产生后，主机开始传输第 1 字节数据：7 bit 从机地址 + 读写位。读写位（1：读；0：写）控制总线上数据传输方向。被寻址的从机在第 9 个 SCL 时钟周期内占用 SDA 总线，并将 SDA 置为低电平作为 ACK 应答。

停止信号 (STOP)

当 SCL 线为高时，SDA 线上出现由低到高的上升沿信号，则被定义为停止信号。主机向总线发出停止信号以结束数据传输，并释放总线。

图 21-3 重复起始信号




重复起始信号 (Repeated START)

当一个起始信号后未出现停止信号之前，出现了新的起始信号，新的起始信号被定义为重复起始信号。在主机发送停止信号前，SDA 总线一直处于占用状态，其他主机无法占用总线。

数据传输

主机在 SCL 线上输出串行时钟信号，主从机通过 SDA 线进行数据传输。数据传输过程中，1 个 SCL 时钟脉冲传输 1 个数据位（最高有效位 MSB 在前），且 SDA 线上的数据只在 SCL 为低时改变，每传输 1 个字节跟随 1 个应答位。如下图所示：

图 21-4 数据传输



21.3.3. 冲突检测与仲裁

在多主机通信系统中，总线上的每个节点都有从机地址。每个节点可以作为从节点被其他节点访问，也可以作为主节点向其他的节点发送控制字节和传送数据。如果有两个或两个以上的节点同时向总线发出起始信号并开始传输数据，就会造成总线冲突。I2C 控制器内置一个仲裁器，可对 I2C 总线冲突进行检测和仲裁，以保证数据通信的可靠性和完整性。

冲突检测原理

在物理实现上， SDA 和 SCL 引脚电路结构相同，引脚的输出驱动与输入缓冲连在一起。输出结构为漏极开路的场效应管、输入结构为高输入阻抗的同相器。基于该结构：

1. 由于 SDA、SCL 为漏极开路结构，借助于外部的上拉电阻实现了信号的“线

与”逻辑；

2. 设备向总线写数据的同时读取数据，可用来检测总线冲突，实现 “时钟同步”和“总线仲裁”。

根据“线与”逻辑，如果 2 个主机同时发送逻辑 1 或逻辑 0，则 2 个主机都检测不到冲突，需要等到下一位数据发送再继续检测冲突；如果 2 个主机一个发送逻辑 1，一个发送逻辑 0，此时总线上为逻辑 0，发送逻辑 1 的主机检测到冲突，发送逻辑 0 的主机没有检测到冲突。


冲突仲裁原理

当主机检测到总线冲突后，该主机丢失仲裁，退出主机发送模式，进入未寻址从机模式，释放 SDA 数据线，并回到地址侦测状态，之后根据接收到的 SLA+W/R 进入相应的从机模式 (SLA 地址匹配进入已寻址从机模式，SLA 地址不匹配则进入未寻址从机模式)。

当主机没有检测到总线冲突，该主机赢得仲裁，继续主导本次数据传输，直到通信完成。

下图为一个 I2C 总线上 A 主机和 B 主机发送冲突和仲裁示意图（假设 A，B 两个主机的发送时钟同步）：

图 21-5 冲突检测及仲裁



在阶段（1），A 主机和 B 主机均先后发送逻辑 1 和逻辑 0，由于数据相同且同步，2 个主机都不会检测到总线冲突。

1. 在阶段（2），A 主机发送逻辑 1，B 主机发送逻辑 0，SDA 总线上数据为逻辑 0。A 主机控制器检测到数据错误，退出发送竞争，即丢失仲裁，A 主机进入未被寻址的从机接收模式。B 主机没有检测到总线冲突，赢得仲裁，继续本次数据传输。


2. 在阶段（3），B 主机由于赢得仲裁，SCL 和 SDA 都由 B 主机来主导控制传输。

21.4. 功能说明

21.4.1. 功能框架

I2C 模块主要包括时钟发生器、输入滤波器、地址比较器、协议控制逻辑、仲裁和同步逻辑、以及相关寄存器等。其功能框图如下图所示：

图 21-6 I2C 功能框图



21.4.2. 通信时钟

串行时钟发生器用来产生 I2C 通信的波特率时钟 SCL。串行时钟发生器采用 PCLK 作为输入时钟，即 I2CCLK = PCLK，通过 1 个 8bit 的计数器计数，输出所需波特率的 I2C 时钟信号。

SCL 时钟频率计算公式：

$$f_{SCL} = f_{I2CCLK} / 8 / (BRR + 1)$$

其中，BRR 通过波特率计数器配置寄存器 I2C_BRR 配置，BRR 有效范围为 1～255。

串行时钟发生器的计数器计数由 I2C_BRREN 寄存器的 EN 位域使能，EN 为 1 使能，为 0 禁止。主机时应设置 EN 为 1，从机时该位不影响。

PCLK、BRR 组合和 SCL 时钟频率的对应关系如下表所示：

表 21-1 I2C 传输速率和配置举例

f_{SCL}(kHz) / F_{I2CCLK}(kHz)	I2C_BRR						
	1	2	3	4	5	6	7
1000	62	41	31	25	20	17	15
2000	125	83	62	50	41	35	31
4000	250	166	125	100	83	71	62
6000	375	250	187	150	124	107	93
8000	500	333	250	200	166	142	125
10000	625	416	312	250	208	178	156
12000	750	500	375	300	250	214	187
14000	875	583	437	350	291	250	218
16000	1000	666	500	400	333	285	250

21.4.3. 输入滤波器

输入滤波器可通过配置I2C_CR的FLT[1:0]对 SDA 和 SCL 输入信号进行滤波处理，小于 1/8/15 个 HCLK 周期的尖峰脉冲信号会被滤除。

21.4.4. 地址比较器

I2C 总线上各设备都有从机地址，且各从机地址均不同。主机根据从机地址寻址从机，从机通过地址比较器自动检测主机发送的 7bit 寻址地址与本机地址是否匹配，以确定是否与主机通信。

I2C 控制器支持 3 个可编程的从机地址，具体地址信息通过从机地址寄存器 I2C_ADDR0 / I2C_ADDR1 / I2C_ADDR2 进行配置。

从机的地址比较器将接收到的 7bit 寻址地址和 3 个从机地址以及广播地址（0x00）相比较。如果符合 4 个地址中的任何一个，则认为地址匹配，同时 I2C 中断标志位 I2C_ISR 的 SI 位 会被置 1，并产生一个中断请求。应用程序可通过查询从机地址匹配寄存器 I2C_MATCH 获取匹配成功的地址序号。

如果地址匹配到 I2C_ADD0 / 1 / 2，则从机进入相应的已寻址从机接收模式（接收到 SLA+W）或者已寻址从机发送模式（接收到 SLA+R）；如果地址匹配到广播地址 0x00（接收到 SLA+W），则从机进入广播接收模式。

21.4.5. 同步和仲裁逻辑

21.4.5.1.SCL 同步

I2C 支持时钟同步（时钟延展）功能，SCL 时钟低电平的时间由 SCL 时钟低电平宽度最长的芯片决定，而 SCL 时钟高电平时间由时钟高电平宽度最短的芯片决定。

如果从机希望主机降低传输速度，可以在收到数据并回应 ACK 后，保持 I2C_ISR 的 SI 位为 1，则从机 I2C 控制器将保持 SCL 为低电平状态，以此来通知主机。当主机准备下一个字节数据传输（发送或者接收）时检测到 SCL 的电平被拉低，则进行等待，直到从机完成操作并将 I2C_ISR 的 SI 位 清 0，从机控制器释放 SCL 的拉低控制，主机检测到 SCL 为高电平后继续下一个字节数据的传输。

21.4.5.2.SDA 仲裁

I2C 支持 SDA 冲突检测和仲裁，可以保证在多个主机企图控制 I2C 总线时，I2C

总线上的数据不被破坏。

每个主机发送数据时，都会同时比较总线上的数据与自己发送的数据是否一致，不一致则认为检测到总线冲突，会退出发送竞争，即丢失仲裁。丢失仲裁的主机会立即切换到未被寻址的从机状态，以确保自身能被仲裁成功的主机寻址到。

SDA 仲裁发生在主机发送 SLA+W/R 数据阶段时：如果两个主机同时向一个从机发送数据，即两个主机发送的从机地址相同，则仲裁会在第二个字节持续。

21.4.6. 应答控制

I2C 数据传输的收端必须在每个字节的第 9 个 SCL 时钟周期给发端进行 ACK 或者 NACK 应答，发端通过该应答位来获取收端当前状态：

回应 ACK 应答，则表明收端已正确接收该字节数据，可以继续接收下一字节数据；

回应 NACK 一般表示收端已不再接收任何数据。

收端发送 ACK 还是 NACK，由收端的 I2C_CR 的 AA 位域来控制：

当设置 I2C_CR 的 AA 为 1 时，I2C 模块每收到 1 字节数据后会回应 ACK 应答；

当设置 I2C_CR 的 AA 为 0 时，I2C 模块每收到 1 字节数据后回应 NACK 应答。

在主机接收数据过程中，主机作为通信发起方，控制着收发字节个数，主机（收端）在最后一个字节数据接收完成后回应 NACK 应答给从机（发端），从机收到 NACK 应答后将切换为未寻址从机接收模式，并释放 SDA 总线，以便主机发送 STOP 停止信号或 Repeated START 重复起始信号。

在从机发送数据过程中，如果自身的 I2C_CR 的 AA 位应答控制位被应用程序清零，则从机在发送完最后 1 字节有效数据后，将自身切换为未寻址从机接收模式，并释放 SDA 总线，主机从总线上读数据将得到 0xFF。此时主机（软件）应能判断从机处于无响应状态，并发送 STOP 停止信号或 Repeated START 重复起始信号。

在从机接收数据过程中，如果回应 NACK 给主机（发端），则表示从机（收端）主动结束本次通信，不再接收主机发送的数据，且将自身切换为未寻址从机接收模式，并释放 SDA 总线，此时主机应发送 STOP 停止信号或 Repeated START 重复起始信号。

21.4.7. 中断

I2C 中断标志寄存器 I2C_ISR 的 SI 位为中断标志位。当 I2C 状态寄存器 I2C_STAT 的 STAT 位域值发生改变（变成 0xF8 除外）时，I2C_ISR 的 SI 标志位就会被置位，同时产生中断请求。

在用户 I2C 中断服务程序中，应查询 I2C 状态寄存器 I2C_STAT 的 STAT 位域值获取 I2C 总线的状态，以确定中断产生原因。设置 I2C_ISR 的 SI 位为 0 清除该标志位。

21.4.8. 工作模式

I2C 控制器支持 4 种工作模式：主机发送模式、主机接收模式、从机发送模式、从机接收模式。另外还支持广播接收模式，其工作方式和从机接收模式类似。

21.4.8.1.主机发送模式

主机发送模式下，主机主动发送多个字节到从机。

SCL 串行时钟由主机控制产生，因此需要先根据传输波特率设置 I2C_BRR 寄存器并设置 I2C_BRREN 寄存器的 EN 位域为 1，然后启动传输。

主机设置 I2C_CR 的 STA 位为 1，通知控制器发送 START 起始信号，控制器收到通知后检测总线是否空闲，当总线空闲时，主机控制器向总线发送一个 START 起始信号。如果发送成功，状态码 I2C_STAT 位变为 0x08，中断标志位 I2C_ISR 的 SI 位被置 1。

主机发送完 START 起始信号后，需要软件设置 I2C_CR 的 STA 位为 0，然后将从机地址和写标志位（SLA+W）写入到 I2C 数据寄存器 I2C_DR；清零 I2C_ISR 的 SI 位使 I2C_STAT 位由 0x08 切换回 0xF8，主机控制器将发送 SLA+W 到 I2C 总线上；当主机发送完 SLA+W 并收到从机 ACK 应答信号后，状态码 I2C_STAT 变为 0x18，中断标志位 I2C_ISR 的 SI 位被置 1。

此后主机根据应用需要，发送多个字节的用户自定义数据并检测 ACK 应答信号，每个字节的发送过程和发送 SLA+W 数据帧类似。

主机在发送数据过程中，如果收到 NACK 应答信号，表明从机不再接收主机发送的数据（从机的 I2C_CR 的 AA 位被清零），主机应发送 STOP 信号结束本次数据传输，或者发送 Repeated START 重复起始信号开启新一轮传输。


当主机发送完成所有数据后，设置 I2C_CR 的 STO 位为 1，通知控制器数据已发送完成，待发送 STOP 停止信号。清零 I2C_ISR 的 SI 位，主机控制器将发送 STOP 停止信号到 I2C 总线上，完成本次数据传输，释放总线。

当主机发送完成所有数据后，也可以不发送 STOP 停止信号，而是直接发送 Repeated START 重复起始信号，继续占用总线进行新一轮数据传输。

当主机由于总线冲突丢失仲裁时，会进入未寻址从机接收模式（状态码 I2C_STAT = 0x38）。


主机发送模式下状态同步图如下图所示：

图 21-7 主机发送模式状态同步图



主机发送模式下数据发送流程图及状态寄存器值如下图所示：

图 21-8 主机发送模式流程和寄存器状态



21.4.8.2.主机接收模式

主机接收模式用于接收从机发送的多个数据，主机每接收到 1 字节数据后会回应 ACK 应答信号。

SCL 串行时钟由主机控制产生，因此需要先根据传输波特率设置主机的 I2C_BRR 寄存器并设置 I2C_BRREN 寄存器的 EN 位域为 1，然后启动传输。

主机设置 I2C_CR 的 STA 位为 1，通知控制器发送 START 起始信号，控制器收到通知后检测总线是否空闲，当总线空闲时，主机控制器向总线发送一个 START 起始信号。如果发送成功，状态码 I2C_STAT 变为 0x08， I2C_ISR 的 SI 标志位被置 1。

主机发送完 START 起始信号后，需要软件设置 I2C_CR 的 STA 位为 0，然后将从机地址和读标志位（SLA+R）写入到 I2C 数据寄存器 I2C_DR；清零 I2C_ISR 的 SI 标志位，主机控制器将发送 SLA+R 到 I2C 总线上；当主机发送完 SLA+R 并收到从机 ACK 应答信号后，状态码 I2C_STAT 变为 0x40，I2C_ISR 的 SI 标志位被置 1。

此后，主机设置 I2C_CR 的 AA 为 1，并清零 I2C_ISR 的 SI 位，开始接收从机发送的数据，每接收完 1 字节数据后，都要回复一个 ACK 应答信号。在主机接收过程中，应注意：

1. 为保证每接收到 1 字节数据后都能正确产生 I2C_ISR 的 SI 中断信号，需要在收到 1 字节数据后及时将 I2C_ISR 的 SI 位清除。

2. 在接收最后一个字节前需要将 I2C_CR 的 AA 位清零，即主机在接收到最后一个字节时不产生 ACK 应答信号，以此来通知从机停止数据发送。

主机在接收数据过程中，如果从机由于某种原因不再发送主机所需要的数据（从机的 I2C_CR 的 AA 被清零），主机后续将收到全 1 信号，此时主机需要在应用层对数据进行判决，判定从机为无响应状态，应发送 STOP 停止信号来结束本次传输，或发送 Repeated START 重复起始信号开启新一轮传输。


当主机接收完成所有数据后，设置 I2C_CR 的 STO 位为 1，通知控制器数据已接收完成，待发送 STOP 停止信号。清零 I2C_ISR 的 SI 位，主机控制器发送 STOP 停止信号到 I2C 总线上，完成本次数据传输，释放总线。

当主机接收完成所有数据后，也可以不发送 STOP 停止信号，而是直接发送 Repeated START 重复起始信号，继续占用总线进行新一轮数据传输。

当主机由于总线冲突丢失仲裁时，会进入未寻址从机接收模式（状态码 I2C_STAT = 0x38）。


主机接收模式下状态同步图如下图所示：

图 21-9 主机接收模式状态同步图



主机接收模式下数据接收流程图及状态寄存器值如下图所示：

图 21-10 主机接收模式流程和寄存器状态



21.4.8.3.从机接收模式

从机接收模式下，从机接收主机发送的数据。

在传输之前，从机需要设定从机地址：将从机地址写入到 3 个从机地址寄存器 I2C_ADDR0、I2C_ADDR1、I2C_ADDR2 任意 1 个中；设置 I2C_CR 的 AA 位为 1 以响应主机的寻址；I2C_BRR 寄存器设置值无效，不用设置。

完成上述初始化工作后，从机进入空闲状态（未寻址从机接收模式），等待被主机发送的写信号（SLA+W）寻址。当从机接收到 SLA+W 后，如果地址匹配到 I2C_ADDR0/1/2，则从机回应 ACK 应答，并进入已寻址从机接收模式，状态码 I2C_STAT 变为 0x60，I2C_ISR 的 SI 位同时被置 1。此时必须清除 I2C_ISR 的 SI 位，以便从总线上接收主机发送的数据。

从机每接收到 1 字节数据都要回应 1 个 ACK 应答，应用程序读取完该字节数据后，必须将 I2C_ISR 的 SI 位清零，为接收下一字节数据做好准备。


从机在接收数据过程中，如果 I2C_CR 的 AA 位被清零，则从机将在接收到下一字节时返回 NACK 信号，从机自身状态也切换到未寻址从机接收模式，结束与主机的通信，不再接收数据，且 I2C_DR 寄存器保持之前接收到的数据。由该特性可知，从机应用程序可通过设置 I2C_CR 的 AA 位为 0 主动将从机的已寻址从机接收模式切换到未寻址从机接收模式。

当主机在 SLA+ 读写阶段由于总线冲突丢失仲裁时会进入未寻址从机接收模式，之后如果接收到符合本机地址的 SLA+W 并回应 ACK 后（状态码 I2C_STAT = 0x68），

则会进入已寻址从机接收模式。


从机接收模式下状态同步图如下图所示：

图 21-11 从机接收模式状态同步图



从机接收模式下数据接收流程图及状态寄存器值如下图所示：

图 21-12 从机接收模式流程和寄存器状态



21.4.8.4.从机发送模式

从机发送模式下，数据由从机发送给主机。

在传输之前，从机需要设定从机地址：将从机地址写入到 3 个从机地址寄存器 I2C_ADDR0、I2C_ADDR1、I2C_ADDR2 任意 1 个中；设置 I2C_CR 的 AA 位为 1 以响应主机的寻址；I2C_BRR 寄存器设置值无效，不用设置。

完成上述初始化工作后，从机进入空闲状态（未寻址从机接收模式），等待被主机发送的读信号（SLA+R）寻址。当从机接收到 SLA+R 后，如果地址匹配到 I2C_ADDR0/1/2，则从机回应 ACK 应答，并进入已寻址从机发送模式，状态码 I2C_STAT 变为 0xA8，中断标志位 I2C_ISR 的 SI 同时被置 1。此时应及时将待发送的数据写入 I2C_DR 寄存器，并清除 I2C_ISR 的 SI 位，等待发送 1 字节数据，并在每个字节数据发送完成后进行 ACK 应答确认，直到全部数据发送完毕。


如果在传输过程中从机收到 NACK 应答，则从机不再发送数据，并进入未寻址从机接收模式。

如果在传输过程中从机主动将 I2C_CR 的 AA 位设置为 0，则从机在发送完最后 1 字节有效数据后，将自身切换为未寻址从机接收模式，此后主机从总线上读数据将得到 0xFF。

当主机在 SLA+ 读写阶段由于总线冲突丢失仲裁时会进入未寻址从机接收模式，之后如果接收到符合本机地址的 SLA+R 并回应 ACK 后（状态码 I2C_STAT = 0xB0），则会进入已寻址从机发送模式。


从机发送模式下状态同步图如下图所示：

图 21-13 从机发送模式状态同步图



从机发送模式下数据发送流程图及状态寄存器值如下图所示：

图 21-14 从机发送模式流程和寄存器状态



21.4.8.5.广播接收模式

广播接收模式是一种特殊的从机接收模式，当从机处于空闲状态（未寻址从机接收模式），收到主机发送的 SLA+W，且 SLA 为广播地址 0x00 时进入广播接收模式。该模式下数据接收过程和从机接收模式相同，但 I2C 总线状态码不同。

从机要接收主机发送的广播信息，需设置 I2C_CR 的 AA 位为 1 以及 I2C_ADDR0 的 GC 位为 1 以响应主机的广播寻址和广播数据；3 个从机地址寄存器 I2C_ADDR0/1/2 不用设置； I2C_BRR 设置值无效，不用设置。

完成上述初始化工作后，从机进入空闲状态（未寻址从机接收模式），等待被主机发送的写信号（SLA+W）寻址。当从机接收到 SLA+W 后，如果地址匹配到广播地址 0x00，则从机回应 ACK 应答，并进入广播接收模式，状态码 I2C_STAT 变为 0x70，I2C_ISR 的 SI 位同时被置 1。此时必须及时清除 I2C_ISR 的 SI 位，以便从总线上接收主机发送的数据。


从机每接收到 1 字节数据都要回应 1 个 ACK 应答，应用程序读取完该字节数据后，必须将 I2C_ISR 的 SI 位清零，为接收下 1 字节数据做好准备。

从机在接收数据过程中，如果 I2C_CR 的 AA 位被清零，则从机将在接收到下一字节时返回 NACK 信号，从机自身状态也切换为未寻址从机接收模式，结束与主机的通信，不再接收数据，且 I2C_DR 寄存器保持之前接收到的数据。由该特性可知，从机应用程序可通过设置 I2C_CR 的 AA 位为 0 主动将从机从已寻址广播接收模式切换未寻址从机接收模式。

当主机在 SLA+ 读写阶段由于总线冲突丢失仲裁时会进入未寻址从机接收模式，之后如果接收到符合广播地址的 SLA+W 并回应 ACK 后（状态码 I2C_STAT = 0x78），则会进入已寻址广播接收模式。

广播接收模式下数据接收流程图及状态寄存器值如下图所示：

图 21-15 广播接收模式流程和寄存器状态



21.4.9. DMA请求

DMA 请求(当被使能时)仅用于数据传输。发送时数据寄存器变空或接收时数据寄存器变满，则产生 DMA 请求。DMA 请求必须在当前字节传输结束之前被响应。当为相应 DMA 通道设置的数据

传输量已经完成时，DMA 控制器发送传输结束信号到 I2C 接口，并且在中断允许时产生一个传输完成中断：

● 主发送器：在中断服务程序中，需禁止 DMA 请求，然后在等到字节发送结束后（状态码 I2C_STAT = 0x28）设置停止条件。

● 主接收器：当要接收的数据数目大于或等于 2 时，DMA 控制器发送一个硬件信号 EOT_1，它对应 DMA 传输(字节数－1)。如果在 I2C_CR 寄存器中设置了 LAST 位，硬件在发送完 EOT_1 后的下一个字节，将自动发送 NACK。在中断允许的情况下，用户可以在 DMA 传输完成的中断服务程序中产生一个停止条件。

21.4.9.1.利用 DMA 发送

通过设置 I2C_CR 寄存器中的 DMAEN 位可以激活 DMA 模式。只要 TXE 位被置

位，数据将由 DMA 从预置的存储区装载进 I2C_DR 寄存器。为 I2C 分配一个 DMA 通道，须执行以下步骤(x 是通道号)：

1. 在 DMA_CPARx 寄存器中设置 I2C_DR 寄存器地址。数据将在每个字节发送结束后（状态码 I2C_STAT = 0x28）从存储器传送至这个地址。

2. 在 DMA_CMARx 寄存器中设置存储器地址。数据在每个字节发送结束后（状态码 I2C_STAT = 0x28）从这个存储区传送至 I2C_DR。

3. 在 DMA_CNDTRx 寄存器中设置所需的传输字节数。在每个字节发送结束后（状态码 I2C_STAT = 0x28），此值将被递减。

4. 利用 DMA_CCRx 寄存器中的 PL[0:1]位配置通道优先级。

5. 设置 DMA_CCRx 寄存器中的 DIR 位，并根据应用要求可以配置在整个传输完成一半或全部完成时发出中断请求。

6. 通过设置 DMA_CCTx 寄存器上的 EN 位激活通道。

当 DMA 控制器中设置的数据传输数目已经完成时，DMA 控制器给 I2C 接口发送一个传输结束的 EOT/ EOT_1 信号。在中断允许的情况下，将产生一个 DMA 中断。

21.4.9.2.利用 DMA 接收

通过设置 I2C_CR 寄存器中的 DMAEN 位可以激活 DMA 模式。每次接收到数据字节时，将由 DMA 把 I2C_DR 寄存器的数据传送到设置的存储区(参考 DMA 说明)。设置 DMA 通道进行 I2C 接口，须执行以下步骤(x 是通道号)：

1. 在 DMA_CPARx 寄存器中设置 I2C_DR 寄存器的地址。数据将在每次接收完成事件后（状态码 I2C_STAT = 0x50）从此地址传送到存储区。

2. 在 DMA_CMARx 寄存器中设置存储区地址。数据将在每次接收完成事件后（状态码 I2C_STAT = 0x50）从 I2C_DR 寄存器传送到此存储区。

3. 在 DMA_CNDTRx 寄存器中设置所需的传输字节数。在每个接收完成事件后（状态码 I2C_STAT = 0x50），此值将被递减。

4. 用 DMA_CCRx 寄存器中的 PL[0:1]配置通道优先级。

5. 清除 DMA_CCRx 寄存器中的 DIR 位，根据应用要求可以设置在数据传输完成一半或全部完成时发出中断请求。

6. 设置 DMA_CCRx 寄存器中的 EN 位激活该通道。

当 DMA 控制器中设置的数据传输数目已经完成时，DMA 控制器给 I 2 C 接口发送一个传输结束的 EOT/ EOT_1 信号。在中断允许的情况下，将产生一个 DMA 中断。

21.4.10. 多主机通信

在一些应用中，1 个 I2C 总线上有 2 个或多个主机同时访问从机，并有可能同时在传送数据，此时 SDA 总线上会存在数据冲突。

I2C 能进行 SDA 总线上的数据冲突检测和仲裁，实现多主机应用。如果两个主机同时发送数据，检测到冲突的主机会丢失仲裁并进入未寻址从机模式，未检测到冲突的主机会赢得仲裁并继续主导本次数据通信流程。

21.4.11. 状态码

I2C 总线状态通过 I2C 状态寄存器 I2C_STAT 来标识，共 26 个正常接收或发送状态，和 2 个特殊状态（0xF8:I2C 总线无可用信息；0x00：总线错误）。

I2C 无论处于主机发送、主机接收、从机接收、从机发送或广播接收模式，当状态寄存器 I2C_STAT 的内容改变时，都会将 I2C_ISR 的 SI 置位，且产生 I2C 中断。

表 21-2 I2C 状态码

工作模式	状态码	含义
主机发送模式	08H	已发送起始信号
	10H	已发送重复起始信号
	18H	已发送 SLA+W，已接收 ACK
	20H	已发送 SLA+W，已接收 NACK
	28H	已发送 I2C_DR 中的数据，已接收 ACK
	30H	已发送 I2C_DR 中的数据，已接收 NACK
	38H	主机在发送 SLA+W 阶段或者发送数据阶段丢失仲裁
主机接收模式	08H	已发送起始信号
	10H	已发送重复起始信号
	38H	主机在发送 SLA+R 阶段或者回应 NACK 阶段丢失仲裁
	40H	已发送 SLA+R，已接收 ACK
	48H	已发送 SLA+R，已接收 NACK
	50H	已接收数据字节，ACK 已返回
	58H	已接收数据字节，NACK 已返回
从机接收模式	60H	已接收自身的 SLA+W，已返回 ACK
	68H	当主机时在 SLA+ 读写阶段丢失仲裁，已接收自身的 SLA+W，已返回 ACK
	80H	前一次寻址使用自身从地址，已接收数据字节，已返回 ACK
	88H	前一次寻址使用自身从地址，已接收数据字节，已返回 NACK
	A0H	已寻址从机等待接收数据时，接收到停止条件或重复起始条件
从机发送模式	A8H	已接收自身的 SLA+R，已返回 ACK
	B0H	当主机时在 SLA+ 读写阶段丢失仲裁，已接收自身 SLA+R，已返回 ACK
	B8H	已发送数据字节，已接收 ACK
	C0H	已发送数据字节，已接收 NACK
	C8H	从机最后一个数据字节已被发送，并已接收 ACK
广播接收模式	70H	已接收广播地址（0x00），已返回 ACK
	78H	当主机时在 SLA+ 读写阶段丢失仲裁，已接收广播地址，已返回 ACK
	90H	前一次寻址使用广播地址，已接收数据字节，已返回 ACK
	98H	前一次寻址使用广播地址，已接收数据字节，已返回 NACK
	A0H	已寻址从机等待接收数据时，接收到停止条件或重复起始条件
其他	F8H	无可用的相关状态信息，I2C_ISR.SI=0
	00H	传输过程出现总线错误，或外部干扰使 I2C 进入未定义的状态

特殊状态码 F8H，表示当前时刻没有任何有用信息，还不能确定当前总线的状态，因为 I2C_ISR 的 SI 还没有被置位，无中断产生。这种情况在其它状态和 I2C 模块还未开始执行串行传输之前出现。

特殊状态码 00H，表示 I2C 串行传输过程中出现了总线错误，如 START 或者 STOP 信号出现在数据帧的错误位置上（包括在串行传输过程中的地址字节、数据字节或应答位）或者当外部干扰影响到内部 I2C 模块信号等。总线错误出现时，I2C_ISR

的 SI 标志位会立即被置位，且设备立即被切换到未寻址从机接收模式，释放 SDA 和 SCL，并将 I2C_DR 寄存器清零。

当检测到 I2C 总线的 STAT 为总线错误（状态码为 00H）时，由于 I2C 总线为持续使能状态，并且对 I2C 模块来说错误并没有清除，SI 会持续保持为 1，即 SI 无法被清除。

总线错误清除方法：

1. 向总线发送 STOP 信号：置位 STO 位并清除 SI 位（由于当前处于总线错误状态，控制器并不会将 STOP 信号实际发送到总线上），STO 位会被硬件自动清 0，释放总线到正常空闲状态。

2. 如果置 STO 位仍然无法清除 SI 位，说明时序已被打乱，需要依次设置 I2C_CR 的 EN 位为 0 和 1，即对 I2C 模块进行关闭并重启，然后设置 SI 为 0 清除 SI 位。

在各工作模式下，I2C 总线状态转换图如下图所示。注意，两种正常状态之间转换时，当未完成动作（如发送 SLA 过程中），即进入新的状态之前，状态码会出现短时的过渡状态，0xF8。用户可不关心，且不会产生中断。

图 21-16 主机发送 / 接收模式状态转换图




图 21-17 从机发送 / 接收模式状态转换图





图 21-18 广播接收模式状态转换图



21.5. 编程示例

21.5.1. 主机发送示例

步骤 1：按 GPIO 章节引脚数字复用功能的相关描述，将 SCL、SDA 映射到需要的引脚，并配置 SCL、SDA 引脚为开漏输出模式；

步骤 2：设置 SYSCTRL_APBEN1.I2C 为 1，使能 I2C 模块时钟；

步骤 3：向 SYSCTRL_APBRST1.I2C 依次写入 0、1，复位 I2C 模块；

步骤 4：配置 I2C_BRR，使 SCL 的时钟速率符合应用需求；

步骤 5：设置 I2C_BRREN 为 1，使能 SCL 时钟发生器；

步骤 6：设置 I2C_CR.EN 为 1，使能 I2C 模块；

步骤 7：设置 I2C_CR.STA 为 1，总线尝试发送 START 信号；

步骤 8：等待 I2C_ISR.SI 变为 1，START 信号已发送到总线上；

步骤 9：查询 I2C_STAT，如果该寄存器值为 0x08 或 0x10，继续执行下一步骤，否则进行出错处理；

步骤 10：向 I2C_DR 中写入 SLA+W，设置 I2C_CR.STA 为 0，设置 I2C_ISR.SI 为 0，发送 SLA+W；

步骤 11：等待 I2C_ISR.SI 变为 1，SLA+W 已发送到总线上；

步骤 12：查询 I2C_STAT，如果该寄存器值为 0x18，继续执行下一步骤，否则进行出错处理；

步骤 13：向 I2C_DR 写入待发送的数据，设置 I2C_ISR.SI 为 0，发送数据；

步骤 14：等待 I2C_ISR.SI 变为 1，数据已发送到总线上；

步骤 15：查询 I2C_STAT，如果该寄存器值为 0x28，继续执行下一步骤，否则进行出错处理；

步骤 16：如待发送的数据未完成，则跳转到步骤 13 继续执行；

步骤 17：设置 I2C_CR.STO 为 1，设置 I2C_ISR.SI 为 0，发送 STOP 停止信号，结束本次数据传输。

21.5.2. 主机接收示例

步骤 1： 按 GPIO 章节引脚数字复用功能的相关描述，将 SCL、SDA 映射到需要的引脚，并配置 SCL、SDA 引脚为开漏输出模式；

步骤 2： 设置 SYSCTRL_APBEN1.I2C 为 1，使能 I2C 模块时钟；

步骤 3： 向 SYSCTRL_APBRST1.I2C 依次写入 0、1，复位 I2C 模块；

步骤 4： 配置 I2C_BRR，使 SCL 的时钟速率符合应用需求；

步骤 5： 设置 I2C_BRREN 为 1，使能 SCL 时钟发生器；

步骤 6： 设置 I2C_CR.EN 为 1，使能 I2C 模块；

步骤 7： 设置 I2C_CR.STA 为 1，总线尝试发送 START 信号；

步骤 8： 等待 I2C_ISR.SI 变为 1，START 信号已发送到总线上；

步骤 9： 查询 I2C_STAT，如果寄存器值为 0x08 或 0x10，继续执行下一步骤，否则进行出错处理；

步骤 10： 向 I2C_DR 写入 SLA+R，设置 I2C_CR.STA 为 0，设置 I2C_ISR.SI 为 0，发送 SLA+R；

步骤 11： 等待 I2C_ISR.SI 变为 1，SLA+R 已发送到总线上；

步骤 12： 查询 I2C_STAT，如果寄存器值为 0x40（已收到 ACK），继续执行下一步骤，否则进行出错处理；

步骤 13： 设置 I2C_CR.AA 为 1，使能应答标志；

步骤 14： 设置 I2C_ISR.SI 为 0，等待接收 1 字节数据（主机发送时钟，从机在时钟作用下发送数据）；

步骤 15： 等待 I2C_ISR.SI 变为 1（主机完成 1 字节数据接收并已回应 ACK 信号），从 I2C_DR 读取已接收到的数据；

步骤 16： 查询 I2C_STAT，如果该寄存器值为 0x50 或 0x58，继续执行下一步骤，否则进行出错处理；

步骤 17： 如果待接收的数据只差最后一个字节，设置 I2C_CR.AA 为 0，使能非应答标志；

步骤 18： 如待接收的数据未完成，则跳转到步骤 14 继续执行；

步骤 19： 设置 I2C_CR.STO 为 1，设置 I2C_ISR.SI 为 0，发送 STOP 停止信号，结束本次数据传输。

21.5.3. 从机接收示例

步骤 1： 按 GPIO 章节引脚数字复用功能的相关描述，将 SCL、SDA 映射到需要的引脚 ，并配置 SCL、SDA 引脚为开漏输出模式；

步骤 2： 设置 SYSCTRL_APBEN1.I2C 为 1，使能 I2C 模块时钟；

步骤 3： 向 SYSCTRL_APBRST1.I2C 依次写入 0、1，复位 I2C 模块；

步骤 4： 设置 I2C_CR.EN 为 1，使能 I2C 模块；

步骤 5： 配置 I2C_ADDR0 为从机地址；

步骤 6： 设置 I2C_CR.AA 为 1，使能应答标志；

步骤 7： 等待 I2C_ISR.SI 变为 1，被 SLA+W 寻址；

步骤 8： 查询 I2C_STAT，如果该寄存器值为 0x60，继续执行下一步骤，否则进行出错处理；

步骤 9： 设置 I2C_ISR.SI 为 0，等待主机发送数据，并回应 ACK 信号；

步骤 10： 等待 I2C_ISR.SI 变为 1，从 I2C_DR 中读取已接收到的数据；

步骤 11： 查询 I2C_STAT，如果该寄存器值为 0x80，继续执行下一步骤，否则进行出错处理；

步骤 12： 如待接收的数据未完成，则跳转到步骤 9 继续执行；

步骤 13： 设置 I2C_CR.AA 为 0，设置 I2C_ISR.SI 为 0，从机切换到未寻址从机接收模式，且不响应主机寻址。

21.5.4. 从机发送示例

步骤 1. 按 GPIO 章节引脚数字复用功能的相关描述，将 SCL、SDA 映射到需要的引脚，并配置 SCL、SDA 引脚为开漏输出模式；

步骤 2. 设置 SYSCTRL_APBEN1.I2C 为 1，使能 I2C 模块时钟；

步骤 3. 向 SYSCTRL_APBRST1.I2C 依次写入 0、1，复位 I2C 模块；

步骤 4. 设置 I2C_CR.EN 为 1，使能 I2C 模块；

步骤 5. 配置 I2C_ADDR0 为从机地址；

步骤 6. 设置 I2C_CR.AA 为 1，使能应答标志；

步骤 7. 等待 I2C_ISR.SI 变为 1，被 SLA+R 寻址；

步骤 8. 查询 I2C_STAT，如果该寄存器的值为 0xA8，继续执行下一步骤，否则进行出错处理；

步骤 9. 向 I2C_DR 写入待发送的数据，设置 I2C_ISR.SI 为 0，准备发送数据；

步骤 10. 等待 I2C_ISR.SI 变为 1，表示数据已发送到总线上，并收到 ACK 或者 NACK 应答；

步骤 11. 查询 I2C_STAT，如果该寄存器的值为 0xB8 时，继续执行下一步骤，否则进行出错处理；

步骤 12. 如待发送的数据未完成，则跳转到步骤 9 继续执行；

步骤 13. 设置 I2C_CR.AA 为 0，设置 I2C_ISR.SI 为 0，待发送数据完成，从机切换到未寻址从机接收模式，且不响应主机寻址。

21.6. I2C寄存器列表

I2C 寄存器基地址:

I2C1_BASE: 0x4000 5400

I2C2_BASE: 0x4000 5800

表 21-3 I2C 寄存器列表

寄存器名称	寄存器地址	寄存器描述
I2C_BRREN	I2C_BASE + 0x00	波特率计数器使能寄存器
I2C_BRR	I2C_BASE + 0x04	波特率计数器配置寄存器
I2C_CR	I2C_BASE + 0x08	控制寄存器
I2C_DR	I2C_BASE + 0x0C	数据寄存器
I2C_ADDR0	I2C_BASE + 0x10	从机地址 0 寄存器
I2C_STAT	I2C_BASE + 0x14	状态寄存器
I2C_ADDR1	I2C_BASE + 0x20	从机地址 1 寄存器
I2C_ADDR2	I2C_BASE + 0x24	从机地址 2 寄存器
I2C_MATCH	I2C_BASE + 0x28	从机地址匹配标志寄存器
I2C_ISR	I2C_BASE + 0x2C	中断标志寄存器

21.7. I2C寄存器描述

21.7.1. I2C_BRREN 波特率计数器使能寄存器

地址：请参见表 21-4 I2C 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	EN	RW	I2C 总线 SCL 波特率计数器使能控制 0：禁止 1：使能 注：主机时应使能 EN，从机时该位不影响

21.7.2. I2C_BRR 波特率计数器配置寄存器

地址：请参见表 21-4 I2C 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-0	BRR	RW	I2C 总线 SCL 波特率配置 $f_{I2C} = f_{PCLK}$ $f_{SCL} = f_{I2C} / 8 / (BRR+1)$ ，其中 BRR > 0

21.7.3. I2C_CR 控制寄存器

地址：请参见表 21-4 I2C 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-7	RFU	-	保留位，请保持默认值
9	LAST	RW	DMA 最后一次传输 0：下一次 DMA 传输不是最后的传输 1：下一次 DMA 传输是最后的传输 注：该位在主接收模式使用，使得在最后一次接收数据时可以产生 NACK
8	DMAEN	RW	DMA 请求使能 0：禁止 1：允许 DMA 请求
7	RFU	-	保留位，请保持默认值
6	EN	RW	模块使能控制 0：禁止 1：使能
5	STA	RW	总线状态控制 W0：清零 STA W1：向总线发送 START 起始信号 注 1：设置 STA 为 1 后，如果总线空闲，则发送 START 起始信号，如果总线忙则等待 I2C 停止后，发送 START 信号。 注 2：如果设备已经在主机模式且已发送一个或多个字节，此时再设置 STA，I2C 总线将产生 Repeated START 重复起始信号。 注 3：STA 可在任何时间置 1，包括从机模式。但硬件不会在完成 START 或 repeat START 信号发送后自动清 0，需要用户手动清除 STA。
4	STO	RW	总线状态控制 W0：无功能 W1：向总线发送 STOP 停止信号 注 1：硬件会在完成 STOP 信号发送后自动对 STO 清 0。 注 2：如果在主机模式下 STA 和 STO 同时置 1，I2C 总线在发送 STOP 后马上发送 START。在从机模式下，禁止 STA 及 STO 同时置 1，以避免发出非法 I2C 帧。
3	RFU	-	保留位，请保持默认值
2	AA	RW	应答控制 0：在应答阶段发送 NACK 1：在应答阶段发送 ACK 注 1：对于已被寻址的从机，在从机接收模式下未回复 ACK 应答位或在从机发送模式下未接收到 ACK 应答位，该从机

			将切换为未寻址从机接收模式，无法接收数据直到其 AA 被置 1，且重新被主机寻址。 注 2：特殊情况：从机发送模式时，从机发送最后一个字节给主机之前，清除 AA，发送完最后一个字节的位后，从机将切换为未被寻址的从机模式，和主机断开，状态寄存器 I2C_STAT 为 C8H。主机若再从总线上读数据，将得到 0xFF。
1-0	FLT	RW	I2C 滤波参数配置 00：禁止数字滤波器 01：使能数字滤波器，可滤除的噪声尖峰脉宽= 1 t_{I2CCLK} 10：使能数字滤波器，可滤除的噪声尖峰脉宽= 8 t_{I2CCLK} 11：使能数字滤波器，可滤除的噪声尖峰脉宽= 15 t_{I2CCLK}

21.7.4. I2C_DR 数据寄存器器

地址：请参见表 21-4 I2C 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-0	DR	RW	数据寄存器 在发送模式下，写入待发送的数据 在接收模式下，读出接收到的数据

21.7.5. I2C_ISR 中断标志寄存器

地址：请参见表 21-4 I2C 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	SI	RW0	I2C 中断标志 R0：未发生 I2C 中断 R1：已发生 I2C 中断 W0：清除 I2C 中断标志并使状态机执行下一个动作 W1：无功能 注 1：I2C 所有 26 种状态中出现一种，硬件就会置 1 此位 (F8H 除外)，此时软件通过 I2C_STAT 寄存器值，来确认总线当前状态。 注 2：SI 需要软件清零。 注 3：在 SI 被清 0 之前，SCL 低电平周期延长，传输暂停，该状态对于从机处理接收到的数据非常有用，可以确保准确处理前一数据再接收下一个数据。 注 4：在软件清除 SI 前，软件应该准备好合适的寄存器设置。在 SI 被清除后，I2C 总线将会根据寄存器设置执行相应的操作。

21.7.6. I2C_STAT 状态寄存器

地址：请参见表 21-4 I2C 寄存器列表
复位值：0x0000 00F8

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-0	STAT	RO	I2C 状态寄存器，状态值的具体定义详见 I2C 状态码；STAT = F8H 时，表示无可用的相关状态信息，SI 将保持为 0。其他 26 种状态，都会让 SI 置 1，且产生中断请求。

21.7.7. I2C_ADDR0 从机地址 0 寄存器

地址：请参见表 21-4 I2C 寄存器列表
复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-1	ADDR0	RW	从机模式地址 0 注 1：主机模式无效。 注 2：主机需要寻址该从机，需通过在 START 或 Repeated START 之后的第一个字节值地址信息与此地址相同。如果 AA 为 1，该从机响应主机，成为被寻址从机，否则主机广播寻址信息会被忽略。 注 3：I2C_ADDR0[7:1] 不能写为全 0，因为 0x00 为广播方式寻址专用。
0	GC	RW	广播地址应答使能 0：禁止 1：使能 注 1：主机模式无效。 注 2：使能 GC 后，如果 AA 置 1，则使能广播接收模式，若 AA 清 0，则忽略总线上的广播寻址信息。

21.7.8. I2C_ADDR1 从机地址 1 寄存器

地址：请参见表 21-4 I2C 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-1	ADDR1	RW	从机模式地址 1 注：主机模式无效。
0	RFU	-	保留位，请保持默认值

21.7.9. I2C_ADDR2 从机地址 2 寄存器

地址：请参见表 21-4 I2C 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-1	ADDR2	RW	从机模式地址 2 注：主机模式无效。
0	RFU	-	保留位，请保持默认值

21.7.10. I2C_MATCH 从机地址匹配寄存器

地址：请参见表 21-4 I2C 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2	ADDR2	RO	I2C 从机模式地址 2 匹配标志位 0：从总线收到的设备地址与 ADDR2 不相同 1：从总线收到的设备地址与 ADDR2 相同
1	ADDR1	RO	I2C 从机模式地址 1 匹配标志位 0：从总线收到的设备地址与 ADDR1 不相同 1：从总线收到的设备地址与 ADDR1 相同
0	ADDR0	RO	I2C 从机模式地址 0 匹配标志位 0：从总线收到的设备地址与 ADDR0 不相同 1：从总线收到的设备地址与 ADDR0 相同

注：

地址匹配标志位在以下情况会清零：

- 模块复位时；
- START/STOP 发送时。

22. USB全速设备接口（USB）

22.1. USB简介

USB 外设实现了 USB2.0 全速总线和 AHB2 总线间的接口。


USB 外设支持 USB 挂起/恢复操作，可以停止设备时钟实现低功耗。

22.2. USB主要特征

- 符合 USB2.0 全速设备的技术规范
- 可配置 1 到 8 个 USB 端点
- CRC(循环冗余校验)生成/校验，反向不归零(NRZI)编码/解码和位填充
- 支持同步传输
- 支持批量/同步端点的双缓冲区机制
- 支持 USB 挂起/恢复操作
- 帧锁定时钟脉冲生成

注：　USB 和 CAN 共用一个专用的 512 字节的 SRAM 存储器用于数据的发送和接收，因此不能同时使用 USB 和 CAN(共享的 SRAM 被 USB 和 CAN 模块互斥地访问)。USB 和 CAN 可以同时用于一个应用中但不能在同一个时间使用。

图 22-1 USB设备框图



22.3. USB功能描述

USB 模块为 PC 主机和微控制器所实现的功能之间提供了符合 USB 规范的通信连接。PC 主机和微控制器之间的数据传输是通过共享一专用的数据缓冲区来完成的，该数据缓冲区能被 USB 外设直接访问。这块专用数据缓冲区的大小由所使用的端点数目和每个端点最大的数据分组大小所决定，每个端点最大可使用 512 字节缓冲区，最多可用于 16 个单向或 8 个双向端点。USB 模块同 PC 主机通信，根据 USB 规范实现令牌分组的检测，数据发送/接收的处理，和握手分组的处理。整个传输的格式由硬件完成，其中包括 CRC 的生成和校验。

每个端点都有一个缓冲区描述块，描述该端点使用的缓冲区地址、大小和需要传输的字节数。当 USB 模块识别出一个有效的功能/端点的令牌分组时，(如果需要传输数据并且端点已配置)随之发生相关的数据传输。USB 模块通过一个内部的 16 位寄存器实现端口与专用缓冲区的数据交换。在所有的数据传输完成后，如果需要，则根据传输的方向，发送或接收适当的握手分组。在数据传输结束时，USB 模块将触发与端点相关的中断，通过读状态寄存器和/或者利用不同的中断处理程序，微控制器可以确定：

- 哪个端点需要得到服务
- 产生如位填充、格式、CRC、协议、缺失 ACK、缓冲区溢出/缓冲区未满等错误时，正在进行的是哪种类型的传输。

USB 模块对同步传输和高吞吐量的批量传输提供了特殊的双缓冲区机制，在微控制器使用一个缓冲区的时候，该机制保证了 USB 外设总是可以使用另一个缓冲区。

在任何不需要使用 USB 模块的时候，通过写控制寄存器总可以使 USB 模块置于低功耗模式(SUSPEND 模式)。在这种模式下，不产生任何静态电流消耗，同时 USB 时钟也会减慢或停止。通过对 USB 线上数据传输的检测，可以在低功耗模式下唤醒 USB 模块。也可以将一特定的中断输入源直接连接到唤醒引脚上，以使系统能立即恢复正常的时钟系统，并支持直接启动或停止时钟系统。

22.3.1. USB功能模块描述

USB 模块实现了标准 USB 接口的所有特性，它由以下部分组成：

- 串行接口控制器(SIE)：该模块包括的功能有：帧头同步域的识别，位填充，CRC 的产生和校验，PID 的验证/产生，和握手分组处理等。它与 USB 收发器交互，利用分组缓冲接口提供的虚拟缓冲区存储局部数据。它也根据 USB 事件，和类似于传输结束或一个包正确接收等与端点相关事件生成信号，例如帧首(Start of Frame)，USB 复位，数据错误等等，这些信号用来产生中断。
- 定时器：本模块的功能是产生一个与帧开始报文同步的时钟脉冲，并在 3ms 内没有数据传输的状态，检测出(主机的)全局挂起条件。
- 分组缓冲器接口：此模块管理那些用于发送和接收的临时本地内存单元。它根据 SIE 的要求分配合适的缓冲区，并定位到端点寄存器所指向的存储区地址。它在每个字节传输后，自动递增地址，直到数据分组传输结束。它记录传输的字节数并防止缓冲区溢出。
- 端点相关寄存器：每个端点都有一个与之相关的寄存器，用于描述端点类型和当前状态。对于单向和单缓冲器端点，一个寄存器就可以用于实现两个不同的端点。一共 8 个寄存器， 可以用于实现最多 16 个单向/单缓冲的端点或者 7 个双缓冲的端点或者这些端点的组合。例如，可以同时实现 4 个双缓冲端点和 8

个单缓冲/单向端点。

■ 控制寄存器：这些寄存器包含整个 USB 模块的状态信息，用来触发诸如恢复，低功耗等 USB 事件。

■ 中断寄存器：这些寄存器包含中断屏蔽信息和中断事件的记录信息。配置和访问这些寄存器可以获取中断源，中断状态等信息，并能清除待处理中断的状态标志。

注意： 端点 0 总是作为单缓冲模式下的控制端点。

USB 模块通过 AHB2 接口部件与 AHB2 总线相连，AHB2 接口部件包括以下部分：

■ 分组缓冲区：数据分组缓存在分组缓冲区中，它由分组缓冲接口控制并创建数据结构。应用软件可以直接访问该缓冲区。它的大小为 512 字节，由 256 个 16 位的字构成。

■ 仲裁器：该部件负责处理来自 AHB2 总线和 USB 接口的存储器请求。它通过向 AHB2 提供较高的访问优先权来解决总线的冲突，并且总是保留一半的存储器带宽供 USB 完成传输。它采用时分复用的策略实现了虚拟的双端口 SRAM，即在 USB 传输的同时，允许应用程序访问存储器。此策略也允许任意长度的多字节 AHB2 传输。

■ 寄存器映射单元：此部件将 USB 模块的各种字节宽度和位宽度的寄存器映射成能被 AHB2 寻址的 16 位宽度的内存集合。

■ AHB2 封装：此部件为缓冲区和寄存器提供了到 AHB2 的接口，并将整个 USB 模块映射到 AHB2 地址空间。

■ 中断映射单元：将可能产生中断的 USB 事件映射到三个不同的 NVIC 请求线上：

- USB 低优先级中断：可由所有 USB 事件触发(正确传输，USB 复位等)。固件在处理中断前应当首先确定中断源。
- USB 高优先级中断：仅能由同步和双缓冲批量传输的正确传输事件触发，目的是保证最大的传输速率。
- USB 唤醒中断：由 USB 挂起模式的唤醒事件触发。

22.4. 编程中需要考虑的问题

在下面的章节中，将介绍 USB 模块和应用程序之间的交互过程，有利于简化应用程序的开发。

22.4.1. 通用USB设备编程

这一部分描述了实现 USB 设备功能的应用程序需要完成的任务。除了介绍一般的 USB 事件中应该采取的操作外，还着重介绍了双缓冲端点和同步传输的操作。这些相关的操作都是由 USB 模块初始化，并由以下几节所描述的 USB 事件所驱动。

22.4.2. 系统复位和上电复位

发生系统复位或者上电复位时，应用程序首先需要做的是提供 USB 模块所需要的时钟信号，然后清除复位信号，使程序可以访问 USB 模块的寄存器。复位之后的初始化流程如下所述：

首先，由应用程序激活寄存器单元的时钟，再配置设备时钟管理逻辑单元的相关控制位，清除复位信号。

其次，必须配置 CNTR 寄存器的 PDWN 位用以开启 USB 收发器相关的模拟部分，

这点需要特别的处理。此位能打开为端点收发器供电的内部参照电压。由于打开内部电压需要一段启动时间(数据手册中的 tSTARTUP)，在此期间内 USB 收发器处于不确定状态，所以在设置 CNTR 寄存器的 PDWN 后必需等待一段时间之后，才能清除 USB 模块的复位信号(清除 CNTR 寄存器上的 FRES 位)，和 ISTR 寄存器的内容，以便在使能其他任何单元的操作之前清除未处理的假中断标志。

最后，应用程序需要通过配置设备时钟管理逻辑的相应控制位来为 USB 模块提供标准所定义的 48MHz 时钟。

当系统复位时，应用程序应该初始化所有需要的寄存器和分组缓冲区描述表，使 USB 模块能够产生正常的中断和完成数据传输。所有与端点无关的寄存器需要根据应用的需求进行初始化(比如中断使能的选择，分组缓冲区地址的选择等)。接下来按照 USB 复位处理(参见下段)。

22.4.2.1.USB 复位（RESET 中断）

发生 USB 复位时，USB 模块进入前面章节中描述过的系统复位状态：所有端点的通信都被禁止(USB 模块不会响应任何分组)。在 USB 复位后，USB 模块被使能，同时地址为 0 的默认控制端点 (端点 0)也需要被使能。这可以通过配置 USB_DADDR 寄存器的 EF 位，EP0R 寄存器和相关的分组缓冲区来实现。在 USB 设备的枚举阶段，主机将分配给设备一个唯一的地址，这个地址必须写入 USB_DADDR 寄存器的 ADD[6:0]位中，同时配置其他所需的端点。

当复位中断产生时，应用程序必需在中断产生后的 10ms 之内使能端点 0 的传输。

22.4.2.2.分组缓冲区的结构和用途

每个双向端点都可以接收或发送数据。接收到的数据存储在该端点指定的专用缓冲区内，而另一个缓冲区则用于存放待发送的数据。对这些缓冲区的访问由分组缓冲区接口模块实现，它提出缓冲区访问请求，并等待确认信息后返回。为防止产生微控制器与 USB 模块对缓冲区的访问冲突，缓冲区接口模块使用仲裁机制，使 AHB2 总线的一半周期用于微控制器的访问，另一半保证 USB 模块的访问。这样，微控制器和 USB 模块对分组缓冲区的访问如同对一个双端口 SRAM 的访问，即使微控制器连续访问缓冲区，也不会产生访问冲突。

USB 模块使用固定的时钟，此时钟被 USB 标准定义为 48MHz。AHB2 总线的时钟可以大于或者小于这个频率。


注意： 为满足 USB 数据传输率和分组缓冲区接口的系统需求，APB1 总线时钟的频率必须大于 8MHz， 以避免数据缓冲区溢出或不满。

每个端点对应于两个分组缓冲区(一般一个用于发送，另一个用于接收)。这些缓冲区可以位于整个分组存储区的任意位置，因为它们的地址和长度都定义在缓冲区描述表中，而缓冲区描述表也同样位于分组缓冲区中，其地址由寄存器确定。

缓冲区描述表的每个表项都关联到一个端点寄存器，它由 4 个 16 位的字组成，因此缓冲区描述表的起始地址按 8 字节对齐(寄存器的最低 3 位总是’000’)。如果是非同步非双缓冲的单向端点，只需要一个分组缓冲区(即发送方向上的分组缓冲区)。

其他未用到的端点或某个未使用的方向上的缓冲区描述表项可以用于其他用途。同步和双缓冲批量端点有特殊的分组缓冲区处理方法(请分别参考同步传输和双缓冲端点)。下图描述了缓冲区描述表项和分组缓冲区区域的关系。

图 238. 分组缓冲区对应的缓冲区描述表项定位



不管是接收还是发送，分组缓冲区都是从底部开始使用的。USB 模块不会改变超出当前分配到的缓冲区区域以外的其他缓冲区的内容。如果缓冲区收到一个比自己大的数据分组，它只会接收最大为自身大小的数据，其他的丢掉，即发生了所谓的缓冲区溢出异常。

22.4.2.3.端点初始化

初始化端点的第一步是把适当的值写到 ADDRn_TX 或 ADDRn_RX 寄存器中，以便 USB 模块能找到要传输的数据或准备好接收数据的缓冲区。USB_EpnR 寄存器的 EP_TYPE 位确定端点的基本类型，EP_KIND 位确定端点的特殊特性。作为发送方，需要设置 USB_EpnR 寄存器的 STAT_TX 位来使能端点，并配置 COUNTn_TX 位决定发送长度。作为接收方，需要设置 STAT_RX 位来使能端点，并且设置 BL_SIZE 和 NUM_BLOCK 位，确定接收缓冲区的大小，以检测缓冲区溢出的异常。对于非同步非双缓冲批量传输的单向端点，只需要设置一个传输方向上的寄存器。一旦端点被使能，应用程序就不能再修改 USB_EpnR 寄存器的值和 ADDRn_TX / ADDRn_RX, COUNTn_TX / COUNTn_RX 所在的位置，因为这些值会被硬件实时修改。当数据传输完成时， CTR 中断会产生，此时上述寄存器可以被访问，并重新使能新的传输。

22.4.2.4.IN 分组（用于数据发送）

当接收到一 IN 令牌分组时，如果接收到的地址和一个配置好的端点地址相符合的话，USB 模块将会根据缓冲区描述表的表项，访问相应的 ADDRn_TX 和 COUNTn_TX 寄存器，并将这些寄存器中的数值存储到内部的 16 位寄存器 ADDR 和 COUNT(应用程序无法访问)中。此时，USB 模块开始根据 DTOG_TX 位发送 DATA0 或 DATA1 分组，并访问缓冲区(请参考'分组缓冲区的结构和用途'段落)。在 IN 分组传输完毕之后，从缓冲区读到的第一个字节将被装载到输出移位寄存器中， 并开始发送。最后一个数据字节发送完成之后，计算好的 CRC 将被发送。如果收到的分组所对应的端点是无效的，将根据 USB_EpnR 寄存器上的 STAT_TX 位发送 NAK 或 STALL 握手分组而不发送数据。

ADDR 内部寄存器被用作当前缓冲区的指针，COUNT 寄存器用于记录剩下未传输的字节数。USB 总线使用低字节在先的方式传输从缓冲区中读出的数据。数据从 ADDRn_TX 指向的数据分组缓冲区开始读取，长度为 COUNTn_TX/2 个字。如果发送的数据分组为奇数个字节，则只使用最后一个字的低 8 位。

在接收到主机响应的 ACK 后， USB_EpnR 寄存器的值有以下更新： DTOG_TX 位被翻转， STAT_TX 位为'10'，使端点无效，CTR_TX 位被置位。应用程序需要通过 USB_ISTR 寄存器的 EP_ID 和 DIR 位识别产生中断的 USB 端点。CTR_TX 事件的中断服务程序需要首先清除中断标志位，然后准备好需要发送的数据缓冲区，更新 COUNTn_TX 为下次需要传输的字节数，最后再设置 STAT_TX 位为'11'(端点有效)，再次使能数据传输。当 STAT_TX 位为'10'时(端点为 NAK 状态)，任何发送到该端点的 IN 请求都会被 NAK，USB 主机会重发 IN 请求直到该端点确认请求有效。上述操作过程是必需遵守的，以避免丢失紧随上一次 CTR 中断请求的下一个 IN 传输请求。

22.4.2.5.OUT 分组和 SETUP 分组（用于数据接收）

USB 模块对这两种分组的处理方式基本相同；对 SETUP 分组的特殊处理将在下面关于控制传输部分详细说明。当接收到一个 OUT 或 SETUP 分组时，如果地址和某个有效端点的地址相匹配， USB 模块将访问缓冲区描述表，找到与该端点相关的 ADDRn_RX 和 COUNTn_RX 寄存器，并将 ADDRn_RX 寄存器的值保存在内部 ADDR 寄存器中。同时， COUNT 会被被复位，从 COUNTn_RX 中读出 的 BL_SIZE 和 NUM_BLOCK 的值用于初始 化内部 16 位寄存器 BUF_COUNT，该寄存器用于检测缓冲区溢出(所有的内部寄存器都不能被应用程序访问)。USB 模块将随后收到的数据按字方式组织(先收到的为低字节)，并存储到 ADDR 指向的分组缓冲区中。同时，BUF_COUNT 值自动递减，COUNT 值自动递增。当检测到数据分组的结束信号时，USB 模块校验收到 CRC 的正确性。如果传输中没有任何错误发生，则发送 ACK 握手分组到主机。即使发生 CRC 错误或者其他类型的错误(位填充，帧错误等)，数据还是会被保存到分组缓冲区中，至少会保存到发生错误的数据点，只是不会发送 ACK 分组，并且 USB_ISTR 寄存器的 ERR 位将会置位。在这种情况下，应用程序通常不需要干涉处理，USB 模块将从传输错误中自动恢复，并为下一次传输做好准备。如果收到的分组所对应的端点没有准备好，USB 模块将根据 USB_EpnR 寄存器的 STAT_RX 位发送 NAK 或 STALL 分组，数据将不会被写入接收缓冲区。

ADDRn_RX 的值决定接收缓冲区的起始地址，长度由包含 CRC 的数据分组的长度(即有效数据长度+2)决定，但不能超过 BL_SIZE 和 NUM_BLOCK 所定义的缓冲区的长度。如果接收到的数据分组的长度超出了缓冲区的范围，超过范围的数据不会被写入缓冲区，USB 模块将报告缓冲区发生溢出，并向主机发送 STALL 握手分组，通知此次传输失败，也不产生中断。

如果传输正确完成，USB 模块将发送 ACK 握手分组，内部的 COUNT 寄存器的值会被复制到相应的 COUNTn_RX 寄存器中， BL_SIZE 和 NUM_BLOCK 的值保持不变，也不需要重写。USB_EpnR 寄存器按下列方式更新：DTOG_RX 位翻转，STAT_RX=10(NAK)使端点无效， CTR_RX 位置位(如果 CTR 中断已使能，将触发中断)。如果传输过程中发生了错误或者缓冲区溢出，前面所列出的动作都不会发生。CRT 中断发生时，应用程序需要首先根据 USB_ISTR 寄存器的 EP_ID 和 DIR 位识别是哪个端点的中断请求。在处理 CTR_RX 中断事件时，应用程序首先要确定传输的类型(根据 USB_EPnR 寄存器的 SETUP 位)，同时清除中断标志位，然后读相关的缓冲区描述表表项指向的 COUNTn_RX 寄存器，获得此次传输的总字节数。处理完接收到的数据后，应用程序需要将 USB_EpnR 中的 STAT_RX 位置成’11’，使能下一次的的传输。当 STAT_RX 位为’10’时(NAK)，任何一个发送到端点上的 OUT 请求都会被 NAK，PC 主机将不断重发被 NAK 的分组，直到收到端点的 ACK 握手分组。以上描述的操作次序是必需遵守的，以避免丢失紧随上一个 CTR 中断的另一个 OUT 分组请求。

22.4.2.6.控制传输

控制传输由 3 个阶段组成，首先是主机发送 SETUP 分组的 SETUP 阶段，然后是主机发送零个或多个数据的数据阶段，最后是状态阶段，由与数据阶段方向相反的数据分组构成。SETUP 传输只发生在控制端点，它非常类似于 OUT 分组的传输过程。使能 SETUP 传输除了需要分别初始化 DTOG_TX 位为’1’，DTOG_RX 位为’0’外，还需要设置 STAT_TX 位和 STAT_RX 位为 10(NAK)， 由应用程序根据 SETUP 分组的相应字段决定后面的传输是 IN 还是 OUT。控制端点在每次发生 CTR_RX 中断时，都必须检查 USB_EpnR 寄存器的 SETUP 位，以识别是普通的 OUT 分组还是 SETUP 分组。USB 设备应该能够通过 SETUP 分组中的相应数据决定数据阶段传输的字节数和方向，并且能在发生错误的情况下发送 STALL 分组，拒绝数据的传输。因此在数据阶段，未被使用到的方向都应该被设置成 STALL，并且在开始传输数据阶段的最后一个数据分组时，其反方向的传输仍设成 NAK 状态，这样，即使主机立刻改变了传输方向(进入状态阶段)，仍然可以保持为等待控制传输结束的状态。在控制传输成功结束后，应用程序可以把 NAK 变为 VALD，如果控制传输出错，就改为 STALL。此时，如果状态分组是由主机发送给设备的，那么 STATUS_OUT 位(USB_EPnR 寄存器中的 EP_KIND)应该被置位，只有这样，在状态传输过程中收到了非零长度的数据分组，才会产生传输错误。在完成状态传输阶段后，应用程序应该清除 STATUS_OUT 位，并且将 STAT_RX 设为 VALID 表示已准备好接收一个新的命令请求，STAT_TX 则设为 NAK， 表示在下一个 SETUP 分组传输完成前，不接受数据传输的请求。

USB 规范定义 SETUP 分组不能以非 ACK 握手分组来响应，如果 SETUP 分组传输失败，则会引发下一个 SETUP 分组。因此，以 NAK 或 STALL 分组响应主机的 SETUP 分组是被禁止的。

当 STAT_RX 位被设置为’01’(STALL)或’10’(NAK)时，如果收到 SETUP 分组，USB 模块会接收分组，开始分组所要求的数据传输，并回送 ACK 握手分组。如果应用程序在处理前一个 CTR_RX 事件时 USB 模块又收到了 SETUP 分组(即 CTR_RX 仍然保持置位)， USB 模块会丢掉收到的 SETUP 分组，并且不回答任何握手分组，以此来模拟一个接收错误，迫使主机再次发送 SETUP 分组。这样做是为了避免丢失紧随一次 CTR_RX 中断之后的又一个 SETUP 分组传输。

注：CTR中断发生后，查询EPnR->setup标志前需要加至少3us delay。

22.4.3. 双缓冲端点

USB 标准不仅为不同的传输模式定义了不同的端点类型，而且对这些数据传输所需要的系统要求做了描述。其中，批量端点适用于在主机 PC 和 USB 设备之间传输大批量的数据，因为主机可以在一帧内利用尽可能多的带宽批量传输数据，使传输效率得到提高。然而，当 USB 设备处理前一次的数据传输时，又收到新的数据分组，它将回应 NAK 分组，使 PC 主机不断重发同样的数据分组，直到设备在可以处理数据时回应 ACK 分组。这样的重传占用了很多带宽，影响了批量传输的速率，因此引入了批量端点的双缓冲机制，提高数据传输率。

使用双缓冲机制时，单向端点的数据传输将使用到该端点的接收和发送两块数据缓冲区。数据翻转位用来选择当前使用到两块缓冲区中的哪一块，使应用程序可以在 USB 模块访问其中一块缓冲区的同时，对另一块缓冲区进行操作。例如，对一个双缓冲批量端点进行 OUT 分组传输时，USB 模块将来自 PC 主机的数据保存到一个缓冲区，同时应用程序可以对另一个缓冲区中的数据进行处理(对于 IN 分组来说，情况是一样的)。

因为切换缓冲区的管理机制需要用到所有 4 个缓冲区描述表的表项，分别用来表示每个方向上的两个缓冲区的地址指针和缓冲区大小，因此用来实现双缓冲批量端点的 USB_EpnR 寄存器必需配置为单向。所以只需要设定 STAT_RX 位(作为双缓冲批量接收端点)或者 STAT_TX 位(作为双缓冲批量发送端点)。如果需要一个双向的双缓冲批量端点，则须使用两个 USB_EpnR 寄存器。

为尽可能利用双缓冲的优势，达到较高的传输速率，双缓冲批量端点的流量控制流程与其他端点的稍有不同。它只在缓冲区发生访问冲突时才会设置端点为 NAK 状态，而不是在每次传输成功后都将端点设为 NAK 状态。

DTOG 位用来标识 USB 模块当前所使用的储存缓冲区。双缓冲批量端点接收方向的缓冲区由 DTOG_RX(USB_EpnR 寄存器的第 14 位) 标识，而双缓冲批量端点发送方向的缓冲区由 DTOG_TX(USB_EpnR 寄存器的第 6 位)标识。同时，USB 模块也需要知道当前哪个缓冲区正在被应用程序使用，以避免发生冲突。由于 USB_EpnR 寄存器中有 2 个 DTOG 位，而 USB 模块只使用其中的一位来标识硬件所使用的缓冲区，因此，应用程序可使用另一位来标识当前正在使用哪个缓冲区，这个新的标识被称为 SW_BUF 位。下表列出了双缓冲批量端点在实现发送和接收操作时，USB_EPNR 寄存器的 DTOG 位和 SW_BUF 位之间的关系。

表 22-1 双缓冲批量端点缓冲区标识定义

缓冲区标识位	作为发送端点	作为接收端点
DTOG	DTOG_TX(USB_EPnR 寄存器的第 6 位)	DTOG_RX(USB_EPnR 寄存器的第 14 位)
SW_BUF	USB_EPnR 寄存器的第 14 位	USB_EPnR 寄存器的第 6 位

USB 模块当前使用的缓冲区由 DTOG 位标识，而应用程序所使用的缓冲区由 SW_BUF 位标识， 这两个位的标识方式相同，下表描述了这种标识方式。

表 22-2 双缓冲批量端点的缓冲区使用标识

端点类型	DTOG 位	SW_BUF 位	USB 模块使用的缓冲区	应用程序使用的缓冲区
IN 端点	0	1	ADDRn_TX_0 / COUNTn_TX_0	ADDRn_TX_1 / COUNTn_TX_1
	1	0	ADDRn_TX_1 / COUNTn_TX_1	ADDRn_TX_0 / COUNTn_TX_0
	0	0	无(1)	ADDRn_TX_0 / COUNTn_TX_0
	1	1	无(1)	ADDRn_TX_0 / COUNTn_TX_0
OUT 端点	0	1	ADDRn_RX_0 / COUNTn_RX_0	ADDRn_RX_1 / COUNTn_RX_1
	1	0	ADDRn_RX_1 / COUNTn_RX_1	ADDRn_RX_0 / COUNTn_RX_0
	0	0	无(1)	ADDRn_RX_0 / COUNTn_RX_0
	1	1	无(1)	ADDRn_RX_0 / COUNTn_RX_0

1.端点处于 NAK 状态

可以通过以下方式设置一个双缓冲批量端点：

- 将 USB_EPnR 寄存器的 EP_TYPE 位设为’00’，定义端点为批量端点
- 将 USB_EPnR 寄存器的 EP_KIND 位设为’1’，定义端点为双缓冲端点

应用程序根据传输开始时用到的缓冲区来初始化 DTOG 和 SW_BUF 位；这需要考虑到这两位的数据翻转特性。设置好 DBL_BUF 位之后，每完成一次传输后，USB 模块将根据双缓冲批量端点的流量控制操作，并且持续到 DBL_BUF 变为无效为止。每次传输结束，根据端点的传输方向， CTR_RX 位或 CTR_TX 位将会置为’1’。与此同时，硬件将设置相应的 DTOG 位，完全独立于软件来实现缓冲区交换机制。DBL_BUF 位设置后，每次传输结束时，双缓冲批量端点的 STAT 位的取值不会像其他类型端点一样受到传输过程的影响，而是一直保持为’11’(有效)。但是，如果在收到新的数据分组的传输请求时，USB 模块和应用程序发生了缓冲区访问冲突(即 DTOG 和 SW_BUF 为相同的值)，状态位将会被置为’10’(NAK)。应用程序响应 CTR 中断时，首先要清除中断标志，然后再处理传输完成的数据。应用程序访问缓冲区之后，需要翻转 SW_BUF 位，以通知 USB 模块该块缓冲区已变为可用状态。由此，双缓冲批量传输的 NAK 分组的数目只由应用程序处理一次数据传输的快慢所决定：如果数据处理的时间小于 USB 总线上完成一次数据传输的时间，则不会发生重传，此时，数据的传输率仅受限于 USB 主机。

应用程序也可以不考虑双缓冲批量端点的特殊控制流程，直接在相应 USB_EPnR 寄存器的 STAT 位写入非’11’的任何状态，在这种情况下，USB 模块将按照写入的状态执行流程而忽略缓冲器实际的使用情况。

22.4.4. 同步传输

USB 标准定义了一种全速的需要保持固定和精确的数据传输率的传输方式：同步传输。同步传输一般用于传输音频流、压缩的视频流等对数据传输率有严格要求的数据。一个端点如果在枚举时被定义为“同步端点”，USB 主机则会为每个帧分配固定的带宽，并且保证每个帧正好传 送一个 IN 分组或者 OUT 分组(由端点传输方向确定分组类型)。为了满足带宽要求，同步传输中没有出错重传；这也就意味着，同步传输在发送或接收数据分组之后，无握手协议，即不会发送 ACK 分组。同样，同步传输只传送 PID(分组 ID)为 DATA0 的数据包, 而不会用到数据翻转机制。

通过设置 USB_EPnR 寄存器 EP_TYPE 为’10’，可以使其成为同步端点。同步端点没有握手机制，根据 USB 标准中的说明，USB_EPnR 寄存器的 STAT_RX 位和 STAT_TX 位分别只能设成’00’ (禁止)和’11’(有效)。同步传输通过实现双缓冲机制来简化软件应用程序开发，它同样使用两个缓冲区，以确保在 USB 模块使用其中一块缓冲区时，应用程序可以访问另外一块缓冲区。

USB 模块使用的缓冲区根据不同的传输方向，由不同的 DTOG 位来标识。(同一寄存器中的

DTOG_RX 位用来标识接收同步端点，DTOG_TX 位用来标识发送同步端点)，见下表。

表 22-3 同步端点的缓冲区使用标识

端点类型	DTOG 位值	USB 模块使用的缓冲区	应用程序使用的缓冲区
IN 端点	0	ADDRn_TX_0 / COUNTn_TX_0	ADDRn_TX_1 / COUNTn_TX_1
	1	ADDRn_TX_1 / COUNTn_TX_1	ADDRn_TX_0 / COUNTn_TX_0
OUT 端点	0	ADDRn_RX_0 / COUNTn_RX_0	ADDRn_RX_1 / COUNTn_RX_1
	1	ADDRn_RX_1 / COUNTn_RX_1	ADDRn_RX_0 / COUNTn_RX_0

与双缓冲批量端点一样，一个 USB_EPnR 寄存器只能处理同步端点单方向的数据传输，如果要求同步端点在两个传输方向上都有效，则需要使用两个 USB_EPnR 寄存器。

应用程序需要根据首次传输的数据分组来初始化 DTOG 位；它的取值还需要考虑到 DTOG_RX 或 DTOG_TX 两位的数据翻转特性。每次传输完成时，USB_EPnR 寄存器的 CTR_RX 位或 CTR_TX 位置位。与此同时，相关的 DTOG 位由硬件翻转，从而使得交换缓冲区的操作完全独立于应用程序。传输结束时，STAT_RX 或 STAT_TX 位不会发生变化，因为同步传输没有握手机制，所以不需要任何流量控制，而一直设为’11’(有效)。同步传输中，即使 OUT 分组发生 CRC 错误或者缓冲区溢出，本次传输仍被看作是正确的，并且可以触发 CTR_RX 中断事件；但是，发生 CRC 错误时硬件会设置 USB_ISTR 寄存器的 ERR 位，提醒应用程序数据可能损坏。

注：同步OUT传输，发生CTR中断后，还需判断DTOG_RX是否已被硬件翻转，没有翻转则意味着没有数据存入或存入的数据损坏，此时可直接从此CTR中断返回，无需处理数据。

22.4.5. 挂起/恢复事件

USB 标准中定义了一种特殊的设备状态，即挂起状态，在这种状态下 USB 总线上的平均电流消耗不超过 500uA。这种电流限制对于由总线供电的 USB 设备至关重要，而自供电的设备则不需要严格遵守这样的电流消耗限制。USB 主机以 3 毫秒内不发送任何信号标志进入挂起状态。通常情况下 USB 主机每毫秒会发送一个 SOF，当 USB 模块检测到 3 个连续的 SOF 分组丢失事件即可判定主机发出了挂起请求，接着它会置位 SB_ISTR 寄存器的 SUSP 位，以触发挂起中断。USB 设备进入挂起状态之后，将由“唤醒”序列唤醒。所谓的“唤醒”序列, 可以由 USB 主机发起，也可以由 USB 设备本身触发；但是，只有 USB 主机可以结束“唤醒”序列。被挂起的 USB 模块必 须至少还具备检测 RESET 信号的功能，它会将其当作一次正常的复位操作来执行。

实际的挂起操作过程对于不同的 USB 设备来说是不同的，因为需要不同的操作来降低电源消耗。下面描述了一起典型的挂起操作，重点介绍应用程序如何响应 USB 模块的 SUSP 信号。

- 将 USB_CNTR 寄存器的 FSUSP 置为’1’，这将使 USB 模块进入挂起状态。USB 模块一旦进入挂起状态，对 SOF 的检测立刻停止，以避免在 USB 挂起时又发生新的 SUSP 事件。
- 消除或减少 USB 模块以外的其他模块的静态电流消耗。
- 将 USB_CNTR 寄存器的 LP_MODE 位置为’1’，这将消除模拟 USB 收发器的静态电流消耗，但仍能检测到唤醒信号。
- 可以选择关闭外部振荡器和设备的 PLL，以停止设备内部的任何活动。

当设备处于挂起状态时发生 USB 事件，该设备会被唤醒，并需要调用“唤醒”例程来恢复系统 时钟，和 USB 数据传输。如果唤醒设备的是 USB 复位操作，则应该保证唤醒的过程不要超过 10 毫秒(参见“ USB 协议规范”) 。USB 模块处于挂起状态时，唤醒或复位事件需要清除 USB_CNTR 寄存器的 LP_MODE 位。即使唤醒事件可以立刻触发一个 WKUP 中断事件，但由于恢复系统时钟需要比较长的延迟时间，处理 WKUP 中断的中断服务程序必须非常小心；为了减短系统唤醒的时间，建议将唤醒代码直接写在挂起代码后面，这样就可以在系统时钟重启后迅速进入唤醒代码中执行。为防止或减少 ESD 等干扰意外地唤醒系统(从挂起模式退出是一个异步事件)，在挂起过程中数据线被过滤，滤波宽度大约为 70nS。

下面是唤醒操作的过程：

启动外部振荡器和设备的 PLL(此项可选)。

- 清零 USB_CNTR 寄存器的 FSUSP 位。
- USB_FNR 寄存器的 RXDP 和 RXDM 位可以用来判断是什么触发了唤醒事件，如表 22-5 所示，它还同时列出了各种情况软件应该采取的操作。如果需要的话，可以通过检测这两位变成’10’(代表空闲总线状态)的时间来知道唤醒或复位事件的结束。此外，在复位事件结束时，USB_ISTR 寄存器的 RESET 位被置为’1’，如果 RESET 中断被使能，就会产生中断。此中断应该按正常的复位操作处理。

表 22-4 唤醒事件检测

[RXDP，RXDM]的状态	唤醒事件	应用程序应执行的操作
00	复位	无
10	无(总线干扰)	恢复到挂起状态
01	恢复挂起	无

11	未定义的值(总线干扰)	恢复到挂起状态

设备可能不是被与 USB 模块相关的事件唤醒的(例如一个鼠标的移动可唤醒整个系统)。在这种情况下，先将 USB_CNTR 寄存器的 RESUME 位置为’1’，然后在 1ms－15ms 之间再把它清为 0 可以启动唤醒序列(这个间隔可以用 ESOF 中断来实现，该中断在内核正常运行时每 1ms 发生一次)。RESUME 位被清零后， 唤醒过程将由主机 PC 完成， 可以利用 USB_FNR 寄存器的 RXDP 和 RXDM 位来判断唤醒是否完成。

注意： 只有在 USB 模块被设置为挂起状态时(设置 USB_CNTR 寄存器的 FSUSP 位为’1’)，才可以设置 RESUME 位。

22.5. USB寄存器列表

USB 模块的寄存器有以下三类:：

- 通用类寄存器：中断寄存器和控制寄存器
- 端点类寄存器：端点配置寄存器和状态寄存器
- 缓冲区描述表类寄存器：用来确定数据分组存放地址的寄存器

缓冲区描述表类寄存器的基地址由 USB_BTABLE 寄存器指定，所有其他寄存器的基地址则为 USB 模块的基地址 0x4000 5C00。由于 APB1 总线按 32 位寻址，因此所有的 16 位寄存器的地址都是按 32 位字对齐的。同样的地址对齐方式也用于从 0x4000 6000 开始的分组缓冲存储区。

可以用半字(16 位)或字(32 位)的方式操作这些外设寄存器。

22.5.1. 通用寄存器列表

这组寄存器用于定义 USB 模块的工作模式，中断的处理，设备的地址和读取当前帧的编号。

表 22-5 USB通用寄存器列表

寄存器名称	寄存器地址	寄存器描述
USB_CNTR	USB_BASE + 0x40	USB 控制寄存器
USB_ISTR	USB_BASE + 0x44	USB 中断状态寄存器
USB_FNR	USB_BASE + 0x48	USB 帧编号寄存器
USB_DADDR	USB_BASE + 0x4C	USB 设备地址寄存器
USB_BTABLE	USB_BASE + 0x50	USB 分组缓冲区描述表地址寄存器

22.5.2. 端点寄存器列表

端点寄存器的数量由 USB 模块所支持的端点数目决定。USB 模块最多支持 8 个双向端点。每个 USB 设备必须支持一个控制端点，控制端点的地址(EA 位)必需为 0。不同的端点必需使用不同的端点号，否则端点的状态不定。每个端点都有与之对应的 USB_EpnR 寄存器，用于存储该端点的各种状态信息。

表 22-6 USB端点寄存器列表

寄存器名称	寄存器地址	寄存器描述
USB_EPnR(n=0..7)	USB_BASE + 0x00..0x1C	USB 端点 n 寄存器(0..7)

22.5.3. 缓存区描述表

虽然缓冲区描述表位于分组缓冲区内，但仍可将它看作是特殊的寄存器，用以配置 USB 模块和微控制器内核共享的分组缓冲区的地址和大小。由于 AHB2 总线按 32

位寻址，所以所有的分组缓冲区地址都使用 32 位对齐的地址，而不是 USB_BTABLE 寄存器和缓冲区描述表所使用的地址。以下介绍两种地址表示方式：一种是应用程序访问分组缓冲区时使用的，另一种是相对于 USB 模块的本地地址。供应用程序使用的分组缓冲区地址需要乘以 2 才能得到缓冲区在微控制器中的真正地址。分组缓冲区的首地址为 0x4000 6000。下面将描述与 USB_EPnR 寄存器相关的缓冲区描述表。

表 22-7 USB缓存区描述表

寄存器名称	寄存器地址	寄存器描述
USB_ADDRn_TX(n=0..7)	地址偏移:[USB_BTABLE] + n × 16 USB 本地地址:[USB_BTABLE]+ n × 8	发送缓冲区地址寄存器 n
USB_COUNTn_TX(n=0..7)	地址偏移:[USB_BTABLE] + n × 16 + 4 USB 本地地址:[USB_BTABLE] + n × 8 + 2	发送数据字节数寄存器 n
USB_ADDRn_RX(n=0..7)	地址偏移:[USB_BTABLE] + n × 16 + 8 USB 本地地址:[USB_BTABLE] + n × 8 + 12	接收缓冲区地址寄存器 n
USB_COUNTn_RX(n=0..7)	地址偏移:[USB_BTABLE] + n × 16 + 6 USB 本地地址:[USB_BTABLE] + n × 8 + 2	接收数据字节数寄存器 n

22.6. USB寄存器描述

22.6.1. 通用寄存器

22.6.1.1.USB 控制寄存器（USB_CNTR）

地址：表 22-5 USB 通用寄存器列表

复位值：0x0000 0003

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15	CTRM	RW	CTRM：正确传输(CTR)中断屏蔽位 (Correct transfer interrupt mask) 0：正确传输(CTR)中断禁止 1：正确传输(CTR)中断使能，在中断寄存器的相被置 1 时产生中断。
14	PMAOVRM	RW	PMAOVRM：分组缓冲区溢出中断屏蔽位 (Packet memory area over / underrun interrupt mask) 0：PMAOVR 中断禁止 1：PMAOVR 中断使能，在中断寄存器的相应位被置 1 时产生中断。
13	ERRM	RW	ERRM：出错中断屏蔽位 (Error interrupt mask)

			0：出错中断禁止 1：出错中断使能，在中断寄存器的相应位被置 1 时产生中断。
12	WKUPM	RW	WKUPM：唤醒中断屏蔽位 (Wakeup interrupt mask) 0：唤醒中断禁止 1：唤醒中断使能，在中断寄存器的相应位被置 1 时产生中断。
11	SUSPM	RW	SUSPM：挂起中断屏蔽位 (Suspend mode interrupt mask) 0：挂起(SUSP)中断禁止 1：挂起(SUSP)中断使能，在中断寄存器的相应位被置 1 时产生中断。
10	RESETM	RW	RESETM：USB 复位中断屏蔽位 (USB reset interrupt mask) 0：USB RESET 中断禁止 1：USB RESET 中断使能，在中断寄存器的相应位被置 1 时产生中断。
9	SOFM	RW	SOFM：帧首中断屏蔽位 (Start of frame interrupt mask) 0：SOF 中断禁止 1：SOF 中断使能，在中断寄存器的相应位被置 1 时产生中断。
8	ESOFM	RW	ESOFM：期望帧首中断屏蔽位 (Expected start of frame interrupt mask) 0：ESOF 中断禁止 1：ESOF 中断使能，在中断寄存器的相应位被置 1 时产生中断。
7-5	RFU	-	保留位，请保持默认值
4	RESUME	RW	RESUME：唤醒请求 (Resume request) 设置此位将向 PC 主机发送唤醒请求。根据 USB 协议，如果此位在 1ms 到 15ms 内保持有效，主机将对 USB 模块实行唤醒操作。
3	FSUSP	RW	FSUSP：强制挂起 (Force suspend) 当 USB 总线上保持 3ms 没有数据通信时，SUSP 中断会被触发，此时软件必需设置此位。 0：无效 1：进入挂起模式，USB 模拟收发器的时钟和静态功耗仍然保持。如果需要进入低功耗状态(总线供电类的设备)，应用程序需要先置位 FSUSP 再置位 LP_MODE。
2	LP_MODE	RW	LP_MODE：低功耗模式 (Low-power mode) 此模式用于在 USB 挂起状态下降低功耗。在此模式下，除了外接上拉电阻的供电，其他的静态功耗都被关闭，系统时钟将会停止或者降低到一定的频率来减少耗电。USB 总线上的活动(唤醒事件)将会复位此位(软件也可以复位此位)。 0：非低功耗模式

			1：低功耗模式
1	PDWN	RW	PDWN：断电模式 (Power down) 此模式用于彻底关闭 USB 模块。当此位被置位时，不能使用 USB 模块。 0：退出断电模式 1：进入断电模式
0	FRES	RW	FRES：强制 USB 复位 (Force USB Reset) 0：清除 USB 复位信号 1：对 USB 模块强制复位，类似于 USB 总线上的复位信号。USB 模块将一直保持在复位状态下直到软件清除此位。如果 USB 复位中断被使能，将产生一个复位中断。

22.6.1.2.USB 中断状态寄存器（USB_ISTR）

此寄存器包含所有中断源的状态信息，以供应用程序确认产生中断请求的事件。

寄存器的高 8 位各表示一个中断源。当相关事件发生时，这些位被硬件置位，如果 USB_CNTR 寄存器上的相应位也被置位，则会产生相应的中断。中断服务程序需要检查每个位，在执行必要的操作后必需清除相应的状态位，不然中断信号线一直保持为高，同样的中断会再次被触发。如果同时多个中断标志被设置，也只会产生一个中断。

应用程序可以使用不同的方式处理传输完成中断，以减少中断响应的延迟时间。端点在成功完成一次传输后，CTR 位会被硬件置起，如果 USB_CNTR 上的相应位也被设置的话，就会产生中断。与端点相关的中断标志和 USB_CNTR 寄存器的 CTRM 位无关。这两个中断标志位将一直保持有效，直到应用程序清除了 USB_EpnR 寄存器中的相关中断挂起位(CTR 位是个只读位)。USB 模块有两路中断请求源：

高优先级的 USB IRQ：用于高优先级的端点(同步和双缓冲批量端点)的中断请求，并且该中断不能被屏蔽。

低优先级 USB IRQ：用于其他中断事件，可以是低优先级的不可屏蔽中断，也可以是由 USB_ISTR 寄存器的高 8 位标识的可屏蔽中断。

对于端点产生的中断，应用程序可以通过 DIR 寄存器和 EP_ID 只读位来识别中断请求由哪个端点产生，并调用相应的中断服务程序。

用户在处理同时发生的多个中断事件时，可以在中断服务程序里检查 USB_ISTR 寄存器各个位的顺序来确定这些事件的优先级。在处理完相应位的中断后需要清零该中断标志。完成一次中断服务后，另一中断请求将会产生，用以请求处理剩下的中断事件。

为了避免意外清零某些位，建议使用加载指令，对所有不需改变的位写'1'，对需要清除的位写'0'。对于该寄存器，不建议使用读出－修改－写入的流程，因为在读写操作之间，硬件可能需要设置某些位，而这些位会在写入时被清零。

下面详细描述每个位：

地址：表 22-5 USB 通用寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15	CTR	RO	CTR：正确的传输 (Correct transfer) 此位在端点正确完成一次数据传输后由硬件置位。应用程序可以通过 DIR 和 EP_ID 位来识别是哪个端点完成了正确

			的数据传输。 此位应用程序只读
14	PMAOVR	RW0	PMAOVR：分组缓冲区溢出 (Packet memory area over / underrun) 此位在微控制器长时间没有响应一个访问 USB 分组缓冲区请求时由硬件置位。USB 模块通常在以下情况时置位该位：在接收过程中一个 ACK 握手分组没有被发送，或者在发送过程中发生了比特填充错误，在以上两种情况下主机都会要求数据重传。在正常的数据传输中不会产生 PMAOVR 中断。由于失败的传输都将由主机发起重传，应用程序就可以在这个中断的服务程序中加速设备的其他操作，并准备重传。但这个中断不会在同步传输中产生(同步传输不支持重 传)因此数据可能会丢失。 此位应用程序可读可写，但只有写 0 有效，写 1 无效。
13	ERR	RW0	ERR：出错 (Error) 在下列错误发生时硬件会置位此位。 NANS：无应答。主机的应答超时。 CRC：循环冗余校验码错误。数据或令牌分组中的 CRC 校验出错。BST：位填充错误。PID，数据或 CRC 中检测出位填充错误。 FVIO：帧格式错误。收到非标准帧(如 EOP 出现在错误的时刻，错误的令牌等)。 USB 应用程序通常可以忽略这些错误，因为 USB 模块和主机在发生错误时都会启动重传机制。此位产生的中断可以用于应用程序的开发阶段，可以用来监测 USB 总线的传输质量，标识用户可能发生的错误(连接线松，环境干扰严重，USB 线损坏等)。 此位应用程序可读可写，但只有写 0 有效，写 1 无效。
12	WKUP	RW0	WKUP：唤醒请求 (Wakeup) 当 USB 模块处于挂起状态时，如果检测到唤醒信号，此位将由硬件置位。此时 CTLR 寄存器的 LP_MODE 位将被清零，同时 USB_WAKEUP 被激活，通知设备的其他部分(如唤醒单元)将开始唤醒过程。 此位应用程序可读可写，但只有写 0 有效，写 1 无效。
11	SUSP	RW0	SUSP：挂起模块请求 (Suspend mode request) 此位在 USB 线上超过 3ms 没有信号传输时由硬件置位，用以指示一个来自 USB 总线的挂起请求。USB 复位后硬件立即使能对挂起信号的检测，但在挂起模式下(FSUSP＝1)硬件不会再检测挂起信号直到唤醒过程结束。 此位应用程序可读可写，但只有写 0 有效，写 1 无效。
10	RESET	RW0	RESET：USB 复位请求 (USB reset request) 此位在 USB 模块检测到 USB 复位信号输入时由硬件置位。此时 USB 模块将复位内部协议状态机，并在中断使能的情况下触发复位中断来响应复位信号。USB 模块的发送和接

			收部分将被禁止，直到此位被清除。所有的配置寄存器不会被复位，除非应用程序对他们清零。这用来保证在复位后 USB 传输还可以立即正确执行。但设备的地址和端点寄存器会被 USB 复位所复位。 此位应用程序可读可写，但只有写 0 有效，写 1 无效。
9	SOF	RW0	SOF：帧首标志 (Start of frame) 此位在 USB 模块检测到总线上的 SOF 分组时由硬件置位，标志一个新的 USB 帧的开始。中断服务程序可以通过检测 SOF 事件来完成与主机的 1ms 同步，并正确读出寄存器在收到 SOF 分组时的更新内容(此功能在同步传输时非常有意义)。 此位应用程序可读可写，但只有写 0 有效，写 1 无效。
8	ESOF	RW0	ESOF：期望帧首标识位 (Expected start of frame) 此位在 USB 模块未收到期望的 SOF 分组时由硬件置位。主机应该每毫秒都发送 SOF 分组，但如果 USB 模块没有收到，挂起定时器将触发此中断。如果连续发生 3 次 ESOF 中断，也就是连续 3 次未收到 SOF 分组，将产生 SUSP 中断。即使在挂起定时器未被锁定时发生 SOF 分组丢失，此位也会被置位。 此位应用程序可读可写，但只有写 0 有效，写 1 无效。
7-5	RFU	-	保留位，请保持默认值
4	DIR	RO	DIR：传输方向 (Direction of transaction) 此位在完成数据传输产生中断后由硬件根据传输方向写入。 如果 DIR＝0，相应端点的 CTR_TX 位被置位，标志一个 IN 分组(数据从 USB 模块传输到 PC 主机) 的传输完成。 如果 DIR＝1，相应端点的 CTR_RX 位被置位，标志一个 OUT 分组(数据从 PC 主机传输到 USB 模块)的传输完成。 如果 CTR_TX 位同时也被置位，就标志同时存在挂起的 OUT 分组和 IN 分组。应用程序可以利用该信息访问 USB_EPnR 位对应的操作，它表示挂起中断传输方向的信息。 该位为只读
3-0	EP_ID[3:0]	RO	EP_ID[3:0]：端点 ID (Endpoint Identifier) 此位在 USB 模块完成数据传输产生中断后由硬件根据请求中断的端点号写入。如果同时有多个端点的请求中断，硬件写入优先级最高的端点号。端点的优先级按以下方法定义：同步端点和双缓冲批量端点具有高优先级，其他的端点为低优先级。如果多个同优先级的端点请求中断， 则根据端点号来确定优先级，即端点 0 具有最高优先级，端点号越小，优先级越高。应用程序可以通过上述的优先级策略顺序处理端点的中断请求。 该位为只读。

22.6.1.3.USB 帧编号寄存器（USB_FNR）

地址：表 22-5 USB 通用寄存器列表

复位值：0x0000 0XXX，X 代表未定义数值

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15	RXDP	RO	RXDP：D+状态位 (Receive data + line status) 此位用于观察 USB D+数据线的状态，可在挂起状态下检测唤醒条件的出现。
14	RXDM	RO	RXDM：D-状态位 (Receive data - line status) 此位用于观察 USB D-数据线的状态，可在挂起状态下检测唤醒条件的出现。
13	LCK	RO	LCK：锁定位 (Locked) USB 模块在复位或唤醒序列结束后会检测 SOF 分组，如果连续检测到至少 2 个 SOF 分组，则硬件会置位此位。此位一旦锁定，帧计数器将停止计数，一直等到 USB 模块复位或总线挂起时再恢复计数。
12-11	LSOF[1:0]	RO	LSOF[1:0]：帧首丢失标志位 (Lost SOF) 当 ESOF 事件发生时，硬件会将丢失的 SOF 分组的数目写入此位。如果再次收到 SOF 分组，引脚会清除此位。
10-0	FN[10:0]	RO	FN[10:0]：帧编号 (Frame number) 此部分记录了最新收到的 SOF 分组中的 11 位帧编号。主机每发送一个帧，帧编号都会自加，这对于同步传输非常有意义。此部分发生 SOF 中断时更新。

22.6.1.4.USB 设备地址寄存器（USB_DADDR）

地址：表 22-5 USB 通用寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	EF	RW	EF：USB 模块使能位 (Enable function) 此位在需要使能 USB 模块时由应用程序置位。如果此位为 0，USB 模块将停止工作，忽略所有寄存器的设置，不响应任何 USB 通信。
6-0	ADD[6:0]	RW	ADD[6:0]：设备地址 (evice address) 此位记录了 USB 主机在枚举过程中为 USB 设备分配的地址值。该地址值和端点地址(EA)必需和 USB 令牌分组中的地址信息匹配，才能在指定的端点进行正确的 USB 传输。

22.6.1.5.USB 分组缓冲区描述表地址寄存器（USB_BTABLE）

地址：表 22-5 USB 通用寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-3	BTABLE[15:3]	RW	BTABLE[15:3]：缓冲表 (Buffer table) 此位记录分组缓冲区描述表的起始地址。分组缓冲区描述表用来指示每个端点的分组缓冲区地址和大小，按 8 字节对齐(即最低 3 位为 000)。每次传输开始时，USB 模块读取相应端点所对应的分组缓冲区描述表获得缓冲区地址和大小信息。
2-0	RFU	-	保留位，请保持默认值

22.6.2. 端点寄存器

22.6.2.1.USB 端点 n 寄存器（USB_EPnR），n=[0..7]

当 USB 模块收到 USB 总线复位信号，或 CTLR 寄存器的 FRES 位置位时，USB 模块将会复位。该寄存器除了 CTR_RX 和 CTR_TX 位保持不变以处理紧随的 USB 传输外，其他位都被复位。每个端点对应一个 USB_EPnR 寄存器，其中 n 为端点地址，即端点 ID 号。

对于此类寄存器应避免执行读出－修改－写入操作，因为在读和写操作之间，硬件可能会设置某些位，而这些位又会在写入时被修改，导致应用程序错过相应的操作。因此，这些位都有一个写入无效的值，建议用 Load 指令修改这些寄存器，以免应用程序修改了不需要修改的位。

地址：请参见表 22-6 USB 端点寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15	CTR_RX	RW0	CTR_RX：正确接收标志位 (Correct Transfer for reception) 此位在正确接收到 OUT 或 SETUP 分组时由硬件置位，应用程序只能对此位清零。如果 CTRM 位已置位，相应的中断会产生。收到的是 OUT 分组还是 SETUP 分组可以通过下面描述的 SETUP 位确定。以 NAK 或 STALL 结束的分组和出错的传输不会导致此位置位，因为没有真正传输数据。 此位应用程序可读可写，但只有写 0 有效，写 1 无效。
14	DTOG_RX	T	DTOG_RX：用于数据接收的数据翻转位 (Data Toggle, for reception transfers) 对于非同步端点，此位由硬件设置，用于标记希望接收的下一个数据分组的 Toggle 位 (0=DATA0，1=DATA1)。在接收到 PID(分组 ID)正确的数据分组之后，USB 模块发送 ACK 握手分组，并翻转此位。对于控制端点，硬件在收到 SETUP 分组后清除此位。 对于双缓冲端点，此位还用于支持双缓冲区的交换(请

			参考双缓冲端点)。 对于同步端点，由于仅发送 DATA0，因此此位仅用于支持双缓冲区的交换(请参考同步传输)而不需进行翻转。同步传输不需要握手分组，因此硬件在收到数据分组后立即设置此 位。 应用程序可以对此位进行初始化(对于非控制端点，初始化是必需的)，或者翻转此位用于特殊用途。 此位应用程序可读可写，但写 0 无效，写 1 可以翻转此位。
13-12	STAT_RX[1:0]	T	STAT_RX[1:0]：用于数据接收的状态位 (Status bits, for reception transfers) 此位用于指示端点当前的状态，下表列出了端点的所有状态。当一次正确的 OUT 或 SETUP 数据传输完成后(CTR_RX=1)，硬件会自动设置此位为 NAK 状态，使应用程序有足够的时间在处理完当前传输的数据后，响应下一个数据分组。 对于双缓冲批量端点，由于使用特殊的传输流量控制策略，因此根据使用的缓冲区状态控制传输状态(请参考双缓冲端点)。 对于同步端点，由于端点状态只能是有效或禁用，因此硬件不会在正确的传输之后设置此位。如果应用程序将此位设为 STALL 或者 NAK，USB 模块响应的操作是未定义的。 此位应用程序可读可写，但写 0 无效，写 1 翻转此位。
11	SETUP	RO	SETUP：SETUP 分组传输完成标志位 (Setup transaction completed) 此位在 USB 模块收到一个正确的 SETUP 分组后由硬件置位，只有控制端点才使用此位。在接收完成后(CTR_RX=1)，应用程序需要检测此位以判断完成的传输是否是 SETUP 分组。为了防止中断服务程序在处理 SETUP 分组时下一个令牌分组修改了此位，只有 CTR_RX 为 0 时，此位才可以被修改，CTR_RX 为 1 时不能修改。 此位应用程序只读。
10-9	EP_TPYE[1:0]	RW	EP_TPYE[1:0]：端点类型位 (Endpoint type) 此位用于指示端点当前的类型，所有的 USB 设备都必需包含一个地址为 0 的控制端点，如果需要可以有其他地址的控制端点。只有控制端点才会有 SETUP 传输，其他类型的端点无视此类传输。SETUP 传输不能以 NAK 或 STALL 分组响应，如果控制端点在收到 SETUP 分组时处于 NAK 状态，USB 模块将不响应分组，就会出现接收错误。如果控制端点处于 STALL 状态，SETUP 分组会被正确接收，数据会被正确传输，并产生一个正确传输完成的中断。控制端点的 OUT 分组安装普通

			端点的方式处理。 批量端点和中断端点的处理方式非常类似，仅在对 EP_KIND 位的处理上有差别。 同步端点的用法请参考同步传输。
8	EP_KIND	RW	EP_KIND：端点特殊类型位 (Endpoint kind) 此位的需要和 EP_TYPE 位配合使用。 DBL_BUF：应用程序设置此位能使能批量端点的双缓冲功能。详见双缓冲端点。STATUS_OUT：应用程序设置此位表示 USB 设备期望主机发送一个状态数据分组，此时，设备对于任何长度不为 0 的数据分组都响应 STALL 分组。此功能仅用于控制端点，有利于提供应用程序对于协议层错误的检测。如果 STATUS_OUT 位被清除，OUT 分组可以包含任意长度的数据。
7	CTR_TX	RW0	CTR_TX：正确发送标志位 (Correct transfer for transmission) 此位由硬件在一个正确的 IN 分组传输完成后置位。如果 CTRM 位已被置位，会产生相应的中 断。应用程序需要在处理完该事件后清除此位。在 IN 分组结束时，如果主机响应 NAK 或 STALL 则此位不会被置位，因为数据传输没有成功。 此位应用程序可读可写，但写 0 有效，写 1 无效。
6	DTOG_TX	T	DTOG_TX：发送数据翻转位 (Data Toggle, for transmission transfers) 对于非同步端点，此位用于指示下一个要传输的数据分组的 Toggle 位(0＝DATA0， 1=DATA1)。在一个成功传输的数据分组后，如果 USB 模块接收到主机发送的 ACK 分组，就会翻转此位。对于控制端点，USB 模块会在收到正确的 SETUP PID 后置位此位。 对于双缓冲端点，此位还可用于支持分组缓冲区交换(请参考双缓冲端点)。 对于同步端点，由于只传送 DATA0，因此该位只用于支持分组缓冲区交换(请参考同步传输)。由于同步传输不需要握手分组，因此硬件在接收到数据分组后即设置该位。 应用程序可以初始化该位(对于非控制端点，初始化此位时必需的)，也可以设置该位用于特殊用途。 此位应用程序可读可写，但写 0 无效，写 1 翻转此位。
5-4	STAT_TX[1:0]	T	STAT_TX[1:0]：用于发送数据的状态位 (Status bits, for transmission transfers) 此位用于标识端点的当前状态 。应用程序可以翻转这些位来初始化状态信息。在正确完成一次 IN 分组的传输后(CTR_TX=1)，硬件会自动设置此位为 NAK 状态，保证应用程序有足够的时间准备好数据响应后续的数据传输。

			对于双缓冲批量端点，由于使用特殊的传输流量控制策略，是根据缓冲区的状态控制传输的状态的(请参考双缓冲端点)。 对于同步端点，由于端点的状态只能是有效或禁用，因此硬件不会在数据传输结束时改变端点的状态。如果应用程序将此位设为 STALL 或者 NAK，则 USB 模块后续的操作是未定义的。 此位应用程序可读可写，但写 0 无效，写 1 翻转此位。
3-0	EA[3:0]	RW	EA[3:0]：端点地址 (Endpoint address) 应用程序必需设置此 4 位，在使能一个端点前为它定义一个地址。

表 22-8 接收状态编码

STAT_RX[1:0]	描述
00	**DISABLED**：端点忽略所有的接收请求。
01	**STALL**：端点以STALL分组响应所有的接收请求。
10	**NAK**：端点以NAK分组响应所有的接收请求。
11	**VALID**：端点可用于接收。

表 22-9 端点类型编码

EP_TYPE[1:0]	描述
00	**BULK**：批量端点
01	CONTROL：控制端点
10	**ISO**：同步端点
11	INTERRUPT：中断端点

表 22-10 端点特殊类型定义

EP_TYPE[1:0]		EP_KIND意义
00	BULK	DBL_BUF：双缓冲端点
01	CONTROL	STATUS_OUT
10	ISO	未使用
11	INTERRUPT	未使用

表 22-11 发送状态编码

STAT_RX[1:0]	描述
00	DISABLED：端点忽略所有的发送请求。
01	STALL：端点以STALL分组响应所有的发送请求。
10	NAK：端点以NAK分组响应所有的发送请求。
11	VALID：端点可用于发送。

22.6.3. 缓冲区描述表

22.6.3.1.发送缓冲区地址寄存器 n（USB_ADDRn_TX）

地址：请参见表 22-7 USB 缓存区描述表

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-1	ADDRn_TX[15:1]	RW	ADDRn_TX[15:1]：发送缓冲区地址 (Transmission buffer address) 此位记录了收到下一个 IN 分组时，需要发送的数据所在的缓冲区起始地址。
0	-	-	因为分组缓冲区的地址必须按字对齐，所以此位必须为'0'。

22.6.3.2.发送数据字节数寄存器 n（USB_COUNTn_TX）

地址：请参见表 22-7 USB 缓存区描述表

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-10	-	-	由于 USB 模块支持的最大数据分组为 1023 个字节，所以 USB 模块忽略这些位。
9-0	COUNTn_TX[9:0]	RW	COUNTn_TX[9:0]：发送数据字节数 (Transmission byte count) 此位记录了收到下一个 IN 分组时要传输的数据字节数。

注：双缓冲区和同步 IN 端点有两个 USB_COUNTn_TX 寄存器：分别为 USB_COUNTn_TX_1 和 USB_COUNTn_TX_0，内容如下：

位域	位符号	权限	说明
31-26	-	-	由于 USB 模块支持的最大数据分组为 1023 个字节，所以 USB 模块忽略这些位。
25-16	COUNTn_TX_1		COUNTn_TX_1[9:0]：发送数据字节数 (Transmission byte count) 此位记录了收到下一个 IN 分组时要传输的数据字节数。
15-10	-	-	由于 USB 模块支持的最大数据分组为 1023 个字节，所以 USB 模块忽略这些位。
9-0	COUNTn_TX_0	RW	COUNTn_TX_0[9:0]：发送数据字节数 (Transmission byte count) 此位记录了收到下一个 IN 分组时要传输的数据字节数。

22.6.3.3.接收缓冲区地址寄存器 n（USB_ADDRn_RX）

地址：请参见表 22-7 USB 缓存区描述表

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-1	ADDRn_RX[15:1]	RW	ADDRn_RX[15:1]：接收缓冲区地址 (Reception buffer address) 此位记录了收到下一个 OUT 或者 SETUP 分组时，用于保存数据的缓冲区起始地址。
0	-	-	因为分组缓冲区的地址必须按字对齐，所以此位必须为'0'。

22.6.3.4.接收数据字节数寄存器 n（USB_COUNTn_RX）

该寄存器用于存放接收分组时需要使用到的两个参数。高 6 位定义了接收分组缓冲区的大小，以便 USB 模块检测缓冲区的溢出。低 10 位则用于 USB 模块记录实际接收到的字节数。由于有效位数的限制，缓冲区的大小由分配到的存储区块数表示，而存储区块的大小则由所需的缓冲区大小决定。缓冲区的大小在设备枚举过程中定义，由端点描述符的参数 maxPacketSize 表述。(具体信息请参考”USB 2.0 协议规范”)

地址：请参见表 22-7 USB 缓存区描述表

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15	BL_SIZE	RW	BL_SIZE：存储区块的大小 (Block size) 此位用于定义决定缓冲区大小的存储区块的大小。 如果 BL_SIZE=0，存储区块的大小为 2 字节，因此能分配的分组缓冲区的大小范围为 2－62 个字节。 如果 BL_SIZE=1，存储区块的大小为 32 字节，因此能分配的分组缓冲区的大小范围为 32－512 字节，符合 USB 协议定义的最大分组长度限制。
14-10	NUM_BLOCK[4:0]	RW	NUM_BLOCK[4:0]：存储区块的数目 (Number of blocks) 此位用以记录分配的存储区块的数目，从而决定最终使用的分组缓冲区的大小。
9-0	COUNTn_RX[9:0]	RO	COUNTn_RX[9:0]：接收到的字节数 (Reception byte count) 此位由 USB 模块写入，用以记录端点收到的最新的 OUT 或 SETUP 分组的实际字节数。

注：　双缓冲区和同步 IN 端点有两个 USB_COUNTn_RX 寄存器：分别为 USB_COUNTn_RX_1 和 USB_COUNTn_RX_0，内容如下：

位域	位符号	权限	说明
31	BL_SIZE_1	RW	BL_SIZE_1：存储区块的大小 (Block size) 此位用于定义决定缓冲区大小的存储区块的大小。 如果 BL_SIZE=0，存储区块的大小为 2 字节，因


			此能分配的分组缓冲区的大小范围为 2－62 个字节。 如果 BL_SIZE=1，存储区块的大小为 32 字节，因此能分配的分组缓冲区的大小范围为 32－512 字节，符合 USB 协议定义的最大分组长度限制。
30-26	NUM_BLOCK_1[4:0]	RW	NUM_BLOCK_1[4:0]：存储区块的数目 (Number of blocks) 此位用以记录分配的存储区块的数目，从而决定最终使用的分组缓冲区的大小。
25-16	COUNTn_RX_1[9:0]	RO	COUNTn_RX_1[9:0] ： 接收到的字节数 (Reception byte count) 此位由 USB 模块写入，用以记录端点收到的最新的 OUT 或 SETUP 分组的实际字节数。
15	BL_SIZE_0	RW	BL_SIZE_0：存储区块的大小 (Block size) 此位用于定义决定缓冲区大小的存储区块的大小。 如果 BL_SIZE=0，存储区块的大小为 2 字节，因此能分配的分组缓冲区的大小范围为 2－62 个字节。 如果 BL_SIZE=1，存储区块的大小为 32 字节，因此能分配的分组缓冲区的大小范围为 32－512 字节，符合 USB 协议定义的最大分组长度限制。
14-10	NUM_BLOCK_0[4:0]	RW	NUM_BLOCK_0[4:0]：存储区块的数目 (Number of blocks) 此位用以记录分配的存储区块的数目，从而决定最终使用的分组缓冲区的大小。
9-0	COUNTn_RX_0[9:0]	RO	COUNTn_RX_0[9:0] ： 接收到的字节数 (Reception byte count) 此位由 USB 模块写入，用以记录端点收到的最新的 OUT 或 SETUP 分组的实际字节数。

23. 控制局域网(CANFD)

23.1. 特性

- 符合 ISO 11898-1:2015
- CAN FD 支持多达 64 个数据字节
- CAN 错误记录
- AUTOSAR 支持
- SAE J1939 支持
- 改进的接收过滤功能
- 两个可配置的接收 FIFO
- 在接收高优先级信息时单独发出信号
- 多达 20 个专用接收 Buffer
- 多达 8 个专用发送 Buffer
- 可配置的发送 FIFO
- 可配置的发送队列
- 可配置的发送事件 FIFO
- 对主机 CPU 的直接消息 RAM 访问
- 可编程环回测试模式
- 可屏蔽模块中断
- 两个时钟域(CAN 时钟和主机时钟）
- 传输取消功能
- 环回模式支持自检操作
- 睡眠模式
- 低功耗模式
- 延迟补偿功能
- CAN 位时间配置只能在初始化模式下写入
- 同步和通讯状态位
- 版本向下兼容

23.2. 框图



23.3. 双中断线

该模块提供了两条中断线。中断可以被配置到 int0 或 int1。默认情况下，所有中断在中断线路 int0 上。通过编程 ILE.EINT0 和 ILE.EINT1，中断线可以单独使能或禁用。

23.4. 功能描述

23.4.1. 操作模式

23.4.1.1.软件初始化

通过进行总线关，或通过软件或硬件复位设置 CCCR.INIT 位来启动软件初始化。一旦 CCCR.INIT 位被置起，停止来自/到 CAN 总线的消息传输，CAN 总线输出状态为隐性（HIGH），错误管理逻辑 EML 的计数器保持不变。设置 CCCR.INIT 位不会更改任何配置寄存器。

复位 CCCR.INIT 位来退出软件初始化，然后，比特流处理器(BSP)通过等待 11 个连续的隐性位序列（Bus_Idle）的出现，来使其自身与 CAN 总线上的数据传输同步，才能参与总线活动并开始消息传输。

CAN FD 配置寄存器只有在 CCCR.INIT 和 CCCR.CCE 位都被置起（受保护的写入）时启用。CCCR.CCE 位只能在 CCCR.INIT= '1'时设置/复位，CCCR.INIT 位复位时，CCCR.CCE 位自动复位。

以下寄存器在 CCCR.CCE 复位时复位：

HPMS—高优先级的消息状态

RXF0S—接收 FIFO 0 状态
RXF1S—接收 FIFO 1 状态
TXFQS—发送 FIFO/队列状态
TXBRP—发送 Buffer 请求挂起
TXBTO—发送 Buffer 传输
TXBCF—发送 Buffer 取消已完成
TXEFS—发送事件 FIFO 状态

当 CCCR.CCE 位设置时，超时计数器值 TOCV.TOC 被预设为 TOCC.TOP 位配置的值。

此外，当 CCCR.CCE=1 时，发送处理程序和接收处理程序的状态机处于空闲状态。

以下寄存器仅在 CCCR.CCE='0'可写：

TXBAR—发送 Buffer 添加请求
TXBCR—发送 Buffer 取消请求

测试模式 CCCR.TEST 和总线监控模式 CCCR.MON 位在 CCCR.INIT = '1'和 CCCR.CCE ='1'时，只能由主机设置，CCCR.TEST 和 CCCR.MON 位随时都可以复位。自动重传模式 CCCR.DAR 只能在 CCCR.INIT = '1'和 CCCR.CCE = '1'时被设置和复位。

23.4.1.2.正常运行

一旦初始化完成，CAN FD 将自身同步到 CAN 总线上，并准备好进行发送和接收。

通过接收过滤后，接收到的消息（包括消息 ID 和 DLC）被存储到专用的接收 Buffer 或接收 FIFO 0 或接收 FIFO 1 中。

对于要发送的消息，使用可初始化或更新的专用发送 Buffer 或发送 FIFO 或发送队列。

23.4.2. 睡眠模式

CAN FD 可以通过控制寄存器 CCCR.CSR 位来设置为睡眠模式。

发送时将在发送完所有的发送挂起请求后，CAN FD 等待直到检测到总线空闲状态；接收时将在接收完当前帧后，CAN FD 等待直到检测到总线空闲状态。然后 CAN FD 设置 CCCR.INIT 为 1 以防止任何进一步的 CAN 传输。然后通过 CCCR.CSA 位设置为 1 来应答它已经准备好进入睡眠模式。在关闭模块时钟 hclk 和 cclk 之前，除 CCCR.INIT 保持为 1 以外，还可以进行进一步的寄存器访问。

注意：如果 CAN 总线被严重干扰，可能会永远无法达到空闲状态。因此，CCCR.INIT 位不是由 CAN FD 设置的。这种情况可以通过访问状态寄存器 PSR 来检测到。如果未进入空闲状态，则软件可以写入 CCCR.INIT = '1'，无论是否有正在进行的传发送/接收，它都会立即停止 CAN 通信。

要退出睡眠模式，应用程序必须在信号 CCCR.CSR 位复位之前打开模块时钟。CAN FD 将通过复位 CCCR.CSA 来应答这一点。然后，应用程序通过复位 CCCR.INIT 位来重新启动 CAN 通信。

23.4.3. 测试模式

要使能对测试库寄存器 TEST 的写入访问，CCCR.TEST 位必须设置为 1。

通过编程 TEXT.EX 位，CAN 发送引脚 can_tx 有四个输出功能。除了它的默认功

能（串行数据输出）外，它还可以驱动 CAN 采样点信号以监测 CAN FD 的位时序，它可以驱动恒定的显性或隐性值。引脚 can_rx 处的实际值可以从 TEXT.RX 位中读取。这两个功能都可以用于检查 CAN 总线的物理层。

由于 CAN 时钟和主机时钟域之间的同步机制，直到新的配置在输出引脚 can_tx 处可见前写入 TEXT.TX 位之间可能会有几个主机时钟周期的延迟。这也适用于通过 TEXT RX 读取输入引脚 can_rx。

注意：测试模式应仅用于生产测试或自检。引脚 can_tx 的软件控制干扰所有 CAN 协议功能。不建议使用测试模式进行应用。

23.4.3.1.外部环回模式

通过设置 TEXT.LBCK 位进入外部环回模式。在环回模式中，CAN FD 将自己发送的消息视为接收到的消息，并将它们（如果它们通过接收过滤）存储到接收 Buffer 或接收 FIFO 中。


此模式用于硬件自检。为了独立于外部刺激，CAN FD 忽略了在环回模式下的应答错误（在数据/远程帧的应答槽中采样的隐性位）。在这种模式下，CAN FD 执行从其发送输出到其接收输入的内部反馈。can_rx 输入引脚的实际值被忽略。所传输的消息可以在 can_tx 引脚上进行监控。

图 21-2 显示了在外部环回模式下的信号 can_tx 和信号 can_rx 到 CAN FD 的连接。

23.4.3.2.内部环回模式

通过设置 TEXT.LBCK 和 CCCR.MON 位为 1 进入内部环回模式。该模式可以用于“热自检”，这意味着 CAN FD 可以在不影响连接到引脚 can_tx 和 can_rx 上的正在运行的 CAN 的情况下进行测试。在这种模式下，引脚 can_rx 与 CAN FD 断开，引脚 can_tx 保持隐性。

图 23-1 环回模式示意图




23.4.4. 总线监控模式

通过设置 CCCR.MON 位进入总线监控模式。

在总线监控模式下（参见 ISO 11898-1：2015,10.14 总线监控），CAN FD 能够接收有效的数据帧和有效的远程帧，但无法开始发送。在此模式下，它只在 CAN 总线上发送隐性位。如果需要 CAN FD 发送显性位（ACK 位、过载标志、活动错误标志），该位在内部环回，以便 CAN FD 监视这个显性位，尽管 CAN 总线可能保持隐性状态。在总线监控模式中，寄存器 TXBRP 保持复位状态。

总线监控模式可用于分析 CAN 总线上的流量，且不会影响显性位的传输。图 21-3 显示了在总线监控模式下，can_tx 和 can_rx 与 CAN FD 的信号连接。

图 23-2 总线监控模式示意图



23.4.5. DAR模式

根据 CAN 规范（见 ISO 11898-1：2015,8.3.4），CAN FD 提供了自动重传的帧丢失仲裁或传输中受到错误干扰的方法。默认情况下，自动重传将使能，可以通过 CCCR.DAR 位禁用自动重传。

23.4.5.1.在 DAR 模式下的帧传输

在 DAR 模式下，所有传输在 CAN 总线上开始后都会自动取消。一个发送 Buffer 的发送请求挂起位 TXBRP.TRPx 在传输成功后被复位；或当传输在取消点尚未开始时由于仲裁失败而中止；或由于帧传输期间发生错误而中止。

- 成功传输：

相应的发送 Buffer 传输发生位 TXBTO.TOx 设置
相应的发送 Buffer 取消完成位 TXBCF.CFx 未设置

- 尽管取消，但传输成功：

相应的发送 Buffer 传输发生位 TXBTO.TOx 设置
相应的发送 Buffer 取消完成位 TXBCF.CFx 设置

- 仲裁丢失或传输受到干扰：

相应的发送 Buffer 传输发生了位 TXBTO.TOx 未设置
相应的发送 Buffer 取消完成位 TXBCF.CFx 设置

在帧传输成功的情况下，如果使能了发送事件的存储，则写入事件类型 ET =“10”的发送事件 FIFO（尽管取消了传输）。

23.4.6. 受限操作模式

通过设置 CCCR.ASM 位来进入受限操作模式，当 CCCR.CCE 和 CCCR.INIT 被设置为“1”时，该位只能由主机设置，主机可以随时复位该位。当发送处理程序无法及时从消息 RAM 读取数据时，将自动进入受限操作模式。要退出受限操作模式，主机 CPU 必须复位 CCCR.ASM 位。

在受限操作模式中，节点能够接收数据和远程帧，并应答有效帧，但它不发送数据帧、远程帧、活动错误帧或过载帧。如果出现错误条件或过载条件，它将不发送显性位，而是等待总线空闲条件的发生以重新同步 CAN 通信。错误计数器(ECR.REC,ECR.TEC)在错误日志记录中(ECR.CEL)处于活动状态。

受限操作模式可用于适应不同 CAN 比特率的应用程序。应用程序测试不同的比特率，并在收到一个有效帧后退出受限操作模式。

注意：受限制操作模式不能与环回模式（内部或外部）结合使用。

23.4.7. 比特率切换

在 CAN FD 帧传输中有两种变体，第一种是比特率切换的 CAN FD 帧。第二种变体是 CAN FD 帧。

具有 11 位标识符的 CAN 帧中和具有 29 位标识符的 CAN 帧中先前保留的第一个位现在将被解码为 FDF 位（FDF =隐性表示 CAN FD 帧，FDF =显性表示经典 CAN 帧）。在一个 CAN FD 帧中，FDF 后面的两个位 res 和 BRS 位决定了该 CAN FD 帧的比特率是否切换。CAN FD 的比特率切换由 res =显性和 BRS =隐性表示。如果 CAN FD 接收到一个具有 FDF =隐性和 res =隐性的帧，它将通过设置 PSR 位来发出协议异常事件信号，当使能协议异常处理时(CCCR.PXHD =’0’)，会导致操作状态在下一个样本点从接收(PSR.ACT=”10”)变为集成(PSR.ACT=”00”)；如果协议异常处理被禁用(CCCR.PXHD = ‘1’)，CAN FD 将把隐性 res 位视为格式错误，并以错误帧响应。

通过编程 CCCR.FODE 位来启用 CAN FD 操作。一旦 CCCR.FDOE = ‘1’，使能 CAN FD 帧的发送和接收（经典 CAN 帧的发送和接收始终是可能的）。无论是发送 CAN FD 帧还是经典 CAN 帧，都可以通过相应的发送 Buffer 中的 FDF 位进行配置。当 CCCR.FDOE = ‘0’，接收到的帧被视为经典 CAN 帧，这将导致在接收 CAN FD 帧时传输一个错误帧。当禁用 CAN FD 操作时，即使设置了发送 Buffer 的 FDF 位，也不会传输 CAN FD 帧。CCCR.FDOE 和 CCCR.BRSE 位只能在 CCCR.INIT 和 CCCR.CCE 位都已设置时进行设置。

当 CCCR.FDOE = ‘0’，FDF 和 BRS 位的值被忽略，帧以经典 CAN 格式传输。

当 CCCR.FDOE = ‘1’ 和 CCCR.BRSE = ‘0’，只计算发送 Buffer 的 FDF 位。

当 CCCR.FDOE = ‘1’ 和 CCCR.BRSE= ‘1’ 时，使能具有比特率切换的 CAN FD 帧传输。所有设置了 FDF 和 BRS 位的发送 Buffer 都以 CAN FD 帧的格式进行发送，并具有比特率切换的功能。

只有在以下条件下，才建议在 CAN 操作期间改变模式：

- CAN FD 数据阶段的故障率远高于 CAN FD 仲裁阶段的故障率。在这种情况下，禁用了针对传输的 CAN FD 比特率切换选项。
- 在系统启动期间，所有节点都在传输经典 CAN 消息，直到验证它们能够以 CAN FD 格式进行通信为止。如果为真，则所有节点都切换到 CAN FD 操作。CAN 部分网络中的唤醒消息必须以经典 CAN 格式进行传输。

- 下线编程，以防止 CAN FD 没有得到所有节点的支持。非 CAN FD 节点将保持在静默模式下，直到编程完成。然后所有节点切换回经典 CAN 通信。
- 在 CAN FD 格式中，DLC 的编码与标准的 CAN 格式不同。DLC 代码 0 到 8 的编码与标准 CAN 中的编码相同，即代码 9 到 15。在标准 CAN 中所有编码的数据字段为 8 字节，按照下表 23-2 进行编码

表 23-2 CAN FD中的编码表

DLC	9	10	11	12	13	14	15
数据字节数	12	16	20	24	32	48	64

在 CAN FD 帧中，如果该位是隐性的，则位时间将在 BRS 位（比特率切换）之后在帧内切换。在 BRS 位之前，在 CAN FD 仲裁阶段，标称 CAN 位时间作为标称位时间和预分频寄存器（NBTP）的定义使用。在 CAN FD 数据阶段中，数据阶段位时间作为数据位时间和预分频器寄存器（DBTP）的定义使用。位时间在 CRC 分隔符的数据阶段时间切换回来，或在检测到错误时切换回来，以最先发生的情况为准。

CAN FD 数据阶段的最大可配置比特率取决于 CAN 时钟频率（cclk）。例如：CAN 时钟频率为 20MHz，最短的可配置比特时间为 4 tq，在数据阶段的比特率为 5 Mbit/s。

在两种数据帧格式中，CAN FD 帧和比特率切换的 CAN FD 帧，ESI（位错误状态指示器）的值由传输开始时发送器的错误状态决定。如果发送器是错误被动，则 ESI 是隐性传输，否则它是显性传输。

23.4.8. 发送器延迟补偿

在 CAN FD 帧传输的数据阶段，只有一个节点在发送，而其他的节点都是接收，总线线路的长度没有影响。当通过引脚 can_tx 发送时，CAN FD 通过引脚 can_rx 从其本地 CAN 收发器接收发送的数据。

接收到的数据因发送器的延迟而延迟。如果这个延迟大于 TSEG1（采样点之前的时间段），则检测到一个位错误。为了数据阶段位时间比发送器延迟更短，引入了延迟补偿。在没有发送器延迟补偿的情况下，CAN FD 帧的数据阶段的比特率受到发送器延迟的限制。

23.4.8.1.描述

CAN FD 的协议单元实现了延迟补偿机制来补偿发送器延迟，从而允许在 CAN FD 数据阶段期间以独立于特定 CAN 收发器的延迟的更高比特率进行传输。

为了在节点的数据阶段检查位错误，将延迟发送数据与辅助采样点 SSP 接收的数据进行比较。如果检测到一个位错误，发送器将在下一个常规采样点对此位错误作出反应。在仲裁阶段，延迟补偿禁用。

发送器延迟补偿可实现数据位时间短于发送器延迟的配置，通过设置 DBTP.TDC 位使能。

将接收到的位与在 SSP 上的接收位进行比较。SSP 的位置为从发送输出 can_tx 到接收输入 can_rx 的测量延迟加上发送器延迟补偿偏移的总和，如 TDCR.TDCD 位所示。发送器延迟补偿偏移量用于调整 SSP 在接收位内的位置（例如，在数据阶段的位时间的一半）。次要采样点的位置向下四舍五入到 mtq 的下一个整数。

PSR.TDCV 位表示实际的发送器延迟补偿值。当设置 CCCR.INIT 位时，将清除 PSR.TDCV 位并在 DBTP.TDC 位置起时更新每一个 CAN FD 帧的传输。

对于要实现的发送器延迟补偿，必须考虑以下边界条件：

- 从 can_tx 到 can_rx 的测量延迟和配置的发送器延迟补偿偏移


（TDCR.TDCO）的总和（在数据阶段必须小于 6 个位时间）。

- 从 can_tx 到 can_rx 的测量延迟和配置的发送器延迟补偿偏移（TDCR.TDCO）的总和（必须小于或等于 127 mtq。如果这个总和超过 127 mtq，则最大值 127 mtq 用于发送器延迟补偿）。
- 数据阶段在 CRC 分隔符的采样点结束，该采样点停止检查 SSP 上的接收位。

23.4.8.2.发送器延迟补偿测量

如果通过编程 DBTP.TDC=1 使能发送器延迟补偿，测量在每个传输的 CAN FD 帧内从位 FDF 到位 res 的下降沿开始。当在发送器的接收输入 can_rx 处看到该边沿时，测量将停止。这个测量值的分辨率为 1mtq。

图 23-3 发送器时序示意图



为了避免 FDF 位内部的显性故障在 res 位的下降边沿之前结束延迟补偿测量，导致 SSP 位置提前，可以通过编程 TDCR.TDCF 位使能发送器延迟补偿过滤器窗口，这定义了 SSP 位置的最小值。在 can_rx 上的优势边沿会导致一个更早的 SSP 位置被发送器延迟测量忽略。当 SSP 位置上的 TDCR.TDCF 和 can_rx 值为低时，将停止测量。

注意：CAN FD 始终执行发送器延迟测量，它不支持静态（固定）发送器延迟的配置。

23.5. 时间戳生成

23.5.1. 内部时间戳生成

CAN FD 提供了一个 16 位的循环计数器内部生成时间戳。TSCC.TCP 位可以以 CAN 位时间的倍数（1...16）设置计数器时钟。该计数器可通过 TSCV.TSC 进行读取。对寄存器 TSCV 的写访问将计数器复位为零。当时间戳计数器环绕时，设置中断标志 IR.TSW。

在帧接收/发送（SOF）开始时，计数器值被捕获并存储到接收 Buffer / 接收 FIFO（RXTS[15：0]）或发送事件 FIFO（TXTS[15：0]）的时间戳部分中。

23.5.2. 超时计数器

要发出接收 FIFO 0、接收 FIFO 1 和发送事件 FIFO 的超时条件信号，CAN FD 将提供一个 16 位超时计数器。它作为向下计数器运行，并使用由 TSCC.TCP 位控制的与时间戳计数器相同的预分频值。超时计数器通过超时计数器配置寄存器（TOCC）进行配置。实际的计数器值可以从 TOCV.TOC 位中读取。超时计数器只能在 CCCR.INIT = '0' 时启动。当 CCCR.INIT = '1'时，它就会停止。

操作模式由 TOCC.TOS 位选择。在连续模式下运行时，计数器在 CCCR.INIT 复位时启动。写入超时计数器值寄存器（TOCV）会将计数器预设为由 TOCC.TOP 位配置的值，继续向下计数。

当超时计数器由其中一个 FIFO 控制时，一个空的 FIFO 会将计数器预设为由 TOCC.TOP 位配置的值。当存储第一个 FIFO 时，将开始向下计数。写入 TOCV 寄存器没有任何效果。

当计数器达到零时，中断标志 IR.TOO 位置起。在连续模式下，计数器立即重新启动。

注意：超时计数器的时钟信号来自 CAN 内核的采样点信号。因此，超时计数器减少的时间点可能会因为于 CAN 内核的同步/重新同步机制而变化。如果使用 CAN FD 中的比特率开关功能，则超时计数器在仲裁和数据阶段中的时钟将有所不同。

23.6. 接受处理

接收处理程序控制接收过滤，将接收到的消息传输到接收 Buffer 或两个接收 FIFO 其中之一，和接收 FIFO 的存入和取出下标一样。

23.6.1. 接收过滤

CAN FD 提供了配置两套接收过滤器的可能性，一套用于标准标识符，另一套用于扩展标识符。这些过滤器可以分配给接收缓冲器或接收 FIFO 0，1。为了接收过滤，每个过滤器列表从#0 执行到第一个匹配成功。接收过滤在第一个匹配成功处停止。不会为此消息计算以下过滤器。

主要特点是：

- 每个滤芯都可以配置为

— 范围过滤器
— 过滤一个特定 ID
— 经典的位屏蔽过滤器

- 每个过滤器都可配置以接收或拒绝过滤
- 每个过滤器均可单独使能或禁用
- 过滤器按顺序检查，第一个匹配的过滤器停止执行

相关的配置寄存器是：

- 全局过滤器配置 GFC
- 标准 ID 过滤器配置 SIDFC
- 扩展 ID 过滤器配置 XIDFC
- 扩展的 ID 和屏蔽 XIDAM

根据过滤器（SFEC/EFEC）的配置，匹配将触发以下操作之一：

- 将接收到的帧存储在 FIFO 0 或 FIFO 1 中
- 将接收到的帧存储在接收 Buffer 中
- 将接收到的帧存储在接收 Buffer 中，并在过滤器事件引脚处生成脉冲
- 拒绝接收帧
- 设置高优先级的消息中断标志 IR.HPM
- 设置高优先级的消息中断标志 IR.HPM 并将接收到的帧存储在 FIFO 0 或 FIFO 1

在收到完整的标识符后，将开始进行接收过滤。在接收过滤完成后，如果找到匹配的接收 Buffer 或接收 FIFO，则消息处理程序开始将接收到的消息数据以 32 位写入匹配的接收 Buffer 或接收 FIFO。如果 CAN 协议控制器已经检测到一个错误条件(如 CRC 错误)，则此消息被丢弃，对接收 Buffer 或接收 FIFO 产生以下影响：

- 接收 Buffer：匹配的接收 Buffer 的新数据标志未置起，但接收 Buffer（部分）已被接收到的数据覆写。
- 接收 FIFO：匹配的接收 FIFO 的存入下标没有更新，但相关的接收 FIFO（部分）被接收到的数据覆写。如果匹配的接收 FIFO 在覆写模式下运行，则必须考虑接收 FIFO 覆写模式一节中描述的边界条件。

注意：当接收的消息被写入两个接收 FIFO 中的一个或被写入接收 Buffer 时，未修改的接收标识符将独立于所使用的过滤器进行存储。接收过滤过程的结果很大程度上取决于所配置的过滤器的顺序。

23.6.1.1.范围过滤器

过滤器匹配所有接收帧，其消息 ID 在 SF1ID/SF2ID 和 EF1ID/EF2ID 所定义的范围内。

当范围过滤器与扩展帧一起使用时，有两种可能性：

EFT =“00”：在应用范围过滤器之前，接收帧的消息 ID 与扩展 ID 和屏蔽（XIDAM）一起

EFT =“11”：扩展 ID 和屏蔽不用于范围过滤

23.6.1.2.针对特定 id 的过滤器

过滤器可以配置为过滤一个特定的消息 ID。要过滤一个特定的消息 ID，必须为过滤配置 SF1ID = SF2ID、EF1ID =EF2ID。

23.6.1.3.经典位屏蔽过滤器

经典的位屏蔽过滤器旨在通过屏蔽接收到的消息 ID 的单个位来过滤消息 ID 组。对于经典的位屏蔽过滤器，使用 SF1ID/EF1ID 作为消息 ID 过滤器，而使用 SF2ID/EF2ID 作为过滤器屏蔽。

过滤器屏蔽处的零位将屏蔽配置的 ID 过滤器的相应位位置，例如。在该位位置上接收到的消息 ID 的值与接收过滤无关，只有接收到的消息 ID 中对应的屏蔽位为一个的那些位才与接收过滤相关。


如果所有屏蔽位都为 1，则只有当接收到的消息 ID 和消息 ID 过滤器相同时，才会发生匹配。如果所有屏蔽位都为零，则所有消息 ID 都匹配。

23.6.1.4.标准消息 ID 过滤

下面的图 23-4 显示了标准消息 ID（11 位标识符）过滤的流程。标准消息 ID 过滤器在标准消息 ID 过滤器一节中进行了描述。

由全局过滤器配置寄存器 GFC 和标准 ID 过滤器配置寄存器 SIDFC 控制消息 ID，远程传输请求位（RTR）和接收帧的标识符扩展位（IDE）与配置的过滤器列表进行比较。

图 23-4 标准消息ID过滤




23.6.1.5.扩展消息 ID 过滤

下面的图 23-5 显示了扩展消息 ID（29 位标识符）过滤的流程。扩展消息 ID 过滤器在扩展消息 ID 过滤器一节中进行了描述。

由全局过滤器配置 GFC 和扩展 ID 过滤器配置 XIDFC 控制消息 ID，远程传输请求位（RTR）和接收帧的标识符扩展位（IDE）与配置的过滤器列表进行比较。

扩展 ID 和屏蔽 XIDAM 与接收到的标识符进行“与”运算

图 23-5 扩展消息ID过滤




23.6.2. 接收FIFO

接收 FIFO 0 和接收 FIFO 1 分别多达 20 个。两个接收 FIFO 的配置通过寄存器 RXF0C 和 RXF1C 设置。

通过接收过滤的接收消息将作为匹配过滤的配置传输到接收 FIFO。

为了避免接收 FIFO 溢出，可以使用接收 FIFO 水位线。当接收 FIFO 填充等级达到 RXFnC.FnWM 配置的接收 FIFO 水位线时，中断标志 IR RFnW 置起。当接收 FIFO 存入下标达到接收 FIFO 取出下标时，接收 FIFO 满条件由 RXFnS.FnF 位指示，此外中断标志 IR RFnF 位置起。

图 23-6 接收FIFO功能示意图



当从接收 FIFO 中读取时，接收 FIFO 取出下标 RXFnS.FnGI、FIFO 大小必须添加到相应的接收 FIFO 起始地址 RXFnC.FnSA 中。

表 23-3 接收Buffer/ FIFO大小

RXESC.RBDS[2:0] RXESC.FnDS[2:0]	数据字段[bytes]	FIFO 大小 [RAM words]
000	8	4
001	12	5
010	16	6
011	20	7
100	24	8
101	32	10
110	48	14
111	64	18

23.6.2.1.接收 FIFO 阻塞模式

接收 FIFO 阻塞模式由 RXFnC.FnOM = '0'表示，这是接收 FIFO 的默认操作模式。

当达到接收 FIFO 已满条件时(RXFnS.FnPI = RXFnS.FnGI)，在读出至少一个消息并且接收 FIFO 取出下标递增之前，不会向相应的接收 FIFO 写入任何消息。接收 FIFO 完全状态由 RXFnSFnF ='1'发出信号，此外，中断标志 IR.RFnF 置起。

如果在相应的接收 FIFO 已满时接收到消息，则该消息被丢弃，消息丢失状态由 RXFnS.RFnL = '1'发出信号。此外，中断标志 IR.RFnL 置起。


23.6.2.2.接收 FIFO 覆写模式

接收 FIFO 覆写模式由 RXFnC.FnOM = '1'表示，当达到接收 FIFO 满条件时(RXFnS.FnPI = RXFnS.FnGI)的信号由 RXFnS.FnF = '1'发出，FIFO 接收的下一条消息将覆盖最旧的 FIFO 消息。输入和取出下标都递增 1。

当接收 FIFO 在覆写模式下运行，并且发出接收 FIFO 已满条件信号时，接收 FIFO 的读取至少应从取出下标 1 开始。这样做的原因是，当 CPU 从消息 RAM（取出下标）读取时，接收到的消息可能会被写入消息 RAM（存入下标），在这种情况下，会导致从相应的接收 FIFO 中读取到不一致的数据。从接收 FIFO 读取时向取出下标添加偏移量可以避免这个问题。偏移量取决于 CPU 访问接收 FIFO 的速度。

图 21-8 显示了在读取接收 FIFO 时，相对于取出下标的偏移量为 2。在这种情况下，存储在 1 和 2 中的两个消息将丢失。

图 23-7 接收FIFO覆盖示意图



从接收 FIFO 读取之后，读取到的最后一个的编号必须写入接收 FIFO 应答下标 RXFnA.FnA 中。这将使取出下标增加到该编号。如果存入下标没有增加到此接收 FIFO，那么复位接收 FIFO 满条件(RXFnS.FnF = '0')。

23.6.3. 专用接收Buffer

CAN FD 支持多达 20 个专用的接收 Buffer。专用接收 Buffer 的起始地址通过 RXBC.RBSA 进行配置。

对于每个接收 Buffer，都必须配置一个具有 SFEC / EFEC =“111”和 SFID2 / EFID2[10;9] =“00”的标准或扩展消息 ID 过滤器。

在接收到的消息被过滤器接收后，该消息被存储在由过滤器 SFID2 / EFID2[5:0]指示的消息 RAM 中。其格式与接收 FIFO 相同。此外，中断寄存器中的标志位 IR.DRX 被置起（存储在专用接收 Buffer 中的消息）。

表 23-4 接收Buffer的过滤器配置示例

过滤器	SFID1[10：0] EFID1[28：0]	SFID2[10:9] EFID2[10:9]	SFID2[5:0] EFID2[5:0]
0	ID消息1	00	00 0000
1	ID消息2	00	00 0001
2	ID消息3	00	00 0010

在匹配接收消息的最后一个字写入消息 RAM 后，设置寄存器 NDAT 中相应的新数据标志。

只要设置了新数据标志，相应的接收 Buffer 就会锁定，以防止接收到的匹配帧进行更新。主机必须通过向相应的位位置写入“1”来复位新数据标志。

23.6.3.1.接收 Buffer 处理

- 复位中断标志 IR.DRX
- 读取新数据寄存器
- 从消息 RAM 中读取消息
- 复位已处理的消息的新数据标志

23.7. 发送处理

发送处理程序可处理针对专用的发送 Buffer、发送 FIFO 和发送队列的发送请求。它控制发送消息到 CAN 内核、存入和取出下标和发送事件 FIFO。最多可设置 8 个发送 Buffer 用于消息传输，用于发送的 CAN 模式（经典 CAN 或 CAN FD 帧)可以为每个发送 Buffer 单独配置。发送 Buffer 在发送 Buffer 一节中有描述。下面的表 23-5 描述了帧发送的可能配置。

表 23-5 帧发送的可能配置

CCCR		发送 Buffer		帧传输
BRSE	FDOE	FDF	BRS	
忽略	0	忽略	忽略	经典 CAN
0	1	0	忽略	经典 CAN
0	1	1	忽略	无比特率切换的 CAN FD
1	1	0	忽略	经典 CAN
1	1	1	0	无比特率切换的 CAN FD
1	1	1	1	比特率切换的 CAN FD

注意：AUTOSAR 需要至少三个发送队列 Buffer 和传输取消的支持

当更新发送 Buffer 请求挂起寄存器 TXBRP 时，发送处理程序启动消息 RAM 的发送扫描，以检查优先级最高的发送请求挂起（具有最低消息 ID 的发送 Buffer）。当传发送完成时，或在主机通过写入 TXBAR 请求发送后，或当主机通过写入 TXBCR 取消了挂起的发送时，TXBRP 就会更新。

当有一个新的扫描结果时，将更新包含预加载的前四个 RAM 字的临时缓冲区具有最高发送优先级的两条消息。发送扫描和预加载所需的时间取决于主机时钟频率、配置的发送 Buffer 数量以及连接到消息 RAM 的 CAN 数量。

由于消息 RAM 的发送扫描需要一些时间，因此可能会出现以下情况：

- 在持续的发送/接收完成前预加载临时缓冲区：首先开始预加载的 TX 消息的发送
- 在正在进行的发送/接收完成之前未完成的临时缓冲区的预加载：一开始无法启动 TX 消息。在这种情况下，另一个节点可以开始发送，而不必对 CAN 的 TX 消息进行仲裁。如果另一条消息的优先级较低，则可视为外部优先级反转。

23.7.1. 传输暂停

传输暂停功能用于 CAN 系统，其中 CAN 消息标识符（永久）指定为特定值，不能轻易更改。这些消息标识符可能比其他已定义的消息具有更高的 CAN 仲裁优先级，而在特定的应用程序中，它们的相对仲裁优先级应该是相反的。这可能会导致这样一种情况，即一个 ECU 发送一个突发的 CAN 消息，导致另一个 ECU 的 CAN 消息被延迟，因为其他消息的 CAN 仲裁优先级较低。

例如，如果 CAN ECU-1 启用了传输暂停功能，其应用软件请求发送四条消息，在第一次消息成功传输后，等待总线空闲的两个 CAN 位时间，才能启动下一个请求的消息。如果有其他具有挂起消息的 ECU，这些消息在空闲时间启动，它们不需要对 ECU-1 的下一条消息进行仲裁。在接收到消息后，ECU-1 可以在接收到的消息释放 CAN 总线后立即开始下一次传输。

传输暂停功能由位 CCCR.TXP 控制。如果设置了该位，则 CAN FD 将在每次成功

传输一条消息后，在开始下一次传输之前暂停两次 CAN 位时间。这使得网络中的其他 CAN 节点能够传输消息，即使它们的消息具有较低的先验标识符。默认设置为禁用传输暂停(CCCR.TXP = '0')。此功能可以解放来自单个节点的突发传输，并防止了应用程序错误地请求过多传输的情况。

23.7.2. 专用发送Buffer

专用发送 Buffer 用于在主机 CPU 的完全控制下进行消息发送。每个专用的发送 Buffer 都配置了一个特定的消息 ID。如果为多个发送 Buffer 配置了相同的消息 ID，则首先传输缓冲区编号最低的发送 Buffer。

如果数据部分已更新，则通过 TXBAR.ARn.添加请求以请求传输，请求的消息在内部与来自可选的发送 FIFO 或发送队列的消息进行仲裁，在外部与来自 CAN 总线上的消息进行仲裁，并根据其消息 ID 发送出去。

专用发送 Buffer 在消息 RAM 中分配大小 32 位字。因此，消息 RAM 中专用发送 Buffer 的起始地址是通过添加发送缓冲区下标（0..7）：大小到发送 Buffer 起始地址 TXBC.TBSA。

表 23-6 发送Buffer/ FIFO /队列大小

TXESC.TBDS[2:0]	数据字段[bytes]	大小[RAM words]
000	8	4
001	12	5
010	16	6
011	20	7
100	24	8
101	32	10
110	48	14
111	64	18

23.7.3. 发送FIFO

发送 FIFO 操作通过编程 TXBC.TFQM 为“0”来配置的。存储在发送 FIFO 中的消息从取出下标 TXFQS.TFGI 引用的消息开始发送。每次发送后，取出下标按周期递增，直到发送 FIFO 为空。发送 FIFO 允许按照这些消息写入发送 FIFO 的顺序从不同的发送 FIFO 发送具有相同消息 ID 的消息。CAN FD 计算发送 FIFO 空闲级别 TXFQS.TFFL 作为取出和存入下标之间的差值。它表示可用（空闲）发送 FIFO 的数量。

新的发送消息必须从存入下标 TXFQS.TFQPI 引用的发送 Buffer 开始写入发送 FIFO。添加请求将存入下标递增到下一个空闲的发送 FIFO。当存入下标达到取出指数时，发送 FIFO 已满(TXFQS.TFQF = ‘1’)发出信号。在这种情况下，在发送下一个消息并且取出下标递增之前，不应该将其他消息写入发送 FIFO。

当单个消息被添加到发送 FIFO 时，通过将“1”写入与发送 FIFO 的存入下标引用的发送 Buffer 相关的 TXBAR 位来请求发送。

当多(n)条消息被添加到发送 FIFO 时，它们将写入 n 个以存入下标开始的连续的发送 Buffer。然后通过 TXBAR 请求发送。然后，存入下标周期性地增加 n。请求的发送

Buffer 的数量不应超过 TxFIFO 空闲级别所指示的空闲发送 Buffer 的数量。

当对取出下标引用的发送 Buffer 的发送请求被取消时，取出下标将递增到下一个具有发送请求的发送 Buffer，并重新计算发送 FIFO 空闲级别。当发送取消应用于任何其他发送 Buffer 时，取出下标和 FIFO 空闲级别保持不变。

发送 FIFO 在消息 RAM 中分配大小为 32 位的字。因此，下一个可用（空闲）发送 FIFO 缓冲区的起始地址是通过添加发送 FIFO/ 队列存入下标 TXFQS.TFQPI 来计算的（0...7）：大小到发送 Buffer 起始地址 TXBC.TBSA

23.7.4. 发送队列

发送队列操作是通过编程 TXBC.TFQM 位为“1”来配置的。存储在发送队列中的消息从最低消息 ID（优先级最高）的消息开始传输。如果为多个队列缓冲区配置了相同的消息 ID，则首先传输缓冲区编号最低的队列缓冲区。

新消息必须写入由存入下标 TXFQS.TFQPI 引用的发送 Buffer 中。一个添加请求会将存入下标周期性地递增到下一个空闲的发送 Buffer。如果发送队列已满 (TXFQS.TFQF = ‘1’)，存入下标无效，在至少发送一个请求消息或取消挂起的发送请求之前，不再写入发送队列消息。


应用程序可以使用寄存器 TXBRP 而不是存入下标，并且可以将消息存入到任何发送 Buffer，而无需挂起的发送请求。

发送队列缓冲区在消息 RAM 中分配大小为 32 位的字。因此，通过下一个可用（空闲）发送队列存入下标的起始地址是通过添加 Tx FIFO/队列存入下标 TXFQS.TFQPI 来计算的（0...7）：大小到发送 Buffer 起始地址 TXBC.TBSA。

23.7.5. 混合专用发送Buffer/发送FIFO

在这种情况下，消息 RAM 中的发送 Buffer 部分被细分为一组专用发送 Buffer 和一个发送 FIFO。专用发送 Buffer 的数量由 TXBC.NDTB 位配置。分配给发送 FIFO 的发送 Buffer 的数量由 TXBC.TFQS 位配置。如果 TXBC.TFQS 位编程为零，则只使用专用发送 Buffer。

图 23-8 混合配置专用发送Buffer/ 发送FIFO的示例




Tx 优先级：

- 扫描专用发送 Buffer 和最旧的挂起发送 FIFO/Buffer
- 具有最低消息 ID 的缓冲区获得最高优先级，并随后传输

23.7.6. 混合专用发送Buffer/发送队列

在这种情况下，消息 RAM 中的发送 Buffer 部分被细分为一组专用的发送 Buffer 和一个发送队列。专用发送 Buffer 的数量由 TXBC.NDTB 位配置。发送队列缓冲区的数量由 TXBC.TXBC 位配置。如果 TFQS.TFQS 编程为零，则只使用专用发送 Buffer。

图 23-9 混合配置专用发送Buffer/ 发送队列的示例



Tx 优先级：

- 扫描所有具有已激活的传输请求的发送 Buffer
- 具有最低消息 ID 的发送 Buffer 获得最高优先级，并随后传输

23.7.7. 传输取消

CAN FD 支持传输取消。此功能特别适用于网关应用程序和基于 AUTOSAR 的应用程序。要取消来自专用发送 Buffer 或发送队列缓冲区的请求传输，主机必须将一个“1”写入 TXBCR 寄存器的相应位（相应发送 Buffer 的编号）。传输取消并不适用于发送 FIFO 操作。

通过将 TXBCF 寄存器的相应位设置为“1”来表示成功取消。

如果在来自发送 Buffer 的传输正在进行时请求传输取消，则只要传输在进行中，相应的 TXBRP 位将保持置起状态。如果传输成功，则相应的 TXBTO 和 TXBCF 位置起。如果传输不成功，则不重复传输，只置起相应的 TXBCF 位。

注意：如果在可以开始此传输之前立即取消了挂起的传输，则在短时间内不会启动传输，即使此节点中还有另一条消息处于挂起状态。这可能使另一个节点能够传输一个优先级低于该节点中的第二个消息的消息。

23.7.8. 发送事件处理

为了支持发送事件处理，CAN FD 已经实现了一个发送事件 FIFO。当 CAN FD 在 CAN 总线上传输了一条消息后，消息 ID 和时间戳将存储在一个发送事件 FIFO 中。要将发送事件链接到发送事件 FIFO，请将传输的发送 Buffer 中的消息标记复制到发送事件 FIFO 中。

通过 CCCR.WMM 位进行配置使用 8 位消息标记还是 16 位消息标记。

注意：当 CCCR.WMM = ‘1’，禁用发送事件 FIFO 的内部时间戳（参见发送事件

FIFO 一节）。

发送事件 FIFO 最多可以配置为 8 组。发送事件的 FIFO 在发送事件 FIFO 一节中都有描述。

发送事件 FIFO 的目的是将处理传输状态信息与传输消息处理分离。即发送 Buffer 仅保存要传输的消息，而传输状态被单独存储在发送事件 FIFO 中。这样做的优点是，特别是在操作一个动态管理的传输队列时，发送 Buffer 可以在成功传输后立即用于新消息。在覆盖该发送 Buffer 之前，不需要保存该发送 Buffer 的传输状态信息。

当 IR.TEFF 发出发送事件 FIFO 满状态信号时，在读出至少一个且发送事件 FIFO 取出下标递增之前，不会将其他写入发送事件 FIFO。如果在发送事件 FIFO 已满时发生了发送事件，则会丢弃该事件并将中断标志 IR.TEFL 位置起。

为了避免发送事件 FIFO 溢出，可以使用发送事件 FIFO 水位线。当发送事件 FIFO 填充级别达到 TXEFC.EFWM 位配置的发送事件 FIFO 水位线时。中断标志 IR.TEFW 位置起。

当从发送事件 FIFO 读取时，两个发送事件 FIFO 取出下标 TXEFS.EFGI 必须被添加到发送事件 FIFO 起始地址 TXEFC.EFSA 中.

23.7.9. FIFO应答处理

接收 FIFO 0、接收 FIFO 1 和发送事件 FIFO 的取出下标通过写入相应的 FIFO 应答下标来控制（见接收 FIFO 0 应答、接收 FIFO 1 应答和发送事件 FIFO 应答）。写入 FIFO 应答下标时，将把 FIFO 取出下标设置为 FIFO 应答下标加 1，从而更新 FIFO 填充级别。有两个用例：


- 当仅从 FIFO 中读取单个（取出下标指向的）时，此取出下标值将写入 FIFO 应答下标。
- 当从 FIFO 读取序列时，只需在该读取序列的末尾写入一次 FIFO 应答下标（值：最后一个读取的下标），即可更新 FIFO 的取出下标。

由于 CPU 可以自由访问消息 RAM，所以在以任意顺序读取 FIFO 时必须特别注意（不考虑取出下标）。在读取来自两个接收 FIFO 之一的高优先级消息时可能会很有用，在这种情况下，不应该写入 FIFO 的应答下标，因为这会将取出下标设置为错误的位置，并且还会改变 FIFO 的填充级别，一些较旧的 FIFO 可能会丢失。

注意：应用程序必须确保一个有效值写入 FIFO 应答下标。CAN FD 不检查错误的值。

23.8. 消息RAM

CAN RAM 用于存储接收/发送消息和存储过滤器的具体数据。



23.8.1. 消息RAM配置

消息 RAM 的宽度为 32 位。

表 23-8 数据大小与所占用的寄存器个数

数据大小（Bytes）	占用寄存器个数
8	4
12	5
16	6
20	7
24	8
32	10
48	14
64	18

RAM 的地址按照以下公式计算：

RAM 地址 = StartAddress + （下标） × （占用寄存器个数） × 4

例 1：当数据大小为 8Bytes 时，CAN1 的 RXFIFO 1 [8]的地址？

1) CAN2 的 RXFIFO1 的 StartAddress 为 0x4002E620。
2) 下标为 8。
3) 占用寄存器个数当数据大小为 8bytes 对应为 4。

因此当数据大小为 8bytes 时，

CAN2 的 RXFIFO1[8]的 RAM 地址=0x4002E620+8*4*4=0x4002E6A0。

23.8.2. 接收Buffer和FIFO

消息 RAM 中可以配置多达 20 个接收 Buffer 和两个接收 FIFO。每个接收 FIFO 部分都可以存储多达 20 条接收到的消息。接收 Buffer/ FIFO 的结构如下表 23-9 所示。

R1：R1A.RXTS[15：0]保存由 CAN FD 的内部时间戳逻辑生成的 16 位时间戳。

表 23-9 接收Buffer和FIFO

	31 24	23 16	15 8	7 0
R0	ESI XTD RTR ID[28:0]			
R1	ANMF res FIDX[2:0]	res FDF BRS DLC[3:0]	RXTS[15:0]	
R2	DB3[7:0]	DB2[7:0]	DB1[7:0]	DB0[7:0]
R3	DB7[7:0]	DB6[7:0]	DB5[7:0]	DB4[7:0]
...	.....	.....	.....	.....
Rn	DBm[7:0]	DBm-1[7:0]	DBm-2[7:0]	DBm-3[7:0]

表 23-10 Rx数据描述

	位域	位符号	说明
R0	31	ESI	错误状态指示器 0：发送节点是错误主动 1：发送节点是错误被动
	30	XTD	扩展标识符 向主机发出的信号的接收帧是否具有标准或扩展标识符 0：11 位标准标识符 1：29 位扩展标识符
	29	RTR	远程传输请求 向主机发出的信号的接收帧是数据帧还是远程帧 0：接收帧是数据帧 1：接收帧是远程帧 注意：没有使用 CAN FD 格式的远程帧。在 CAN FD 帧（FDF = 1‘）中，显性的 RRS（远程请求替换）位取代位 RTR（远程传输请求）
	28-0	ID[28:0]	标识符 标识符标准或扩展标识符取决于位 XTD。一个标准的标识符被存储在 ID[28:18]中。

	位域	位符号	说明
R1	31	ANMF	接收非匹配的帧 通过 GFC.ANFS 和 GFC.ANFE 使能对非匹配帧的接收 0：接收帧匹配过滤下标 FIDX 1：接收帧不匹配任何 Rx 过滤
	30-27	RFU	
	26-24	FIDX[2:0]	过滤下标 0-7：匹配 Rx 接收过滤的下标(如果 ANMF = '1'，则无效) 范围为 0 到 SIDFC.LSS - 1 或 XIDFC.LSE - 1.
	23-22	RFU	
	21	FD	FD 格式 0：经典 CAN 帧格式 1：CAN FD 帧格式(新的 DLC 编码和 CRC)
	20	BRS	比特率切换 0：帧接收没有比特率切换 1：帧接收有比特率切换
	19-16	DLC[3:0]	数据长度编码 0-8=CAN + CAN FD：接收帧 0-8 数据字节 9-15=CAN：接收帧 8 数据字节 9-15=CAN FD：接收帧 2/16/20/24/32/48/64 数据字节
	15-0	RXTS[15:0]	Rx 时间戳 时间戳计数器值在帧接收开始时被捕获。分辨率取决于时间戳计数器预分频器 TSCC.TCP 的配置
R2	31-24	DB3[7:0]	数据字节 3
	23-16	DB2[7:0]	数据字节 2
	15-8	DB1[7:0]	数据字节 1
	7-0	DB0[7:0]	数据字节 0
Rn	31-24	DBm[7:0]	数据字节 m
	23-16	DBm-1[7:0]	数据字节 m-1
	15-8	DBm-2[7:0]	数据字节 m-2
	7-0	DBm-3[7:0]	数据字节 m-3

注意：根据大小(RXESC)的配置，大约有 2 到 16 个 32 位字(Rn = 2 ..17)用于存储 CAN 消息的数据字节

23.8.3. 发送Buffer

发送 Buffer 部分可以配置为保存专用的发送 Buffer 以及发送 FIFO / 发送队列。如果发送 Buffer 部分由专用发送 Buffer 和发送 FIFO / 发送队列共享，则专用发送 Buffer 从发送 Buffer 部分的开始部分开始，然后是分配给发送 FIFO 或发送队列的缓冲区。发送处理程序通过评估发送 Buffer 配置 TXBC.TFQS 和 TXBC.NDTB 来区分专用的发送 Buffer 和发送 FIFO / 发送队列。

表 23-11 发送Buffer

	31 24	23 16	15 8	7 0
T0	ESI XTD RTR		ID[28:0]	
T1	MM[7:0]	EFC res FDF BRS DLC[3:0]	MM[15:8]	res
T2	DB3[7:0]	DB2[7:0]	DB1[7:0]	DB0[7:0]
T3	DB7[7:0]	DB6[7:0]	DB5[7:0]	DB4[7:0]
Tn	DBm[7:0]	DBm-1[7:0]	DBm-2[7:0]	DBm-3[7:0]

表 23-12 Tx数据描述

	位域	位符号	说明
T0	31	ESI	错误状态指示器 0：ESI 位在 CAN FD 格式下仅取决于错误被动标志 1：ESI 位在 CAN FD 格式下传输隐形 注意：发送缓冲区的 ESI 位具有错误被动标志，以确定所发送的 FD 帧中的 ESI 位的值。根据 CAN FD 协议规格，错误主动节点可以选择性地传输 ESI 位隐性，但错误被动节点将始终传输 ESI 位隐性
	30	XTD	扩展标识符 0：11 位标准标识符 1：29 位扩展标识符
	29	RTR	远程传输请求 0：发送帧是数据帧 1：发送帧是远程帧 注意：当 RTR = 1 时 CAN FD 根据 ISO 11898-1:2015 发送一个远程帧，即时 CCCR.FDOE 使能以支持 CAN FD 格式的传输。

	28-0	ID[28:0]	标识符 标识符标准或扩展标识符取决于位 XTD。一个标准的标识符被写入 ID[28:18]中
T1	31-24	MM[7:0]	消息标志 由 CPU 在发送 Buffer 配置期间写入。已复制到发送事件 FIFO 中，用于识别 Tx 消息状态
	23	EFC	事件 FIFO 控制 0：不存储发送事件 1：存储发送事件
	22	RFU	
	21	FDF	FD 格式 0：帧发送经典 CAN 帧格式 1：帧发送 CAN FD 帧格式
	20	BRS	比特率切换 0：CAN FD 帧发送位没有比特率切换 1：CAN FD 帧发送位有比特率切换 注意：仅当 CAN FD 操作使能 CCCR.FDOE = 1’.时，才评估位 ESI、FDF 和 BRS 位 BRS 仅在 CCCR.BRSE = ‘1’时进行评估
	19-16	DLC[3:0]	数据长度编码 0-8=CAN + CAN FD：发送帧 0-8 个数据字节 9-15=CAN：发送帧 8 个数据字节 9-15=CAN FD：发送帧 12/16/20/24/32/48/64 个数据字节
	15-8	MM[15:8]	消息标志 宽消息标志的高字节标记，由发送 Buffer 配置期间的 CPU 写入。已复制到发送事件 FIFO 中，用于识别 Tx 消息状态。仅当 CCCR.WMM = ‘1’时可用
	7-0	RFU	
T2	31-24	DB3[7:0]	数据字节 3
	23-16	DB2[7:0]	数据字节 2
	15-8	DB1[7:0]	数据字节 1
	7-0	DB0[7:0]	数据字节 0
Tn	31-24	DBm[7:0]	数据字节 m
	23-16	DBm-1[7:0]	数据字节 m-1
	15-8	DBm-2[7:0]	数据字节 m-2
	7-0	DBm-3[7:0]	数据字节 m-3

注意：根据大小(TXESC)，大约有2到16个32位字(Tn = 2 ..17)用于存储CAN消息的数据字节.

23.8.4. 发送事件FIFO

每个都存储有关已传输消息的信息。通过读取发送事件 FIFO，主机 CPU 按照消息传输的顺序获得此信息。关于发送事件 FIFO 的状态信息可以从寄存器 TXEFS 取出。

E1A：当 CCCR.WMM=0(CCCR.UTSU = ‘0’)，E1A.TXTS[15:0]保存由 CAN FD 的内部时间戳生成的 16 位时间戳。

E1B：当使能 16 位消息标志(CCCR.WMM =’1’)或当 CCCR.UTSU = ‘1’时，E1B.MM[15:8]保存宽消息标志的高 8 位。

表 23-13 发送事件FIFO

	31 24	23 16	15 8	7 0
E0	ESI XTD RTR ID[28:0]			
E1A	MM[7:0]	ET[1:0] FDF BRS DLC[3:0]	TXTS[15:0]	
E1B	MM[7:0]	ET[1:0] FDF BRS DLC[3:0]	MM[15:8]	res TSC TXTSP[3:0]

表 23-14 Ex数据描述

	位域	位符号	说明
E0	31	ESI	错误状态指示器 0：发送节点错误主动 1：发送节点错误被动
	30	XTD	扩展标识符 0：11 位标准标识符 1：29 位扩展标识符
	29	RTR	远程传输请求 0：接收帧是数据帧 1：接收帧是远程帧
	28-0	ID[28:0]	标识符 标识符标准或扩展标识符取决于位 XTD。一个标准的标识符被存储在 ID[28:18]中
E1 A/B	31-24	MM[7:0]	消息标志 从发送 Buffer 复制到发送事件 FIFO，用于识别 Tx 消息状态
	23-22	ET[1:0]	事件类型 00：保留 01：发送事件 10：无视取消的发送(只用于 DAR 模式下的传输) 11：保留
	21	FDF	FD 格式 0：经典 CAN 帧格式 1：CAN FD 帧格式新的 DLC 编码和 CRC)

	20	BRS	比特率切换 0：帧发送没有比特率切换 1：帧发送有比特率切换
	19-16	DLC[3:0]	数据长度编码 0-8=CAN + CAN FD：传输 0-8 个数据字节的帧 9-15=CAN：传输 8 个数据字节的帧 9-15=CAN FD：传输 12/16/20/24/32/48/64 个数据字节的帧
E1A	15-0	TXTS[15:0]	Tx 时间戳 时间戳计数器值在帧发送开始时被捕获。分辨率取决于时间戳计数器预分频器 TSCC.TCP 位的配置
E1B	15-8	MM[15:8]	消息标志 宽消息标记的高字节，在发送 Buffer 配置期间由 CPU 写入。已复制到发送事件 FIFO 中，用于识别发送消息状态
	7-0	RFU	
	4	TSC	时间戳捕获 0：未捕获时间戳 1：时间戳捕获并存储在 E1B.TXTSP 引用的 TSU 时间戳寄存器中
	3-0	TXTSP[3:0]	发送时间戳指针 相关的时间戳信息存储在 TSU 时间戳寄存器（编号 TS0..15）中

23.8.5. 标准消息ID过滤

最多可以为 11 位 ID 配置 32 个过滤器。当访问标准消息 ID 过滤时，其地址是过滤列表标准起始地址 SIDFC.FLSSA 加上过滤的下标（0...31）。

表 23-15 标准消息ID过滤

	31 24	23 16	15 8	7 0
S0	SFT[1:0]	SFEC[2:0]	SFID1[10:0]	res	SFID2[10:0]

表 23-16 S0数据描述

	位域	位符号	说明
S0	31-30	SFT[1:0]	标准过滤类型 00：从 SFID1 到 SFID2 (SFID2 ≥ SFID1)的范围过滤器 01：SFID1 或 SFID2 的双过滤器 10：经典过滤器：SFID1 =过滤，SFID2 =屏蔽 11：过滤禁用 注意：SFT = “11”过滤被禁用且接收过滤继续(与 SFEC = “000”的行为相同)

	29-27	SFEC[2:0]	标准过滤配置 所有使能的过滤都用于 11 位 ID 帧的接收过滤。接收过滤在第一个匹配使能的过滤或到达过滤列表的结束时停止。如果 SFEC =“100”、“101”或“110”，则匹配将设置中断标志 IR.HPM，且如果使能，则将生成一个中断。在这种情况下，寄存器 HPMS 被更新为优先级匹配的状态。 000：过滤禁用 001：如果过滤器匹配，则存储在接收 FIFO 0 中 010：如果过滤器匹配，则存储在接收 FIFO 1 中 011：如果过滤器匹配拒绝 ID，不打算与同步消息一起使用 100：如果过滤器匹配，设置优先级，不打算与同步消息一起使用，不存储 101：如果过滤器匹配，设置优先级并存储在 FIFO 0 中 110：如果过滤器匹配，设置优先级并存储在 FIFO 1 中 111：存储在接收 Buffer 中或作为调试消息，SFT[1:0]配置被忽略
	26-16	SFID1[10:0]	标准过滤 ID 1 标准 ID 过滤器单元的第一个 ID。当过滤器用于接收 Buffer、同步消息或调试消息时，此字段将定义所要存储的消息的 ID。接收到的标识符必须完全匹配，不使用任何屏蔽机制
	10-0	SFID2[10:0]	标准过滤 ID 2 这个位有不同的意义（取决于 SFEC 的配置） 1) SFEC = “001”...”110” 标准 ID 过滤的第二 ID 2) SFEC = “111” 为接收 Buffer 的过滤配置 SFID2[10:9] = 00：消息存储到接收 Buffer SFID2[5:0]为接收 Buffer 时以 RXBC.RBSA 起始地址的偏移量，用于存储匹配消息。

23.8.6. 扩展消息ID过滤

最多可以为 29 位 ID 配置 16 个过滤器。当访问扩展消息 ID 过滤时，其地址是过滤列表扩展起始地址 XIDFC.FLESA 加上过滤器下标的两倍（0...15）

表 23-17 扩展消息ID过滤

	31 24	23 16	15 8	7 0
F0	EFEC[2:0]	EFID1[28:0]		
F1	EFT[1:0]	res	EFID2[28:0]	

表 23-18 F0数据描述

	位域	位符号	说明
F0	31-29	EFEC[2:0]	扩展过滤配置 所有使能的过滤都用于 29 位 ID 帧的接收过滤。接收过滤在第一个匹配使能的过滤或到达过滤列表的结束时停止。如果 EFEC =“100”、“101”或“110”，则匹配将设置中断标志 IR.HPM，且如果使能，则将生成一个中断。在这种情况下，寄存器 HPMS 被更新为优先级匹配的状态。 000：过滤禁用 001：如果过滤器匹配，则存储在接收 FIFO 0 中 010：如果过滤器匹配，则存储在接收 FIFO 1 中 011：如果过滤器匹配拒绝 ID，不打算与同步消息一起使用 100：如果过滤器匹配，设置优先级，不打算与同步消息一起使用，不存储 101：如果过滤器匹配，设置优先级并存储在 FIFO 0 中 110：如果过滤器匹配，设置优先级并存储在 FIFO 1 中 111：存储在接收 Buffer 中，EFT[1:0]配置被忽略
	28-0	EFID1[28:0]	扩展过滤 ID 1 标准 ID 过滤器单元的第一个 ID。当过滤器用于接收 Buffer、同步消息时，此字段将定义所要存储的扩展消息的 ID。接收到的标识符必须完全匹配，只使用 XIDAM 屏蔽机制

F1	31-30	EFT[1:0]	扩展过滤类型 11：过滤禁用 注意：SFT = “11”过滤被禁用且接收过滤继续(与 SFEC = “000”的行为相同) 00：从 EFID1 到 EFID2 (EFID2 ≥ EFID1)的范围过滤器 01：EFID1 或 EFID2 的双过滤器 10：经典过滤器：EFID1 =过滤，EFID2 =屏蔽 11：从 EFID1 到 EFID2 (EFID2 ≥ EFID1)的范围过滤器，没有应用 XIDAM 屏蔽
	29	RFU	
	28-0	EFID2[28:0]	扩展过滤 ID 2 这个位有不同的意义（取决于 SFEC 的配置） 1) EFEC = “001”...”110” 标准 ID 过滤的第二 ID 2) EFEC = “111” 为接收 Buffer 的过滤配置 EFID2[10:9]=00：将消息存储到接收 Buffer EFID2[5:0]为接收 Buffer 时以 RXBC.RBSA 起始地址的偏移量，用于存储匹配消息。

23.9. 编程模型

23.9.1. 硬件复位描述

硬件复位后，CAN FD 的寄存器保持复位值。此外，将复位总线关状态，输出 can_tx 设置为隐性（HIGH）。值 0x0001 (CCCR.INIT =“1”)支持软件初始化。

CAN FD 不会连接 CAN，直到 CPU 复位 CCCR.INIT 为“0”。

23.9.2. 寄存器映射列表

CAN FD 模块分配 512 字节的地址空间。所有的寄存器都被组织为 32 位的寄存器。主机 CPU 对标记有“P=受保护的写”的寄存器/位的写访问只能使用 CCCR.CCE=“1”和 CCCR.INIT='1'实现。由于时钟域交叉，从写入命令寄存器到更新相关状态寄存器位之前都存在延迟。

表 23-7 CANFD寄存器映射列表

ADDRESS	SYMBOL	NAME	RESET	ACC
0x00C	DBTP	数据位时间&预分频寄存器	0000 0A33	RP
0x010	TEST	测试寄存器	0000 0000	RP
0x014	RWD	RAM 看门狗	0000 0000	RP
0x018	CCCR	CC 控制寄存器	0000 0001	RWPp
0x01C	NBTP	标称位时间&预分频寄存器	0600 0A03	RP
0x020	TSCC	时间戳计数器配置	0000 0000	RP
0x024	TSCV	时间戳计数器值	0000 0000	RC
0x028	TOCC	超时计数器配置	FFFF 0000	RP
0x02C	TOCV	超时计数器值	0000 FFFF	RC
0x040	ECR	错误计数寄存器	0000 0000	RX
0x044	PSR	协议状态寄存器	0000 0707	RXS
0x048	TDCR	发送器延迟补偿寄存器	0000 0000	RP
0x050	IR	中断寄存器	0000 0000	RW
0x054	IE	中断使能	0000 0000	RW
0x058	ILS	中断线选择	0000 0000	RW
0x05C	ILE	中断线使能	0000 0000	RW
0x080	GFC	全局过滤器配置	0000 0000	RP
0x084	SIDFC	标准 ID 过滤配置	0000 0000	RP
0x088	XIDFC	扩展 ID 过滤配置	0000 0000	RP
0x090	XIDAM	扩展 ID 和屏蔽	1FFF FFFF	RP
0x094	HPMS	高优先级消息状态	0000 0000	R
0x098	NDAT	新数据	0000 0000	RW
0x0A0	RXF0C	接收 FIFO 0 配置	0000 0000	RP
0x0A4	RXF0S	接收 FIFO 0 状态	0000 0000	R
0x0A8	RXF0A	接收 FIFO 0 应答	0000 0000	RW
0x0AC	RXBC	接收 Buffer 配置	0000 0000	RP
0x0B0	RXF1C	接收 FIFO 1 配置	0000 0000	RP

0x0B4	RXF1S	接收 FIFO 1 状态	0000 0000	R
0x0B8	RXF1A	接收 FIFO 1 应答	0000 0000	RW
0x0BC	RXESC	接收 Buffer / FIFO 大小配置	0000 0000	RP
0x0C0	TXBC	发送 Buffer 配置	0000 0000	RP
0x0C4	TXFQS	发送 FIFO/队列状态	0000 0000	R
0x0C8	TXESC	发送 Buffer 大小配置	0000 0000	RP
0x0CC	TXBRP	发送 Buffer 请求挂起	0000 0000	R
0x0D0	TXBAR	发送 Buffer 添加请求	0000 0000	RW
0x0D4	TXBCR	发送 Buffer 取消请求	0000 0000	RW
0x0D8	TXBTO	发送 Buffer 传输发生	0000 0000	R
0x0DC	TXBCF	发送 Buffer 取消完成	0000 0000	R
0x0E0	TXBTIE	发送 Buffer 传输中断使能	0000 0000	RW
0x0E4	TXBCIE	发送 Buffer 取消完成中断使能	0000 0000	RW
0x0F0	TXEFC	发送事件 FIFO 配置	0000 0000	RP
0x0F4	TXEFS	发送事件 FIFO 状态	0000 0000	R
0x0F8	TXEFA	发送事件 FIFO 应答	0000 0000	RW

R=Read,S=Set on read,W=Write,P=Protected write,p=Protected set,C=Clear/preset on write,r=release,d=date

23.9.3. 保留访问的寄存器地址

如果应用程序软件想要访问 CAN FD 寄存器映射中的一个保留地址（读或写访问），中断标志 IR.ARA 置起，如果使能，则通过分配的中断线（int0 或 int1）发出中断信号。

23.10. CANFD寄存器描述

23.10.1. 数据位时间&预分频寄存器(DBTP)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0A33

此寄存器仅在位 CCCR.CCE 和 CCCR.INIT 设置时才可写。CAN 位时间可以在 4 到 49 个时间量程的范围内进行编程。CAN 时间量程可以在 1 到 32 的 cclk 周期的范围内编程。tq= (DBRP + 1) mtq.

DTSEG1 是 Prop_Seg 和 Phase_Seg1 的总和。DTSEG2 是 Phase_Seg2。

因此，位时间的长度为（编程值）[DTSEG1+DTSEG2+3]tq

或（功能值）[Sync_Seg+Prop_Seg+Phase_Seg1+Phase_Seg2]tq.。

信息处理时间（IPT）为零，这意味着下一个位的数据在采样点之后的第一个时钟边沿可用。

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23	**TDC**	RW	发送器延迟补偿 0：发送器延迟补偿禁用 1：发送器延迟补偿使能
22-21	RFU	-	保留位，请保持默认值
20-16	**DBRP[4:0]**	RW	数据比特率预分频器 0x00-0x1F 振荡器频率除以产生位时间量程的值。位时间是由该量程数数的倍数建立。 比特率预分频器的有效值为 0 到 31。当 TDC = ‘1’ 时，该范围被限制为 0,1。硬件对这个值的实际解释是这样的，即使用的值比此处编程的值多一个
15-13	RFU	-	保留位，请保持默认值
12-8	**DTSEG1[4:0]**	RW	采样点前的数据时间段 有效的值为 0 到 31。硬件对这个值的实际解释是这样的，即使用的值比此处编程的值多一个。
7-4	**DTSEG2[3:0]**	RW	采样点后的数据时间段 有效值为 0 到 15。硬件对这个值的实际解释是这样的，即使用的值比此处编程的值多一个
3-0	**DSJW[3:0]**	W	数据（重新）同步跳转宽度 0x0-0xF 有效值为 0 到 15。硬件对这个值的实际解释是这样的，即使用的值比此处编程的值多一个。 注意：对于 8 MHz 的 CAN 时钟（cclk），复位值 0x00000A33 将 CAN FD 配置为 500 kBit/s 的数据相阶段比特率。 注意：通过 DBTP 为 CAN FD 数据阶段配置的比特率必须高于或等于通过 NBTP 为仲裁阶段配置的比特率。

23.10.2. 测试寄存器(TEST)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

必须通过将位 CCCR.TEST 设置为“1”来启用对测试寄存器的写入访问。当位 CCCR.TEST 复位时，所有测试寄存器函数都被设置为其复位值。

环回模式和引脚 can_tx 的软件控制是硬件测试模式。TX ≠“00”的编程可能会干扰 CAN 总线上的消息传输。

位域	位符号	权限	说明
31-23	RFU	-	保留位，请保持默认值
22	**SVAL**	R	启动有效 0：TXBNS 值无效 1：TXBNS 值有效
21-19	RFU	-	保留位，请保持默认值
18-16	**TXBNS[2:0]**	R	发送 Buffer 编号已启动 0x00-0x1F 最后开始传输的消息的发送 Buffer 数。在设置了 SVAL 时有效。有效值为 0 到 7。
15-14	RFU	-	保留位，请保持默认值
13	**PVAL**	R	准备有效 0：TXBNP 值无效 1：TXBNP 值有效
12-11	RFU	-	保留位，请保持默认值
10-8	**TXBNP[2:0]**	R	准备好的发送 Buffer 数量 0x00-0x1F 准备传输的消息的发送 Buffer 数。在设置了 PVAL 时有效。有效值为 0 到 7
7	**RX**	R	接收引脚 监视引脚 can_rx 的实际值 0：CAN 总线是显性的（can_rx = ‘0’） 1：CAN 总线是隐性的（can_rx = ‘1’）
6-5	**TX[1:0]**	R	发送引脚的控制 00：复位值，由 CAN 内核控制 can_tx，在 CAN 位时间结束时更新 01：采样点，可在针 can_tx 处进行监测 10：引脚 can_tx 上的显性（“0”）电平 11：引脚 can_tx 上的隐性（“1”）电平
4	**LBCK**	R	环回模式 0：复位值，禁用环回模式 1：使能环回模式
3-0	RFU	-	保留位，请保持默认值

23.10.3. RAM看门狗(RWD)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

RAM 监视器监视消息 RAM 的 READY 输出。通过 CAN FD 的通用主接口进行的消息 RAM 访问将使用 RWD.WDC 位配置的值启动消息 RAM 看门狗计数器。计数器已重新加载 RWD.WDC。当消息 RAM 通过激活其 READY 输出来指示成功完成时。如果在计数器到达零之前消息 RAM 没有响应，计数器停止并设置中断标志 IR.WDI。RAM 看门狗计数器由主机时钟（hclk）计时。

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-8	**WDV[7:0]**	R	看门狗值 实际消息 RAM 看门狗计数器值
7-0	**WDC[7:0]**	RW	看门狗配置 消息 RAM 看门狗计数器的起始值。当复位值为“00”时，该计数器将被禁用

23.10.4. CC控制寄存器(CCCR)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0001

位域	位符号	权限	说明
31-15	RFU	-	保留位，请保持默认值
14	**TXP**	RW	传输暂停 如果设置了该位，则 CAN FD 在自身成功传输了一个帧后，在开始下一次传输之前暂停两次 CAN 位时间 0：禁用传输暂停 1：使能传输暂停
13	**EFBI**	RW	总线集成期间的边沿过滤 0：禁用边沿过滤 1：需要两个连续的显性 tq 来检测边沿以实现硬同步
12	**PXHD**	RW	协议异常处理禁用 0：使能协议异常处理 1：禁用协议异常处理 注意：当禁用协议异常处理时，CAN FD 在检测到协议异常情况时将传输一个错误帧
11	**WMM**	RW	宽消息标记 允许使用 16 位宽消息标记。当使用 16 位宽消息标记（WMM = ‘1’）时，将禁用发送事件 FIFO 的 16 位内部时间戳。 0：使用 8 位消息标记

			1：使用 16 位消息标记替换发送事件 FIFO 中的 16 位时间戳
10	**UTTSU**	-	保留位，请保持默认值
9	**BRSE**	RW	比特速率切换使能 0：禁用传输的比特率切换 1：使能传输的比特率切换 注意：当禁用 CAN FD 操作即 FDOE = ‘0’时，将不关心该位的值
8	**FDOE**	RW	FD 操作使能 0：禁用 FD 操作 1：使能 FD 操作
7	**TEST**	RW	测试模式使能 0：正常操作，寄存器 TEST 保持复位值 1：测试模式，寄存器 TEST 写操作使能
6	**DAR**	RW	自动重传禁用 0：使能未成功传输的消息的自动重传 1：禁用自动重传
5	**MON**	RW	总线监控模式 只有当 CCE 和 INIT 位都设置为“1”时，主机才能设置 MON 位。主机可以随时复位该位。 0：禁用总线监控模式 1：使能总线监控模式
4	**CSR**	RW	时钟停止请求 0：未请求时钟停止 1：请求时钟停止。当请求时钟停止时，将在所有挂起的传输请求都已完成，CAN 总线达到空闲状态后首先设置 INIT 位，然后再设置 CSA 位
3	**CSA**	RW	时钟停止应答 0：未应答任何时钟停止 1：CAN FD 可以通过停止 hclk 和 cclk 被设置为电源关闭
2	**ASM**	RW	受限操作模式 只有当 CCE 和 INIT 位都设置为“1”时，主机才能设置 ASM 位。主机可以随时复位该位。 0：正常 CAN 操作 1：受限操作模式激活
1	**CCE**	RW	使能配置更改 0：CPU 对受保护的配置寄存器没有写入访问权限 1：CPU 对受保护的配置寄存器有写入访问权限(而 CCCR。INIT = '1')
0	**INIT**	RW	初始化 0：正常运行 1：初始化已启动

			注意：由于两个时钟域之间的同步机制，再可以读回写入 INIT 的值之前可能会有延迟。因此，程序员必须确保在将 INIT 设置为一个新的值之前，通过读取 INIT 来确保写入 INIT 的前一个值已被接收

23.10.5. 标称位时间&预分频寄存器(NBTP)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0600 0A03

这个寄存器仅在位 CCCR.CCE 和 CCCR.INIT 设置时才可写。CAN 位时间可以在 4 到 385 时间量程范围内编程。CAN 时间量程可以在 1 到 512 的 cclk 周期的范围内编程。tq= (NBRP + 1) mtq.

NTSEG1 是 Prop_Seg 和 Phase_Seg1 的和。NTSEG2 是 Phase_Seg2。

因此，位时间的长度为（编程值）[NTSEG1+NTSEG2+3]tq

或（功能值）[Sync_Seg+Prop_Seg+Phase_Seg1+Phase_Seg2]tq.

信息处理时间（IPT）为零，这意味着下一个位的数据在采样点之后的第一个时钟边沿可用。

位域	位符号	权限	说明
31-25	**NSJW[6:0]**	RW	标称（重新）同步跳转宽度 有效值为 0 到 127。硬件对这个值的实际解释是这样的，即使用的值比此处编程的值多一个
24-16	**NBRP[8:0]**	RW	标称比特率预分频器 振荡器频率除以产生位时间量程的值。位时间是由该量程数数的倍数建立。比特率预分频器的有效值为 0 到 511。硬件对这个值的实际解释是这样的，即使用的值比此处编程的值多一个
15-8	**NTSEG1[7:0]**	RW	采样点前的标称时间段 有效的值为 1 到 255。硬件对这个值的实际解释是这样的，即使用的值比此处编程的值多一个
7	RFU	-	保留位，请保持默认值
6-0	**NTSEG2[6:0]**	RW	采样点后的标称时间段 有效值为 1 到 127。硬件对这个值的实际解释是这样的，即使用的值比此处编程的值多一个。 注意：对于 8 MHz 的 CAN 时钟（cclk），复位值 0x06000A03 将 CAN FD 配置为 500 kBit/s 的比特率

23.10.6. 时间戳计数器配置(TSCC)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

内部 16 位时间戳计数器的配置。当 CCCR.UTSU =0.时使能内部时间戳计数器。内部/外部时间戳的处理见时间戳生成一节

位域	位符号	权限	说明
31-20	RFU	-	保留位，请保持默认值
19-16	**TCP[3:0]**	RW	时间戳计数器预分频值 0x0-0xF 配置时间戳和超时计数器的时间单位[1…16]。硬件对这个值的实际解释是这样的，即使用的值比此处编程的值多一个
15-2	RFU	-	保留位，请保持默认值
1-0	0**TSS[1:0]**	RW	时间戳选择 00：时间戳计数器值总是 0x0000 01：时间戳计数器值根据 TCP 递增 10：与“00”相同 11：与“00”相同

23.10.7. 时间戳计数器值(TSCV)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	TSC[15:0]	RW	时间戳计数器 内部计数器值在帧开始时被捕获（包括发送和接收）。当 TSCC.TSS =“01”，时间戳计数器以 CAN 位倍数递增[1…16]，取决于 TSCC.TSS 位的配置。环绕设置中断标志 IR.TSW 位。写入访问将计数器复位为 0。 注意：环绕是指时间戳计数器值从非零变为零，而不是由对 TSCV 的写入访问引起的。 注意：字节访问：写入寄存器字节之一（3/2/1/0）将复位时间戳计数器

23.10.8. 超时计数器配置(TOCC)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0xFFFF 0000

位域	位符号	权限	说明
31-16	**TOP[15:0]**	RW	超时周期 超时计数器的启动值（向下计数器）。配置超时周期
15-3	RFU	-	保留位，请保持默认值
2-1	**TOS[1:0]**	RW	超时选择 在连续模式下操作时，写入 TOCV 会将计数器预设为 TOCC.TOP 配置的值。并继续向下计数。当超时计数器由其中一个 FIFO 控制时，空的 FIFO 会将计数器预设为由 TOCC.TOP 配置的值。当存储第一个 FIFO 时将开始向下计数。 00：连续操作 01：超时由发送事件 FIFO 控制 10：超时由接收 FIFO 0 控制 11：超时由接收 FIFO 1 控制
0	**ETOC**	RW	超时计数器使能 0：禁用超时计数器 1：使能超时计数器

23.10.9. 超时计数器值 (TOCV)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 FFFF

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	**TOC[15:0]**	RC	超时计数器 超时计数器以 CAN 位时间的倍数递减[1...16]，具体取决于 TSCC.TCP 位的配置。当递减为零时，中断标志 IR.TOO 位置起且超时计数器停止。启动和复位/重启条件将通过 TOCC.TOS 位进行配置。 注意：字节访问：当 TOCC.TOS =“00”写入寄存器字节之一（3/2/1/0）将预设超时计数器

23.10.10. 错误计数寄存器 (ECR)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23-16	**CEL[7:0]**	R	CAN错误记录 每次CAN协议错误导致8位发送错误计数器TEC或7位接收错误计数器REC递增时，计数器都会递增。当达到总线关限制时，计数器也会递增。当只设置RP而不更改REC时，它不会递增。CEL的增量出现在REC或TEC的增量之后。 计数器通过读取CEL来复位计数器。计数器在0xFF停止；TEC或REC的下一个增量设置中断标志IR.ELO. 注意：字节访问：读取字节 2 会将 CEL 复位为零，读取字节 3/1/0 没有影响。
15	**RP**	R	被动接收错误 0：接收错误计数器低于错误被动级别128 1：接收错误计数器已达到错误被动级别128
14-8	**REC[6:0]**	R	接收错误计数器 接收错误计数器的实际状态，值介于 0 到 127 之间
7-0	**TEC[7:0]**	R	发送错误计数器 发送错误计数器的实际状态，值介于0到255之间 注意：当设置了 CCCR.ASM 时，当检测到 CAN 协议错误时，CAN 协议控制器不会递增 TEC 和 REC，但 CEL 仍然会递增

23.10.11. 协议状态寄存器(PSR)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0707

位域	位符号	权限	说明
31-23	RFU	-	保留位，请保持默认值
22-16	**TDCV[6:0]**	R	发送器延迟补偿值 0x00-0x7F 次采样点的位置，由从 can_tx 到 can_rx 和 TDCR 的测量延迟之和及 TDCR.TDCO 位定义。在数据阶段，SSP 位置是传输位开始和次采样点之间的 mtq 数。有效值为 0 到 127mtq。
15	RFU	-	保留位，请保持默认值
14	**PXE**	R	协议异常事件 0：自上次读取访问以来没有发生协议异常事件 1：发生了协议异常事件 注意：字节访问：读取字节 0 将复位 PXE，读取字节 3/2/1 没有影响
13	**RFDF**	R	接收到一条 CAN FD 消息 该位的设置与接收过滤无关。 0：由于该位被 CPU 复位，因此没有接收到任何 CAN FD 消息 1：接收到设置了 FDF 标志的 CAN FD 格式的消息 注意：字节访问：读取字节 0 将复位 RFDF，读取字节 3/2/1 没有影响
12	**RBRS**	R	最后接收到的 CAN FD 消息的 BRS 标志 这个位与 RFDF 一起设置，与接收过滤无关。 0：最后接收到的 CAN FD 消息其 BRS 标志没有设置 1：最后接收到的 CAN FD 消息其 BRS 标志设置了 注意：字节访问：读取字节 0 将复位 RBRS，读取字节 3/2/1 没有影响
11	**RESI**	R	最后接收到的 CAN FD 消息的 ESI 标志 这个位与 RFDF 一起设置，与接收过滤无关。 0：最后接收到的 CAN FD 消息其 ESI 标志没有设置 1：最后接收到的 CAN FD 消息其 ESI 标志设置了 注意：字节访问：读取字节 0 将复位 RESI，读取字节 3/2/1 没有影响
10-8	**DLEC[2:0]**	R	数据阶段最后一个错误代码 在 BRS 标志的 CAN FD 格式帧的数据阶段中发生的最后一个错误类型。编码与 LEC 相同。当具有 BRS 标志的 CAN FD 格式帧没有错误地传输（接收或传输）时，该位将被清除为零。 注意：字节访问：读取字节 0 时，将把 DLEC 设

			置为“111”，读取字节 3/2/1 没有影响
7	**BO**	R	总线关（Bus_Off）状态 0：该 CAN FD 不处于总线关状态 1：该 CAN FD 处于总线关状态
6	**EW**	R	警告状态 0：两个错误计数器都低于 28 的错误_警告限制 1：至少有一个错误计数器已达到 28 的错误_警告限制
5	**EP**	R	错误被动 0：CAN FD 处于错误活跃状态。它通常参与总线通信并在检测到错误时发送活动错误标志 1：CAN FD 处于错误被动状态
4-3	**ACT[1:0]**	R	活动（Activity） 监视该模块的 CAN 通信状态。 00：正在同步—节点正在 CAN 通信上进行同步 01：空闲—节点既不是接收器也不是发送器 10：接收器—节点正在作为接收器运行 11：发送器—节点正在作为发送器运行 注意：ACT 被一个协议异常事件设置为“00”
2-0	**LEC[2:0]**	R	最后的错误代码 LEC 指示 CAN 总线上最后一个错误的类型。当消息已传输（接收或发送）且没有错误时，该位将被清除为“0”。 0：没有错误（NO Error）：没有发生错误，因为 LEC 通过成功接收或成功发送已复位。 1：填充错误（Stuff Error）：超过 5 个相同的序列发生在一个接收的消息，这是不允许的。 2：格式错误（Form Error）：接收帧的固定格式部分的格式错误。 3：应答错误：由 CAN FD 传输的消息未被另一个节点应答。 4：Bit1 错误：在消息传输过程中（仲裁字段除外），设备希望发送一个隐性电平（逻辑值“1”的位），但监控的总线值是显性的。 5：Bit0 错误：在传输消息期间(或应答位，或活动错误标志，或过载标志)，设备希望发送一个显性电平（数据或标识符位逻辑值“0”），但所监控的总线值是隐性的。在总线关恢复过程中，每次监控 11 个隐性位的序列时，都会设置此状态。这使得 CPU 能够监控总线关恢复序列的进程（表明总线没有卡在主导或持续受干扰）。 6：CRC 错误（CRCError）：接收到的消息的 CRC 校验和不正确。传入消息的 CRC 与接收到的数据计算出的 CRC 不匹配。

			7：无变化（NoChange）：对协议状态寄存器的任何读取都会将 LEC 重新初始化为“7”。当 LEC 显示值“7”时，自上次 CPU 读访问协议状态寄存器以来未检测到 CAN 总线事件。

注意：当CAN FD格式的帧到达数据阶段且设置了BRS标志时，下一个CAN事件（错误或有效帧）将显示在DLEC中而不是LEC中。CAN FD CRC序列的固定填充位中的错误将显示为格式错误，而不是填充错误。

注意：总线关恢复序列（参见ISO 118981：2015）不能通过设置或复位CCCR.INIT位来缩短。如果设备进入总线关，它将设置CCCR.INIT位按照自己的意愿停止所有总线活动。一旦CCCR.INIT位被CPU清零，设备将等待129次总线空闲的出现（129 * 11个连续的隐性位），然后再恢复正常操作。在总线关恢复序列结束时，将复位错误管理计数器。在CCCR.INIT位复位后的等待时间内。每次检测到一个11个隐性位序列时，都会向PSR.LEC写入位0错误编码，使CPU可以随时检查是否有CAN总线保持在显性或持续干扰且监视总线关恢复序列。ECR.REC位用于计算这些序列。

注意：字节访问：读取字节0时，将把LEC位设置为“111”，读取字节3/2/1没有影响。

23.10.12. 发送器延迟补偿寄存器 (TDCR)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-15	RFU	-	保留位，请保持默认值
14-8	**TDCO[6:0]**	RW	发送器延迟补偿 SSP 偏移 偏移值定义从 can_tx 到 can_rx 的测量延迟与二次采样点之间的距离。有效值为 0 到 127 mtq
7	RFU	-	保留位，请保持默认值
6-0	**TDCF[6:0]**	RW	发送器延迟补偿过滤器窗口长度 定义了 SSP 位置的最小值，在 can_rx 上会导致较早 SSP 位置的显性边沿将被忽略以进行发送器延迟测量。当 TDCF 配置为大于 TDCO 位时，将启用该功能。有效值为 0 到 127 mtq

23.10.13. 中断状态寄存器 (IR)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

当检测到列出的条件之一（边沿敏感）时，将设置标志。这些标志将保持，直到主机清除它们。通过将“1”写入相应位的位置来清除标志。写入“0”没有效果。硬复位将清除寄存器。IE 的配置控制是否产生中断。ILS 的配置控制在哪个中断线路上发出中断信号。

位域	位符号	权限	说明
31-30	RFU	-	保留位，请保持默认值
29	**ARA**	RW	访问保留地址 0：没有访问保留地址 1：发生对保留地址的访问
28	**PED**	RW	数据阶段的协议错误（使用数据位时间） 0：数据阶段无协议错误 1:检测到数据阶段中的协议错误(PSR.DLEC≠0,7)
27	**PEA**	RW	仲裁阶段的协议错误（使用标称位时间） 0：在仲裁阶段无协议错误 1：检测到仲裁阶段中的协议错误(PSR.LEC≠0,7)
26	**WDI**	RW	看门狗中断 0：没有消息 RAM 看门狗事件发生 1：消息 RAM 看门狗事件缺少 READY 输出
25	**BO**	RW	总线关状态 0：总线关状态未更改 1：总线关闭状态已更改
24	**EW**	RW	警告状态 0：Error_Warning 状态未更改 1：Error_Warning 状态已更改
23	**EP**	RW	错误被动 0：Error_Passive 状态未更改 1：Error_Passive 状态已更改
22	**ELO**	RW	错误记录溢出 0：CAN 错误记录计数器未溢出 1：CAN 错误记录计数器发生溢出
21	**BEU**	RW	位错误未纠正 0 消息从 RAM 读取时未检测到位错误 1 消息从 RAM 读取时检测位错误，未纠正
20	**BEC**	RW	位错误已纠正 0 消息从 RAM 读取时未检测到位错误 1 消息从 RAM 读取时检测位错误，已纠正
19	**DRX**	RW	消息存储到专用的接收 Buffer 每当接收到的消息被存储到专用的接收 Buffer 中时，就会设置该标志。

			0：没有更新接收 Buffer 1：至少有一个接收到的消息存储在接收 Buffer 中
18	**TOO**	RW	超时发生 0：没有超时 1：超时
17	**MRAF**	RW	消息 RAM 访问失败 当 Rx 处理程序时，标志设置时： 在接收到以下消息的仲裁字段之前，尚未完成对已接收消息的过滤或存储。在这种情况下，接收过滤或消息存储被中止，Rx 处理程序开始处理以下消息。 无法将消息写入消息 RAM。在这种情况下，消息存储将被中止。 在这两种情况下，FIFO 存入下标都不会更新。未设置专用接收 Buffer 的“新数据标志”，当下一个消息存储到此位置时，部分存储的消息将被覆盖。 当发送处理程序无法及时从消息 RAM 中读取消息时，也会设置该标志。在这种情况下，消息传输将被中止。在发送处理程序访问失败时，CAN FD 将被切换到受限操作模式（参见受限操作模式一节）。要离开受限操作模式，主机 CPU 必须复位 CCCR.ASM. 0：没有发生消息 RAM 访问失败 1：发生消息 RAM 访问失败
16	**TSW**	RW	时间戳环绕 0：无时间戳计数器环绕 1：有时间戳计数器环绕
15	**TEFL**	RW	发送事件 FIFO 丢失 0：无发送事件 FIFO 丢失 1：发送事件 FIFO 丢失，也在尝试后写入大小为 0 的发送事件 FIFO
14	**TEFF**	RW	发送事件 FIFO 满 0：发送事件 FIFO 未满 1：发送事件 FIFO 满
13	**TEFW**	RW	发送事件 FIFO 水位线达到 0：发送事件 FIFO 填充水平低于水位线 1：发送事件 FIFO 填充水平达到水位线
12	**TEFN**	RW	发送事件 FIFO 新条目 0：发送事件 FIFO 未改变 1：发送处理程序编写了发送事件 FIFO
11	**TFE**	RW	发送 FIFO 空 0：发送 FIFO 非空 1：发送 FIFO 空
10	**TCF**	RW	传输取消完成

			0：取消传输未完成 1：传输取消已完成
9	**TC**	RW	传输完成 0：未完成传输 1：传输完成
8	**HPM**	RW	高优先级消息 0：未接收到高优先级消息 1：接收到高优先级消息
7	**RF1L**	RW	接收 FIFO 1 消息丢失 0：接收 FIFO 1 消息未丢失 1：接收 FIFO 1 消息丢失，也在尝试后写入大小为 0 的接收 FIFO 1
6	**RF1F**	RW	接收 FIFO 1 满 0：接收 FIFO 1 未满 1：接收 FIFO 1 满
5	**RF1W**	RW	接收 FIFO 1 水位线 0：接收 FIFO 1 填充水平低于水位线 1：接收 FIFO 1 填充水平达到水位线
4	**RF1N**	RW	接收 FIFO 1 新消息 0：没有新的消息写入接收 FIFO1 1：有新的消息写入接收 FIFO1
3	**RF0L**	RW	接收 FIFO 0 消息丢失 0：没有接收 FIFO 0 消息丢失 1：接收 FIFO 0 消息丢失，也在尝试后写入大小为 0 的接收 FIFO 0
2	**RF0F**	RW	接收 FIFO 0 满 0：接收 FIFO 0 未满 1：接收 FIFO 0 满
1	**RF0W**	RW	接收 FIFO 0 水位线 0：接收 FIFO 0 填充水平低于水位线 1：接收 FIFO 0 填充水平达到水位线
0	**RF0N**	RW	接收 FIFO 0 新消息 0：没有新的消息写入接收 FIFO 0 1：有新的消息写入接收 FIFO 0

23.10.14. 中断使能 (IE)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-30	RFU	-	保留位，请保持默认值
29	**ARAE**	RW	访问保留地址使能 0：中断禁用 1：中断启用
28	**PEDE**	RW	数据阶段的协议错误使能 0：中断禁用 1：中断启用
27	**PEAE**	RW	仲裁阶段的协议错误使能 0：中断禁用 1：中断启用
26	**WDIE**	RW	看门狗中断使能 0：中断禁用 1：中断启用
25	**BOE**	RW	总线关状态中断使能 0：中断禁用 1：中断启用
24	**EWE**	RW	警告状态中断使能 0：中断禁用 1：中断启用
23	**EPE**	RW	错误被动中断使能 0：中断禁用 1：中断启用
22	**ELOE**	RW	错误记录溢出位中断使能 0：中断禁用 1：中断启用
21	**BEUE**	RW	错误未纠正中断使能 0：中断禁用 1：中断启用
20	**BECE**	RW	位错误已纠正中断使能 0：中断禁用 1：中断启用
19	**DRXE**	RW	消息存储到专用的接收 Buffer 中断使能 0：中断禁用 1：中断启用
18	**TOOE**	RW	超时发生中断使能 0：中断禁用 1：中断启用
17	**MRAFE**	RW	消息 RAM 访问失败中断使能

			0：中断禁用 1：中断启用
16	**TSWE**	RW	时间戳环绕中断使能 0：中断禁用 1：中断启用
15	**TEFLE**	RW	发送事件 FIFO 丢失中断使能 0：中断禁用 1：中断启用
14	**TEFFE**	RW	发送事件 FIFO 满中断使能 0：中断禁用 1：中断启用
13	**TEFWE**	RW	发送事件 FIFO 水位线达到中断使能 0：中断禁用 1：中断启用
12	**TEFNE**	RW	发送事件 FIFO 新条目中断使能 0：中断禁用 1：中断启用
11	**TFEE**	RW	发送 FIFO 空中断使能 0：中断禁用 1：中断启用
10	**TCFE**	RW	传输取消完成中断使能 0：中断禁用 1：中断启用
9	**TCE**	RW	传输完成中断使能 0：中断禁用 1：中断启用
8	**HPME**	RW	高优先级消息中断使能 0：中断禁用 1：中断启用
7	**RF1LE**	RW	接收 FIFO 1 消息丢失中断使能 0：中断禁用 1：中断启用
6	**RF1FE**	RW	接收 FIFO 1 满中断使能 0：中断禁用 1：中断启用
5	**RF1WE**	RW	接收 FIFO 1 水位线达到中断使能 0：中断禁用 1：中断启用
4	**RF1NE**	RW	接收 FIFO 1 新消息中断使能 0：中断禁用 1：中断启用
3	**RF0LE**	RW	接收 FIFO 0 消息丢失中断使能 0：中断禁用

			1：中断启用
2	**RF0FE**	RW	接收 FIFO 0 满中断使能 0：中断禁用 1：中断启用
1	**RF0WE**	RW	接收 FIFO 0 水位线达到中断使能 0：中断禁用 1：中断启用
0	**RF0NE**	RW	接收 FIFO 0 新消息中断使能 0：中断禁用 1：中断启用

23.10.15. 中断线选择(ILS)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-30	RFU	-	保留位，请保持默认值
29	**ARAE**	RW	访问保留地址行 0：中断分配给中断线 int0 1：中断分配给中断线 int1
28	**PEDE**	RW	数据阶段的协议错误行 0：中断分配给中断线 int0 1：中断分配给中断线 int1
27	**PEAE**	RW	仲裁阶段的协议错误行 0：中断分配给中断线 int0 1：中断分配给中断线 int1
26	**WDIE**	RW	看门狗中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
25	**BOE**	RW	总线关状态中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
24	**EWE**	RW	警告状态中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
23	**EPE**	RW	错误被动中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
22	**ELOE**	RW	错误记录溢出位中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
21	**BEUE**	RW	错误未纠正中断线 0：中断分配给中断线 int0

			1：中断分配给中断线 int1
20	**BECE**	RW	位错误已纠正中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
19	**DRXE**	RW	消息存储到专用的接收 Buffer 中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
18	**TOOE**	RW	超时发生中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
17	**MRAFE**	RW	消息 RAM 访问失败中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
16	**TSWE**	RW	时间戳环绕中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
15	**TEFLE**	RW	发送事件 FIFO 丢失中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
14	**TEFFE**	RW	发送事件 FIFO 满中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
13	**TEFWE**	RW	发送事件 FIFO 水位线达到中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
12	**TEFNE**	RW	发送事件 FIFO 新条目中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
11	**TFEE**	RW	发送 FIFO 空中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
10	**TCFE**	RW	传输取消完成中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
9	**TCE**	RW	传输完成中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
8	**HPME**	RW	高优先级消息中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
7	**RF1LE**	RW	接收 FIFO 1 消息丢失中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1

6	**RF1FE**	RW	接收 FIFO 1 满中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
5	**RF1WE**	RW	接收 FIFO 1 水位线达到中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
4	**RF1NE**	RW	接收 FIFO 1 新消息中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
3	**RF0LE**	RW	接收 FIFO 0 消息丢失中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
2	**RF0FE**	RW	接收 FIFO 0 满中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
1	**RF0WE**	RW	接收 FIFO 0 水位线达到中断线 0：中断分配给中断线 int0 1：中断分配给中断线 int1
0	**RF0NE**	RW	接收 FIFO 0 新消息中断 0：中断分配给中断线 int0 1：中断分配给中断线 int1

23.10.16. 中断线使能(ILE)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-2	RFU	-	保留位，请保持默认值
1	**EINT1**	RW	使能中断线 1 0：中断线 int1 已禁用 1：中断线 int1 已使能
0	**EINT0**	RW	使能中断线 0 0：中断线 int0 已禁用 1：中断线 int0 已使能

23.10.17. 全局过滤器配置(GFC)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-2	RFU	-	保留位，请保持默认值
5-4	**ANFS[1:0]**	RW	接收不匹配的帧标准 定义如何处理与过滤列表中的任何不匹配的 11 位 ID 接收消息。 00：在接收 FIFO 0 中接收 01：在接收 FIFO 1 中接收 10：拒绝 11：拒绝
3-2	**ANFE[1:0]**	RW	接收不匹配的帧扩展 定义如何处理与过滤列表中的任何不匹配的 29 位 ID 接收消息。 00：在接收 FIFO 0 中接收 01：在接收 FIFO 1 中接收 10：拒绝 11：拒绝
1	**RRFS**	RW	拒绝远程帧标准 0：过滤具有 11 位标准 ID 的远程帧 1：拒绝所有具有 11 位标准 ID 的远程帧
0	**RRFE**	RW	拒绝远程帧扩展 0：过滤具有 29 位扩展 ID 的远程帧 1：拒绝所有具有 29 位扩展 ID 的远程帧

23.10.18. 标准ID过滤配置(SIDFC)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-22	RFU	-	保留位，请保持默认值
21-16	**LSS[5:0]**	RW	列表大小标准 0：无标准消息 ID 过滤 1：标准消息 ID 过滤的数量
15-2	**FLSSA[15:2]**	RW	过滤列表标准起始地址 标准信息 ID 过滤列表的起始地址（32 位字地址）
1-0	RFU	-	保留位，请保持默认值

23.10.19. 扩展ID过滤配置(XIDFC)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-22	RFU	-	保留位，请保持默认值
21-16	**LSS[4:0]**	RW	列表大小标准 0：无扩展消息 ID 过滤 1：扩展消息 ID 过滤的数量
15-2	**FLSSA[15:2]**	RW	过滤列表扩展起始地址 扩展信息 ID 过滤列表的起始地址（32 位字地址）
1-0	RFU	-	保留位，请保持默认值

23.10.20. 扩展ID和屏蔽(XIDAM)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x1FFF 1FFF

位域	位符号	权限	说明
31-29	RFU	-	保留位，请保持默认值
28-0	**EIDM[28:0]**	RW	扩展 ID 屏蔽 为了接收过滤扩展帧，扩展 ID 和屏蔽与接收帧的消息 ID 做“与”运算。用于屏蔽 SAE J1939 中的 29 位 ID。当所有的复位值设置为 1 时，屏蔽不处于活跃状态

23.10.21. 高优先级消息状态(HPMS)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15	**FLST**	R	过滤列表 指示匹配的过滤的过滤列表 0：标准过滤列表 1：扩展过滤列表
14-8	**FIDX[6:0]**	R	过滤下标 匹配的过滤器的下标。范围是 0 到 SIDFC.LSS - 1 或 XIDFC.LSE - 1
7-6	**MSI[1:0]**	R	消息存储指示器 00：没有 FIFO 选择 01：FIFO 消息丢失 10：消息存储在 FIFO0 中

			11：消息存储在 FIFO1 中
5-0	**BIDX[5:0]**	R	缓冲区下标 存储消息的接收 FIFO 的下标。仅在 MSI[1] = ‘1’ 时有效

23.10.22. 新数据(NDAT)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-20	RFU	-	保留位，请保持默认值
19-0	**ND[19:0]**	RW	新数据 该寄存器保存接收 Buffer 0 到 19 的新数据标志。在从接收到的帧更新相应的接收 Buffer 时设置标志。这些标志将保持设置，直到主机清除它们。通过将“1”写入相应位来清除标志。写入“0”没有效果。硬复位将清除寄存器。 0：接收 Buffer 未更新 1：接收 Buffer 从新信息更新

23.10.23. 接收FIFO 0配置(RXF0C)

地址：表 23-7 CANFD 寄存器映射列表

复位值：0x0000 0000

位域	位符号	权限	说明
31	**F0OM**	RW	FIFO 0 操作模式 FIFO 0 可以在阻塞或覆写模式下操作 0：FIFO 0 阻塞模式 1：FIFO 0 覆写模式
30-29	RFU	-	保留位，请保持默认值
28-24	**F0WM[4:0]**	RW	接收 FIFO 0 水位线 0：水位线中断禁用 n：接收 FIFO 0 水位线中断等级(IR.RF0W)
23-21	RFU	-	保留位，请保持默认值
20-16	**F0S[4:0]**	RW	接收 FIFO 0 大小 0：无接收 FIFO 0 n：接收 FIFO 0 数量
15-2	**F0SA[15:2]**	RW	接收 FIFO 0 起始地址 消息 RAM 中接收 FIFO 0 的起始地址(32 位字地址)
1-0	RFU	-	保留位，请保持默认值

23.10.24. 接收FIFO 0状态(RXF0S)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-26	RFU	-	保留位，请保持默认值
25	**RF0**L	R	接收 FIFO 0 消息丢失 这个位是中断标志 IR.RF0L 的一个副本，当 IR.RF0L 复位，该位也复位。 0：无接收 FIFO 0 消息丢失 1：接收 FIFO 0 消息丢失，在写尝试后设置接收 FIFO 0 大小为 0 注意：当 RXF0C.F0OM = '1 时，覆盖最旧的消息，不要设置该标志位
24	**F0**F	R	接收 FIFO 0 满 0：接收 FIFO 0 未满 1：接收 FIFO 0 满
23-21	RFU	-	保留位，请保持默认值
20-16	**F0PI[4:0]**	R	接收 FIFO 0 存入下标 接收 FIFO 0 写入下标指针范围为 0 到 19
15-13	RFU	-	保留位，请保持默认值
12-8	**F0GI[4:0]**	R	接收 FIFO 0 取出下标 接收 FIFO 0 取出下标指针范围为 0 到 19
7-5	RFU	-	保留位，请保持默认值
4-0	**F0FL[4:0]**	R	接收 FIFO 0 填充等级 在接收 FIFO 0 中存储的数量范围为 0 到 20

23.10.25. 接收FIFO 0应答(RXF0A)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-6	RFU	-	保留位，请保持默认值
5-0	**F0AI[5:0]**	RW	接收 FIFO 0 应答下标 在主机从接收 FIFO 0 读取一条消息或一系列消息后，它必须将从接收 FIFO 0 读取到的最后一个的缓冲区下标写入 F0AI。这将接收 FIFO 0 取出下标 RXF0S.F0GI 设置为 F0AI + 1，并更新 FIFO 0 填充级别 RXF0S.F0FL

23.10.26. 接收Buffer配置(RXBC)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-2	**RBSA[15:2]**	RW	接收 Buffer 起始地址 消息 RAM 中的接收 Buffer 起始地址（32 位字地址）
1-0	RFU	-	保留位，请保持默认值

23.10.27. 接收FIFO 1配置(RXF1C)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31	**F1OM**	RW	FIFO 0 操作模式 FIFO 0 可以在阻塞或覆写模式下操作 0：FIFO 0 阻塞模式 1：FIFO 0 覆写模式
30-29	RFU	-	保留位，请保持默认值
28-24	**F1WM[4:0]**	RW	接收 FIFO 1 水位线 0：水位线中断禁用 1-20：接收 FIFO 1 水位线中断等级(IR.RF0W)
23-21	RFU	-	保留位，请保持默认值
20-16	**F1S[4:0]**	RW	接收 FIFO 1 大小 0：无接收 FIFO 1 1-20：接收 FIFO 1 数量
15-2	**F1SA[15:2]**	RW	接收 FIFO 1 起始地址 消息 RAM 中接收 FIFO 1 的起始地址
1-0	RFU	-	保留位，请保持默认值

23.10.28. 接收FIFO 1状态(RXF1S)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-26	RFU	-	保留位，请保持默认值
25	**RF1L**	R	接收 FIFO1 消息丢失 这个位是中断标志 IR.RF1L 的一个副本，当 IR.RF1L 复位，该位也复位。 0：无接收 FIFO 1 消息丢失 1：接收 FIFO 1 消息丢失，在写尝试后设置接收 FIFO 1 大小为 0 注意：当 RXF1C.F1OM = ‘1 时，覆盖最旧的消息，不要设置该标志位
24	**F1F**	R	接收 FIFO 1 满 0：接收 FIFO 1 未满 1：接收 FIFO 1 满
23-21	RFU	-	保留位，请保持默认值
20-16	**F0PI[4:0]**	R	接收 FIFO 1 存入下标 接收 FIFO 1 写入下标指针范围为 0 到 19
15-13	RFU	-	保留位，请保持默认值
12-8	**F0GI[4:0]**	R	接收 FIFO 1 取出下标 接收 FIFO 1 取出下标指针范围为 0 到 19
7-5	RFU	-	保留位，请保持默认值
4-0	**F0FL[4:0]**	R	接收 FIFO 1 填充等级 在接收 FIFO 1 中存储的数量范围为 0 到 20

23.10.29. 接收FIFO 1应答(RXF1A)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-6	RFU	-	保留位，请保持默认值
5-0	**F1AI[5:0]**	RW	接收 FIFO 1 应答下标 在主机从接收 FIFO 1 读取一条消息或一系列消息后，它必须将从接收 FIFO 1 读取到的最后一个的缓冲区下标写入 F1AI。这将接收 FIFO 1 取出下标 RXF1S.F1GI 设置为 F1AI + 1，并更新 FIFO 1 填充级别 RXF1S.F1FL.

23.10.30. 接收Buffer / FIFO 大小配置(RXESC)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-11	RFU	-	保留位，请保持默认值
10-8	**RBDS[2:0]**	RW	接收 Buffer 数据字段大小 000：8 字节数据字段 001：12 字节数据字段 010：16 字节数据字段 011：20 字节数据字段 100：24 字节数据字段 101：32 字节数据字段 110：48 字节数据字段 111：64 字节数据字段
7	RFU	-	保留位，请保持默认值
6-4	**F1DS[2:0]**	RW	接收 FIFO 1 数据字段大小 000：8 字节数据字段 001：12 字节数据字段 010：16 字节数据字段 011：20 字节数据字段 100：24 字节数据字段 101：32 字节数据字段 110：48 字节数据字段 111：64 字节数据字段
3	RFU	-	保留位，请保持默认值
2-0	**F0DS[2:0]**	RW	接收 FIFO 0 数据字段大小 000：8 字节数据字段 001：12 字节数据字段 010：16 字节数据字段 011：20 字节数据字段 100：24 字节数据字段 101：32 字节数据字段 110：48 字节数据字段 111：64 字节数据字段

注意：如果接收的CAN帧的数据字段大小超过为匹配的接收Buffer或接收FIFO配置的数据字段大小，则仅由RXESC配置的字节数存储到接收Buffer（或接收FIFO）中。将忽略帧的数据字段的其余部分。

23.10.31. 发送Buffer配置(TXBC)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31	RFU	-	保留位，请保持默认值
30	**TFQM**	RW	发送 FIFO/队列模式 0：发送 FIFO 操作 1：发送队列操作
29-28	RFU	-	保留位，请保持默认值
27-24	**TFQS[3:0]**	RW	发送 FIFO/队列大小 0：没有发送 FIFO/队列 1-8：用于发送 FIFO/队列的发送 Buffer 数量
23-20	RFU	-	保留位，请保持默认值
19-16	**NDTB[3:0]**	RW	专用传输缓冲区数量 0：无专用发送 Buffer 1-8：专用发送 Buffer 的数量
15-2	**TBSA[15:2]**	RW	发送 Buffer 起始地址 消息 RAM 中发送 Buffer 的起始地址（32 位字地址）。
1-0	RFU	-	保留位，请保持默认值

注意：TFQS和NDTB的总和可能不大于8。RAM无法检查出是否有配置错误。消息RAM中的发送Buffer部分以专用的发送Buffer开始。

23.10.32. 发送FIFO/队列状态(TXFQS)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-22	RFU	-	保留位，请保持默认值
21	**TFQF**	R	发送 FIFO/队列满 0：发送 FIFO/队列未满 1：发送 FIFO/队列满
20-19	RFU	-	保留位，请保持默认值
18-16	**TFQPI[2:0]**	R	发送 FIFO/队列存入下标 发送 FIFO/队列写入下标指针范围为 0 到 7
15-11	RFU	-	保留位，请保持默认值
10-8	**TFGI[2:0]**	R	发送 FIFO 取出下标 发送 FIFO 读取下标指针范围为 0 到 7。当发送队列操作配置(TXBC.TFQM = ‘1’)读为 0
7-4	RFU	-	保留位，请保持默认值
3-0	**TFFL[3:0]**	R	发送 FIFO 自由等级

			从 TFGI 开始的连续自由的发送 FIFO 的数量，范围为 0 到 8。当发送队列操作配置(TXBC.TFQM = ‘1’)读为 0.

注意：在混合配置中，专用发送Buffer与发送FIFO或发送队列组合的情况下，存入和取出下标指示从第一个专用发送Buffer开始的发送Buffer的数量。

23.10.33. 发送Buffer大小配置(TXESC)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-3	RFU	-	保留位，请保持默认值
2-0	**TBDS[2:0]**	RW	发送 Buffer 数据字段大小 000：8 字节数据字段 001：12 字节数据字段 010：16 字节数据字段 011：20 字节数据字段 100：24 字节数据字段 101：32 字节数据字段 110：48 字节数据字段 111：64 字节数据字段

注意：如果发送Buffer的数据长度代码DLC被配置为高于发送Buffer数据字段大小TXESC.TBDS的值，发送Buffer未定义的字节作为“0xCC”（填充字节）传输。

23.10.34. 发送Buffer请求挂起(TXBRP)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	TRP7	R	传输请求挂起 每个发送 Buffer 都有自己的传输请求挂起位。位通过寄存器 TXBAR 设置。在请求的传输完成或通过寄存器 TXBCR 取消后，这些位被复位。 TXBRP 位仅为那些通过 TXBC 配置的发送 Buffer 设置。设置 TXBRP 位后，开始进行发送扫描，以检查具有最高优先级的挂起发送请求（具有消息 ID 最低的发送 Buffer） 取消请求将复位寄存器 TXBRP 的相应传输请求挂起位。如果在请求取消时传输已经启动了，则无论传输是否成功，都会在传输结束时完成。在相应的 TXBRP 位被复位后，取消请求位直接复位。 在请求取消后，将通过 TXBCF 发出完成取消的信
6	TRP6		
5	TRP5		
4	TRP4		
3	TRP3		
2	TRP2		
1	TRP1		
0	TRP0		

			号： 与相应的 TXBTO 位一起成功传输 当取消时传输尚未开始时 当因仲裁失败而中止传输时 当帧传输期间发生错误时 在 DAR 模式下，如果传输不成功，将自动取消所有传输。为所有不成功的传输设置了相应的 TXBCF 位。 0：没有传输请求挂起 1：传输请求挂起

注意：在此特定发送扫描期间，不考虑在发送扫描过程中设置的TXBRP位。如果请求取消此类发送Buffer，则会立即取消此添加请求，并复位相应的TXBRP位。

23.10.35. 发送Buffer添加请求(TXBAR)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	AR7	RW	添加请求 每个发送 Buffer 都有自己的添加请求位。写入“1”将设置相应的添加请求位；写入“0”没有影响。这使主机能够通过一次写入 TXBAR 位来设置多个发送 Buffer 的传输请求。TXBAR 位仅为那些通过 TXBC 寄存器配置的发送 Buffer 设置。当没有发送扫描运行时，位将立即复位，否则位将保持设置，直到发送扫描过程完成。 0：没有传输请求添加 1：传输请求添加
6	AR6		
5	AR5		
4	AR4		
3	AR3		
2	AR2		
1	AR1		
0	AR0		

注意：如果对具有挂起传输请求的发送Buffer应用了添加请求（相应的TXBRP位已经设置），则此添加请求将被忽略。

23.10.36. 发送Buffer取消请求(TXBCR)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	CR7	RW	取消请求 每个发送 Buffer 都有自己的取消请求位。写入“1”将设置相应的取消请求位；写入“0”没有影响。这使主机能够通过一次写入 TXBCR 位来设置多个发送 Buffer 的取消请求。TXBCR 位仅为那些通过 TXBC 寄存器配置的发送 Buffer 设置。位保持设置，直到相应的 TXBRP 位被复位 0：没有取消挂起 1：取消挂起
6	CR6		
5	CR5		
4	CR4		
3	CR3		
2	CR2		
1	CR1		
0	CR0		

23.10.37. 发送Buffer传输发生(TXBTO)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	TO7	R	传输发送 每个发送 Buffer 都有它自己的传输发生位。当传输成功后清除相应的 TXBRP 位时，将设置该位。当将“1”写入相应的寄存器 TXBAR 位请求新的传输时，位被复位。 0：没有传输发生 1：传输发生
6	TO6		
5	TO5		
4	TO4		
3	TO3		
2	TO2		
1	TO1		
0	TO0		

23.10.38. 发送Buffer取消完成(TXBCF)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	CF7	R	取消发送 Buffer 每个发送 Buffer 都有它自己的取消完成位。当通过 TXBCR 寄存器请求取消后清除相应的 TXBRP 位时，将设置该位。如果在取消点没有设置相应的 TXBRP 位，则立即设置该位。当将“1”写入相应的寄存器 TXBAR 位请求新的传输时，位被复位 0：没有发送 Buffer 取消 1：发送 Buffer 取消
6	CF6		
5	CF5		
4	CF4		
3	CF3		
2	CF2		
1	CF1		
0	CF0		

23.10.39. 发送Buffer传输中断使能 (TXBTIE)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	TIE7	RW	传输中断使能 每个发送 Buffer 都有自己的传输中断使能位。 0：传输中断禁用 1：传输中断使能
6	TIE6		
5	TIE5		
4	TIE4		
3	TIE3		
2	TIE2		
1	TIE1		
0	TIE0		

23.10.40. 发送Buffer取消完成中断使能 (TXBCIE)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7	CFIE7	RW	取消完成中断使能 每一个发送 Buffer 都有自己的取消完成中断使能位。 0：取消完成中断禁用 1：取消完成中断使能
6	CFIE6		
5	CFIE5		
4	CFIE4		
3	CFIE3		
2	CFIE2		
1	CFIE1		
0	CFIE0		

23.10.41. 发送事件FIFO配置(TXEFC)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-28	RFU	-	保留位，请保持默认值
27-24	**EFWM[3:0]**	RW	事件 FIFO 水位线 0：水位线中断禁用 1-8：发送事件 FIFO 水位线中断的的等级(IR.TEFW)
23-20	RFU	-	保留位，请保持默认值
19-16	**EFS[3:0]**	RW	事件 FIFO 大小 0：发送事件 FIFO 禁用 1-8：发送事件 FIFO 数量
15-2	**EFSA[15:2]**	RW	事件 FIFO 起始地址 消息 RAM 中发送事件 FIFO 的起始地址（32 位字地址）
1-0	RFU	-	保留位，请保持默认值

23.10.42. 发送事件FIFO状态(TXEFS)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-26	RFU	-	保留位，请保持默认值
25	**TEFL**	R	发送事件 FIFO 丢失 该位是中断标志 IR.TEFL 的一个副本。当 IR.TEFL 复位时，该位也复位。 0：没有发送事件 FIFO 丢失 1：发送事件 FIFO 丢失，在写入尝试后设置发送事件 FIFO 的大小为 0
24	**EFF**	R	事件 FIFO 满 0：发送事件 FIFO 未满 1：发送事件 FIFO 满
23-19	RFU	-	保留位，请保持默认值
18-16	**EFPI[2:0]**	R	事件 FIFO 存入下标 发送事件 FIFO 写入下标指针的范围为 0 到 7
15-11	RFU	-	保留位，请保持默认值
10-8	**EFGI[2:0]**	R	事件 FIFO 取出下标 发送事件 FIFO 读取下标指针的范围为 0 到 7
7-4	RFU	-	保留位，请保持默认值
3-0	**EFFL[3:0]**	R	事件 FIFO 填充级别 存储在发送事件 FIFO 中的数量范围为 0 到 8

23.10.43. 发送事件FIFO应答(TXEFA)

地址：表 23-7 CANFD 寄存器映射列表

复位值 0x0000 0000

位域	位符号	权限	说明
31-5	RFU	-	保留位，请保持默认值
4-0	**EFAI[4:0]**	RW	事件 FIFO 应答下标 主机从发送 Even FIFO 中读取了一个或序列后，它必须将从发送 Even FIFO 中读取的最后一个的下标写入到 EFAI 中。这将设置发送事件 FIFO 取出下标 TXEFS.EFGI 为 EFAI + 1 且更新事件 FIFO 填充等级 TXEFS.EFFL.

24. 模数转换器（ADC）

24.1. 概述


HC32F401B 内部集成两个 12 位精度、最高 1.2M SPS (21MHz 工作频率，18 个 CLK 作为一个采样周期） 转换速度的逐次逼近型模数转换器 (SAR ADC)，最多可将 30 +6 路模拟信号转换为数字信号。现实世界中的绝大多数信号都是模拟量，如光、电、声、图像信号等，都要由 ADC 转换成数字信号，才能由 MCU 进行数字化处理。

24.2. 主要特性

- 12 位精度(包括符号位)
- 可编程转换速度，最高达 1.2M SPS
- 30 +6 路输入转换通道
  - 30 路外部引脚输入
  - 内置温度传感器
  - DAC 电压
  - FDAOUT 电压
  - 1/3 VDDA 电源电压
  - VSSA
  - 1.2V 基准电压
- 2 路参考电压源（Vref）(可 1.5 倍量程扩展)
  - VDDA 电源电压
  - 内置 1.6V, 2.4V 参考电压
- 支持序列扫描功能，支持最多 4 个序列，每个序列 4 个通道，30+6 个信号来源
- 支持输入通道电压阈值监测
- 支持片内外设自动触发 ADC 转换
- 支持直流偏置校准和增益校准
- 11 个带中断标志的中断源(详见 ADC_ISR 中断标志寄存器)
- 通道转换期间有DMA 请求产生
- 支持过采样

24.3. 功能框图

图 24-1 ADC 功能框图




24.4. 功能描述

24.4.1. 转换时序

向 ADC 控制寄存器 ADC_CR 的 EN 位域写入 1，使能 ADC 模块。ADC_CR.EN 由 0 变为 1 约 1μs 后模拟电路初始化完成，开始进行 ADC 转换。

向 ADC 启动寄存器 ADC_START 的 START 位域写入 1，启动 ADC 转换，转换完成后硬件自动清零。

图 24-2 ADC 转换时序图



ADC 工作时钟 ADCCLK，由系统时钟 PCLK 经预分频器分频得到，通过控制寄

存器 ADC_CR 的 CLK 位域可选择 1、2、4、8 分频，如下表所示：

表 24-1 ADC时钟配置表

ADC_CR.CLK	ADCCLK
0000	PCLK/2
0001	PCLK/2
0010	PCLK/4
0011	PCLK/8
0100	PCLK/12
0101	PCLK/16
0110	PCLK/24
0111	PCLK/32
1000	PCLK/48
1001	PCLK/64
1010	PCLK/128

一次完整的 ADC 转换需要 17～402 个 ADCCLK 时钟周期，包括采样阶段和逐次比较两个阶段：

1、采样阶段：需要 5～390 个 ADCCLK 时钟周期。采样周期通过控制寄存器 ADC_SQRxSMPCFR 的 CHy 位域配置，如下表所示：

表 24-2 ADC 采样周期选择表

ADC_SQRxSMPCFR.CHy	采样周期（ADCCLK 个数）
0	5
1	7
10	9
11	12
100	18
101	24
110	30
111	42
1000	54
1001	70
1010	102
1011	134
1100	166
1101	198
1110	262
1111	390

ADC 采样周期长度由用户对采样的速度要求和采样信号的电气特性决定，用户应选择合适的采样周期，以达到最佳的转换效果。

2、逐次比较阶段：需要 12 个 ADCCLK 时钟周期。

ADC 转换完成之后，转换完成标志位 ADC_ISR.EOC 会被硬件置 1，ADC 转换

结果存储在对应的 ADC 转换结果寄存器 ADC_SQRxRESULTy（y=0,1,2,3）中，用户可通过设置 ADC_ICR.EOC 为 0 清除该标志位。

24.4.2. 转换速度

ADC 转换速度与 ADC 参考电压和 VDDA 电源电压密切相关，各种条件下的最高转换速度，如下表所示：

表 24-3 转换速度与电压对照表

ADC 参考电压	VDDA 电压	最高转换速度	最大 ADCCLK 频率
1.6	3.3	1.23	21
2.4	3.3	1.23	21
VDDA	3.3	1.23	21

ADC 的转换速度的与工作时钟 ADCCLK 的对应关系如下：

ADC 转换速率 $= f_{ADCCLK} / (12+ N_T)$

其中，f_{ADCCLK} 为 ADCCLK 时钟频率，N_T 为一次 ADC 转换所需要的 ADCCLK 个数。

24.4.3. 转换精度

当 ADC 外部输入信号驱动能力不足，可以调高 ADC 采样时间。

24.4.4. 转换结果

ADC 每次转换完成后，当前转换完成的序列通道 ADC_SQRxCFR.CHy（y=0、1、2、3）的转换结果保存在对应的 ADC_SQRxRESULTy（y=0、1、2、3）寄存器中。

序列转换结果寄存器是 12 位宽，转换结果右对齐，有效值存储于 ADC_SQRxRESULTy 寄存器的低 11 位（位 10:0），最高位（位 11）为符号位。

24.4.5. 工作模式

ADC 支持序列通道转换模式，最多有 4 个转换序列，每个转换序列可对最多 4 个序列通道（ADC_SQRxCFR.CH0~ADC_SQRxCFR.CH3）进行轮流转换，序列待转换的通道数量由 ADC_SQRxCFR 寄存器的 ENS 位域配置。每个序列通道由序列转换通道配置寄存器 ADC_SQRxCFR 的 CHy 位域进行设置。

在此模式下，无论是通过软件 START 位启动 ADC，还是外部触发启动，启动一次 ADC，将对使能的转换序列全部进行一次转换。

ADC 启动转换信号可以通过 GPIO 送出用于调试。


每次 ADC 转换完成后，ADC_ISR.EOC 标志位自动置 1，转换结果保存在与序列 ADC_SQRxCFR.CH0 ~ ADC_SQRxCFR.CH3 相同序号的转换结果寄存器 ADC_SQRxRESULT0~ADC_SQRxRESULT3 中。当所选择的转换序列全部转换完成后，ADC_ISR.EOSx 标志位变为 1，ADC_START.START 位自动清 0，ADC 停止转换。

注 1：禁止多个序列同时使能同样的触发源。如需转换大于 4 个通道，可在序列转换完成中断里切换使能序列，或采用 TIM9 CC1-9 比较输出依次触发多个序列 。

注 2：假如在序列转换过程中中，有触发源再次触发，那么忽略该次触发。

序列扫描转换模式的时序如下图所示：

图 24-3 序列扫描转换时序图



通过 START 位启动 ADC 序列扫描转换，参考操作流程如下：

1. 设置 RCC_AHBEN.GPIOx 为 1，RCC_APBEN2.ADC 为 1，使能 ADC 通道对应的 GPIO 时钟和 ADC 工作时钟；
2. 设置 ADC 通道对应的 GPIO 引脚为模拟功能；
3. 设置 ADC_CR.EN 为 1，使能 ADC 模块；
4. 查询等待 ADC_ISR.READY 位变为 1，等待 ADC 模块启动完成；
5. 配置 ADC_CR.REF，选择 ADC 的参考电压；
6. 配置 ADC_SQRxSMPCFR 寄存器相应位域及 ADC_CR.CLK，设置 ADC 的采样速度及时钟选择；
7. 配置 ADC_SQRxCFR.ENS，选择序列待转换的通道数量，如上图所示，设置 ADC_SQRxCFR.ENS 为 3，序列转换 通道为 CH0～CH3；
8. 配置 ADC_SQRxCFR.CH0，选择序列通道 0 待转换源，如上图所示，设置 ADC_SQRxCFR.SQRCH0 为 3，通道 0 的待转换源为 ADC_IN3；
9. 配置 ADC_SQRxCFR.CH1，选择序列通道 1 待转换源，如上图所示，设置 ADC_SQRxCFR.CH1 为 5，通道 1 的待转换源为 ADC_IN5；
10. 配置 ADC_SQRxCFR.CH2，选择序列通道 2 待转换源，如上图所示，设置 ADC_SQRxCFR.CH2 为 0，通道 2 的待转换源为 ADC_IN0；
11. 配置 ADC_SQRxCFR.CH3，选择序列通道 3 待转换源，如上图所示，设置 ADC_SQRxCFR.CH3 为 2，通道 3 的待转换源为 ADC_IN2；
12. 设置 ADC_ICR 为 0，清除 ADC 中断标志；
13. 设置 ADC_START.START 为 1，启动 ADC 转换；
14. 等待 ADC_ISR.EOSx 变为 1，依次读取 ADC_ADC_SQRxRESULT0～ADC_SQRxRESULT3 寄存器，以获取对应通道的 ADC 转换结果。当 ADC_ISR.EOSx 变为 1 时，表示一次 4 个通道的序列转换完成，ADC_START.START 位自动清 0，ADC 转换停止；
15. 如需对其他通道进行转换，重复执行步骤 6~ 步骤 14；
16. 设置 ADC_CR.EN 为 0，关闭 ADC 模块。

如果设置了 DMA 位，在每次 EOC 后，DMA 控制器把通道的转换数据传输到 SRAM 中。而通道转换的数据总是存储在 ADMA_DR 寄存器中。

24.4.6. 外部触发源

ADC 转换既可以通过软件启动（即设置 ADC_START.START 为 1），也可通过外部触发启动，触发源由外部触发寄存器 ADC_SQRxTRIGGER 选择，有多种触发 ADC 方式，详见相关寄存器描述。

24.4.7. ADC过采样

过采样是将多次转换结果取平均，平均结果最高能到 16bit。如下:

n=N-1

Result=1/M x∑ conversion(Tn)

n=0

硬件能实现如下功能：取平均、数据率规约、SNR 改善、基本滤波。

ADC_CR 寄存器的 OVSR[2:0]指定了过采样率 N; OVSS[3:0]指定了数据右移位数 M。

整个过采样过程不会改变配置，过采样期间的采样时间相同，N 次过采样结束后的结果保存在结果数据寄存器，结果值是最高达 20bit 数据（256*12bit）经过右移后得到的 16bit 关键值。若结果超过 16bit，则将高位丢弃。这些位使用移位后剩下的最低有效位四舍五入为最接近的数值，然后将最终得到的结果传输到 ADC_SQRxRESULTy 数据寄存器中。

注意：如果使能了模拟看门狗功能，则模拟看门狗会取 ADC_SQRxRESULTy 的 12 个最高有效位与阈值进行比较。

图 24-4 20 位到 16 位结果的截断过程





图 24-5 移 5 位并进行舍入的数值示例



以下表 1-3 列出了原始转换数据等于 0xFFF 时对应的各种 N 和 M 组合的数据格式。

表 24-4 最大输出结果与 N 和 M 的对应关系

过采样率	最大原始数据	不移位 OVSS=0000	移 1 位 OVSS=0001	移 2 位 OVSS=0010	移 3 位 OVSS=0011	移 4 位 OVSS=0100	移位 5 OVSS=0101	移 6 位 OVSS=0110	移 7 位 OVSS=0111	移 8 位 OVSS=1000
2X	0x1FFE	0x1FFE	0x0FFF	0x0800	0x0400	0x0200	0x0100	0x0080	0x0040	0x0020
4X	0x3FFC	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400	0x0200	0x0100	0x0080	0x0040
8X	0x7FF8	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400	0x0200	0x0100	0x0080
16X	0xFFF0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400	0x0200	0x0100
32X	0x1FFE0	0xFFF0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400	0x0200
64X	0x3FFC0	0xFFC0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800	0x0400
128X	0x7FF80	0xFF80	0xFFC0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x0800
256X	0xFFF00	0xFF00	0xFF80	0xFFC0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF

呈灰色显示的数值表示截断的部分

与标准转换模式相比，过采样模式下的转换时序不会发生变化：整个过采样序列中，采样时间保持相等。每完成 N 次转换都会提供新数据，等效延迟等于 N x tCONV = N x (tSMPL + tSAR)。各标志的情况如下：

- 每个采样阶段后都会将采样阶段结束标志 (ADC_ISR_EOSMP) 置 1
- 如果过采样结果可用，每完成 N 次转换都会发生转换结束事件 (ADC_ISR_EOC)
- 过采样数据序列完成后（即 N x 序列长度次转换之后），会发生序列结束事件 (ADC_ISR_EOSx)

24.4.8. 校准

ADC 硬件接口模块可以进行直流偏置校正与增益校正。

ADC_AMC 存储的是增益校正系数 AMPcorrection，为 10bit 无符号定点数，ADC_AMC[9]为整数部分， ADC_AMC[8:0]为小数部分。可以表示数值在 1 附近的定点数。

ADC_DC 存储的是 ADC 的直流偏置，通常在校正阶段通过测量 VSS （内部地）得到 ADC 直流偏置数值并存入 FLASH 中，并在系统加载阶段由软件将直流偏置写入 ADC_DC 寄存器中。

记 ADC 输出的数字量为 DADC，DADC 对应的真实值为 D，D0 为编码数制的 0，则

D = Saturation((DADC-D0)*AMPcorrection-DCoffset)

$$AdcValue = (T_0 - 0) * ADC_AMP - OFFSET$$

最终硬件会将进行校正后的 D 存入相应的采样数据寄存器。

假如上溢出为 0x7FF,下溢出为 0x800

24.4.9. 模拟看门狗

模拟看门狗功能常用于对模拟量的自动监测，即将 ADC 转换结果与用户设定的阈值进行比较，并可产生中断。

模拟看门狗可通过编程 ADC_AWDCR 寄存器的 INy（y=0～15）位域来保护多条已选的通道，即 INy 位域置 1 时，相应通道的看门狗将使能。

模拟看门狗支持上阈值和下阈值比较，阈值上限和阈值下限分别通过 ADC_AWDTR 寄存器的 VTH 和 VTL 位域来设置。当 ADC 转换的模拟电压低于阈值下限或高于阈值上限时，模拟看门狗相应标志位会置 1，如果设置了中断使能寄存器 ADC_IER 的相应位域（AWDH、AWDL），将产生中断请求。上阈值和下阈值比较如下所示：


上阈值比较：当转换结果位于 (AWDTR.VTH，2047] 区间内时，ADC_ISR.AWDH 标志位置 1。

下阈值比较：当转换结果位于 [-2047，AWDTR.VTL）区间内时，ADC_ISR.AWDL 标志位置 1。

区间值比较：当转换结果位于 [AWDTR.VTL，AWDTR.VTH）区间内时，ADC_ISR.WDTR 标志位置 1。

模拟看门狗输出的内部硬件信号 ADC_AWD 还可直接连接到 TIM9 和 TIM1 的 ETR 输入，或作为定时器参考信号 OCREF 的清除源，请参考相应定时器章节。

图 24-6 ADC阈值比较示意图



24.4.10. 使用DMA

如果转换速度很快，使用 DMA 可以避免丢失在下一次写入之前就已经存储在 ADC_SQRxRESULTy 寄存器中的数据。此时，所有通道采集的数据均传输到 ADMA_DR 中而非 ADC_SQRxRESULTy。

在使能 DMA 模式的情况下，每完成一个通道转换后，都会产生一个 DMA 请求。这样便可将转换的数据从 ADMA_DR 寄存器传输到用软件选择的目标位置。

尽管如此，如果数据丢失（溢出），则会将 ADC_ISR 寄存器中的 OVR 位置 1 并产生一个中断（如果 OVRIE 使能位已置 1 且 OVREN=0）。随后会禁止 DMA 传输并且不再接受 DMA 请求。在这种情况下，如果产生 DMA 请求，则会中止正在进行的通道转换并忽略之后的触发请求。随后需要将所使用的 DMA 流中的 OVR 标志和 DMAEN 位清零，并重新初始化 DMA 和 ADC，以将需要的转换通道数据传输到正确的存储器单元。只有这样，才能恢复转换并再次使能数据传输。

在 DMA 模式下，当 OVR =1 且 OVREN=0 时，传送完最后一个有效数据后会阻止 DMA 请求，这意味着传输到 RAM 的所有数据均有效。

如果 DLOOPEN 位为 0，则在最后一次 DMA 传输（DMA 控制器的 DMA_SxRTR 寄存器中配置的传输次数）结束后，ADC 不能向 DMA 控制器发出新的 DMA 请求（这可避免产生溢出错误），ADC_CR 中的 DMA 使能位被硬件自动清 0。必须将 ENDMA 位写入 1 才能启动新的传输；如果 DLOOPEN 位为 1，在最后一次 DMA 传输结束后，ADC 能继续向 DMA 控制器发出新的 DMA 请求。

特别注意：如果 OVREN 使能位置 1 则 OVR 标志位可以正常置起和进 OVR 中断，但不会再关闭 DMA 使能也不会阻止 DMA 请求，DMA 将继续搬运数据

使用 DMA 时要将 ADC 从 OVR 状态中恢复，请按以下步骤操作：

1. 重新初始化 DMA（调整目标地址和 NDTR 计数器）
2. 将 ADC_ISR 寄存器中的 ADC OVR 位清零
3. 触发 ADC 以开始转换。

24.4.11. 温度传感器

HC32F401B 内置温度传感器模块，传感器的输出电压随温度变化，设置 ADC1 模块的采样通道为内部温度传感器，通过 ADC1 测量结果可计算得到当前的环境温度。（ADC2 模块不作温度传感器通道）

温度传感器默认处于关闭状态，通过设置控制寄存器 ADC1_CR 的 TSEN 位域为 1，使能温度传感器。

环境温度计算公式如下：

环境温度 = T0 + 0.1815×Vref×(AdcValue – Trim)

其中：

Vref 是当前 ADC 模块的参考电压，取值可为 1.6V 或 VDDA，无 2.4V。

T0 是 8 位的初始校准温度值，默认为25度，表示FT在 25读下测出的温度值为 Trim。

AdcValue 是 ADC 模块测量温度传感器输出电压的 ADC 转换结果,取值范围为 0 ~ 2048。

Trim 是 11 位的校准值，计算时需要从芯片的 FLASH 存储器中读出，其存放地址如下表所示：

表 24-5 ADC 温度器传感器参考值地址

ADC 参考电压	温度传感器参考值存放地址	校准值精度
内部 VDDA	0x1FFF F06C	±3℃
内部 1.6V	0x1FFF F074	±3℃

计算示例如下：

条件 1：Vref=1.6、AdcValue = 0x8CB、Trim = 0x883、T0 = 25

温度 1：25 + 0.1815×1.6×(0x8CB – 0x883) = 45.9℃

通过 ADC 测量环境温度的参考操作流程如下：

步骤 1：设置 SYSCTRL_APB2ENR.ADC 为 1，使能 ADC 配置时钟及工作时钟；

步骤 2：配置 ADC_CR.REF，选择 ADC 的参考电压为内部 1.6V；

步骤 3：配置 ADC_CR. CLK，设置 ADC 的转换速度；

步骤 4：设置 ADC_CR.TSEN 为 1，使能温度传感器；

步骤 5：设置 ADC_SQRxCFR.ENS 为 0x1，选择转换序列x的通道CH0；

步骤 6：设置 ADC_SQRxCFR.CHx 为 0x23，选择待转换的通道为温度传感器的电压输出；

步骤 7：设置 ADC_ICR.EOC 为 0，清除 ADC_ISR.EOC 标志；

步骤 8：设置 ADC_CR.EN 为 1，使能 ADC 模块；

步骤 9：设置 ADC_START.START 为 1，启动 ADC 转换；

步骤 10：等待 ADC_ICR.EOC 变为 1，读取 ADC_RESULT0 寄存器，以获取 ADC 转换结果；

步骤 11：读取 T0 及 Trim，根据公式计算出当前的环境温度

24.4.12. ADC中断

表 24-6 ADC 中断源与中断标志

中断源	中断标志	中断使能	标志清除
转换结果 >= ADC_AWDVTL，且 < ADC_AWDVTH	ADC_ISR.AWDTR	ADC_IER.AWDTR 置 1	ADC_ICR.AWDTR 清 0
转换结果 >= ADC_AWDVTH	ADC_ISR.AWDTH	ADC_IER.AWDTH 置 1	ADC_ICR.AWDTH 清 0
转换结果 < ADC_AWDVTL	ADC_ISR.AWDTL	ADC_IER.AWDTL 置 1	ADC_ICR.AWDTL 清 0
ADC 序列转换完成	ADC_ISR.EOSx	ADC_IER.EOSx 置 1	ADC_ICR.EOSx 清 0
ADC 转换完成	ADC_ISR.EOC	ADC_IER.EOC 置 1	ADC_ICR.EOC 清 0
ADC 触发发生在非空闲状态	ADC_ISR.TRIGERR	ADC_IER.TRIGERR 置 1	ADC_ICR.TRIGERR 清 0

24.5. ADC寄存器列表

ADC 寄存器基地址:

ADC1_BASE: 0x4001 2000

ADC2_BASE: 0x4001 2400

表 24-7 ADC 寄存器列表

寄存器名称	寄存器地址	寄存器描述
ADC_CR	ADC_BASE + 0x00	ADC 控制寄存器 0
ADC_START	ADC_BASE + 0x04	ADC 启动寄存器
ADC_AWDCR0	ADC_BASE + 0x08	ADC 模拟看门狗配置寄存器 0
ADC_AWDVTH	ADC_BASE + 0x0C	ADC 模拟看门狗高阈值寄存器
ADC_AWDVTL	ADC_BASE + 0x10	ADC 模拟看门狗低阈值寄存器
ADC_SQR0TRIGGER	ADC_BASE + 0x14	ADC 序列 0 触发配置寄存器
ADC_SQR0SMPCFR	ADC_BASE + 0x18	ADC 序列 0 采样周期配置寄存器
ADC_SQR0CFR	ADC_BASE + 0x1C	ADC 序列 0 转换序列配置寄存器
ADC_SQR0RESULT0	ADC_BASE + 0x20	ADC 序列 0 转换结果 0 寄存器
ADC_SQR0RESULT1	ADC_BASE + 0x24	ADC 序列 0 转换结果 1 寄存器
ADC_SQR0RESULT2	ADC_BASE + 0x28	ADC 序列 0 转换结果 2 寄存器
ADC_SQR0RESULT3	ADC_BASE + 0x2C	ADC 序列 0 转换结果 3 寄存器
ADC_SQR1TRIGGER	ADC_BASE + 0x30	ADC 序列 1 触发配置寄存器
ADC_SQR1SMPCFR	ADC_BASE + 0x34	ADC 序列 1 采样周期配置寄存器
ADC_SQR1CFR	ADC_BASE + 0x38	ADC 序列 1 转换序列配置寄存器
ADC_SQR1RESULT0	ADC_BASE + 0x3C	ADC 序列 1 转换结果 0 寄存器
ADC_SQR1RESULT1	ADC_BASE + 0x40	ADC 序列 1 转换结果 1 寄存器

ADC_SQR1RESULT2	ADC_BASE + 0x44	ADC 序列 1 转换结果 2 寄存器
ADC_SQR1RESULT3	ADC_BASE + 0x48	ADC 序列 1 转换结果 3 寄存器
ADC_SQR2TRIGGER	ADC_BASE + 0x4C	ADC 序列 2 触发配置寄存器
ADC_SQR2SMPCFR	ADC_BASE + 0x50	ADC 序列 2 采样周期配置寄存器
ADC_SQR2CFR	ADC_BASE + 0x54	ADC 序列 2 转换序列配置寄存器
ADC_SQR2RESULT0	ADC_BASE + 0x58	ADC 序列 2 转换结果 0 寄存器
ADC_SQR2RESULT1	ADC_BASE + 0x5C	ADC 序列 2 转换结果 1 寄存器
ADC_SQR2RESULT2	ADC_BASE + 0x60	ADC 序列 2 转换结果 2 寄存器
ADC_SQR2RESULT3	ADC_BASE + 0x64	ADC 序列 2 转换结果 3 寄存器
ADC_SQR3TRIGGER	ADC_BASE + 0x68	ADC 序列 3 触发配置寄存器
ADC_SQR3SMPCFR	ADC_BASE + 0x6C	ADC 序列 3 采样周期配置寄存器
ADC_SQR3CFR	ADC_BASE + 0x70	ADC 序列 0 转换序列配置寄存器
ADC_SQR3RESULT0	ADC_BASE + 0x74	ADC 序列 3 转换结果 0 寄存器
ADC_SQR3RESULT1	ADC_BASE + 0x78	ADC 序列 3 转换结果 1 寄存器
ADC_SQR3RESULT2	ADC_BASE + 0x7C	ADC 序列 3 转换结果 2 寄存器
ADC_SQR3RESULT3	ADC_BASE + 0x80	ADC 序列 3 转换结果 3 寄存器
ADC_IER	ADC_BASE + 0x84	ADC 中断使能寄存器
ADC_ICR	ADC_BASE + 0x88	ADC 中断标志清除寄存器
ADC_ISR	ADC_BASE + 0x8C	ADC 中断标志寄存器
ADC_DCOFFSET	ADC_BASE + 0x90	ADC 直流偏置寄存器
ADC_AMC	ADC_BASE + 0x94	ADC 增益校准寄存器
ADC_AWDCR1	ADC_BASE + 0x98	ADC 模拟看门狗配置寄存器 1
ADMA_DR	ADC_BASE + 0x9C	ADC DMA 数据寄存器

24.6. ADC寄存器描述

24.6.1. ADC_CR 控制寄存器

偏移地址: 请参见表 24-8 ADC 寄存器列表

复位值: 0x0000 0000

位域	位符号	权限	说明
31	RFU	-	保留位，请保持默认值
30	TROVS	RW	触发过采样 0：所有过采样转换完成只需要一次触发 1：每个通道的每次过采样转换都需要一次触发 注：ADC 转换过程空闲可配
29-26	OVSS	RW	过采样移位 0000：不移位 0001：移 1 位 0010：移 2 位 0011：移 3 位 0100：移 4 位 0101：移 5 位 0110：移 6 位 0111：移 7 位 1000：移 8 位 注：ADC 转换过程空闲可配
25-23	OVSR	RW	过采样率 000:2 001:4 010:8 011:16 100:32 101:64 110:128 111:256 注：ADC 转换过程空闲可配
22	RFU	-	保留位，请保持默认值
21	ROVSE	RW	任意模式过采样使能 0：任意模式过采样禁止 1：任意模式过采样使能 注：ADC 转换过程空闲可配
20-12	RFU	-	保留位，请保持默认值
11	DLOOPEN	RW	DMA 循环模式使能 0：不使用 DMA 循环模式； 1：使用循环 DMA 模式。
10	DMAEN	RW	直接存储器访问模式 (Direct memory access mode) 该位由软件设置和清除。详见 DMA 控制器章节。

			0：不使用 DMA 模式； 1：使用 DMA 模式。
9-6	CLK	RW	ADC 工作时钟配置 0000：PCLK / 2 0001：PCLK / 2 0010：PCLK / 4 0011：PCLK / 8 0100：PCLK / 12 0101：PCLK / 16 0110：PCLK / 24 0111：PCLK / 32 1000：PCLK / 48 1001：PCLK / 64 1010：PCLK / 128
5-4	RANGE	RW	ADC 量程选择 00：1.6V 01：2.4V 10：VDDA 11：保留
3	OVREN	RW	ADMA_DR 溢出使能控制 0：使能 ADMA_DR 溢出控制 1：禁止 ADMA_DR 溢出控制 注意：一旦该位置 1 则 OVR 标志位可以正常置起和进 OVR 中断，但不会再关闭 DMA 使能也不会阻止 DMA 请求，DMA 将继续搬运数据
2	TSEN	RW	内置温度传感器使能控制 0：禁止内置温度传感器 1：使能内置温度传感器
1	INREFEN	RW	内置参考电压使能控制 0：禁止内置参考电压 1：使能内置参考电压
0	EN	RW	ADC 使能控制 0：禁止 ADC 1：使能 ADC

24.6.2. ADC_SQRxTRIGGER 序列x触发配置寄存器(x=0..3)

偏移地址:请参见表 24-8 ADC 寄存器列表

复位值: 0x0000 0000

位域	位符号	权限	说明
31-21	RFU	-	保留位，请保持默认值
20	VC1TRGO	RW	VC1OUT 上升沿触发 ADC 启动 0：禁止 1：使能
19	VC0TRGO	RW	VC0OUT 上升沿触发 ADC 启动 0：禁止 1：使能
18	GPIOTRGO	RW	GPIO 上升沿触发 ADC 启动 0：禁止 1：使能
17	GPIOTRGO	RW	GPIO 下降沿触发 ADC 启动 0：禁止 1：使能
16	TIM10TRGO	RW	TIM10TRGO 信号触发 ADC 启动 0：禁止 1：使能
15	TIM3TRGO	RW	TIM3TRGO 信号触发 ADC 启动 0：禁止 1：使能
14	TIM2TRGO	RW	TIM2TRGO 信号触发 ADC 启动 0：禁止 1：使能
13	TIM9CC4	RW	TIM9 输出比较 CC4 信号触发 ADC 启动 0：禁止 1：使能
12	TIM9CC3	RW	TIM9 输出比较 CC3 信号触发 ADC 启动 0：禁止 1：使能
11	TIM9CC2	RW	TIM9 输出比较 CC2 信号触发 ADC 启动 0：禁止 1：使能
10	TIM9CC1	RW	TIM9 输出比较 CC1 信号触发 ADC 启动 0：禁止 1：使能
9	TIM9TRGO	RW	TIM9TRGO 信号触发 ADC 启动 0：禁止 1：使能
8-7	RFU	-	保留位，请保持默认值

6	TIM1CC4	RW	TIM1 输出比较 CC4 信号触发 ADC 启动 0：禁止 1：使能
5	TIM1CC3	RW	TIM1 输出比较 CC3 信号触发 ADC 启动 0：禁止 1：使能
4	TIM1CC2	RW	TIM1 输出比较 CC2 信号触发 ADC 启动 0：禁止 1：使能
3	TIM1CC1	RW	TIM1 输出比较 CC1 信号触发 ADC 启动 0：禁止 1：使能
2	TIM1TRGO2	RW	TIM1TRGO2 信号触发 ADC 启动 0：禁止 1：使能
1	TIM1TRGO	RW	TIM1TRGO 信号触发 ADC 启动 0：禁止 1：使能
0	ADCSTART	RW	ADCSTART 信号触发 ADC 启动 0：禁止 1：使能

24.6.3. ADC_SQRxSMPCFR 序列x采样周期配置寄存器(x=0..3)

偏移地址:请参见表 24-8 ADC 寄存器列表

复位值: 0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-12	CH3	RW	ADC 序列 x 通道 3 采样时间配置 参见 CH0 位域
11-8	CH2	RW	ADC 序列 x 通道 2 采样时间配置 参见 CH0 位域
7-4	CH1	RW	ADC 序列 x 通道 1 采样时间配置 参见 CH0 位域
3-0	CH0	RW	ADC 序列 x 通道 0 采样时间配置 0000：5 个 ADCCLK 时钟周期　1000：54 个 ADCCLK 时钟周期 0001：7 个 ADCCLK 时钟周期　1001：70 个 ADCCLK 时钟周期 0010：9 个 ADCCLK 时钟周期　1010：102 个 ADCCLK 时钟周期 0011：12 个 ADCCLK 时钟周期　1011：134 个 ADCCLK 时钟周期 0100：18 个 ADCCLK 时钟周期　1100：166 个 ADCCLK 时钟周期 0101：24 个 ADCCLK 时钟周期　1101：198 个 ADCCLK 时钟周期 0110：30 个 ADCCLK 时钟周期　1110：262 个 ADCCLK 时钟周期 0111：42 个 ADCCLK 时钟周期　1111：390 个 ADCCLK 时钟周期 注 ： 转换时间 = 采样时间 + 逐次比较时间(固定 12 个 ADCCLK)。

24.6.4. ADC_SQRxCFR 序列x转换序列配置寄存器 (x=0..3)

偏移地址:请参见表 24-8 ADC 寄存器列表

复位值: 0x0000 0000

位域	位符号	权限	说明
31-27	RFU	-	保留位，请保持默认值
26-24	ENS	RW	待转换的序列配置 000：关闭序列 001：转换 CH0 010：转换 CH0-CH1 011：转换 CH0-CH2 100：转换 CH0-CH3
23-18	CH3	RW	序列 x 待转换通道 3 配置 详见 CH0
17-12	CH2	RW	序列 x 待转换通道 2 配置 详见 CH0
11-6	CH1	RW	序列 x 待转换通道 1 配置 详见 CH0
5-0	CH0	RW	序列 x 待转换通道 0 配置 00 0000：AIN0 00 0001：AIN1 00 0010：AIN2 ... 01 1101：AIN29 10 0001：1.2V 基准电压 10 0010：VDDA/3 10 0011：温度传器 10 0100：DACOUT 10 0101：VSSA 11 0000：FDAyOUT (FDA 输入引脚为 INP0&INN0) 11 0001：FDAyOUT (FDA 输入引脚为 INP1&INN1) 11 0010：FDAyOUT (FDA 输入引脚为 INP2&INN2) 注意：（1）对于 ADC2， 100011 为保留。 （2）对于 ADC1，y=0；对于 ADC2，y=1。

24.6.5. ADC_SQRxRESULTy序列x转换结果y寄存器（x=0..3，y=0..3)

偏移地址：请参见表 24-8 ADC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	RESULT	RO	ADC 转换结果寄存器

注：最高位为补码

24.6.6. ADC_AWDCR0模拟看门狗配置寄存器

偏移地址：请参见表 24-8 ADC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-24	RFU	-	保留位，请保持默认值
23	FDA1OUT	RW	模拟看门狗监测 FDA1OUT 使能控制 0：禁止 1：使能
22	FDA0OUT	RW	模拟看门狗监测 FDA0OUT 使能控制 0：禁止 1：使能
21-20	RFU	-	保留位，请保持默认值
19	TS	RW	模拟看门狗监测 温度传感器 使能控制 0：禁止 1：使能
18	VDD/3	RW	模拟看门狗监测 VDD/3 使能控制 0：禁止 1：使能
17	CORE1V2	RW	模拟看门狗监测 1.2V 基准电压 使能控制 0：禁止 1：使能
16	RFU	-	保留位，请保持默认值
15	IN15	RW	模拟看门狗监测 ADC_IN15 使能控制 0：禁止 1：使能
14	IN14	RW	模拟看门狗监测 ADC_IN14 使能控制 0：禁止 1：使能
13	IN13	RW	模拟看门狗监测 ADC_IN13 使能控制 0：禁止 1：使能
12	IN12	RW	模拟看门狗监测 ADC_IN12 使能控制

			0：禁止 1：使能
11	IN11	RW	模拟看门狗监测 ADC_IN11 使能控制 0：禁止 1：使能
10	IN10	RW	模拟看门狗监测 ADC_IN10 使能控制 0：禁止 1：使能
9	IN9	RW	模拟看门狗监测 ADC_IN9 使能控制 0：禁止 1：使能
8	IN8	RW	模拟看门狗监测 ADC_IN8 使能控制 0：禁止 1：使能
7	IN7	RW	模拟看门狗监测 ADC_IN7 使能控制 0：禁止 1：使能
6	IN6	RW	模拟看门狗监测 ADC_IN6 使能控制 0：禁止 1：使能
5	IN5	RW	模拟看门狗监测 ADC_IN5 使能控制 0：禁止 1：使能
4	IN4	RW	模拟看门狗监测 ADC_IN4 使能控制 0：禁止 1：使能
3	IN3	RW	模拟看门狗监测 ADC_IN3 使能控制 0：禁止 1：使能
2	IN2	RW	模拟看门狗监测 ADC_IN2 使能控制 0：禁止 1：使能
1	IN1	RW	模拟看门狗监测 ADC_IN1 使能控制 0：禁止 1：使能
0	IN0	RW	模拟看门狗监测 ADC_IN0 使能控制 0：禁止 1：使能

24.6.7. ADC_AWDCR1模拟看门狗配置寄存器

偏移地址: 请参见表 24-8 ADC 寄存器列表

复位值: 0x0000 0000

位域	位符号	权限	说明
31-14	RFU	-	保留位，请保持默认值
13	IN29	RW	模拟看门狗监测 ADC_IN29 使能控制 0：禁止 1：使能
12	IN28	RW	模拟看门狗监测 ADC_IN28 使能控制 0：禁止 1：使能
11	IN27	RW	模拟看门狗监测 ADC_IN27 使能控制 0：禁止 1：使能
10	IN26	RW	模拟看门狗监测 ADC_IN26 使能控制 0：禁止 1：使能
9	IN25	RW	模拟看门狗监测 ADC_IN25 使能控制 0：禁止 1：使能
8	IN24	RW	模拟看门狗监测 ADC_IN24 使能控制 0：禁止 1：使能
7	IN23	RW	模拟看门狗监测 ADC_IN23 使能控制 0：禁止 1：使能
6	IN22	RW	模拟看门狗监测 ADC_IN22 使能控制 0：禁止 1：使能
5	IN21	RW	模拟看门狗监测 ADC_IN21 使能控制 0：禁止 1：使能
4	IN20	RW	模拟看门狗监测 ADC_IN20 使能控制 0：禁止 1：使能
3	IN19	RW	模拟看门狗监测 ADC_IN19 使能控制 0：禁止 1：使能
2	IN18	RW	模拟看门狗监测 ADC_IN18 使能控制 0：禁止 1：使能
1	IN17	RW	模拟看门狗监测 ADC_IN17 使能控制

			0：禁止 1：使能
0	IN16	RW	模拟看门狗监测 ADC_IN16 使能控制 0：禁止 1：使能

24.6.8. ADC_AWDVTH 模拟看门狗高阈值寄存器

偏移地址：请参见表 24-8 ADC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
11-0	VTH	RW	模拟看门狗检测高阈值

注：该寄存器 BIT11 位为补码

24.6.9. ADC_AWDVTL 模拟看门狗低阈值寄存器

偏移地址：请参见表 24-8 ADC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
11-0	VTL	RW	模拟看门狗检测低阈值

注：该寄存器 BIT11 位为补码

24.6.10. ADC_START 启动寄存器

偏移地址：请参见表 24-8 ADC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	START	RW1	ADC 启动转换控制 0：停止 ADC 转换 1：启动 ADC 转换 注：启动后硬件自动清零

24.6.11. ADC_IER 中断使能寄存器

偏移地址: 请参见表 24-8 ADC 寄存器列表

复位值: 0x0000 0000

位域	位符号	权限	说明
31-11	RFU	-	保留位，请保持默认值
10	OVRIE	RW	溢出中断使能控制 0：禁止 1：使能
9	EOSMPIE	RW	采样结束中断使能控制 0：禁止 1：使能
8	TRIGERRIE	RW	ADC 触发发生在非空闲状态中断使能控制 0：禁止 1：使能
7	AWDTRIE	RW	模拟看门狗区间中断使能控制 0：禁止 1：使能
6	AWDTHIE	RW	模拟看门上阈值中断使能控制 0：禁止 1：使能
5	AWDTLIE	RW	模拟看门狗下阈值中断使能控制 0：禁止 1：使能
4	EOS3IE	RW	序列 3 转换完成中断使能控制 0：禁止 1：使能
3	EOS2IE	RW	序列 2 转换完成中断使能控制 0：禁止 1：使能
2	EOS1IE	RW	序列 1 转换完成中断使能控制 0：禁止 1：使能
1	EOS0IE	RW	序列 0 转换完成中断使能控制 0：禁止 1：使能
0	EOCIE	RW	单次转换完成中断使能控制 0：禁止 1：使能

24.6.12. ADC_ISR 中断标志寄存器

偏移地址: 请参见表 24-8 ADC 寄存器列表

复位值: 0x0000 0000

位域	位符号	权限	说明
31-11	RFU	-	保留位，请保持默认值
10	OVR	RO	溢出标志 数据丢失时，硬件将该位置 1。由软件清零。溢出检测仅在 DMA =1 时使能。 0：未发生溢出 1：发生溢出
9	EOSMP	RO	采样结束标志 在转换过程中，当采样阶段结束时该位由硬件置 1。 0：采样阶段未结束（或标志事件已通过软件确认并清零） 1：采样阶段已结束
8	TRIGERR	RO	ADC 触发发生在非空闲状态中断标志 0：ADC 触发未发生在非空闲状态 1：ADC 触发发生在非空闲状态
7	WDTR	RO	模拟看门狗区间标志 0：转换结果位于[ADC_VTL ，ADC_VTH) 区间外 1：转换结果位于[ADC_VTL ，ADC_VTH) 区间内
6	WDTH	RO	模拟看门狗上阈值标志 0：转换结果位于 [ADC_VTH ， 2047) 区间外 1：转换结果位于 [ADC_VTH ， 2047) 区间内
5	WDTL	RO	模拟看门狗下阈值标志 0：转换结果位于 [-2047 ， ADC_VTL) 区间外 1：转换结果位于 [-2047 ， ADC_VTL) 区间内
4	EOS3	RO	序列 3 转换完成标志 0：序列 3 转换未完成 1：序列 3 转换已完成
3	EOS2	RO	序列 2 转换完成标志 0：序列 2 转换未完成 1：序列 2 转换已完成
2	EOS1	RO	序列 1 转换完成标志 0：序列 1 转换未完成 1：序列 1 转换已完成
1	EOS0	RO	序列 0 转换完成标志 0：序列 0 转换未完成 1：序列 0 转换已完成
0	EOC	RO	转换完成标志 0：一次 ADC 转换未完成 1：一次 ADC 转换已完成

24.6.13. ADC_ICR 中断标志清除寄存器

偏移地址: 请参见表 24-8 ADC 寄存器列表

复位值: 0x0000 07FF

位域	位符号	权限	说明
31-11	RFU	-	保留位，请保持默认值
10	OVRCLR	R1W0	溢出标志清 0 W0：清除 ISR 寄存器中的相应标志 W1：无功能
9	EOSMPCLR	R1W0	采样结束标志清 0 控制 在转换过程中，当采样阶段结束时该位由硬件置 1。通过软件将该位编程为“0”，可将 EOSMP 清零。 W0：清除 ISR 寄存器中的相应标志 W1：无功能
8	TRIGERRCLR	R1W0	ADC 触发发生在非空闲状态中断标志清 0 控制 W0：清除 ISR 寄存器中的相应标志 W1：无功能
7	WDTRCLR	R1W0	模拟看门狗区间标志清 0 控制 W0：清除 ISR 寄存器中的相应标志 W1：无功能
6	WDTHCLR	R1W0	模拟看门狗上阈值标志清 0 控制 W0：清除 ISR 寄存器中的相应标志 W1：无功能
5	WDTLCLR	R1W0	模拟看门狗下阈值标志清 0 控制 W0：清除 ISR 寄存器中的相应标志 W1：无功能
4	EOS3CLR	R1W0	序列 3 转换完成标志清 0 控制 W0：清除 ISR 寄存器中的相应标志 W1：无功能
3	EOS2CLR	R1W0	序列 2 转换完成标志清 0 控制 W0：清除 ISR 寄存器中的相应标志 W1：无功能
2	EOS1CLR	R1W0	序列 1 转换完成标志清 0 控制 W0：清除 ISR 寄存器中的相应标志 W1：无功能
1	EOS0CLR	R1W0	序列 0 转换完成标志清 0 控制 W0：清除 ISR 寄存器中的相应标志 W1：无功能
0	EOCCLR	R1W0	转换完成标志清 0 控制 W0：清除 ISR 寄存器中的相应标志 W1：无功能

24.6.14. ADC_DCOFFSET 直流偏置寄存器

偏移地址：请参见表 24-8 ADC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-0	DCOFFSET	RW	采样电路增益直流偏置

注：该寄存器 BIT7 位为补码

24.6.15. ADC_AMC 增益校准寄存器

偏移地址：请参见表 24-8 ADC 寄存器列表

复位值：0x0000 0200

位域	位符号	权限	说明
31-10	RFU	-	保留位，请保持默认值
9-0	AMC	RW	ADC 采样电路增益校正

24.6.16. ADMA_DR数据寄存器

偏移地址：请参见表 24-8 ADC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	RESULT	RO	ADC 转换结果寄存器

注意：仅当开启 DMA 功能时存放通道转换的数据

25. 数模转换器（DAC）

25.1. 概述


芯片包含有 1 个 10 位的数模转换器 DAC，它们可以输出到 ADC、模拟电压比较器 VCx 和运算放大器 OP 内部。

25.2. 主要特性

- 1 个 DAC 转换器
- 10 位的数模转换分辨率
- 内置 1.2V 与 3.0V 参考电压

25.3. 功能框图

图 25-1 DAC 功能框图



25.4. 功能描述

25.4.1. DAC转换

一旦 DAC_CR 寄存器的"EN"位被置 1，DAC 使能。

DAC 上电延迟一段时间后、待参考源处于稳定状态，转换 DAC_DR 寄存器位中的数据，经过一段设置时间后，DAC 转换完成。

通过清除 DAC_CR 寄存器的"EN"位可以停止转换，并将 DAC 置于断电模式，在该模式，DAC 几乎不耗电。

25.4.2. DAC 转换

一个 10 bit 的符号位”DATA[9:0]”用于配置 DAC 数据，取值范围为 0~255。

DACOUT=(DAC_DR/1024)*DAC_CR.REF

25.4.3. DMA 请求

如果 DMAENx 位置'1'，一旦有外部触发(而不是软件触发)发生，则产生一个 DMA 请求，然后

数据被传送到 DAC_DR 寄存器进行转换。

DAC 的 DMA 请求不会累计，因此如果第 2 个外部触发发生在响应第 1 个外部触发的时候，则不处理第 2 个 DMA 请求。

25.5. DAC寄存器列表

DAC1 基地址：DCA_BASE = 0x4000 7400

表 25-1 DAC寄存器列表

寄存器名称	寄存器地址	寄存器描述
DAC_CR	DAC_BASE + 0x00	DAC 控制寄存器
DAC_DR	DAC_BASE + 0x04	DAC 数据寄存器

25.6. DAC寄存器描述

25.6.1. DAC_CR 控制寄存器

偏移地址:表 25-1 DAC 寄存器列表

复位值: 0x0000 0000

位域	位符号	权限	说明
31-4	RFU	-	保留位，请保持默认值
8	DMAEN	RW	DMA 使能 0：禁止 DAC 通道 DMA 模式 1：使能 DAC 通道 DMA 模式
7-5	TSEL	RW	DAC DMA 触发选择器 000：定时器 6 TRGO 事件 001：定时器 1 TRGO 事件 010：定时器 7 TRGO 事件 011：定时器 5 TRGO 事件 100：定时器 2 TRGO 事件 101：定时器 4 TRGO 事件 110：外部中断线 9
4	RFU	-	保留位，请保持默认值
3	OUT	RW	DAC 信号是否输出到 IO 0：失能 DAC 信号输出到 IO 1：使能 DAC 信号输出到 IO
2-1	RFU	-	保留位，请保持默认值
1	REF	RW	DAC 参考电压选择寄存器 2 0：1.2V 1：3.0V
0	EN	RW	DAC 模块电源控制位 0：关闭 DAC 电源 1：打开 DAC 电源

25.6.2. DAC_DR 数据寄存器

偏移地址: 表 25-1 DAC 寄存器列表

复位值: 0x0000 0000

位域	位符号	权限	说明
31-10	RFU	-	保留位，请保持默认值
9-0	DATA	RW	DAC 数据寄存器 DACOUT=(DAC_DR/1024)*DAC_CR.REF

26. 全差分运算放大器（FDA）

26.1. 概述

芯片集成 2 路输入输出轨到轨全差分运算放大器(FDA)，内置反馈电阻，外部引脚上需串联一个电阻到信号源。反馈电阻的阻值可通过寄存器设置，以实现不同的放大倍数。 输出可连接到内部 ADC。


26.2. 主要特性

- 轨到轨输入和输出电压范围
- 低输入偏置电流
- 低输入失调电压
- 20 MHz 增益带宽积
- 高压摆率

26.3. 功能描述

26.3.1. 功能框图

图 26-1 FDA功能框图



FDAx_INP 和 FDAx_INN 需要放置外围电阻 R0，且接到 FDAx_INP 和 FDAx_INN 的两个电阻阻值必须相等，最终的放大倍数为 R2/(R1+R0)。

对于 MOS 管电阻直接采样的应用，由于 MOS 下管关断、上管导通时信号会升高到数十 V 的电源电压，为减小此时往芯片引脚里流入的电流，建议接>20kΩ 的外部电阻。

对于分流电阻采样的应用，建议接 100Ω~2KΩ 的外部电阻。可以在 FDAx_INP 和 FDAx_INN 之间串联信号滤波电容 C0，和 R0 形成一阶 RC 滤波电路。R0 的具体阻值可根据 R0*C0 的滤波常数而定。如果信号上噪声较小不需要滤波、或者信号需要很大的带宽（较快的响应速度），则 C0 可以不加。

放大器可通过设置 FDA_CR.OUT 选择将 3 路放大器中的某一路输出信号通过 BUFFER 送至管脚口进行测量和应用。因为有 BUFFER 存在，在运放正常工作模式

下也可以选择送一路运放输出信号出来。

26.4. 寄存器列表

FDA 寄存器基地址请参见:

FDA0_BASE: 0x4001 4C00

FDA1_BASE: 0x4001 5000

表 26-1 FDA寄存器列表

寄存器名称	寄存器地址	寄存器描述
FDA_CR	FDA_BASE + 0x00	FDA 控制寄存器
FDA_CAILCFG	FDA_BASE + 0x04	FDA 校准配置寄存器

26.5. 寄存器描述

26.5.1. FDA控制寄存器 (FDA_CR)

地址：请参见表 26-1 FDA 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15	OUT	RW	使能 FDAOUT 端口连接控制。 0：不连通到 FDAOUT 引脚 1：连通到 FDAOUT 引脚
14-13	INPUTSEL	RW	FDA0 输入引脚选择 00：INP0&INN0 01：INP1&INN1 10：INP2&INN2 11：INP2&INN2
12	CTRL	RW	FDA 输入信号控制选择 0：FDA 1：ADC
11-8	RFU	-	保留位，请保持默认值
7-6	CKD	RW	运放反馈电阻 00: 200k:10k 01: 190k:20k 10: 180k:30k 11: 170k:40k
5-1	RFU	-	保留位，请保持默认值
0	EN	RW	FDA 模块使能位 0：关闭 FDA 1：打开 FDA

26.5.2. FDA校准配置寄存器(FDA_CAILCFG)

地址：请参见表 26-1 FDA 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-7	RFU	-	保留位，请保持默认值
5	CALOV	RO	FDA 校准完成标志位
4	FIN	RW	FDA 输入浮空 0：FDA 输入端连接到引脚 1：FDA 输入端不连接到引脚
3-1	TRIM	RW	FDA 输入失调电压校准值
0	TRIMEN	RW	FDA 输入失调电压校准控制位

失调校准步骤：

步骤 1：使能 FIN & TRIMEN ，FDA 进入失调电压校准模式

步骤 2：设置 TRIM = 0，读取 CALOV 标志位

步骤 3：使 TRIM = TRIM + 1，延时 2ms 后读取 CALOV 标志位，直到 CALOV 标志位发生翻转，记录此时 TRIM 的值 VAnOS1

步骤 4：设置 TRIM=7，读取 CALOV 标志位

步骤 5：使 TRIM = TRIM - 1，延时 2ms 后读取 OPAIF 标志位，直到 OPAIF 标志位发生翻转，记录此时 TRIM 的值 VAnOS2

步骤 6：将 VAnOS=(VAnOS1+ VAnOS2) / 2 写入 TRIM，此时失调校准完成，如 VAnOS 不是整数，舍弃小数.

27. 模拟电压比较器（VC）

27.1. 概述

HC32F401B 内部集成 3 个模拟电压比较器（VC），用于比较两路模拟输入电压，并将比较结果从引脚输出。电压比较器的正负端既支持 4 路外部模拟输入，又支持内部 1/3 VDDA、DAC，内部温度传感器等电压参考。比较结果输出具有滤波功能、迟滞窗口功能，BLANK 窗口功能，以及极性选择。支持比较中断，可用于低功耗模式下唤醒 MCU。


27.2. 主要特性

- 三路的模拟电压比较器 VC0、VC1、VC2
- 多达 5 路外部模拟信号输入
- 7 路片内模拟输入信号
  - DAC 输出电压
  - 内置温度传感器输出电压
  - 1/3 VDDA
  - 1.2V 内核电压基准源
  - VCx_MID
- 可选择输出极性
- 支持迟滞窗口比较功能
- 可编程的滤波器和滤波时间
- BLANK 窗口功能
- 3 种中断触发方式，可组合使用
  - 高电平触发
  - 上升沿触发
  - 下降沿触发
- 支持低功耗模式下运行，中断唤醒 MCU

27.3. 功能描述

27.3.1. 功能框图

图 27-1 VC 功能框图



VC0、VC1、VC2 的正负端输入选择，由控制寄存器 VCx_CR0 的 INP、INN 位域选择，如下表所示：

表 27-1 VC 正负端输入信号配置

VCx_CR0.INP	VCx 正端输入信号	VCx_CR0.INN	VCx 负端输入信号
000	VCx_CH0	0000	VCx_CH0
001	VCx_CH1	0001	VCx_CH1
010	VCx_CH2	0010	VCx_CH2
011	VCx_CH3	0011	VCx_CH3
100	VCx_CH4	0100	VCx_CH4
101	DAC 输出电压	0101	DAC 输出电压
110	FDA_INP	0110	1.2V 电压基准源
111	FDA_OUTP	0111	1/3 VDDA 电源电压
-	-	1000	内置温度传感器输出电压
		1001	VCx_MID

27.3.2. 输入输出引脚

模拟电压比较器支持 5 路外部模拟信号输入，用户必须将对应 GPIO 端口配置为模拟功能（GPIOx_ANALOG.PINy = 1）。 模拟电压比较器支持将比较结果从引脚输出，用户必须将对应 GPIO 端口配置为数字输出，同时选择功能复用。

27.3.3. 延迟/响应时间

设置控制寄存器 VCx_CR0 的 EN 位域为 1，使能 VC 模块。

从 VC 使能或 VC 的正负两端输入电压变化，到电压比较器输出正确比较结果的时间，被定义为比较器的延迟响应时间。延迟 / 响应时间由控制寄存器 VCx_CR0 的 RESP 位域配置，响应时间越短，VC 模块的功耗越大。

27.3.4. 极性选择

电压比较器 VC0、VC1、VC2 的输出信号的极性，由控制寄存器 VCx_CR0 的 POL 位域设置：

- POL 为 1，VCx_OUTP 信号与 VCx_OUTA 信号极性相反，即正端大于负端时 VCx 输出低电平
- POL 为 0，VCx_OUTP 信号与 VCx_OUTA 信号极性相同，即正端大于负端时 VCx 输出高电平

27.3.5. 数字滤波

电压比较器内置的数字滤波器，用于对电压比较器的输出信号进行数字滤波，用户可使用滤波功能过滤系统噪声，比如马达停止时的大电流噪声等，避免比较器的噪声输出引起系统的误动作。

数字滤波器的时钟由控制寄存器 VCx_CR1 的 FLTCLK 位域选择：

- FLTCLK 为 1，使用 PCLK 作为滤波时钟
- FLTCLK 为 0，使用 LSI 振荡器时钟作为滤波时钟

数字滤波器的滤波宽度由控制寄存器 VCx_CR1 的 FLTTIME 位域选择，滤除宽度


小于一定时钟周期的信号，有 8 级滤波宽度可选择。

电压比较器经数字滤波后的输出电平，可通过状态寄存器 VCx_SR 的 FLTV 位域读出。

当用户设置了 VCx_OUT 引脚为数字输出，且选择 VC 比较输出的复用功能时，VCx_OUT 引脚将输出电压比较器经数字滤波后的输出电平。

VC 的滤波响应波形，如下图所示：

图 27-2 VC 滤波响应时间



电压比较器的输出可以作为高级定时器 (ATIM) 的刹车输入或 OCREF_CLR 输入。此功能通常应用于电机保护场合。

27.3.6. 窗口比较功能

模拟电压比较器支持窗口比较功能，可将 VC0 和 VC1 的比较结果进行异或操作后输出，由控制寄存器 VCx_CR0 的 WINDOW 位域使能。

WINDOW 为 1 时，VCx_OUTW 信号为 VC0_OUTP 信号与 VC1_OUTP 信号的异或值；

WINDOW 为 0 时，VCx_OUTW 信号与 VCx_OUTP 信号电平相同。

27.3.7. BLANK窗口功能


在保持 VCx 模块工作的同时，如果想暂时停止电压比较功能，或者为避免某些应用系统（比如电机控制）中，被监测信号短时间的合理波动造成电压比较器的输出电平发生不必要的翻转，本芯片的电压比较器增加了 BLANK 窗口功能，即，当指定的外部触发条件启动 BLANK 窗口时，在设定的 BLANK 窗口期内，不进行电压比较，电压比较器输出设定的高或低电平。BLANK 窗口期之后，电压比较器恢复正常工作。如下表所示：

表 27-2 BLANK 窗口持续时间配置

VCx_CR1.BLANKFLT	BLANK 窗口 PCLK 时钟个数
000	4
001	8
010	16
011	32
100	64
101	128
110	256
111	512

BLANK 窗口持续期间电压比较器的输出电平由控制寄存器 VCx_CR1 的 BLANKLVL 位域进行设置，BLANKLVL 为 0 输出低电平，BLANKLVL 为 1 则输出高电平。

BLANK 窗口的触发启动条件，由控制寄存器 VCx_CR1 的 BLANKCH1、BLANKCH2、BLANKCH3、BLANKCH4、 BLANKCH5、BLANKCH6 位域配置，分别由 ATIM 的 OC1REFC、OC2REFC、OC3REFC、OC4REFC、OC5REFC、 OC6REFC 上升沿触发启动 BLANK 窗口。



27.4. VC中断

HC32F401B 的电压比较器支持在低功耗模式下工作，比较中断可将芯片从低功耗模式下唤醒。

设置控制寄存器 VCx_CR0 的 IE 位域为 1，使能 VCx 中断，产生中断时状态寄存器 VCx_SR 的中断标志位 INTF 会被硬件置 1，用户可以向 INTF 位写 0，清除中断标志。

设置控制寄存器 VCx_CR1 的 HIGHIE、RISEIE、FALLIE 位域，可选择不同的中断触发方式：

- HIGHIE 为 1，VCx_OUT 输出信号高电平触发中断
- RISEIE 为 1，VCx_OUT 输出信号上升沿触发中断
- FALLIE 为 1，VCx_OUT 输出信号下降沿触发中断

27.5. 编程示例

在此示例中，使用数字滤波功能，并配置比较中断，配置方法如下所示：

1. 配置 VCx_CR0.INP，选择正端待监测的电压来源；
2. 配置 VCx_CR0.INN，选择负端待监测的电压来源；
3. 配置 VCx_CR1.FLTTIME，选择滤波时间；
4. 配置 VCx_CR1.FLTCLK，选择滤波时钟；
5. 配置 VCx_CR1.FLTEN 为 1，使能 VCx 滤波；
6. 设置 VCx_CR1 寄存器的 HIGHIE、RISEIE、FALLIE 为 1，选择中断触发方式；
7. 设置 VCx_CR0.IE 为 1，使能 VCx 中断；
8. 设置 VCx_CR0.EN 为 1，使能 VCx；
9. 在 VC 模块初始化和中断程序中，对对 VCx_SR 的 INTF 位写入 0 清除中断标志后，允许 VCx 中断的产生。

27.6. VC寄存器列表

VCx 寄存器基地址：

VC0_BASE: 0x4001 5400

VC1_BASE: 0x4001 5800

VC2_BASE: 0x4001 5C00

表 27-3 VC 寄存器列表

寄存器名称	寄存器地址	寄存器描述
VCx_CR0	VCx_BASE+0x00	控制寄存器 0
VCx_CR1	VCx_BASE+0x04	控制寄存器 1
VCx_SR	VCx_BASE+0x08	状态寄存器

27.7. VC寄存器描述

27.7.1. VCx_CR0 控制寄存器 0

地址：请参见表 27-3 VC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
13	INP[3]	RW	VCx 正端输入信号配置高位
12-9	INN	RW	VCx 负端输入信号设置 0000：VCx_CH0 0001：VCx_CH1 0010：VCx_CH2 0011：VCx_CH3 0100：VCx_CH4 0101：DAC 输出电压 0110：1.2V 内核电压基准源 0111：1/3 VDDA 电源电压 1000：内置温度传感器输出电压 注：需使能 ADC_CR.TSEN 1001：VCx_MID 其他：保留 注：VCx_MID 电压等于 VCx_CH0，VCx_CH1，VCx_CH2 输入电压之和除以三 注：配置 ADC_CR 寄存器，需先使能 ADC 外设时钟
8-6	INP[2:0]	RW	VCx 正端输入信号配置 0000：VCx_CH0 0001：VCx_CH1 0010：VCx_CH2 0011：VCx_CH3 0100：VCx_CH4 0101：DAC 输出电压

			0110：FDA0_INP 0111：FDA0_OUTP 1000：FDA1_INP 1001：FDA1_OUTP
5	WINDOW	RW	窗口比较功能配置 0：禁止窗口功能，VCx_OUTW 信号等于 VCx_OUTP 信号 1：使能窗口功能，VCx_OUTW 信号等于 VC1_OUTP 信号与 VC2_OUTP 信号的异或值 注意：VC0 无此功能
4	POL	RW	窗口比较功能配置 0：正端大于负端时 VCx 输出高电平 1：正端大于负端时 VCx 输出低电平
3	IE	RW	VCx 中断使能配置 0：禁止 1：使能
2	HYS	RW	VCx 迟滞窗口配置 0：没有迟滞 1： 高速响应时迟滞窗口大约 20mV 低速响应时迟滞窗口大约 51mV
1	RESP	RW	VCx 响应速度配置 0：低速 1：高速 注：响应速度越快，功耗越大
0	EN	RW	VCx 使能控制 0：禁止 1：使能

27.7.2. VCx_CR1 控制寄存器 1

地址：请参见表 27-3 VC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-18	RFU	-	保留位，请保持默认值
17	BLANKLVL	RW	BLANK 窗口持续期间输出电平配置 0：输出低电平 1：输出高电平
16-14	BLANKTIME	RW	BLANK 窗口持续时间配置： $2^{(BLANKTIME+2)}$ 个 PCLK 周期 注：TIM1&8 的 OC1REFC、OC2REFC、OC3REFC、OC4REFC 任意一个上升沿都会触发启动 BLANK 窗口，在 BLANK 窗口持续时间内，不进行电压比较。
13-12	RFU	-	保留位，请保持默认值
11	BLANKCH4	RW	ATIM_OC4REFC 上升沿触发 VCx 启动 BLANK 窗口配

			置 0：禁止 1：使能
10	BLANKCH3	RW	ATIM_OC3REFC 上升沿触发 VCx 启动 BLANK 窗口配置 0：禁止 1：使能
9	BLANKCH2	RW	ATIM_OC2REFC 上升沿触发 VCx 启动 BLANK 窗口配置 0：禁止 1：使能
8	BLANKCH1	RW	ATIM_OC1REFC 上升沿触发 VCx 启动 BLANK 窗口配置 0：禁止 1：使能
7	HIGHIE	RW	VCx 输出信号高电平触发中断使能 0：禁止 1：使能
6	RISEIE	RW	VCx 输出信号上升沿触发中断使能 0：禁止 1：使能
5	FALLIE	RW	VCx 输出信号下降沿触发中断使能 0：禁止 1：使能
4	FLTCLK	RW	数字滤波模块滤波时钟设置 0：LSI 1：PCLK
3-0	FLTTIME	RW	数字滤波模块滤波时间配置 0000：无滤波，直接输出 0001：$f_{SAMPLING}=f_{FLTCLK}/1$，N=2 0010：$f_{SAMPLING}=f_{FLTCLK}/1$，N=4 0011：$f_{SAMPLING}=f_{FLTCLK}/1$，N=8 0100：$f_{SAMPLING}=f_{FLTCLK}/2$，N=6 0101：$f_{SAMPLING}=f_{FLTCLK}/2$，N=8 0110：$f_{SAMPLING}=f_{FLTCLK}/4$，N=6 0111：$f_{SAMPLING}=f_{FLTCLK}/4$，N=8 1000：$f_{SAMPLING}=f_{FLTCLK}/8$，N=6 1001：$f_{SAMPLING}=f_{FLTCLK}/8$，N=8 1010：$f_{SAMPLING}=f_{FLTCLK}/16$，N=5 1011：$f_{SAMPLING}=f_{FLTCLK}/16$，N=6 1100：$f_{SAMPLING}=f_{FLTCLK}/16$，N=8 1101：$f_{SAMPLING}=f_{FLTCLK}/32$，N=5 1110：$f_{SAMPLING}=f_{FLTCLK}/32$，N=6 1111：$f_{SAMPLING}=f_{FLTCLK}/32$，N=8

			时钟分频，然后计数 N 次，N 次都是同样的电平，则输出该电平，否则保持原样。

27.7.3. VCx_SR 状态寄存器

地址：请参见表 27-3 VC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-2	RFU	-	保留位，请保持默认值
1	FLTV	RO	数字滤波器输出的电平值 0：数字滤波器输出低电平 1：数字滤波器输出高电平
0	INTF	RW0	中断标志 R0：未发生 VC 中断 R1：已发生 VC 中断 W0：清除 VC 中断标志 W1：无功能


28. 矩阵运算单元（MOU）

28.1. 简介


该模块实现 C[m,n]=A[m,k] *B[k,n] 的矩阵运算,矩阵硬件计算单元采用 32 字节*32 字节大小的乘加运算。同时支持一维卷积运算。

28.1.1. 功能框图

图 28-1 MOU功能框图




28.1.2. 乘加单元框图



28.1.3. 矩阵状态机

图 28-2 MOU状态机



28.2. 主要特性

- 3 个中断标志位，在得到 C 矩阵每个点、每一行或完成整个计算后可触发中断。
- 流水线实现 A、B 矩阵数据并行读取，一次分别取 4 个字节，同时进行乘加运算。
- 软件可配置 A、B 矩阵元素为有符号数或无符号数。
- 矩阵 A、B 的元素均为 8bit，有符号数的第八位为符号位，无符号数八位有效数据。
- 矩阵 C 元素为 32bit，有符号数最高位为符号位，无符号数三十二位有效数据
- 矩阵 C 可设置初始值（偏置）。
- 卷积模式下支持按单个字节计算。

28.3. 编程示例

矩阵运算举例：

C[501,13]=A[501,324] *B[324,13]，A 矩阵的数是无符号，B 矩阵的数是有符号

MOU_CR.MODE=0（矩阵模式）

MAC_MR=501

MAC_KR=324 (软件必须保证 MAC_KR 为 4 字节的整数倍）

MAC_NR=13

INT=324/32=10

MOD=324%32=4

每产生 C 矩阵的一个点的过程：

A 矩阵每次 DMA 搬运 32 个字节，共搬运 INT（10）次

最后一次 DMA 搬运 MOD（4）个字节。

B 矩阵每次 DMA 搬运 32 个字节，共搬运 INT（10）次

最后一次 DMA 搬运 MOD（4）个字节。

A、B 矩阵 DMA 每搬运一次后，进行矩阵运算，并且把计算结果保存下来。和下次的结果相加。

总共产生 501*13 个点

卷积运算举例：

W=12，IN=2000，OUT=1998，STRIDE=4,COUNT=1998，数有无符号与矩阵运算配置相同。

MOU_CR.MODE=1（卷积模式）

MAC_MR=1

MAC_KR=12 (软件必须保证 MAC_KR 为 4 字节的整数倍）

MAC_NR=1

MAC_STRIDE=4(软件必须保证 MAC_STRIDE 为 4 字节的整数倍）

MAC_COUNT=1998

计算过程：

1. 先把 12byte 数据放入 A 矩阵内存，2000byte 个数据 B 矩阵
2. A，B 首地址分别为 0
3. A，B 相应的 12byte 数据两两相乘，并相加，得到一个子，存入 C 矩阵内存。产生点完成运算完成标志。
4. 根据相应的 stride，B 矩阵地址移位 stride 个字节，重复 3 的工作
5. 根据 COUNT（1998）值，重复 3，4 的工作，最后产生行完成运算完成标志。即得到 1998 个子的 C 矩阵内存数据。

28.4. MOU寄存器列表

MOU 寄存器基地址：MOU_BASE:0x5006 1000

表 28-1 MOU寄存器列表

寄存器名称	寄存器偏移地址	寄存器描述
MOU_CR	MOU_BASE + 0x00	MOU 控制寄存器
MOU_SR	MOU_BASE + 0x04	MOU 状态寄存器
MOU_ADDRA	MOU_BASE + 0x08	MOU 矩阵 A 地址寄存器
MOU_ADDRB	MOU_BASE + 0x0C	MOU 矩阵 B 地址寄存器
MOU_ADDRC	MOU_BASE + 0x10	MOU 矩阵 C 地址寄存器
MOU_MR	MOU_BASE + 0x14	MAC 参数 M 寄存器
MOU_KR	MOU_BASE + 0x18	MOU 参数 K 寄存器
MOU_NR	MOU_BASE + 0x1C	MOU 参数 N 寄存器
MOU_MAR	MOU_BASE + 0x20	MOU 乘加结果寄存器
MOU_STRIDE	MOU_BASE + 0x24	MOU 卷积运算的步长
MOU_COUNT	MOU_BASE + 0x28	MOU 卷积运算的次数

28.4.1. MOU控制寄存器 (MOU_CR)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-15	RFU	-	保留位，请保持默认值
14	**PCCIE**	RW	点计算完成中断使能（point calculation complete interrupt enable） 0：禁止 PCC 中断 1：使能 PCC 中断
13	**RCCIE**	RW	行计算完成中断使能（row calculation complete interrupt enable） 0：禁止 RCC 中断 1：使能 RCC 中断
12	**FCCIE**	RW	帧计算完成中断使能（frame calculation complete interrupt enable） 0：禁止 FCC 中断 1：使能 FCC 中断
11-7	RFU	-	保留位，请保持默认值
6	**BIAS**	RW	偏置使能 0：C = A × B 1：C = A × B + X X 为矩阵 C 的初始矩阵，存储在 SRAM_C 中，计算过程中 MOU 会将计算得到的矩阵 C 的数据与矩阵 X 的数据相加，然后存回 SRAM_C 的对应地址。 注：该位仅矩阵模式（MODE=0）下有效。 注：K=4 时无法使用该功能。
5	**UNIT**	RW	运算单位 0：字。以字为单位从存储器读取数据并计算。 1：字节。以字节为单位从存储器读取数据并计算。 注：该位仅卷积模式（MODE=1）下有效。
4	**MODE**	RW	运算模式 0：矩阵运算 1：卷积运算
3	**PAUSE**	RW	计算暂停 0：计算照常进行。 1：停止计算，软件清零后恢复计算。
2	**TYPEA**	RW	矩阵 A 有符号数属性 0：矩阵 A 的元素为无符号数。 1：矩阵 A 的元素为有符号数。
1	**TYPEB**	RW	矩阵 B 有符号数属性 0：矩阵 B 的元素为无符号数。 1：矩阵 B 的元素为有符号数。

0	**START**	RW	运算开始位 0：停止 1：开始运算 注：应在 MOU 配置完成后再写入该位，随后模块立即启动运算，计算结束后该位自动清除。 若计算过程中软件清除该位，则停止运算，回归空闲状态，再次写 1 重新开始运算。

28.4.2. MOU状态寄存器（MOU_SR）

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-15	RFU	-	保留位，请保持默认值
14	**PCCIF**	rc_w1	点计算完成中断标志（point calculation complete interrupt flag） 每得到 C 矩阵的一个点后硬件自动设置该位。 通过写 1 清除。
13	**RCCIF**	rc_w1	行计算完成中断标志（row calculation complete interrupt flag） 每得到 C 矩阵一行元素后硬件自动设置该位。 通过写 1 清除。 注：卷积模式下该位无效。
12	**FCCIF**	rc_w1	帧计算完成中断标志（frame calculation complete interrupt flag） 得到 C 矩阵后硬件自动设置该位。 通过写 1 清除。
11-0	RFU	-	保留位，请保持默认值

28.4.3. MOU矩阵A偏移首地址寄存器 (MOU_ADDRA)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12-0	**ADDRA**	RW	矩阵 A 偏移地址寄存器 在启动计算前设置为 SRAM 中存储矩阵 A 的首地址。 CPU 应以从左到右、从上到下的顺序，地址按字节递增的方式将 A 矩阵元素填入 SRAM 中，例如： A = a11 a12 a13 / a21 a22 a23 / a31 a32 a33 则输入顺序为 a11、a12、a13——a21、a22、a23——a31、a32、a33。 该寄存器设置为 a11 的地址，MOU 会按照这个顺序从 SRAM 取数据。

28.4.4. MOU矩阵B偏移首地址寄存器 (MOU_ADDRB)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12-0	**ADDRB**	RW	矩阵 B 偏移地址寄存器 在启动计算前设置为 SRAM 中存储矩阵 B 的首地址。 CPU 应以从上到下、从左到右的顺序，地址按字节递增的方式将 B 矩阵元素填入 SRAM 中，即对 B 矩阵的转置矩阵 B*按 A 矩阵的处理方式操作，例如： B = b11 b12 b13 / b21 b22 b23 / b31 b32 b33 则输入顺序为 b11、b21、b31——b12、b22、b32——b13、b23、b33。 转置操作通过软件实现。 该寄存器设置为 b11 的地址，MOU 会按照这个顺序从 SRAM 取数据

28.4.5. MOU矩阵C偏移首地址寄存器 (MOU_ADDRC)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12-0	**ADDRC**	RW	矩阵 C 偏移地址寄存器 在启动计算前设置为 SRAM 中存储矩阵 C 的首地址。 计算结果会以 C 矩阵从左到右、从上到下的顺序，地址按字递增的方式回填至 SRAM。

28.4.6. MOU参数M寄存器(MOU_MR)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12-0	**M[11:0]**	RW	矩阵 A（C）的行数，单位：字节。 M 最大为 2048 卷积模式（CR.MODE=1）下该寄存器无效。

28.4.7. MOU参数K寄存器(MOU_KR)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12-0	**K[13:0]**	RW	矩阵 A 列数 = 矩阵 B 行数 = 矩阵 B*列数 =K，单位：字节。 K 最大为 8192 矩阵模式（CR.MODE=0）下软件应保证 K 为 4 的整数倍。 卷积模式（CR.MODE=1）下该寄存器配置为卷积核（矩阵 A）的字节个数。若个数不为 4 的整数倍，则应将 CR[5]UNIT 配置为 1。

28.4.8. MOU参数N寄存器(MOU_NR)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-13	RFU	-	保留位，请保持默认值
12-0	**N[11:0]**	RW	矩阵 B（C）的列数，单位：字节。 N 最大为 2048。 卷积模式（CR.MODE=1）下该寄存器无效。

28.4.9. MOU乘加结果寄存器 (MOU_MAR)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

MOU 每得到矩阵 C 的一个点后都会将结果写入该寄存器。

位域	位符号	权限	说明
31-0	**MAR**	R	乘加运算结果 若 CR.TYPEA 或 TYPEB 为 1，矩阵 C 数据均为有符号数，MAR[31]位为符号位。

28.4.10. MOU卷积步长寄存器(MOU_STRIDE)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-12	RFU	-	保留位，请保持默认值
11-0	STRIDE**[11:0]**	rw	卷积步长（4 字节的整数倍），单位：字节。 STRIDE 最大为 2048。 若步长不为 4 的整数倍，则应将 CR[5]UNIT 配置为 1。

28.4.11. MOU卷积计算次数寄存器(MOU_COUNT)

偏移地址：表 28-1 MOU 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-16	RFU	-	保留位，请保持默认值
15-0	COUNT**[15:0]**	rw	卷积计算次数，单位：字节。

29. 循环冗余计算单元（CRC）

29.1. 概述


CRC （循环冗余校验）计算单元使用一个固定的多项式发生器从一个 32 位的数据字中产生 CRC 码。

在众多的应用中，基于 CRC 的技术还常用来验证数据传输或存储的完整性。根据 EN/IEC60335-1 标准的规定，这些技术提供了验证 Flash 完整性的方法。CRC 计算单元有助于在运行期间计算软件的签名，并将该签名与链接时生成并存储在指定存储单元的参考签名加以比较。

29.2. 主要特性

- 使用 CRC-32 （以太网）多项式：0x4C11DB7
  - $X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$
- 单输入/输出 32 位数据寄存器
- CRC 计算在 4 个 AHB 时钟周期 (HCLK) 内完成
- 8 位通用寄存器 （可用于临时存储）

图 29-1 CRC计算单元框图



29.3. 功能说明

CRC 计算单元主要由单个 32 位数据寄存器组成，该寄存器：

- 用作输入寄存器，向 CRC 计算器中输入新数据 （向寄存器写入数据时）
- 可保存之前的 CRC 计算结果 （读取寄存器时）

对数据寄存器的每个写操作都会把当前新输入的数值和之前生成在数据寄存器中的 CRC 值再做一次 CRC 计算 （CRC 计算针对整个 32 位数据字完成，而非逐字节进行）。

CRC 计算的时候，写操作被阻塞，因此允许执行背靠背写访问或连续的写读访问。

使用 CRC_CR 寄存器中的 RESET 控制位即可将 CRC 计算器复位为 0xFFFF FFFF。此操作不影响 CRC_IDR 寄存器的内容。

29.4. CRC寄存器列表

CRC 基地址：CRC_BASE = 0x4002 3000

表 29-1 CRC寄存器列表

寄存器名称	寄存器地址	寄存器描述
CRC_DR	CRC_BASE + 0x00	CRC 数据寄存器
CRC_IDR	CRC_BASE + 0x04	CRC 独立数据寄存器
CRC_CR	CRC_BASE + 0x08	CRC 控制寄存器

29.5. CRC寄存器描述

29.5.1. 控制寄存器 (CRC_DR)

地址：请参见表 29-1 CRC 寄存器列表

复位值：0xFFFF FFFF

位域	位符号	权限	说明
31-0	DR	RW	DR[31:0]数据寄存器位 向 CRC 计算器写入新数据时用作输入寄存器。 读取寄存器时可读出之前的 CRC 计算结果。

29.5.2. 配置寄存器（CRC_IDR）

地址：请参见表 29-1 CRC 寄存器列表

复位值：0x0000 0000

位域	位符号	权限	说明
31-8	RFU	-	保留位，请保持默认值
7-0	IDR[7:0]	RW	通用的 8 位数据寄存器位 可用作一个字节的临时存储单元。 此寄存器不受 CRC_CR 寄存器中 RESET 位产生的 CRC 复位影响。

29.5.3. 状态寄存器（CRC_CR）

地址：请参见表 29-1 CRC 寄存器列表

复位值：0x0000 0000


位编号	位符号	权限	说明
31-1	RFU	-	保留位，请保持默认值
0	RESET	W0	RESET 位 复位 CRC 计算单元并将数据寄存器设为 0xFFFF FFFF。 此位只能置 1，将由硬件自动进行清零。

30. SWJ 调试端口（串行接口和 JTAG）

HC32F4xx 内核集成了串行/JTAG 调试端口 (SWJ-DP)。该端口是 ARM 标准 CoreSight 调试端口，具有 JTAG-DP（5 引脚）接口和 SW-DP（2 引脚）接口。

- JTAG 调试端口 (JTAG-DP) 提供用于连接到 AHP-AP 端口的 5 引脚标准 JTAG 接口。
- 串行线调试端口 (SW-DP) 提供用于连接到 AHP-AP 端口的 2 引脚（时钟 + 数据）接口。 在 SWJ-DP 中，SW-DP 的 2 个 JTAG 引脚与 JTAG-DP 的 5 个 JTAG 引脚中的部分引脚复用。

图 30-1 SWJ 调试端口



图中显示了异步 TRACE 输出 (TRACESWO) 与 TDO 复用。这意味着异步跟踪只能在 SW-DP 上实现，不能在 JTAG-DP 上实现。

30.1. JTAG-DP 或 SW-DP 的切换机制

默认调试接口是 JTAG 接口。

如果调试工具想要切换到 SW-DP，它必须在 TMS/TCK（分别映射到 SWDIO 和 SWCLK） 上提供专用的 JTAG 序列，用于禁止 JTAG-DP 并使能 SW-DP。这样便可仅使用 SWCLK 和 SWDIO 引脚来激活 SWDP。

该序列为：

输出超过 50 个 TCK 周期的 TMS (SWDIO) = 1 信号

输出 16 个 TMS (SWDIO) 信号 0111100111100111 (MSB)

输出超过 50 个 TCK 周期的 TMS (SWDIO) = 1 信号

30.2. 引脚排列和调试端口引脚

30.2.1. SWJ 调试端口引脚

HC32F4xx 的 5 个普通 I/O 口可用作 SWJ-DP 接口引脚。所有封装都提供这些引脚。

表 30-1 SWJ 调试端口引脚

SWJ-DP 引脚名称	JTAG 调试端口		SW 调试端口		引脚分配
	类型	说明	类型	说明	
JTMS/SWDIO	I	JTAG 测试模式选择	IO	串行线数据输入/输出	PA13
JTCK/SWCLK	I	JTAG 测试时钟	I	串行线时钟	PA14
JTDI	I	JTAG 测试数据输入			PA15
JTDO/TRACESWO	O	JTAG 测试数据输出		TRACESWO	PB3
NJTRST	I	JTAG 测试复位			PB4

30.2.2. 灵活的 SWJ-DP 引脚分配

复位（SYSRESETn 或 PORESETn）后，会将用于 SWJ-DP 的全部 5 个引脚指定为专用引脚，可供调试工具立即使用（请注意，除非由调试工具明确编程，否则不分配跟踪输出）。 但是，HC32F4xx MCU 可以禁止部分或全部 SWJ-DP 端口，进而释放相关引脚以用作通用 IO (GPIO)。

表 30-2 SWJ-DP引脚分配

可用的调试端口	SWJ IO 引脚				
	PA13/ JTMS/ SWDIO	PA14/ JTCK/ SWCLK	PA15/ JTDI	PB3/ JTDO	PB4/ NJTRST
SWJ(JTAG-DP + SW-DP) + NJTRST	X	X	X	X	X
SWJ(JTAG-DP + SW-DP)	X	X	X	X	已释放
禁止 JTAG-DP 和使能 SW-DP	X	X	已释放		
禁止 JTAG-DP 和禁止 SW-DP	已释放				

注意： 当 APB 桥的写缓冲区已满后，还需要一个额外的 APB 周期来写入 GPIO_AFR 寄存器。这是因为释放 JTAGSW 引脚需要两个周期，以保证输入内核的 nTRST 和 TCK 信号的平稳。

- 周期 1：输入 1/0 的 JTAGSW 信号到内核（nTRST、TDI 和 TMS 为 1，TCK 为 0）。
- 周期 2：GPI/O 控制器获得 SWJTAG I/O 引脚的控制信号（如对方向，上拉/下拉，施密 特触发等的控制）。

30.2.3. JTAG 引脚上的内部上拉和下拉

必须确保 JTAG 输入引脚不悬空，因为这些引脚直接连接到用于控制调试模式功能的触发器。还必须特别注意 SWCLK/TCK 引脚，该引脚直接连接到一些触发器的时钟。

为避免 IO 电平浮空，芯片在 JTAG 引脚上内置有内部上拉和下拉：

- NJTRST：内部上拉
- JTDI：内部上拉
- JTMS/SWDIO：内部上拉
- TCK/SWCLK：内部下拉

用户软件释放 JTAG IO 后，GPIO 控制器便会再次取得控制权。GPIO 控制寄存器的复位状态会将 I/O 置于：

- NJTRST：AF 输入上拉
- JTDI：AF 输入上拉
- JTMS/SWDIO：AF 输入上拉
- JTCK/SWCLK：AF 输入下拉
- JTDO：AF 输出悬空

软件可以把这些 I/O 口作为普通的 I/O 口使用。

注意：JTAG IEEE 标准建议在 TDI、TMS 和 nTRST 上添加上拉，但对 TCK 没有特殊建议。但是， 对于 JTCK，芯片集成下拉。 由于带有上拉和下拉电阻，因此无需添加外部电阻。

30.2.4. 使用串行接口以及释放未使用的调试引脚以用作 GPIO

为了利用串行调试接口以便释放一些 GPIO，用户软件必须在 GPIO_MODER 寄存器中更改 GPIO（PA15、PB3 和 PB4）配置模式。这样便可释放 PA15、PB3 和 PB4，以将这些引脚 用作 GPIO。

调试时，主机执行以下操作：

- 在系统复位状态下，分配所有 SWJ 引脚 (JTAG-DP + SW-DP)。
- 在系统复位状态下，调试主机发送 JTAG 序列，以从 JTAG-DP 切换到 SW-DP。
- 仍然在系统复位状态下，调试主机在复位地址处设置断点。
- 释放复位信号，内核停止在复位地址处。
- 从此所有调试通信均使用 SW-DP 完成。然后通过用户软件将其他 JTAG 引脚重新分配 为 GPIO。 注意： 对于用户软件设计，请记住，要释放调试引脚，在复位后一直到用户软件释放引脚这段期间，这些引脚仍然处于 输入上拉（nTRST、TMS 和 TDI）、下拉 (TCK) 或输出三态 (TDO)。

当这些引脚被配置为专用引脚时（JTAG 或者 SW 或者 TRACE），修改相应的

普通 I/O 口配 置寄存器是无效的。

30.3. HC32F4xx JTAG TAP 连接

HC32F4xx MCU 集成了两个串连的 JTAG TAP、边界扫描 TAP（IR 宽度为 5 位）和 Cortex™- M4F TAP（IR 宽度为 4 位）。

要访问 Cortex™-M4F 的 TAP 以进行调试：


1. 首先，必须将 BYPASS 指令移位输入 TMC TAP。

2. 其次，在移位输入 IR 时，每个扫描链包含 9 个比特位 (=5+4)，对于不用的 TAP，必须输入 BYPASS 指令。

3. 移位输入数据时，不用的 TAP 处于 BYPASS 模式下，因此数据扫描链需要额外添加一位比特位。

注意： 重要提示：使用专用 ARM JTAG 序列选择串行接口后，将自动禁止边界扫描 TAP（JTMS 强制为高电平）。

图 30-2 JTAG TAP 连接



30.4. ID 代码和锁定机制

HC32F4xx MCU 中提供了一些 ID 代码。建议工具设计人员使用位于外部 PPB 存 储器映射的地址 0xE0042000 中的 MCU DEVICE ID 代码锁定调试工具。

30.4.1. MCU 芯片 ID 代码

HC32F4xx MCU 集成了 MCU ID 代码。此 ID 标识 MCU 的料号和晶片版本。它是 DBG_MCU 组件的一部分并映射到外部 PPB 总线上。可通过 JTAG 调试端口（4 到 5 个引脚）或 SW 调试端口（2 个引脚）或者用户软件访问此代码。即使在 MCU 处于系统复位状态下也可以访问。

DBGMCU_IDCODE

地址：0xE004 2000

仅支持 32 位访问。只读。

30.4.2. 边界扫描 TAP JTAG ID 代码

HC32F4xx BSC（边界扫描）的 TAP 集成了 JTAG ID 代码（等于 0x06413041）。

30.4.3. Cortex™-M4F TAP

ARM Cortex™-M4F 的 TAP 集成了 JTAG ID 代码。此 ID 代码是 ARM 的默认代码，未经修改。 此代码只能通过 JTAG 调试端口进行访问。 此代码为 0x4BA00477（对应于 Cortex™-M4F r0p1，请参见第 33.2 节：ARM 参考文档）。 调试软件/编程工具只能将 DEV_ID(11:0) 用于识别芯片。

30.4.4. Cortex™-M4F JEDEC-106 ID 代码

ARM Cortex™-M4F 集成了 JEDEC-106 ID 代码。

它位于映射到内部 PPB 总线地址为 0xE00FF000_0xE00FFFFF 的 4KB ROM 表中。 可通过 JTAG 调试端口（4 到 5 个引脚）或 SW 调试端口（2 个引脚）或者用户软件访问此代码。

30.4.5. JTAG 调试端口

标准 JTAG 状态机使用一个 4 位指令寄存器 (IR) 和五个数据寄存器实现（有关完整详细信息，请参见《Cortex™-M4Fr0p1 技术参考手册 (TRM)》。）。

表 30-3 JTAG 调试端口数据寄存器

IR(3:0)	数据寄存器	详细信息
1111	BYPASS [1 位]	
1110	IDCODE [32 位]	*ID CODE* 0x4BA00477（ARM Cortex™-M4F r0p1 ID 代码）
1010	DPACC [35 位]	*调试接口寄存器* 初始化调试接口，并允许访问调试接口寄存器。 – 传输 IN 数据时： 位 34:3 = DATA[31:0] = 为写请求传输的 32 位数据 位 2:1 = A[3:2] = 调试端口寄存器的 2 位地址。 位 0 = RnW = 读请求 (1) 或写请求 (0)。 – 传输 OUT 数据时： 位 34:3 = DATA[31:0] = 读请求后读取的 32 位数据 位 2:0 = ACK[2:0] = 3 位确认： 010 = OK/FAULT 001 = WAIT 其它 = 保留 有关 A(3:2) 位的说明，请参见 *表 226*
1011	APACC [35 位]	*存取接口寄存器* 初始化存取接口并允许访问存取接口寄存器。 – 传输 IN 数据时： 位 34:3 = DATA[31:0] = 为写请求移入的 32 位数据 位 2:1 = A[3:2] = 2 位地址（子地址 AP 寄存器）。 位 0 = RnW = 读请求 (1) 或写请求 (0)。 – 传输 OUT 数据时： 位 34:3 = DATA[31:0] = 读请求后读取的 32 位数据 位 2:0 = ACK[2:0] = 3 位确认： 010 = OK/FAULT 001 = WAIT 其它 = 保留 有多个 AP 寄存器（请参见 AHB-AP），这些寄存器按以下组合进行寻址： – 移位值 A[3:2] – DP SELECT 寄存器的当前值
1000	ABORT [35 位]	*中止寄存器* – 位 31:1 = 保留 – 位 0 = DAPABORT：写入 1 以生成 DAP 中止。

表 30-4 JTAG 调试端口数据寄存器

地址	A(3:2) 值	说明
0x0	00	保留，必须保持复位值。
0x4	01	DP CTRL/STAT 寄存器。用于： – 请求系统或调试上电 – 配置 AP 访问的传输操作 – 控制比较和验证操作 – 读取一些状态标志（上溢和上电确认）
0x8	10	DP SELECT 寄存器：用于选择当前访问端口和活动的 4 字寄存器窗口。 – 位 31:24：APSEL：选择当前 AP – 位 23:8：保留 – 位 7:4：APBANKSEL：在当前 AP 上选择活动的 4 字寄存器窗口 – 位 3:0：保留
0xC	11	DP RDBUFF 寄存器：用于通过调试软件在执行一系列操作后获取最后结果（无需请求新的 JTAG-DP 操作）

30.5. SW 调试端口

30.5.1. SW 协议简介

此同步串行协议使用两个引脚：

- SWCLK：从主机到目标的时钟
- SWDIO：双向

利用该协议，可以同时读取和写入两组寄存器组（DPACC 寄存器组和 APACC 寄存器组）。 传输数据时，LSB 在前。

对于 SWDIO，必须在电路板上对线路进行上拉（ARM 建议采用 100 K ）。

每次在协议中更改 SWDIO 的方向时，都会插入转换时间，此时线路即不受主机驱动也不受 目标驱动。默认情况下，此转换时间为一位时间，但可以通过配置 SWCLK 频率来调整。

30.5.2. SW 协议序列

每个序列包括三个阶段：

1. 主机发送的数据包请求（8 位）
2. 目标发送的确认响应（3 位）
3. 主机或目标发送的数据传输阶段（33 位）

表 30-5 数据包请求（8 位）

位	名称	说明
0	起始	必须为 1
1	APnDP	0：DP 访问 1：AP 访问
2	RnW	0：写请求 1：读请求
4:3	A(3:2)	DP 或 AP 寄存器的地址字段
5	奇偶校验	前面几位的单位奇偶校验
6	停止	0
7	驻留	不受主机驱动。由于存在上拉，因此必须由目标读为 1

表 30-6 ACK 响应（3 位）

位	名称	说明
0..2	ACK	001：FAULT 010：WAIT 100：OK

表 30-7 DATA 传输（33 位）

位	名称	说明
0..31	WDATA 或 RDATA	写入或读取数据
32	奇偶校验	32 个数据位的单奇偶校验

30.5.3. SW-DP 状态机（复位、空闲状态、ID 代码）

SW-DP 的状态机有一个用于标识 SW-DP 的内部 ID 代码。此代码遵循 JEP-106 标准。此 ID 代码是默认的 ARM 代码，设置为 0x2BA01477（相当于 Cortex™-M4F r0p1）。

注意： 在目标读取此 ID 代码前，SW-DP 状态机是不工作的。

- 在上电复位后、DP 从 JTAG 切换到 SWD 后或者线路处于高电平超过 50 个周期后， SW-DP 状态机处于复位状态。
- 如果在复位状态后线路处于低电平至少两个周期，SW-DP 状态机处于空闲状态。
- 复位状态后，该状态机必须首先进入空闲状态，然后对 DP-SW ID CODE 寄存器执行读 访问。否则，目标将在另一个事务上发出 FAULT 确认响应。 有关 SW-DP 状态机的更多详细信息，请参见《Cortex™-M4F r0p1 TRM》和《CoreSight 设 计套件 r0p1 TRM》。

30.5.4. DP 和 AP 读/写访问

- 不延迟对 DP 的读访问：可以立即发送目标响应（如果 ACK=OK），也可以延迟发送目 标响应（如果 ACK=WAIT）。
- 延迟对 AP 的读访问。这意味着会在下次传输时返回访问结果。如果要执行的下次访问不 是 AP 访问，则必须读取 DP-RDBUFF 寄存器来获取结果。 每次进行 AP 读访问或 RDBUFF 读请求时都会更新 DP-CTRL/STAT 寄存器的 READOK 标志，以便了解 AP 读访问是否成功。
- SW-DP 有写缓冲区（用于 DP 或 AP 写入），这样即使在其他操作仍未完成时，也可 以接受写入操作。如果写缓冲区已满，则目标确认响应为 WAIT。但 IDCODE 读取、 CTRL/STAT 读取或 ABORT 写入除外，这几项操作在写缓冲区已满时也会被接受。
- 由于存在异步时钟域 SWCLK 和 HCLK，因此写操作后（奇偶校验位后）还需要两个额外的 SWCLK 周期，以使写入操作在内部生效。应在将线路驱动为低电平时（空闲状态）应用这些周期。 在写 CTRL/STAT 寄存器以提出一个上电请求时，这一点特别重要。否则下一个操作 （在内核上电后才有效的操作）会立即执行，这将导致失败。

30.5.5. SW-DP 寄存器

当 APnDP=0 时能够访问这些寄存器

表 30-8 SW-DP 寄存器

A(3:2)	R/W	SELECT 寄存器的 CTRLSEL 位	寄存器	注释
00	读		IDCODE	制造商代码未设置为 ST 代码。 **0x2BA01477**（标识 SW-DP）
00	写		ABORT	
01	读/写	0	DP-CTRL/STAT	目的： – 请求系统或调试上电 – 配置 AP 访问的传输操作 – 控制比较和验证操作 – 读取一些状态标志（上溢和上电确认）
01	读/写	1	WIRE CONTROL	用于配置物理串行端口协议（如转换时间的持续时间）
10	读		READ RESEND	允许从已损坏的调试软件传输中恢复读取数据，无需重复执行原始 AP 传输
10	写		SELECT	用于选择当前访问端口和活动的 4 字寄存器窗口
11	读/写		READ BUFFER	由于已发出 AP 访问，因此该读缓冲区非常有用（在执行下个 AP 事务时提供读取 AP 请求的结果） 此读取缓冲区捕获 AP 中的数据，显示为前一次读取的结果，无需启动新操作

30.5.6. SW-AP 寄存器

当 APnDP=1 时能够访问这些寄存器

有多个 AP 寄存器（请参见 AHB-AP），这些寄存器按以下组合进行寻址：

- 移位值 A[3:2]
- DP SELECT 寄存器的当前值

30.6. AHB-AP（AHB 访问端口）对 JTAG-DP 和 SW-DP 同时有效

特性：

- 系统访问与处理器状态无关。
- SW-DP 或 JTAG-DP 访问 AHB-AP。
- AHB-AP 是总线矩阵内的 AHB 主设备。因此，它可以访问所有数据总线（Dcode 总线、 系统总线、内部和外部 PPB 总线），但不能访问 ICode 总线。
- 支持位寻址的传输。
- 旁路 FPB 的 AHB-AP 传输。

30.6.1. 32 位 AHP-AP 寄存器的地址宽度为 6 位（最多达 64 字或 256 字节），其中包括：

c) 位 [7:4] = DP SELECT 寄存器的位 [7:4] APBANKSEL

d) 位 [3:2] = SW-DP 的 35 位数据包请求的 2 个地址位 A(3:2)。

Cortex™-M4F 的 AHB-AP 包括 9 个 32 位寄存器：

表 30-9 AHB-AP 寄存器 寄存器名称

偏移地址	寄存器名称	注释
0x00	AHB-AP 控制和状态字	配置和控制通过 AHB 接口的传输（大小、hprot、当前传输的状态、地址递增类型）
0x04	AHB-AP 传输地址	
0x0C	AHB-AP 数据读/写	
0x10	AHB-AP 分组数据 0	直接访问 4 个相连的字而不用重写访问地址
0x14	AHB-AP 分组数据 1	
0x18	AHB-AP 分组数据 2	
0x1C	AHB-AP 分组数据 3	
0xF8	AHB-AP 调试 ROM 地址	调试接口的基址
0xFC	AHB-AP ID 寄存器	

30.7. 内核调试

通过内核调试寄存器调试内核。对这些寄存器的调试访问通过先进高性能总线 (AHB-AP) 端口进行。处理器可通过内部专用外设总线 (PPB) 直接访问这些寄存器。

它由 4 个寄存器组成：

表 30-10 AHB-AP 寄存器 寄存器名称

寄存器	说明
DHCSR	*32 位调试控制和状态寄存器：* 此寄存器提供有关处理器状态的信息，能够使内核进入调试停止状态并提供处理器步进功能
DCRSR	*17 位调试内核寄存器选择器寄存器：* 此寄存器选择需要进行读写操作的内核寄存器。
DCRDR	*32 位调试内核寄存器数据寄存器：* 此寄存器保存在寄存器与 DCRSR（选择器）寄存器选择的处理器之间读取和写入的数据。
DEMCR	*32 位调试异常和监视控制寄存器：* 此寄存器提供向量捕获和调试监视控制。此寄存器包含一个名为 ***TRCENA*** 的位，该位启动 TRACE 功能。

注意： 重要提示：这些寄存器在系统复位时不复位。它们只能通过上电复位来复位。 有关更多详细信息，请参见《Cortex™-M4F r0p1 TRM》。

为了在复位后立即使内核进入调试状态，必须：

- 使能调试和异常监视控制寄存器的位 0 (VC_CORRESET)
- 使能调试停止控制和状态寄存器的位 0 (C_DEBUGEN)

30.8. 调试主机在系统复位状态下建立连接的功能

HC32F4xx MCU 的复位系统由以下复位源组成：

- POR（上电复位），在每次上电时将执行复位
- 内部看门狗复位
- 软件复位
- 外部复位 Cortex™-M4F 将调试部分的复位（通常为 PORRESETn）和其他部分 (SYSRESETn) 的复位 分开

这样，调试主机便能够在系统复位期间建立连接，对内核调试寄存器进行编程，以在获取复位向量时停止内核。随后，调试主机释放系统复位，内核将立即停止并且不执行任何指令。

此外，还可以在内核处于复位状态下时配置调试特性。

注意： 强烈建议调试主机在系统复位状态下建立连接（在复位向量处设置断点）。

30.9. FPB (Flash patch breakpoint)

FPB 单元：

- 实现硬件断点
- 用系统区域的代码和数据取代代码区域的代码和数据。利用此功能可以修正位于代码存储 空间中的软件错误。

软件补丁和硬件断点都必须单独使用。

FPB 包括：

- 2 个内容比较器，用来比较代码区域取得的内容并重映射到系统区域的相关地址。
- 6 个指令比较器，用来比较代码区域的指令。这些比较器可用来实现软件补丁或者硬件断点功能。

30.10. DWT（数据观察点触发）

DWT 单元由四个比较器组成。这些比较器可配置为：

- 硬件观察点或
- ETM 的触发或
- PC 采样器或
- 数据地址采样器 DWT 还能以某种方式提供一些概要信息。

为此，可访问某些计数器以获得以下数据：

- 时钟周期
- 分支指令
- 存取单元操作
- 睡眠周期
- CPI（每条指令的执行时间）
- 中断开销

30.11. ITM（指令跟踪宏单元）

30.11.1. 概述

ITM 是应用驱动的跟踪源，支持 printf 类的调试以跟踪操作系统 (OS) 和应用程序事件，并发布系统信息诊断。ITM 以数据包形式发送跟踪信息，这些信息包括：

- 软件跟踪。软件可以直接写入 ITM 激励寄存器以发布包信息。
- 硬件跟踪。DWT 生成数据包，然后 ITM 发送这些数据包。
- 时间戳。发送与数据包相关的时间戳。ITM 包含 21 位计数器，用于生成时间戳。计数器由 Cortex™-M4F 时钟或串行线查看器 (SWV) 输出的位时钟驱动。ITM 发送的数据包输出到 TPIU（跟踪端口接口单元）。TPIU 的格式化器添加一些额外的数据包（请参见 TPIU），然后将整个数据包序列输出到调试主机。 在设置或使用 ITM 前，必须使能调试异常和监视控制寄存器的位 TRCEN。

30.11.2. 时间戳数据包、同步和溢出数据包

时间戳数据包会对时间戳信息、通用控制和同步进行编码。它使用 21 位时间戳计数器（带可能的预分频器），该计数器在每次发送时间戳数据包时复位。此计数器可由 CPU 时钟或 SWV 时钟驱动。 同步数据包由 6 个字节组成，等于 0x80_00_00_00_00_00，以 00 00 00 00 00 80 形式（首先 发送 LSB）发送到 TPIU。

同步数据包是时间戳数据包的控制信号。它在每次触发 DWT 时发送。

为此，DWT 必须配置为触发 ITM：必须将 DWT 控制寄存器的位 CYCCNTENA（位 0）置 1。

此外，还必须将 ITM 跟踪控制寄存器的位 2 (SYNCENA) 置 1。

注意： 如果未将 SYNENA 位置 1，DWT 产生给 TPIU 的同步触发，将仅发送 TPIU 同步数据包，不发送 ITM 同步数据包。 溢出数据包是一种特殊的时间戳数据包，用于指示已写入数据但 FIFO 已满。

表 30-11 主要的 ITM 寄存器

地址	寄存器	详细信息
@E0000FB0	ITM 锁定访问	写入 0xC5ACCE55 以解锁对其它 ITM 寄存器的写访问
@E0000E80	ITM 跟踪控制	位 31-24 = 始终为 0
		位 23 = 忙碌
		位 22-16 = 7 位 ATB ID，用于标识跟踪数据源
		位 15-10 = 始终为 0
		位 9:8 = TSPrescale = 时间戳预分频器
		位 7-5 = 保留
		位 4 = SWOENA = 使能 SWV 行为（由 SWV 时钟驱动时间戳计数器）
		位 3 = DWTENA：使能 DWT 激励
		位 2 = SYNCENA：此位必须置为 1 以使能 DWT，进而生成同步触发，这样 TPIU 便可发送同步数据包
		位 1 = TSENA（时间戳使能）
		位 0 = ITMENA：ITM 的全局使能位
@E0000E40	ITM 跟踪特权	位 3：置 1 以使能跟踪端口 31:24
		位 2：置 1 以使能跟踪端口 23:16
		位 1：置 1 以使能跟踪端口 15:8
		位 0：置 1 以使能跟踪端口 7:0
@E0000E00	ITM 跟踪使能	每个位使能相应的激励端口以产生跟踪
@E0000000-E000007C	激励端口寄存器 0-31	在要跟踪的选定激励端口上写入 32 位数据（32 个可用位）

配置示例

向 TPIU 输出一个简单值：

- 通过配置 DBGMCU_CR 来配置 TPIU 并分配 TRACE I/O
- 将 0xC5ACCE55 写入 ITM 锁定访问寄存器，以解锁对 ITM 寄存器的写保护
- 将 0x00010005 写入 ITM 跟踪控制寄存器，以使能 ITM（使能同步，ATB ID 不为 0x00）
- 将 0x1 写入 ITM 跟踪使能寄存器，以使能激励端口 0
- 将 0x1 写入 ITM 跟踪特权寄存器，以取消屏蔽激励端口 7:0
- 将要输出的值写入激励端口寄存器 0：此操作可用软件完成（使用 printf 函数）

30.12. ETM（嵌入式跟踪宏单元）

30.12.1. 概述

ETM 能够重建程序执行。使用“数据观察点和跟踪”(DWT) 组件或“指令跟踪宏单元”(ITM) 跟踪数据，而使用“嵌入式跟踪宏单元”(ETM) 跟踪指令。

ETM 以数据包形式发送信息，由内置资源触发。这些资源必须单独编程，并且使用“触发事件 寄存器”(0xE0041008) 选择触发源。事件可以是简单事件（地址比较器中的地址匹配）， 也可以是 2 个事件之间的逻辑运算结果。触发源是 DWT 模块的四个比较器之一，可以监视以下事件：

- 时钟周期匹配

● 数据地址匹配 有关触发资源的更多信息，请参见 DWT（数据观察点触发）。

ETM 发送的数据包输出到 TPIU（跟踪端口接口单元）。TPIU 会添加一些额外的数据包，然后将整个数据包序列输出到调试主机。

30.12.2. 信号协议和数据包类型

ARM IHI 0014N 文档的第 7 章“ETMv3 信号协议”中介绍了这部分内容。

30.12.3. 主要的 ETM 寄存器

有关寄存器的更多信息，请参见 ARM IHI 0014N 规范的第 3 章。

表 30-12 主要的 ETM 寄存器

地址	寄存器	详细信息
0xE0041FB0	ETM 锁定访问	写入 0xC5ACCE55 以解锁对其它 ETM 寄存器的写访问。
0xE0041000	ETM 控制	此寄存器控制 ETM 的一般操作，例如如何使能跟踪。
0xE0041010	ETM 状态	此寄存器提供有关跟踪和触发逻辑的当前状态的信息。
0xE0041008	ETM 触发事件	此寄存器定义控制触发的事件。
0xE004101C	ETM 跟踪使能控制	此寄存器定义选择哪个比较器。
0xE0041020	ETM 跟踪使能事件	此寄存器定义跟踪使能事件。
0xE0041024	ETM 跟踪启动/停止	此寄存器定义触发源启动和停止跟踪时分别使用的跟踪。

30.12.4. 配置示例

从 TPIU 输出一个简单的数值：

● 配置 TPIU 并使能 I/IO_TRACEN，以分配 HC32F4xx 调试配置寄存器中的 TRACE I/O

● 将 0xC5ACCE55 写入 ETM 锁定访问寄存器，以解锁对 ITM 寄存器的写保护

● 将 0x00001D1E 写入控制寄存器（配置跟踪）

● 将 0000406F 写入触发事件寄存器（定义触发事件）

● 将 0000006F 写入跟踪使能事件寄存器（定义要启动/停止的事件）

● 将 00000001 写入跟踪启动/停止寄存器（使能跟踪）

● 将 0000191E 写入 ETM 控制寄存器（配置结束）

30.13. 调试组件 (DBGMCU)

MCU 调试组件帮助调试器为以下各项提供支持：

● 低功耗模式

● 断点期间的定时器、看门狗、 I2C 和 bxCAN 的时钟控制

● 跟踪引脚分配的控制

30.13.1. 对低功耗模式的调试支持

要进入低功耗模式，必须执行指令 WFI 或 WFE。

MCU 支持多个低功耗模式，这些模式可以禁止 CPU 时钟或降低 CPU 功耗。

内核不允许在调试会话期间关闭 FCLK 或 HCLK。由于调试期间需要使用它们进

行调试连接， 因此其必须保持激活状态。MCU 集成了特殊方法，允许用户在低功耗模式下调试软件。

为此，调试主机首先必须设置一些调试配置寄存器，以更改低功耗模式行为：

● 在睡眠模式下，调试主机必须事先将 DBGMCU_CR 寄存器的 DBG_SLEEP 位置 1。这 样便可为 HCLK 和 FCLK 提供相同的时钟（之前配置的系统时钟）。

● 在停止模式下，调试主机必须事先将 DBG_STOP 位置 1。这样便可使能内部 RC 振荡器时钟，以在停止模式下为 FCLK 和 HCLK 提供时钟。

30.13.2. 对定时器、看门狗、bxCAN 和 I2C 的调试支持

断点期间，必须选择定时器和看门狗的计数器的行为方式：

● 在产生断点时，计数器继续计数。例如，当 PWM 控制电机时，通常需要这种方式。

● 在产生断点时，计数器停止计数。用于看门狗时需要这种方式。

对于 bxCANFD，用户可以选择在断点期间阻止更新接收寄存器。

对于 I2C，用户可以选择在断点期间阻止 SMBUS 超时。

30.13.3. MCU 调试配置寄存器

可利用此寄存器在调试状态下配置 MCU。其中涉及：

- 低功耗模式支持
- 定时器和看门狗计数器支持
- bxCANFD 通信支持
- TRACE 引脚分配

此 DBGMCU_CR 映射到外部 PPB 总线的地址 0xE0042004

它通过 PORESET（而非系统复位）异步复位。可在系统复位状态下用调试器写入该寄存器。

如果调试主机不支持这些功能，仍然可以通过用户软件写入这些寄存器。

DBGMCU_CR 地址：0xE004 2004

位域	名称	权限	功能描述
31-8	RFU	-	保留位，请保持默认值
7:6	TRACE_MODE	RW	— TRACE_IOEN=0 时： TRACE_MODE=xx：未分配 TRACE 引脚（默认状态） — TRACE_IOEN=1 时： — TRACE_MODE=00：异步模式下的 TRACE 引脚分配 — TRACE_MODE=01：同步模式下的 TRACE 引脚分配，TRACEDATA 大小为 1 — TRACE_MODE=10：同步模式下的 TRACE 引脚分配，TRACEDATA 大小为 2 — TRACE_MODE=11：同步模式下的 TRACE 引脚分配，TRACEDATA 大小为 4
5	TRACE_IOEN	RW	
4-3	RFU	-	保留位，请保持默认值
2	DBG_STANDBY	RW	0：（FCLK=关闭，HCLK=关闭）将整个数字部分断电。 从软件角度来看，退出待机模式相当于复位（指示 MCU 从待机状态恢复的几个状态位除外） 1：（FCLK=开启，HCLK=开启）在这种情况下，数字部分不断电，FCLK 和 HCLK 由仍保持 激活状态的内部 RC 振荡器提供。此外，MCU 会在待机模式期间产生系统复位，这样退出待 机模式相当于复位
1	DBG_STOP	RW	0：（FCLK=关闭，HCLK=关闭）在停机模式下，时钟控制器禁止所有时钟（包括 HCLK 和 FCLK）。退出停机模式时，时钟配置与复位后的时钟配置相同（CPU 时钟由 8 MHz 内部 RC 振荡器 (HSI) 提供）。因此，软件必须重新编程时钟控制器以使能 PLL 和晶振等。 1：（FCLK=开启，HCLK=开启）在这种情况下，进入停机模式时，FCLK 和 HCLK 由在停 机模式下仍保持激活状态的内部 RC 振荡器提供。退出停机模式时，软件必须重新编程时钟 控制器以使能 PLL 和晶振等（操作步骤与在 DBG_STOP=0 时相同）
0	DBG_SLEEP	RW	0：（FCLK=开启，HCLK=关闭）在睡眠模式下，FCLK 由原先配置好的系统时钟驱动。 在睡眠模式下，时钟控制器配置不复位，保持先前设置的状态。因此，退出睡眠模式时，软件 不需要重新配置时钟控制器。 1：（FCLK=开启，HCLK=开启）在这种情况下，进入睡眠模式时，将为 HCLK 和 FCLK 馈送 相同的时钟（软件先前配置的系统时钟）。

30.13.4. MCU APB1 调试冻结寄存器 (DBGMCU_APB1_FZ)

在调试状态下，使用 DBGMCU_APB1_FZ 寄存器配置 MCU。它涉及 APB1 外设。它映射到外部 PPB 总线的地址 0xE004 2008。

寄存器通过 POR（而非系统复位）异步复位。可在系统复位状态下用调试器写入该寄存器。

地址：0xE004 2008

位域	名称	权限	功能描述
31-27	RFU	-	保留位，请保持默认值
26	DBG_CANFD2_STOP	RW	0：行为方式与正常模式下相同 1：冻结 CAN1 接收寄存器
25	DBG_CANFD1_STOP	RW	0：行为方式与正常模式下相同 1：冻结 CAN1 接收寄存器
24	RFU	-	保留位，请保持默认值
23-21	DBG_I2C_SMBUS	RW	0：行为方式与正常模式下相同 1：冻结 SMBUS 超时
20-13	RFU	-	保留位，请保持默认值
12	DBG_IWDG_STOP	RW	0：即使内核停止，独立看门狗计数器时钟仍继续工作 1：内核停止时，独立看门狗计数器时钟停止
11	DBG_WWDG_STOP	RW	0：即使内核停止，窗口看门狗计数器时钟仍继续工作 1：内核停止时，窗口看门狗计数器时钟停止
10	DBG_RTC_STOP	RW	0：即使内核停止，RTC 计数器时钟仍继续工作 1：内核停止时，RTC 计数器时钟停止
9	RFU	-	保留位，请保持默认值
8	DBG_TIM14_STOP	RW	0：即使内核停止，仍然馈送相关定时器计数器的时钟 1：内核停止时停止相关定时器计数器的时钟
7	DBG_TIM13_STOP	RW	
6	DBG_TIM12_STOP	RW	
5	DBG_TIM7_STOP	RW	
4	DBG_TIM6_STOP	RW	
3	DBG_TIM5_STOP	RW	
2	DBG_TIM4_STOP	RW	
1	DBG_TIM3_STOP	RW	
0	DBG_TIM2_STOP	RW	

30.13.5. MCU APB2 调试冻结寄存器 (DBGMCU_APB2_FZ)

在调试状态下，使用 DBGMCU_APB2_FZ 寄存器配置 MCU。它涉及 APB2 外设。 此寄存器映射到外部 PPB 总线的地址 0xE004 200C。

它通过 POR（而非系统复位）异步复位。可在系统复位状态下用调试器写入该寄存器。

地址：0xE004 200C

位域	名称	权限	功能描述
31-19	RFU	-	保留位，请保持默认值
18	DBG_TIM11_STOP	RW	0：即使内核停止，仍然馈送相关定时器计数器的时钟 1：内核停止时停止相关定时器计数器的时钟
17	DBG_TIM10_STOP	RW	
16	DBG_TIM9_STOP	RW	
15-2	RFU		
1	DBG_TIM8_STOP	RW	
0	DBG_TIM1_STOP	RW	

30.14. TPIU（跟踪端口接口单元）


30.14.1. 前言

TPIU 用作 ITM 和 ETM 中的片上跟踪数据之间的桥接器。

输出数据流封装成跟踪源 ID，然后被*跟踪端口分析器* (TPA) 捕获。

内核内置专为低成本调试设计的简单 TPIU（由特殊版本的 CoreSight TPIU 组成）。

图 30-3 TPIU 框图



30.14.2. TRACE 引脚分配

- 异步模式

异步模式需要 1 个额外引脚，并且适用于所有封装。仅在使用串线行模式时异步模式才可用（在 JTAG 模式下不可用）。

表 30-13 异步 TRACE 引脚分配

TPUI 引脚名称	跟踪同步模式		引脚分配
	类型	说明	
TRACESWO	O	TRACE 异步数据输出	PB3

- 同步模式

同步模式需要 2 到 6 个额外引脚，具体取决于所跟踪数据的长度，并且仅适用于较大型的封装。此外，同步模式在 JTAG 模式和串行模式下均可用，并可提供比异步跟踪更高的带宽输出能力。

表 30-14 同步 TRACE 引脚分配

TPUI 引脚名称	跟踪同步模式		引脚分配
	类型	说明	
TRACECK	O	TRACE 时钟	PE2
TRACED[3:0]	O	TRACE 同步数据输出 可以是 1、2 或 4。	PE[6:3]

TPUI TRACE 引脚分配

默认情况下，不分配这些引脚。可通过将 ***MCU 调试组件配置寄存器***中的 TRACE_IOEN 和

TRACE_MODE 位置 1 来分配这些引脚。必须由调试主机来完成此配置。

此外，要分配的引脚数目取决于跟踪配置（异步跟踪或同步跟踪）。

- **异步模式**：需要 1 个额外引脚
- **同步模式**：需要 2 到 5 个额外引脚，具体数目取决于数据跟踪端口寄存器的数据长度 （1、2 或 4）：

— TRACECK

— TRACED(0)（如果端口数据长度配置为 1、2 或 4）

— TRACED(1)（如果端口数据长度配置为 2 或 4）

— TRACED(2)（如果端口数据长度配置为 4）

— TRACED(3)（如果端口数据长度配置为 4）

要分配 TRACE 引脚，调试主机必须对 MCU 调试配置寄存器 (DBGMCU_CR) 的位 TRACE_IOEN 和 TRACE_MODE[1:0] 进行编程。默认情况下不分配 TRACE 引脚。

此寄存器映射到外部 PPB 上，通过 PORESET（而非系统复位）复位。可在系统复位状态下用调试器写入该寄存器。

表 30-15 灵活的 TRACE 引脚分配

DBGMCU_CR 寄存器		引脚用途	分配的 TRACE IO 引脚					
TRACE_IOEN	TRACE_MODE[1:0]		PB3 / JTDO/ TRACESWO	PE2 / TRACECK	PE3 / TRACED[0]	PE4 / TRACED[1]	PE5 / TRACED[2]	PE6 / TRACED[3]
0	XX	无跟踪（默认状态）	已释放 (1)					
1	00	异步跟踪	TRACESWO			已释放（可用作 GPIO）		
1	01	同步跟踪 1 位	已释放 (1)	TRACECK	TRACED[0]			
1	10	同步跟踪 2 位		TRACECK	TRACED[0]	TRACED[1]		
1	11	同步跟踪 4 位		TRACECK	TRACED[0]	TRACED[1]	TRACED[2]	TRACED[3]

注意： 默认情况下，TPIU 的 TRACECLKIN 输入时钟接地。因此，将 TRACE_IOEN 位置 1 后再经过 两个时钟周期，会将该时钟分配给 HCLK。

调试器必须通过对 TPIU 的 SPP_R（选择引脚协议）寄存器的 PROTOCOL[1:0] 位执行写操作来配置跟踪模式。

- PROTOCOL=00：跟踪端口模式（同步）
- PROTOCOL=01 或 10：串行（曼彻斯特或 NRZ）模式（异步模式）。默认状态为 01

随后，它还会通过对 TPIU 的 CPSPS_R（当前同步端口大小寄存器）中的位 [3:0] 执行写操作来配置跟踪端口大小：

- 0x1 表示 1 个引脚（默认状态）
- 0x2 表示 2 个引脚
- 0x8 表示 4 个引脚

30.14.3. 33.17.3 TPUI 格式化器

格式化器协议以 16 字节帧形式输出数据：

- 七个字节的数据
- 八个字节的多用字节，包括：

— 1 位 (LSB) 指示该字节是数据字节 (‘0) 还是 ID 字节 (‘1)。

— 7 位 (MSB)，既可以是数据，也可用于更改源 ID 跟踪。

- 一个字节的辅助位，每个辅助位对应于八个多用字节中的一个：

— 如果对应的字节是数据，则此位表示该数据的位 0。

— 如果对应的字节是 ID 更改，则此位表示 ID 更改生效的时间。

注意： 有关更多信息，请参见《ARM CoreSight 架构规范 v1.0》(ARM IHI 0029B)

30.14.4. TPUI 帧同步数据包

TPUI 可产生两种类型的同步数据包：

- 帧同步数据包（或全字同步数据包）

它由以下字组成：0x7F_FF_FF_FF（首先发送 LSB）。只要未使用 ID 源代码 0x7F，就不会在任何其他时间出现此序列。

它会在各数据帧*之间*定期输出。

在连续模式下，找到同步帧后，TPA 必须丢弃所有这些帧。

- 半字同步数据包

它由以下半字组成：0x7F_FF（首先发送 LSB）。

它会在各数据帧*之间或内部*定期输出。

这些数据包仅在连续模式下生成，能够使 TPA 检测到跟踪端口是否处于空闲模式（没有

要捕获的 TRACE）。当 TPA 检测到这些数据包后，必须将其丢弃。

30.14.5. 发送同步帧数据包

内核的 TPIU 中没有同步计数器寄存器。因此，只能通过 DWT 生成同步触发。请参见寄存器 DWT 控制寄存器（位 SYNCTAP[11:10]）和 DWT 当前 PC 采样器循环计数寄存器。

发送 TPUI 帧同步数据包 (0x7F_FF_FF_FF) 的条件：

- 每次 TPIU 复位释放后。此复位在 TRACECLKIN 时钟出现上升沿时同步释放。这意味着，

当 DBGMCU_CFG 寄存器中的 TRACE_IOEN 位置 1 时传送此数据包。在这种情况下，

字 0x7F_FF_FF_FF 后面不带任何格式化的数据包。

- 在每次触发 DWT 时（假设先前已配置 DWT）。存在两种情况：

— 如果复位 ITM 的 SYNENA 位复位，则仅发送字 0x7F_FF_FF_FF，后面不带任何格式化的数据流。

— 如果 ITM 的 SYNENA 位置 1，则 ITM 同步数据包将跟在 (0x80_00_00_00_00) 后面，并由 TPUI 格式化（添加跟踪源 ID）。

1269

30.14.6. 同步模式

跟踪数据输出大小可配置为 4 个、2 个或 1 个引脚：TRACED(3:0) 输出时钟输出到调试器 (TRACECK)

其中，TRACECLKIN 由内部驱动，并且仅在使用 TRACE 时连接到 HCLK。

注意： 在此同步模式下，不需要提供稳定的时钟频率。

TRACE I/O（包括 TRACECK）由 TRACLKIN 的上升沿驱动（等于 HCLK）。因此，TRACECK 的输出频率等于 HCLK/2。

30.14.7. 异步模式

这是一种只使用 1 个引脚输出跟踪的低成本备用方案：该引脚是异步输出引脚 TRACESWO。

显然，这种方案的带宽有限。

使用 SW-DP 引脚时，TRACESWO 与 JTDO 复用。这样，所有 HC32F4xx 封装都可提供此功能。

此异步模式要求 TRACECLKIN 具有恒定的频率。对于标准 UART (NRZ) 捕获机制，要求 5% 精度。曼彻斯特编码的容限最高可达 10%。

30.14.8. 33.17.8 HC32F4xx 内的 TRACECLKIN 连接

在 HC32F4xx 中，此 TRACECLKIN 输入内部连接到 HCLK。这意味着，在异步跟踪模式下，应用程序应限制使用时间帧保证 CPU 频率的稳定。

注意：

重要提示：使用异步跟踪时，了解以下内容非常重要：

HC32F4xx MCU 的默认时钟是内部 RC 振荡器。复位状态下的频率与复位释放后的频率不同。原因是，由于系统复位状态下默认采用 RC 校准值，而在每次系统复位释放时会更新该 RC 校准值。

因此，跟踪端口分析器 (TPA) 在系统复位状态下不应使能跟踪（使用 TRACE_IOEN 位）， 原因是，在复位状态下的同步帧包的比特宽度与复位后的包不同。

30.14.9. TPIU 寄存器

仅当调试异常和监视控制寄存器 (DEMCR) 的位 TRCENA 置 1 时才能对 TPIU APB 寄存器

进行读写操作。否则，这些寄存器将读为零（此位的输出会使能 TPIU 的 PCLK）。

表 30-16 重要的 TPIU 寄存器

地址	寄存器	说明
0xE0040004	当前端口大小	允许选择跟踪端口大小： 位 0：端口大小 = 1 位 1：端口大小 = 2 位 2：端口大小 = 3，不支持 位 3：端口大小 = 4 只有 1 位必须置 1。默认情况下，端口大小为一位。(0x00000001)
0xE00400F0	选择引脚协议	允许选择跟踪端口协议： 位 1:0= 00：同步跟踪端口模式 01：串行线输出 - 曼彻斯特（默认值） 10：串行线输出 - NRZ 11：保留
0xE0040304	格式化器和刷新控制	位 31-9 = 始终为 0 位 8 = TrigIn = 始终为 1，表明已指示这些触发 位 7-4 = 始终为 0 位 3-2 = 始终为 0 位 1 = EnFCont。在同步跟踪模式下（选择引脚协议寄存器位 1:0=00），此位会强制置为 1：在连续模式下自动使能格式化器。在异步模式下（选择引脚协议寄存器位 1:0 <> 00），可写入该位以激活或取消激活格式化器。 位 0 = 始终为 0 产生的默认值为 0x102 **注意：**在同步模式下，由于不会在片外映射 TRACECTL 引脚，因此在连续模式下将始终使能格式化器。这样，格式化器便可插入一些控制数据包来标识跟踪数据包的源。
0xE0040300	格式化器和刷新状态	不适用于 Cortex™-M4F，始终读为 0x00000008

30.15. 设备电子签名

电子签名存储在 Flash 区。可以使用 JTAG/SWD 或 CPU 对其进行读取。它包含出厂前编程的标识数据，这些标识数据允许用户固件或其他外部设备将其接口与 HC32F4xx 微控制器的特性自动匹配。

30.15.1. 唯一设备 ID 寄存器（96 位）

唯一设备标识符最适合：

- 用作序列号（例如 USB 字符串序列号或其他终端应用程序）
- 在对内部 Flash 进行编程前将唯一 ID 与软件加密原语和协议结合使用时用作安全密钥以提高 Flash 中代码的安全性
- 激活安全自举过程等 96 位的唯一设备标识符提供了一个对于任何设备和任何上下文都唯一的参考号码。用户永远 不能改变这些位。

96 位的唯一设备标识符也可以以单字节/半字/字等不同方式读取，然后使用自定义算法连接起来。

基址：0x4002 3F30

偏移地址：0x00

只读 = 0xXXXX XXXX，其中 X 是出厂前编程的

31. 版本更新记录

版本	日期	描述
Ver1.0.0	2026.3.1	初稿
Ver1.0.12	2026.6.2	2.2.3 更新 SRAM 架构图 6.2.7 更新 DBG 复用功能选择寄存器描述 15.3.1 更新 TIM2 功能框图 19.4.1 更新 SPI1_CTRLR0.DFS 描述 20.1.1 增加 I2S 特性：最大时钟频率 12MHz 20.4.14/15 增加 I2Sx_RCR/TCR 20/24/32 数据分辨率档位 20.4.17 更新 I2Sx_IMR 描述 20.4.24 更新 I2S_DMACR 描述 24.4.11 更新 ADC 温度传感器使用描述
Ver1.0.13	2026.6.15	2.1 更新系统架构图 24.6.4 更新 ADC_SQRxCFR 通道选择 FDA 引脚使用描述 27.7.1 更新 VCx_CR0 正端输入信号 FDA 引脚使用描述
Ver1.0.14	2026.8.31	2.3 自举模式引脚说明: USART1 外设的 PA2/PA3. 5.3 APB1 域的最大允许时钟由 42MHz 变更 84MHz 5.5.2 PLLCFGR.PLLR 寄存器更新描述 20.1.1 I2S 最大时钟频率为 12MHz 变更最大输出频率为 12MHz 20.3 I2S 寄存器列表更新 变更 RXDMA TXDMA 寄存器地址 20.4.1 I2S.CR 寄存器删除半双工模式与传输方向 24.4.5 更新注意事项 1, ADC 禁止多序列配置为同一触发源 24.4.11 更新 ADC 温度传感器章节操作描述，采集温度时参考电压不能选择 2.4V. 更新温度传感器参考值地址 26.3.1 更新 FDA 功能框图 27.7.1 更新 VC_CR.HYS 的迟滞配置描述 30.15.1 更新唯一设备 ID 寄存器地址