Resumo

Resumo dos capítulos 4, 5 e 6 do livro Arquitetura e Organização de Computadores pelo autor William Stallings.

1 Capítulo 4

O capítulo 4 discute os mecanismos de implementação de memória em sistemas computadorizados. Elaborando acerca das funcionalidades desempenhadas por essas tecnologias e tanto suas respectivas capacidades quanto suas deficiências.

A construção de modelos eficientes de memória perpassa diferentes crivos e metodos de análise, em razão da grande variedade quanto às formas nas quais esses são instalados em um computador.

1.1 Aspectos característicos de diferentes memorias

A diferenciação entre os tipos de memória se faz mais prática e sólida quando observada segundo critério definidos e comparaveis, sempre levando em conta o contexto prático da aplicação daquela tecnologia que ela integra.

Mais notavelmente são observados aspectos como localização relativa ao processador e placa mãe, capacidade bruta de armazenamento, a quantidade de informação acessável e inserível de uma única vez, a maneira como se acessa os dados armazenados.

Na análise do desempenho de certa unidade de memória são comumente estudados três métricas:

• Latência

O tempo para escrita ou leitura de uma informação, desde acesso ao endereço até prontidão para leitura e/ou alteração.

• Tempo de ciclo de memória

Relativo a memória de acesso aleatório é o intervalo entre operações na memória adicionado a duração de uma operação.

• Taxa de transferência

Velocidade de locomação de uma unidade de memória para dentro e fora do dispositivo.

As memória variam na natureza da tecnologia que as compõem até o nível das características físicas que as definem, sendo essas eleitas segundo necessidades e limitações práticas. As mais comumente empregadas são as memórias semicondutoras e magneto-óptica.

Essas variações implicam em diferentes funcionalidades, cada uma com seus prós e contras.

1.2 Hierarquia de memória

Os três principais eixos de análise para escolha de uma memória no design de um computador giram em torno da capacidade, velocidade e custo.

De maneira geral geral, essas três frentes existem em contradição, ainda que todas sejam, na maioria dos casos, essenciais para uma experiência satisfatória e, sobretudo, eficiente.

Por tanto, são empregados diferentes tipos de memória na construção de um computador, de modo a atender diferentes necessidades ainda mantendo custos monetários numa margem razoável.

Quanto mais próximo à base da hierarquia, maior o armazenamento bruto, menor frequência de uso, menor velocidade de acesso e menor custo por bit.

A pirâmide de memória subdivide-se em 3 categorias principais, cada uma com sua hierarquia interna seguindo os mesmos princípios supracitados. Estes segmentos são:

- 1. Memórias na placa
- 2. Memórias fora da placa
- 3. Memórias off-line

O princípio da Localidade de Referência

Esse modelo de segmentação tem como pilar central o princípio da localidade de referência, isto é a tendência a existência de subrotinas iterativas que implicam na repetição de referências já acessadas, desta forma durante a execução de um programa existe uma tendência natural ao "agrupamento" de operações que partem à execução de um software. Desta maneira, informações armazenadas em memória de hierarquia inferior são gradualmente aglutinadas conforme são acessadas e transferidas para as de maior posição hierarquica. Assim, reduzindo a necessidade de acessos aos segmentos inferiores com o passar do tempo executando um programa.

1.3 Memória cache: Princípios

A memória cache integra a memória principal e é a segunda de maior prioridade na hierarquia de memória. Ela exerce função de intermédio, otimizando a comunicação entre os corpos de maior capacidade da memória principal, como memórias do tipo RAM, e os registradores do processador. Esse processo só é verdadeiramente eficiente graças ao fenômeno da Localidade de Referência.

Esta integração ocorre por meio da subdivisão da cache em diferentes camadas, normalmente 3 chamadas L1, L2 e L3. Estes subníveis comunicam-se sequencialmente, e seus extremos, L1 e L3 comumente, interagem, respectivamente, com o processador e a memória principal.

O acesso e transferência de dados entre a cache e a memória principal dá-se na forma de blocos, um conjunto de palavras, que são por sua vez agrupados nas chamadas linhas dentro da memória cache. Esse processo é dinamizado graças a Localidade de Referência, em razão da tendência de dados relativos uma mesma sub-rotina estarem agrupados em um

mesmo bloco. Com base nisto, sempre que uma palavra é exigida pelo processador e não está presente na cache, todo o bloco a quem essa palavra pertence e transplantado pela cache.

Já a comunicação entre a cache e os registradores do processador é conduzida na forma de palavras em uma velocidade muito maior do que as trocas entre níveis da cache, e consideravelmente mais rápida que as transferências entre cache e o resto da memória principal.

1.4 Elementos do projeto da memria cache

Endereçamento

Uma pratica comum na implementação de quase todos os processadores são tecnologias de endereçamento de memoria virtual. Esta trata-se da traducao de celulas da memoria principal em uma representação virtual que possibilite a facilidade aos programas em execução de considerar o armazenamento de um ponto de vista puramente logico sem lidar diretamente com as limitações fisicas de capacaidade fisica da memoria. Essa traducao normalmente fica a cargo de uma unidade especializada, a MMU.

Existem dois metodos de endereçamento virtual: o logico, tambem chamado de virtual, e o fisico. Estes diferem nas interações entre cache, MMU, processador e memoria principal. Sendo a cache fisica estacionada entre a MMU e a memoria, a custo de velocidade de comunicação com o processador, enquanto a cache virtual, alocada entre a MMU e o processador tem de lidar com conflitos no endereçamento uma vez que os programas tem acesso indices de referencia semelhantes implicando em choques que tem de ser resolvidos pela MMU.

Mapeamento

O processo de transferencia de dados nas memorias principais com a cache da-se por intermedio de uma funçao que mapea blocos de palavras na memoria principal a linhas na cache. Existem diversas funçoes com esta finalidade, sendo as principais:

• Mapeamento Direto

Uma funçao matematica aloca fixamente todos os blocos da memoria principal a linhas unicas na cache. Esse processo, apesar de simples, implica em choques entre diferentes blocos de memoria alocados as mesmas linhas, o que pode ser especialmente desvantajoso, especialmente quando dois blocos alocados a um mesmo endereço na cache sao repetidamente utilizados, incorrendo em trocas desncessarias constantes entre ambos em razao da pouca dinamicidade desta funçao.

• Mapeamento Associativo

Uma funçao matematica mapeia blocos da memoria principal a quaisquer linhas na cache, tomando em conta a disponibilidade utilizando um sistemas de tags para identificação das informações transferidas, desta forma não incorrendo nos mesmos choques. Essa inteligencia na alocação dos blocos ocorre ao custo de uma complexidade comparativamente muito alta no circuito que implementa essa tecninca.

• Mapeamento Associativo em Conjunto

Uma funçao associativa mapeia multiplos blocos a uma mesma linha, e as organiza internamente segundo um mapeamento direto. Desta forma incorrendo, num custo relativamente intermediario comparado aos demais enquanto ainda evitando choques excessivos.

Algoritmo de Substituição

Na eventualidade da lotação da memoria cache, faz-se necessario desocupar espaco para um novo bloco de memoria. Evidente que para sistemas baseados em mapeamento direto, esse processo não possui complexidade significativa uma vez que existe somente uma linha possivel na cache para cada bloco da memoria principal. Quando tratando-se de processadores e caches baseados em mapeamento associativo ou associativo por conjunto tem de se estabelecer criterio para exclusão de um conjunto de dados em favor da inserção de um novo. esse criterio pode obedecer variados principio de analise, os quais são implantados a nivel de hardware.

Alguns exemplos de crivos aplicados em sistemas associativos de conjuntos sao:

• LRU - Least Recently Used

Utiliza-se de um bit adicional USE em cada linha da cache de um dado conjunto relativo a multiplos blocos de memoria, e este sofre alterações de modo a demarcar o seu uso mais recente em comparação as demais linhas referentes ao mesmo bloco de memoria. Desta forma, quando necessario, exclui a substituição ocorre na linha menos recentemente utilizada, demarcada pelo USE 0.

• FIFO - First In First Out

Simplesmente elege-se a linha relativa ao bloco da memoria que esta na cache ha mais tempo. Uma implementação comum dessa pratica baseia-se no algoritmo roud-robin.

• LFU - Least Frequently Used

Associa-se um contador a cada linha da memoria cache, de forma quantizar os usos daquela dada linha, desta forma elege-se aquela menos frequentemente utilizada.

Politica de Escrita

No momento da substituição de um bloco de memoria na cache, atenta-se a qualquer alteração que tenha sido imposta sobre a palavra na cache, essas discrepancias precisam então serem transplantadas para memoria principal. Também pode-se incorrer em circunstancias semelhantes quando lidando com multiplas CPUs e/ou dispostivos de E/S que tenham capacidade de alterar a memoria principal, necessitando uma correção de modo a lidar com as informações dessincronizadas em relação as na memoria cache.

Essas operações de correção ocorrem majoritariamente seguindo uma de duas praticas mais comuns:

• Write-Through Replica-se toda operação de escrita entre a memoria principal e a memoria cache, implicando num fluxo constante de informações e eventuais gargalos, em razão da falta de verificação para casos redundantes, onde a correção não se faz necessaria.

• Write-Back Alterações ocorrem somente na cache e, por meio de um sistema de tags usando bits especificos, verifica-se quais blocos sofreram alterações e somente esses são alterados na memoria principal. Esse modelo incorre na elaboração de circuitos progressivamente mais complexos especialmente em ambiente com multiplos dispositivos de E/S que tem acesso a memoria.

2 Capítulo 5

As implementações de memorias de acesso rapido evoluiram consideravelmente no decorrer da historia, desde implementações primitivas usando loops magnetico ate o padrao atual baseado em tecnologias semicondutoras.

Tambem conhecidas como memorias Cores, nome herdade pela estrutura em nucleos das primeiras projeçoes das memoria RAM, apesar de a maioria ser baseada nas mesmas tecnologias semicondutoras, elas ainda variam significantemente em suas funcionalidades e qualidades, de acordo com a suas respectivas arquiteturas internas implementadas. Seno alguns tipos de memoria principal que iremos nos aprofundar as: ROM, DRAM e SRAM.

2.1 Memoria principal: Estrutura basica

A unidade mais basica de uma memoria Core 'e' a celula de memoria, entre todas suas implementações, define-se pela capacidade de armazenar um estado binario e de ser lida e/ou escrita, uma ou mais vezes.

Esses processos sao viabilizados por estruturas de comunicacao, escrita e controle da memoria principal. Normalmente possuindo ao menos 3 interfaces:

• Transporte

Responsavel por de fato armazenar o valor binario

• Controle

Delegado a verificação e seleção da celula onde ocorrera alguma operação

• Escrita e Saida

Incubido de transformar o valor binario no terminal de transporte e/ou externar o valor armazenado por ele.

Tipos de Memoria Core

A memoria RAM (Random Access Memory), apesar de sua descrição não se trata da unica Core com acesso randomizado. Sendo, na verdade, sua caracteristica definidora suas altas velocidades de escrita e leitura e sua volatidade, isto 'e sua necessidade de alimentação energetica constante para armazenamento de dados.

As duas principais implementações da RAM sao:

• DRAM

DRAM, ou Dynamic RAM, utiliza de um sistemas comparativamente simples de transistores cujo sinal por si so de um dekes define diretamente os valores armazenados numa celula da Core. Esse processo requer um *Refresh*, uma restauração auxiliar dos sinais armazenados esporadicamente em razão da dissipação natural das cargas.

• SRAM

Alternadamente, existem as SRAM, ou Statuc RAM, cujo design utiliza de circuitos flip-flops para conservar os sinais de um dado conjunto de celular, de forma a nao necessitar de um circuito dedicado para o Refresh de cada uma delas.

Desta maneira, as DRAM incorrem custos inicialmente mais baixos em razao da maior simplicidade de seu circuito em comparação 'a' uma SRAM pe que necessitam de estruturas mais complexas para conservação de dados. Entretanto, as circunstancias se invertem, a medida que o tamanho da Core aumenta, os transistores necessarios para os *Refresh* excedem significantemente mais do que os *flip-flops* necessarios.

Em contraste a simetria percebida nas operações nas RAM, as ROM (Read Only Memory) permitem uma velocidade maior ou comparavel as RAM e, tambem, nao sao volateis. Normalmente, a implementação das ROM da-se atraves da gravação física dos dados nos transistores. Essa falta de dinamicidade aparente, apesar de limitante sob certas opticas, faz-se irrelevante e ate util em muitas aplicações, como sistemas embarcados, bibliotecas e funções constantes, entre outros processos da mesma natureza.

As ROM tambem sao encontradas em diversas variações, como:

• ROM

ROM. ou Read Only Memory, tem como principal caracteristica a escrita fisica dos dados armazenados ainda na fabricação da memoria, num processo custoso e, em termos gerais, irreversivel. Permitindo acesso rapido a dados sem a necessidade de consultar a memoria secundaria e sem necessidade de alimentação eletrica.

• PROM

PROM, ou Programable ROM, uma variação mais "acessivel" da ROM, ela tem a escrita de dados efetuada por um processo eletrico por maquinario especializado ja nas maos do consumidor final. Apesar do custo aparentemente mais acessivel em conjunto com as vantagens das ROM comuns, os preços das PROM nao escalam bem em comparação com as ROM.

• EPROM

Uma alternativa mais pratica da PROM, tem sua escrita realizada eletronica, e ainda permite sua reutilização, por meio de um processo de apagamento utilizando raios ultravioleta. Desta forma, sendo possivelmente mais acessivel que as PROM, entretanto escalam ,em termos de produção em massa, pior que as PROM.

• EEPROM

Semelhante a EPROM, a escrita e o apagamento sao ambos feitos eletricamente, facilitando e bareteando essa etapa do processo, as custas de valores ainda maiores quando aplicadas a producação em larga escala.

• Flash

Popularizada na forma de dispositivos de armazenamnto movel, contrasta-se das demais por servir como uma alternativa intermediaria de preço acessivel entre EPROM e EEPROM.

Detecçao de erros

Dispositivos de memoria Core sao sujeitos a erros, seja por razoes de erro na fabricação por exemplo, onde o reparo desse dano implicaria em um processo muito dispendioso e excessivamente caro, ou por motivos da eventualidade fisico-eletronica que podem vir ocorrer naturalmente, temporariamente forçando um dado transistor em um sinal ou variando entre eles.

Nestes casos, existe uma serie de praticas comum entre as memorias principais que visam verificar a existencia, diagnosticar a natureza e, caso possivel, reparar as discrepencias indevidas na memoria.

Soluçoes do tipo DRAM

A fim de solucionar os maiores tempos de espera das memorias do tipo DRAM, ainda tentando aproveitar seus valores de produção mais acessiveis, novas implementações desse tipo de memoria foram elaboras.

• DRAM Sincrona

Por meoi de um sinal externo de clock, a DRAM sincrona comunica-se com o processador transmitindo informações a cada clock, utilizando o intervalo dessas interações para operações de controle e organização dos dados.

• DRAM RamBus

Atraves de um barramento especial, memorias do tipo RDRAM, comunicam-se, ainda que de forma assincrona, em altas velocidades com o processador.

• DDR-SDRAM

A mais utilizada entre computadores pessoais, trata-se de uma versao melhorada da SDRAM que efetuar operações de escrita e leitura para o processador duas vezes por clock, tanto na alta, quanto na baixa do sinal. Efetuando a execução de processos de controle no intervalo entre essas variações e utilizando de um buffer proprio para agiilizar o processo.

3 Capitulo 6

Mecanismos de memoria externa existem em resposta ao problema ao problema da volatilidade das memorias principais e as limitações de capacidade destas, tal qual ditado pela ordem da hierarquia de memoria, permitindo um armazenamento bruto mais significativo ainda sob um custo por bit acessivel.

As implementações das memorias secundarias variam significantemente quanto a natureza das tecnologias que as compoem, desde maquinas baseadas em processos magneticos, eletronicos e opticos, cada uma com suas respectivas utilidades, historias e limitações.

3.1 Disco magnetico: Funcionamento

Uma estrutura analoga ao vinil, entretanto constituido de superficies, em sua maioria, magneticas, baseia no surgimento de campos eletromagneticos a partir da rotação de um disco magnetico que entra um contato com uma "cabeça" formada por ao menos uma bobina condutora. Desta forma o contato entre a bobina e o disco em meio ao campo magnetico produz pulsos eletricos caracterisiticos e identificaveis que serao interpretados pelo computador num processo de leitura de dados, e, num contexto de escrita, a bobina produz o pulso em questao que sobreescreve os padroes magneticos demarcando pulsos no disco.

3.1.1 Organização e capacidade

O Disco magnetico subdivide-se em circunferencias concentricas conhecidas como trilhas, separadas entre si por lacunas progressivamente menores a medida que aproximam-se dos extremos do disco, e, por sua vez, essas trilhas sao separadas em setores.

Essas subdivisoes e espaços vazios tem como funçao prover uma velocidade de acesso uniforme a informações em todo disco, independente da distancia dos bits em questao do centro. Ancorando-se em uma distribuição que vise separe um mesmo bloco de dado pela maxima extensão do raio e, simultaneamente, preservando igualdade entre a velocidade angular relativa a quaisquer trilhas no disco.

A capacidade do disco 'e' entao determinada pela densidade de bits em relação ao raio do disco.

3.1.2 Aspectos fisicos e parametros de desempenho

Os discos magneticos podem ainda diferir entre si, de acordo com uma serie de condiçoes. Dizendo respeito ao numero de cabeças, portabilidade e reutilização.

Os principiais crivos de analise entre discos magneticos comparaveis sao relativos as velocidades para busca de uma trilha, inversao do sentido da rotação e a extensão da transferencia de dados.

RAID

RAID, ou *Redundant array of independent disks* diz respeito ao processo de utilização de multiplos discos magneticos como uma unica memoria secundaria, aproveitando os discos para fins de redundancia de dados, aumentando consideravelmente a segunrança da informação

e a velocidade de acesso e escrita dessas informações. Esse processo faz-se possivel por meio, não de uma ordem hierarquia incorporada aos multiplos niveis de uma RAID, mas sim pela implementação de diversos modelos de redundancia baseada em diferentes principios arquitetonicos, de forma a trazer as qualidades respectivas de cada um dos modelos.

3.2 Dispositivos opticos

O CD alcançou proeminencia como central ao processo de massificação do consumo de musica em sua epoca, permitindo um compartilhamento e leitura baratos e de alta qualidade. Tal processo fez-se possivel graças a implementação de uma memoria baseada em tecnologia laser, a qual gerava sulcos no corpo do disco optico no processo de gravação, e utilizava informações recebidas a partir da reflexão nos sulcos da memoria secundaria em questão.

Vale relembrar tambem o advento do DVD, que implemnentou uam series de melhorias no metodo de organização das subdivisões de dados no corpo do disco, possibilitando o compartilhamente tambem de midias visuais em alta qualidade.

3.3 Fita magnetica

Baseada em uma organização e principios de gravação semelhantes aos do disco magnetico, a fita foi um meio pioneiro de armazenamento secundario. Apesar de preços acessiveis para a epoca, era notavel as limitações de capacidade, qualidade e os limites do modelo de acesso sequencial atrelado a midia.