




Copiar o código abaixo para o novo arquivo vhdl.


```
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
Entity Cont4_completo is
        PORT(RST: in std_logic;
           CLK: in std logic;
                 Q: out unsigned(3 downto 0);
                 EN: in std_logic;
                 CLR: in std_logic;
                 LD: in std_logic;
                 LOAD: in unsigned (3 downto 0));
end entity;
Architecture X of Cont4_completo is
Signal CONT: unsigned (3 downto 0);
Begin
        Process (CLK, RST)
                Begin
                If RST = '1' then
                 CONT <= "0000";
```

```
Elsif CLK' event and CLK = '1' then
                  If CLR = '1'then
                                CONT <= "0000";
                        Else
                                If EN = '1' then
                                         If LD = '1' then
                                                 CONT <= LOAD;
                                         Else
                                                 CONT <= CONT+1;
                                         End IF;
                                 End If;
                        End If;
                End If;
        End process;
        Q <= CONT;
End architecture;
```












Faltaram as linhas relativas às bibliotecas

Library IEEE; use IEEE.std\_logic\_1164.all; use IEEE.numeric std.all;










O problema é que o projeto chama-se "cont4", mas a entidade e arquitetura chama-se "cont4\_completo". Substituir e recompilar.


## CONTROL H (replace)





```
Start Analysis & Synthesis | cont4 | 🗵 |
ďΧ
         船合。
                 @ @
     *10 0. 10
           Library IEEE;
      2
           use IEEE.std_logic_1164.all;
      3
           use IEEE.numeric std.all;
      4
      5
         Entity cont4 is
             PORT (RST: in std_logic;
      6
      7
                  CLK: in std logic;
      8
                  Q: out unsigned(3 downto 0);
                  EN: in std_logic;
     9
     10
                  CLR: in std_logic;
     11
                  LD: in std logic;
     12
                  LOAD: in unsigned (3 downto 0));
          Lend entity;
     13
     14
         Architecture X of cont4 is
     15
          LSignal CONT: unsigned (3 downto 0);
     16
         Begin
₽×
     17
            Process (CLK, RST)
     18
                Begin
```

































## Construir o testbench





Salvar como cont4\_tb.vhd

Cabeçalho do arquivo

```
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
```

Entity cont4\_tb is end entity; architecture nome\_qualquer of cont4\_tb is

component cont4 is

PORT(RST: in std\_logic;

CLK: in std\_logic;

Q: out unsigned(3 downto 0);

EN: in std\_logic;

CLR: in std\_logic;


```
LD: in std_logic;
                 LOAD: in unsigned (3 downto 0));
end component;
begin
   DUT: cont4
        port map
          (CLK => clk,
          Q => Q,
          EN => EN,
          CLR=> clr
          LD => ld
          LOAD:load);
process
        begin
               clk <= '0';
               wait for 15 ns;
                clk <= '1';
               wait for 15 ns;
        end process;
```

end architecture;



## Simulação GATE LEVEL


De maneira similar à simulação RTL, invocar a simulação como indicado abaixo




Ao invocar a simulação GATE LEVEL, pode aperecer a seguinte mensagem: "Can't find <filename>.sft Este arquivo com extensão sft é gerado pelo "netlist writer". Como o próprio nome indica é a ferramenta que gera a lista de conexões entre os elementos da fpga.




Esta ferramenta é invocada quando a compilação completa é executada, conforme a figura abaixo.



Se a compilação for bem sucedida, a seguinte tela é apresentada.



E pode ser invocada novamente a simulação GATE LEVEL:




A seguir é mostrada a figura onde se escolhe o tipo de atraso que se deseja. "Slow Model" se refere às condições onde a propagação dos sinais através da fpga leva mais tempo, em geral devido a temperaturas de operação mais alta. "Fast Model" está associado ao funcionamento em temperaturas mais baixas, onde os tempos de propagação são menores. Algumas vezes aperecem as experessões OC ou 85C que se referem, respectivamente, a 0 grau Celsius e 85 graus Celsius.



Neste ponto o Modelsim deve ser invocado, mas pode aparecer a mensagem abaixo. Ela indica que um elemento do Modelsim não pode ser apagado. Normalmente isso ocorre devido ao fato de o Modelsim estar aberto. Solução: fechat o Modelsim e reinvocar o comando.




Fechamento do Modesim:



Pressionar "Sim".

Simulação GATE LEVEL no Modelsim.

Na janela "Library" do Modelsim devem aparecer as janelas "rtl\_work" e "gate\_work". Para que o simulador funcione, uma destas bibliotecas deve ser selecionada.



A figura acima ilustra como as bibliotecas são organizadas pelo Modelsim.

Para escolher a biblioteca, existe um comando do Modelsim: "vlib", da mesma maneira que existe um para o compilador: "vcom" e para o simulador: "vsim".

\_ Para podermos entender a simulação GATE LEVEL, precisamos ir a um nível mais detalhado na simulação RTL.

Quando a simulação RTL é invocada, o "vlib" seleciona a biblioteca de trabalho "rtl\_work". Isto é feito através de scripts.

Já a simulação GATE LEVEL produz um script que chama o comando "vlib" é invocado e seleciona a biblioteca "gate\_work".


Na simulação RTL, o próprio arquivo fonte VHDL, no nosso exemplo cont4.vhd é utilizado em conjunto com cont4\_tb.vhd. O arquivo cont4.vhd é comilado através do script:

cont4\_run\_msim\_rtl\_vhdl.do


Este script é gerado e colocado para rodar pelo Quartus quando a simulação RTL é invocada.

```
transcript on
if {[file exists rtl_work]} {
    vdel -lib rtl_work -all
}
vlib rtl_work
vmap work rtl_work
vcom -93 -work work {D:/exemplo_VHDL/cont4/cont4.vhd}
```

Mas essa simulação não pode ser completada se o arquivo cont4\_tb.vhd não for compilado. Isso é feito através da interface gráfica :



Escolher o diretório onde o arquivo "cont4\_tb.vhd" se enconta e compilar o arquivo



Para isso pressionar o botão "compile".

A simulação efetivamente é feita através da opção "Simulate" do Modelsim. Os demais passos estão descritos em seções anteriores deste documento.

\_\_\_ Simulação GATE\_LEVEL propriamente dita: O Quartus gera o seguinte script:

```
transcript on
if {[file exists gate_work]} {
          vdel -lib gate_work -all
}
vlib gate_work
vmap work gate_work
vcom -93 -work work {cont4.vho}
```

Notar que a biblioteca agora é "gate\_work" e o arquivo compilado é "cont4.vho". Esse arquivo é baseado no vhd original e complementado com os atrasos intrínsecos de cada dispositivo.

De forma similar à simulação RTL, "comp4\_tb.vhd" também precisa se compilado. Se a simulação GATE\_LEVEL for feita em seguida à RTL, o tetbench PRECISA ser compilado obrigatoriamente. Na primeira simulação (RTL) ele é compilado em uma biblioteca e na segunda (GATE\_LEVEL) em outra.

Para a simulação seguir os mesmos passos anteriores

ANEXO: configurações adicionais necessárias para a simulação GATE LEVEL

1) Identificar a instância a quem deveremos aplicar as anotações quanto ao atraso intrínseco dos diversos elementos dentro da FPGA. Estas anotações são feitas pelo Quartus e ficam dentro de um arquivo com extensão SDF.

Caso o arquivo SDF seja associado a tdo o ambiente de simulação, não haverá anotações para os sinais do testbench. Neste caso a simulação falhará. No exemplo abaixo, o arquivo SDF deverá ser aplicado unicamente à instância DUT.





FIG 1

No exemplo em questão esse nome "DUT" é o nome da architecture da entidade que estamos simulando.

```
□component cont4 is
    PORT (RST: in std logic;
         CLK: in std logic;
          Q: out std logic vector(4 downto 0);
          EN: in std logic;
          CLR: in std logic;
          LD:
               in std logic;
          LOAD: in std logic vector (4 downto 0));
 end component;
 begin
      DUT: cont4
    port map
          (RST => RST,
CLK => clk,
              => Q,
          EN => EN,
          CLR => clr,
          LD => ld,
          LOAD=> load);
```

FIG 2

2) Configuração da simulação com o arquivo SDF. No menu "Simulate" escolher a opção "Start Simulation".



Na aba "SDF", pressionar Add... Na figura abaixo é mostrada a janela de escolha dos parâmetros. A caixa de diálogo "Apply to Region" contém o valor "/" que significa a aplicação de todas as anotações do arquivo SDF a todo o ambiente de simulação, aí incluso o testbench. O caminho correto, consultando a FIG 1, vemos que o nosso objeto sob teste é "/cont4\_tb/DUT", que deve ser colocado nesta caixa de diálogo.




FIG 4

"Browse" permite escolher o arquivo SDF, no exemplo com dois perfis de timing, fast e normal. Escolher aquele adequado à simulação que se deseja fazer -> FIG 5.




FIG 5

Após a escolha do arquivo (FIG 5) e do correto preenchimento do campo "Apply to Region", a simulação pode ser invocada com a seleção do testbench e pressionando-se "OK" (FIG 6)




FIG 6

## Configurações adicionais para o simulador:




FIG 7




FIG 8

A figura 8 mostra configurações adicionais para a simulação gate level.

Adicionalmente o documento disponível em

 $\frac{https://www.uio.no/studier/emner/matnat/fys/FYS4220/h12/documentation/quartus\_models\\ \underline{im\_setup.pdf}$ 

Pode ser muito útil.