

高等院校信息技术课程学习辅导丛书

数字逻辑学习辅导

王春露 编著



清华大学出版社

【丛书特色】

高校信息技术课程的开设已经非常普遍，但优秀的学习辅导用书却非常缺乏。由于信息技术课程内容更新速度快，涉及的知识点也比较多，如果能够将知识点系统地组织和联系起来，并通过动手练习加深理解，对于课程的学习是不无裨益的。本套丛书就是基于以上考虑组织的。

1. **使用灵活，适用面广。**已经出版的辅导书，大多是针对某一本特定教材编写，使用起来并不方便。本套丛书都是结合“课程”编写的，而不是结合具体的某种“教材”编写的，因此可以脱离具体的教材而使用。

2. **博采众长，知识丰富。**本套丛书力求提供丰富的知识点，既覆盖在国内得到广泛使用的几种优秀教材，也基本上能够满足《中国计算机科学与技术学科教程2002》（清华大学出版社出版）的要求。

3. **学练结合，事半功倍。**本套丛书的内容结构为“难点+例题+习题+试卷”，在帮助读者复习和掌握课程的主要知识点后，通过各章节例题与习题的训练，进而通过模拟试卷的使用，进一步巩固学习效果。

ISBN 7-302-11763-2



9 787302 117636 >

定价：16.00 元

高等院校信息技术课程学习辅导丛书

数字逻辑学习辅导

王春露 编著

清华大学出版社
北京

内 容 简 介

本书配合国内现有的各种数字逻辑教材,围绕数字逻辑的基本理论、基本分析方法和设计方法,编写了300余道习题和例题。全书共8章,内容包括:数字逻辑基础、布尔代数和逻辑函数化简、组合逻辑电路、触发器、寄存器和简单计数器、时序逻辑电路分析、时序逻辑电路设计、半导体存储器、可编程逻辑。各章按“知识要点”、“例题解析”、“习题”和“部分习题参考答案”进行组织。最后的附录中有3套本科试题和3套研究生试题及其参考答案。

本书可作为高等学校计算机、电子类和其他相关专业学生的辅导教材,也可作为研究生入学考试的指导用书,还可作为教师的参考用书。

版权所有,翻印必究。举报电话:010-62782989 13501256678 13801310933

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

本书防伪标签采用特殊防伪技术,用户可通过在图案表面涂抹清水,图案消失,水干后图案复现;或将表面膜揭下,放在白纸上用彩笔涂抹,图案在白纸上再现的方法识别真伪。

图书在版编目(CIP)数据

数字逻辑学习辅导/王春露编著. —北京:清华大学出版社,2005.12

(高等院校信息技术课程学习辅导丛书)

ISBN 7-302-11763-2

I. 数… II. 王… III. 数字逻辑—高等学校—教学参考资料 IV. TP302.2

中国版本图书馆(CIP)数据核字(2005)第102330号

出 版 者:清华大学出版社

<http://www.tup.com.cn>

社 总 机:010-62770175

地 址:北京清华大学学研大厦

邮 编:100084

客户服务:010-62776969

组稿编辑:张 龙

文稿编辑:孙建春

印 刷 者:北京鑫丰华彩印有限公司

装 订 者:三河市化甲屯小学装订二厂

发 行 者:新华书店总店北京发行所

开 本:185×260 印张:11.75 字数:276千字

版 次:2005年12月第1版 2005年12月第1次印刷

书 号:ISBN 7-302-11763-2/TP·7676

印 数:1~4000

定 价:16.00元

前言

本书根据计算机学科教学计划及相关信息类专业教学大纲编写,力求配合国内一些通用教材的体系,既可作为普通在校生数字逻辑课程的学习指导,也适合于研究生入学考试的指导用书。

读者在学习数字逻辑课程的时候,普遍感到这门课程涉及面广,理论与实践结合密切,特别是有一种“教材内容理解了,但遇到习题却无从下手”的感觉。本书覆盖了国内外有关教材的内容和经典习题,并对这些习题做了详细的分析解答或给出了提示信息。

本书有助于学生深入理解教材内容,巩固基本概念和定义,培养分析解决问题的能力,做到学以致用、举一反三。其中一些题目可以检查学生对授课内容的理解和掌握程度,有助于教师因材施教,提高教学质量。

本书共分为8章,内容按“知识要点”、“例题解析”、“习题”和“部分习题参考答案”进行组织。“知识要点”对本章内容进行高度概括,以期达到缩短复习时间的目的;“例题解析”精选了有代表性的各种题型的习题,并对这些习题提供了解题分析和详细答案。通过对这一部分内容的学习,读者完全有能力独立完成“习题”部分的各种练习题。“部分习题参考答案”有选择性地给出了部分习题的提示信息或参考答案。

本书的附录给出了3套本科生考试试题和3套研究生考试试题,并对每一套题的每个题目给出了详细的参考答案。

本书是在作者多年教学实践的基础上编写而成的。在整个编写过程中,于顺治、李凯、侯玮玮等都付出了辛勤劳动,在此一并向他们表示衷心的感谢。

由于时间仓促,加之数字逻辑课程的系统性和复杂性关系,书中可能存在错误之处,我们诚恳地欢迎广大读者批评指正,并将意见反馈给我们。在此谨向热情的读者致以诚挚的谢意。

编者

2005年2月

CONTENTS

目 录

第 1 章 数字逻辑基础	1
1.1 知识要点	1
1.1.1 数字电路和模拟电路	1
1.1.2 常用数制和数制之间的转换	1
1.1.3 二进制编码	2
1.1.4 基本逻辑运算	2
1.2 例题解析	3
1.3 习题	7
1.4 部分习题参考答案	8
第 2 章 布尔代数和逻辑函数化简	10
2.1 知识要点	10
2.1.1 逻辑函数的表示方法	10
2.1.2 布尔代数基本定律	10
2.1.3 布尔代数运算的基本规则	11
2.1.4 布尔代数化简	11
2.1.5 卡诺图化简	11
2.1.6 具有无关项的卡诺图化简	11
2.1.7 逻辑函数的变换	12
2.2 例题解析	12
2.3 习题	20
2.4 部分习题参考答案	22
第 3 章 组合逻辑电路	25
3.1 知识要点	25
3.1.1 组合逻辑电路分析	25
3.1.2 组合逻辑电路设计	25
3.1.3 常用的中规模组合逻辑标准构件	25
3.1.4 组合逻辑电路中的竞争冒险	29

3.2	例题解析	29
3.3	习题	43
3.4	部分习题参考答案	48
第4章	触发器、寄存器和简单计数器	54
4.1	知识要点	54
4.1.1	集成双稳触发器	54
4.1.2	移位寄存器	59
4.1.3	计数器	59
4.2	例题解析	62
4.3	习题	65
4.4	部分习题参考答案	69
第5章	时序逻辑电路分析	72
5.1	知识要点	72
5.1.1	时序逻辑电路的特点	72
5.1.2	时序逻辑电路的类型	72
5.1.3	同步时序逻辑电路分析	73
5.1.4	异步时序电路的分析	73
5.2	例题解析	73
5.3	习题	86
5.4	部分习题参考答案	90
第6章	时序逻辑电路设计	95
6.1	知识要点	95
6.1.1	同步时序逻辑设计的一般步骤	95
6.1.2	利用触发器设计计数器电路	95
6.1.3	利用中规模计数器构成任意进制计数器	96
6.1.4	时序逻辑电路的自启动设计	96
6.1.5	序列信号发生器和序列脉冲检测器电路的设计	96
6.2	例题解析	97
6.3	习题	106
6.4	部分习题参考答案	108
第7章	半导体存储器	113
7.1	知识要点	113
7.1.1	半导体存储器的分类	113
7.1.2	随机存取存储器 RAM	114

7.1.3 只读存储器 ROM	115
7.2 例题解析	117
7.3 习题	121
7.4 部分习题参考答案	123
第8章 可编程逻辑	128
8.1 知识要点	128
8.1.1 可编程逻辑器件的特点	128
8.1.2 可编程逻辑阵列 FPLA	129
8.1.3 可编程阵列逻辑 PAL	129
8.1.4 通用阵列逻辑 GAL	129
8.1.5 现场可编程门阵列 FPGA	129
8.1.6 在系统可编程逻辑器件(ISP-PLD)	129
8.2 例题解析	130
8.3 习题	134
8.4 部分习题参考答案	139
附录A 模拟试题	148
本科第1套模拟试题	148
本科第2套模拟试题	151
本科第3套模拟试题	153
研究生入学第1套模拟试题	156
研究生入学第2套模拟试题	157
研究生入学第3套模拟试题	158
附录B 模拟试题参考答案	161
本科第1套模拟试题答案	161
本科第2套模拟试题答案	163
本科第3套模拟试题答案	166
研究生入学第1套模拟试题答案	169
研究生入学第2套模拟试题答案	173
研究生入学第3套模拟试题答案	176

1.1 知识要点

1.1.1 数字电路和模拟电路

数字电路：工作在数字信号下的电子电路叫做数字电路。数字信号的变化在时间上和数值上都是不连续的，它们的数值大小和每次的增减变化都是某一个最小数量单位的整数倍，而小于这个最小数量单位的数值没有任何物理意义。

模拟电路：工作在模拟信号下的电子电路叫做模拟电路。模拟信号的变化在时间上和数值上是连续的。

1.1.2 常用数制和数制之间的转换

1. 常用数制

(1) 十进制数

十进制数采用 0、1、2、3、4、5、6、7、8 和 9 等 10 个数码表示。逢十进一。任意一个十进制数 $(S)_{10}$ 可以表示为

$$(S)_{10} = k_n 10^{n-1} + k_{n-1} 10^{n-2} + \cdots + k_1 10^0 + k_0 10^{-1} + k_{-1} 10^{-2} + \cdots + k_{-m} 10^{-m-1}$$

其中， k_i 是 0~9 十个数码中的任意一个； m 和 n 是正整数，表示权； k_i, m, n 均由 $(S)_{10}$ 决定。

(2) 二进制数

二进制数中只有 0 和 1 两个数码。逢二进一。任意一个二进制数可以表示为

$$(S)_2 = k_n 2^{n-1} + k_{n-1} 2^{n-2} + \cdots + k_1 2^0 + k_0 2^{-1} + k_{-1} 2^{-2} + \cdots + k_{-m} 2^{-m-1}$$

其中， k_i 只能取 0 或 1。

(3) 八进制数

八进制数中有 0、1、2、3、4、5、6 和 7 等 8 个数码。逢八进一。任意一个八进制数可以表示为

$$(S)_8 = k_n 8^{n-1} + k_{n-1} 8^{n-2} + \cdots + k_1 8^0 + k_0 8^{-1} + k_{-1} 8^{-2} + \cdots + k_{-m} 8^{-m-1}$$

其中， k_i 可取 0, 1, 2, ..., 7 八个数之一。

(4) 十六进制数

十六进制数中有 0、1、2、3、4、5、6、7、8、9、A、B、C、D、E 和 F 等 16 个数码。逢十六进

一。任意一个十六进制数可以表示为

$$(S)_{16} = k_n 16^{n-1} + k_{n-1} 16^{n-2} + \cdots + k_1 16^0 + k_0 16^{-1} + k_{-1} 16^{-2} + \cdots + k_{-m} 16^{-m-1}$$

其中, k_i 可取 0, 1, 2, ..., 9, A, B, C, D, E, F 等 16 个数码、字母之一。

2. 不同进制数的相互转换

- 二、八、十六进制数转换为十进制数时, 将每位二、八、十六进制数按权展开相加, 即得对应十进制数。
- 十进制整数转化成其他进制数时, 十进制整数部分采用连除取余法(精确到小数点后几位), 要将其转化为几进制就除以几; 小数部分采用连乘取整法, 要将其转化为几进制就乘以几。
- 二进制数转化成八、十六进制数时, 从小数点开始, 分别从左右将每 3 位(或 4 位)二进制数分为一组(不足位整数部分在有效位左边补 0, 不足位小数部分在有效位右边补 0), 并代之以等值的 1 位八进制数(十六进制数), 即可得到对应的八进制数(十六进制数)。
- 十进制数转换成二进制数时, 若数值较大, 可采用八进制数或十六进制数作为中间过渡。

1.1.3 二进制编码

数字系统中的信息有 2 类, 一类是数码信息, 另一类是代码信息。数码代表一个确切的数字, 而代码是不同信息的代号, 没有数的意义。

在用 4 位二进制数码表示 1 位十进制的 0~9 这 10 个状态时, 就有多种不同的码制。通常将这些代码称为二十进制编码, 简称 BCD 码。常用的 BCD 码有 8421BCD、5421BCD、余 3 码等, 它们都是用 4 位二进制代码表示 1 位十进制数, 每种编码均有 6 种组合不允许出现。

二进制数与 BCD 码的转换方法: 先将二进制数转换为十进制数, 然后再根据十进制数与各种 BCD 码的一一对应关系转换。











1.1.4 基本逻辑运算

数字电路是一种开关电路, 其输入、输出量是高、低电平, 可以用二元常量 0 和 1 来表示。数字电路的输入量和输出量之间的关系是一种逻辑上的因果关系。可以用逻辑函数来描述。逻辑代数(又称布尔代数)是研究逻辑函数的一种数学工具, 在布尔代数中, 与、或、非是 3 种最基本的逻辑运算。其中, 与运算要全部条件同时具备时结果才发生, 或运算只要有一个条件具备结果就发生, 而非运算是条件不具备时结果发生。3 种运算可以进一步组合, 形成更为复杂的逻辑运算。

表 1-1 列出了各种常见的逻辑门图形符号及逻辑函数表达式。



表 1-1

逻辑门	图形符号	逻辑函数	逻辑门	图形符号	逻辑函数
与		$Y = A \cdot B$	异或		$Y = A \oplus B$
或		$Y = A + B$	与或非		$Y = \overline{AB + CD}$
非		$Y = \bar{A}$	同或		$Y = AeB$
与非		$Y = \overline{A \cdot B}$	三态非门		$B=1$ 时 Y 高阻 $B=0$ 时 $Y = \bar{A}$
或非		$Y = \overline{A + B}$	OC 门		$F = \overline{AB}$

1.2 例题解析

【例题 1.1】 $(726)_{10} = (?)_8$

解：一个十进制整数转换成八进制数时，按除 8 取余的方法进行。

$$\begin{array}{r}
 8 \overline{) 726} \quad \text{余数 } 6 \\
 \underline{8 90} \quad \text{余数 } 2 \\
 \underline{8 11} \quad \text{余数 } 3 \\
 \underline{8 1} \quad \text{余数 } 1 \\
 0
 \end{array}$$

转换结果，得到 $(726)_{10} = (1326)_8$

【例题 1.2】 $(726)_{10} = (?)_{16}$

解：一个十进制整数转换成十六进制数时，按除 16 取余的方法进行。

$$\begin{array}{r}
 16 \overline{) 726} \quad \text{余数 } 6 \\
 \underline{16 45} \quad \text{余数 } 13 \\
 \underline{16 2} \quad \text{余数 } 2 \\
 0
 \end{array}$$

转换结果，得到 $(726)_{10} = (2D6)_{16}$

【例题 1.3】 $(0.7875)_{10} = (?)_8$ ； $(0.125)_{10} = (?)_{16}$

解：一个十进制小数转换成八进制数时，可按乘 8 取整的方法进行，一个十进制小数转换

成十六进制小数时,可按乘 16 取整的方法进行。

转换结果,可得

$$(0.7875)_{10} \approx (0.623)_8; (0.125)_{10} = (0.2)_{16}$$

注意,小数转换不一定能算尽,只能算到一定精度的位数为止,故要产生一些误差。当位数较多时,这个误差就很小了。

【例题 1.4】 $(167.2)_8 = (?)_{10}; (1C4.E)_{16} = (?)_{10}$

解:八进制数或十六进制数转换成等值的十进制数时,可按权相加的方法进行。

$$(167.2)_8 = 1 \times 8^2 + 6 \times 8^1 + 7 \times 8^0 + 2 \times 8^{-1} = 64 + 48 + 7 + 0.25 = (119.25)_{10}$$

$$\begin{aligned}(1C4.E)_{16} &= 1 \times 16^2 + C \times 16^1 + 4 \times 16^0 + E \times 16^{-1} \\ &= 256 + 192 + 4 + 0.875 = (452.875)_{10}\end{aligned}$$

【例题 1.5】 $(657.632)_8 = (?)_2; (2BA4)_{16} = (?)_2$

解:1 位八进制数表示的数值恰好相当于 3 位二进制数能表示的数值,1 位十六进制数表示的数值恰好相当于 4 位二进制数能表示的数值。

因此彼此之间的转换极为方便:只要从小数点开始,分别向左右展开即可。

$$(657.632)_8 = (110101111.110011010)_2$$

$$(2BA4)_{16} = (0010101110100100)_2$$

【例题 1.6】 将十进制数 $(2003)_{10}$ 转换成二进制数。

解:当十进制数转换成二进制数时,对于较大的数,可采用八进制数或十六进制数作为中间过渡。

$$(2003)_{10} = (7D3)_{16} = (11111010011)_2$$

【例题 1.7】 将二进制数 $(1011.011)_2$ 转换成十进制数。

解:当二进制数转换成十进制数时,也可采用八进制数或十六进制数作为中间过渡。

$$(1011.011)_2 = (B.6)_{16} = (11 \times 16^0 + 6 \times 16^{-1})_{10} = (11.375)_{10}$$

【例题 1.8】 找出下列数中与 $(10100101.1011)_2$ 相等的数。

$$(26.64)_8, (A5.B)_{16}, (11.375)_{10}, (0010001000000011.011000100101)_{8421BCD}$$

解:先将上面的数都转换为二进制数:

$$(26.64)_8 = (10110.110100)_2$$

$$(A5.B)_{16} = (10100101.1011)_2$$

$$(11.375)_{10} = (1011.011)_2$$

$$(0010001000000011.011000100101)_{8421BCD} = (2203.625)_{10} = (100010011011.101)_2$$

由上面可知,只有 $(A5.B)_{16}$ 是与 $(10100101.1011)_2$ 相等的数。

【例题 1.9】 对 70 个或 150 个信息编码,各需要多少位二进制码?

解:对 M 个信息编码需要 n 位二进制码,其中有 $2^{(n-1)} < M \leq 2^n$ 。

对 70 个信息编码,需要 7 位二进制码。

对 150 个信息编码,需要 8 位二进制码。

【例题 1.10】 二进制数 000000~111111 可代表多少个数? 而二进制数 000000000~

11111111 呢?

解: 二进制数 000000~111111 可代表 $2^6=64$ 个数, 二进制数 000000000~111111111 可代表 $2^9=512$ 个数。

【例题 1.11】 将下列十进制数转换为 8421BCD 码。

(1) $(125.6)_{10}$, (2) $(1985.67)_{10}$, (3) $(2954.13)_{10}$

解: (1) $(125.6)_{10} = (000100100101.0110)_{8421BCD}$

(2) $(1985.67)_{10} = (0001100110000101.01100111)_{8421BCD}$

(3) $(3854.13)_{10} = (0011100001010100.00010011)_{8421BCD}$

【例题 1.12】 写出下列 BCD 码对应的十进制数。

(1) $(1000100100111000.0111)_{8421BCD}$

(2) $(100001110101.10010011)_{\text{余3码}}$

解: (1) $(1000100100111000.0111)_{8421BCD} = (8938.7)_{10}$

(2) $(100001110101.10010011)_{\text{余3码}} = (542.60)_{10}$

【例题 1.13】 用余 3 码表示下列十进制数。

(1) 92.15

(2) 764.3

解: (1) $(92.15)_{10} = (11000101.01001000)_{\text{余3码}}$

(2) $(764.3)_{10} = (101010010111.0110)_{\text{余3码}}$

【例题 1.14】 将下列 8421BCD 码转换为二进制数。

(1) 01111000.011000100101

(2) 00111001

解: 先写出 BCD 码表示的十进制数, 然后再根据十进制数变换为二进制数的方法转换为二进制数, 即 BCD 码 $\rightarrow$ 十进制数 $\rightarrow$ 二进制数。

(1) $(01111000.011000100101)_{8421BCD} = (78.625)_{10} = (1001110.101)_2$

(2) $(00111001)_{8421BCD} = (39)_{10} = (100111)_2$

【例题 1.15】 将下列二进制数转换为 8421BCD 码。

(1) 11000101.01001

(2) 1010101

解: 先将二进制数转换为十进制数, 然后再根据十进制数与 8421BCD 码之间的对应关系写出相应的 BCD 码, 即二进制数 $\rightarrow$ 十进制数 $\rightarrow$ BCD 码。

(1) $(11000101.01001)_2 = (197.28125)_{10} = (000110010111.00101000000100100101)_{8421BCD}$

(2) $(1010101)_2 = (85)_{10} = (10000101)_{8421BCD}$

【例题 1.16】 将下列一组数按照从小到大的顺序排列:

$(11011001)_2$, $(135.6)_8$, $(27)_{10}$, $(3AF)_{16}$, $(00111000)_{8421BCD}$

解: 先将所有的数都变换到同一数制下:

$$(11011001)_2 = (217)_{10}$$

$$(135.6)_8 = (93.75)_{10}$$

$$(3AF)_{16} = (943)_{10}$$

$$(00111000)_{8421BCD} = (38)_{10}$$

因此,上面一组数从小到大的排列顺序为:

$$(27)_{10} < (00111000)_{8421BCD} < (135.6)_8 < (11011001)_2 < (3AF)_{16}$$

【例题 1.17】 某 TTL 门的 $I_{OHmax} = 5mA$, $I_{OLmax} = 20mA$; 开门电平 $U_{ON} = 1.8V$, 关门电平 $U_{OFF} = 0.8V$ 。用该 TTL 门构成的电路如图 1-1 所示。各电路的输出函数表达式如下,判断这些表达式是否成立,并简述理由。

$$(1) F_1 = \overline{AB} \cdot \overline{CD} \quad (2) F_2 = \overline{AB} \cdot \overline{CD} \quad (3) F_3 = \overline{AB} \cdot \overline{CD} \quad (4) F_4 = \overline{AB + CD}$$




图 1-1

解: (1) 不成立。因为其负载电阻只有 150Ω , 其输出高电平

$$U_{OH} = I_{OHmax} R_L = 0.005 \times 150 = 0.75V$$

不符合逻辑要求。

(2) 不成立。因为 $R_S < 500\Omega$, 该输入端相当于输入逻辑“0”, $F_2 = \overline{AB} \cdot \overline{CD} \cdot 0 = 0$ 。

(3) 成立。为使该电路输出的 U_{OH} 能使负载门开启, 其 $U_{OHmin} = U_{ON} = 1.8V$, 故

$$R_{Lmin} = \frac{U_{OHmin}}{I_{OH}} = \frac{1.8}{0.005} = 360\Omega$$

本电路的 $R_L = 3k\Omega$, 满足要求。

(4) 不成立。因为 $R_S = 3k\Omega > 2k\Omega$, 该输入端相当于输入逻辑“1”, 故

$$F_4 = \overline{AB + CD + 1} = 0$$

1.3 习 题

1. 将下列十进制数转换为等值的二进制数(准确到小数点后两位)。

- (1) 13
- (2) 43
- (3) 58
- (4) 1024.5
- (5) 255.76

2. 将下列二进制数转换为等值的十进制数。

- (1) 1100110
- (2) 11001.1
- (3) 100111.11
- (4) 11001101.111

3. 将下列二进制数转换为等值的八进制数和十六进制数。

- (1) 1001100101101
- (2) 1010011011010

4. 将下列八进制数转换为等值的二进制数。

- (1) 24.3
- (2) 67.731
- (3) 365.66

5. 将下列十六进制数转换为等值的二进制数。

- (1) 3AB4
- (2) FAC.B
- (3) 37AD.9B
- (4) CDE2.F5

6. 将下列数转换成十进制数。

- (1) $(135.6)_8$
- (2) $(5D.C)_{16}$
- (3) $(201)_3$

7. 指出下列一组数中的最大数与最小数。

$(10100)_2, (10)_{10}, (110)_8, (011)_{16}, (10010001)_{8421BCD}$

8. 求出下列各式的值。

- (1) $(101101)_2 = (\quad)_{10}$
- (2) $(736.21)_8 = (\quad)_{16}$

- (3) $(8AB5)_{16} = (\quad)_4$
 (4) $(2586.85)_{10} = (\quad)_8$
9. 写出对给定十进制数的以下 BCD 带权编码。
 (1) 用 8,4,2,1;7,4,2,1;8,4,-2,-1 码表示 8210
 (2) 用 8,4,2,1;5,4,2,1;5,3,1,1 码表示 32.110
 (3) 用余 3 码;7,4,2,1;8,4,-2,-1 码表示 295.4710
10. 将下列 8421BCD 码转换为八进制数。
 (1) 010100111001.011010001001
 (2) 100101110100
11. 对于图 1-2 所示各种 TTL 电路,分别写出输出端表达式。




图 1-2

12. 二极管门电路如图 1-3 所示,二极管具有理想导电特性。A、B 的高电平输入为 3V,低电平输入为 0.3V,分别列出图(1)、图(2)的真值表,并写出输出函数表达式。




图 1-3

1.4 部分习题参考答案

1. (1) 1101 (2) 101011 (3) 111010 (4) 10000000000.1
 (5) 11111111.11

2. (1) 102 (2) 25.5 (3) 39.75 (4) 205.875
3. (1) $(11455)_8$ $(132D)_{16}$ (2) $(12332)_8$ $(14DA)_{16}$
4. (1) 10100.011 (2) 110111.111011001
 (3) 11110101.11011
5. (1) 0011101010110100 (2) 111110101100.1011
 (3) 0011011110101101.10011011 (4) 1100110111100010.11110101
6. (1) 93.75 (2) 93.75 (3) 19
8. (1) 45 (2) 1DE.44 (3) 20222311 (4) 5032.6631
10. (1) 1033.5406 (2) 1716
11. 输出信号 L 的表达式如下。

$$L_1 = \overline{A+B}$$

$$L_2 = \overline{AB+C}$$

$$L_3 = \begin{cases} \overline{AB} & (C=0) \\ Z & (C=1) \end{cases}$$

$$L_4 = \overline{(A \oplus B)C}$$

12. (1) $F_1 = AB$ (2) $F_2 = A+B$

布尔代数和逻辑函数化简

2.1 知识要点

2.1.1 逻辑函数的表示方法

一个逻辑函数可以用以下 6 种方法来表示：逻辑表达式法、真值表法、逻辑图法、卡诺图法、波形图法、点阵图法和硬件设计语言法。这些表示方法可以相互转换。逻辑表达式是逻辑函数的最基本的表示方法,通常由真值表得到。逻辑表达式表示逻辑函数时有两种标准形式：即最小项表达式和最大项表达式。

2.1.2 布尔代数基本定律

布尔代数基本定律见表 2-1。

表 2-1

基本定律	$A+0=A$	$A\cdot 0=0$	$\overline{\overline{A}}=A$
	$A+1=1$	$A\cdot 1=A$	$A+\overline{A}=1$
	$A+A=A$	$A\cdot A=A$	$A\overline{A}=0$
结合律	$(A+B)+C=A+(B+C)$		$(AB)C=A(BC)$
交换律	$A+B=B+A$		$AB=BA$
分配律	$A(B+C)$		$A+BC=(A+B)(A+C)$
摩根定律	$\overline{A\cdot B\cdot C\cdots}=\overline{A}+\overline{B}+\overline{C}\cdots$		$\overline{A+B+C\cdots}=\overline{A}\cdot\overline{B}\cdot\overline{C}\cdots$
吸收律	$A+A\cdot B=A$		
	$A\cdot (A+B)=A$		
	$A+\overline{A}\cdot B=A+B$		
	$(A+B)\cdot (A+C)=A+BC$		
包含律	$AB+\overline{A}C+BC=AB+\overline{A}C$		$(A+B)(\overline{A}+C)(B+C)=(A+B)(\overline{A}+C)$

2.1.3 布尔代数运算的基本规则

布尔代数运算基本规则包括代入规则、反演规则和对偶规则。

- 代入规则：任何一个含有变量 A 的等式，如果将等式两边所有出现 A 的位置都代入同一个逻辑函数，则恒等式成立。
- 反演规则：对任意一个逻辑函数 F ，若将 F 表达式中的与 $(\cdot)$ 换成或 $(+)$ ，或 $(+)$ 换成与 $(\cdot)$ ；再将原变量换成非变量，非变量换成原变量；并将逻辑 1 换成 0，0 换成 1，即可得到其反函数。（注意：变换中必须保持先与后或的顺序，否则将会出错）。
- 对偶规则：某个逻辑恒等式成立，则对偶式也成立，称为对偶规则。 F 是一个逻辑表达式，把 F 中的与 $(\cdot)$ 换成或 $(+)$ ，或 $(+)$ 换成与 $(\cdot)$ ；1 换成 0，0 换成 1，所得的新的逻辑函数式叫 F 的对偶式，记为 F' 。（注意：变换中必须保持先与后或的顺序）。

2.1.4 布尔代数化简

利用布尔代数的基本定律和恒等式进行化简的常用方法包括以下几种。

- 并项法：利用 $A + \bar{A} = 1$ 的公式，将两项合并为一项，并消去一个变量。
- 吸收法：利用 $A + AB = A$ 的公式，可将 AB 项消去。 A 和 B 同样也可以是任何一个复杂的逻辑式。
- 消去法：利用 $A + \bar{A}B = A + B$ 的公式，消去多余的因子。
- 配项法：利用 $A(A + B) = A$ 作配项用，消去更多的项。

2.1.5 卡诺图化简

使用布尔代数法化简要求熟练掌握布尔代数的基本定律，而且需要一定的技巧，特别是经代数化简后的逻辑表达式是否为最简式很难判断。卡诺图法化简技巧性低，有化简的统一方法，并可以直观地判断化简结果是否为最简表达式。

1. 利用卡诺图化简的三个原则

- 必须使每个方格（最小项）至少被包含一次。
- 使每个组合包含尽可能多的方格。
- 所有的方格包含在尽可能少的不同组合中。

2. 利用卡诺图化简的步骤

卡诺图化简步骤如图 2-1 所示。

2.1.6 具有无关项的卡诺图化简

实际中经常会遇到这样的问题，真值表中对应于变量的某些取值组合不允许出现，或者是变量之间具有一定的制约关系。这些变量取值所对应的最小项称为无关项又叫任意




图 2-1

项,其值可以取 0 或 1。利用无关项这一特点,可以使函数简化。

含有无关项逻辑函数的化简的方法是:对逻辑函数化简有利的无关项,取值为 1,化简时圈入卡诺图中有用的组合圈中,否则就不圈,取值为 0。

2.1.7 逻辑函数的变换

所谓逻辑函数的变换,就是根据小规模标准门电路器件的类型,将最简与或表达式变换为与非门、或非门、与或非门来实现。

2.2 例题解析

【例题 2.1】 判断以下逻辑关系是否正确。

- (1) 若 $A=B$, 则 $AB=A$ 。
- (2) 若 $AB=AC$, 则 $B=C$ 。
- (3) 若 $A+B=A+C$, 则 $B=C$ 。
- (4) 若 $A+B=A+C$, 且 $AB=AC$, 则 $B=C$ 。

解: (1) 正确。因为 $A=B=0$ 或 $A=B=1$ 时, $AB=A$ 都成立。

(2) 不正确。因为,若 $A=0$, 则 $B \neq C$ 时 $AB=AC$ 仍可成立。

注意: 等式两边不得用除法。

(3) 不正确。因为,若 $A=1$, 则 $B \neq C$ 时 $A+B=A+C$ 仍成立。

注意: 等式两边不得用减法。

(4) 正确。因为, $A+B=A+C$ 表明, $A=0$ 时 $B=C$; $AB=AC$ 表明, $A=1$ 时 $B=C$, 所以无论 A 为何值, $B=C$ 总成立。

【例题 2.2】 利用反演规则直接写出下列函数的反函数。

$$(1) F = (\overline{A}B + C)D + E$$

$$(2) F = AB + (\overline{A} + C)(C + \overline{B}D)$$

解: (1) $\overline{F} = ((\overline{A} + B)\overline{C} + \overline{D})\overline{E}$

$$(2) \overline{F} = (\overline{A} + \overline{B})(\overline{A}\overline{C} + \overline{C}(B + \overline{D}))$$

【例题 2.3】 利用对偶规则直接写出下列函数的对偶式。

$$(1) F = \overline{A + \overline{B} \cdot (\overline{C} + D)(B + C)}$$

$$(2) F = AC + (\overline{A} + C)(C + \overline{B}D)$$

解: (1) $F' = \overline{A}\overline{B} + \overline{C}D + BC$

$$(2) F' = (A + C)(\overline{A}C + C(\overline{B} + D))$$

【例题 2.4】 用布尔代数化简下列逻辑函数。

$$(1) F = \overline{A}\overline{B} + \overline{A}\overline{C} + \overline{B}\overline{C}$$

$$(2) F = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B} + \overline{A}D + C + BD$$

$$(3) F = AC + \overline{B}\overline{C} + \overline{A}B$$

解: (1) $F = \overline{A}\overline{B} + \overline{A}\overline{C} + \overline{B}\overline{C}$

$$= \overline{A}\overline{B} + \overline{A}\overline{C} \cdot \overline{B}\overline{C}$$

$$= \overline{A}\overline{B} + (A + \overline{C})(B + \overline{C})$$

$$= \overline{A}\overline{B} + AB + \overline{B}\overline{C} + A\overline{C} + \overline{C}$$

$$= A + \overline{C}$$

$$(2) F = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B} + \overline{A}D + C + BD$$

$$= C + \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B} + \overline{A}D + BD$$

$$= C + \overline{A}\overline{B} + \overline{A}\overline{B} + \overline{A}D + BD$$

$$= C + \overline{B} + BD + \overline{A}D$$

$$= C + \overline{B} + D + \overline{A}D$$

$$= C + \overline{B} + D$$

$$(3) F = AC + \overline{B}\overline{C} + \overline{A}B$$

$$= AC + \overline{A}B + \overline{B}\overline{C}$$

$$= AC + \overline{A}B + CB + \overline{B}\overline{C}$$

$$= AC + \overline{A}B + B$$

$$= AC + B$$

【例题 2.5】 用布尔代数证明下列逻辑等式。

$$(1) AB \oplus \overline{A}C = AB + \overline{A}C$$

$$(2) \overline{A}\overline{B}C + CD + B\overline{D} + \overline{C} = A + B + \overline{C} + D$$

$$(3) \overline{A}\overline{B} + \overline{A}C + BC + \overline{C}D = \overline{A}\overline{B} + C + D$$

$$(4) \overline{A}\overline{B}\overline{C} + AC + \overline{A}BC + B\overline{C}D = \overline{A}\overline{B} + BC + BD$$

解: (1) 左边 $= AB \oplus \overline{A}C$

$$\begin{aligned} &= \overline{A}\overline{B}\overline{A}C + AB\overline{A}C \\ &= (\overline{A} + \overline{B})\overline{A}C + AB(A + \overline{C}) \\ &= \overline{A}C + \overline{A}\overline{B}C + AB + AB\overline{C} \\ &= \overline{A}C + AB \\ &= AB + \overline{A}C \\ &= \text{右边} \end{aligned}$$

$$\begin{aligned} (2) \text{ 左边} &= \overline{A}\overline{B}C + CD + B\overline{D} + \overline{C} \\ &= \overline{A}\overline{B}C + (\overline{C} + CD) + B\overline{D} \\ &= \overline{A}\overline{B}C + \overline{C} + D + B\overline{D} \\ &= \overline{A}\overline{B} + \overline{C} + D + B \\ &= (\overline{A}\overline{B} + B) + \overline{C} + D \\ &= A + B + \overline{C} + D \\ &= \text{右边} \end{aligned}$$

$$\begin{aligned} (3) \text{ 左边} &= \overline{A}\overline{B} + \overline{A}C + BC + \overline{C}D \\ &= \overline{A}\overline{B} + BC + \overline{A}C + \overline{C}D \\ &= \overline{A}\overline{B} + BC + AC + \overline{A}C + \overline{C}D \\ &= \overline{A}\overline{B} + BC + C + \overline{C}D \\ &= \overline{A}\overline{B} + C + \overline{C}D \\ &= \overline{A}\overline{B} + C + D \\ &= \text{右边} \end{aligned}$$

$$\begin{aligned} (4) \text{ 左边} &= \overline{A}\overline{B}\overline{C} + AC + \overline{A}BC + B\overline{C}D \\ &= A(\overline{B}\overline{C} + C) + \overline{A}BC + B\overline{C}D \\ &= A(\overline{B} + C) + \overline{A}BC + B\overline{C}D \\ &= \overline{A}\overline{B} + AC + \overline{A}BC + B\overline{C}D \\ &= \overline{A}\overline{B} + C(A + \overline{A}B) + B\overline{C}D \\ &= \overline{A}\overline{B} + C(A + B) + B\overline{C}D \\ &= \overline{A}\overline{B} + AC + BC + B\overline{C}D \\ &= \overline{A}\overline{B} + AC + B(C + \overline{C}D) \\ &= \overline{A}\overline{B} + AC + B(C + D) \\ &= \overline{A}\overline{B} + AC + BC + BD \\ &= \overline{A}\overline{B} + BC + BD \\ &= \text{右边} \end{aligned}$$

【例题 2.6】 证明下列关系成立:

$$(1) X_1 X_2 \oplus \overline{X}_1 X_3 = X_1 X_2 + \overline{X}_1 X_3$$

$$(2) \text{ 若 } X_1 + X_2 = 1, \text{ 则有 } X_1 \oplus X_2 = \overline{X}_1 \overline{X}_2$$

(3) 若 $X_1 X_2 = 0$, 则有 $X_1 \oplus X_2 = X_1 + X_2$

解: (1) 根据异或基本定义, 展开化简为

$$\begin{aligned} X_1 X_2 \oplus \bar{X}_1 X_3 &= X_1 X_2 \bar{X}_1 X_3 + \bar{X}_1 X_2 \bar{X}_1 X_3 \\ &= X_1 X_2 (X_1 + \bar{X}_3) + (\bar{X}_1 + \bar{X}_2) \bar{X}_1 X_3 \\ &= (X_1 X_2 + X_1 X_2 \bar{X}_3) + (\bar{X}_1 X_3 + \bar{X}_1 \bar{X}_2 X_3) \\ &= X_1 X_2 + \bar{X}_1 X_3 \end{aligned}$$

(2) 因为异或即同或非, 所以

$$\begin{aligned} X_1 \oplus X_2 &= \overline{X_1 X_2 + \bar{X}_1 \bar{X}_2} \\ &= \overline{X_1 X_2} \cdot \overline{\bar{X}_1 \bar{X}_2} \\ &= \overline{X_1 X_2} \cdot (X_1 + X_2) = \overline{X_1 X_2} \quad (\text{因 } X_1 + X_2 = 1) \end{aligned}$$

(3) 因为异或即同或非, 所以

$$X_1 \oplus X_2 = \overline{X_1 X_2 + \bar{X}_1 \bar{X}_2} = \overline{\bar{X}_1 \bar{X}_2} = X_1 + X_2 \quad (\text{因 } X_1 X_2 = 0)$$

【例题 2.7】用卡诺图法将逻辑函数化为最简与或式。

(1) $F(ABCD) = \sum m(1, 2, 3, 5, 6, 7, 8, 9, 12, 13)$

(2) $F = AB\bar{C}\bar{D} + AB\bar{C}D + A\bar{B}C + BCD + \bar{B}\bar{C}D$

(3) $F = \bar{C}\bar{A}\bar{D} + C\bar{D}\bar{A} + \bar{B}\bar{D}$

解: (1) 卡诺图如图 2-2 所示。

化简后得出最简的与或式为: $F = \bar{A}\bar{D} + \bar{A}C + A\bar{C}$ 。

(2) 卡诺图如图 2-3 所示。




图 2-2




图 2-3

化简后得出最简的与或式为: $F = AB\bar{C} + A\bar{B}C + BCD + \bar{B}\bar{C}D$ 。

(3) 卡诺图如图 2-4 所示。

化简后得出最简的与或式为: $F = \bar{A}\bar{D} + \bar{B}\bar{D}$ 。

【例题 2.8】用卡诺图法将下列逻辑函数化为最简与或式。

$$F(A, B, C, D) = \sum m(3, 4, 5, 7, 8, 9, 10, 11) + \sum_d(0, 1, 2, 13, 14, 15)$$

解: 卡诺图如图 2-5 所示。

根据约束项的值可为 1、可为 0, 故将圈入的约束项作 1, 未圈入的约束项作 0 处理。

化简后得出最简的与或式为: $Y = \bar{B} + D + \bar{A}\bar{C}$ 。




图 2-4




图 2-5

【例题 2.9】 根据图 2-6 所示的波形图,用原变量和反变量:

- (1) 写出逻辑关系表达式 $Z=f(A,B,C)$;
- (2) 把上述表达式简化成最简与或非式;
- (3) 把上述表达式简化成最简或非-或非表达式。




图 2-6

解: (1) 逻辑关系式。根据图 2-6 所示的波形图列出真值图(卡诺图),如图 2-7 所示。

所以有

$$Z(A,B,C) = \sum m(1,3,6,7)$$

(2) 把上式简化成最简与或非式。用圈 0 法化简卡诺图,得最简与或非式为:

$$Z(A,B,C) = \overline{AB} + \overline{AC}$$

(3) 把上式化成最简或非-或非式。对两个与项两次求反,即可得最简或非-或非式:

$$Z(A,B,C) = \overline{\overline{AB} + \overline{AC}} = \overline{\overline{A} + B + \overline{A} + C}$$




图 2-7

【例题 2.10】 将以下逻辑函数化简为: (1)最简或与式; (2)最简或非-或非式。

$$Y(A,B,C,D) = (A+B+D)(A+\overline{B}+D)(A+B+\overline{D})(\overline{A}+C+D)(\overline{A}+C+\overline{D})$$

解: (1) 求函数 Y 的对偶式 Y' , 即

$$Y' = ABD + A\overline{B}D + AB\overline{D} + \overline{A}CD + \overline{A}C\overline{D}$$

化简 Y' 。用公式化简法化简, 即

$$\begin{aligned} Y' &= ABD + A\overline{B}D + AB\overline{D} + \overline{A}CD + \overline{A}C\overline{D} \\ &= (ABD + A\overline{B}D) + (AB\overline{D} + \overline{A}CD) + (\overline{A}CD + \overline{A}C\overline{D}) \end{aligned}$$

[配项 ABD , 结合律]

$$[AB + A\bar{B} = A]$$

$$=AD + AB + \bar{A}C$$

求 Y' 的对偶式 $(Y')'$, 即函数 Y

$$Y = (Y')' = (A + D)(A + B)(\bar{A} + C) \quad [\text{最简或与式}]$$

(2) 对最简或与式再进行两次求反, 得

$$Y = \overline{(A + D)(A + B)(\bar{A} + C)}$$

$$Y = \overline{(A + D) + (A + B) + (\bar{A} + C)} \quad [\text{最简或非-或非式}]$$

【例题 2.11】 已知函数 $Y = AB + \bar{B}\bar{D} + BCD + \bar{A}\bar{B}C$, 试分别写出它的最简与非-与非式、最简或非-或非式和最简与或非式。

解: (1) 画卡诺图, 如图 2-8(a) 所示, 用圈 1 法化简后得

$$Y = AB + \bar{B}\bar{D} + \bar{A}CD$$

(2) 最简与非-与非式, 得

$$Y = \overline{\overline{AB} + \overline{\bar{B}\bar{D}} + \overline{\bar{A}CD}} = \overline{\overline{AB} \cdot \overline{\bar{B}\bar{D}} \cdot \overline{\bar{A}CD}}$$

(3) 最简与或非式, 用圈 0 法化简卡诺图, 如图 2-8(b) 所示。




图 2-8

得

$$\bar{Y} = \bar{A}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{D} + \bar{A}\bar{B}\bar{D}$$

(4) 最简或非-或非式。由上式得

$$\begin{aligned} Y &= \overline{\bar{A}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{D}} = \overline{\bar{A}\bar{C}\bar{D}} + \overline{\bar{A}\bar{B}\bar{D}} + \overline{\bar{A}\bar{B}\bar{D}} \\ &= A + C + \bar{D} + A + \bar{B} + \bar{D} + \bar{A} + B + \bar{D} \end{aligned}$$

【例题 2.12】 已知函数

$$F_1 = A\bar{B} + CD + \bar{A}\bar{C}$$

$$F_2 = A\bar{C}\bar{D} + \bar{A}\bar{B}\bar{D} + BCD + \bar{A}CD$$

利用卡诺图直接求 (1) $F_1 \cdot F_2$ (2) $F_1 + F_2$ (3) $F_1 \oplus F_2$ (4) $\bar{F}_1$

解：首先画出两函数的卡诺图，如图 2-9 所示。




图 2-9

两函数之间的与、或、异或运算可由两个函数的卡诺图来实现，即由两个函数的卡诺图中相应的方格作与、或、异或运算来实现；求一个逻辑函数的反函数，只需将该函数的卡诺图中 0 和 1 的位置对调即得。由此求得 $F_1 \cdot F_2$ ； $F_1 + F_2$ ； $F_1 \oplus F_2$ 和 $\bar{F}_1$ 的卡诺图如图 2-9 所示。

由卡诺图可以得出：

- (1) $F_1 \cdot F_2 = \bar{A}CD + BCD + \bar{A}B\bar{C}\bar{D} + A\bar{B}\bar{C}D$
- (2) $F_1 + F_2 = D + \bar{A}B + A\bar{B} + \bar{A}\bar{C}$
- (3) $F_1 \oplus F_2 = \bar{A}\bar{B}\bar{C} + B\bar{C}D + A\bar{B}C + A\bar{B}\bar{D} + \bar{A}BC\bar{D}$
- (4) $\bar{F}_1 = ABC + \bar{A}\bar{C}\bar{D} + B\bar{C}\bar{D}$

【例题 2.13】 试用卡诺图来化简下列多输出函数。

$$F_1(ABCD) = \sum m(0,1,2,3,5,9,11,13,15)$$

$$F_2(ABCD) = \sum m(2,3,5,9,11,12,13,14,15)$$

解：首先画出两个函数的卡诺图，如图 2-10 所示。

多输出函数化简的目标是使整个电路达到最简，单个函数可以不是最简。利用卡诺图对多输出函数进行化简的具体方法是，在每个卡诺图中确定公共项，使多函数的公共项尽可能多，公共项组合尽可能大。而非公共项仍按单输出函数的化简方法处理。比较两个函数的卡诺图可知， AD 、 $\bar{A}\bar{B}C$ 和 $B\bar{C}D$ 是两个函数的公共项， F_1 中的 $\bar{A}\bar{B}$ 项和 $\bar{C}D$ 项不能画圈，最后圈定 F_1 和 F_2 中的孤立项。

所以有：

$$F_1(A, B, C, D) = AD + \bar{A}\bar{B}C + B\bar{C}D + \bar{A}\bar{B}\bar{C}$$

$$F_2(A, B, C, D) = AD + \bar{A}\bar{B}C + B\bar{C}D + AB$$




图 2-10

【例题 2.14】 $F(ABCD) = \sum m(0,1,5,7,8,11,13,14) + \sum_d(3,9,15)$, 试用卡诺图将它化简为与或式、与非式、与或非式、或与式和或非式。

解：首先画出该函数的卡诺图，如图 2-11 所示。




图 2-11

(1) 与或式的化简：直接用圈 1 的方法进行化简，可以得到

$$F = D + \bar{B}\bar{C} + ABC$$

(2) 与非式的化简：先用圈 1 的方法进行化简，然后求两次非可以得到

$$\begin{aligned} F &= D + \bar{B}\bar{C} + ABC \\ &= \overline{\overline{D + \bar{B}\bar{C} + ABC}} \\ &= \overline{\bar{D} \cdot \bar{B}\bar{C} \cdot \bar{A}\bar{B}\bar{C}} \end{aligned}$$

(3) 与或非式的化简：先用圈 0 的方法进行得到 $\bar{F}$ ，然后求反可以得到 F 。

$$\begin{aligned} \bar{F} &= \bar{B}\bar{C}\bar{D} + \bar{A}\bar{C}\bar{D} + \bar{B}\bar{C}\bar{D} \\ F &= \overline{\bar{B}\bar{C}\bar{D} + \bar{A}\bar{C}\bar{D} + \bar{B}\bar{C}\bar{D}} \end{aligned}$$

(4) 或与式的化简：先用圈 0 的方法进行得到 $\bar{F}$ ，然后求反再进行化简可以得到

$$\begin{aligned} F &= \overline{\bar{B}\bar{C}\bar{D} + \bar{A}\bar{C}\bar{D} + \bar{B}\bar{C}\bar{D}} \\ &= \overline{\bar{B}\bar{C}\bar{D} \bar{A}\bar{C}\bar{D} \bar{B}\bar{C}\bar{D}} \\ &= (\bar{B} + C + D) \cdot (A + \bar{C} + D) \cdot (B + \bar{C} + D) \end{aligned}$$

(5) 或非式的化简：先化为或与式，然后再求两次取反可以得到：

$$\begin{aligned}
 F &= (\bar{B} + C + D) \cdot (A + \bar{C} + D) \cdot (B + \bar{C} + D) \\
 &= \overline{(\bar{B} + C + D) \cdot (A + \bar{C} + D) \cdot (B + \bar{C} + D)} \\
 &= \overline{(\bar{B} + C + D) + (A + \bar{C} + D) + (B + \bar{C} + D)}
 \end{aligned}$$

2.3 习 题

1. 用布尔代数证明逻辑表达式 $(A+B)(\bar{A}+C)(B+C) = (A+B)(\bar{A}+C)$ 。
2. 用布尔代数方法证明若 $A+B=1$, 则有 $\overline{AB} = A \oplus B$ 。
3. 两逻辑函数如下:

$$F_1(A, B, C, D) = \sum m(2, 3, 4, 8, 9, 10, 14, 15)$$

$$F_2(A, B, C, D) = \bar{A}\bar{B}C + \bar{A}B\bar{C}\bar{D} + A\bar{B}\bar{C} + ABC + ACD$$

判断它们之间的逻辑关系。

4. 用布尔代数化简下列逻辑函数。

$$(1) F = ABC + ABD + \bar{A}B\bar{C} + CD + B\bar{D}$$

$$(2) F = ABC\bar{D} + ABD + BCD + ABC + BD + B\bar{C}$$

5. 用布尔代数化简下列逻辑函数。

$$(1) Y = ABC + ABC + \bar{A}B\bar{C} + \bar{A}BC$$

$$(2) F = (\overline{AB + \bar{A}B} \cdot C + \bar{A}B\bar{C})(AD + BC)$$

6. 将下列逻辑函数化为最小项表达式。

$$(1) F = AB + BC + AC$$

$$(2) F = \overline{AB} \cdot \overline{BC}$$

7. 求逻辑函数 $F = A + B + \overline{A + BC} + \overline{A + B + CD}$ 的反函数。

8. 由对偶规则求对偶等式 $AB + \bar{A}C + BCD = AB + \bar{A}C$ 。

9. 用布尔代数证明逻辑表达式 $\bar{A}\bar{B}\bar{C} + \bar{A}\bar{B} + \bar{A}D + C + BD = \bar{B} + C + D$ 。

10. 用布尔代数证明逻辑表达式 $\bar{A}\bar{B} + \bar{A}CD + B + \bar{C} + \bar{D} = 1$ 。

11. 用卡诺图将逻辑函数化为最简与或表达式。

$$(1) F = \bar{A}\bar{B}C + AD + \bar{D}(B + C) + A\bar{C} + \bar{A}\bar{D}$$

$$(2) F = ABD + \bar{A}B\bar{D} + \bar{A}C\bar{D} + \bar{A}\bar{C}D + B\bar{C}$$

12. 用卡诺图将逻辑函数化为最简与或表达式。

$$(1) F(A, B, C, D) = \sum m(0, 2, 3, 6, 9, 10, 15) + \sum_d(7, 8, 11)$$

$$(2) F(A, B, C, D) = \sum m(2, 4, 6, 9, 13, 14) + \sum_d(0, 1, 3, 8, 11, 15)$$

$$(3) F(A, B, C, D) = B\bar{C} + \bar{A}BD + AB\bar{D} + \bar{A}\bar{B}\bar{C}D \text{ (约束条件: } \bar{A}\bar{B}D + A\bar{B}\bar{D} = 0)$$

13. 在输入只有原变量的条件下,用最少的与非门实现下列的逻辑函数。

$$(1) F = A\bar{B} + \bar{A}C + B\bar{C}$$

$$(2) F = \bar{A}B\bar{C}\bar{D} + AB\bar{C}\bar{D} + \bar{A}B\bar{C}D + \bar{A}B\bar{C}D + \bar{A}B\bar{C}D + \bar{A}B\bar{C}D$$

14. 已知逻辑函数 $F(A, B, C, D) = \sum m(0, 2, 3, 4, 6, 7, 9)$, 约束条件为 $AB + CD = 0$, 将其分别化简为最简的与或式和或与式。

15. 对于逻辑函数

$$F_1(A, B, C, D) = \sum m(1, 5, 6, 7, 11, 12, 13, 15)$$

$$F_2(A, B, C, D) = \bar{A}B + BC + A\bar{C}D$$

用卡诺图求函数 $Y = \bar{F}_1 F_2 + F_1 \bar{F}_2$ 的最简与或表达式。

16. 用卡诺图化简逻辑函数 $F = (A+B)(B+C+D)(A+B+C)(\bar{A}+C)$ 为最简的或与式,并用或非门来实现该电路。

17. 用卡诺图化简下列具有约束条件的逻辑函数:

$$F = \bar{B}C\bar{D} + \bar{A}\bar{B}CD + A\bar{B}\bar{D} + \bar{B}\bar{C}\bar{D}$$

约束条件: $AD + BC = 0$

18. 已知函数表达式 $Z(A, B, C) = \overline{(\bar{A}+B)(A+\bar{C})} + ABC$ 。

(1) 用代数法将函数表达式化为与或形式的表达式;

(2) 用卡诺图法将函数表达式化为最简与或表达式;

(3) 用最少的与非门实现函数表达式功能,并画出相应的电路图(允许输入反变量)。

19. 一个数字系统有 3 个输出变量 Y_1 、 Y_2 和 Y_3 , 试化简该函数,使系统所用的门数最少。

$$\begin{cases} Y_1(A, B, C, D) = \sum m(0, 1, 2, 5, 7, 8, 10) \\ Y_2(A, B, C, D) = \sum m(0, 2, 7, 8, 10, 11) \\ Y_3(A, B, C, D) = \sum m(0, 2, 7, 10, 11, 12, 13, 14, 15) \end{cases}$$

20. 根据图 2-12 所示的波形图,用原变量和反变量

(1) 写出逻辑关系表达式 $Y = F(A, B, C)$;

(2) 将上述表达式化简为最简的与或非表达式。




图 2-12

21. 对于下列的逻辑函数 F ,用卡诺图法将其化为最简的与或式和或与式。

$$F = (A+B+C+D)(A+\bar{B}+C+D)(A+B+\bar{C}+D)(A+\bar{B}+\bar{C}+D)(\bar{A}+\bar{D})$$

22. 已知: $X(A, B, C, D) = \sum m(1, 5, 7, 8, 10, 11, 15)$
 $Y(A, B, C, D) = \sum m(1, 4, 6, 9, 10, 12, 13, 14)$
 求: $F = X \oplus Y$ 的最简与非-与非表达式。

2.4 部分习题参考答案

1. 证明过程如下:

$$\begin{aligned} (A+B)(\bar{A}+C)(B+C) &= (A+B)(\bar{A}B + \bar{A}C + BC + C) \\ &= (A+B)(\bar{A}B + C) \\ &= AC + \bar{A}B + BC \\ &= AC + BC + \bar{A}B + \bar{A}A \\ &= (A+B)C + (A+B)\bar{A} \\ &= (A+B)(\bar{A}+C) \end{aligned}$$

2. $\overline{AB} = \bar{A} + \bar{B}$

$$\begin{aligned} &= \bar{A}(A+B) + \bar{B}(A+B) \\ &= \bar{A}B + A\bar{B} \\ &= A \oplus B \end{aligned}$$

3. $F_1 = F_2$

4. (1) $F = B + CD$

(2) $F = B$

6. (1) $F = ABC + ABC\bar{C} + \bar{A}BC + A\bar{B}C$

(2) $F = ABC + ABC\bar{C} + \bar{A}BC$

8. $(A+B)(\bar{A}+C)(B+C+D) = (A+B)(\bar{A}+C)$

9. 左边 $= A\bar{B}\bar{C} + \bar{A}\bar{B} + \bar{A}D + C + BD$

$$= C + A\bar{B}\bar{C} + \bar{A}\bar{B} + \bar{A}D + BD$$

$$= C + A\bar{B} + \bar{A}\bar{B} + \bar{A}D + BD$$

$$= C + \bar{B} + BD + \bar{A}D$$

$$= C + \bar{B} + D + \bar{A}D$$

$$= C + \bar{B} + D$$

$$= \bar{B} + C + D$$

$$= \text{右边}$$

11. (1) $F = A + \bar{B}C + \bar{D}$

(2) $F = ABD + \bar{A}C\bar{D} + \bar{A}\bar{C}D + B\bar{C}$

12. (1) $F = A\bar{B} + \bar{B}\bar{D} + \bar{A}C + CD$

(2) $F = \bar{A}\bar{D} + AD + BC\bar{D}$

(3) $F(A, B, C, D) = \bar{A}D + B\bar{C} + A\bar{C} + A\bar{D}$

14. (1) 与或式为: $F = \bar{A}\bar{D} + CD$

(2) 或与式为:

$$F = \overline{A}(C + \overline{D})$$

15. 化简后的结果如下:

$$Y = AB\overline{D} + A\overline{B}D + \overline{B}\overline{C}D + B\overline{C}\overline{D}$$

17. 答案: 函数 F 的卡诺图如图 2-13 所示。




图 2-13

由图 2-13 得:

$$F = C + \overline{B}\overline{D}$$

18. 答案: (1) 化为与或式为

$$Z(A, B, C) = \overline{(\overline{A} + B)(A + \overline{C})} + AB\overline{C} = A\overline{B} + \overline{A}C + AB\overline{C}$$

(2) 卡诺图如图 2-14 所示。

由图 2-14 得

$$Z(A, B, C) = A\overline{B} + \overline{A}C + AC$$

(3) 用最少的与非门实现函数。

$$Z(A, B, C) = \overline{\overline{A\overline{B}} + \overline{\overline{A}C} + \overline{AC}} = \overline{\overline{A\overline{B}} \cdot \overline{\overline{A}C} \cdot \overline{AC}}$$

其电路实现如图 2-15 所示。




图 2-14




图 2-15

19. 答案: Y_1 、 Y_2 、 Y_3 卡诺图包围圈的画法如图 2-16 所示。






图 2-16

整体化简结果为

$$\begin{cases} Y_1(A, B, C, D) = \bar{B}\bar{D} + \bar{A}BCD + \bar{A}\bar{C}D \\ Y_2(A, B, C, D) = \bar{B}\bar{D} + \bar{A}BCD + A\bar{B}C \\ Y_3(A, B, C, D) = \bar{A}\bar{B}\bar{D} + \bar{A}BCD + AB + A\bar{B}C \end{cases}$$

电路实现如图 2-17 所示,只需要 6 个与门、3 个或门,仅 27 个输入端。




图 2-17

20. (1) $Y = \bar{A}\bar{B}C + ABC + \bar{A}BC + A\bar{B}C$

(2) $Y = \bar{A}\bar{B} + \bar{A}\bar{C}$

21. (1) $F = (A + D)(\bar{A} + \bar{D})$

(2) $F = A\bar{D} + \bar{A}D$

22. 答案: (1) 画函数 X 、 Y 和 F 的卡诺图如图 2-18 所示。

(a)

(b)

(c) Karnaugh map for function F with groupings:

		CD	00	01	11	10
AB	00	0	0	0	0	
	01	1	1	1	1	
	11	1	1	1	1	
	10	1	1	1	0	

(c)

图 2-18

(2) 化简卡诺图,得

$$F = B + A\bar{C} + AD$$

(3) 化与非-与非式为

$$F = \overline{\overline{B + A\bar{C} + AD}} = \overline{\overline{B} \overline{A\bar{C}} \overline{AD}}$$

3.1 知识要点

3.1.1 组合逻辑电路分析

组合逻辑电路分析就是根据给定的组合逻辑电路,找出电路的输入与输出关系,确定在什么样的输入取值组合下,对应的逻辑输出值有效,从而阐明组合逻辑电路的功能。

组合逻辑分析的步骤如图 3-1 所示。

3.1.2 组合逻辑电路设计

组合逻辑设计是组合逻辑分析的逆过程,即最终画出满足功能要求的组合逻辑电路图。

组合逻辑设计的步骤如图 3-2 所示。




图 3-1




图 3-2

所谓逻辑问题的描述,就是将文字描述的设计要求抽象为一个逻辑表达式。通常的方法是:先建立输入输出逻辑变量的真值表,再由真值表写出逻辑表达式。有些情况下,可由设计要求直接建立逻辑表达式。

3.1.3 常用的中规模组合逻辑标准构件

1. 数据选择器

数据选择器是多路输入、单路输出的组合逻辑构件,通常称为多路转换器或多路开

关。常用的有二选一、四选一、八选一和十六选一数据选择器。八选一数据选择器逻辑结构图如图 3-3 所示。

其中 $D_i (i=0,1,\dots,7)$ 是 8 路数据输入。 $A_i (A_2, A_1, A_0)$ 是 3 个地址输入, Y 为 1 路输出。

八选一数据选择器的逻辑表达式如下。

$$Y = \sum_{i=0}^7 D_i M_i$$

式中, M_i 是 3 个地址输入 (A_2, A_1, A_0) 的 8 个最小项。

数据选择器的应用如下。

- 计算机的数据通路设计中用作多路开关;
- 数字系统中实现分时多路转换;
- 可用来实现各种逻辑函数。




图 3-3

2. 数据分配器 DMUX

DMUX 的功能与 MUX 相反,它是单路输入、多路输出的组合逻辑构件。在地址变量的控制下,将单路输入数据分配到多路输出中的某一路。

1 : 8 线数据分配器功能结构图如图 3-4 所示。

数据分配器的应用如下。

- 与数据选择器配合实现多通道数据分时传送;
- 与计数器配合构成脉冲分配器。

3. 译码器

实现译码功能的组合逻辑称为译码器,它是编码器的逆过程。其输入是二进制的代码,输出是一组高低电平信号,每输入一组不同的代码,只有一个输出端呈现有效信号,故通常称为多一译码器。

常用器件类型包括以下几种。

2 : 4 线译码器, 3 : 8 线译码器, 4 : 16 线译码器, 4 : 10 线译码器。3 : 8 线译码器功能结构图如图 3-5 所示。




图 3-4




图 3-5

- 数据输入: A, B, C 为需要进行译码的输入信号 3 个变量, 有 8 种组合。
- 译码输出: $Y_0 \sim Y_7$ 。
- 使能输入端: G_1, G_2 。

例如: $ABC=000$ 时, $Y_0=1$, 其余为低; $ABC=111$ 时, $Y_7=1$, 其余为低。

4. 编码器

完成编码功能的数字逻辑电路称为编码器, 其逻辑功能与译码器正好相反。译码器实现“多对一”译码, 而编码器实现“一对多”编码。常用编码器有普通编码器和优先编码器。

- 普通编码器: 任意时刻所有输入线中只允许一个输入线上有信号, 否则电路不能正常工作。
- 优先编码器: 它允许多个输入信号同时有效, 但只对一个优先级最高的输入信号进行编码。

8:3 线优先编码器逻辑功能图如图 3-6 所示。




图 3-6

- 编码数据输入端: $\bar{I}_7, \bar{I}_6, \bar{I}_5, \bar{I}_4, \bar{I}_3, \bar{I}_2, \bar{I}_1, \bar{I}_0$ 共 8 线, $\bar{I}_7$ 优先级最高, $\bar{I}_0$ 优先级最低。
- 使能输入端 $\overline{ST}$: $\overline{ST}=0$ 时, 编码器工作。
- 编码数据输出端: $\bar{Y}_2, \bar{Y}_1, \bar{Y}_0$ 组成 3 位二进制译码输出。
- 选通输出端 Y_s : $\overline{ST}=0$, 且无有效信号输入时, $Y_s=0$ 。
- 扩展输出端 Y_{ex} : $\overline{ST}=0$ 且有信号输入时, $Y_{ex}=0$ 。

例如,

输入: $\bar{I}_7 \bar{I}_6 \bar{I}_5 \bar{I}_4 \bar{I}_3 \bar{I}_2 \bar{I}_1 \bar{I}_0 = 11100101$ (低电平有效)

输出: $\bar{Y}_2 \bar{Y}_1 \bar{Y}_0 = 011$ ($Y_2 Y_1 Y_0 = 100$)

又例如,

输入: $\bar{I}_7 \bar{I}_6 \bar{I}_5 \bar{I}_4 \bar{I}_3 \bar{I}_2 \bar{I}_1 \bar{I}_0 = 11111000$

输出: $\bar{Y}_2 \bar{Y}_1 \bar{Y}_0 = 101$ ($Y_2 Y_1 Y_0 = 010$)

编码器的应用如下。

- 键盘输入电路;
- 优先中断系统。

5. 数据比较器

完成 2 个二进制数码大小比较的组合逻辑电路, 称为数据比较器。

4 位数据比较器功能结构图如图 3-7 所示。

数据输入 $a_3 \cdots a_0, b_3 \cdots b_0$ 用做比较的数据。

级联输出 $a < b, a = b, a > b$ 在扩展连接时使用。

比较结果输出 $A < B, A = B, A > B$ 。3 个输出中只有 1 个高电平,它代表 2 组数据的比较结果。

当 2 个四位数比较时,先比较最高位,最高位相同时,比较次高位,以此类推,例如:

- $a_3 > b_3$ 时,必有输出 $(a > b) = 1$;
- $a_3 = b_3, a_2 > b_2$ 时,必有输出 $(a > b) = 1$;
- $a_3 = b_3, a_2 = b_2, a_1 > b_1$ 时,必有输出 $(a > b) = 1$ 。




图 3-7

6. 加法器

加法器是计算机或其他数字系统中对二进制数据进行运算处理的组合逻辑构件。在数字系统中,加、减、乘、除及更复杂的算术运算,均利用加法完成,因此加法器是数字系统中最基本的运算单元。按进位信号产生的方法不同,可分为串行加法器和并行加法器。

(1) 串行加法器

串行加法器结构框图如图 3-8 所示。它由多个全加器 FA 串行连接而成,每一个 FA 是 1 位加法器,有 3 个输入(加数 A_i ,被加数 B_i ,低位的进位信号 C_{i-1}),2 个输出(和数 S_i ,向高位的进位信号 C_i)。




图 3-8

(2) 并行加法器

串行加法器需将低位全加器产生的进位信号逐位向高一位全加器上传递。因此,加法器和的输出必须等到各位进位信号逐位传递后才能形成,工作速度很慢。为了提高工作速度,可采用超前进位并行加法器。

4 位并行加法器功能结构图如图 3-9 所示。

最低位的进位符号 C_0 可以直接传送到最高位 C_4 上,这称为超前进位或并行进位,从而使加法器的运算速度大大加快了。

加法器的应用如下。

- 构成算术运算电路的基本单元,实现各种算术运算




图 3-9

• 实现代码转换

3.1.4 组合逻辑电路中的竞争冒险

竞争冒险是组合电路经常发生的一种现象,当逻辑门有两个互补输入信号同时向相反状态变化时,输出端可能产生过渡干扰脉冲,它发生在输入信号动态变化过程中,由电路中存在的时间延迟引起的。可能会产生错误的输出信号,造成逻辑功能上的错误。判断方法有代数法、卡诺图法,消除竞争冒险方法有加滤波电容、加选通脉冲、修改逻辑设计等几种方法。

3.2 例题解析

【例题 3.1】 指出图 3-10 所示电路的逻辑功能。

解: 该电路有两个输出端,写出它们的逻辑表达式如下:

$$F_1 = \overline{A}\overline{B} = A\overline{B}, \quad F_2 = \overline{A+B} = \overline{A}B$$

由表达式可知,当 $A=1, B=0$ 时, $F_1=1, F_2=0$;

当 $A=0, B=1$ 时, $F_1=0, F_2=1$;

当 $A=0, B=0$ 时, $F_1=0, F_2=0$;

当 $A=1, B=1$ 时, $F_1=0, F_2=0$ 。

综合起来,该逻辑电路可以实现一位数据比较器的功能:

$A > B$ 时, $F_1 F_2 = 10$

$A < B$ 时, $F_1 F_2 = 01$

$A = B$ 时, $F_1 F_2 = 00$




图 3-10

【例题 3.2】 分析图 3-11 所示电路的逻辑功能。

解: 该电路比较复杂,一次写出它的输出函数表达式比较困难。故从输入端开始,逐级写出,然后写出总的输出表达式:

$$F = \overline{(A \oplus B)(B \oplus C)} \cdot ((\overline{A+B}) + (\overline{A+C}))$$

但从这一表达式无法推知该电路的逻辑功能。为此利用布尔代数,对表达式展开并进行化简:




图 3-11

$$\begin{aligned}
F &= (A \oplus B)(B \oplus C) + (\bar{A} + \bar{B})(A + C) \\
&= (A\bar{B} + \bar{A}B)(B\bar{C} + \bar{B}C) + (\bar{A} + \bar{B})(A + C) \\
&= A\bar{B}\bar{C} + \bar{A}B\bar{C} + \bar{A}C + A\bar{B} + \bar{B}C \\
&= A\bar{B} + \bar{A}(B\bar{C} + C) + \bar{B}C \\
&= A\bar{B} + \bar{A}(B + C) + \bar{B}C \\
&= A\bar{B} + \bar{A}B + \bar{A}C + \bar{B}C \\
&= A \oplus B + \bar{A}C + \bar{B}C
\end{aligned}$$

由此看出,原始逻辑电路不是最简的,读者可以根据简化后的表达式自行画出逻辑图进行比较。现根据简化表达式列出逻辑真值表,如表 3-1 所示。

表 3-1

A	B	C	F	A	B	C	F
0	0	0	0	1	0	0	1
0	0	1	1	1	0	1	1
0	1	0	1	1	1	0	0
0	1	1	1	1	1	1	0

由真值表看出:当 ABC 组合为 001、010、011、100、101 时,输出 F 为 1。

【例题 3.3】 组合电路如图 3-12 所示。

- (1) 写出函数 F 的表达式。
- (2) 将函数 F 化为最简与或式,并用与非门实现之。
- (3) 若改用或非门实现,试写出相应的表达式。

解: (1) 由图可得:

$$F = \overline{AB(\bar{C} + D)} + \overline{B + \bar{D}AC}$$

- (2) 化简 F,并用与非门实现:

$$F = \overline{AB} + \overline{AC} + \overline{BD} + \overline{CD} = \overline{\overline{\overline{AB}} \overline{\overline{AC}} \overline{\overline{BD}} \overline{\overline{CD}}}$$

- (3) 表达式为:

$$F = \overline{\overline{A} + \overline{D} + \overline{A} + B + C + \overline{B} + C + \overline{D}}$$





图 3-12

【例题 3.4】 试分析图 3-13(a)所示组合逻辑电路的功能,并用数量最少、品种最少的门电路实现。

解: (1) 由逻辑电路图 3-13(a)写出 F 的逻辑函数式。

$$\begin{aligned}
F &= \overline{AB + \overline{A + B} \cdot \bar{C} + AB + \overline{A + B} \cdot C} \\
&= \overline{AB + \bar{A}\bar{B}C + (AB + \bar{A}\bar{B})C} \\
&= (A \oplus B)\bar{C} + \overline{A \oplus B} \cdot C \\
&= A \oplus B \oplus C
\end{aligned}$$



(2) 由逻辑式列出真值表,如表 3-2 所示。

(4) 电路实现。逻辑函数 F 可用两个异或门实现,如图 3-13(b)所示。


A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

【例题 3.5】 组合逻辑电路如图 3-14(a)所示。试问当输入变量 XYZ 为何种组合时, 输出函数 F_1 和 F_2 相等。

$$F_1 = \overline{XY} \cdot \overline{YZ} \cdot \overline{ZX}$$

利用摩根定理,化简函数 F_1 、 F_2 ,有

$$F_2 = \overline{Y}Z + \overline{Z}X$$



		F_1			
$X \backslash YZ$		00	01	11	10
0			1	1	1
1		1	1		1

		F_2			
$X \backslash YZ$		00	01	11	10
0			1		
1		1	1		1

图 3-14(b)

【例题 3.6】 图 3-15 所示的逻辑电路是一个多功能函数发生器, 其中 S_3, S_2, S_1, S_0 作为控制信号, A, B 作为数据输入。试写出当 $S_3 S_2 S_1 S_0$ 为不同取值组合时, 输出 Y 的逻辑函数式。




图 3-15

解: 写出输出 Y 的函数表达式

$$Y = \overline{S_3}AB + S_2\overline{A}\overline{B} \oplus S_1\overline{B} + S_0B + A$$

不同的 S_3, S_2, S_1, S_0 取值组合下, Y 的函数式如表 3-3 所示。

表 3-3

S_3	S_2	S_1	S_0	Y	逻辑功能	S_3	S_2	S_1	S_0	Y	逻辑功能
0	0	0	0	A	等 A 函数	1	0	0	0	$\overline{A}\overline{B}$	禁止 A 函数
0	0	0	1	$A+B$	或函数	1	0	0	1	$A \oplus B$	异或函数
0	0	1	0	$A+\overline{B}$	比较函数	1	0	1	0	$\overline{B}$	否 B 函数
0	0	1	1	1	常 1 函数	1	0	1	1	$\overline{A}\overline{B}$	与非函数
0	1	0	0	$A \cdot B$	与函数	1	1	0	0	0	常 0 函数
0	1	0	1	B	等 B 函数	1	1	0	1	$\overline{A}B$	禁止 B 函数
0	1	1	0	$A \odot B$	同或函数	1	1	1	0	$\overline{A+B}$	或非函数
0	1	1	1	$\overline{A+B}$	比较函数	1	1	1	1	$\overline{A}$	否 A 函数

【例题 3.7】 分析图 3-16 所示逻辑电路图,当 $M=0$ 和当 $M=1$ 时,各具有什么样的逻辑功能。




图 3-16

解: (1) 写出 F_1 、 F_2 的逻辑表达式如下。

$$\begin{aligned}
 F_1 &= P_1 \oplus P_2 = (A\bar{B} + \bar{A}B)\bar{M}C + \overline{A\bar{B} + \bar{A}B} \cdot \bar{M}C \\
 &= (A\bar{B} + \bar{A}B)(M + \bar{C}) + (\bar{A} + B)(A + B)\bar{M}C \\
 &= A\bar{B}M + A\bar{B}\bar{C} + \bar{A}BM + \bar{A}B\bar{C} + \bar{A}\bar{B}\bar{M}C + AB\bar{C}M \\
 &= \bar{A}B\bar{C} + A\bar{B}\bar{C} + (A\bar{B} + \bar{A}B)M + (\bar{A}\bar{B}C + ABC)\bar{M} \\
 F_2 &= BC\bar{M} + AB\bar{M} + AC\bar{M} \\
 &= (BC + AB + AC)\bar{M}
 \end{aligned}$$

(2) 根据 F_1 、 F_2 的逻辑表达式列出真值表,如表 3-4 所示。

(3) 判断逻辑功能。由 $M=0$ 时的真值表可以看出:当 ABC 中有奇数个 1 时, $F_1=1$;当 ABC 中有两个以上的 1 时, $F_2=1$ 。所以, $M=0$ 时该电路是一个 1 位的二进制全加器, F_1 是全加和, F_2 是全加进位。

$M=1$ 时, F_1 是数据判别电路。当输入数据 ABC 大于 1 小于 6 时, F_1 输出 1, 否则输出 0。 F_2 不用, 恒为 0。

表 3-4

A	B	C	M=0		M=1	
			F_1	F_2	F_1	F_2
0	0	0	0	0	0	0
0	0	1	1	0	0	0
0	1	0	1	0	1	0
0	1	1	0	1	1	0
1	0	0	1	0	1	0
1	0	1	0	1	1	0
1	1	0	0	1	0	0
1	1	1	1	1	0	0

【例题 3.8】 设计一个多数表决电路,以判断 A、B、C 3 人中是否多数赞同。

解: A、B、C 3 人中至少 2 人赞同即为多数,由此可得 A、B、C 3 人在 8 种组合下的真值表,如表 3-5 所示。

表 3-5

A	B	C	Z	A	B	C	Z
0	0	0	0	1	0	0	0
0	0	1	0	1	0	1	1
0	1	0	0	1	1	0	1
0	1	1	1	1	1	1	1

画出函数 Z 的卡诺图,如图 3-17(a)所示。

由卡诺图知,函数 Z 的最简与或式为:

$$Z = AB + BC + AC$$

写成与非-与非的形式为:

$$Z = \overline{\overline{AB} \overline{BC} \overline{AC}}$$

图 3-17(b)为函数 Z 用与非门实现的电路。

A	BC		Z	
	00	01	11	10
0			1	
1		1	1	1

图 3-17(a)




图 3-17(b)

【例题 3.9】 若 $X = x_1x_2, Y = y_1y_2$ 是两个正整数,写出 $X > Y$ 的逻辑表达式。

解: X、Y 均由 2 位数组成,它们的输入组合共有 6 种。但我们只要比较 X、Y 两数的高位数,高位数相同则比较低位数,就能得到结果,因此可得 X、Y 的简化真值表,如表 3-6 所示。

由简化真值表看出,要使 $F = 1, x_1x_2y_1y_2$ 的取值应为 1110、1x0x、0100,故

$$F = X_1X_2Y_1\bar{Y}_2 + X_1\bar{Y}_1 + \bar{X}_1X_2\bar{Y}_1\bar{Y}_2$$

表 3-6

输 入				输出
x_1	x_2	y_1	y_2	
1	1	1	0	1
1	×	0	×	1
0	1	0	0	1

【例题 3.10】 已知某组合逻辑电路的输入 A、B、C 和输出 D 的波形图如图 3-18(a)所示。写出该电路的真值表和逻辑函数表达式,并用最少的与非门来实现。




图 3-18(a)

解: 根据波形图,可以很容易地写出它的真值表,如表 3-7 所示。

表 3-7

A	B	C	D
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

由真值表可写出它的逻辑表达式,并根据卡诺图进行化简:

$$D = \bar{A}BC + A\bar{B}\bar{C} + A\bar{B}C + ABC\bar{C} + ABC$$

$$= A + \bar{B}C$$

两次取反得最简与非式: $D = \overline{\overline{A + \bar{B}C}}$

由此可画出其最简的逻辑图,如图 3-18(b)

所示。




图 3-18(b)

【例题 3.11】 八选一数据选择器 CT4151 芯片构成如图 3-19 所示的电路。写出电路输出函数 Y 的逻辑表达式,以最小项之和 $\sum m$ 形式表示。若要使函数 $Y(ABCD) = \sum m(1, 2, 5, 7, 8, 10, 14, 15)$, 则图 3-19 中接线应怎样改动?

解: 输出函数 Y 的逻辑表达式如下。

$$Y = D\bar{C}\bar{B}\bar{A} + \bar{C}\bar{B}A + \bar{D}CBA + \bar{D}\bar{C}\bar{B}\bar{A} + DC\bar{B}A + \bar{D}CBA$$




图 3-19

$$Y(DCBA) = \sum m(1,3,4,7,8,9,13)$$

$$Y(ABCD) = \sum m(1,2,8,9,11,12,14)$$

若要求 $Y(ABCD) = \sum m(1,2,5,7,8,10,14,15)$, 则令:

$$D_0 = D_2 = D_6 = D, D_1 = D_4 = D_5 = \bar{D}, D_3 = 0, D_7 = 1$$

【例题 3.12】 用图 3-20(a)所示的 4 个已经连接好的与非门及 1 个 4 选 1 的数据选择器实现逻辑函数 $F(A,B,C,D) = \sum m(4,5,6,7,8,13,14,15)$ 。没有 0、1 信号,也没有 $\bar{A}$ 、 $\bar{B}$ 、 $\bar{C}$ 、 $\bar{D}$ 等反变量作为输入,惟一可用的输入变量是 A 、 B 、 C 、 D , 4 个与非门只有在标有 ①、②、③ 处可供连接。




图 3-20(a)

解: 由题目可画出该逻辑函数的卡诺图(见图 3-20(b)),为了适应输入没有 0、1 信号的要求,选择变量 C 、 D 作为四选一数据选择器的地址控制端 A_1 、 A_0 比较合适。该逻辑函数的真值表如表 3-8 所示。

AB \ CD				
	00	01	11	10
00				
01	1	1	1	1
11		1	1	1
10	1			

图 3-20(b)

表 3-8

C	D	F
0	0	$\bar{A}B + A\bar{B}$
0	1	B
1	0	B
1	1	B

故只要令 $A_1 = C$, $A_0 = D$, 则四选一数据选择器的 $D_0 = \bar{A}B + A\bar{B}$, $D_1 = D_2 = D_3 = B$ 。分析该电路可知,只要将变量 A 、 B 分别连至 ① 端和 ② 端即可,而从 ③ 端得到数据选择器

的输出 D_0 。

由此可以完成该电路图的连线如图 3-20(c)所示。




图 3-20(c)

【例题 3.13】 组合电路的框图如图 3-21(a)所示。电路要求如下：

(1) 当变量 A_1, A_0 表示的二进制数 $\geq B_1 B_0$ 表示的二进制数时, 函数 $F_1 = 1$, 否则为 0。

(2) 当变量 A_1, A_0 的逻辑与非 $(\overline{A_1} \cdot \overline{A_0})$ 和变量 B_1, B_0 的逻辑异或 $(B_1 \oplus B_0)$ 相等时, 函数 F_2 为高电平, 否则为 0。

试设计此组合电路。




图 3-21(a)

解：由题意知, 在讨论函数 F_1 与输入变量 $A_1 A_0, B_1 B_0$ 的关系时,

$A_1 A_0$ 和 $B_1 B_0$ 表示的是二进制数; 而讨论 F_2 和 $A_1 A_0, B_1 B_0$ 的关系时, $A_1 A_0, B_1 B_0$ 表示的是逻辑变量。

电路输出量和输入信号的关系如表 3-9 所示。

表 3-9

A_1	A_0	B_1	B_0	F_1	F_2	A_1	A_0	B_1	B_0	F_1	F_2
0	0	0	0	1	0	1	0	0	0	1	0
0	0	0	1	0	1	1	0	0	1	1	1
0	0	1	0	0	1	1	0	1	0	1	1
0	0	1	1	0	0	1	0	1	1	0	0
0	1	0	0	1	0	1	1	0	0	1	1
0	1	0	1	1	1	1	1	0	1	1	0
0	1	1	0	0	1	1	1	1	0	1	0
0	1	1	1	0	0	1	1	1	1	1	1

函数 F_1, F_2 的卡诺图如图 3-21(b)所示。




图 3-21(b)

对卡诺图进行合并,得

$$F_1 = A_1 A_0 + A_1 \bar{B}_1 + A_1 \bar{B}_0 + A_0 \bar{B}_1 + \bar{B}_1 \bar{B}_0$$

$$F_2 = \bar{A}_1 \bar{B}_1 B_0 + \bar{A}_1 B_1 \bar{B}_0 + \bar{A}_0 \bar{B}_1 B_0 + \bar{A}_0 B_1 \bar{B}_0 + A_1 A_0 \bar{B}_1 \bar{B}_0 + A_1 A_0 B_1 B_0$$

根据卡诺图,函数 F_1, F_2 也可写成

$$\begin{aligned} F_1 &= \bar{A}_1 B_1 + \bar{A}_1 \bar{A}_0 B_0 + \bar{A}_0 B_1 B_0 \\ F_2 &= \bar{A}_1 (B_1 \oplus B_0) + A_1 (A_0 \oplus B_1 \oplus B_0) \\ &= \overline{\bar{A}_1 (B_1 \oplus B_0)} \cdot \overline{A_1 (A_0 \oplus B_1 \oplus B_0)} \end{aligned}$$

画出函数 F_1, F_2 的电路图,如图 3-21(c)所示。




图 3-21(c)

【例题 3.14】 试利用两片 3 : 8 线译码器 CT74LS138 集成电路扩展成 4 : 16 线译码器。并加入必要的门电路实现一个判别电路,输入为 4 位二进制代码,当输入代码能被 5 整除时电路输出为 1,否则为 0。

解: (1) 功能扩展。由于 3 : 8 线译码器 CT74LS138 输入使能条件是 $S_1 = 1, \bar{S}_2 + \bar{S}_3 = 0$, 因此按照题意分析,可得出扩展后的 4 : 16 线译码器,如图 3-22 所示。




图 3-22

(2) 判别电路实现。依照题意做出判别电路输入输出真值表,如表 3-10 所示。

表 3-10

D_3	D_2	D_1	D_0	Y	D_3	D_2	D_1	D_0	Y
0	0	0	0	1	1	0	0	0	0
0	0	0	1	0	1	0	0	1	0
0	0	1	0	0	1	0	1	0	1
0	0	1	1	0	1	0	1	1	0
0	1	0	0	0	1	1	0	0	0
0	1	0	1	1	1	1	0	1	0
0	1	1	0	0	1	1	1	0	0
0	1	1	1	0	1	1	1	1	1

输出逻辑函数式为 $Y = \sum m(0,5,10,15)$ 。

由于 CT74LS138 器件输出低电平有效,因此加一个 4 输入端与非门即可实现这一输出函数,电路如图 3-22 所示。

【例题 3.15】 3 : 8 线译码器 CT 4138 芯片的逻辑符号如图 3-23(a)所示,功能如表 3-11 所示。将芯片接成图 3-23(b)所示的电路。

表 3-11

$\bar{S}_3 + \bar{S}_2$	S_1	A_2	A_1	A_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
1	×	×	×	×								
×	0	×	×	×								
0	1	0	0	0	0				1			
0	1	0	0	1		0						
0	1	0	1	0			0					
0	1	0	1	1				0				
0	1	1	0	0					0			
0	1	1	0	1						0		
0	1	1	1	0			1				0	
0	1	1	1	1								0

(1) 分析电路,写出电路的输出函数 F_1 、 F_2 的逻辑表达式,结果用最小项和的形式 $\sum m$ 来表示。

(2) 若要用 CT4138 实现 4 变量函数 $Y(D,C,B,A) = \sum m(0,5,8,10,15)$,芯片应怎样连接?画出其电路图。

解: (1) 根据芯片的功能表可知,只有当 $\bar{S}_3$ 、 $\bar{S}_2$ 同时为 0,且 S_1 为 1 时芯片才能工作。因此芯片(I)只有在变量 $A=0$ 时才工作,而芯片(II)则只有在 $A=1$ 时才工作。

对函数 F_1 而言,只要芯片 CT4138(I)中 $\bar{Y}_4 \sim \bar{Y}_7$ 中的任一输出通道被译中,或者芯片(II)中的 $\bar{Y}_7$ 通道被译中时,函数 F_1 为高电平。




图 3-23(a)




图 3-23(b)

由此可见, $F_1=1$ 的条件为:

在 $A=0$ 的情况下(芯片 CT4138(I) 工作), BCD 取值为 100、101、110、111。

在 $A=1$ 的情况下(芯片 CT4138(II) 工作), BCD 取值为 111。

因此, F_1 的逻辑表达式为:

$$F_1(A, B, C, D) = \sum m(4, 5, 6, 7, 15)$$

同理, 可得函数 F_2 的逻辑表达式为:

$$F_2(A, B, C, D) = \sum m(2, 4, 5, 10, 15)$$

(2) 用 CT4138 芯片实现 4 变量函数 $Y(D, C, B, A) = \sum m(0, 5, 8, 10, 15)$ 需 2 片 CT4138 扩展为 4 : 16 线译码器。

按所要实现的函数 Y 给定的变量顺序为 $DCBA$, 将 D 信号接芯片 CT4138(I) 的 $\bar{S}_3$ 、 $\bar{S}_2$ 和芯片(II)的 S_1 端, CBA 分别接芯片 CT4138(I)、CT4138(II) 的 $A_2A_1A_0$ 。图 3-23(c) 即为函数 Y 的逻辑电路图。




图 3-23(c)

【例题 3.16】 已知逻辑函数 $F(A, B, C, D) = \sum m(1, 3, 7, 8, 12, 15)$, 用最少的与非门来实现其电路时, 是否存在竞争冒险现象? 试用增加冗余项的方法消除冒险的现象。

解：首先画出该函数的卡诺图，卡诺图如图 3-24(a) 所示。




图 3-24(a)




图 3-24(b)

$$F(A, B, C, D) = \overline{A}\overline{B}D + BCD + AC\overline{D} = \overline{\overline{A}\overline{B}D} \cdot \overline{BCD} \cdot \overline{AC\overline{D}}$$

分析其卡诺图可知， BCD 和 $\overline{A}\overline{B}D$ 圈相邻，所以在此情况下可能会发生竞争冒险：当 $A=0, C=D=1$ ，且 B 变化时发生。若用增加冗余项的方法来消除竞争冒险，可在电路图中增加 Y 门来消除，电路图如图 3-24(b) 所示，此时的逻辑表达式为：

$$F(A, B, C, D) = \overline{\overline{A}\overline{B}D} \cdot \overline{BCD} \cdot \overline{AC\overline{D}} \cdot \overline{ACD}$$

【例题 3.17】 试用 3:8 译码器实现一个可控加、减运算的电路，具体控制是： $X=0$ 时，进行二进制加法运算； $X=1$ 时，进行减法运算，画出电路图。

解：由题知， X 为控制信号，当 $X=0$ 时，进行二进制加法运算， A_i 为被加数， B_i 为加数， C_{i-1} 为低位的进位； S_i 为全加器的和， C_i 为本位向高位进位。当 $X=1$ 时，进行减法运算， A_i 为被减数， B_i 为减数， C_{i-1} 为低位的借位； S_i 为全加器的差， C_i 为本位向高位借位。它的逻辑函数表达式为：

$$S_i(D_i) = \overline{A_i}\overline{B_i}C_{i-1} + \overline{A_i}B_i\overline{C_{i-1}} + A_i\overline{B_i}\overline{C_{i-1}} + A_iB_iC_{i-1}$$

$$C_i = B_iC_{i-1} + \overline{X}A_iB_i + \overline{X}A_iC_{i-1} + X\overline{A_i}B_i + X\overline{A_i}C_{i-1}$$

用译码器实现，写出它的最小项表达式：

$$S_i(D_i) = \sum m(1, 2, 4, 7, 9, 10, 12, 15)$$

$$C_i = \sum m(3, 5, 6, 7, 9, 10, 11, 15)$$

其中 $S_i(D_i), C_i$ 用两片 3:8 译码器扩展成 4:16 译码器实现，电路图如图 3-25 所示。

【例题 3.18】 设计一个血型配对指示器，其输入是供血血型 and 受血血型。当符合以下规则时，电路输出为 1，表示可以输血：O 型血可输给任意血型的人，而他自己只能接受 O 型；AB 型可接受任何血型，却只能输给 AB 型；A 型能输给 A 型或 AB 型，可接受 O 型和 A 型；B 型能输给 B 型或 AB 型，可接受 B 型和 O 型。

解：该电路的输入是“供血—受血”的血型对，用 $ABCD$ 4 个输入变量表示。其中 AB 表示供血血型， CD 表示受血血型。设 00 代表 O 型；01 代表 AB 型；10 代表 A 型；11 代表 B 型。用 F 表示输出变量，设 1 代表“可输血”，0 代表“不可输血”。




图 3-25

它的真值表如表 3-12 所示。

表 3-12

供血血型		受血血型		是否可输	供血血型		受血血型		是否可输
A	B	C	D	F	A	B	C	D	F
0	0	0	0	1	1	0	0	0	0
0	0	0	1	1	1	0	0	1	1
0	0	1	0	1	1	0	1	0	1
0	0	1	1	1	1	0	1	1	0
0	1	0	0	0	1	1	0	0	0
0	1	0	1	1	1	1	0	1	1
0	1	1	0	0	1	1	1	0	0
0	1	1	1	0	1	1	1	1	1

由真值表,我们可以得出只有以下 3 种情况,才可以输血:

- 只要输送的是 O 型血,即可进行输入,即 $AB=00$ 时, $F=1$;
- 只要接受的是 AB 型血,便可输入,即 $CD=01$ 时, $F=1$;




图 3-26

- 只要血型相同即可输入,即 $AB=CD$ 时,则 $F=1$ 。

联想到 4 位数码比较器的功能,我们再附加一些门电路即可实现该功能,电路图如图 3-26 所示。

3.3 习 题

1. 与非门组成的组合电路如图 3-27 所示。

- (1) 写出函数 Y 的逻辑表达式。
- (2) 将函数化为最简的与或式。
- (3) 试用与非门画出其简化后的逻辑电路图。




图 3-27




图 3-28

2. 组合电路如图 3-28 所示。

- (1) 写出函数 F 的表达式。
- (2) 将函数 F 化为最简与或式,并用与非门实现之。
- (3) 若改用或非门实现,试写出相应的表达式。

3. 如图 3-29 所示电路,试写出其输出 Y_1 、 Y_2 的逻辑表达式,并说明这是什么电路。




图 3-29

4. 试用最少数目的与非门将图 3-30 所示电路改为一个多端输出的组合电路。说明输入变量为何种组合时, $F_1 = F_2, F_2 = F_3$ 。




图 3-30

5. 设输入既有原变量又有反变量, 用或非门设计实现下面函数的组合电路:

$$F(A, B, C, D) = \sum m(2, 4, 6, 10, 11, 14, 15) + \sum \phi(0, 3, 9)$$

6. 分析图 3-31 所示逻辑电路, 写出函数表达式, 并说明其逻辑功能。




图 3-31

7. 设输入既有原变量又有反变量, 用或非门设计实现下面函数的组合电路。

$$F = \overline{\overline{A + B + B + C} \cdot \overline{AB}}$$

8. 用小规模集成(SSI)门电路实现逻辑函数

$$Y(A, B, C, D) = \sum m(1, 3, 5, 7, 8, 9, 12, 13, 15)$$

要求用以下 6 种方案:

- (1) 与门-或门实现;
- (2) 与非-与非门实现;
- (3) 与或非门实现;
- (4) 与非门-与门实现;
- (5) 或门-与门实现;
- (6) 或非-或非门实现。

9. 图 3-32 所示为双四选一数据选择器构成的组合逻辑电路,输入变量为 A 、 B 、 C ,输出逻辑函数为 F_1 、 F_2 。试写出其最简逻辑关系式。




图 3-32

10. 一个全加器 CT4183 组成如图 3-33 所示的电路。根据一个全加器和数 $\sum_i$ 和输入变量 A_i, B_i, C_{i-1} 的逻辑表达式,分析电路输出函数 Y 与输入变量 $ABCDEFGHI$ 间存在的逻辑关系。




图 3-33

11. 试设计一个 1 位二进制数全减器电路。
12. 使用中规模八选一数据选择器实现下面函数(输入提供原变量和反变量)。
- $$F = A \oplus B \oplus AC \oplus BC$$
13. 写出如图 3-34 所示电路的逻辑表达式,并用卡诺图分析其电路有无险象,说明原因。若有险象,画出其波形图,说明险象类型,利用卡诺图消除险象,写出其无险象的逻辑表达式,并画出无险象的电路图。




图 3-34

14. 现有 4 台设备, 每台设备用电均为 10kW。若这 4 台设备用 F_1 、 F_2 2 台发动机供电, 其中 F_1 的功率为 10kW, F_2 的功率为 20kW, 而 4 台设备的工作情况是: 4 台设备不可能同时工作, 但至少要有 1 台设备工作, 其中可能任意 1 台至 3 台同时工作。设计一个供电控制电路, 以达到节电之目的。
15. 某商店营业时间为上午 8~12 时, 下午为 2~6 时, 试设计营业时间指示电路。
16. 试设计一个将 8421BCD 码转换成余 3 码的电路, 用与非门实现。
17. 一组合电路有 4 个输入: A 、 B 、 C 、 D (表示 4 位二进制数, A 为最高位, D 为最低位), 2 个输出 X 和 Y 。当且仅当该数被 3 整除时, $X=1$; 当且仅当该数被 4 整除时, $Y=1$ 。求出 X 、 Y 的逻辑方程, 画出该最简电路。
18. 用与非门实现余 3 码转换为格雷码的代码变换。
其代码转换表见表 3-13。

表 3-13

十进制数	余 3 码	2421 码	格雷码
0	0011	0000	0010
1	0100	0001	0110
2	0101	0010	0111
3	0110	0011	0101
4	0111	0100	0100
5	1000	1011	1100
6	1001	1100	1101
7	1010	1101	1111
8	1011	1110	1110
9	1100	1111	1010

19. 试设计一个 5211BCD 码的判奇电路, 当输入代码 $DCBA$ 中有奇数个 1 时, 电路的输出 F 为 1, 否则为 0。试用与非门实现该电路, 写出输出函数 F 的与非-与非表达式。
20. 计算机机房的上机控制电路的框图如图 3-35 所示。图中 J 、 K 为控制端; 令上午、下午、晚上其取值分别为 01, 11, 10; A 、 B 、 C 为需上机的 3 个学生, 其上机的优先顺序是: 上午为 ABC , 下午为 BCA , 晚上为 CAB 。电路的输出 F_1 、 F_2 、 F_3 为 1 时分别表示 A 、 B 、 C 能上机。试用与非门设计该电路, 写出 F_1 、 F_2 、 F_3 的逻辑表达式。




图 3-35

21. 设计一个用最少与非门实现的交通控制信号灯检测电路; 如果交通灯的控制电路失灵, 就有可能出现信号灯的无效组合。检测电路要能检测出任

何无效组合。图 3-36 中给出有效组合。




图 3-36

22. 三线排队的组合电路框图如图 3-37 所示。 A, B, C 为三路输入信号, F_1, F_2, F_3 为其对应的输出。电路在同一时间只允许通过一路信号, 且优先的顺序为 A, B, C , 写出用与非门实现的三线排队电路 F_1, F_2, F_3 的逻辑表达式。




图 3-37

23. 设计一个组合逻辑电路, 输入是两个 2 位的二进制数, 输出是此二数的乘积。列出真值表, 求出逻辑式, 画出逻辑图。

24. 具有反码输出的 8 : 3 线优先编码器 CT1148 芯片的功能如表 3-14 所示, 组成电路如图 3-38 所示。

表 3-14

输 入 端									输 出 端				
$\overline{EI}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{A_2}$	$\overline{A_1}$	$\overline{A_0}$	$\overline{GS}$	$\overline{EO}$
H	×	×	×	×	×	×	×	×	H	H	H	H	H
L	H	H	H	H	H	H	H	H	H	H	H	H	L
L	×	×	×	×	×	×	×	L	L	L	L	L	H
L	×	×	×	×	×	×	L	H	L	L	H	L	H
L	×	×	×	×	L	H	H	H	L	H	L	L	H
L	×	×	×	L	H	H	H	H	L	H	H	L	H
L	×	×	L	H	H	H	H	H	H	L	L	L	H
L	×	L	H	H	H	H	H	H	H	H	L	L	H
L	L	H	H	H	H	H	H	H	H	H	H	L	H




图 3-38

(1) 说明两片 CT1148 芯片组成的电路具有什么功能。

(2) 根据芯片的功能表及电路的连接,在输入端处于下述几种情况时,确定电路的输出 $Y_3 \cdots Y_0$ 的状态。

I. $\bar{I}_4$ 端为 0,其余各端均为高电平;

II. $\bar{I}_{10}$ 端为 0,其余均为高电平;

III. $\bar{I}_0$ 和 $\bar{I}_8$ 同为 0,其余均为高电平;

IV. $\bar{I}_0, \dots, \bar{I}_{15}$ 全为 0。

(3) 比较输入 $\bar{I}_0, \dots, \bar{I}_{15}$ 全为高时和 $\bar{I}_0=0$,其余为高时,电路的输出状态有何不同。

25. 某多功能组合电路框图如图 3-39 所示, $X_2 X_1$ 为 2 位二进制数输入, $G_2 G_1$ 为控制输入, $F_2 F_1$ 为输出。

当 $G_1 G_2 = 00$ 时,对 $X_2 X_1$ 做加 1 运算。

当 $G_1 G_2 = 01$ 时,对 $X_2 X_1$ 做减 1 运算。

当 $G_1 G_2 = 10$ 时,对 $X_2 X_1$ 做加 0 运算。

当 $G_1 G_2 = 11$ 时,为禁止状态。




图 3-39

(1) 试分别画出 F_2 、 F_1 的卡诺图,并指出约束条件是什么?

(2) 试用二片八选一数据选择器和最少的与非门实现该电路。

3.4 部分习题参考答案

1. (1) $Y = \overline{\overline{B} \cdot \overline{AC} \cdot \overline{BD} \cdot \overline{BC} \cdot D \overline{BC}}$

(2) 函数 Y 的最简与或式: $Y = AC + BC + D$ 。

(3) 与非门组成的 Y 的简化电路: $Y = \overline{\overline{AC} \overline{BC} \overline{D}}$, 逻辑电路如图 3-40 所示。




图 3-40

2. (1) $F = \overline{AB}(\overline{C} + D) + \overline{B} + \overline{D} \overline{AC}$

(2) 化简 F , 并用与非门实现:

$$F = \overline{AB} + AC + BD + CD = \overline{\overline{AB} \overline{AC} \overline{BD} \overline{CD}}$$

(3) 表达式为:

$$F = \overline{\overline{A} + \overline{D} + \overline{A} + B + C + \overline{B} + C + \overline{D}}$$

3. Y_1 、 Y_2 的逻辑表达式如下:

$$Y_2 = AB + BC + AC$$

$$Y_1 = (A + B + C)(\overline{Y_2} + ABC)$$

$$= (A + B + C)(\overline{AB + BC + AC} + ABC)$$

$$= A \oplus B \oplus C$$

电路功能: 这是一个 1 位的二进制全加器, A 、 B 是被加数和加数, C 是低位来的进位, Y_1 是全加和, Y_2 是向高位发出的进位。

4. 电路如图 3-41 所示。




图 3-41

$F_1 = F_2$ 时, 变量组合 (ABC) 为 000, 001, 100, 101, 110, 111 六种。

$F_2 = F_3$ 时, 变量组合 (ABC) 为 010, 011 两种。

5. $F = (A + \bar{D})(\bar{A} + C)$

逻辑电路图如图 3-42 所示。




图 3-42

6. $F = \bar{A}_1 \bar{A}_0 X_0 + \bar{A}_1 A_0 X_1 + A_1 \bar{A}_0 X_2 + A_1 A_0 X_3$, 这是一个四选一数据选择器。

7. $F = (A + B)(B + C)(\bar{A} + \bar{B})$

逻辑电路图如图 3-43 所示。




图 3-43

10. $Y = A \oplus B \oplus C \oplus D \oplus E \oplus F \oplus G \oplus H \oplus I$

12. 化简过程如下:

$$\begin{aligned}
 F &= A \oplus B \oplus AC \oplus BC \\
 &= A \oplus AC \oplus B \oplus BC \\
 &= A\bar{A}\bar{C} + \bar{A}AC + BBC + B\bar{B}\bar{C} \\
 &= A(\bar{A} + \bar{C}) + B(\bar{B} + \bar{C}) \\
 &= A\bar{C} + B\bar{C} \\
 &= A\bar{B}\bar{C} + A\bar{B}\bar{C} + A\bar{B}\bar{C} + A\bar{B}\bar{C}
 \end{aligned}$$

$$= \sum m(2,4,6)$$

逻辑电路图如图 3-44 所示。




图 3-44

14. 设 4 台用电设备分别用变量 A, B, C, D 表示, 真值表如表 3-15 所示。

表 3-15

A	B	C	D	F_1	F_2	A	B	C	D	F_1	F_2
0	0	0	0	ϕ	ϕ	1	0	0	0	1	0
0	0	0	1	1	0	1	0	0	1	0	1
0	0	1	0	1	0	1	0	1	0	0	1
0	0	1	1	0	1	1	0	1	1	1	1
0	1	0	0	1	0	1	1	0	0	0	1
0	1	0	1	0	1	1	1	0	1	1	1
0	1	1	0	0	1	1	1	1	0	1	1
0	1	1	1	1	1	1	1	1	1	ϕ	ϕ

$$F_1 = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}\overline{D} + \overline{A}\overline{C}\overline{D} + \overline{B}\overline{C}\overline{D} + ABC + ABD + BCD + ACD$$

$$F_2 = (A + B + C)(A + B + D)(A + C + D)(B + C + D)$$

$$= \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}\overline{D} + \overline{A}\overline{C}\overline{D} + \overline{B}\overline{C}\overline{D}$$

逻辑电路图如图 3-45 所示。

16. 最简与或输出表达式为:

$$Y_4 = D + CB + CA$$

$$Y_3 = \overline{C}\overline{B}\overline{A} + \overline{C}\overline{B} + \overline{C}\overline{A}$$

$$Y_2 = \overline{B}\overline{A} + BA$$

$$Y_1 = \overline{A}$$




图 3-45

与非门实现的逻辑电路图如图 3-46 所示。




图 3-46

18. 化简后的结果为：

$$\begin{aligned} W &= A \\ X &= A\bar{B} + \bar{A}B \\ Y &= B\bar{C} + \bar{B}C \\ Z &= C\bar{D} + \bar{C}D \end{aligned}$$

20. $F_1 = \overline{\overline{J}\overline{A}\overline{K}\overline{A}\overline{C}\overline{A}\overline{B}\overline{C}}$, $F_2 = \overline{\overline{J}\overline{K}\overline{B}\overline{K}\overline{A}\overline{B}\overline{A}\overline{B}\overline{C}}$, $F_3 = \overline{\overline{J}\overline{K}\overline{C}\overline{J}\overline{B}\overline{C}\overline{A}\overline{B}\overline{C}}$

22. $F_1 = A$, $F_2 = \bar{A}B$, $F_3 = \bar{A}\bar{B}C$

23. 设两个 2 位的二进制数分别为 A_1A_0, B_1B_0 , 则电路输出的最大值为 9, 因此输出是一个 4 位二进制数, 设为 $P_3P_2P_1P_0$ 。电路的真值表如表 3-16 所示。

$$P_3(A_1, A_0, B_1, B_0) = A_1A_0B_1B_0$$

$$\begin{aligned}
 P_2(A_1, A_0, B_1, B_0) &= A_1 B_1 \bar{B}_0 + A_1 \bar{A}_0 B_1 \\
 P_1(A_1, A_0, B_1, B_0) &= \bar{A}_1 A_0 B_1 + A_0 B_1 \bar{B}_0 + A_1 \bar{B}_1 B_0 + A_1 \bar{A}_0 B_0 \\
 P_0(A_1, A_0, B_1, B_0) &= A_0 B_0
 \end{aligned}$$

表 3-16

输 入				输 出				输 入				输 出			
A ₁	A ₀	B ₁	B ₀	P ₃	P ₂	P ₁	P ₀	A ₁	A ₀	B ₁	B ₀	P ₃	P ₂	P ₁	P ₀
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	1	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1	0	1	0	0	1	0	0
0	0	1	1	0	0	0	0	1	0	1	1	0	1	1	0
0	1	0	0	0	0	0	0	1	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1	1	1	0	1	0	0	1	1
0	1	1	0	0	0	1	0	1	1	1	0	0	1	1	0
0	1	1	1	0	0	1	1	1	1	1	1	1	0	0	1

逻辑电路图如图 3-47 所示。




图 3-47

25. (1) F_2, F_1 的卡诺图如图 3-48(a)、(b)所示。

电路的约束条件是: $G_2G_1=0$ 。




图 3-48

(2) F_2, F_1 的逻辑表达式:

$$F_2(G_2, G_1, X_2, X_1) = \sum m(1, 2, 4, 7, 10, 11)$$

$$F_1(G_2, G_1, X_2, X_1) = \sum m(0, 2, 4, 6, 9, 11)$$

以 $G_2G_1X_2$ 为地址, 得 F_2 的数据输入为: $D_0=D_3=X_1, D_1=D_2=\bar{X}_1, D_5=1$, 其他为 0; 对于 $F_1, D_0=D_1=D_2=D_3=\bar{X}_1, D_4=D_5=X_1$, 其他为 0。电路实现如图 3-49 所示。




图 3-49

触发器、寄存器和简单计数器

4.1.1 集成双稳触发器

双稳触发器通常简称触发器,它是由门电路构成的逻辑电路,它的输出具有两个稳定的物理状态(高电平和低电平),所以它能记忆 1 位二进制代码。触发器的逻辑符号如图 4-1 所示。



双稳触发器具有以下基本特性:

- 有两个互补的输出端 Q 和 $\bar{Q}$: $Q=1$ 时, $\bar{Q}=0$; $Q=0$ 时, $\bar{Q}=1$ 。
- 有两个稳定的逻辑状态: $Q=1, \bar{Q}=0$, 称为 1 状态; $Q=0, \bar{Q}=1$, 称为 0 状态。若输入不发生变化, 触发器处于其中一个状态, 且保持下去。
- 在输入信号的作用下, 触发器可以从一个稳定状态转换到另一个稳定状态。输入信号变化前的触发器状态称为现态, 用 Q^n 、 $\bar{Q}^n$ 表示; 输入信号变化后的触发器状

态称为次态,用 Q^{n+1} 、 $\overline{Q^{n+1}}$ 表示。在讨论触发器时,采用逻辑图、逻辑符号、真值表、特征方程、状态转换图和波形图等来描述其逻辑功能。

2. RS 触发器

(1) 基本 RS 触发器

基本 RS 触发器是触发器中电路结构最简单的,它可以由两个与非门或两个或非门输出交叉反馈而组成。

① 与非门构成的基本 RS 触发器

与非门构成的基本 RS 触发器电路结构如图 4-2(a)所示。


由电路结构图分析得出,若输入信号 R 、 S 同时为 0,电路输出会处于不稳定状态,因此,在正常工作时,输入信号应遵守 $R+S=1$ 的约束条件。功能表如表 4-1(a)所示。

与非门构成的基本 RS 触发器的特征方程如下:


$$\begin{cases} Q^{n+1} = \overline{S} + RQ^n \\ S + R = 1 (\text{约束条件}) \end{cases}$$

② 或非门构成的基本 RS 触发器

或非门构成的基本 RS 触发器电路结构如图 4-2(b)所示。由电路结构图分析得出,若输入信号 R 、 S 同时为 1,电路输出会处于不稳定状态,因此,在正常工作时,输入信号应遵守 $RS=0$ 的约束条件。功能表如表 4-1(b)所示。



(a) 与非门构成的基本 RS 触发器电路结构



(b) 或非门构成的基本 RS 触发器电路结构

图 4-2

表 4-1(a)

R	S	Q^{n+1}	状态
0	0	1^*	不定
1	0	1	置 1
0	1	0	置 0
1	1	Q^n	保持

表 4-1(b)

R	S	Q^{n+1}	状态
0	0	Q^n	保持
1	0	0	置 0
0	1	1	置 1
1	1	1^*	不定

基本 RS 触发器是直接触发型的触发器,当输入信号发生变化,其输出状态就会随之变化,即输入信号直接触发,且电路具有约束条件,这是基本 RS 触发器的缺点。

(2) 同步 RS 触发器(钟控 RS 触发器)

由于基本 RS 触发器翻转时刻不能控制,因而引进时钟控制 RS 触发器,即在输入端

增设一个时钟控制信号,使触发器的翻转只有在同步信号到达时才产生动作,在没有时钟脉冲作用时,即使加入了输入信号触发器也不产生动作。

同步 RS 触发器的电路结构图如图 4-3(a)所示。

同步 RS 触发器和或非门构成的基本 RS 触发器的特征方程如下:

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ SR = 0 \quad (\text{约束条件}) \end{cases}$$

在 $CP=1$ 时,同步 RS 触发器和基本 RS 触发器的状态转换图相同,如图 4-3(b)所示。




图 4-3

3. 钟控 D 触发器

实际工作中,常常要求触发器按一定的时间节拍工作,这就要求触发器的翻转时间要受到时钟脉冲的控制,在没有时钟脉冲作用时,即使加入了输入信号触发器也不动作,于是出现了时钟控制触发器。图 4-4 所示为钟控 D 触发器的电路结构图,它是在 RS 触发器的基础上增加了两个与非门和一个反相器。

钟控 D 触发器的特征方程如下:

$$Q^{n+1} = D$$

钟控 D 触发器的功能表如表 4-2 所示,对钟控 D 触发器来说,只有当 $CP=1$ 时,才能按功能表确定触发器的输出,而当 $CP=0$ 时,触发器保持原来状态。图 4-5 为钟控 D 触发器的状态转换图。




图 4-4

表 4-2

D	Q^{n+1}
0	0
1	1




图 4-5

由钟控 D 触发器的工作原理可知,在 $CP=1$ 的时间段里,若输入信号 D 多次发生变化,则触发器的状态也必然会随之发生多次变化,这种现象称为空翻。正常工作时要求每来一个 CP 信号,触发器只能翻转一次。为此,实用触发器必须克服空翻现象。

4. 主从 JK 触发器

主从 JK 触发器在一个时钟周期内无论输入信号怎样变化只翻转一次。电路结构图如图 4-6 所示。

主从 JK 触发器由两个钟控 RS 触发器组成:其中与输入相连的 RS 触发器叫主触发器,与输出相连的钟控 RS 触发器叫从触发器。 $\bar{Q}$ 反馈到 J 输入端, Q 反馈到 K 输入端。加到两个触发器的时钟 CP 是反相的。

主从 JK 触发器的特征方程为:

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$

主从 JK 触发器的工作分两步完成。

(1) 在 $CP=1$ 期间,主触发器接收输入信号,从触发器状态不变;由于触发器的输出 $\bar{Q}$ 和 Q 反馈到了输入端,从而决定了在 $CP=1$ 期间,主触发器的状态只能翻转一次,而不可能随 JK 信号的变化而变化。

(2) 在 CP 时钟下降沿时,将主触发器的状态 Q_1 传送给从触发器,使其翻转;而在 $CP=0$ 期间,主触发器不接收数据($CP=0$,输入门封死),从触发器保持状态不变。这就保证了在整个时钟周期内,从触发器只能在 CP 下降沿这一瞬间发生一次状态变化。

表 4-3 为主从 JK 触发器的功能表,状态转换图如图 4-7 所示。




图 4-6

表 4-3

J	K	Q^{n+1}
0	0	Q^n
0	1	0
1	0	1
1	1	$\bar{Q}^n$




图 4-7

在使用主从 JK 触发器时必须注意:从触发器的状态取决于 CP 下降沿时主触发器的状态 Q_1 ,若在 $CP=1$ 期间, J 、 K 的值发生过变化,则不能仅根据 CP 下降沿时, J 、 K 的

值由特征方程来确定从触发器的状态,必须考虑 $CP=1$ 期间,输入信号的全部变化过程。

5. 负沿 JK 触发器

主从 JK 触发器可以克服空翻现象,但要求在 $CP=1$ 期间, J 、 K 的值不能变化,否则会出现一次翻转现象,这就降低了触发器的抗干扰能力。边沿触发器是在时钟信号的有效边沿才能对输入信号作出响应,即只有在时钟有效边沿的输入信号才是有效的,而其他时间的输入信号并不会影响触发器的输出,因而大大提高了抗干扰能力。




图 4-8

负沿 JK 触发器的电路结构图如图 4-8 所示,它用两个与非门构成基本 RS 触发器,用两个与非门来接受 JK 信号。其工作特点是,在 CP 下降沿前接受输入信号 J 、 K ,在下降沿后输入又被封锁,它消除了主从 JK 触发器的一次翻转现象。

负沿 JK 触发器的功能表如表 4-4 所示,其特征方程及状态转换图均与主从 JK 触发器相同。

表 4-4

CP	J	K	Q^{n+1}
↓	0	0	Q^n
↓	0	1	0
↓	1	0	1
↓	1	1	$\overline{Q^n}$

6. 维持-阻塞 D 触发器

正边沿触发的维持-阻塞 D 触发器如图 4-9 所示,它由 1 个 4 门的钟控触发器和 2 个输入信号接收门组成。

D 是数据输入端, CP 是时钟输入端。 S_d 、 R_d 是异步置 1、置 0 端。功能表如表 4-5 所列。

工作原理如下:

- $CP=0$ 时,门 3、门 4 输出为 1,触发器输出维持原来状态。
- CP 由 0→1 变化时,门 5、门 6 的输出进入门 3、门 4,其输出为:

$$S = \overline{D}, R = D$$




图 4-9

代入 RS 触发器的特征方程：

$$Q^{n+1} = \bar{S} + RQ^n = D + DQ^n = D$$

- $CP=1$ 时, 假定 D 信号发生变化(由 $D \rightarrow \bar{D}$), 此时门 5 输出一定为 1, 但门 4、门 3 输出仍维持原来状态, 因此输出 Q 和 $\bar{Q}$ 不会改变状态。

表 4-5

S_d	R_d	CP	D	Q	$\bar{Q}$
0	1	×	×	1	0
1	0	×	×	0	1
1	1	↑	1	1	0
1	1	↑	0	0	1
1	1	0	×	Q^n	$\bar{Q}^n$

维持-阻塞 D 触发器也称为正沿 D 触发器, 它只保证时钟上跳沿的 D 信号才能进入触发器并引起翻转, 而其他时间的 D 信号对输出不会发生影响。因此工作十分可靠, 抗干扰性强。

7. T 触发器

将 JK 触发器的 J 、 K 两个输入端连在一起作为数据输入端, 并在 CP 时钟输入端加上时钟信号, 即能构成 T 触发器。因此实际应用中, T 触发器用 JK 触发器或 D 触发器来实现。

特征方程为：

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n = T\bar{Q}^n + \bar{T}Q^n$$

4.1.2 移位寄存器

一个触发器能够存储 1 位二进制数, 在数字系统中, 由多个触发器构成的, 能够存储多位二进制数码的时序逻辑电路, 叫做寄存器。

在时钟信号控制下, 将所寄存的数据能够向左或向右进行移位的寄存器叫做移位寄存器。移位寄存器的结构特点是：第一级触发器接收移位输入信号, 其余各级输入端均与前一级的输出相连接, 向右移位的叫右移位寄存器, 向左移位的叫左移位寄存器。

通用移位寄存器芯片具有左移、右移、并行置数、保持、清除等功能。

移位寄存器的应用如下：

- 可进行串行数据和并行数据的相互转换。
- 可以构成移位型计数器, 如环形计数器或扭环计数器。环形计数器中, 输出与输入(SR 或 SL)相连, 计数器的模等于所用移位寄存器的级数; 扭环计数器中, 输出取反与输入(SR 或 SL)相连, 计数器的模等于所用移位寄存器的级数的 2 倍。

4.1.3 计数器

计数器的基本功能是记录时钟脉冲的个数。计数器所能记忆脉冲的最大数目称为该

计数器的模,构成计数器的核心元件是触发器。

1. 计数器的分类

计数器的种类繁多,分类方法也不同。

1) 按各触发器的时钟脉冲信号来源分类

按各触发器的时钟脉冲信号来源不同,可分为同步计数器(又称为并行计数器)和异步计数器(又称为串行计数器)。

- 同步计数器: 计数器各触发器的时钟脉冲信号均来自同一计数脉冲,每个触发器的状态变化都与时钟脉冲同步。
- 异步计数器: 各触发器的时钟信号不是来自同一计数脉冲,有些是输入的 CP 脉冲,有些则是取自其他触发器的输出信号,在状态变化时,有些触发器与时钟源同步,有些则要滞后一些。

2) 按计数增减变化情况分类

按计数增减变化情况来分可分为加法计数器、减法计数器和可逆计数器。

- 加法计数器: 每来一个计数脉冲,计数器的值加 1。
- 减法计数器: 每来一个计数脉冲,计数器的值减 1。
- 可逆计数器: 同时具有加、减两种功能的计数器称为可逆计数器。

3) 按计数体制分类

按计数体制不同,可分为二进制计数器、十进制计数器和任意进制计数器。

- 二进制计数器: n 个触发器具有 2^n 个计数状态,它可构成模为 2^n 的计数器,模为 2^n 的计数器统称为二进制计数器。例如,计数器的模为 $2^4 = 16$,可称其为 4 位二进制计数器,或十六进制计数器。
- 十进制计数器: 模为 10 的计数器称为十进制计数器,它可在 4 位二进制计数器的基础上改变设计得到。
- 任意进制计数器: 根据实际需要可构成模为 N 的计数器,即任意进制的计数器。

2. 中规模计数器

1) 中规模异步计数器 74LS90

图 4-10 所示的是异步计数器 74LS90 的逻辑符号。

它包含 $M=2$ 和 $M=5$ 两个独立计数器。其中 CP_1 、 CP_2 为时钟输入端, R_{01} 、 R_{02} 和 S_{91} 、 S_{92} 是两组复位输入端,但是没有预置端。

74LS90 的功能表如表 4-6 所示,该计数器具有如下功能:

- $S_{91}S_{92}=0, R_{01}R_{02}=1$ 时,计数器置全 0。
- $R_{01}R_{02}=0, S_{91}S_{92}=1$ 时,计数器置为 9,即 $Q_DQ_CQ_BQ_A=1001$ 。
- $CP_2=0, CP_1$ 输入时钟, Q_A 输出,实现模 2 计数器。
- $CP_1=0, CP_2$ 输入时钟, $Q_DQ_CQ_B$ 输出,实现模 5 计数器。




图 4-10

- CP_1 输入时钟, Q_A 输出接 CP_2 , 实现 8421 码十进制计数器。
- CP_2 输入时钟, Q_D 输出接 CP_1 , 实现 5421 码十进制计数器, 即当模 5 计数器为 100 000 时, Q_D 产生一个时钟, 使 Q_A 改变状态。

表 4-6

R_{01}	R_{02}	S_{91}	S_{91}	CP_1	CP_2	Q_D	Q_C	Q_B	Q_A	说 明
1	1	0	×	×	×	0	0	0	0	异步置 0
1	1	×	0	×	×	0	0	0	0	异步置 0
0	×	1	1	×	×	1	0	0	1	异步置 9
×	0	1	1	×	×	1	0	0	0	异步置 9
×	0	×	0	↓	0	二进制计数				由 Q_A 输出
×	0	0	×	0	↓	五进制计数				由 $Q_D Q_C Q_B$ 输出
0	×	×	0	↓	Q_A	8421 码十进制计数				$Q_D Q_C Q_B Q_A$ 输出
0	×	0	×	Q_D	↓	5421 码十进制计数				$Q_D Q_C Q_B Q_A$ 输出

2) 中规模同步计数器 74LS161

图 4-11 是中规模同步计数器 74LS161 的逻辑符号。

其中, CP 为时钟输入端, D, C, B, A 为预置数输入端, LD 为同步置数控制端, C_r 为异步复位端(清除端), O_c 为进位输出端, $Q_D Q_C Q_B Q_A$ 为计数器的输出端, 74LS161 的功能表如表 4-7 所示, 该计数器具有如下功能。




图 4-11

- 是同步 4 位二进制加法计数器, $M=16$, CP 上升沿触发。
- 异步复位 C_r 。清除信号的低电平把 4 个触发器的输出置为低电平。
- 同步预置方式: 当 $LD = 0$ 时, 在 CP 作用下, 计数器可并行打入预置数据。
- 当 $LD = 1$ 时, 使能输入 PT 同时为高电平, 在 CP 作用下, 进行正常计数。 PT 任一为低时, 计数器处于保持状态。
- O_c 为进位输出, 可用来级联成几位同步计数器。

表 4-7 74LS161 同步计数器功能表

C_r	PT	LD	CP	输 入				输 出			
				D	C	B	A	Q_D	Q_C	Q_B	Q_A
0	×	×	×	×	×	×	×	0	0	0	0
1	0	1	×	×	×	×	×	保持原状态			
1	0	0	↑	d	c	b	a	d	c	b	a
1	1	1	↑	×	×	×	×	计数			

4.2 例题解析

【例题 4.1】 在 CP 脉冲作用下,具有图 4-12(a)所示功能的触发器是____触发器,具有图 4-12(b)所示功能的触发器是____触发器。




图 4-12

答案: D、JK。

【例题 4.2】 RS 触发器经常被用在消抖电路中,其基本的电路连接如图 4-13(a)所示,请根据所学的知识说明其工作原理,并画出相应的波形图。

解: 设 Q 的初态为 0。当开关接至 S 时,由于开关触点接通瞬间发生振颤, S 信号出现抖动。

因为 $R=1$, $SR=01$ 时, Q 置 1; $SR=11$ 时, Q 保持原来的状态。波形图如图 4-13(b)所示。 S 的抖动没有影响 Q 的状态,可见该电路可以防抖动。




图 4-13

【例题 4.3】 已知 TTL 主从 JK 触发器输入端 J 、 K 及时钟脉冲 CP 波形如图 4-14 所示,试画出内部主触发器 Q_1 端及从触发器输出端 Q 的波形。设触发器初态为 0。




图 4-14

解: TTL 主从 JK 触发器工作过程有如下特点: 在 $CP=1$ 期间主触发器翻转,且存在“一次性翻转”现象,即 $CP=1$ 期间,主触发器仅翻转一次。之后, J 、 K 端变化时,主触发器不

再翻转。在 CP 下降沿时,从触发器接受主触发器的状态。波形如图 4-14 所示。

【例题 4.4】 图 4-15(a)为带有异步复位、置位端的 JK 触发器。 $S_d=0$ 时置 1, $R_d=0$ 时置 0,设 Q 的初始状态为 0, CP 、 A 、 B 、 C 、 D 的波形如图 4-15(b)所示,画出 Q 的波形。




图 4-15

解: 波形如图 4-15(b)所示。

具体过程如下:

由于是上升沿触发,因此主要关注 CP 上升沿的 J 、 K 状态。

第一个 CP 上升沿, $J=A=1$, $K=B=0$, 置 1 功能, Q 由 $0 \rightarrow 1$, 之后, 由于 $R_d=C=0$, 则 Q 在 $C=0$ 时刻又由 $1 \rightarrow 0$, 一直维持至第二个 CP 的上升沿。

第二个 CP 上升沿, $J=A=0$, $K=B=0$, 处于维持状态, 故 Q 维持在“0”状态。

第三个 CP 上升沿, $J=A=1$, $K=B=1$, 处于必翻状态, 故 Q 由 $0 \rightarrow 1$ 。

第四个 CP 上升沿, $J=A=1$, $K=B=0$, 置“1”状态, 故 Q 仍然维持在“1”状态。

在第四个 CP 上升沿和第五个 CP 上升沿之间, 由于 $R_d=C=0$, 故在 $C=0$ 时刻 Q 再次由 $1 \rightarrow 0$, 一直维持至第五个 CP 的上升沿。

第五个 CP 上升沿, $J=A=0$, $K=B=1$, 处于置“0”状态, 故 Q 仍然维持在“0”状态。而当 $S_d=D=0$ 时, Q 翻转, 置为 1。

【例题 4.5】 触发器电路及相关波形如图 4-16(a)、(b)所示。

(1) 写出该触发器的次态方程。

(2) 对应给定波形, 画出触发器 Q 端波形(初始状态 $Q=0$)。

解: (1) 由图中可以看到触发器为 JK 触发器, 其次态方程为:

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

将 $J=K=A \oplus Q^n = A\overline{Q^n} + \overline{A}Q^n$ 代入得

$$\begin{aligned} Q^{n+1} &= (\overline{A}Q^n + A\overline{Q^n})\overline{Q^n} + \overline{(\overline{A}Q^n + A\overline{Q^n})}Q^n \\ &= A\overline{Q^n} + AQ^n = A \end{aligned}$$

(2) Q 端波形如图 4-16(b)所示。

【例题 4.6】 图 4-17(a)为带有异步复位、置位端的 D 触发器。 $S_d=0$ 时置 1, $R_d=0$ 时置 0, 设 Q 的初始状态为 1, CP 、 A 、 B 的波形如图 4-17(b)所示, 画出 Q 的波形。

解: D 触发器的次态方程为:




图 4-16

$$Q^{n+1} = AB$$

Q 端波形如图 4-17(b) 所示。




图 4-17

注：因 B 接至异步置零端 R_d ，所以当 $B=0$ 时，不需要等到时钟边沿，Q 就发生翻转。

【例题 4.7】 两个 D 触发器组成的时序电路如图 4-18(a) 所示，根据 4-18(b) 给出的输入信号波形，画出 Q_1 、 Q_2 的波形图。设 Q_2 、 Q_1 的初始状态均为 0。

解：由电路图得到： $D_1 = X$, $R_{d1} = \bar{Q}_2$, $D_2 = Q_1$ ，且两个 D 触发器由同一个时钟信号控制，只在脉冲的上升沿发生状态转换。因此可以画出 Q_2 、 Q_1 的波形图，如图 4-18(b) 所示。在第二个 CP 上升沿时， $Q_1 = D_1 = X = 1$ ， Q_1 翻转一次。在第三个 CP 上升沿时， $Q_2 = D_2 = Q_1$ ， Q_2 翻转一次，与此同时，由于 $R_{d1} = \bar{Q}_2 = 0$ ，使 D_1 触发器异步置零（立即置 0，不需要等待时钟有效边沿）， Q_1 翻转变为 0。在第四个 CP 上升沿时， $Q_2 = D_2 = Q_1 = 0$ ， Q_2 翻转变为 0。同样的情况发生在第六、七、八个 CP 的上升沿。




图 4-18

【例题 4.8】 图 4-19(a) 所示的触发器构成的电路中， CP_1 和 CP_2 的波形已知，对应画出 Q_1 、 Q_2 的波形。触发器的初始状态为“0”。

解：图 4-19(a) 中，因为第一个触发器的 JK 同时接收了信号“1”，所以每来一个 CP_1 信号（下降沿） Q_1 翻转一次，此时 $J_2 = K_2 = 1$ ；故在第四个 CP_2 脉冲下降沿时， Q_2 翻转一次；与此同时， $\bar{Q}_2 = 0$ ，使 Q_1 复“0”，故在第五个 CP_2 脉冲时 $Q_1 = 0$ ， $Q_2 = 1$ ，如此反复。波形如图

4-19(b)所示。




图 4-19

【例题 4.9】 在图 4-20(a)所示的电路中,若已知各输入信号如图 4-20(b)所示,试画出各触发器 Q 端的波形。假定各触发器的初始状态均为 0。




图 4-20

解: 电路图由一个正沿 D 触发器和一个负沿 JK 触发器组成,它们之间相互关联。在脉冲 CP_1 的第一个上升沿时将 Q_1 置为 1,此时有 $J=Q_1=1, K=1$ 。当 CP_2 的下降沿到来时,根据 JK 触发器的特征方程,使 Q_2 为 1,同时 $\bar{Q}_2=0$,因为 $\bar{Q}_2$ 与 D 触发器的 R_d 相连,所以这时 Q_1 被置为 0,此时有 $J=Q_1=0, K=1$ 。当 CP_2 的下一个下降沿时,根据 JK 触发器的特征方程又将 Q_2 置为 0,同时 $\bar{Q}_2$ 置为 1,即 $R_d=1$ 。当 CP_1 的下一个上升沿来到时又将 Q_1 置为 1。如此反复下去,如图 4-20(b)所示。

4.3 习 题

1. 已知同步 RS 触发器的输入信号波形如图 4-21 所示,试求 Q 和 $\bar{Q}$ 端的电压波形。设触发器的初始状态为 $Q=0$ 。




图 4-21

2. 由或非门构成的触发器电路如图 4-22 所示,请写出触发器输出 Q 的次态方程。图中

已给出输入信号 a, b, c 的波形。设触发器的初始状态为 1, 画出输出 Q 的波形。




图 4-22

3. 在图 4-23 (a) 给出的主从 JK 触发器电路中, 若 CP, J, K 的波形如图 4-23(b) 所示, 试求 Q 端的电压波形。设触发器的初始状态为 $Q=0$ 。




图 4-23

4. 图 4-24(a)、(b) 所示为各种边沿触发器, CP 及 A, B, C 端的波形已知 (见图 4-24(c)), 写出次态方程 Q^{n+1} 的表达式, 画出 Q 端波形 (初始状态均为 0)。




图 4-24

5. 将图 4-25(a)所示的 JK 触发器分别作为主从 JK 触发器和边沿 JK 触发器。输入信号 CP、A 如图 4-25(b)所示。试分别画出 Q 的波形图。




图 4-25

6. 图 4-26(a)、(b)所示的为两个时序电路，其输入信号如图 4-26(c)所示。试分别画出相应的输出波形 Q_1 、 Q_2 。




图 4-26

7. 图 4-27(a)所示的是由维持-阻塞 D 触发器组成的电路。输入信号 CP 如图 4-27(b)所示，试画出 Q_1 、 Q_2 和输出信号 Y 的波形。设触发器的初态为 0。




图 4-27

8. 图 4-28(a)所示的电路图为 JK 触发器和 D 触发器组成的时序电路，其初态都为 0。输入信号 CP 如图 4-28(b)所示，试画出 Q_1 、 Q_2 的波形图。




图 4-28

9. 图 4-29(a)所示的是三个维持-阻塞 D 触发器组成的时序电路,初态均为 0。输入信号 A 、 B 如图 4-29(b)所示。试画出 Q_1 、 Q_2 、 Q_3 、 X 、 Y 的波形图。




图 4-29

10. 试画出图 4-30(a)所给的 T 触发器的输出信号 Q 的波形。输入信号 CP 、 T 如图 4-30(b)所示。设初态为 0。




图 4-30

11. 试求出图 4-31 所示电路的状态表和状态图。




图 4-31

4.4 部分习题参考答案

1. 这是一个时钟控制 RS 触发器, 只在 $CP=1$ 期间发生状态转变。它的特征方程如下:

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ RS = 0 \quad (\text{约束条件}) \end{cases}$$

波形图如图 4-32 所示。




图 4-32

2. 可列出输入和输出的关系如表 4-8 所示。根据此关系可以写出其特征方程。

$$Q^{n+1} = b + c + \bar{a}Q^n$$

由此可以画出波形图。(略)

表 4-8

a	b	c	Q^{n+1}
0	0	0	Q^n
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	ϕ
1	1	0	ϕ
1	1	1	ϕ

3. 这是一个主从 JK 触发器, 在做题时要注意它的“两次翻转”的特性。波形图如图 4-33 所示。




图 4-33

4. 由电路可以写出各触发器的次态方程:

$$Q_1^{n+1} = D_1 = \overline{A + B \overline{Q_1^n}} = \overline{A} \overline{B} Q_1^n$$

$$\begin{aligned}
 Q_2^{n+1} &= J_2 \overline{Q_2^n} + \overline{K} Q_2^n \\
 &= (\overline{B+C}) Q_2^n \overline{Q_2^n} + \overline{A} \overline{Q_2^n} Q_2^n \\
 &= \overline{A} Q_2^n + Q_2^n = Q_2^n
 \end{aligned}$$

其波形图如图 4-34 所示。




图 4-34

5. 注意主从式的“两次翻转的特点”。波形图如图 4-35 所示。




图 4-35

7. 先写出特征方程,再画波形图。波形图如图 4-36 所示。




图 4-36

9. 波形图如图 4-37 所示。




图 4-37

10. $Q^{n+1} = T \oplus Q^n$ 。波形图如图 4-38 所示。




图 4-38

5.1 知识要点

5.1.1 时序逻辑电路的特点

时序逻辑电路的特点是：任意时刻的输出状态不仅取决于该时刻输入信号的状态，而且还与原来的状态有关。因此，时序逻辑电路具有记忆保持功能。

时序逻辑电路由组合逻辑电路和存储电路两部分组成，结构框图如图 5-1 所示。




图 5-1

一般同步时序逻辑可用三组逻辑方程来描述。

- 输出方程： $Z_i = f_i(X_1, X_2, \dots, X_t; Q_1^n, Q_2^n, \dots, Q_k^n)$; $i = 1, 2, \dots, m$
- 激励方程： $Y_i = g_i(X_1, X_2, \dots, X_t; Q_1^n, Q_2^n, \dots, Q_k^n)$; $i = 1, 2, \dots, k$ (驱动方程)。
- 次态方程： $Q_i^{n+1} = h_i(X_1, X_2, \dots, X_t; Q_1^n, Q_2^n, \dots, Q_k^n)$; $i = 1, 2, \dots, k$ (状态方程)。

输出方程表明，输出 Z_i 不仅与该时刻的输入 X_i 有关，还与电路的现态 Q_i^n 有关。满足这种关系的同步时序逻辑电路称为米里型时序逻辑。

如果输出 Z_i 仅是现态的函数，与输入 X_i 无关，即输出方程变为 $Z_i = f_i(Q_1^n, Q_2^n, \dots, Q_k^n)$ 。满足这种关系的同步时序逻辑电路称为摩尔型时序逻辑。它是米里型时序逻辑的特例。

5.1.2 时序逻辑电路的类型

根据时序逻辑电路中各触发器时钟信号的来源，可将时序电路分为两大类，即同步时序电路和异步时序电路。

- 同步时序电路：电路中的触发器均用一个时钟脉冲，在它的统一控制下，各触发器同时翻转。同步时序电路的工作速度较快。

- 异步时序电路：电路中存在多个时钟信号，分别控制不同的触发器，因此，各触发器不是在同一时刻翻转，时间上有先有后，故工作速度较慢。

5.1.3 同步时序逻辑电路分析

时序逻辑电路分析就是根据给出的时序电路，确定其逻辑功能。

同步时序逻辑电路分析的一般步骤如图 5-2 所示。




图 5-2

5.1.4 异步时序电路的分析

对异步时序电路的分析需要先列出 CP 信号端的函数，或在状态方程中含有 CP 信号因子，因为触发器的翻转一定发生在 CP 脉冲信号的有效边沿，或者认定状态方程只有在 CP 信号有效边沿到来时才成立，这样再根据上述分析过程得出电路的逻辑功能。

5.2 例题解析

【例题 5.1】 某计数器的输出波形如图 5-3(a)所示，试确定该计数器是模几计数器，并画出状态转换图。




图 5-3(a)

解：由波形画出状态转换图，如图 5-3(b)所示。




图 5-3(b)

故该波形显示的计数器是模 6 计数器。

【例题 5.2】 分析图 5-4(a) 所示的同步计数电路, 作出状态转移表和状态图。计数器是几进制计数器, 分析其能否自启动并画出各触发器的输出波形。




图 5-4(a)

解: 该电路的激励方程为:

$$\begin{aligned} J_1 &= \overline{Q_3} & J_2 &= Q_1 & J_3 &= Q_2 \\ K_1 &= Q_2 & K_2 &= \overline{Q_1} & K_3 &= \overline{Q_2} \end{aligned}$$

将上述各式代入 JK 触发器的方程, 得到次态方程为:

$$\begin{aligned} Q_1^{n+1} &= \overline{Q_3} \overline{Q_1} + Q_2 Q_1 \\ Q_2^{n+1} &= Q_1 \overline{Q_2} + Q_1 Q_2 = Q_1 \\ Q_3^{n+1} &= Q_2 \end{aligned}$$

由次态方程可以得到其状态转移表如表 5-1 所示。

表 5-1

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	1	0	1
0	1	1	1	1	0
1	0	0	0	0	0
1	0	1	0	1	1
1	1	0	1	0	0
1	1	1	1	1	0

根据状态转移表可以画出状态转移图如图 5-4(b) 所示。




图 5-4(b)

由状态图可以得出结论：该电路为五进制计数器，可以自启动。其波形图如图 5-4(c) 所示。




图 5-4(c)

【例题 5.3】 分析图 5-5(a) 所示的同步计数电路，做出状态转移表和状态图。设电路的初态 $Q_3Q_2Q_1Q_0 = 1000$ ，分析其功能并画出其波形图。




图 5-5

解：该电路的激励方程：

$$D_0 = Q_3^n \quad D_1 = Q_0^n \quad D_2 = Q_1^n \quad D_3 = Q_2^n$$

代入 D 触发器的特征方程，得到次态方程：

$$Q_0^{n+1} = Q_3^n \quad Q_1^{n+1} = Q_0^n \quad Q_2^{n+1} = Q_1^n \quad Q_3^{n+1} = Q_2^n$$

由次态方程可以直接得到状态转换图如图 5-5(b) 所示。

画出波形图，如图 5-5(c) 所示。由此可以得出结论：此电路图为四进制环形计数器。

【例题 5.4】 分析图 5-6 所示的同步计数电路，做出状态转移表和状态图。分析其功能。

解：激励方程：




图 5-6

$$J_1 = \overline{Q_3^n} \quad J_2 = Q_1^n \quad J_3 = Q_2^n$$

$$K_1 = Q_3^n \quad K_2 = Q_1^n \quad K_3 = \overline{Q_2^n}$$

代入 JK 触发器的特征方程, 得到次态方程:

$$Q_1^{n+1} = \overline{Q_3^n} \overline{Q_1^n} + \overline{Q_3^n} Q_1^n = \overline{Q_3^n}$$

$$Q_2^{n+1} = Q_1^n \quad Q_3^{n+1} = Q_2^n$$

状态表如表 5-2 所示, 状态图如图 5-7 所示。

表 5-2

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	1	0	1
0	1	1	1	1	1
1	0	0	0	0	0
1	0	1	0	1	0
1	1	0	1	0	0
1	1	1	1	1	0




图 5-7

可见此电路是由 JK 触发器构成的六进制扭环形计数器, 但不能自启动。

【例题 5.5】 分析图 5-8(a) 所示的逻辑电路, 试写出 Z 在 CP 的作用下的输出, 并画出波形。(设初始状态为 001)




图 5-8(a)

解: 激励方程:

$$D_0 = Q_2^n \overline{Q_0^n} + \overline{Q_2^n} Q_0^n + \overline{Q_2^n} \overline{Q_1^n}$$

$$D_1 = Q_0^n \quad D_2 = Q_1^n$$

代入 D 触发器的特征方程, 得到次态方程和输出方程:

$$Q_0^{n+1} = Q_2^n \overline{Q_0^n} + \overline{Q_2^n} Q_0^n + \overline{Q_2^n} \overline{Q_1^n}$$

$$Q_1^{n+1} = Q_0^n \quad Q_2^{n+1} = Q_1^n \quad Z = Q_2^n Q_1^n$$

根据次态方程和输出方程, 列出状态表如表 5-3 所示, 画出状态转换图如图 5-8(b) 所示。

表 5-3

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	1	0
0	1	0	1	0	0	0
0	1	1	1	1	1	0
1	0	0	0	0	1	0
1	0	1	0	1	0	0
1	1	0	1	0	1	1
1	1	1	1	1	0	1




图 5-8(b)

从状态图中可以看出 Z 的输出序列为 0110000。其波形图如图 5-8(c)所示。




图 5-8(c)

【例题 5.6】 分析图 5-9(a)所示的同步时序电路,作出状态转移表和状态转换图,说明这个电路可以检测什么样的输入序列。




图 5-9(a)

解: 激励方程:

$$J_1 = X \quad J_2 = Q_1^n X$$

$$K_1 = \bar{X} \quad K_2 = \bar{X}$$

代入 JK 触发器的特征方程,得到次态方程:

$$Q_1^{n+1} = X \bar{Q}_1^n + X Q_1^n = X$$

$$Q_2^{n+1} = XQ_1^n \overline{Q_2^n} + XQ_2^n \quad Z = Q_2^n \overline{X}$$

其状态转移表如表 5-4 所示,其状态转换图如图 5-9(b)所示。

逻辑功能: 当输入端 X 连续输入两个或两个以上个“1”再出现一个“0”时,输出端 Z 输出一个“1”。

表 5-4

X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	1
0	1	1	0	0	1
1	0	0	0	1	0
1	0	1	1	1	0
1	1	0	1	1	0
1	1	1	1	1	0






图 5-9(b)

【例题 5.7】 电路如图 5-10(a)所示,试分析其功能。

- 写出激励表达式、次态表达式和输出表达式;
- 列出状态真值表,并画出状态转换图和波形图。



(a)



(b)

图 5-10

解: (1) 根据所给的电路写出激励表达式:

$$D_1 = \overline{Q_2^n} + \overline{Q_1^n}$$

$$D_2 = Q_1^n$$

将其代入 D 触发器的特征方程,则得到每一个触发器的次态方程:

$$Q_1^{n+1} = D_1 = \overline{Q_2^n} + \overline{Q_1^n}$$

$$Q_2^{n+1} = D_2 = Q_1^n$$

输出方程为:

$$z = Q_2^n \cdot CP$$

(2) 根据次态方程和输出方程可以列出状态转移表,如表 5-5 所示。再根据状态转移表画出状态转移图如图 5-10(c)所示。设初始为 00,可画出波形图如图 5-10(b)所示。

表 5-5

Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	z
0	0	0	1	0
0	1	1	1	0
1	0	0	1	1
1	1	1	0	1




图 5-10(c)

【例题 5.8】 分析图 5-11(a) 所示的时序逻辑电路的逻辑功能, 写出电路的激励方程、次态方程和输出方程, 画出状态转移表和状态转换图。

解: 根据所给的电路写出激励方程:

$$D_1 = \overline{Q_1^n}$$

$$D_2 = A \oplus Q_2^n \oplus Q_1^n$$




图 5-11(a)

将其代入 D 触发器的特征方程, 得到电路的状态方程:

$$Q_1^{n+1} = D_1 = \overline{Q_1^n}$$

$$Q_2^{n+1} = D_2 = A \oplus Q_2^n \oplus Q_1^n$$

输出方程为:

$$\begin{aligned} z &= \overline{A Q_1^n Q_2^n} \cdot \overline{A Q_1^n Q_2^n} \\ &= \overline{A Q_1^n Q_2^n} + \overline{A Q_1^n Q_2^n} \end{aligned}$$

根据状态方程和输出方程, 可以画出状态转移表, 如表 5-6 所示, 状态转换图如图 5-11(b) 所示。

表 5-6

A	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	z
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	0	0	1
1	0	0	1	1	1
1	0	1	0	0	0
1	1	0	0	1	0
1	1	1	0	0	0




图 5-11(b)

【例题 5.9】 JK 触发器构成的计数器电路如图 5-12(a) 所示。分析电路功能,说明电路是几进制计数器,能否自启动,画出其状态转换图。




图 5-12(a)

解: 激励方程:

$$\begin{aligned} J_0 &= Q_2^n & J_1 &= \overline{Q_2^n} Q_0^n & J_2 &= \overline{Q_0^n} \\ K_0 &= Q_1^n \overline{Q_2^n} & K_1 &= Q_2^n Q_0^n & K_2 &= \overline{Q_1^n} Q_0^n \end{aligned}$$

输出方程:

$$Q_{cc} = Q_2^n \overline{Q_1^n} Q_0^n$$

状态方程:

$$\begin{aligned} Q_2^{n+1} &= \overline{Q_0^n} + Q_1^n Q_2^n \\ Q_1^{n+1} &= \overline{Q_2^n} Q_1^n + \overline{Q_0^n} Q_1^n + \overline{Q_2^n} Q_0^n \overline{Q_1^n} \\ Q_0^{n+1} &= Q_2^n + Q_0^n \overline{Q_1^n} \end{aligned}$$

状态转换表如表 5-7 所示。

由状态转换图(如图 5-12(b)所示)可以得出结论: 电路为同步可自启动的六进制计数器。

表 5-7

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	1	0	0	0
0	0	1	0	1	1	0
0	1	0	1	1	0	0
0	1	1	0	1	0	0
1	0	0	1	0	1	0
1	0	1	0	0	1	1
1	1	0	1	1	1	0
1	1	1	1	0	1	0




图 5-12(b)

【例题 5.10】 分析图 5-13(a) 所示的异步时序电路,求出其状态方程和输出方程,列出状态表,画出状态图,分析电路功能。设初态为 000,画出其工作波形图。

解: 先根据电路图写出激励方程:

$$\begin{aligned} J_1 &= \overline{Q_3^n} & J_2 &= 1 & J_3 &= Q_1^n Q_2^n \\ K_1 &= 1 & K_2 &= 1 & K_3 &= 1 \\ CP_1 &= CP & CP_2 &= Q_1^n & CP_3 &= CP \end{aligned}$$

然后代入 JK 触发器的特征方程 $Q^{n+1} = J \overline{Q^n} + \overline{K} Q^n$, 得到状态方程和输出方程:




图 5-13(a)

$$Q_1^{n+1} = \overline{Q_3^n} \overline{Q_1^n} \cdot cp$$

$$Q_2^{n+1} = \overline{Q_2^n} \cdot cp_2$$

$$Q_3^{n+1} = Q_1^n Q_2^n \overline{Q_3^n} \cdot cp_3$$


$$Z = Q_3^n \cdot CP$$

式中以小写的 cp 表示时钟信号,它不是一个逻辑变量。对下降沿动作的触发器而言, $cp=1$ 仅表示时钟输入端有下降沿到达;对上升沿动作的触发器而言, $cp=1$ 表示时钟输入端有上升沿到达。 $cp=0$ 表示没有时钟信号到达,触发器保持原来的状态不变。


为了画电路的状态转换图,需列出电路的状态转换表。在计算触发器的次态时,首先应找出每次电路状态转换时各个触发器是否有 cp 信号。这时应该先从 cp_1 开始,计算出 Q_1 ,看是否产生了下降沿,若有,则 $cp_2=1$,否则 $cp_2=0$,从而求出 Q_2 。 cp_3 因为采用的是 CP 信号,所以好理解。以 $Q_3 Q_2 Q_1 = 0000$ 为初态,画出状态转移表,如表 5-8 所示,状态转换图见图 5-13(b)。

表 5-8

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	cp_3	cp_2	cp_1
0	0	0	0	0	1	1	0	1
0	0	1	0	1	0	1	1	1
0	1	0	0	1	1	1	0	1
0	1	1	1	0	0	1	1	1
1	0	0	0	0	0	1	0	1
1	0	1	0	1	0	1	1	1
1	1	0	0	1	0	1	0	1
1	1	1	0	0	0	1	1	1



(b)



(c)

图 5-13

从状态转换图 5-13(b)中可以看出,电路是一个异步五进制计数器。波形图如图 5-13(c)所示。

【例题 5.11】 分析图 5-14(a)所示的电路图,列出状态转移表,画出状态转换图,判断是几进制计数器,有无自启动能力。




图 5-14(a)

解: 激励方程:

$$J_1 = \overline{Q_3} \overline{Q_2} \overline{Q_1} \quad J_2 = Q_1^n \quad J_3 = K_3 = 1$$

$$K_1 = 1 \quad K_2 = \overline{Q_1} \overline{Q_3}$$

然后代入 JK 触发器的特征方程 $Q^{n+1} = J \overline{Q} + \overline{K} Q$, 得到状态方程和输出方程:

$$Q_1^{n+1} = \overline{Q_3} \overline{Q_2} \overline{Q_1} \cdot \overline{Q_1} \cdot cp_1$$

$$Q_2^{n+1} = (Q_1^n \overline{Q_2} + \overline{Q_3} \overline{Q_1} Q_2^n) \cdot cp_2$$

$$Q_3^{n+1} = \overline{Q_3} \cdot cp_3$$

与上题采用相同的分析方法,可以得到状态转移表(如表 5-9 所示)和状态转移图(如图 5-14(b)所示)。

表 5-9

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	cp_3	cp_2	cp_1
0	0	0	0	0	1	0	1	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	1	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	1	1
1	0	1	1	1	0	0	1	1
1	1	0	0	0	1	1	1	1
1	1	1	0	0	0	1	1	1




图 5-14(b)

由状态图可以看出,此电路为一个异步六进制计数器。

【例题 5.12】 分析如图 5-15(a)所示 74LS90 电路,画出状态图并指出其功能。

解: 这是一个由 74LS90 设计成的 8421BCD 码计数器,因为 Q_A 与 CP_2 相连。状态图如图




图 5-15(a)

5-15(b)所示。





图 5-15(b)


因此,此电路为一个七进制 8421BCD 码计数器。

注意: 当输出端 $Q_D Q_C Q_B Q_A$ 出现 0110 时,再来一个时钟脉冲时,输出端为 0111,这时使 74LS90 异步清零,所以 0110 的下一个状态为 0000。

【例题 5.13】 分析如图 5-16(a)、(b)所示两个 74LS90 电路,分别画出状态图并指出其功能。



(a)



(b)

图 5-16

解: 图 5-16(a)为 74LS90 设计成的 8421BCD 码计数器。其状态图如图 5-16(c)所示。




图 5-16(c)

因此,此电路为一个八进制 8421BCD 码计数器。

注意: 与上一题不同的是输出端反馈接到了 S 端,所以 0110 的下一个状态为 1001。又因为 74LS90 是一个十进制计数器,所以 1001 的下一个状态为 0000。

图 5-16(b)为一个 5421BCD 码计数器。其状态图如图 5-16(d)所示。




图 5-16(d)

因此,此电路为一个八进制 5421BCD 码计数器。

注意:

(1) 74LS90 被设计为 5421BCD 码十进制计数器时的输出顺序为 $Q_A Q_D Q_C Q_B$ 。

(2) 5421BCD 码的编码方式: 0100 的下一个状态为 1000。

【例题 5.14】 分析如图 5-17(a)、(b)所示两个 74LS161 电路,分别画出状态图并指出其功能。




图 5-17

解: 74LS161 是同步四位二进制计数器,一片的最大计数为 16。图 5-17(a)将反馈接至异步清零端 C_r ,状态转移图如图 5-18(a)所示。

注意: 采用异步清零机制与 74LS90 的计数方式类似,具体分析可以见对 74LS90 的分析。

图 5-17(a)所示的电路为十二进制计数器。

图 5-17(b)将反馈接至同步预置端,其状态转换图如图 5-18(b)所示。





图 5-18

【例题 5.15】 分析如图 5-19(a)所示 74LS161 电路,画出状态图并指出其功能。



由状态图可以看出,此电路为五进制计数器。




图 5-20

解：两片 74LS161 芯片最大可以组成 256 进制计数器。图 5-20 中所示的电路将反馈接至两片芯片的异步置零端：

$$C_r = \overline{Q_{D2} Q_{B2} Q_{D1}}$$

即当计数到 10101000 时,异步清零。当 10101000 换算为十进制数时为 168,所以电路为 168 进制计数器。

5.3 习 题

1. 某计数器的输出波形如图 5-21 所示,试确定其为模几的计数器,并画出状态转换图。




图 5-21

2. 分析如图 5-22 所示的电路,写出状态方程,列出状态转换表,画出状态转换图,并说明该电路的逻辑功能。




图 5-22

3. 分析图 5-23 所示的时序电路,写出激励方程、状态方程,列出状态转移表,画出状态转换图,并说明该电路的逻辑功能。




图 5-23

4. 分析如图 5-24 所示的环形计数器,画出其状态表和状态图。




图 5-24

5. 分析如图 5-25 所示的电路图, 写出其激励方程、状态方程, 列出状态表, 画出状态转换图并说明该电路的功能。




图 5-25

6. 分析如图 5-26 所示的扭环型计数器, 写出状态方程, 作出状态转换图, 并说明电路功能。




图 5-26

7. 如图 5-27 所示的序列信号发生器是由一个计数器和一个四选—数据选择器构成。分析其工作原理, 确定其输出序列。




图 5-27

8. 图 5-28 所示的电路图, 画出其状态迁移图并说明其逻辑功能。
9. 分析图 5-29 所示的同步时序电路, 各触发器为维持阻塞 D 触发器, 其初态为 0, 试画出 Q_2Q_1 的波形图(不少于 7 个脉冲), 并说明 Z 和 CP 的关系。




图 5-28




图 5-29

10. JK 触发器构成的计数器电路如图 5-30 所示。(1)分析电路是几进制计数器,画出其状态转换图。(2)若令 $K_3=1$, 电路是几进制计数器?




图 5-30

11. JK 触发器组成的同步时序电路如图 5-31 所示。分析电路功能,写出驱动方程和输出方程,画出电路状态转换图。说明电路能否自启动?





图 5-31

12. 图 5-32(a)所示的电路由时序电路和组合电路两部分组成, Z 是输出端, 图中组合电路的真值表如图 5-32(b)所示。

(1) 分析此时序电路, 画出其状态图, 列出状态转移表, 并说明逻辑功能。

(2) 说明图中组合电路的电路名称。


(3) 已知时钟脉冲 CP 的波形图如图 5-32(c)所示, 现给定输入信号 $D_3 D_2 D_1 D_0$ 试画出输出端 Z 与 CP 信号的对应波形。假设触发器的初始状态均为“1”。



(a)

A_2	A_1	A_0	Z
1	×	×	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3

(b)



(c)

图 5-32

13. 分析如图 5-33 所示的异步时序电路, 求出其状态方程, 列出状态表, 画出状态图, 分析电路功能。设初始状态为 000, 画出其工作波形图。




图 5-33

14. 试用状态转换图(或时序表)分析图 5-34 所示时序电路, 确定它是几进制计数器, 并进行自启动检验。




图 5-34

15. 分析如图 5-35 所示 74LS90 电路, 画出状态图并指出其功能。




图 5-35

16. 分析如图 5-36(a)、(b)所示的两个 74LS90 电路, 画出状态图并指出其功能。




图 5-36

17. 分析图 5-37 所示的两片 74LS90 级联的电路图, 画出状态图并指出其功能。

18. 分析如图 5-38 所示的 74LS161 电路, 分别画出状态图并指出其功能。




图 5-37




图 5-38

19. 分析如图 5-39 所示的由 74LS161 和一个数据选择器组成的电路, 列出状态转移关系, 写出输出 z 的序列。




图 5-39

20. 分析图 5-40 所示的两片 74LS161 级联的电路图, 画出状态图并指出其功能。




图 5-40

5.4 部分习题参考答案

1. 模 5 计数器。状态如图 5-41 所示。




图 5-41

2. 激励方程、状态方程:

$$\begin{aligned}
 J_1 &= 1 & J_2 &= Q_1^n \overline{Q_3^n} & J_3 &= Q_1^n Q_2^n \\
 K_1 &= 1 & K_2 &= Q_1^n & K_3 &= Q_1^n \\
 Q_1^{n+1} &= \overline{Q_1^n} & Q_2^{n+1} &= Q_1^n \overline{Q_2^n} \overline{Q_3^n} + \overline{Q_1^n} Q_2^n & Q_3^{n+1} &= Q_1^n Q_2^n \overline{Q_3^n} + \overline{Q_1^n} Q_3^n
 \end{aligned}$$

状态转换图和波形图如图 5-42 所示。




图 5-42

3. 模 8 计数器。状态转换图如图 5-43 所示。




图 5-43

4. (a) 电路是 JK 触发器组成的环形计数器, 其状态方程为:

$$Q_0^{n+1} = Q_2^n \quad Q_1^{n+1} = Q_0^n \quad Q_2^{n+1} = Q_1^n$$

状态表如表 5-10 所示。状态转移图如图 5-44 所示。




图 5-44

(b) 电路是由 D 触发器构成的环形计数器,其状态方程,状态表与(a)相同。

表 5-10

Q_0^n	Q_1^n	Q_2^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}
0	0	0	0	0	0
0	0	1	1	0	0
0	1	0	0	0	1
0	1	1	1	0	1
1	0	0	0	1	0
1	0	1	1	1	0
1	1	0	0	1	1
1	1	1	1	1	1

5. 五进制计数器,状态转换图如图 5-45 所示。




图 5-45

7. 提示: 解此题应该先求出计数器的状态,再根据数据选择器的特点求出最终结果。输出序列为 010110,010110...

8. 先求出其激励方程和次态方程。

$$J_1 = xQ_2^n$$

$$J_2 = x$$

$$K_1 = \bar{x}$$

$$K_2 = \bar{x}$$

$$Q_1^{n+1} = xQ_2^n\bar{Q}_1^n + xQ_1^n = x(Q_2^n + Q_1^n) \quad Q_2^{n+1} = x\bar{Q}_2^n + xQ_2^n = x$$

其输出方程为: $z = xQ_1^n$

状态转移表见表 5-11 所示,状态转移图见图 5-46 所示。

表 5-11

Q_2^n	Q_1^n	$Q_2^{n+1}Q_1^{n+1}/z$	
		x	
		0	1
0	0	00/0	10/0
0	1	00/0	11/1
1	0	00/0	11/0
1	1	00/0	11/1




图 5-46

电路是“111”检测电路, x 连续输入 3 个“1”(允许重叠)时输出为 1,否则为 0。

9. Z 与 CP 为三分频。输出波形如图 5-47 所示。




图 5-47

10. 同步七进制计数器。若令 $K_3=1$ ，电路是四进制计数器。

12. (1) 时序电路的状态方程为：

$$Q_2^{n+1} = D_2 = \overline{Q_2^n} Q_1^n \overline{Q_0^n}$$

$$Q_1^{n+1} = D_1 = Q_1^n \overline{Q_2^n} + \overline{Q_1^n} Q_0^n$$

$$Q_0^{n+1} = D_0 = \overline{Q_2^n} \overline{Q_1^n}$$

时序电路是一个能够自启动的同步五进制计数器。

(2) 4 选 1 多路数据选择器。

(3) 波形图如图 5-48 所示。



图 5-48

13. 状态表如表 5-12 所示。状态图和波形图如图 5-49 所示。

表 5-12

Q_2	Q_1	Q_0	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	1	1
0	0	1	1	1	0
0	1	0	0	0	1
0	1	1	0	0	1
1	0	0	1	0	1
1	0	1	0	0	0
1	1	0	1	0	1
1	1	1	1	0	1




图 5-49

此逻辑电路为五进制异步计数器。

14. 该电路是一个异步的、能自启动的五进制加计数器。

15. 九进制 8421BCD 码计数器。

16. (a) 九进制 8421BCD 码计数器；(b) 九进制 5421BCD 码计数器。

17. 三十五进制 8421BCD 码计数器。
18. 十进制计数器。
19. 状态表如表 5-13 所示。 z 输出序列为 0011111。

表 5-13

A_1 A_0				z
Q_D	Q_C	Q_B	Q_A	
0	0	0	0	$D_0=Q_B=0$
0	0	0	1	$D_1=Q_B=0$
0	0	1	0	$D_0=Q_B=1$
0	0	1	1	$D_1=Q_B=1$
0	1	0	0	$D_2=1$
0	1	0	1	$D_3=\overline{Q_B}=1$
0	1	1	0	$D_2=1$

$$LD=\overline{Q_B}\overline{Q_C}=0$$

20. 一百进制计数器。

6.1 知识要点

6.1.1 同步时序逻辑设计的一般步骤

在设计时序逻辑时,要求设计者根据文字描述的具体逻辑问题,求出实现这一逻辑问题的逻辑电路。所得的设计结果应力求简单。时序逻辑设计是时序逻辑分析的逆过程。

同步时序逻辑设计的一般步骤如下:

(1) 逻辑问题抽象。

根据设计要求,建立原始的状态转换图和状态转换表。

(2) 状态化简。

状态转换图。若两个电路状态在相同的输入下有相同的输出,并且转换到同一个次态去,则称这两个状态为等价状态。等价状态可以合并为一个状态。

(3) 状态编码。

最简状态表中的每一状态对应触发器的一个状态。因此首先要根据所要求的状态数确定触发器的数目。设状态数为 N ,用 k 个触发器实现,则应满足 $2^k \geq N$ 的关系。然后,要对状态图中的各状态给予不同的二进制编码。对不同的状态,尽可能使各组二进制代码中只有一位不同(相邻法),以便有较好的译码波形。

(4) 选定触发器类型,确定激励方程和输出方程。

根据状态编码后的状态转换表,利用次态卡诺图求得次态方程,再根据选定触发器的特征方程,即可求得各触发器的输入激励方程。输出方程由卡诺图直接得到。

(5) 根据得到的激励方程和输出方程画出逻辑图。

6.1.2 利用触发器设计计数器电路

利用触发器设计计数器的一般步骤如下:

(1) 确定计数器的模数和所需触发器的个数;

(2) 确定所用触发器的类型,常用的有 D 触发器和 JK 触发器;

(3) 列出状态表和状态转换图;

(4) 根据状态表列出各触发器的状态方程并化简;

(5) 将选定触发器的特征方程与其状态方程对应比较,即可求出各触发器的输入激励方程;

(6) 根据激励方程,画出其逻辑电路图;

(7) 对所有状态进行验证,检验计数器能否按设计要求计数,且能否自启动。

6.1.3 利用中规模计数器构成任意进制计数器

1. 中规模计数器的级联

单片中规模计数器的计数范围总是有限的。当计数模值超过计数范围时,可用计数器的级联来实现。实现级联的基本方法有两种。

- 同步级联:外加时钟 CP 同时接各片计数器的时钟输入端。使各片同时工作。此时用前级计数器的进位输出来控制后级计数器的计数控制输入。
- 异步级联:用前级计数器的输出作为后级计数器的时钟信号。

2. 利用中规模计数器构成任意进制计数器的两种基本方法

利用中规模计数器构成任意进制计数器的基本方法包括预置法和复位法。

- 预置法:使计数器从某个预置状态开始计数,到达满足 M 的终止状态时,产生预置控制信号,加载到预置端 LD,将外部输入的预置信号值打入计数器。然后重复进行。

同步预置方式

加计数 预置值 $= N - M$

减计数 预置值 $= M - 1$

其中 N 为原来计数器的模值, M 为现在要求实现的模值。

异步预置方式

加计数 预置值 $= N - M - 1$

减计数 预置值 $= M$

- 复位法:计数器从某个状态开始计数,到达满足 M 的终止状态时,产生一个复位信号,加载到计数器的复位输入端,使计数器恢复到初始状态。然后重复进行。复位法的先决条件是计数器必须有复位输入端。

6.1.4 时序逻辑电路的自启动设计

在任一计数器电路中,只要计数器的状态没有被全部利用,就会存在无效状态(非计数循环状态),而当计数器进入了非计数循环状态,若计数器经过若干个计数脉冲能自动进入有效的计数循环中,称为能自启动的计数器。反之,称为不能自启动的计数器。如果计数器不能自启动,则需采取措施加以解决。一种解决方法是计数器开始计数前,要用置数的方法,将其置位有效状态循环的某一种;另一种解决方法是通过修改反馈逻辑,即修改触发器的驱动方程,使之实现自启动。

6.1.5 序列信号发生器和序列脉冲检测器电路的设计

序列信号发生器能够产生一组特定的串行数字信号,通常有移位型和计数型两种结

构形式。移位型序列信号发生器由移位寄存器和组合反馈电路组成,序列码从移位寄存器的某一输出端得到。计数型序列信号发生器由模 M 计数器和组合输出电路构成,它可以从组合电路输出一组或同时输出多组序列码。

序列脉冲检测器的功能是对随机的串行数据信号进行检测,识别其中的特定数据串序列。

6.2 例题解析

【例题 6.1】 某同步时序电路状态转换图如图 6-1 所示。试用 JK 触发器实现。

- (1) 列出状态转移表。
- (2) 求出次态方程,确定激励函数,求出输出方程。
- (3) 画出逻辑图。




图 6-1

解: (1) 由所给的状态转换图得知有效状态为 4 个,故应取触发器个数 $n=2$,此电路有 4 个状态,画出对应的状态转移表如表 6-1 所示。

表 6-1

x	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	z
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	1	1	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	0	0	1

(2) 由状态转移表作出表示次态和进位输出函数的卡诺图,如图 6-2 所示。为清晰起见,将图 6-2 分解为图 6-3 中 3 个卡诺图,分别表示 Q_2^{n+1} 、 Q_1^{n+1} 和 z 这 3 个函数。

从这些卡诺图得到电路的次态方程为:

$$Q_2^{n+1} = Q_2^n \bar{Q}_1^n + \bar{x} Q_2^n + x Q_1^n \bar{Q}_2^n = x Q_1^n \bar{Q}_2^n + \bar{x} Q_1^n Q_2^n$$

$$Q_1^{n+1} = x \bar{Q}_1^n + \bar{x} Q_1^n$$

		xQ_2			
Q_1		00	01	11	10
	0	00/0	10/0	11/0	01/0
1		01/0	11/0	00/1	10/0

图 6-2

输出方程为：

$$z = x Q_1^n Q_2^n$$




图 6-3

因为采用的是 JK 触发器,将其特征方程 $Q^{n+1} = J \overline{Q}^n + \overline{K} Q^n$ 与上面的次态方程相比较得到激励方程为：

$$\begin{aligned} J_1 &= x & J_2 &= x Q_1^n \\ K_1 &= x & K_2 &= x Q_1^n \end{aligned}$$

(3) 根据激励方程画出电路图,如图 6-4 所示。




图 6-4

【例题 6.2】 用维持-阻塞 D 触发器实现同步五进制计数器。其时序如图 6-5 所示。画出逻辑图,并检查能否自启动。




图 6-5

解：由时序图可以得到其状态转移表如表 6-2 所示。

表 6-2

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	1	0	1	1
0	1	1	1	1	1
1	1	1	1	1	0
1	1	0	1	0	0
1	0	0	0	0	1

根据状态转移表,得到图 6-6 中所示的各触发器次态卡诺图,3 个无效状态为 000、010、101。




图 6-6

由卡诺图得到触发器的次态方程:

$$Q_3^{n+1} = Q_2^n$$

$$Q_2^{n+1} = Q_1^n$$

$$Q_1^{n+1} = \overline{Q_3^n} + \overline{Q_2^n} = \overline{Q_3^n Q_2^n}$$

因为采用是维持阻塞 D 触发器,所以激励方程为:

$$D_3 = Q_2^n$$

$$D_2 = Q_1^n$$

$$D_1 = \overline{Q_2^n Q_3^n}$$

根据激励方程画出电路图如图 6-7 所示。




图 6-7

将 3 个无效状态 000、010、101,代入激励方程,得到状态分别为 001、101、011,故此电路能够自启动。其完整的状态转移图如图 6-8 所示。




图 6-8

【例题 6.3】 试设计一个具有图 6-9 所示功能的计数器电路,图中 M 为控制变量:

$M=1$,计数器为 8421 码六进制加法计数;

$M=0$,计数器为循环码六进制计数。

试用 JK 触发器实现此电路。

解:(1) 根据题意,列状态转换卡诺图,如图 6-10 所示。




图 6-9




图 6-10

(2) 求触发器的驱动方程。如图 6-10(b)、(c)、(d)所示,化简卡诺图,得触发器的状态方程:

$$Q_2^{n+1} = (Q_2^n Q_1^n + Q_2^n \overline{Q_2^n}) + (\overline{M} Q_1^n Q_0^n + M Q_1^n \overline{Q_0^n}) \overline{Q_2^n}$$

$$Q_1^{n+1} = (\overline{Q_0^n} Q_1^n + M \overline{Q_2^n} Q_1^n) + \overline{Q_2^n} Q_0^n \overline{Q_1^n}$$

$$Q_0^{n+1} = (\overline{M} \overline{Q_0^n} + Q_2^n \overline{Q_0^n}) + (M \overline{Q_2^n} Q_0^n + M \overline{Q_1^n} Q_0^n)$$

将上面式子同 JK 触发器的特性方程 $Q^{n+1} = (J \overline{Q}^n + \overline{K} Q^n)$ 相比较,得触发器的驱动方程:

$$J_2 = \overline{M} Q_1^n + M Q_1^n \overline{Q_0^n}$$

$$K_2 = \overline{Q_1^n} + \overline{Q_0^n} = \overline{Q_1^n Q_0^n}$$

$$J_1 = \overline{Q_2^n} Q_0^n$$

$$K_1 = \overline{Q_0^n} + M \overline{Q_2^n}$$

$$J_0 = \overline{M} + Q_2^n$$

$$K_0 = \overline{MQ_2^n + M\overline{Q_1^n}}$$

(3) 由卡诺图 6-10(e)求电路的输出方程。

$$Q_{CC} = Q_2^n \overline{Q_1^n} Q_0^n$$

(4) 根据激励方程和输出方程画出电路图(略)。

【例题 6.4】 试用 74LS90 芯片分别通过预置法和清零法实现九进制的计数器。

解：74LS90 具有异步清零和异步置 9 两组控制端，同时它的计数方式又有 8421BCD 码和 5421BCD 码两种计数方式，所以实现模九计数器至少有 4 种方式。本例题只给出 8421 码计数方式的两种实现，见图 6-11(a)、图 6-11(b)。




图 6-11

【例题 6.5】 试用 74LS90 芯片按 8421BCD 码组成 66 进制的计数器。

解：因为 $10 < 66 < 100$ ，所以应该选用两片 74LS90 芯片级联。然后采用清零法或置 9 法构成模 66 计数器。题目中要求用 8421BCD 码计数方式。选用清零法，则计数范围为 0~65，计到 66(01100110)时异步清零，故 $R_{011}R_{021} = R_{012}R_{022} = Q_{C2}Q_{B2}Q_{C1}Q_{B1}$ ，所以逻辑图如图 6-12 所示。




图 6-12

【例题 6.6】 试用 74LS161 芯片分别通过置数法、异步清 0 法和同步置 0 法实现十进制的计数器。

解：74LS161 是同步的 4 位二进制计数器。一片 74LS161 计数最大可到 16。通过对 P、T、C_r、LD 进行不同的设置可用题目中要求的 3 种方法实现十进制计数器，见图 6-13(a)、图 6-13(b)、图 6-13(c)。




图 6-13

【例题 6.7】 试用 74LS161 芯片组成起始状态为全 0 的 100 进制计数器。

解：一片 74LS161 能实现的最大进制为 $2^4 = 16$ ，因此首先应将两片 74LS161 扩展为 $2^8 = 256$ 进制计数器，然后再采用同步置 0 法实现 100 进制的计数器。100 进制的最大数码为 99，而 99 的二进制数为 1100011，低位 $Q_{D1} Q_{C1} Q_{B1} Q_{A1} = 0011$ ，高位 $Q_{D2} Q_{C2} Q_{B2} Q_{A2} = 0110$ 。即 $LD = \overline{Q_{C2} Q_{B2} Q_{B1} Q_{A1}}$ 。电路图如图 6-14 所示。




图 6-14

【例题 6.8】 设计一个七进制计数器，要求它能够自启动。已知该计数器的状态转换图及状态编码如图 6-15 所示。




图 6-15

解：根据所给的状态转换次序得到电路次态的卡诺图，如图 6-16 所示。将其分解画出各触发器输出的卡诺图，如图 6-17 所示。

		Q_3Q_2			
		00	01	11	10
Q_1	0	001	100	101	000
	1	011	110	×××	010

图 6-16




图 6-17

由图 6-17(a)、(b)、(c)可见,化简时 111 的次态将仍然是 111,这样化简产生的电路是不能自启动的。

仔细观察化简过程,就会发现把所有的×都当 1 来处理了,所以 111 的次态仍然是 111,这样化简产生的电路是不能自启动的,为了使电路能够自启动,取×××为一个有效状态,例如 101,这时 Q_2 的卡诺图就被修改为图 6-18 所示的情况。




图 6-18 修改后的 Q_2 的次态卡诺图

若用 JK 触发器组成电路,则应该将上式化成 JK 触发器的标准形式,于是得到:

$$Q_3^{n+1} = Q_2^n Q_3^n + Q_2^n \overline{Q_3^n}$$

$$Q_2^{n+1} = \overline{Q_3^n} Q_1^n Q_2^n + Q_1^n \overline{Q_2^n}$$

$$Q_1^{n+1} = \overline{Q_2^n} \oplus \overline{Q_3^n} \overline{Q_1^n} + \overline{Q_2^n} \oplus \overline{Q_3^n} Q_1^n$$

由上式得到驱动方程为

$$J_1 = \overline{Q_2^n} \oplus \overline{Q_3^n} \quad J_2 = Q_1^n \quad J_3 = Q_2^n$$

$$K_1 = Q_2^n \oplus Q_3^n \quad K_2 = \overline{Q_3^n} Q_1^n \quad K_3 = \overline{Q_2^n}$$

计数器的输出信号 C 由电路的 001 状态译出,故输出方程为 $C = \overline{Q_3^n} \overline{Q_2^n} Q_1^n$ 。根据上述分析画出电路图,如图 6-19 所示。

这时画出的电路图一定可以自启动。其完整的状态转换图如图 6-20 所示。

【例题 6.9】 利用 D 触发器和移位寄存器和门电路,设计一个序列信号发生器,该序列信号发生器产生的序列为 101001。

解: 采用移位寄存器结构实现该序列信号发生器。




图 6-19




图 6-20

由于要求得到的序列 101001 为 6 位数,移位寄存器需要循环产生 6 个状态,设这 6 个状态为 101、010、100、001、011、110,用 3 个 D 触发器实现,状态转移表如表 6-3 所示,从 Q_2 端输出所需序列。

由状态转移表可知 000、111 是两个无效状态,画出 D_0 卡诺图如图 6-21 所示,化简得出:

表 6-3

Q_2	Q_1	Q_0	D_0
1	0	1	0
0	1	0	0
1	0	0	1
0	0	1	1
0	1	1	0
1	1	0	1




图 6-21

$$D_0 = Q_2^n \overline{Q_0^n} + \overline{Q_2^n} \overline{Q_1^n}$$

移位寄存器实现的序列信号发生器电路如图 6-22 所示。经检查,电路可以自启动。




图 6-22

完整的状态图如图 6-23 所示。




图 6-23

【例题 6.10】 设计一个 011 脉冲序列检测电路, X 为输入信号, Z 为输出信号, 当检测到 X 连续输入 011 时, $Z=1$, 否则 $Z=0$ 。

解: 先进行逻辑抽象, 画出状态图。设电路的状态为 $S_0=00, S_1=01, S_2=10, S_3=11$, 以 S_n 为电路的现态, 以 S_{n+1} 为电路的次态。其状态随输入变化而转换的过程如图 6-24 所示。比较 S_1 和 S_3 两个状态, 同样的输入有相同的输出, 且转换后输出相同的状态, 所以 S_1 和 S_3 是等价状态, 可以合并为一个状态。简化后的状态图如图 6-25 所示。因为电路的状态数为 3, 所以选取两个触发器。

取 Q_2Q_1 的状态为 00, 01, 10 分别代表 S_0, S_1, S_2 , 得到次态卡诺图如图 6-26 所示。




图 6-24




图 6-25

化简得到次态方程, 输出方程:

$$Q_2^{n+1} = xQ_1^n \quad Q_1^{n+1} = \bar{x}Q_2^n \quad z = xQ_2^n$$

选用 D 触发器, 则得到激励方程:

$$D_2 = xQ_1^n \quad D_1 = \bar{x}Q_2^n$$

将无效状态 11 代入次态方程, 得到次态 10, 故可以自启动。根据激励方程画出电路图, 如图 6-27 所示。

Q_2Q_1	00	01	11	10
0	01/0	01/0	××/×	00/0
1	00/0	10/0	××/×	00/1

图 6-26




图 6-27

【例题 6.11】 试用一个 D 触发器设计一个序列检测器, X 为串行输入信号, Z 为输出信

号。当检测到 100101 时,输出为 1。

解: 输入和输出的关系可表示如下。

X: 000100101001

Z: 000000001000

采用移位寄存器和组合电路方法实现。移位寄存器采用 5 个 D 触发器,如图 6-28 所示。

工作过程: 输入信号 X 在 CP 的作用下将前 5 位数移入了移位寄存器, X 既是移位寄存器的外部输入,又是与门的输入,当串行输入序列出现 100101 时,与门输出 Z 为 1。

注意: 设计序列检测器有两种方法。

(1) 根据序列检测的要求建立原始状态图,得到原始状态表,进行化简和状态分配,最后根据状态表得到各触发器得激励函数。

(2) 利用移位寄存器实现。将需要的序列信号送入移位寄存器,再用组合电路进行判断即可,该方法电路简单,易于实现。




图 6-28

6.3 习 题

1. 试用 D 触发器设计同步七进制计数器。
2. 试用 JK 触发器设计一个带有进位输出端的十三进制计数器。
3. 试用 JK 触发器设计一个时序逻辑电路,该时序逻辑电路的状态转移规律由图 6-29 给出。




图 6-29

4. 同步时序电路的状态转换图如图 6-30 所示。 x 为输入, z 为输出。 $Q_2 Q_1$ 表示的 00、01、10、11 分别代表 S_0 、 S_1 、 S_2 、 S_3 状态。用 D 触发器设计该电路(写出驱动方程和输出方程即可)。




图 6-30

5. 用 JK 触发器设计一个 8421BCD 码计数器。
6. 某同步时序电路状态转换图如图 6-31 所示。要求电路最简, 试用 JK 触发器实现。列出状态迁移表; 并求出次态方程, 确定激励函数, 求出输出方程。




图 6-31

7. 用 D 触发器设计一个扭环形计数器。已知该计数器的状态转换图及状态编码如图 6-32 所示。




图 6-32

8. 设计一个能自启动的 3 位环形计数器。要求它的有效循环状态为 $100 \rightarrow 010 \rightarrow 001 \rightarrow 100$ 。
9. 用 JK 触发器设计一个具有以下特点的计数器电路:
- (1) 计数器具有两个控制输入 X 和 Y , X 用以控制计数器的模数, Y 用以控制计数器的增减;
 - (2) 若 $X=0$, 计数器的 $M=3$; 如果 $X=1$, 计数器的 $M=4$;
 - (3) 若 $Y=0$ 则为加法计数; $Y=1$ 则为减法计数。画出计数器逻辑图。
10. 试用 74LS90 芯片分别通过预置法和清零法实现八进制的 8421BCD 码计数器。

11. 试用 74LS90 芯片分别通过预置法和清零法实现八进制的 5421BCD 码计数器。
12. 试用两片 74LS90 实现 88 进制的计数器。
13. 试用 74LS161 芯片分别通过置数法、异步置 0 法和同步置 0 法实现 14 进制的计数器。
14. 试用 74LS161 芯片组成起始状态为全 0 的 200 进制计数器。
15. 试用移位寄存器构成序列信号发生器来产生 101001 序列信号。画出相应的时序逻辑图。
16. 试用 D 触发器设计计数型序列信号发生器, 该序列信号发生器产生的序列为 11010。
17. 试用一个 JK 触发器设计一个序列检测器, X 为输入信号, Z 为输出信号。当检测到 101011 时, 输出为 1。
18. 设计一个时序电路, 它有 2 个输入 X_1 和 X_0 , 一个输出 Z 。只有当 X_1 输入 3 个(或 3 个以上)1 以后, X_0 再输入 1 个 1 时, 输出 Z 为 1, 而在同一时刻 2 个输入不同时为 1, 一旦 Z 为 1, 电路就回到原始状态。这里, X_1 输入 3 个 1 并不要求连续, 只要其间没有 $X_0=1$ 插入即可。

6.4 部分习题参考答案

1. 激励方程为:

$$J_3 = Q_2^n Q_1^n \quad J_2 = Q_1^n \quad J_1 = \overline{Q_3^n} \overline{Q_2^n}$$

$$K_3 = Q_2^n \quad K_2 = \overline{Q_3^n} \overline{Q_1^n} \quad K_1 = 1$$

电路实现如图 6-33 所示。




图 6-33

2. 激励方程为:

$$J_3 = Q_2^n Q_1^n Q_0^n \quad J_2 = Q_1^n Q_0^n \quad J_1 = Q_0^n \quad J_0 = \overline{Q_3^n} \overline{Q_2^n}$$

$$K_3 = Q_2^n \quad K_2 = \overline{Q_3^n} \overline{Q_1^n} \overline{Q_0^n} \quad K_1 = Q_0^n \quad K_0 = 1$$

$$C = Q_3^n Q_2^n$$

$$Q_0^{n+1} = \overline{Q_0} \overline{Q_2} + Q_2 \overline{Q_1} Q_0$$

$$J_2 = Q_1 Q_0 \quad J_1 = \overline{Q_2} Q_0 \quad J_0 = \overline{Q_2}$$

$$K_2 = 1 \quad K_1 = Q_2 \oplus Q_0 \quad K_0 = \overline{Q_2} \overline{Q_1}$$

$$Z = Q_2 \overline{Q_1} \overline{Q_0}$$

4. 激励方程和输出方程:

$$D_2 = x Q_2^n + Q_2^n Q_1^n$$

$$D_1 = x \overline{Q_2^n} + \overline{x} Q_2^n + \overline{x} Q_2^n \quad z = x Q_2^n Q_1^n + \overline{x} \overline{Q_2^n} Q_1^n$$

6. (1) 由状态迁移图可以列出状态迁移表,如表 6-5 所示。

(2) 次态卡诺图如图 6-36、图 6-37 所示,次态方程如下:

$$Q_2^{n+1} = \overline{x} Q_1 \overline{Q_2} + x Q_2^n + Q_1^n Q_2^n$$

$$= \overline{x} Q_1^n \overline{Q_2^n} + \overline{x} \overline{Q_1^n} Q_2^n$$

$$= J_2 Q_2^n + \overline{K_2} Q_2^n$$

$$Q_1^{n+1} = x \overline{Q_2^n} \cdot \overline{Q_1^n} + \overline{x} Q_1^n + \overline{Q_2^n} Q_1^n$$

$$= x \overline{Q_2^n} \cdot \overline{Q_1^n} + \overline{x} \overline{Q_2^n} Q_1^n$$

$$= J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n$$

$x \backslash Q_1$	00	01	11	10
0	0	0	1	0
1	1	1	1	0

图 6-36

$x \backslash Q_1$	00	01	11	10
0	0	0	0	1
1	1	1	0	1

图 6-37

表 6-5

x	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	z
0	0	0	0	0	0
0	0	1	1	1	0
0	1	0	0	0	1
0	1	1	1	1	1
1	0	0	0	1	0
1	0	1	0	1	0
1	1	0	1	0	1
1	1	1	1	0	1

(3) 激励方程和输出方程

$$J_2 = \overline{x} Q_1^n \quad K_2 = \overline{x} \overline{Q_1^n}$$

$$J_1 = x \overline{Q_2^n} \quad K_1 = x Q_2^n$$

$$z = Q_2^n$$

(4) 电路图如图 6-38 所示。

7. 三位扭环计数器,电路如图 6-39 所示。

11. 注意 5421BCD 码的编码方式和输出顺序。见

图 6-40。




图 6-38




图 6-39





图 6-40


13. 三种方案的状态表及电路图如图 6-41 所示。

Q_D	Q_C	Q_B	Q_A
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1


过渡态 1 1 1 0 ($C_r=0$)



清零法



置零法



O_C 置数法

图 6-41

16. 激励方程:

$$D_3 = \overline{Q_3^n} + Q_2^n Q_3^n$$

$$D_2 = (\overline{Q_3^n} + Q_3^n Q_1^n) Q_2^n + Q_3^n Q_1^n \overline{Q_2^n}$$

$$D_1 = \overline{Q_2^n} \overline{Q_1^n} + \overline{Q_2^n} Q_1^n$$

完整的状态转换图见图 6-42。




图 6-42

18. (1) 四个状态及编码如下。


A(00): 初始状态, 表示没有收到有效信号。

B(01): 收到了 X_1 输入一个有效的 1。

C(10): 收到了 X_1 输入两个有效的 1。

D(11): 收到了 X_1 输入三个有效的 1。

(2) 状态转换图如图 6-43(a), 各触发器次态卡诺图和输出函数卡诺图如图 6-43(b):



(a)

X_1X_0	00	01	11	10
Q_1Q_0				
00	0	0	×	0
01	0	0	×	1
11	1	0	×	1
10	1	0	×	1

D_1

X_1X_0	00	01	11	10
Q_1Q_0				
00	0	0	×	1
01	1	0	×	0
11	1	0	×	1
10	0	0	×	1

D_0

X_1X_0	00	01	11	10
Q_1Q_0				
00	0	0	×	0
01	0	0	×	0
11	0	1	×	0
10	0	0	×	0

Z

(b)

图 6-43

(3) 采用 D 触发器实现, 激励方程和输出函数表达式如下:

$$D_1 = X_1 Q_0 + \overline{X_0} Q_1$$

$$D_0 = \overline{X_1} \overline{X_0} Q_0 + X_1 \overline{Q_0} + X_1 Q_1$$

$$Z = X_0 Q_1 Q_0$$

7.1 知识要点

7.1.1 半导体存储器的分类

半导体存储器是电子计算机中的重要组成部件,用来存放数据和程序,可分为随机存取存储器(简称 RAM)和只读存储器(简称 ROM)两大类。

1. 随机存取存储器

RAM 在正常工作时可随时读出信息,也可以随时写入信息,因此它具有读写方便、使用灵活的优点。RAM 的缺点是电路构成比 ROM 复杂,且在断电后,存于 RAM 中的信息会随之消失,因此又称它是易失性存储器。根据器件类型,RAM 分为双极型和 MOS 型两类。

- 双极型 RAM:工作速度高,但制造工艺复杂,功耗大,集成度低,主要用于高速工作的场合。
- MOS 型 RAM:又分静态 MOS 和动态 MOS 两种,制造工艺简单,成本低,功耗小,集成度高,工作速度比双极型 RAM 低。

2. 只读存储器

ROM 在正常工作时只能读出信息,但不能写入信息。其信息的写入需要专门的写入设备,在非工作状态下完成。写入的信息可长期保存,不会因为断电而消失,因此它是非易失性存储器。只读存储器存入数据的过程称为对 ROM 编程,根据编程方法不同,ROM 分为以下 4 类。

- 掩模式只读存储器(ROM):这类 ROM 所存的数据,在芯片制造过程中就确定了,使用时只能读出,不能改变。优点是可靠性高,集成度高。缺点是不能改写。这种器件只能专用,用户可向厂家定做。
- 一次编程只读存储器(PROM): PROM 在产品出厂时,所有存储元均置成全 0 或全 1,用户根据需要可自行将某些存储元改为 1 或 0。例如,双极性 PROM 有两种结构,一种是熔丝烧断型,一种是 PN 结击穿型。它们只能进行一次性改写,一旦编程完毕,其内容便是永久性的。由于可靠性差,又是一次性编程,目前较少使用。

- 多次改写编程的只读存储器:这类 ROM 包括光擦编程只读存储器 EPROM,电擦编程只读存储器 E2PROM,电改写只读存储器 EAROM。这 3 种器件可用紫外光照射或电的方法擦除已写入的数据,然后,再用电的方法重新写入新的数据。用户可根据需要多次改写 ROM 中的内容。目前这类 ROM 得到最为广泛的应用。
- 闪速存储器(FLASH):闪速存储器是 Intel 公司 20 世纪 90 年代中期发明的一种高密度、非易失性的读/写半导体存储器。它既有 EEPROM 的特点,又有 RAM 的特点,因而是一种全新的存储结构。

7.1.2 随机存取存储器 RAM

1. RAM 的结构

图 7-1 为 RAM 的基本结构图,其核心是存储矩阵,另有地址译码器和读写电路两大部分。




图 7-1 RAM 的基本结构图

- 存储矩阵:存储矩阵由排成阵列的许多存储元组成。每个存储元相当于一个触发器,它存放一个二进制数据(0 或 1)。构成存储元的电路有两种,即动态存储元 DRAM 和静态存储元 SRAM。由若干个存储元组成一个存储单元。存储单元又称一个字,它是访问 RAM 的基本单位。
- 地址译码器:地址译码器对外部输入的地址码,惟一地选择一个存储单元。在存储器中存一个数或取一个数不是只访问一个存储元,而是访问一个存储单元。
- 读写电路:读写电路对选中的存储单元进行读操作或写操作,把存储矩阵中读出的数发出或把外部的数据送往存储矩阵。读操作和写操作不可能同时发生,它们在读/写命令控制下分时进行。

由图 7-1 可以看出,一个 RAM 有三组外部信号:地址线、数据线、控制线。

2. 存储器容量的扩充

单个存储器芯片的存储容量和位数是有限的。为了构成容量较大,字长较长的存储器,需要用多片存储器芯片进行扩展,常用以下两种扩展方法。

- 位扩展:例如,有 8192 字×1 位的存储芯片,需要构成 8192 字×16 位的存储器,此时需要 16 片 8192 字×1 位的芯片,只需将位数扩展即可。注意,需将 16 片存储芯片的地址码并联在一起,如图 7-2 所示。

- 字扩展:例如,用两片 2048×8 位的存储芯片构成 4096×8 位的存储器。此时,地址码的低位部分仍接到地址输入端,高位产生片选信号,接到芯片的片选端,如图 7-3 所示。




图 7-2




图 7-3

7.1.3 只读存储器 ROM

只读存储器简称 ROM,它只能读出不能写入。工作时,将一个给定的地址码加到 ROM 的地址码输入端,便可在它的数据输出端得到一个事先存入的数据。

ROM 的最大优点是具有不易失性,即使电源断电,ROM 中存储的数据也不会丢失,因而在计算机系统中得到了广泛的应用。

1. ROM 的结构

ROM 的结构与 RAM 十分相似,如图 7-4 所示,它由存储矩阵、地址译码器、读放与选择电路组成。




图 7-4 ROM 的结构

2. 二极管 ROM 模型

图 7-5 所示的是一个由二极管构成的 ROM 模型,其中,2 位地址线 A_1 、 A_0 ,指明该 ROM 的存储容量为 4 个存储单元(4 个字);4 位数据线 $D_3 \sim D_0$,指明数据长度为 4 位。

地址译码器是一个与门阵列,它输出 4 条字线 $W_0 \sim W_3$ 。对应一个地址输入,只有一条字线输出为高电平。

存储矩阵是或门阵列,对每一条数据线 $D_3 \sim D_0$ 而言,二极管构成或门。




图 7-5 二极管 ROM

3. ROM 的点阵结构表示法

由二极管 ROM 结构可看出,字线 W 与位线 D' 的每个交叉点都是一个存储元。交叉点处接二极管相当于存储 1,不接二极管相当于存储 0。因此存储矩阵可用阵列图来表示(图 7-6):将字线和位线画成相互垂直的一个阵列,每一个交叉点对应一个存储元。交叉点上有黑点表示该存储元存 1,无黑点表示该存储元存 0。

ROM 阵列结构表示法是一种新思路,它对后来其他可编程器件的发展起到了奠基作用。

4. ROM 的应用

ROM 主要用于计算机系统、组合逻辑设计、字符发生器及数学函数表中,下面分别介绍。

- 计算机系统中的应用:ROM 在计算机系统中得到了广泛的应用,如计算机初始引导和加载程序的固化,微程序控制器的设计,字符图形发生器的设计,控制系统中用户程序的固化等。这些应用中,ROM 的作用主要是固化程序和数据,以提高系统应用的方便性、可靠性和安全性。
- 组合逻辑设计:计算机系统是 ROM 的主要应用领域,但是 ROM 也可以用来进行组合逻辑设计。由于 ROM 的地址译码器输出是全部输入变量的最小项,每一位




图 7-6 ROM 阵列结构

数据的输出是这些最小项之和,因此任何形式的组合逻辑函数均能通过向 ROM 写入数据来实现。

- 字符发生器:将字符的点阵预先存储在 ROM 中,然后顺序给出地址码,从存储矩阵中逐行读出字符的点阵,并送入显示器,即可显示出字符。
- 数学函数表:在计算机中,经常需要进行对数、指数、开方和三角函数等运算。实现这些运算有两种方法。一种是编写运算程序,存入 ROM 中,通过计算机执行运算程序。另一种方法是把因变量和自变量的函数关系存在 ROM 中,好像查函数表一样。

7.2 例题解析

【例题 7.1】 试用如图 7-7 所示的 $1K \times 4$ 位的 RAM 芯片组成存储容量为 $1K \times 8$ 位的 RAM 电路。

解:不扩展字,只扩展位长。

$$\frac{1024 \times 8}{1024 \times 4} = 2(\text{片})$$

将两片 RAM 的输入 $A_0 \sim A_9$ 、 $\overline{CS}$ 、 $R/\overline{W}$ 分别对应接在一起。每一片 RAM 的输出 $I/O_0 \sim I/O_3$ 作为整个 RAM 的 I/O 输出的一部分。电路如图 7-8 所示。




图 7-7




图 7-8

【例题 7.2】 试用如图 7-9 所示的 $1K \times 4$ 位的 RAM 组成 $2K \times 8$ 位的 RAM 电路。

解:需要字位同时扩展。字由 $1K$ 扩展为 $2K$,位由 4 位扩展为 8 位,则需要:




图 7-9

$$\frac{2K \times 8}{1K \times 4} = 4(\text{片})$$

电路如图 7-10 所示。




图 7-10

地址码的最高位 A_{10} 用作片选控制信号, 分别控制两组芯片, 每一组由高 4 位和低 4 位 2 个芯片组成 8 位字长位数。地址码的 $A_0 \sim A_9$ 送到各存储芯片的地址码输入端。数据总线 I/O 对应的并联在一起, 构成 8 位的数据 I/O 端。

【例题 7.3】 现有 3 个变量 A 、 B 、 C , 试用 8×4 位 ROM 存储下列逻辑函数: 与非、或非、异或、与或非。要求:

- (1) 写出 4 个逻辑函数表达式;
- (2) 列出真值表;
- (3) 画出 ROM 的阵列图形。

解: (1) 写出 4 个逻辑函数表达式。

$$Y_3 = \overline{ABC}$$

$$Y_2 = \overline{A+B+C}$$

$$Y_1 = A \oplus B \oplus C$$

$$Y_0 = \overline{AB+BC+CA}$$

- (2) 列出真值表, 如表 7-1 所示。

表 7-1

输 入			输 出			
A	B	C	Y_3	Y_2	Y_1	Y_0
0	0	0	1	1	0	1
0	0	1	1	0	1	1
0	1	0	1	0	1	1
0	1	1	1	0	0	0
1	0	0	1	0	1	1
1	0	1	1	0	0	0
1	1	0	1	0	0	0
1	1	1	0	0	1	0

(3) 画 ROM 阵列图,如图 7-11 所示。




图 7-11

【例题 7.4】 试用图 7-12 所示的 8×4 位 ROM 实现一个排队组合电路。电路的功能是输入信号 A, B, C 通过排队电路后分别由 Y_A, Y_B, Y_C 输出。但在同一时刻只能有一个信号通过,如果同时有两个或两个以上信号输入时,则按 A, B, C 的优先顺序通过。




图 7-12

解：依照题意列出真值表，如表 7-2 所示。

表 7-2

A	B	C	Y_A	Y_B	Y_C
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	0
1	0	0	1	0	0
1	0	1	1	0	0
1	1	0	1	0	0
1	1	1	1	0	0

由真值表写出最小项表达式：

$$Y_A = m_4 + m_5 + m_6 + m_7$$

$$Y_B = m_2 + m_3$$

$$Y_C = m_1$$

根据最小项表达式，画出该排队组合电路的 ROM 阵列结构示意图，如图 7-12 所示。

【例题 7.5】 已知 8421BCD 码转换为余 3 码的真值表如表 7-3 所示。

表 7-3

8421 码	余 3 码	8421 码	余 3 码
0000	0011	0101	1000
0001	0100	0110	1001
0010	0101	0111	1010
0011	0110	1000	1011
0100	0111	1001	1100

试用 ROM 实现 8421BCD 码至余 3 码的转换。

解：由真值表写出最小项表达式如下：

$$Y_3(ABCD) = \sum m(5, 6, 7, 8, 9)$$

$$Y_2(ABCD) = \sum m(1, 2, 3, 4, 9)$$

$$Y_1(ABCD) = \sum m(0, 3, 4, 7, 8)$$

$$Y_0(ABCD) = \sum m(0, 2, 4, 6, 8)$$

画出电路图如图 7-13 所示。

【例题 7.6】 PROM 实现的组合逻辑函数如图 7-14 所示。

(1) 分析电路功能，说明当 XYZ 为何种取值时，函数 $F_1=1$ ，函数 $F_2=1$ 。

(2) XYZ 为何种取值时， $F_1 = F_2 = 0$ 。

解：根据 PROM 的结构特点，可直接写出输入输出间的逻辑关系：




图 7-13




图 7-14

$$F_1 = \bar{X}\bar{Y}\bar{Z} + \bar{X}\bar{Y}Z + \bar{X}YZ + X\bar{Y}Z$$

$$F_2 = \bar{X}YZ + X\bar{Y}Z + XY\bar{Z} + XYZ$$

从上式可以看出：

(1) $F_1=1$ XYZ 取值为:000,001,011,101

$F_2=1$ XYZ 取值为:011,101,110,111

(2) $F_1=F_2=0$ XYZ 取值为:010,100

7.3 习 题

1. 用一个 2:4 译码器和四片 1K×8 位的 ROM 组成一个容量为 4K×8 位的 ROM,画出连接图。(ROM 芯片的逻辑符号如图 7-15 所示)
2. 图 7-16 为 256×4 位的 RAM 芯片,试用位扩展方法组成 256×8 位的 RAM,并画出电路图。
3. 把 256×4 位的 RAM 扩展成 2048×32 位的 RAM,需要多少芯片?




图 7-15




图 7-16

4. 图 7-17 是 4×4 位 RAM 的逻辑图。如果把它们扩展成 8×8 位 RAM, 试问需要几片, 画出扩展电路图。




图 7-17

5. 把 1024×4 位的 RAM 扩展为 4096×4 位的 RAM, 需要几片, 说出各片的地址范围。
6. 试问一个容量为 $1K \times 4$ 的 ROM, 应有多少根地址线、数据线、字线和位线?

7. 图 7-18 所示电路是用 PROM 实现的多输出函数电路, 试写出 F_1 、 F_2 、 F_3 的表达式。

8. 图 7-19 所示电路为用 PROM 实现的组合电路。

(1) 分析电路功能, 写出函数 Y_1 、 Y_2 的逻辑表达式。

(2) 说明该电路矩阵的容量大小。

9. 试分析图 7-20 电路, 说明它的逻辑功




图 7-18

能,画出其状态图。




图 7-19




图 7-20

10. 已知二进制码转换为循环码的真值表如表 7-4 所示。

表 7-4

二进制码	循环码	二进制码	循环码
0000	0000	1000	1100
0001	0001	1001	1101
0010	0011	1010	1111
0011	0010	1011	1110
0100	0110	1100	1010
0101	0111	1101	1011
0110	0101	1110	1001
0111	0100	1111	1000

试用 EPROM 实现 4 位二进制码转换为循环码,画出相应的阵列图。

11. 设 ABC 为 3 位二进制数,若该数大于等于 5,则输出 F_1 为 1,否则为 0;若该数小于 3 或大于 6,则输出 $F_2=1$,否则为 0;若该数为偶数,输出 F_3 为 1,否则为 0,试用 ROM 实现该电路。
12. 试用 EPROM 设计一个乘法器。已知输入是 2 个 2 位二进制数 A_1A_0 和 B_1B_0 ,输出是二者的乘积,用 4 位二进制数 $Y_3Y_2Y_1Y_0$ 表示。要求画出与阵列和或阵列的点阵图。
13. 用 EPROM 设计实现序列信号发生器。

7.4 部分习题参考答案

1. 将地址码中的 A_{11} 、 A_{10} 通过所给的 2-4 译码器得到 4 个信号,分别连接至 4 片 ROM 的片选端。4K×8 位 ROM 的地址如表 7-5 所示。电路如图 7-21 所示。

表 7-5

A_{11} A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	地址
0 0	0	0	0	0	0	0	0	0	0	0	000H
				$\vdots$							$\vdots$
0 1	1	1	1	1	1	1	1	1	1	1	3FFH
				$\vdots$							$\vdots$
1 0	0	0	0	0	0	0	0	0	0	0	400H
				$\vdots$							$\vdots$
1 1	1	1	1	1	1	1	1	1	1	1	7FFH
				$\vdots$							$\vdots$
1 0	0	0	0	0	0	0	0	0	0	0	800H
				$\vdots$							$\vdots$
1 1	1	1	1	1	1	1	1	1	1	1	BFFH
				$\vdots$							$\vdots$
1 1	0	0	0	0	0	0	0	0	0	0	C00H
				$\vdots$							$\vdots$
1 1	1	1	1	1	1	1	1	1	1	1	FFFH
				$\vdots$							$\vdots$




图 7-21

2. 需要 2 片 256×4 位的 RAM, 电路图如图 7-22 所示。




图 7-22

3. 需要字位同时扩展,字由 256 字扩展为 2048 字,位由 4 位扩展位 32 位,则

$$\frac{2048 \times 32}{256 \times 4} = 8 \times 8 = 64 \text{ 片}$$

4. 需要 4 片 4×4 位 RAM。电路如图 7-23 所示。




图 7-23

5. 解: 需要字扩展,各片地址范围如下:

- (1) 0000~03FF
- (2) 0400~07FF
- (3) 0800~0BFF
- (4) 0C00~0FFF

6. 解: 存储容量 = $2^n(\text{字}) \times m(\text{位})$;

$1024 \times 4 = 2^{10} \times 4$ 。所以应有 10 根地址线、4 根数据线、字线 1024 根。位线 4 根

7. 函数表达式如下:

$$F_1 = \sum m(0,1,3,4,5,7)$$

$$F_2 = \sum m(3,4,5,6)$$

$$F_3 = \sum m(0,1,3,7)$$

8. (1) 根据 PROM 的结构特点,输入和输出间的逻辑关系可直接写成与-或式,即

$$Y_1 = \bar{A} \bar{B} \bar{C} + A \bar{B} \bar{C} + A \bar{B} C + A B \bar{C}$$

$$Y_2 = \bar{A} B C + A \bar{B} C + A B C$$

(2) 该电路矩阵的容量为 $6 \times 8 + 2 \times 8 = 64$ 。

9. (1) $Y = X_1 X_2 X_3 + X_1 \bar{X}_2 \bar{X}_3 + \bar{X}_1 X_2 + \bar{X}_1 X_3$

(2) 真值表如表 7-6 所示。

(3) 逻辑功能。数值比较电路:当 $0 < X_1 X_2 X_3 \leq 4$, 或 $X = X_1 X_2 X_3 = 7$ 时电路输出 $Y=1$, 否则为 0。

10. 参见例题 7.5。

表 7-6

X_1	X_2	X_3	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

11. (1) 真值表如表 7-7 所示。

(2) 阵列图如图 7-24 所示。

表 7-7

A	B	C	F_3	F_2	F_1
0	0	0	1	1	0
0	0	1	0	1	0
0	1	0	1	1	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	0	0	1
1	1	0	1	0	1
1	1	1	0	1	1




图 7-24

12. 按照设计要求,按 2 个 2 位二进制数的乘法运算列出真值表如表 7-8 所示。

表 7-8

$A_1 A_0 B_1 B_0$	$Y_3 Y_2 Y_1 Y_0$	$A_1 A_0 B_1 B_0$	$Y_3 Y_2 Y_1 Y_0$
0000	0000	1000	0000
0001	0000	1001	0010
0010	0000	1010	0100
0011	0000	1011	0110
0100	0000	1100	0000
0101	0001	1101	0011
0110	0010	1110	0110
0111	0011	1111	1001

从真值表中可知,输入变量是 $A_1 A_0 B_1 B_0$,它作为地址译码器的输入地址代码,按全译码形式产生 16 个最小项。地址译码器的输入输出关系用与阵列表示。根据表 7-8 可写出 Y_3, Y_2, Y_1, Y_0 输出函数最小项之和的形式。

$$Y_3 = \sum m(15)$$

$$Y_2 = \sum m(10, 11, 14)$$

$$Y_1 = \sum m(6, 7, 9, 11, 13, 14)$$

$$Y_0 = \sum m(5, 7, 13, 15)$$

根据以上表达式画出阵列图(略)。

13. (提示:用计数器来控制 EPROM 的地址输入,使其进行周期性变化,将序列信号按顺序存入 EPROM 中,当地址信号周期性变化时,从输出端即可得到周期性变化的序列信号。)

8.1 知识要点

可编程逻辑器件(PLD)是 20 世纪 80 年代以后迅速发展起来的用于半导体数字集成电路设计的最新一代逻辑器件。PLD 泛指一类现场片,即通过用户编程设置其逻辑功能。

数字集成电路芯片从逻辑功能的特点上可分为通用型和专用型两种。

通用片是指逻辑功能由制造厂家规定的标准芯片,用户只能使用而不能更改,如门、多路开关、译码器、触发器、寄存器、计数器等中小规模标准芯片。从理论上讲,用这些通用型的中小规模标准芯片可以组成任何复杂的数字系统,但在电路的体积、重量、功耗以及可靠性方面存在问题。

专用片是完全按用户要求设计的 VLSI 器件,一般称专用集成电路(ASIC)。它对用户来讲是优化的,具有体积小、可靠性高等优点,但设计费用高,通用性差。

可编程逻辑器件弥补了通用片和专用片的不足。PLD 虽然是作为一种通用器件生产,但它的逻辑功能是由用户通过对器件编程来设置的。

自 20 世纪 80 年代以来,PLD 的发展非常迅速,目前生产和使用的 PLD 产品主要有现场可编程阵列 FPLA、可编程阵列逻辑 PAL、通用阵列逻辑 GAL、现场可编程门阵列 FPGA 和在系统可编程逻辑器件 ISP-PLD 等。

8.1.1 可编程逻辑器件的特点

利用可编程逻辑器件设计数字系统具有以下优点:

- 减少数字系统的硬件规模。PLD 的集成度很高,足以满足设计一般数字系统的需要。使用 PLD 能够大大减少系统规模,从而降低功耗,提高可靠性。
- 增强逻辑设计的灵活性。使用 PLD 进行设计,由于逻辑是通过对 PLD 编程实现的,因此逻辑的修改十分简便、迅速,只需对所用的某些 PLD 重新编程,无需重新布线和生产印制板,大大缩短了系统设计周期,给数字系统设计方法带来了重大变化。
- 降低系统成本。使用 PLD 进行设计,由于所用器件少,系统体积小,器件的测试及装配工作量大大减少,而且硬件逻辑的修改、升级等变得和软件的修改同样简便,因此显著地降低了系统的成本。

8.1.2 可编程逻辑阵列 FPLA

ROM 中的与阵列是一个产生 $2n$ 个输出的译码器,即产生 $2n$ 个最小项。从逻辑设计的角度看,不管实际的逻辑函数需要多少个最小项,这 $2n$ 个最小项始终存在。如果用 ROM 进行逻辑设计,从逻辑设计的角度看,ROM 中总有一部分最小项未使用,造成芯片面积浪费。为此,人们进行创新改造,出现了 FPLA 器件。

在 FPLA 器件中,ROM 中的地址译码器改为乘积项发生器。与阵列不再是固定产生 $2n$ 个最小项,它所产生的最小项数目小于 $2n$ 个,且按用户使用的要求来设计,即与阵列是可编程的。或阵列与 ROM 相似,当然也是可编程的。FPLA 既能实现组合逻辑,也能实现时序逻辑。在实现组合逻辑时,FPLA 器件为了减少芯片面积,逻辑函数表达式不是写成最小项之和的形式,而是最简与或形式。其中乘积项用与阵列编程实现,或运算则由或阵列编程实现。若外接触发器,FPLA 还可实现时序逻辑。

8.1.3 可编程阵列逻辑 PAL

PAL 器件由可编程的与阵列、固定的或阵列和输出电路组成。可实现组合逻辑和时序逻辑。它采用双极型工艺制作,熔丝编程方式,是一次性编程器件。

8.1.4 通用阵列逻辑 GAL

GAL 是最早的可重复编程的逻辑器件。GAL 具有可编程的与阵列、固定的或阵列,输出采用了“输出逻辑宏单元”结构,大大增强了逻辑上的灵活性。采用电可擦除的 CMOS 制作,其编程后可以用电压信号控制擦除,并可以重新编程。具有较强的实用性和通用性。

8.1.5 现场可编程门阵列 FPGA

前面几种 PLD 器件都是基于与或阵列的器件。FPGA 的结构形式完全不同,它由若干个独立的可编程逻辑模块组成。用户可以通过编程将这些模块连接成所需要的数字系统。因为这些模块的排列形式和门阵列中单元的排列形式相似,所以沿用了门阵列这个名词。FPGA 既有门阵列的结构和性能,又具有现场可编程的特点,而且可以反复地擦除和重新编程,适用于 ASIC 的研制。

8.1.6 在系统可编程逻辑器件(ISP-PLD)

在系统可编程逻辑器件,简称 ISP-PLD,是一种新型的可编程逻辑器件。常规的 PLD,无论采用何种工艺制作,都需要专门的编程器完成编程工作。ISP-PLD 器件将原属于编程器的写入/擦除控制电路及高压脉冲发生电路集成于 PLD 芯片中,这样就不需要专门的编程器编程了。而且,由于编程时只需外加 5V 电压,不必将 PLD 从系统中取出,从而实现了“在系统”编程。

在系统可编程逻辑器件的出现,不仅为数字系统的设计提供了很大的方便,而且在很大程度上改变了以往从事数字系统设计、调试、运行的工作方式,从实践上全面实现了硬

件设计的软件化,从而使硬件设计变得像软件设计一样易于修改。ISP-PLD 的电路设计是通过 ISP-PLD 开发系统来实现的。用户只需在计算机上输入硬件描述语言或电路原理图,PLD 开发系统软件就能自动进行编译、模拟、布局、布线、器件适配,最后通过下载指令实现 ISP-PLD 的编程。

8.2 例题解析

【例题 8.1】 用 FPLA 实现下列函数,

$$F_1(ABC) = \sum m(0,1,2,4)$$

$$F_2(ABC) = \sum m(0,2,5,6,7)$$

并画出相应的电路图。

解: 用卡诺图将其化简得:

$$F_1 = \bar{A}\bar{B} + \bar{B}\bar{C} + \bar{A}\bar{C}$$

$$F_2 = \bar{A}\bar{C} + AB + AC$$

电路图如图 8-1 所示。

【例题 8.2】 可编程逻辑阵列(FPLA)实现的组合电路如图 8-2 所示。




图 8-1




图 8-2

(1) 写出函数 $Y_1 \sim Y_4$ 的逻辑表达式。

(2) FPLA 的容量为多少? 若改用 PROM 实现此电路功能,则 PROM 的容量应为多少?

解: (1) 根据 PLA 的结构特点,可得出

$$Y_1 = A$$

$$Y_2 = B\bar{A} + \bar{B}A$$

$$Y_3 = C\bar{B}\bar{A} + \bar{C}B + \bar{C}A$$

$$Y_4 = D\bar{C}\bar{B}\bar{A} + \bar{D}C + \bar{D}B + \bar{D}A$$

(2) PLA 的容量为 $4 \times 10 = 40$

若改用 PROM 实现此电路,则需要产生 16 个最小项,矩阵的容量为 $4 \times 16 = 64$

【例题 8.3】 PLA 和 DFF 组成的同步时序电路如图 8-3 所示。

(1) 根据 PLA 结构,写出电路的驱动方程和输出方程。

(2) 分析电路功能,画出电路的状态转换图。




图 8-3

解: (1) 根据电路图,可直接得到各触发器的激励方程及输出方程:

$$D_0 = \bar{Q}_0 + \bar{Q}_1 Q_0$$

$$D_1 = \bar{Q}_1 Q_0 + Q_1 Q_0$$

$$D_2 = \bar{Q}_2 \bar{Q}_0 + Q_2 Q_0$$

$$Q_{CC} = Q_2 Q_1 \bar{Q}_0 + \bar{Q}_2 \bar{Q}_1 \bar{Q}_0$$

(2) 先设定电路的状态,根据触发器的激励方程和输出方程,可列出下表所示的电路状态转移表(表 8-1)。

表 8-1

$Q_2 Q_1 Q_0$	$D_2 D_1 D_0$	$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$	Q_{CC}
000	101	101	1
001	011	011	0
010	101	101	0
011	010	010	0
100	001	001	0
101	111	111	0
110	001	001	1
111	110	110	0

画出如图 8-4 所示的状态转换图。




图 8-4

由状态转换图可以确定该电路是能够自启动的同步六进制计数器。

【例题 8.4】 用 FPLA 和 D 触发器设计一个时序逻辑电路, 电路的状态转换图如图 8-5 所示。当输入控制变量 $C=0$ 时, 状态变化按顺时针方向; 当 $C=1$ 时, 状态变化按逆时针方向。 Q_{cc} 为电路的进位信号。

- (1) 写出电路的驱动方程 $D_0 \sim D_2$ 和输出方程 Q_{cc} 。
- (2) 画出相应的电路图。




图 8-5

解: (1) 该电路是一个同步可控计数器, 由状态转换图可得如图 8-6 所示的次态 Q^{n+1} 的卡诺图。

将 Q^{n+1} 的卡诺图分解, 得到 Q_2^{n+1} 、 Q_1^{n+1} 、 Q_0^{n+1} 的卡诺图, 如图 8-7、图 8-8、图 8-9 所示。

按卡诺图合并规则, 可得各触发器的驱动方程, 即有

$$D_2 = Q_2 \bar{Q}_1 + C Q_1 Q_0 + \bar{C} Q_1 \bar{Q}_0$$

$$D_1 = C \bar{Q}_2 Q_0 + \bar{C} Q_2 Q_0 + C Q_2 \bar{Q}_0 + \bar{C} \bar{Q}_2 \bar{Q}_0$$

$$D_0 = Q_1 Q_0 + \bar{C} Q_2 \bar{Q}_1 + C \bar{Q}_2 \bar{Q}_1$$

$Q_1 Q_0$	00	01	11	10
$C Q_2$				
00	010	000	001	110
01	101	111	011	100
11	110	100	101	010
10	001	011	111	000

图 8-6

$Q_1 Q_0$	00	01	11	10
$C Q_2$				
00	0	0	0	1
01	1	1	0	1
11	1	1	1	0
10	0	0	1	0

图 8-7

Q_1Q_0 CQ_2	00	01	11	10
00	1	0	0	1
01	0	1	1	0
11	1	0	0	1
10	0	1	1	0

图 8-8

Q_1Q_0 CQ_2	00	01	11	10
00	0	0	1	0
01	1	1	1	0
11	0	0	1	0
10	1	1	1	0

图 8-9

由状态转换图可以得到电路的输出方程 Q_{cc} 为

$$Q_{cc} = C \bar{Q}_2 Q_1 \bar{Q}_0 + \bar{C} \bar{Q}_2 \bar{Q}_1 Q_0$$

(2) 用 FPLA 和 D 触发器设计的电路如图 8-10 所示。




图 8-10

【例题 8.5】 可编程逻辑阵列(PLA)组成的显示译码电路如图 8-11 所示。

(1) 根据 PLA 结构写出函数 $a, b, \dots, g$ 的表达式。

(2) 分析电路功能,说明当输入变量 DCBA 从 0000、0001,一直变化到 1111 时, abcdefg 后接的七段 LED 数码管显示的相应的字形。

解: (1) 根据 PLA 的结构特点,可得出

$$a = D \bar{C} \bar{B} + \bar{D} \bar{C} \bar{A} + \bar{D} B A + C \bar{B} A$$

$$b = \bar{B} \bar{A} + \bar{D} \bar{C} + \bar{C} \bar{B} + \bar{D} B A$$

$$c = \bar{D} C + \bar{C} \bar{B} + \bar{C} A$$

$$d = C \bar{B} A + \bar{C} \bar{A} + C B \bar{A} + \bar{C} B$$

$$e = \overline{C}\overline{A} + \overline{D}B\overline{A}$$

$$f = \overline{B}\overline{A} + D\overline{C}\overline{B} + C\overline{B}A + CB\overline{A}$$

$$g = D\overline{C}\overline{B} + \overline{C}B + CB\overline{A} + C\overline{B}$$




图 8-11

(2) DCBA 从 0000~1111 变化时七段 LED 数码管相应显示 0, 1, ..., 9 和 □、コ、L、E、L。

8.3 习 题

1. 用 PLA 实现下列逻辑函数：

$$F_1 = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}CD + \overline{A}B\overline{C}D$$

$$F_2 = AB\overline{C}\overline{D} + \overline{A}BCD + A\overline{B}\overline{C}D$$

$$F_3 = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}B\overline{C}D + AB\overline{C}\overline{D} + A\overline{B}\overline{C}D$$

$$F_4 = \overline{A}\overline{B}CD + \overline{A}B\overline{C}D + \overline{A}BCD + A\overline{B}\overline{C}D$$

2. 分别用 ROM 和 FPLA 实现 4 位二进制码到格雷码的转换, 试问各需多少容量?
3. 图 8-12 所示为用 ROM 构成的逻辑函数的与或阵列图。试设计与其对应的逻辑函数的 PLA 与或阵列图。
4. 用 PLA 实现余 3 码转换为 5421BCD 码电路, 并画出阵列图。
5. PLA 和 J-KFF 组成的同步计数器电路如图 8-13 所示。写出电路的驱动方程和输出方程。




图 8-12




图 8-13

6. 现场可编程逻辑阵列(FPLA)实现的组合逻辑电路如图 8-14 所示。

(1) 分析电路功能, 写出 $F_1 \sim F_3$ 的表达式。

(2) 若已知 A_1A_0, B_1B_0 为两个两位的二进制数, 试证明电路是 2 位二进制加法器。




图 8-14

7. 用 FPLA 设计一个满足例题 7.4 要求的排队电路。

(1) 列出真值表。

(2) 写出函数式。

(3) 画出与、或阵列图。

8. 2 个 2 位二进制数 X_1X_0 和 Y_1Y_0 相加, 可采用串行加法方式进行。若把两个低位数相加的进位信号 CL 作为输入变量考虑, 则电路应有 5 个输入信号 X_1, Y_1, CL, X_0, Y_0 , 3 个输出信号 C_0, S_1, S_0 。利用 FPLA 电路实现时, 可把 2 个低位数仅作为半加运算, 2 个高位数及低位数相加的进位信号作为全加运算分别处理, 然后把 2 个加法器串联, 再用 PLA 电路实现, 这样可使结构大为简化。试用 FPLA 实现上述加法器。

9. (1) 扼要说出 PLA(可编程逻辑阵列)与 PAL(可编程阵列逻辑)的主要差别。

(2) 如图 8-15 所示的电路实现的是何种进制的计数器? 写出该计数器的各触发器的 D 端表达式(图中触发器为正沿 D 触发器)。请回答电路共设置几个 P 项、几个或项?

10. 已知某同步时序电路如图 8-16 所示。

① 分析该电路, 说明其逻辑功能。

② 改用时序 PLA 实现之, 画出逻辑图(PLA 中的触发器仍为后沿触发的 JK 触发器)。

11. 使用 FPLA 和 JK 触发器设计同步时序电路, 电路的状态转换图如图 8-17 所示。图中 XY 为输入量, Z 为输出量。

(1) 写出电路的输出方程和驱动方程。




图 8-15




图 8-16

(2) 画出用 FPLA 和 JK 触发器实现的电路图。




图 8-17

12. 用 FPLA 和 D 触发器实现具有七段显示输出的 8421BCD 同步计数器。
13. 试用 FPLA 和 D 触发器实现一个模 8 加/减计数器。
14. 用 FPLA 和 JK 触发器实现一个模 9 加法计数器。
15. (1) 用图 8-18 所示的可编程阵列逻辑电路(programmable array logic, 简称 PAL)实现七进制加计数器。在阵列中,纵、横线交叉处漆黑小圆表示纵、横线连通。图中触发器为正沿触发的 D 型触发器。
(2) 试说明为什么上述逻辑电路是一个 PAL 电路。




图 8-18

16. 试用 D 触发器和 PLA 芯片,实现一个可变模式计数器。当控制输入 $X=0$ 时,为模 6 计数,即 $000 \rightarrow 101$;当控制输入 $X=1$ 时,为模 5 计数,即 $000 \rightarrow 100$ 。
17. 用 FPLA 和 JK 触发器实现一个模 10 加法计数器。

8.4 部分习题参考答案

1. 共需要 6 个乘积项。与或阵列图如图 8-19 所示。




图 8-19

2. (1) 采用 ROM 实现转换, 输入为 4 位二进制数, $n=8$, 输出为 4 位, 故 $m=4$, 则存储容量 $=2n \times m=16 \times 4=64$ 。4 位二进制码转换为格雷码的真值表如表 8-2 所示。点阵图如图 8-20 所示。

表 8-2 4 位二进制码转换为格雷码的真值表

二进制数 (存储地址)				格雷码 (存放数据)				二进制数 (存储地址)				格雷码 (存放数据)			
B_3	B_2	B_1	B_0	G_3	G_2	G_1	G_0	B_3	B_2	B_1	B_0	G_3	G_2	G_1	G_0
0	0	0	0	0	0	0	0	1	0	0	0	1	1	0	0
0	0	0	1	0	0	0	1	1	0	0	1	1	1	0	1
0	0	1	0	0	0	1	1	1	0	1	0	1	1	1	1
0	0	1	1	0	0	1	0	1	0	1	1	1	1	1	0
0	1	0	0	0	1	1	0	1	1	0	0	1	0	1	0
0	1	0	1	0	1	1	1	1	1	0	1	1	0	1	1
0	1	1	0	0	1	0	1	1	1	1	0	1	0	0	1
0	1	1	1	0	1	0	0	1	1	1	1	1	0	0	0

(2) 采用 FPLA 实现转换, 输入 4 位, 输出 4 位, 由表 8-2 得出 4 位输出的最简与或表达式:




图 8-20

$$G_3 = B_3$$

$$G_2 = \bar{B}_3 B_2 + B_3 \bar{B}_2$$

$$G_1 = \bar{B}_2 B_1 + B_2 \bar{B}_1$$

$$G_0 = \bar{B}_1 B_0 + B_1 \bar{B}_0$$

共有 7 个与项,从而确定 FPLA 的存储容量为 $7 \times 4 = 28$,阵列图如图 8-21 所示。

3. PLA 与或阵列如图 8-22 所示。




图 8-21




图 8-22

4. 状态转换真值表如表 8-3 所示。点阵图如图 8-23 所示。

表 8-3

A	B	C	D	F ₄	F ₃	F ₂	F ₁
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	0	0	1	1
0	1	1	1	0	1	0	0
1	0	0	0	1	0	0	0
1	0	0	1	1	0	0	1
1	0	1	0	1	0	1	0
1	0	1	1	1	0	1	1
1	1	0	0	1	1	0	0




图 8-23

5. 根据 PLA 与或阵列的入出关系,可得电路的驱动方程如下:

$$J_4 = Q_3 Q_2 Q_1 Q_0; K_4 = Q_2 Q_1 Q_0$$

$$J_3 = Q_2 Q_1 Q_0; K_3 = Q_2 Q_1 Q_0$$

$$J_2 = Q_1 Q_0; K_2 = Q_1 Q_0$$

$$J_1 = Q_0; K_1 = Q_0$$

$$J_0 = 1; K_0 = 1$$

输出方程为:

$$Q_{CC} = Q_4 \bar{Q}_3 Q_2 Q_1 Q_0$$

6. (1) 根据 FPLA 与或阵列入、出的关系,可直接得到输出函数 $F_1 \sim F_3$ 的表达式,即:

$$F_1 = A_0 \bar{B}_0 + \bar{A}_0 B_0$$

$$F_2 = A_1 A_0 B_1 B_0 + \bar{A}_1 A_0 \bar{B}_1 B_0 + A_1 \bar{A}_0 \bar{B}_1 + \bar{A}_1 \bar{A}_0 B_1 + A_1 \bar{B}_1 \bar{B}_0 + \bar{A}_1 B_1 \bar{B}_0$$

$$F_3 = A_1 B_1 + A_1 A_0 B_0 + A_0 B_1 B_0$$

(2) 若 $A_1 A_0, B_1 B_0$ 为两位二进制的加数,则满足运算规则:

$$\begin{array}{r} A_1 \quad A_0 \\ + \quad B_1 \quad B_0 \\ \hline C_1 \quad S_1 \quad S_0 \end{array}$$

其中:

$$S_0 = A_0 \oplus B_0$$

$$S_1 = A_1 \oplus B_1 \oplus C_0, C_0 = A_0 B_0$$

$$C_1 = A_1 B_1 + (A_1 \oplus B_1) \cdot C_0$$

将 S_0, S_1, C_1 写成与或式,有:

$$S_0 = A_0 \bar{B}_0 + \bar{A}_0 B_0$$

$$S_1 = A_1 A_0 B_1 B_0 + \bar{A}_1 A_0 \bar{B}_1 B_0 + A_1 \bar{A}_0 \bar{B}_1 + \bar{A}_1 \bar{A}_0 B_1 + A_1 \bar{B}_1 \bar{B}_0 + \bar{A}_1 B_1 \bar{B}_0$$

$$C_1 = A_1 B_1 + A_1 A_0 B_0 + A_0 B_1 B_0$$

因此 $F_1 = S_0, F_2 = S_1, F_3 = C_1$ 。故电路实现的是 2 位二进制全加器。

7. 函数式：

$$Y_A = A$$

$$Y_B = \overline{A} B$$

$$Y_C = \overline{A} \overline{B} C$$

8. 根据设计要求, 2 个低位数及 2 个高位数分别按半加运算及全加运算的真值表及输出函数如图 8-24(a)、(b) 所示。

$X_0 Y_0$	$C_L S_0$
00	00
01	01
10	01
11	10

(a)

$X_1 Y_1 C_L$	$C_0 S_1$
000	00
001	01
010	01
011	10
100	01
101	10
110	10
111	11

(b)

图 8-24

用 PLA 电路实现的两个 2 位二进制数加的阵列图如图 8-25 所示。




图 8-25

9. (1) PAL 是与阵列可编程,或阵列不可编程;PLA 的与阵列和或阵列都可编程,这是二者的主要差别。

(2) 12 个 P 项,8 个或项。D 触发器的驱动方程如下:

$$D_A = \overline{Q}_A$$

$$D_B = Q_A \overline{Q}_B \overline{Q}_D + \overline{Q}_A Q_B$$

$$D_C = \overline{Q}_B Q_C + Q_A Q_C + Q_A Q_B \overline{Q}_C$$

$$D_D = Q_A Q_B Q_C \overline{Q}_D + \overline{Q}_A Q_D$$

状态转换图如图 8-26 所示,可见这是一个可以自启动的四进制计数器。




图 8-26

10. (1) 分析电路功能。4 个触发器组成单向右移移位寄存器, X 是串行输入数据, CP 是移动脉冲, CLR 是清 0 信号。由电路图求得输出 F 为

$$F = Y_1 Y_3 Y_4 + Y_2 Y_3 Y_4 + Y_1 Y_2 Y_4 + Y_1 Y_2 Y_3$$

可见,这是一个串行数据检测电路,当连续 4 个输入中有 3 个或 4 个 1 时输出 $F=1$ 。

(2) 该电路的 PLA 实现如图 8-27 所示。

11. 其状态方程和激励方程为:

$$Q_2^{n+1} = Q_2 \overline{X} \overline{Y} + \overline{Q}_2 \overline{Q}_1 Y + X \overline{Q}_2 Q_1 + Q_2 Q_1 \overline{X}$$

$$Q_1^{n+1} = Q_1 \overline{X} \overline{Y} + Q_2 Q_1 \overline{Y} + Q_2 \overline{Q}_1 Y + \overline{Q}_2 \overline{Q}_1 X$$

$$J_2 = Y \overline{Q}_1 + X Q_1$$

$$J_1 = Y Q_2 + X \overline{Q}_2$$

$$Z = Y \overline{Q}_2 Q_1 + X Q_2 \overline{Q}_1$$

$$K_2 = X + Y \overline{Q}_1$$

$$K_1 = Y + X \overline{Q}_2$$

逻辑电路图略。

13. $x=0$ 进行加计数, $x=1$ 进行减计数。阵列图如图 8-28 所示。

14. 模 9 加法计数器需用 4 个 JK 触发器,激励方程为:

$$J_3 = Q_2 Q_1 Q_0$$

$$K_3 = 1$$

$$J_2 = K_2 = Q_1 Q_0$$

$$J_1 = K_1 = Q_0$$

$$J_0 = \overline{Q}_3$$

$$K_0 = 1$$

FPLA 的阵列图如图 8-29 所示。

15. (1) 设 3 个触发器的输出分别为 $Q_2 Q_1 Q_0$,列出七进制计数器的状态转换卡诺图如图 8-30 所示,状态方程(即 D 触发器的驱动方程)如下:




图 8-27

$$Q_2^{n+1} = Q_2^n \bar{Q}_1^n + Q_1^n Q_0^n = D_2$$

$$Q_1^{n+1} = \bar{Q}_1^n Q_0^n + \bar{Q}_2^n Q_1^n \bar{Q}_0^n = D_1$$

$$Q_0^{n+1} = \bar{Q}_1^n \bar{Q}_0^n + \bar{Q}_2^n Q_0^n = D_0$$

画出电路图如图 8-31 所示。

(2) 该电路和与阵列可编程,或不可编程,所以这是一个 PAL 电路。

16. (1) 3 个 D 触发器输出为 $Q_2 Q_1 Q_0$, 控制变量 X , 状态转换图卡诺图如图 8-32 所示。

(2) 求状态方程。(即 D 触发器的驱动方程)

$$Q_2^{n+1} = \bar{X} Q_2^n \bar{Q}_0^n + Q_1^n Q_0^n = D_2$$

$$Q_1^{n+1} = Q_1^n \bar{Q}_0^n + \bar{Q}_2^n Q_1^n Q_0^n = D_1$$

$$Q_0^{n+1} = \bar{X} \bar{Q}_0^n + \bar{Q}_2^n Q_0^n = D_0$$

(3) 阵列图如图 8-33 所示。




图 8-28




图 8-29




图 8-30




图 8-31

$Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$

$Q_1^nQ_0^n$				
XQ_2^n	00	01	11	10
00	001	010	100	011
01	101	000	×	×
11	000	×	×	×
10	001	010	100	011

Q_2^{n+1}

$Q_1^nQ_0^n$				
XQ_2^n	00	01	11	10
00	0	0	1	0
01	1	0	×	×
11	0	×	×	×
10	0	0	1	0

Q_1^{n+1}

$Q_1^nQ_0^n$				
XQ_2^n	00	01	11	10
00	0	1	0	1
01	0	0	×	×
11	0	×	×	×
10	0	1	0	1

Q_0^{n+1}

$Q_1^nQ_0^n$				
XQ_2^n	00	01	11	10
00	1	0	0	1
01	1	0	×	×
11	0	×	×	×
10	1	0	0	1

图 8-32




图 8-33

本科第 1 套模拟试题

一、填空题

1. 数字系统使用_____的物理元件,与此相对应,采用计数制和编码制也都以_____进制数为基础。
2. 时序逻辑电路在结构上一定含有_____,而且它的输出还必须_____到输入端,与_____一起决定电路的输出状态。
3. 组合逻辑电路中的竞争—冒险是指门电路两个输入信号同时向_____的逻辑电平跳变而在输出端可能产生尖峰脉冲的现象。
4. 时序电路使用时钟脉冲 CP 下降沿更新状态的主从触发器,已知 CP 及输入 X 的波形如图 A-1 所示,则 X 的取值(左向右)是_____。




图 A-1

5. 用单个芯片扩充存储容量时,可以采用_____、_____和_____三种方式。
6. 从结构原理上讲,IsplSI 是基于_____的复杂 PLD 产品,芯片由若干个巨块组成,巨块之间通过_____连接起来。
7. 最少需用_____片 2048 字×8 位的芯片可构成一个容量为 8192 字×16 位的存储器。

8. 已知函数
$$\begin{cases} F_1 = A\bar{B} + AD + BC + C\bar{D} \\ F_2 = \overline{A\bar{B}D} + \overline{A\bar{C}} + B\bar{C}\bar{D} \end{cases}, F_1 \text{ 和 } F_2$$

之间的逻辑关系是_____。

9. 三线排队的组合电路框图如图 A-2 所示。 A, B, C 为三路输入信号, F_1, F_2, F_3 为其对应的输出。电路在同一时间只允许通过一路信号,且优先的顺序为 A, B, C ,试写出三路输出信号的逻辑表达式。 $F_1 =$ _____, $F_2 =$ _____, $F_3 =$ _____。




图 A-2

二、选择题

1. 电路如图 A-3 所示, 经 CP 脉冲作用后, 欲使 $Q^{n+1} = Q^n$, 则 A 、 B 输入应为_____。




图 A-3

- (A) $A=0, B=0$ (B) $A=1, B=1$
(C) $A=0, B=1$ (D) $A=1, B=0$

2. 在下列逻辑电路中, 不是组合逻辑电路的有_____。

- (A) 译码器 (B) 编码器 (C) 全加器 (D) 寄存器

3. 用 ROM 实现 4 位二进制码到格雷码的转换, 要求存储体的容量为_____, 若用 PLA 实现, 则要求存储体的容量为_____。

- (A) ROM 为 28, PLA 为 64 (B) ROM 为 64, PLA 为 28
(C) ROM 为 16, PLA 为 8 (D) ROM 为 8, PLA 为 16

4. IspLSI 的技术特点是_____。

- (A) 必须用编程器 (B) 不可反复编程
(C) 可以不用编程器 (D) 成为产品后不可再改变

5. 数字系统中使用通用寄存器的目的是_____。

- (A) 保存更多的数据 (B) 减少访问存储器, 提高运行速度
(C) 保存状态信号 (D) 保存控制信号

三、与非门组成的组合电路如图 A-4 所示。

- (1) 写出函数 Y 的逻辑表达式。
- (2) 将函数化为最简的与或式。
- (3) 试用与非门画出其简化后的逻辑电路图。




图 A-4

四、分析图 A-5 所示的计数器电路。画出状态转换图,说明电路能否自启动? 写出分析过程。




图 A-5

五、8 选 1 数据选择器 CT4151 芯片构成图 A-6 所示的电路。写出电路输出函数 Y 的逻辑表达式,以最小项之和 $\sum m$ 形式表示。若要使函数 $Y(ABCD) = \sum m(1,2,5,7,8,10,14,15)$,则图 A-6 中接线应怎样改动?




图 A-6

六、使用 PLA 和 JK 触发器设计一同步时序电路,电路的状态转换图如图 A-7 所示。图中 XY 为输入量, Z 为输出量。

- (1) 写出电路的输出方程和驱动方程。
- (2) 画出用 PLA 和 JK 触发器实现的电路图。




图 A-7

本科第2套模拟试题

一、填空题

1. 逻辑函数 $F=A\oplus B$, 它的与或表达式为 $F=$ _____, 或与表达式为 $F=$ _____, 与非-与非表达式为 $F=$ _____, 或非-或非表达式为 $F=$ _____。
2. 为了检测数据传输中出现的错误, 常用_____方法。可以使用_____校验, 也可以使用_____校验。
3. 存储器容量的扩充通常有_____, _____, _____三种方式。
4. IspLSI 1016 的 GLB 有 5 种组态模式, 它们是_____, _____, _____, _____, _____。
5. 消除竞争冒险的常用方法有: (1) 电路输出端加_____; (2) 输入端加_____; (3) 修改_____。

二、选择题

1. 逻辑函数 $F=A+B+\overline{A+B+C}+\overline{A+B+C+D}$ 的反函数 $\overline{F}=$ _____。
(A) $\overline{A}\overline{B}(\overline{A}\overline{B}+\overline{C})(\overline{A}\overline{B}\overline{C}+\overline{D})$
(B) $\overline{A}\overline{B}\overline{C}\overline{D}$
(C) $\overline{A}\overline{B}(A+B+\overline{C})(A+B+C+\overline{D})$
(D) $\overline{A}\overline{B}AB\overline{C}ABC\overline{D}$
2. PLA 是指_____。
(A) 可编程逻辑阵列
(B) 只读存储器
(C) 随机读写存储器
(D) 可擦可编程的只读存储器
3. ISP 技术的特点是_____。
(A) 必须用编程器
(B) 不可反复编程
(C) 可以不用编程器
(D) 成为产品后不可再改变
4. 将 $2K\times 4$ 位的 ROM 和 $4K\times 2$ 位的 ROM 都扩展为 $4K\times 4$ 位的 ROM 分别需_____。
(A) 位扩展, 字扩展
(B) 位扩展, 位扩展
(C) 字扩展, 位扩展
(D) 字扩展, 字扩展
5. 8:3 线优先编码器 CT74LS148 器件接成如图 A-8 所示电路, 说出电路实现_____形式的编码。
(A) 8:4 线
(B) 10:4 线
(C) 10:3 线
(D) 16:4 线

三、证明与化简

1. 用布尔代数证明逻辑表达式 $A\overline{B}+\overline{A}C+\overline{B}C=A+\overline{C}$
2. 用卡诺图法将逻辑函数 $F(ABCD)=\sum m(1,2,3,5,6,7,8,9,12,13)$ 化为最简与或式。




图 A-8

四、组合电路的框图如图 A-9 所示。电路要求如下：

(1) 当变量 $A_1 A_0$ 表示的二进制数 $\geq B_1 B_0$ 表示的二进制数时，函数 $F_1 = 1$ ，否则为 0。

(2) 当变量 A_1, A_0 的逻辑与非 $\overline{(A_1 \cdot A_0)}$ 和变量 B_1, B_0 的逻辑异或 $(B_1 \oplus B_0)$ 相等时，函数 F_2 为高电平，否则为 0。

试设计此组合电路。




图 A-9

五、可编程逻辑阵列(PLA)实现的组合逻辑电路如图 A-10 所示。

(1) 分析电路功能，写出 $F_1 \sim F_3$ 的表达式。

(2) 若已知 $A_1 A_0, B_1 B_0$ 为两个两位的二进制数，试证明电路实现的是二位二进制全加的运算。

(3) 说明电路矩阵的容量，若改用 PROM 实现此电路，则矩阵的容量又应为多少？




图 A-10

六、分析图 A-11 所示同步时序电路。作出此电路的状态转移表及状态图。此电路实现的是什么逻辑功能？




图 A-11

本科第 3 套模拟试题

一、填空题

1. 逻辑函数 $F(ABCD) = \sum m(1,2,3,4,8,10) + \sum \phi(0,12,14)$ 的最简与或式为 $F = \underline{\hspace{2cm}}$ 。
2. TTL TS 门(三态电路)的 3 种可能的输出状态是 $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 。
3. 数据选择器又称 $\underline{\hspace{1cm}}$ ，它是一种 $\underline{\hspace{1cm}}$ 输入， $\underline{\hspace{1cm}}$ 输出的逻辑构件。控制信号端实现对 $\underline{\hspace{1cm}}$ 的选择。
4. 电路如图 A-12 所示，若在输出端 Z 得到 10kHz 的矩形波，则该电路时钟脉冲 CP 的频率是 $\underline{\hspace{2cm}}$ 。




图 A-12

5. RAM 由 $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 组成。
6. ISP 逻辑部件有 $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 三大类。
7. 在某计数器的三个触发器输出端 Q_1 、 Q_2 、 Q_3 观察到如图 A-13 所示的波形，由波形可知该计数器是模 $\underline{\hspace{2cm}}$ 计数器。




图 A-13

二、选择题

1. 集电极开路 TTL 门如图 A-14 所示, 该电路所实现的逻辑功能是_____。

- (A) $F = \overline{ABC} \cdot \overline{DE}$ (B) $F = \overline{ABC} + \overline{DE}$
(C) $F = \overline{ABC} + \overline{DE}$ (D) $F = \overline{ABC} \cdot \overline{DE}$

2. 在下列逻辑电路中, 不是组合逻辑电路的有_____。

- (A) 译码器 (B) 编码器
(C) 全加器 (D) 寄存器

3. 时序逻辑电路中必须有_____。

- (A) 输入逻辑变量 (B) 时钟信号
(C) 计数器 (D) 编码器

4. 将 256×1 位 ROM 扩展为 1024×8 位 ROM, 共需_____片 256×1 位 ROM。

- (A) 32 (B) 10 (C) 16 (D) 64

5. 数字系统工作的特点是具有_____。

- (A) 周期性 (B) 一次性 (C) 非周期性 (D) 随机性




图 A-14

三、证明与化简

1. 用布尔代数证明逻辑表达式 $AB \oplus \overline{AC} = AB + \overline{AC}$ 。

2. 用卡诺图法将逻辑函数 $F(ABCD) = \sum m(0, 2, 4, 6, 8, 10)$ 化为最简与或式。

四、已知同步 RS 触发器的输入信号波形如图 A-15 所示, 试求 Q 和 $\overline{Q}$ 端的电压波形。设触发器的初始状态为 $Q=0$ 。




图 A-15

五、3:8 线译码器 CT 4138 芯片的逻辑符号如图 A-16 所示, 功能如表 A-1 所示。将芯片接成图 A-17 所示的电路。

(1) 分析电路, 写出电路的输出函数 F_1, F_2 的逻辑表达式, 结果用最小项和的形式 $\sum m_i$ 来表示。

(2) 若要用 CT 4138 实现四变量函数

$$Y(DCBA) = \sum m(0, 5, 8, 10, 15)$$

芯片应怎样连接,画出其电路图。

表 A-1

$\overline{S}_3 + \overline{S}_2$	S_1	A_2	A_1	A_0	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$	$\overline{Y}_4$	$\overline{Y}_5$	$\overline{Y}_6$	$\overline{Y}_7$
1	×	×	×	×								
×	0	×	×	×								
0	1	0	0	0	0				1			
0	1	0	0	1		0						
0	1	0	1	0			0					
0	1	0	1	1				0				
0	1	1	0	0					0			
0	1	1	0	1						0		
0	1	1	1	0			1				0	
0	1	1	1	1								0




图 A-16




图 A-17

六、JK 触发器和门组成图 A-18 所示电路。分析电路功能,画出其状态转换图,说明电路能否自启动。




图 A-18

研究生入学第 1 套模拟试题

一、一把密码锁有三个按键,分别为 A、B、C。当三个键都不按下时,锁不打开,也不报警;当只有一个键按下时,锁不打开,但发出报警信号,当有两个键同时按下时,锁打开,也不报警;当三个键同时按下时,锁被打开,但要报警。试设计此逻辑电路,要求分别用以下电路芯片实现:

- (1) 门电路。
- (2) 3:8 线译码器和与非门。
- (3) 双 4 选 1 数据选择器和非门。
- (4) 全加器。

二、电路图如图 A-19 所示,写出逻辑表达式,列出真值表,并分析电路具有什么逻辑功能。




图 A-19

三、已知某同步时序电路如图 A-20 所示,要求:

- (1) 分析该电路,说明逻辑功能。
- (2) 若该电路存在冗余状态,请检查在冗余状态时输出 Z 是否为 0。若不为 0,试修改原设计,保证在冗余状态时输出 $Z=0$ 。




图 A-20

四、试设计如表 A-2 所描述的状态的多模式计数器,表中 X、Y 是控制端。

表 A-2

现 态		状 态							
		XY=00		XY=01		XY=10		XY=11	
A^n	B^n	A^{n+1}	B^{n+1}	A^{n+1}	B^{n+1}	A^{n+1}	B^{n+1}	A^{n+1}	B^{n+1}
0	0	0	1	1	1	1	1	0	0
0	1	1	0	0	0	1	0	0	1
1	0	1	1	0	1	0	1	1	0
1	1	0	0	1	0	0	0	1	1

研究生入学第 2 套模拟试题

一、设计一个 4 输入检测电路,输入信号 A 、 B 、 C 、 D 为 8421BCD 码,当输入的 BCD 数可以被 2 和 3 整除时,输出为 1。列出电路的真值表:

- (1) 化简真值表。
- (2) 用与非门实现该电路,输入信号可以有反变量。
- (3) 用 4 选 1 数据选择器及少量逻辑门实现此电路。

二、组合逻辑电路如图 A-21 所示,输入 A_1A_0 和 B_1B_0 分别是 2 位二进制数,输出为 $P_2P_1P_0$ 。试说明该电路的逻辑功能。




图 A-21

三、图 A-22 为一个同步时序电路, X 是输入控制信号,画出 Q_1 、 Q_2 和 Z_{out} 在 X 控制下的工作波形。

四、已知某同步时序电路如图 A-23 所示。

- (1) 分析该电路,说明其逻辑功能。
- (2) 改用时序 PLA 实现之,画出逻辑图(PLA 中得触发器仍为边沿式 JK 触发器)。




图 A-22




图 A-23

研究生入学第 3 套模拟试题

一、设计一个多功能组合逻辑电路,要求实现表 A-3 所示的逻辑功能,其中 M_1 、 M_0 为多功能选择信号。 A 、 B 为输入逻辑变量, F 为输出逻辑变量。试用 8 选 1 数据选择器和门电路实现该电路。8 选 1 数据选择器 74151 的框图及功能表如图 A-24 和表 A-4 所示,并规定 $A_2A_1A_0 = M_1M_0A$ 。

表 A-3

M_1	M_0	F
0	0	$\overline{A+B}$
0	1	$\overline{AB}$
1	0	$A \oplus B$
1	1	$A \odot B$




图 A-24

表 A-4

输 入					输 出	
选通	地 址			数据		
$\overline{EN}$	A_2	A_1	A_0	D_i	Y	$\overline{Y}$
1	×	×	×	×	0	1
0	0	0	0	$D_0 \sim D_7$	D_0	$\overline{D_0}$
0	0	0	1	$D_0 \sim D_7$	D_1	$\overline{D_1}$
0	0	1	0	$D_0 \sim D_7$	D_2	$\overline{D_2}$
0	0	1	1	$D_0 \sim D_7$	D_3	$\overline{D_3}$
0	1	0	0	$D_0 \sim D_7$	D_4	$\overline{D_4}$
0	1	0	1	$D_0 \sim D_7$	D_5	$\overline{D_5}$
0	1	1	0	$D_0 \sim D_7$	D_6	$\overline{D_6}$
0	1	1	1	$D_0 \sim D_7$	D_7	$\overline{D_7}$

二、组合逻辑电路如图 A-25 所示,其中 A 、 B 为输入变量, Y 为输出函数。试说明当 C_3 、 C_2 、 C_1 、 C_0 作为控制信号时, Y 与 A 、 B 的逻辑关系。




图 A-25

三、如图 A-26(a)所示电路,设移位寄存器和 D 触发器的初始状态都为零态。根据图 A-26(b)的 CP 、 C_r 、 D_1 的波形,画出 D 触发器 FF1、FF2 输出端 X 、 Y 的波形,要求与时间坐标对齐。

其中: CP 是移位寄存器的时钟; C_r 既是移位寄存器的异步清除端,也是 D 触发器的时钟端; D_1 为移位寄存器的数据输入。

四、设计一个五进制计数器,要求能在控制端作用下,完成加 1 或加 2 功能。所用记忆元件为正沿 D 型触发器。画出计数器逻辑图。




图 A-26

附录 B

模拟试题参考答案

本科第 1 套模拟试题答案

一、

1. 二状态、二进制
2. 触发器、反馈、输入变量
3. 相反
4. 01101
5. 字扩展、位扩展、字位扩展
6. 与或阵列、全局布线区 GRP
7. 8 片
8. $F_1 = F_2$
9. $F_1 = A$ 、 $F_2 = \overline{A}B$ 、 $F_3 = \overline{A} \overline{B}C$

二、

1. AB
2. D
3. B
4. C
5. B

三、

1. $Y = \overline{\overline{B} \cdot \overline{AC} \cdot \overline{BD} \cdot \overline{BC} \cdot \overline{D} \overline{BC}}$
2. 函数 Y 的最简与或式: $Y = AC + BC + D$
3. 与非门组成的 Y 的简化电路: $Y = \overline{\overline{AC} \overline{BC} \overline{D}}$, 电路图

如图 B-1 所示。

四、

1. 状态方程:

$$Q_C^{n+1} = \overline{Q_A} \overline{Q_C} + Q_A Q_C$$

$$Q_B^{n+1} = Q_B (CP_B)$$

$$Q_A^{n+1} = Q_C Q_B + Q_B Q_A$$




图 B-1

2. 状态转换表:如表 B-1 所示。

表 B-1

Q_A^n	Q_B^n	Q_C^n	Q_A^{n+1}	Q_B^{n+1}	Q_C^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	0	0
1	0	1	0	0	1
1	1	0	1	1	0
1	1	1	1	1	1

状态转换图如图 B-2 所示。




图 B-2

结论:电路为不可自启动的五进制计数器。

五、

1. 输出函数 Y 的逻辑表达式:

$$Y = D\bar{C}\bar{B}\bar{A} + \bar{C}\bar{B}\bar{A} + \bar{D}\bar{C}\bar{B}A + \bar{D}\bar{C}\bar{B}\bar{A} + DC\bar{B}\bar{A} + \bar{D}CBA$$

$$Y(DCBA) = \sum m(1, 3, 4, 7, 8, 9, 13)$$

$$Y(ABCD) = \sum m(1, 2, 8, 9, 11, 12, 14)$$

2. 若要求 $Y(ABCD) = \sum m(1, 2, 5, 7, 8, 10, 14, 15)$, 则令:

$$D_0 = D_2 = D_3 = D, D_1 = D_4 = D_5 = \bar{D}, D_6 = 0, D_7 = 1$$

六、

1. 由状态转换图得到次态和输出的卡诺图,如图 B-3 所示。

Q_2Q_1 XY		$Q_2^{n+1}Q_1^{n+1}/Z$			
		00	01	11	10
00	00	00/0	01/0	11/0	10/0
01	01	10/0	00/1	10/0	01/0
11	11	$\phi\phi/\phi$	$\phi\phi/\phi$	$\phi\phi/\phi$	$\phi\phi/\phi$
10	10	01/0	10/0	01/0	00/1

图 B-3

2. 状态方程和驱动方程:

$$Q_2^{n+1} = Q_2 \overline{X} \overline{Y} + \overline{Q_2} \overline{Q_1} Y + X \overline{Q_2} Q_1 + Q_2 Q_1 \overline{X}$$

$$Q_1^{n+1} = Q_1 \overline{X} \overline{Y} + Q_2 Q_1 \overline{Y} + Q_2 \overline{Q_1} Y + \overline{Q_2} \overline{Q_1} X$$

$$\begin{cases} J_2 = Y \overline{Q_1} + X Q_1, J_1 = Y Q_2 + X \overline{Q_2} \\ K_2 = X + Y \overline{Q_1}, K_1 = Y + X \overline{Q_2} \end{cases} \quad Z = Y \overline{Q_2} Q_1 + X Q_2 \overline{Q_1}$$

3. 逻辑电路图如图 B-4 所示。




图 B-4

本科第 2 套模拟试题答案

一、

1. $\overline{A}B + A\overline{B}, (A+B)(\overline{A}+\overline{B}), \overline{\overline{A}\overline{B}\overline{A}B}, \overline{A+B+A+B}$

2. 奇偶校验、奇、偶

3. 位扩展、字扩展、字位同时扩展

4. 标准组态模式、高速直通组态模式、异或逻辑组态模式、单乘积项组态模式、多模式组态模式

5. 滤波电容、选通脉冲、逻辑设计

二、

1. ABC

2. A

3. C

4. C

5. B

三、

$$\begin{aligned} 1. A\overline{B} + \overline{A}C + \overline{B}C &= A\overline{B} + \overline{A}C \cdot \overline{B}C \\ &= A\overline{B} + (A+\overline{C})(B+\overline{C}) \end{aligned}$$

$$=A\bar{B}+AB+B\bar{C}+A\bar{C}+\bar{C}$$

$$=A+\bar{C}$$

2. 卡诺图如图 B-5 所示。

CD \ AB	CD			
	00	01	11	10
00		1	1	1
01		1	1	1
11	1	1		
10	1	1		

图 B-5

化简后得出最简的与或式为： $Y=\bar{A}D+\bar{A}C+A\bar{C}$

四、

由题意知,在讨论函数 F_1 与输入变量 A_1A_0, B_1B_0 的关系时, A_1A_0 和 B_1B_0 表示的是二进制数;而讨论 F_2 和 A_1A_0, B_1B_0 的关系时, A_1A_0, B_1B_0 表示的是逻辑变量。

电路输出量和输入信号的关系如表 B-2 所示。函数 F_1, F_2 的卡诺图如图 B-6 所示。

表 B-2

A_1	A_0	B_1	B_0	F_1	F_2	A_1	A_0	B_1	B_0	F_1	F_2
0	0	0	0	1	0	1	0	0	0	1	0
0	0	0	1	0	1	1	0	0	1	1	1
0	0	1	0	0	1	1	0	1	0	1	1
0	0	1	1	0	0	1	0	1	1	0	0
0	1	0	0	1	0	1	1	0	0	1	1
0	1	0	1	1	1	1	1	0	1	1	0
0	1	1	0	0	1	1	1	1	0	1	0
0	1	1	1	0	0	1	1	1	1	1	1

$A_0 \backslash B_1B_0$	F_1			
	00	01	11	10
00	1			
01	1	1		
11	1	1	1	1
10	1	1		1

$A_1A_0 \backslash B_1B_0$	F_2			
	00	01	11	10
00		1		1
01		1		1
11	1		1	
10		1		1

图 B-6

对卡诺图进行合并,得

$$F_1 = A_1 A_0 + A_1 \bar{B}_1 + A_1 \bar{B}_0 + A_0 \bar{B}_1 + \bar{B}_1 \bar{B}_0$$

$$F_2 = \bar{A}_1 \bar{B}_1 B_0 + \bar{A}_1 B_1 \bar{B}_0 + \bar{A}_0 \bar{B}_1 B_0 + \bar{A}_0 B_1 \bar{B}_0 + A_1 A_0 \bar{B}_1 \bar{B}_0 + A_1 A_0 B_1 B_0$$

根据卡诺图,函数 F_1, F_2 也可写成

$$F_1 = \overline{\bar{A}_1 B_1 + \bar{A}_1 \bar{A}_0 B_0 + \bar{A}_0 B_1 B_0}$$

$$F_2 = \bar{A}_1 (B_1 \oplus B_0) + A_1 (A_0 \oplus B_1 \oplus B_0)$$

$$= \overline{\bar{A}_1 (B_1 \oplus B_0) \cdot A_1 (A_0 \oplus B_1 \oplus B_0)}$$

画出函数 F_1, F_2 的电路图,如图 B-7 所示。




图 B-7

五、

(1) 根据 PLA 与、或阵列入、出的关系,可直接得到输出函数 $F_1 \sim F_3$ 的表达式,即

$$F_1 = A_0 \bar{B}_0 + \bar{A}_0 B_0$$

$$F_2 = A_1 A_0 B_1 B_0 + \bar{A}_1 A_0 \bar{B}_1 B_0 + A_1 \bar{A}_0 \bar{B}_1 + \bar{A}_1 \bar{A}_0 B_1 + A_1 \bar{B}_1 \bar{B}_0 + \bar{A}_1 B_1 \bar{B}_0$$

$$F_3 = A_1 B_1 + A_1 A_0 B_0 + A_0 B_1 B_0$$

(2) 若 $A_1 A_0, B_1 B_0$ 为两位二进制的加数,则满足运算规则

$$\begin{array}{r} A_1 \quad A_0 \\ +) \quad B_1 \quad B_0 \\ \hline C_1 \quad S_1 \quad S_0 \end{array}$$

其中

$$S_0 = A_0 \oplus B_0$$

$$S_1 = A_1 \oplus B_1 \oplus C_0 \quad C_0 = A_0 B_0$$

$$C_1 = A_1 B_1 + (A_1 \oplus B_1) \cdot C_0$$

将 S_0, S_1, C_1 写成与或式,有

$$S_0 = A_0 \bar{B}_0 + \bar{A}_0 B_0$$

$$S_1 = A_1 A_0 B_1 B_0 + \bar{A}_1 A_0 \bar{B}_1 B_0 + A_1 \bar{A}_0 \bar{B}_1 + \bar{A}_1 \bar{A}_0 B_1 + A_1 \bar{B}_1 \bar{B}_0 + \bar{A}_1 B_1 \bar{B}_0$$

$$C_1 = A_1 B_1 + A_1 A_0 B_0 + A_0 B_1 B_0$$

因此

$$F_1 = S_0, F_2 = S_1, F_3 = C_1$$

故电路实现的是两位二进制全加器。

(3) 由题图电路可知,矩阵的容量为 $8 \times 11 + 3 \times 11 = 121$ (存储单元)。

若用 PROM 实现,则与阵列应为全译码阵列,这时矩阵容量应为

$$8 \times 16 + 3 \times 16 = 176 \text{ (存储单元)}$$

六、

(1) 驱动方程:

$$J = A \bar{B}$$

$$K = \bar{A} B$$

(2) 状态方程:

$$Q^{n+1} = J \bar{Q}^n + \bar{K} Q^n = A \bar{B} \bar{Q}^n + \bar{A} B Q^n$$

(3) 输出方程:

$$Z = A \oplus B \oplus Q^n$$

(4) 列出状态转换表,见表 B-3。

表 B-3

B	A	Q^n	Z	Q^{n+1}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

(5) 状态转换图如图 B-8 所示。




图 B-8

(6) 逻辑功能:该电路相当于一个二进制全减器。 B 是被减数, A 是减数, Q^n 是低位来的借位, Z 是差, Q^{n+1} 是该位向高位发出的借位。

本科第 3 套模拟试题答案

一、

1. $\bar{A}\bar{B} + \bar{C}\bar{D} + A\bar{D}$ 或 $\bar{A}\bar{B} + \bar{C}\bar{D} + \bar{B}\bar{D}$

2. 高电平、低电平、高阻态
3. 多路转换器、多路、单路、数据
4. 40kHz
5. 存储矩阵、地址译码器、读写电路
6. IspLSI、IspGAL、IspGDS
7. 6

二、

1. AC
2. D
3. B
4. A
5. A

三、

$$\begin{aligned}
 1. AB \oplus \bar{A}C &= \bar{A}B\bar{A}C + AB\bar{A}C \\
 &= (\bar{A} + B)\bar{A}C + AB(A + \bar{C}) \\
 &= \bar{A}C + \bar{A}BC + AB + AB\bar{C} \\
 &= \bar{A}C + AB \\
 &= AB + \bar{A}C
 \end{aligned}$$

2. 卡诺图如图 B-9 所示。

化简后得出最简的与-或式为: $Y = \bar{A}\bar{D} + \bar{B}\bar{D}$

四、

电压波形如图 B-10 所示。

		CD			
AB		00	01	11	10
	00	1			1
	01	1			1
	11				
	10	1			1

图 B-9




图 B-10

五、

(1) 根据芯片的功能表可知,只有当 $\bar{S}_3, \bar{S}_2$ 同时为 0,且 S_1 为 1 时芯片才能工作。因此芯片(I)只有在变量 $A=0$ 时才工作,而芯片(II)则只有在 $A=1$ 时才工作。

对函数 F_1 而言,只要芯片(I)中 $\bar{Y}_4 \sim \bar{Y}_7$ 中的任一输出通道被译中,或者芯片(II)中的 $\bar{Y}_7$ 通道被译中时,函数 F_1 为高电平。

由此可见, $F_1=1$ 的条件为:

在 $A=0$ 的情况下(芯片(I)工作),BCD 取值为 100、101、110、111。

在 $A=1$ 的情况下(芯片(II)工作),BCD 取值为 111。

因此, F_1 的逻辑表达式为

$$F_1(ABCD) = \sum m(4, 5, 6, 7, 15)$$

同理,可得函数 F_2 的逻辑表达式

$$F_2(ABCD) = \sum m(2, 4, 5, 10, 15)$$

(2) 用 CT 4138 芯片实现四变量函数 $Y(DCBA) = \sum m(0, 5, 8, 10, 15)$ 需两片 CT 4138 扩展为 4:16 线译码器。

按所要实现的函数 Y 给定的变量顺序为 DCBA,将 D 信号接芯片(I)的 $\bar{S}_3, \bar{S}_2$ 和芯片(II)的 S_1 端,CBA 分别接芯片(I)、(II)的 $A_2 A_1 A_0$ 。图 B-11 即为函数 Y 的逻辑电路图。




图 B-11

六、

同步七进制计数器。状态转换图如图 B-12 所示,能自启动。




图 B-12

研究生入学第 1 套模拟试题答案

一、

由题目可设按键按下为 1, 未按下为 0; 令开锁信号为 M , 锁开为 1, 锁闭为 0; 报警信号为 N , 报警为 1, 不报警为 0。逻辑关系真值表如表 B-4 所示。

表 B-4

A	B	C	M	N
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

(1) 门电路实现的方案:

由真值表可以得到

$$M(A, B, C) = \sum m(3, 5, 6, 7)$$

$$N(A, B, C) = \sum m(1, 2, 4, 7)$$

用卡诺图进行化简后, 可以得到

$$M(A, B, C) = AB + BC + CA$$

$$N(A, B, C) = A \oplus B \oplus C$$

逻辑图如图 B-13 所示。




图 B-13

(2) 3:8 线译码器和与非门的方案:

对 M 、 N 的表达式进行化简可得

$$M(A, B, C) = \sum m(3, 5, 6, 7) = \overline{m_3} \cdot \overline{m_5} \cdot \overline{m_6} \cdot \overline{m_7}$$

$$N(A,B,C) = \sum m(1,2,4,7) = \overline{m_1} \cdot \overline{m_2} \cdot \overline{m_4} \cdot \overline{m_7}$$

逻辑图如图 B-14 所示。




图 B-14

(3) 双 4 选 1 数据选择器和非门的方案：

对 M 、 N 的表达式进行化简可得

$$M(A,B,C) = \sum m(3,5,6,7) = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$$

$$N(A,B,C) = \sum m(1,2,4,7) = \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

故可用一片双 4 选 1 数据选择器实现。若以 A 、 B 为输入地址，则对应输出 M 的 $D_0=0, D_1=D_2=C, D_3=1$ ；对应输出 N 的 $D_0=D_3=C, D_1=D_2=\overline{C}$ ，所以电路如图 B-15 所示。

(4) 全加器的方案：

对于 M 、 N 来说，输出 N 就相当于一个 1 位二进制全加器的全加和，输出 M 就相当于全加进位。所以用一个 1 位二进制全加器就可实现该功能，逻辑图如图 B-16 所示。

$$M(A,B,C) = AB + BC + CA$$

$$N(A,B,C) = A \oplus B \oplus C$$




图 B-15




图 B-16

二、

根据电路图，可以写出并化简其逻辑表达式：

$$\begin{aligned}
F_1 &= \overline{AB + A + B} \cdot \overline{C} + C(AB + \overline{A + B}) \\
&= \overline{AB}(A + B) \cdot \overline{C} + C(AB + \overline{A} \overline{B}) \\
&= (A \overline{B} + A \overline{B}) \cdot \overline{C} + C(AB + \overline{A} \overline{B}) \\
&= (A \oplus B) \overline{C} + C(\overline{A \oplus B}) \\
&= A \oplus B \oplus C \\
F_2 &= AB + C \overline{(AB + A + B)} \\
&= AB + C \cdot \overline{AB}(A + B) \\
&= AB + C(A \overline{B} + \overline{A} B) \\
&= AB + A \overline{B} C + \overline{A} B C \\
&= (AB + A \overline{B} C) + (\overline{A} B C) \\
&= AB + AC + BC
\end{aligned}$$

由逻辑表达式可知,这是一个 1 位的二进制全加器, A 、 B 是加数和被加数, C 是低位来的进位, F_1 是全加和, F_2 是向高位发出的进位。

三、

(1) 电路的输出方程、驱动方程和状态方程。

输出方程:

$$Z = xy_2$$

驱动方程:

$$J_1 = x\overline{y_2}, \quad K_1 = 1$$

$$J_2 = xy_1, \quad K_2 = \overline{x}$$

状态方程:将驱动方程代入 JK 触发器的特征方程 $Q^{n+1} = J \overline{Q}^n + \overline{K}Q^n$ 中即得状态方程:

$$y_1^{n+1} = x \overline{y_2}^n \overline{y_1}^n$$

$$y_2^{n+1} = xy_1^n \overline{y_2}^n + \overline{xy_1^n} y_2^n = x(y_1^n + y_2^n)$$

(2) 由状态方程和输出方程列出状态转移表,如表 B-5 所示,状态转换图如图 B-17 所示。

表 B-5

y_2^n	y_1^n	x	y_2^{n+1}	y_1^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	0	0	0
1	0	1	1	0	1
1	1	0	0	0	0
1	1	1	1	0	1

(3) 判断电路逻辑功能。由表 B-5 所示的状态转移表或图 B-17 所示的状态转换图




图 B-17

可见,该电路是一个“111”序列串行数据检测器:输入 x 中连续输入 3 个 1 时输出为 1,否则为 0。

(4) 检查存在冗余状态。由图 B-17 所示的状态转换图可见,“11”是冗余状态。在该状态时,输出 Z 不全为 0,为此如下修改设计即可:

$$Z = (xy_2)y_1\bar{y}_2 = xy_2y_1$$

修改后的电路如图 B-18 所示。




图 B-18

四、

(1) 对应于控制信号 X, Y 的每一种状态, A, B 共有 4 种状态,所以可用两个 JK 触发器,令 $A^n = Q_1^n, B^n = Q_0^n$ 。将状态表用状态转换卡诺图表示,如图 B-19 所示,并将其分解

XY	Q_1Q_0			
	00	01	11	10
00	01	10	00	11
01	11	00	10	01
11	00	01	11	10
10	11	10	00	01

(a)

XY	Q_1Q_0			
	00	01	11	10
00	0	1	0	1
01	1	0	1	0
11	0	0	1	1
10	1	1	0	0

(b)

XY	Q_1Q_0			
	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	0	1	1	0
10	1	0	0	1

(c)

图 B-19

化简。

(2) 由卡诺图求 JK 触发器的状态方程和驱动方程。

$$Q_1^{n+1} = \bar{X}Y\bar{Q}_0^nQ_1^n + X\bar{Y}\bar{Q}_1^n + \bar{Y}Q_0^n\bar{Q}_1^n + YQ_0^nQ_1^n + XYQ_1^n + \bar{X}\bar{Y}\bar{Q}_0^nQ_1^n$$

$$Q_0^{n+1} = \bar{X}\bar{Q}_0^n + XYQ_0^n + \bar{Y}\bar{Q}_0^n$$

同 JK 触发器的特征方程比较后得驱动方程如下：

$$J_1 = K_1 = \bar{Y} \oplus (\bar{X}\bar{Q}_0^n)$$

$$J_0 = K_0 = \bar{X}\bar{Y}$$

(3) 根据驱动方程画出电路的逻辑图,如图 B-20 所示。




图 B-20

研究生入学第 2 套模拟试题答案

一、

(1) 电路的真值表(图):设电路输出为 Y,因为 ABCD=0000 和 0110 时可被 2 和 3 同时整除,且 ABCD 为 8421BCD 码,ABCD ≥ 1010 不会出现(即为约束项),所以电路的真值表卡诺图如图 B-21 所示。

(2) 用卡诺图来化简真值表,如图 B-21 所示,可得:

$$Y = \bar{A}\bar{B}\bar{C}\bar{D} + BC\bar{D}$$

(3) 用与非门实现。将函数式化成与非-与非式:

$$Y = \overline{\overline{\bar{A}\bar{B}\bar{C}\bar{D}} + \overline{BC\bar{D}}} = \overline{\bar{A}\bar{B}\bar{C}\bar{D}} \cdot \overline{BC\bar{D}}$$

用与非门实现的电路如图 B-22 所示。

AB \ CD	CD			
	00	01	11	10
00	1	0	0	0
01	0	0	0	1
11	×	×	×	×
10	0	0	×	×

图 B-21




图 B-22

(4) 用 4 选 1 数据选择器及少量逻辑门实现。根据卡诺图,将函数写成最小项之和形式

$$Y = \sum m(0,6) = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}BC\overline{D}$$

用 4 选 1 数据选择器实现的电路图如图 B-23 所示。




图 B-23

二、

根据电路图,可以写出并化简其逻辑表达式:

$$X = \overline{A_0} \cdot \overline{A_0 B_0} \cdot \overline{B_1} \cdot \overline{A_1 B_1}$$

$$Z = \overline{B_0} \cdot \overline{A_0 B_0} \cdot \overline{A_1} \cdot \overline{A_1 B_1}$$

$$\begin{aligned} P_2 &= \overline{A_1} \cdot \overline{A_1 B_1} \cdot X = \overline{A_1} \cdot \overline{A_1 B_1} \cdot \overline{A_0} \cdot \overline{A_0 B_0} \cdot \overline{B_1} \cdot \overline{A_1 B_1} \\ &= \overline{A_1} \cdot \overline{A_1 B_1} + \overline{A_0} \cdot \overline{A_0 B_0} \cdot \overline{B_1} \cdot \overline{A_1 B_1} = \overline{A_1} \cdot \overline{B_1} + \overline{A_0} \cdot \overline{B_0} \cdot \overline{B_1} \cdot \overline{A_1} \\ &= \overline{A_1} \cdot \overline{B_1} + \overline{A_0} \cdot \overline{B_0} \cdot (\overline{A_1} + \overline{B_1}) = \overline{A_1} \cdot \overline{B_1} + \overline{A_1} \overline{A_0} \overline{B_0} + \overline{B_1} \overline{A_0} \overline{B_0} \end{aligned}$$

$$\begin{aligned} P_1 &= \overline{B_1} \cdot \overline{A_1 B_1} \cdot Z = \overline{B_1} \cdot \overline{A_1 B_1} \cdot \overline{B_0} \cdot \overline{A_0 B_0} \cdot \overline{A_1} \cdot \overline{A_1 B_1} \\ &= \overline{B_1} \cdot \overline{A_1 B_1} + \overline{B_0} \cdot \overline{A_0 B_0} \cdot \overline{A_1} \cdot \overline{A_1 B_1} = \overline{B_1} \cdot \overline{A_1} + \overline{B_0} \cdot \overline{A_0} \cdot \overline{A_1} \cdot \overline{B_1} \\ &= \overline{B_1} \cdot \overline{A_1} + \overline{B_0} \cdot \overline{A_0} \cdot (\overline{A_1} + \overline{B_1}) = \overline{A_1} \cdot \overline{B_1} + \overline{A_1} \overline{A_0} \overline{B_0} + \overline{B_1} \overline{A_0} \overline{B_0} \end{aligned}$$

$$P_0 = P_1 + P_2$$

由逻辑表达式可以列出它的真值表,如表 B-6 所示。

表 B-6

输 入				输 出			输 入				输 出		
A_1	A_0	B_1	B_0	Y_2	Y_1	Y_0	A_1	A_0	B_1	B_0	Y_2	Y_1	Y_0
0	0	0	0	0	0	1	0	0	1	1	0	1	0
0	0	0	1	0	1	0	0	1	0	0	1	0	0
0	0	1	0	0	1	0	0	1	0	1	0	0	1

续表

输 入				输 出			输 入				输 出		
A_1	A_0	B_1	B_0	Y_2	Y_1	Y_0	A_1	A_0	B_1	B_0	Y_2	Y_1	Y_0
0	1	1	0	0	1	0	1	0	1	1	0	1	0
0	1	1	1	0	1	0	1	1	0	0	1	0	0
1	0	0	0	1	0	0	1	1	0	1	1	0	0
1	0	0	1	1	0	0	1	1	1	0	1	0	0
1	0	1	0	0	0	1	1	1	1	1	0	0	1

输入 A_1A_0 和 B_1B_0 是两个 2 位二进制, 由真值表可得: 当 A_1A_0 大于 B_1B_0 时, $P_2=1$, $P_1=P_0=0$; 当 A_1A_0 小于 B_1B_0 时 $P_1=1, P_2=P_0=0$; 当 A_1A_0 等于 B_1B_0 时, $P_0=1, P_1=P_2=0$ 。所以该电路是一个 2 位二进制数并行比较电路。

三、

(1) 列驱动方程。

$$J_1 = K_1 = X$$

$$J_2 = \overline{X}Q_1^n\overline{Q_2^n}, K_2 = \overline{X}\overline{Q_1^n}\overline{Q_2^n}$$

(2) 列输出方程。

$$Z_{\text{out}} = XQ_1^nQ_2^n$$

(3) 将驱动方程代入 JK 触发器的特征方程中去, 得状态方程:

$$Q_1^{n+1} = X\overline{Q_1^n} + \overline{X}Q_1^n = X \oplus Q_1^n$$

$$\begin{aligned} Q_2^{n+1} &= (\overline{X}Q_1^n\overline{Q_2^n})\overline{Q_2^n} + \overline{X}\overline{Q_1^n}\overline{Q_2^n}Q_2^n \\ &= \overline{X}Q_1^n\overline{Q_2^n} + Q_2^n = \overline{X}Q_1^n + Q_2^n \end{aligned}$$

(4) 画出 Q_1 、 Q_2 、 Z_{out} 波形, 如图 B-24 所示。




图 B-24

四、

(1) 分析电路功能。4 个触发器组成单向右移移位寄存器, X 是串行输入数据, CP 是移位脉冲, CLR 是清 0 信号。由电路图求得输出 F 为

$$F = Y_1Y_3Y_4 + Y_2Y_3Y_4 + Y_1Y_2Y_4 + Y_1Y_2Y_3$$

可见, 这是一个串行数据检测电路, 当连续 4 个输入中有 3 个或 4 个 1 时输出 $F=1$ 。

(2) 该电路的 PLA 实现如图 B-25 所示。




图 B-25

研究生入学第 3 套模拟试题答案

一、

画出电路的卡诺图,如图 B-26 所示。

由卡诺图可以得到逻辑表达式:

$$\begin{aligned}
 F(M_1, M_0, A, B) &= \sum m(0, 4, 5, 6, 9, 10, 12, 15) \\
 &= \bar{M}_1 \bar{M}_0 \bar{A} \bar{B} + \bar{M}_1 M_0 \bar{A} \bar{B} + \bar{M}_1 M_0 \bar{A} B + \bar{M}_1 M_0 A \bar{B} \\
 &\quad + M_1 \bar{M}_0 \bar{A} \bar{B} + M_1 \bar{M}_0 A \bar{B} + M_1 M_0 \bar{A} \bar{B} + M_1 M_0 A B
 \end{aligned}$$

用前 3 个变量 ($M_1 M_0 A$) 作为地址线, 最后一个变量作为数据, 得到

$$D_0 = D_3 = D_5 = D_6 = \bar{B}, D_1 = 0, D_2 = 1, D_4 = D_7 = B$$

所以电路图如图 B-27 所示。

$M_1M_0 \backslash AB$		00	01	11	10
		00	01	11	10
00		1	0	0	0
01		0	1	0	1
11		1	0	1	0
10		0	1	0	1

图 B-26




图 B-27

二、

根据电路图,可以写出其逻辑表达式:

$$Y = \overline{C_3}AB + C_2A\overline{B} \oplus C_1\overline{B} + C_0B + A$$

4 个控制变量 C_3 、 C_2 、 C_1 、 C_0 有 16 种状态组合,根据上式求出各种状态组合下的输出函数 Y ,列成表格,如表 B-7 所示,显然这是一个多功能逻辑单元电路。

表 B-7

控制信号				输出	控制信号				输出
C_3	C_2	C_1	C_0	Y	C_3	C_2	C_1	C_0	Y
0	0	0	0	A	1	0	0	0	$A\overline{B}$
0	0	0	1	$A+B$	1	0	0	1	$A \oplus B$
0	0	1	0	$A+\overline{B}$	1	0	1	0	$\overline{B}$
0	0	1	1	1	1	0	1	1	$\overline{AB}$
0	1	0	0	$A \cdot B$	1	1	0	0	0
0	1	0	1	B	1	1	0	1	$\overline{A}B$
0	1	1	0	$A \odot B$	1	1	1	0	$\overline{A+B}$
0	1	1	1	$\overline{A+B}$	1	1	1	1	$\overline{A}$

三、

(1) 画移位寄存器的输出波形。移位寄存器为正边沿触发,数据输入为 D_1 ,所以在 CP 脉冲的正边沿时将 D_1 的输入状态移入移位寄存器中,但在 $C_r=1$ 期间移位寄存器中的所有触发器都清 0,故输出波形如图 B-28 中的 Q_0 、 Q_1 、 Q_2 所示。注意: Q_0 、 Q_1 分别是移位寄存器中第二、第三级触发器的输入数据,并且注意输入数据应有建立时间。

(2) 画 D_X 、 D_Y 波形。由电路图得

$$D_X(Q_2, Q_1, Q_0) = \sum m(1, 2, 4, 7)$$

$$D_Y(Q_2, Q_1, Q_0) = \sum m(3, 5, 6, 7)$$

所以波形如图 B-28 中 D_X 和 D_Y 所示。注意, D_X 和 D_Y 波形中得数字是 $Q_2 Q_1 Q_0$ 状态所对应得最小项号, 以便读者判别。

(3) 画 X、Y 波形。触发器 FF1 和 FF2 以 C_r 为时钟脉冲, 所以在 C_r 的正边沿时分别将 D_X 和 D_Y 波形的状态写入 FF1 和 FF2 中, 因此, 波形 X 和 Y 如图 B-28 中最底下的两个波形所示。




图 B-28

四、

拟定实现方案: 先设计一个常规同步五进制计数器, 再将计数器的输出在控制信号作用下转换成加 1 或加 2 输出。

(1) 设计五进制计数器。

① 确定计数器状态数、状态编码并画状态转换图。五进制计数器, 必须有 5 个状态, 至少需要 3 位二进制代码, 分别设为

$$S_0 = 000, S_1 = 001, S_2 = 010, S_3 = 011, S_4 = 100$$

状态转换图如图 B-29 所示。




图 B-29

转换成卡诺图如图 B-30 所示。

		$Q_1 Q_0$			
		00	01	11	10
Q_2	0	001	010	100	011
	1	000/	xxx	xxx	xxx

图 B-30

② 将状态转换图一分为四, 以求输出方程、状态方程和驱动方程。输出方程为

$$C = Q_2^2$$

状态方程及驱动方程为

$$\begin{aligned} Q_2^{n+1} &= Q_1^n Q_0^n = D_2 \\ Q_1^{n+1} &= Q_0^n \bar{Q}_1^n + \bar{Q}_0^n Q_1^n = D_1 \\ Q_0^{n+1} &= \bar{Q}_2^n \bar{Q}_0^n = D_0 \end{aligned}$$

③ 电路图如图 B-31 所示。




图 B-31

(2) 设计换码电路。

① 列真值表。换码电路的输入是五进制计数器的输出 $Q_2 Q_1 Q_0$ ，在控制输入(设为 K)的控制下输出可以是加 1 代码，即 $0000 \rightarrow 0001 \rightarrow 0010 \rightarrow 0011 \rightarrow 0100 \rightarrow 0000$ ，也可以是加 2 代码，即 $0000 \rightarrow 0010 \rightarrow 0100 \rightarrow 0110 \rightarrow 1000 \rightarrow 0000$ 。其换码真值表如表 B-8 所示。

表 B-8

输 入				输 出				输 入				输 出			
K	Q_2	Q_1	Q_0	Y_3	Y_2	Y_1	Y_0	K	Q_2	Q_1	Q_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	1	0	0	1	0	0	1	0
0	0	1	0	0	0	1	0	1	0	1	0	0	1	0	0
0	0	1	1	0	0	1	1	1	0	1	1	0	1	1	0
0	1	0	0	0	1	0	0	1	1	0	0	1	0	0	0
0	1	0	1	×	×	×	×	1	1	0	1	×	×	×	×
0	1	1	0	×	×	×	×	1	1	1	0	×	×	×	×
0	1	1	1	×	×	×	×	1	1	1	1	×	×	×	×

② 用卡诺图化简后得

$$\begin{aligned} Y_3 &= KQ_2 \\ Y_2 &= \bar{K}Q_2 + KQ_1 \\ Y_1 &= \bar{K}Q_1 + KQ_0 \\ Y_0 &= \bar{K}Q_0 \end{aligned}$$

③ 画换码电路,如图 B-32 所示。




图 B-32

Images have been losslessly embedded. Information about the original file can be found in PDF attachments. Some stats (more in the PDF attachments):

```
{
  "filename": "XzExNTI5Nzk2LnppcA==",
  "filename_decoded": "_11529796.zip",
  "filesize": 11450076,
  "md5": "bd487f7caabfb78c264c91339b9e18df",
  "header_md5": "514d16ed9b33ecff66a236699624104e",
  "sha1": "b7de0ce32fcf9f9d8f61b8cbe04b1250b00a19b8",
  "sha256": "9b496108517e6a858fab9109ec7b0c1c04259aa0053ae025de1ea4ec29610c77",
  "crc32": 1277852575,
  "zip_password": "wcpfxk&^TDwcpfxk",
  "uncompressed_size": 12926024,
  "pdg_dir_name": "",
  "pdg_main_pages_found": 180,
  "pdg_main_pages_max": 180,
  "total_pages": 188,
  "total_pixels": 1207050240,
  "pdf_generation_missing_pages": false
}
```