第 5 章 时序逻辑电路

- 引言
- 门控锁存器
- 边沿触发器
- 时序逻辑电路分析

演示文稿 Presentation



5.1 引言

主要要求：

- 了解时序逻辑电路的结构、工作特点和存在问题。
- 掌握时序逻辑电路的 0 态、1 态、置 0、置 1、触发方式、现态、次态和空翻等概念。
- 了解时序逻辑电路逻辑功能的描述方法。

演示文稿 Presentation

数字电路根据逻辑功能特点的不同分为

组合逻辑电路

指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。

时序逻辑电路

指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。


时序逻辑电路的特点

- 逻辑功能上的特点(时序电路定义)
- 任一时刻的稳定输出不仅决定于该时刻的输入，而且和电路原来状态有关。
- 结构上的特点
- 电路中包含存储元件—通常由触发器构成。
- 存储元件的输出和电路输入间存在着反馈连接，这是时序电路区别于组合电路的重要特点之一。

演示文稿 Presentation



时序逻辑电路的框图表示



输出函数：

$$Z_i=f_i(x_1, \cdots, x_n, y_1, \cdots, y_r), \quad i=1, \cdots, m$$

激励函数/控制函数：

$$Y_j=g_j(x_1, \cdots, x_n, y_1, \cdots, y_r), \quad j=1, \cdots, r$$

存储单元电路：存储一位二进制信号的器件。存储单元大多是双稳态电路。

双稳态电路特点：

- 具有两个稳定的状态，用0和1表示。无外信号作用时，电路长期处于稳定状态，这两个稳定状态可用来表示一位二进制代码。
- 外信号激励下，可使电路从一个状态转换为另一个状态。

两类存储单元电路：

- ***锁存器***：直接由激励信号控制电路状态的存储单元。
- ***触发器***：激励信号和时钟一起控制电路的状态。

演示文稿 Presentation

二、触发器的类型

- 根据逻辑功能不同分为

  RS 触发器　*D* 触发器　*JK* 触发器　*T* 触发器　*T'* 触发器

- 根据触发方式不同分为

  电平触发器　　边沿触发器　　主从触发器

- 根据电路结构不同分为

  基本 *RS* 触发器　同步触发器　主从触发器　边沿触发器

三、触发器逻辑功能的描述方法

主要有特性表、特性方程、驱动表(又称激励表)、状态转换图和波形图(又称时序图)等。

演示文稿 Presentation


一、基本 *RS* 触发器


Basic Flip - Flop

(一) 由与非门组成的基本 *RS* 触发器

1. 电路结构

互补输出端，正常工作时，它们的输出状态相反。






置 1 端，也称置位端。*S* 即 Set

置 0 端，也称复位端。*R* 即 Reset


$Q = 1$，$\overline{Q} = 0$ 时，称为触发器的 1 状态，记为 $Q = 1$；
$Q = 0$，$\overline{Q} = 1$ 时，称为触发器的 0 状态，记为 $Q = 0$。

2. 工作原理及逻辑功能




输入		输出		功能说明
$\overline{R}_D$	$\overline{S}_D$	Q	$\overline{Q}$	
0	0			
0	1	0	1	触发器置 0
1	0			
1	1			

2. 工作原理及逻辑功能




输 入		输 出		功 能 说 明
$\overline{R}_D$	$\overline{S}_D$	Q	$\overline{Q}$	
0	0			
0	1	0	1	触发器置 0
1	0	1	0	触发器置 1
1	1			

2. 工作原理及逻辑功能



输入		输出		功能说明
$\overline{R}_D$	$\overline{S}_D$	Q	$\overline{Q}$	
0	0			
0	1	0	1	触发器置 0
1	0	1	0	触发器置 1
1	1	不	变	触发器保持原状态不变

2. 工作原理及逻辑功能



输出既非 0 状态，也非 1 状态。当 $\overline{R}_D$ 和 $\overline{S}_D$ 同时由 0 变 1 时，输出状态可能为 0，也可能为 1，即输出状态不定。因此，这种情况禁用。

输入		输出		功能说明
$\overline{R}_D$	$\overline{S}_D$	Q	$\overline{Q}$	
0	0	不	定	输出状态不定(禁用)
0	1	0	1	触发器置 0
1	0	1	0	触发器置 1
1	1	不	变	触发器保持原状态不变

3. 逻辑功能的特性表描述

触发器次态与输入信号和电路原有状态之间关系的真值表。

次态 指触发器在输入信号变化后的状态，用 Q^{n+1} 表示。

现态 指触发器在输入信号变化前的状态，用 Q^{n} 表示。

与非门组成的基本 RS 触发器特性表

$\overline{R}_D$	$\overline{S}_D$	Q^n	Q^{n+1}	说　明
0	0	0	×	触发器状态不定
0	0	1	×	
0	1	0	0	触发器置 0
0	1	1	0	
1	0	0	1	触发器置 1
1	0	1	1	
1	1	0	0	触发器保持原状态不变
1	1	1	1	

基本 RS 触发器特性表的简化表示

$\overline{R}_D$	$\overline{S}_D$	Q^{n+1}
0	0	不定
0	1	0
1	0	1
1	1	Q^n

注意


置 0 端 $\overline{R}_D$ 和置 1 端 $\overline{S}_D$ 低电平有效。

禁用 $\overline{R}_D = \overline{S}_D = 0$。 称约束条件


(二) 基本 RS 触发器的两种形式

逻辑符号

置 0、置1 信号低电平有效



置 0、置1 信号高电平有效



注意

弄清输入信号是低电平有效还是高电平有效。

特性表

$\overline{R}_D$	$\overline{S}_D$	Q^{n+1}
0	0	不定
0	1	0
1	0	1
1	1	Q^n

R_D	S_D	Q^{n+1}
0	0	Q^n
0	1	1
1	0	0
1	1	不定

(三) 基本 *RS* 触发器的优缺点

优点	电路简单，是构成各种触发器的基础。
缺点	1. 输出受输入信号直接控制，不能定时控制。
	2. 有约束条件。

演示文稿 Presentation

5.2 门控锁存器


主要要求：

- 了解门控锁存器的结构、工作特点和存在问题。
- 了解锁存器逻辑功能的描述方法。
- 掌握 ***RS*** 锁存器、***D***锁存器、***JK***锁存器逻辑功能及其特性方程。

演示文稿 Presentation

(一) 门控 *RS* 锁存器

1. 电路结构与工作原理




增加了由时钟 *CP* 控制的门 G_3、G_4

工作原理

★ *CP* = 0 时，G_3、G_4 被封锁，输入信号 *R*、*S* 不起作用。基本 *RS* 触发器的输入均为 1，触发器状态保持不变。

★ *CP* = 1 时，G_3、G_4 解除封锁，将输入信号 *R* 和 *S* 取非后送至基本 *RS* 触发器的输入端。


2. 逻辑功能与逻辑符号



RS功能

R	S	Q^{n+1}
0	0	Q^n
0	1	1
1	0	0
1	1	不定

R、S 信号高电平有效



异步置 0 端 $\overline{R}_D$ 和异步置1 端 $\overline{S}_D$ 不受 CP 控制。


实际应用中，常需要利用异步端预置触发器值（置 0 或置 1），预置完毕后应使 $\overline{R}_D = \overline{S}_D = 1$。

3. 门控 *RS* 锁存器的特性表与特性方程

特性方程指触发器/锁存器次态与输入信号和电路原有状态之间的逻辑关系式。

特性表

R	*S*	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	×
1	1	1	×





特性方程

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \text{（约束条件）} \end{cases}$$

(二) 门控 D 锁存器

1. 电路结构、逻辑符号和逻辑功能






门控 D 锁存器功能表

CP	D	Q^{n+1}	说明
1	0	0	置0
	1	1	置1
0		Q^n	不变

称为 D 功能

特点：Q^{n+1} 跟随 D 信号

☀ ［例］试对应输入波形画出下图中 Q 端波形(设触发器初始状态为 0)。



同步触发器在 CP = 1 期间能发生多次翻转，这种现象称为空翻

2. *D* 触发器的特性表、特性方程、驱动表和状态转换图

它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。

由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。

用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。

2. D 触发器的特性表、特性方程、驱动表和状态转换图

D 触发器特性表

D	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

特性方程 $Q^{n+1} = D$

无约束

D 触发器驱动表


$Q^n \to Q^{n+1}$		D
0	0	0
0	1	1
1	0	0
1	1	1

次态 指触发器在输入信号变化后的状态，用 Q^{n+1} 表示。

现态 指触发器在输入信号变化前的状态，用 Q^n 表示。

2. D 触发器的特性表、特性方程、驱动表和状态转换图

D触发器状态图



1）每个状态用一个圆圈表示，圈内的字母或数字分别说明状态名称；

2）圆圈之间用带箭头的直线或弧线的有向线段联系起来，表示状态转移方向；

3）状态转移的输入条件标记在有向线段上；

4）输出根据不同情况标记在有向线段旁或圆圈内；


5）有向线段的起点表示现态，终点表示次态；

6）若有向线段起至于同一个状态，说明在一定输入条件下，其状态保持不变。


演示文稿 Presentation

(三) 门控 *JK* 锁存器

电路结构



逻辑符号



功能表

CP	*J*	*K*	Q^{n+1}	说明
1	0	0	Q^n	不变
	0	1	0	置 0
	1	0	1	置 1
	1	1	$\overline{Q}^n$	翻转
0	×	×	Q^n	不变

称为 *JK* 功能，即

JK = 00 时保持；

JK = 11 时翻转；

$J \neq K$ 时 Q^{n+1} 值与 *J* 相同。

特性表

J	K	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

驱动表


$Q^n \rightarrow Q^{n+1}$		J	K
0	0	0	×
0	1	1	×
1	0	×	1
1	1	×	0

特性方程

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

无约束条件

状态转换图



(四)门控锁存器的特点

- 门控锁存器的触发方式为电平触发式

指时钟脉冲信号控制触发器工作的方式

CP = 1 期间翻转的称正电平触发式；
CP = 0 期间翻转的称负电平触发式。

- 门控锁存器的共同缺点是存在空翻

触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。

空翻可导致电路工作失控。

演示文稿 Presentation

5.3 边沿触发器

主要要求：

- 了解无空翻触发器的类型，掌握其工作特点。
- 能根据触发器符号识别其逻辑功能和触发方式。

演示文稿 Presentation



一、触发器的基本特性和作用

Flip - Flop，简写为 FF，又称双稳态触发器。

基本特性

(1) 有两个稳定状态(简称稳态)，正好用来表示逻辑 0 和 1。

(2) 在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。

一个触发器可存储 1 位二进制数码

演示文稿 Presentation

触发器的作用

触发器和门电路是构成数字电路的基本单元。

触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；

演示文稿 Presentation

四、无空翻触发器的类型和工作特点

无空翻触发器

- 主从触发器

工作特点：*CP* = 1 期间，主触发器接收输入信号；*CP* = 0 期间，主触发器保持 *CP* 下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在 *CP* 下降沿时刻翻转。

这种触发方式称为主从触发式。

- 边沿触发器


工作特点：只能在 *CP* 上升沿（或下降沿）时刻接收输入信号，因此，电路状态只能在 *CP* 上升沿（或下降沿）时刻翻转。

这种触发方式称为边沿触发式。


五、常用无空翻触发器及其符号

- 主从触发器

主从 *RS* 触发器



主从 *JK* 触发器




- 边沿触发器


TTL 维持阻塞 *D* 触发器(通常上升沿触发)

TTL 边沿 *JK* 触发器(通常下降沿触发)

CMOS 边沿 *D* 触发器和边沿 *JK* 触发器(通常上升沿触发)




CP↑触发的边沿 D 触发器




具有异步端的边沿 D 触发器

异步端低电平有效的上升沿触发式 D 触发器功能表


$\overline{R}_D$	$\overline{S}_D$	CP	D	Q^{n+1}	说　明
0	1	×	×	0	异步置 0
1	0	×	×	1	异步置 1
0	0	×	×	不定态	禁　用
1	1	0	×	Q^n	保持不变
1	1	1	×	Q^n	
1	1	↑	0	0	在 CP↑时刻执行 $Q^{n+1}=D$
1	1	↑	1	1	




CP↓触发的边沿 *JK* 触发器



CP↑触发的边沿 *JK* 触发器



异步端低电平有效




异步端高电平有效

具有异步端的边沿 *JK* 触发器

异步端高电平有效的下降沿触发式 *JK* 触发器功能表

R_D	S_D	*CP*	*J*	*K*	Q^{n+1}	说　明
1	0	×	×	×	0	置 0
0	1	×	×	×	1	置 1
1	1	×	×	×	不定	禁用
0	0	0	×	×	Q^n	保持不变
0	0	1	×	×	Q^n	
0	0	↓	0	0	Q^n	在 *CP*↓时刻执行 *JK* 功能
0	0	↓	0	1	0	
0	0	↓	1	0	1	
0	0	↓	1	1	$\overline{Q}^n$	



(1) 弄清时钟触发沿是上升沿还是下降沿？


(2) 弄清有无异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？

(3) 异步端不受时钟 *CP* 控制，将直接实现置 0 或置 1。触发器工作时，应保证异步端接非有效电平。


(4) 边沿触发器的逻辑功能和特性方程与门控锁存器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿(或下降沿)成立。

六、边沿触发器工作波形分析举例

☀[例]设触发器初态为0，试对应输入波形画出 Q_1、Q_2 的波形。




(a)




$D_2 = \overline{Q_2^n}$ (b)

解：




该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。

☼ [例] 设触发器初态为 1，试对应输入波形画出 Q_1、Q_2 的波形。




(a)



(b)

解：



CP 之前 J、K 最后取值为 0

$T = 0$ 时，$Q^{n+1} = Q^n$；$T = 1$ 时，$Q^{n+1} = \overline{Q^n}$。

这种功能称 T 功能，相应触发器称 T 触发器。

5.4 时序逻辑电路的分析方法

主要要求：

- 掌握同步时序逻辑电路的分析方法，了解异步时序逻辑电路的分析方法。
- 理解时钟方程、驱动方程、输出方程、状态方程、状态转换真值表、状态转换图和时序图等概念及求取方法。

演示文稿 Presentation

同步时序逻辑电路的分析方法

基本步骤：

1. 根据给定的电路，写出它的输出方程和驱动方程，并求状态方程。

2. 列状态转换真值表。


3. 画状态转换图和时序图。

4. 分析逻辑功能。

演示文稿 Presentation



例1:分析图示电路



1、 写出触发器激励函数和输出函数

$$J_0 = K_0 = 1$$

$$J_1 = K_1 = X \oplus Q_0^n$$

$$Z = \overline{X \cdot Q_1^n}$$

2.写次态方程

激励函数：$J_0 = K_0 = 1 \quad J_1 = K_1 = X \oplus Q_0^n$

状态方程：$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

次态方程：$Q_0^{n+1} = \overline{Q_0^n}$

$$Q_1^{n+1} = J_1\overline{Q_1}^n + \overline{K_1}Q_1^n$$

$$= X \oplus Q_0^n \oplus Q_1^n$$

3、列出电路状态转换表

$J_0 = K_0 = 1$　　$Z = X \cdot \overline{Q_1^n}$　　$Q_0^{n+1} = \overline{Q_0^n}$

$J_1 = K_1 = X \oplus Q_0^n$　　$Q_1^{n+1} = X \oplus Q_0^n \oplus Q_1^n$

状态转换表

X	Q_1	Q_0	J_1	K_1	J_0	K_0	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	1	1	0	1	1
0	0	1	1	1	1	1	1	0	1
0	1	0	0	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	1
1	0	0	1	1	1	1	1	1	0
1	0	1	0	0	1	1	0	0	0
1	1	0	1	1	1	1	0	1	1
1	1	1	0	0	1	1	1	0	1


4、写出状态表，画出状态转换图

现态 $Q_2^nQ_1^n$	次态 $Q_2^{n+1}Q_1^{n+1}/F$ A=0	A=1
0 0	01/1	11/0
0 1	10/1	00/0
1 0	11/1	01/1
1 1	00/1	10/1

X	Q_1	Q_0	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	1	1
0	0	1	1	0	1
0	1	0	1	1	1
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	0	0	0
1	1	0	0	1	1
1	1	1	1	0	1

由状态表画出状态图

现态 $Q_2^nQ_1^n$	次态 $Q_2^{n+1}Q_1^{n+1}/F$ A=0	A=1
0 0	01/1	11/0
0 1	10/1	00/0
1 0	11/1	01/1
1 1	00/1	10/1



5. 由状态图得电路的逻辑功能


从电路转换图中可以看出

X＝0时，状态转换是

00→01→10→11→00→----

X＝1时，状态转移是

00→11→10→01→00→----



该电路是可控制计数器。

X是作为控制信号：

X＝ 0 时，电路作二进制加 1 计数

X＝ 1 时，电路作二进制减 1 计数


演示文稿 Presentation

☀[例2] 试分析图示电路的逻辑功能，并画出状态转换图和时序图。

解：这是时钟 *CP* 下降沿触发的同步时序电路，分析如下：

分析时不必考虑时钟信号。

电路工作前加负脉冲清零；工作时应置 $\overline{R_D}=1$。



1. 写方程式

(1) 输出方程 $Y = Q_2^n Q_0^n$

(2) 驱动方程
$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = \overline{Q_2^n}\, Q_0^n \\ J_2 = Q_1^n Q_0^n \,,\ K_2 = Q_0^n \end{cases}$$

(3) 状态方程

代入 $J_0 = K_0 = 1$

$$Q_0^{n+1} = J_0 \overline{Q_0^n} + \overline{K_0}\, Q_0^n = 1\,\overline{Q_0^n} + \overline{1}\, Q_0^n = \overline{Q_0^n}$$

代入 $J_1 = K_1 = \overline{Q_2^n}\, Q_0^n$

$$Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1}\, Q_1^n = Q_2^n Q_0^n \oplus Q_1^n$$

$$Q_2^{n+1} = J_2 \overline{Q_2^n} + K_2 Q_2^n = Q_1^n Q_0^n \overline{Q_2^n} + \overline{Q_0^n}\, Q_2^n$$

代入 $J_2 = Q_1^n Q_0^n$，$K_2 = Q_0^n$

2. 列状态转换真值表

设电路初始状态为 $Q_2\,Q_1\,Q_0 = 000$，则

现态			次态			输出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0

将现态代入状态方程求次态：

$$Q_0^{n+1} = \overline{Q_0^n} = \overline{0} = 1$$

$$Q_1^{n+1} = \overline{Q_2^n}\,Q_0^n \oplus Q_1^n = \overline{0} \cdot 0 \oplus 0 = 0$$

$$Q_2^{n+1} = Q_1^n\,Q_0^n\,\overline{Q_2^n} + \overline{Q_0^n}\,Q_2^n = 0 \cdot 0 \cdot \overline{0} + \overline{0} \cdot 0 = 0$$

将现态代入输出方程求 Y

$$Y = Q_2^n\,Q_0^n = 0 \cdot 0 = 0$$

2. 列状态转换真值表

设电路初始状态为$Q_2\,Q_1\,Q_0 = 000$，则

现态			次态			输出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0

将新状态作现态，再计算下一个次态。

$Y = Q_2^n\,Q_0^n = 0 \cdot 1 = 0$

$Q_0^{n+1} = \overline{Q_0^n} = \overline{1} = 0$

$Q_1^{n+1} = \overline{Q_2^n}\,Q_0^n \oplus Q_1^n = \overline{0} \cdot 1 \oplus 0 = 1$

$Q_2^{n+1} = Q_1^n\,Q_0^n\,\overline{Q_2^n} + \overline{Q_0^n}\,Q_2^n = 0 \cdot 1 \cdot \overline{0} + \overline{1} \cdot 0 = 0$

2. 列状态转换真值表

一直计算到状态进入循环为止

设电路初始状态为$Q_2\,Q_1\,Q_0 = 000$，则


现态			次态			输出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	依次类推	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	0	0	0	1

3. 逻辑功能说明

CP 脉冲也常称为计数脉冲。


该电路能对 *CP* 脉冲 进行六进制计数，并在 *Y* 端输出脉冲下降沿作为进位输出信号。故为六进制计数器。

4. 画状态转换图和时序图



现态			次态			输出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	0	0	0	1

4. 画状态转换图和时序图



作业

雨课堂中的测试题6



计数器的作用与分类

计数器(Counter)用于计算输入脉冲个数，还常用于分频、定时等。

计数器分类如下：

- 按时钟控制方式不同分

异步计数器　　同步计数器

同步计数器比异步计数器的速度快得多。

按计数增减分

加法计数器

对计数脉冲作递增计数的电路。

减法计数器

对计数脉冲作递减计数的电路。

加／减计数器（又称可逆计数器）

在加／减控制信号作用下，可递增也可递减计数的电路。

按计数进制分

二进制计数器

按二进制数运算规律进行计数的电路

十进制计数器

按十进制数运算规律进行计数的电路

任意进制计数器（又称 *N* 进制计数器）

二进制和十进制以外的计数器

二进制加法计数器 计数规律举例

计数顺序	计数器状态		
	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
8	0	0	0

二进制减法计数器 计数规律举例

计数顺序	计数状态		
	Q_2	Q_1	Q_0
0	0	0	0
1	1	1	1
2	1	1	0
3	1	0	1
4	1	0	0
5	0	1	1
6	0	1	0
7	0	0	1
8	0	0	0

“000 – 1”不够减，需向相邻高位借“1”，
借“1”后作运算“1000 – 1 = 111”。

8421 码十进制加法计数器计数规律

计数顺序	计数器状态			
	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	0	0	0	0

演示文稿 Presentation

N 进制计数器计数规律举例

计数顺序	计数状态		
	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	0	0	0

具有 5 个独立的状态，计满 5 个计数脉冲后，电路状态自动进入循环。故为五进制计数器。

计数的最大数目称为计数器的“模”，用 *M* 表示。模也称为计数长度或计数容量。

n 个触发器有 2^n 种输出，最多可实现模 2^n 计数。

三、同步计数器

（一）同步二进制计数器

1. 同步与异步二进制加法计数器比较

☺ 态序表和工作波形一样

☺ 电路结构不同：

异步二进制加法计数器的构成方法：将触发器接成计数触发器；最低位触发器用计数脉冲 *CP* 触发，其他触发器用邻低位输出的下降沿触发。

同步二进制加法计数器的构成方法：将触发器接成 T 触发器；各触发器都用计数脉冲 *CP* 触发，最低位触发器 的T 输入为 1，其他触发器的 T 输入为其低位各触发器输出信号相与。

演示文稿 Presentation

根据态序表分析同步二进制加法计数规律

计数顺序	计数器状态			
	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16	0	0	0	0

Q_0来一个时钟就翻转一次。

Q_1在其低位Q_0输出为 1 时，来一个时钟就翻转一次，否则状态不变。

Q_2在其低位Q_0和Q_1均为 1 时，来一个时钟翻转一次，否则状态不变。

Q_3在其低位Q_0、Q_1和Q_2均为 1 时，来一个时钟翻转一次，否则状态不变。


演示文稿 Presentation

2. 同步二进制加法计数器电路与工作原理

各触发器都用 *CP* 触发

进位输出信号

$CO = Q_3^n Q_2^n Q_1^n Q_0^n$



4 位二进制加法计数器态序表

计数顺序	计数器状态				输出
	Q_3	Q_2	Q_1	Q_0	CO
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1
16	0	0	0	0	0


$CO = Q_3^n Q_2^n Q_1^n Q_0^n$，因此，$CO$在计数至“15”时跃变为高电平，在计至“16”时输出进位信号的下降沿。

3. 同步二进制减法计数器

计数顺序	计数器状态			
	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	1	1	1	1
2	1	1	1	0
3	1	1	0	1
4	1	1	0	0
5	1	0	1	1
6	1	0	1	0
7	1	0	0	1
8	1	0	0	0
9	0	1	1	1
10	0	1	1	0
11	0	1	0	1
12	0	1	0	0

将触发器接成 T 触发器，并使 $T_0 = 1$，$T_i = \overline{Q_{i-1}}^n \overline{Q_{i-2}}^n \cdots \overline{Q_0}^n$，则可构成同步二进制减法计数器。

4. 集成同步二进制计数器 CT74LS161



CT74LS161 的功能表

输入									输出					说明
$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	CO	
0	×	×	×	×	×	×	×	×	0	0	0	0	0	异步置 0
1	0	×	×	↑	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0		$CO = CT_T \cdot Q_3Q_2Q_1Q_0$
1	1	1	1	↑	×	×	×	×	计	数				$CO = Q_3Q_2Q_1Q_0$
1	1	0	×	×	×	×	×	×	保	持				$CO = CT_T \cdot Q_3Q_2Q_1Q_0$
1	1	×	0	×	×	×	×	×	保	持			0	

CT74LS161 的主要功能：

(1) 异步置 0 功能（$\overline{CR}$ 低电平有效）

(2) 同步置数功能（$\overline{LD}$ 低电平有效）

(3) 计数功能（$\overline{LR} = \overline{LD} = CT_T = CT_P = 1$）

(4) 保持功能（$\overline{LR} = \overline{LD} = 1$，$CT_T$ 和 CT_P 中有 0）

（二）利用同步置 0 功能构成 N 进制计数器

同步和异步置 0 功能构成 N 进制计数器的方法比较

步骤相同

（1）写出加反馈置 0 信号时所对应的计数状态。

（2）写出反馈置 0 函数。

（3）画连线图。

差别

异步置 0 计数器加反馈置 0 信号时所对应的计数状态为 S_N。

同步置 0 计数器加反馈置 0 信号时所对应的计数状态为 S_{N-1}。

［例］试利用 CT74LS161 的置 0 功能构成六进制计数器。

解题思路：

“161”为 4 位二进制计数器，其态序表为：

计数顺序	计数器状态 Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16	0	0	0	0

在第 6 个计数脉冲输入时，使计数器置 0，即可实现六进制计数。

“161”为异步置 0，即只要置 0 端出现有效电平，计数器立刻置零。因此，应在输入第 6 个 *CP* 脉冲 后，用 S_6 = 0110 作为控制信号去控制电路，产生置零信号加到异步置 0 端，使计数器立即置 0。

演示文稿 Presentation


解：（1）用异步置 0 的 CT74LS161 构成六进制计数器

① 写出 S_6 的二进制代码　$S_6 = 0110$

② 写出反馈置 0 函数　$\overline{CR} = \overline{Q_2 Q_1}$

③ 画连线图

根据 S_6 和 $\overline{CR}$ 的有效电平写出



（三）利用置数功能构成 N 进制计数器

置0法原理

当输入第 N 个计数脉冲时，利用置 0 功能对计数器进行置 0 操作，强迫计数器进入计数循环，从而实现 N 进制计数。这种计数器的起始状态值必须是零。

置数法原理

当输入第 N 个计数脉冲时，利用置数功能对计数器进行置数操作，强迫计数器进入计数循环，从而实现 N 进制计数。这种计数器的起始状态值就是置入的数，可以是零，也可以非零，因此应用更灵活。

演示文稿 Presentation

同步置数与异步置数的区别

异步置数与时钟脉冲无关，只要异步置数端出现有效电平，置数输入端的数据立刻被置入计数器。

因此，利用异步置数功能构成 *N* 进制计数器时，应在输入第 *N* 个 *CP* 脉冲时，通过控制电路产生置数信号，使计数器立即置数。

同步置数与时钟脉冲有关，当同步置数端出现有效电平时，并不能立刻置数，只是为置数创造了条件，需再输入一个 *CP* 脉冲 才能进行置数。

因此，利用同步置数功能构成 *N* 进制计数器时，应在输入第 $(N-1)$ 个 *CP* 脉冲时，通过控制电路产生置数信号，这样，在输入第 *N* 个 *CP* 脉冲 时，计数器才被置数。

利用置数功能构成 N 进制计数器的步骤

(1) 确定 N 进制计数器需用的 N 个计数状态，并确定预置数。

(2) 写出加反馈置数时所对应的计数器状态：异步置数时，写出 S_N 对应的二进制代码；同步置数时，写出 S_{N-1} 对应的二进制代码。

(3) 写出反馈置数函数：根据 S_N（或 S_{N-1}）和置数端的有效电平写出置数信号的逻辑表达式。

(4) 画连线图。

演示文稿 Presentation

☀［例］试利用 CT74LS161 的同步置数功能构成十进制计数器。

解：(1) 选用的计数状态，并确定预置数。

计数顺序	计数器状态 Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16	0	0	0	0

通常选用从“0000”开始计数的方式。

CT74LS161 为 4 位二进制计数器，有 16 个计数状态。

利用其中任意十个连续的状态均可实现十进制计数。

☼［例］试利用 CT74LS161 的同步置数功能构成十进制计数器。

解：(1) 确定该十进制计数器所用的计数状态，并确定预置数。

选择计数状态为 0000 ~ 1001，因此取置数输入信号为

$D_3D_2D_1D_0 = 0000$。


(2) 写出 S_{N-1} 的二进制代码

$S_{N-1} = S_{10-1} = S_9 = 1001$

(3) 写出反馈置数函数

$\overline{LD} = \overline{Q_3 Q_0}$

(4) 画连线图



反馈法构成 N 进制计数器总结

利用集成计数器的置 0 或置数功能通过反馈控制可构成 N 进制计数器。

反馈置 0 法和反馈置数法的主要不同是：反馈置 0 法将反馈控制信号加至置 0 端；而反馈置数法则将反馈控制信号加至置数端，且必须给置数输入端加上计数起始状态值。


设计时，应弄清置 0 或置数功能是同步还是异步的，同步则反馈控制信号取自 S_{N-1}；异步则反馈控制信号取自 S_N。

（四）同步十进制计数器

计数顺序	计数器状态			
	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	0	0	0	0

演示文稿 Presentation

1. 集成同步十进制计数器 CT74LS160 和 CT74LS162



“160”与“162”的差别是：“160”为异步置 0，“162”为同步置 0；“160”与“162”的管脚以及其他功能完全相同。

CT74LS160 与 CT74LS162 的功能表

输入									输出				
$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	CO
0	×	×	×	×	×	×	×	×	0	0	0	0	0
1	0	×	×	↑	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0	
1	1	1	1	↑	×	×	×	×	计	数			
1	1	0	×	×	×	×	×	×	保	持			
1	1	×	0	×	×	×	×	×	保	持			0

CT74LS160

异步置 0

$CO = CT_T \cdot Q_3 Q_0$

$CO = Q_3 Q_0$

$CO = CT_T \cdot Q_3 Q_0$

输入									输出				
$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	CO
0	×	×	×	↑	×	×	×	×	0	0	0	0	0
1	0	×	×	↑	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0	
1	1	1	1	↑	×	×	×	×	计	数			

CT74LS162

同步置 0

$CO = CT_T \cdot Q_3 Q_0$

$CO = Q_3 Q_0$

$CO = CT_T \cdot Q_3 Q_0$

进位输出 CO 在输入第 9 个脉冲时为高电平，在输入第 10 个脉冲时输出下降沿。

CT74LS160(162)的计数态序表

计数顺序	计数器状态			
	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	0	0	0	0

CT74LS161(163)的计数态序表

计数顺序	计数器状态			
	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16	0	0	0	0

2. 集成十进制计数器应用举例


☀ ［例］试用 CT74LS160 构成七进制计数器。

解：方法之一：利用异步置 0 功能实现。

① 写出 S_N 的二进制代码　　$S_7 = 0111$

② 写出反馈置数函数　　$\overline{CR} = \overline{Q_2 Q_1 Q_0}$

③ 画电路图




方法之二：利用同步置数功能实现。

方案 1：设计数器从 $Q_3 Q_2 Q_1 Q_0 = 0000$ 状态开始计数，因此，取 $D_3 D_2 D_1 D_0 = 0000$。

① 写出 S_{7-1} 的二进制代码　　$S_{7-1} = S_6 = 0110$

② 写出反馈置数函数　　$\overline{LD} = \overline{Q_2 Q_1}$

③ 画电路图



方案 2： 用 “160” 的后七个状态 0011 ~ 1001 实现七进制计数。

计数顺序	计数器状态				进位输出
	Q_3	Q_2	Q_1	Q_0	CO
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	1
10	0	0	0	0	0

取

$D_3 D_2 D_1 D_0 = 0011$

$\overline{LD} = \overline{Q_3 Q_0}$

也可取


$D_3 D_2 D_1 D_0 = 0011$

$\overline{LD} = \overline{CO}$

$CO = Q_3 Q_0$

方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。


取 $D_3 D_2 D_1 D_0 = 0011$ ， $\overline{LD} = \overline{CO}$



（五）利用同步计数器的级联构成大容量 N 进制计数器


反馈置 0 法和反馈置数只能实现模 N 小于集成计数器模 M 的 N 进制计数器；将模 M_1、M_2、…、M_m 的计数器串接起来（称为计数器的级联），可获得模 $N = M_1 \cdot M_2 \cdot \ldots \cdot M_m$ 的大容量 N 进制计数器。


例 1 两片CT74LS161 构成 8 位二进制(256 进制)同步计数器。



在低位片计至 “15” 之前，$CO_{低}$ = 0，禁止高位片计数；当计至 “15”时，$CO_{低}$ = 1，允许高位片计数，这样，第 16 个脉冲来时，低位片返回 “0”，而高位片计数一次。

每逢 16 的整数倍个脉冲来时，低位片均返回 “0”，而高位片计数一次。因此，实现了 8 位二进制加法计数。





将上图中的“161”换成“160”，则构成几进制计数器？

讨论总结

(1) 两个十进制计数器级联构成 100 进制计数器。从高位 $Q_3Q_2Q_1Q_0$ 读出的是十位数，而从低位 $Q_3Q_2Q_1Q_0$ 读出的是个位数。

(2) 两个 4 位二进制计数器级联则构成 8 位二进制计数器，即 256 进制计数器。从高位 $Q_3Q_2Q_1Q_0$ 读出的是高 4 位二进制数，而从低位 $Q_3Q_2Q_1Q_0$ 读出的是低 4 位二进制数。

(3) 例 1 为异步 100 进制计数器，而上图中将“161”换成“160”后则构成同步 100 进制计数器。

演示文稿 Presentation