

《计算机组成原理》本科模拟卷一

无原题样卷版本；按已上传第 1、3、4、6、7 章课件自由命制

考试方式	闭卷（模拟设定）	考试时间	120 分钟
卷面总分	100 分	适用范围	第 1、3、4、6、7 章

题号	一	二	三	四	总分
得分					

一、单项选择题（每小题 3 分，共 30 分）

- 冯·诺依曼计算机最核心的思想是（ ）。
(A) 以输入输出设备为中心组织系统
(B) 指令和数据均用二进制表示并存放在存储器中，由程序控制执行
(C) 所有指令都必须采用可变长度格式
(D) 只能使用汇编语言编程
- 某指令系统共有 70 种基本操作，若操作码采用固定长度二进制编码，至少需要（ ）位操作码。
(A) 6
(B) 7
(C) 8
(D) 16
- 总线是多个部件共享的传输介质。正常情况下，在某一时刻允许向总线发送信息的部件数是（ ）。
(A) 1 个
(B) 2 个
(C) 多个
(D) 由接收部件数决定
- 8 位补码整数的真值范围是（ ）。
(A) $0 \sim 255$
(B) $-127 \sim +127$
(C) $-128 \sim +127$
(D) $-255 \sim +255$

5. 某按字节编址机器采用小端方式，将 32 位数据 89ABCDEFH 从地址 1000H 开始连续存放，则 1000H 单元内容为（ ）。
- (A) 89H
 - (B) ABH
 - (C) CDH
 - (D) EFH
6. CPU 与主存之间设置 Cache 的主要目的是（ ）。
- (A) 缓解 CPU 与主存之间的速度不匹配
 - (B) 扩大主存的逻辑地址空间
 - (C) 代替辅助存储器
 - (D) 减少 CPU 中的寄存器数量
7. 直接映射 Cache 中，若 Cache 共有 C 行，主存块号为 j ，则该主存块映射到的 Cache 行号 i 满足（ ）。
- (A) $i = C \bmod j$
 - (B) $i = j + C$
 - (C) $i = j \bmod C$
 - (D) $i = j/C$
8. 下列寻址方式中，不属于偏移寻址的是（ ）。
- (A) 基址寻址
 - (B) 变址寻址
 - (C) 间接寻址
 - (D) 相对寻址
9. 两个同符号补码数相加，若结果符号与两个操作数符号不同，则说明（ ）。
- (A) 必然发生进位但没有溢出
 - (B) 发生溢出
 - (C) 结果一定为 0
 - (D) 需要改用原码表示
10. 下列最符合 RISC 机器常见特征的是（ ）。
- (A) 指令数量多、寻址方式复杂、微程序控制为主
 - (B) 指令长度较规整，采用 load/store 结构，便于流水线执行
 - (C) 所有操作都必须直接访问主存
 - (D) 指令越复杂，单条指令完成的功能越少

二、填空题（每小题 3 分，共 15 分）

1. 某程序中三类指令比例分别为 50%、30%、20%，对应 CPI 分别为 1、2、3，则该程序平均 CPI 为_____。
2. 某同步总线宽度为 64 位，工作频率为 100MHz，每个时钟周期传输一次，则最大数据传输率为_____ MB/s。
3. 某 DRAM 共有 512 行，最大刷新周期为 4ms，采用异步刷新时，相邻两行刷新操作的时间间隔约为_____ μ s。
4. Cache 命中率为 0.96，Cache 访问时间为 10ns，主存访问时间为 100ns，按 $t_a = ht_c + (1 - h)t_m$ 计算，平均访问时间为_____ ns。
5. 某转移指令采用 8 位相对位移，取出该指令后 $PC = 0304H$ ，目标地址为 02F0H，则机器指令中的相对位移字段应为_____ H。

三、计算题（每小题 11 分，共 44 分）

1. 设机器字长为 8 位，采用补码表示整数， $x = -37$ ， $y = +58$ 。要求：
 - (1) 写出 $[x]_{\text{补}}$ 和 $[y]_{\text{补}}$ 的十六进制形式；
 - (2) 用补码计算 $x + y$ ，给出机器数、真值，并判断是否溢出；
 - (3) 用补码计算 $x - y$ ，给出机器数、真值，并判断是否溢出。
2. 某 CPU 有 16 根地址线、16 根数据线，主存按字编址，要求组成 $64K \times 16$ 位主存。现有 $16K \times 8$ 位 RAM 芯片。要求：
 - (1) 计算需要多少片 RAM 芯片；
 - (2) 说明需要进行位扩展、字扩展还是字位同时扩展；
 - (3) 写出片内地址线和片选译码线的连接思路；
 - (4) 给出 4 个存储组对应的地址范围。
3. 某机器主存容量为 1MB，按字节编址；Cache 容量为 16KB，块大小为 16B，采用 4 路组相联映射。要求：
 - (1) 求主存地址位数、Cache 行数、组数；
 - (2) 画出主存地址字段划分，并给出标记位、组号位、块内地址位；
 - (3) 对主存地址 03A5CH，求其标记、组号和块内偏移；
 - (4) 若命中率 $h = 0.94$ ， $t_c = 5\text{ns}$ ， $t_m = 80\text{ns}$ ，求平均访问时间和 Cache 效率。

4. 某 16 位机器按字编址，单字长指令取出后 PC 自动加 1。取指前 $PC = 400H$ 。某指令形式地址 $A = 120H$ ， $BR = 500H$ ， $IX = 030H$ ，并给出：

$$M[120H] = 02A0H, \quad M[02A0H] = 1357H, \quad M[620H] = AAAAH, \quad M[150H] = BBBBH, \quad M[500H] = 0000H$$

分别求直接寻址、间接寻址、基址寻址、变址寻址、相对寻址时的有效地址 EA 和取出的操作数。

四、综合简答题（共 11 分）

1. 结合程序局部性原理，说明为什么 Cache 能提高访存性能；比较直接映射、全相联映射、组相联映射的灵活性、硬件成本和命中率倾向；再说明写直达法与写回法的主要区别。

Jerry 制作 | 仅供个人复习使用 | 禁止盗印与商用传播

答案与解析

一、单项选择题

1. 答案：B。解析：冯·诺依曼思想的核心是“存储程序、程序控制”，即指令和数据同等地位存于存储器，并用二进制表示。
2. 答案：B。解析： $2^6 = 64 < 70$ ， $2^7 = 128 \geq 70$ ，因此至少 7 位。
3. 答案：A。解析：总线是共享介质，同一时刻通常只能有一个主模块发送，多个模块可以接收。
4. 答案：C。解析：8 位补码整数范围为 $-2^7 \sim 2^7 - 1$ ，即 $-128 \sim +127$ 。
5. 答案：D。解析：小端方式低地址存低位字节，89ABCDEFH 的低位字节是 EFH。
6. 答案：A。解析：Cache 利用程序局部性缓解 CPU 和主存速度差异，不扩大主存地址空间。
7. 答案：C。解析：直接映射固定到唯一行，行号为主存块号对 Cache 行数取模。
8. 答案：C。解析：偏移寻址包括基址、变址、相对，均可写成寄存器内容加形式地址；间接寻址为 $EA = (A)$ 。
9. 答案：B。解析：同号相加若结果变号，说明结果超出补码可表示范围。
10. 答案：B。解析：RISC 强调简单规整指令、load/store 结构、多寄存器和流水线友好。

二、填空题

1. 答案：1.7。解析： $CPI = 0.5 \times 1 + 0.3 \times 2 + 0.2 \times 3 = 1.7$ 。
2. 答案：800。解析： $BW = 100 \times 64/8 = 800 \text{ MB/s}$ 。
3. 答案：7.8125。解析：异步刷新闻隔 $= 4\text{ms}/512 = 0.0078125\text{ms} = 7.8125\mu\text{s}$ 。
4. 答案：13.6。解析： $t_a = 0.96 \times 10 + 0.04 \times 100 = 13.6\text{ns}$ 。
5. 答案：EC。解析：位移 $= 02F0H - 0304H = -14H = -20$ ，8 位补码为 $256 - 20 = 236 = ECH$ 。

三、计算题

1. 解析：

(1) 8 位补码中， $+58 = 0011\ 1010B = 3AH$ ； -37 的补码为 $256 - 37 = 219 = 1101\ 1011B = DBH$ 。故 $[x]_{\text{补}} = DBH$ ， $[y]_{\text{补}} = 3AH$ 。

(2) $x + y$:

$$DBH + 3AH = 115H \equiv 15H \pmod{100H}.$$

舍去最高进位, 得到 15H。15H 对应真值 +21。由于异号相加, 不会发生补码溢出, 结果正确。

(3) $x - y = x + (-y)$ 。 $[-y]_{\text{补}} = [-58]_{\text{补}} = 256 - 58 = 198 = C6H$ 。

$$DBH + C6H = 1A1H \equiv A1H \pmod{100H}.$$

舍去最高进位, 得到 A1H。A1H 最高位为 1, 对应真值 $-(256 - A1H) = -(256 - 161) = -95$ 。 -95 在 8 位补码范围 $[-128, 127]$ 内, 无溢出。

易错提醒: 补码运算中的最高进位自然舍弃, 不能据此直接判断是否溢出。

2. 解析:

- (1) 目标主存为 $64K \times 16$, 芯片为 $16K \times 8$ 。字扩展倍数 $64K/16K = 4$, 位扩展倍数 $16/8 = 2$, 总片数 $4 \times 2 = 8$ 片。
- (2) 既要把字数从 16K 扩到 64K, 又要把字长从 8 位扩到 16 位, 所以是字位同时扩展。
- (3) $16K = 2^{14}$, 每片芯片需要 14 根片内地址线, CPU 的 $A_0 \sim A_{13}$ 接各芯片片内地址端。高两位 A_{14}, A_{15} 经 2-4 译码器产生 4 个片选信号, 每个片选信号选择一组; 每组由两片 $16K \times 8$ 芯片位扩展组成 16 位字长, 一片接 $D_0 \sim D_7$, 另一片接 $D_8 \sim D_{15}$ 。
- (4) 4 组地址范围为: 组 0: 0000H-3FFFH; 组 1: 4000H-7FFFH; 组 2: 8000H-BFFFH; 组 3: C000H-FFFFH。

易错提醒: 数据线宽度决定每组芯片数; 地址线高位译码决定有多少组。

3. 解析:

- (1) 主存 1MB 按字节编址, 地址位数 $m = \log_2 2^{20} = 20$ 位。Cache 行数 = $16KB/16B = 1024$ 行。4 路组相联, 组数 = $1024/4 = 256$ 组。
- (2) 块大小 16B, 块内地址位 $b = \log_2 16 = 4$ 位; 组数 256, 组号位 $q = 8$ 位; 标记位 $s = 20 - 8 - 4 = 8$ 位。字段划分为: 标记 8 位 | 组号 8 位 | 块内地址 4 位。
- (3) 地址 03A5CH 写成 20 位后, 低 4 位为块内偏移 CH; 中间 8 位为组号 A5H; 高 8 位为标记 03H。
- (4) 平均访问时间:

$$t_a = 0.94 \times 5 + 0.06 \times 80 = 4.7 + 4.8 = 9.5ns.$$

Cache 效率:

$$e = \frac{t_c}{t_a} \times 100\% = \frac{5}{9.5} \times 100\% \approx 52.63\%.$$

易错提醒: 4 路组相联中的“4”是每组 4 行, 不是只有 4 组。

4. 解析：取指前 $PC = 400H$ ，单字长指令取出后 $PC = 401H$ 。

(1) 直接寻址： $EA = A = 120H$ ，操作数 $= M[120H] = 02A0H$ 。

(2) 间接寻址： $EA = (A) = M[120H] = 02A0H$ ，操作数 $= M[02A0H] = 1357H$ 。

(3) 基址寻址： $EA = (BR) + A = 500H + 120H = 620H$ ，操作数 $= M[620H] = AAAAH$ 。

(4) 变址寻址： $EA = (IX) + A = 030H + 120H = 150H$ ，操作数 $= M[150H] = BBBBH$ 。

(5) 相对寻址： $EA = (PC) + A = 401H + 120H = 521H$ ，操作数 $= M[521H] = CCCC H$ 。

易错提醒：相对寻址使用取出指令后的 PC，而不是取指前的 PC。

四、综合简答题

1. 参考答案：

(1) 程序具有时间局部性和空间局部性：刚访问过的指令/数据近期可能再次访问，相邻地址内容也可能很快被访问。Cache 把近期可能用到的主存块放在 CPU 附近，命中时只需访问 Cache，因此平均访存时间降低。

(2) 直接映射：每个主存块只能映射到唯一 Cache 行，硬件简单、成本低，但冲突概率高，命中率相对低。全相联映射：主存块可装入任意 Cache 行，最灵活、冲突少、命中率倾向高，但同时比较多行标记，硬件成本高。组相联映射：组间直接映射、组内全相联，灵活性、成本和命中率介于两者之间，是常见折中方案。

(3) 写直达法：CPU 写 Cache 时同时写主存，一致性好、实现较直观，但写主存流量大。写回法：CPU 写 Cache 时先只改 Cache 并置脏位，块被替换时才写回主存，可减少主存写次数，但一致性控制更复杂，需要脏位和替换时写回机制。

评分参考：局部性解释 3 分；三种映射比较 5 分；两种写策略区别 3 分。