

《计算机组成原理》本科模拟卷二

无原题样卷版本；按已上传第 1、3、4、6、7 章课件自由命制

考试方式	闭卷（模拟设定）	考试时间	120 分钟
卷面总分	100 分	适用范围	第 1、3、4、6、7 章

题号	一	二	三	四	总分
得分					

一、单项选择题（每小题 3 分，共 30 分）

- 计算机采用“Cache-主存-辅存”层次结构的主要目的是（ ）。
(A) 让所有存储器使用同一种存储介质
(B) 只提高辅助存储器容量
(C) 在速度、容量和成本之间取得折中
(D) 取消 CPU 中的寄存器
- DRAM 工作期间必须刷新，刷新操作通常以（ ）为单位进行。
(A) 位
(B) 字节
(C) 行
(D) 整片芯片一次性全部刷新
- 关于多体并行存储器，下列说法正确的是（ ）。
(A) 高位交叉主要依靠流水线提升连续地址访问带宽
(B) 低位交叉使连续地址分布到不同存储体，适合提高连续访问带宽
(C) 低位交叉连续读 n 个字一定需要 nT 时间
(D) 高位交叉必须配合 LRU 替换算法使用
- Cache 采用 LRU 替换算法时，应优先替换（ ）的 Cache 块。
(A) 最早调入 Cache
(B) 近期最久未被访问
(C) 地址最大的主存块
(D) 最近刚被访问
- 8 位补码 1110 1001B 表示的十进制真值是（ ）。

- (A) +23
- (B) -17
- (C) +105
- (D) -23

6. IEEE754 单精度浮点数的阶码偏移量为（ ）。

- (A) 63
- (B) 127
- (C) 1023
- (D) 16383

7. 某机器按字节编址且采用小端方式，将 16 位数据 1234H 从地址 200H 开始存放，则 200H 单元内容为（ ）。

- (A) 34H
- (B) 12H
- (C) 1234H
- (D) 00H

8. 顺序指令寻址中，PC 在取出当前指令后通常（ ）。

- (A) 清零
- (B) 减去指令长度
- (C) 保持不变
- (D) 加上当前指令长度，指向下一条指令

9. 移码主要用于表示浮点数中的（ ）。

- (A) 尾数符号
- (B) 尾数数值部分
- (C) 阶码
- (D) 指令操作码

10. 下列最符合 CISC 倾向的是（ ）。

- (A) 指令数量较多、寻址方式较复杂、单条指令功能较强
- (B) 只允许 load/store 访问主存
- (C) 指令长度必须完全固定且格式极少
- (D) 禁止使用微程序控制

二、填空题（每小题 3 分，共 15 分）

1. 若 MAR 为 20 位、MDR 为 16 位,则可表示的主存容量为_____ MB(或_____ Mbit)。
2. 某 CPU 主频为 500MHz, 程序平均 CPI 为 2.5, 则其 MIPS 为_____。
3. 信息位 1011010 采用偶校验时, 校验位应为_____。
4. 某主存地址为 24 位, Cache 采用直接映射, 共 256 行, 块大小 32B, 则标记位、行号位、块内地址位分别为_____、_____、_____。
5. 某相对转移指令长 3 字节, 第 1 字节为操作码, 第 2、3 字节为 16 位相对位移且低字节在前。取指前 $PC = 500_{10}$, 目标地址为 450_{10} , 则第 2、3 字节分别为_____H、_____H。

三、计算题（每小题 11 分，共 44 分）

1. 将十进制数 -13.625 表示为 IEEE754 单精度浮点数。要求写出规格化过程、符号位 S、阶码 E、尾数字段 M, 并给出 32 位二进制和十六进制结果。
2. 某同步总线宽度为 128 位, 工作频率为 200MHz, 每个时钟周期完成一次数据传输。某串行通信格式为: 1 位起始位、7 位数据位、1 位偶校验位、2 位停止位, 每秒传送 240 个字符。要求:
 - (1) 求同步总线最大数据传输率;
 - (2) 求串行通信的波特率;
 - (3) 求有效数据比特率;
 - (4) 求该串行帧格式的数据传输效率。
3. 某 DRAM 有 1024 行, 最大刷新周期为 8ms, 每刷新一行需要 80ns。另有一个四体低位交叉存储器, 每个存储体字长 32 位, 存取周期 $T = 200\text{ns}$, 总线传输周期 $\tau = 50\text{ns}$ 。要求:
 - (1) 求集中刷新方式下的死区时间;
 - (2) 求异步刷新方式下相邻两行刷新的时间间隔;
 - (3) 四体低位交叉连续读 8 个字需要多少时间;
 - (4) 分别求非交叉顺序访问和低位交叉访问连续 8 个字时的带宽。
4. 某机指令字长 16 位, 最初操作码字段为 4 位, 每个地址码字段为 4 位, 可采用扩展操作码技术。若要求至少安排 10 条三地址指令、30 条二地址指令、400 条一地址指令, 问最多还能安排多少条零地址指令? 写出计算过程。

四、综合简答题（共 11 分）

1. 说明补码、移码和 IEEE754 规格化尾数各自适合解决什么问题；并写出浮点加减运算的一般步骤。要求结合“整数为什么常用补码”“阶码为什么常用移码”“规格化为什么能提高有效精度”进行说明。

Jerry 制作 | 仅供个人复习使用 | 禁止盗印与商用传播

答案与解析

一、单项选择题

1. 答案：C。解析：存储层次结构用于兼顾高速、小容量、昂贵存储器与低速、大容量、低成本存储器之间的矛盾。
2. 答案：C。解析：DRAM 按行刷新，刷新地址通常由刷新地址计数器给出。
3. 答案：B。解析：低位交叉把连续地址轮流分布到不同存储体，能利用流水方式提高连续访问带宽。
4. 答案：B。解析：LRU 是“近期最少使用”，替换近期最久未访问的块。
5. 答案：D。解析：11101001B 最高位为 1，真值为 $233 - 256 = -23$ 。
6. 答案：B。解析：IEEE754 单精度阶码 8 位，偏移量为 127。
7. 答案：A。解析：小端方式低地址存低位字节，1234H 的低位字节为 34H。
8. 答案：D。解析：顺序寻址时 PC 自增，指向下一条指令；若为单字长按字编址则通常加 1。
9. 答案：C。解析：移码便于比较阶码大小，因此常用于浮点数阶码。
10. 答案：A。解析：CISC 倾向于复杂指令、较多寻址方式和较强单指令功能；RISC 倾向于简单规整指令和 load/store 结构。

二、填空题

1. 答案：2；16。解析：容量 $= 2^{20} \times 16 \text{ bit} = 2^{24} \text{ bit} = 16 \text{ Mbit} = 2 \text{ MB}$ 。
2. 答案：200。解析： $MIPS = f/CPI = 500/2.5 = 200$ 。
3. 答案：0。解析：1011010 中有 4 个 1，已经为偶数，偶校验位为 0。
4. 答案：11、8、5。解析：块大小 32B，块内地址 5 位；256 行直接映射，行号 8 位；标记位 $24 - 8 - 5 = 11$ 位。
5. 答案：CB、FF。解析：取出 3 字节指令后 $PC = 503$ ，位移 $= 450 - 503 = -53$ 。16 位补码为 $2^{16} - 53 = 65483 = FFCBH$ ，低字节在前，故第 2 字节 CBH，第 3 字节 FFH。

三、计算题

1. 解析：

(1) 先转二进制: $13.625 = 8 + 4 + 1 + 0.5 + 0.125 = 1101.101_2$, 所以 $-13.625 = -1101.101_2$ 。

(2) 规格化:

$$-1101.101_2 = -1.101101_2 \times 2^3.$$

(3) 符号位 $S = 1$ 。阶码真值 $e = 3$, 单精度偏移量 127, 故 $E = 3 + 127 = 130 = 10000010_2$ 。

(4) 尾数字段存隐藏 1 之后的小数部分: $M = 101101000000000000000000$ 。

(5) 合并得到:

$$1\ 10000010\ 101101000000000000000000.$$

写成 32 位:

$$1100\ 0001\ 0101\ 1010\ 0000\ 0000\ 0000\ 0000.$$

十六进制结果为 $C15A0000H$ 。

易错提醒: 尾数字段不写规格化数最前面的隐藏 1。

2. 解析:

(1) 同步总线带宽:

$$BW = 200MHz \times 128/8 = 3200\ MB/s.$$

(2) 每个串行字符帧总位数 = $1 + 7 + 1 + 2 = 11$ 位。每秒 240 个字符, 波特率为

$$11 \times 240 = 2640\ \text{baud}.$$

(3) 有效数据位只有 7 位/字符, 有效数据比特率为

$$7 \times 240 = 1680\ \text{bit/s}.$$

(4) 数据传输效率为

$$\eta = \frac{7}{11} \times 100\% \approx 63.64\%.$$

易错提醒: 起始位、校验位、停止位参与波特率, 不属于有效数据比特率。

3. 解析:

(1) 集中刷新要连续刷新 1024 行, 死区时间为

$$1024 \times 80ns = 81920ns = 81.92\mu s.$$

(2) 异步刷新把刷新分散到 8ms 内, 相邻两行间隔为

$$8ms/1024 = 0.0078125ms = 7.8125\mu s.$$

(3) 四体低位交叉连续读 8 个字, 因 $T = 200ns = 4\tau$, 可流水启动, 时间约为

$$T + (8 - 1)\tau = 200 + 7 \times 50 = 550ns.$$

- (4) 非交叉顺序访问 8 个字需要 $8T = 1600ns$ ，数据量为 $8 \times 32bit = 256bit = 32B$ ，带宽

$$BW_1 = 32B/1600ns = 20 \text{ MB/s.}$$

低位交叉访问带宽

$$BW_2 = 32B/550ns \approx 58.18 \text{ MB/s.}$$

易错提醒：低位交叉不是缩短单个存储体存取周期，而是让多个体流水配合。

4. **解析：**指令字长 16 位，格式可看作 $OP(4)|A_1(4)|A_2(4)|A_3(4)$ 。

- (1) 4 位基本操作码共有 $2^4 = 16$ 种。安排 10 条三地址指令后，还剩 6 个 4 位操作码前缀可扩展。
- (2) 每个剩余三地址前缀可利用一个 4 位地址字段扩展成 $2^4 = 16$ 条二地址指令，因此最多有 $6 \times 16 = 96$ 条二地址指令。安排 30 条后，剩余 $96 - 30 = 66$ 个二地址前缀。
- (3) 每个剩余二地址前缀再扩展一个 4 位字段，可形成 $66 \times 16 = 1056$ 条一地址指令。安排 400 条后，剩余 $1056 - 400 = 656$ 个一地址前缀。
- (4) 每个剩余一地址前缀继续扩展最后 4 位，可形成 $656 \times 16 = 10496$ 条零地址指令。

故最多还能安排 10496 条零地址指令。

易错提醒：扩展操作码是“少一个地址字段，多一段操作码字段”，不是简单地用 2^{16} 减已用指令数。

四、综合简答题

1. 参考答案：

- (1) **整数常用补码：**补码把减法统一为加法，符号位可和数值位一起参加运算；0 的表示唯一；硬件加减法器可简化。 n 位补码整数还能多表示一个最小负数 -2^{n-1} 。
- (2) **阶码常用移码：**移码把有符号阶码整体平移为无符号形式，便于比较阶码大小和判断浮点数数量级。IEEE754 单精度阶码偏移量为 127。
- (3) **尾数规格化：**规格化使非零尾数最高有效位固定为 1。IEEE754 规格化数不存储这个隐藏 1，从而在有限位数下多保留一位有效精度。
- (4) **浮点加减步骤：**先对阶，使小阶向大阶看齐，尾数右移；再进行尾数加减；然后规格化；必要时舍入；最后根据阶码判断上溢或下溢。

评分参考：补码作用 3 分；移码作用 2 分；规格化作用 2 分；浮点加减步骤 4 分。