

计算机组成原理 考前复习知识点讲义

基于已上传课件整理；无原题样卷，模拟卷按期末闭卷风格
自由命制

第 1 章系统概论 – 第 3 章系统总线 – 第 4 章存储系统 – 第 6 章运算方
法 – 第 7 章指令系统

使用定位：这份讲义不是教材逐页摘抄，而是把课件内容压缩为考试导向材料：考点层级、公式速记、题型模板、易错点、最后冲刺计划。

重要说明：上传资料未提供往年原题或样卷，故后续两套模拟卷采用自拟结构：100 分，建议 120 分钟，覆盖已上传章节，难度按课件例题和雨课堂单选/填空/计算题风格控制。

资料整理：Jerry
2026 年 6 月 20 日

目录

1 资料分析与考试结构	2
1.1 课程信息识别	2
1.2 无原题情况下的模拟卷结构	2
1.3 考点矩阵	3
1.4 两套模拟卷考点分配表	3
2 考点优先级	4
2.1 第一优先级：必考核心	4
2.2 第二优先级：高频重点	6
2.3 第三优先级：可能考点	7
2.4 第四优先级：了解即可	7
3 高频题型方法模板	7
4 公式速记表	10
5 易错点与避坑提醒	10
6 最后 3-7 天复习计划	11
7 考前 30 分钟速记清单	12
8 质量自检说明	13

1 资料分析与考试结构

1.1 课程信息识别

项目	识别结果
课程名称	计算机组成原理/计算机组成。课件标题多处为“计算机组成原理”。
学院/专业/年级	未明确。
学年学期	未明确。
考试方式	未提供原题样卷；本复习包按“闭卷、卷面 100 分、120 分钟”进行模拟命题。
资料范围	已成功读取第 1 章、第 3 章、第 4 章 P1、第 4 章 P2、第 6 章、第 7 章。上传包中未发现第 2 章、第 5 章课件。
平时分与末考占比	未明确。
课程难度层级	按普通本科计算机类专业基础课处理；以概念判断、地址/容量计算、补码与浮点数计算、Cache/存储器设计为主要区分点。

1.2 无原题情况下的模拟卷结构

由于没有原题样卷，不能强行还原题型。本复习包固定采用以下结构，两套卷完全一致：

题型	题量	单题分值	总分	命题定位
单项选择题	10	3	30	概念判断、快速计算、易混项辨析。
填空题	5	3	15	公式结果、地址字段、单位换算、短计算。
计算题	4	11	44	补码/浮点、存储器/Cache、总线/刷新、指令格式与寻址。
综合简答题	1	11	11	原理解释、方案比较、设计理由。
合计	20	-	100	建议考试时间 120 分钟。

时间分配建议

单选题建议 20-25 分钟，填空题 15 分钟，计算题 65-70 分钟，综合简答题 10-15 分钟，最后预留 5 分钟检查单位、进制、符号位和地址字段位数。优先拿下第 1 章、第 3 章、第 4 章基础概念和公式题；真正拉开分数的是第 4 章 Cache/存储器连接、第 6 章补码与 IEEE754、第 7 章寻址方式综合计算。

1.3 考点矩阵

模块	课件出现方式	常见题型位置	难度	重要程度
计算机系统概论	软硬件、层次结构、冯·诺依曼、现代计算机结构、取指/分析/执行流程、CPI/MIPS	选择、填空、短计算	基础-中等	高频
系统总线	总线概念、分类、宽度/带宽、判优控制、通信方式、奇偶校验、波特率/比特率	选择、填空、计算	基础-中等	高频
主存储器	存储分类、MAR/MDR、按字/字节编址、大端小端、DRAM 刷新、芯片扩展、CPU 连接	选择、填空、计算/设计	中等-较难	必考核心
Cache	局部性、命中率、平均访问时间、效率、地址映射、直接/全相联/组相联、替换策略	选择、填空、计算	较难	必考核心
运算方法	无符号/有符号、原反补移、定点范围、补码加减和溢出、移位、IEEE754、浮点加减流程	选择、填空、计算	较难	必考核心
指令系统	指令格式、扩展操作码、数据存放、指令寻址、数据寻址、基址/变址/相对寻址、RISC/CISC	选择、填空、计算、简答	中等-较难	高频

1.4 两套模拟卷考点分配表

考点	模拟卷一	模拟卷二
系统概论	冯·诺依曼、寄存器职责、指令执行流程	MAR/MDR 容量、CPI/MIPS 计算
系统总线	总线宽度/带宽、集中式判优基本特征	同步总线传输率、串行通信波特率/比特率、奇偶校验
主存储器	存储芯片位扩展/字扩展、大端小端、DRAM 异步刷新	DRAM 集中刷新与低位交叉存储器带宽
Cache	4 路组相联地址字段、平均访问时间、写策略与映射比较	直接映射字段、LRU/替换策略、局部性理解
运算方法	8 位补码表示、加减法、溢出判断	IEEE754 单精度表示、补码/移码分工
指令系统	有效地址计算：直接、间接、基址、变址、相对	扩展操作码数量计算、RISC/CISC、相对位移机器码

2 考点优先级

2.1 第一优先级：必考核心

1. 补码、移码、IEEE754 与补码加减

课件出现方式：第 6 章从无符号数、有符号数、原码/反码/补码/移码讲到定点数范围、移位、补码加减、溢出判断、IEEE754 和浮点加减。

必背结论：

无符号 n 位范围 $= 0 \sim 2^n - 1$, n 位补码整数范围 $= -2^{n-1} \sim 2^{n-1} - 1$.

$$[A + B]_{\text{补}} = [A]_{\text{补}} + [B]_{\text{补}} \pmod{2^n}, \quad OF = C_{\text{符号位}} \oplus C_{\text{最高数值位}}.$$

IEEE754 单精度：1 位符号位、8 位阶码、23 位尾数，真值

$$(-1)^S \times (1.M) \times 2^{E-127}.$$

典型考法：给十进制数求 8 位/16 位补码；补码加减并判断溢出；给单精度二进制或十六进制求真值；把十进制小数转 IEEE754。

解题步骤：先确定位数和范围，再转二进制；负数补码按“取反加一”或模数求；运算时符号位一起参加；最后用符号或进位判断溢出。IEEE754 先规格化，再求 S, E, M 。

易错点：补码最小负数没有对应正原码；移码和补码只差最高符号位；IEEE754 尾数隐藏最高位 1；定点溢出看结果范围，浮点溢出看阶码。

2. 主存容量、芯片扩展、CPU 连接

课件出现方式：第 4 章 P1 重点讲 MAR/MDR、主存容量、按字/字节编址、SRAM/-DRAM、ROM、存储器与 CPU 连接、位扩展/字扩展/字位同时扩展。

必背结论：

主存容量 $=$ 存储单元个数 $\times$ 存储字长, 单元数 $= 2^{\text{MAR 位数}}$.

典型考法：给 CPU 地址线、数据线和芯片规格，求芯片片数、地址线连接、片选译码；给 MAR/MDR 求容量；判断位扩展、字扩展或混合扩展。

解题步骤：先统一单位；字数方向决定字扩展倍数，数据位方向决定位扩展倍数；总片数 $=$ 字扩倍数 $\times$ 位扩倍数；低位地址接片内地址，高位地址译码产生片选。

易错点：按字节编址与按字编址不同；KB/MB 常按 $2^{10}/2^{20}$ ；片内地址线由芯片“字数”决定；数据线宽度由“位数”决定。

3. Cache 命中率、平均访问时间与地址映射

课件出现方式：第 4 章 P2 集中讲程序局部性、Cache 命中率、平均访问时间、效率、直接映射、全相联映射、组相联映射、替换策略。

必背公式：

$$h = \frac{N_c}{N_c + N_m}, \quad t_a = ht_c + (1 - h)t_m, \quad e = \frac{t_c}{t_a} \times 100\%.$$

直接映射地址格式：标记 + Cache 行号 + 块内地址；全相联：标记 + 块内地址；组相联：标记 + 组号 + 块内地址。

典型考法：给主存容量、Cache 容量、块大小和相联度，求标记位、组号位、块内地址位；给命中率求平均访问时间；判断主存块映射到哪个 Cache 行/组。

易错点：块内地址位由块大小决定；组号位由组数决定，不是由行数直接决定；全相联没有行号/组号字段；题目中的 t_m 有时表示主存访问时间，有时表示未命中总代价，需按题干理解。

4. 指令格式、扩展操作码与寻址方式

课件出现方式：第 7 章讲操作码、地址码、扩展操作码、指令字长、数据存放、指令寻址和数据寻址。

必背结论：固定长度操作码若有 N 条指令，位数为 $\lceil \log_2 N \rceil$ 。有效地址：直接 $EA = A$ ，间接 $EA = (A)$ ，基址 $EA = (BR) + A$ ，变址 $EA = (IX) + A$ ，相对 $EA = (PC) + A$ ，寄存器间接 $EA = (R_i)$ 。

典型考法：求固定操作码位数；扩展操作码数量；PC 自动加后计算相对位移；按不同寻址方式求 EA 和操作数。

易错点：相对寻址用“取指后 PC”的值；形式地址位数决定直接寻址范围；间接寻址可能多一次访存；基址寄存器通常由系统给出，变址寄存器常由用户程序改变。

2.2 第二优先级：高频重点

- **计算机系统基本结构：**软硬件、系统层次结构、冯·诺依曼五大部件、现代计算机以存储器为中心、PC/MAR/MDR/IR/ACC/CU/ALU 职责。
- **运算速度指标：** $CPI = \sum CPI_i \cdot P_i$, $MIPS = f/CPI$ ，其中 f 用 MHz 计。
- **总线分类与性能：**片内总线、系统总线、通信总线；数据总线、地址总线、控制总线；总线宽度、总线带宽。
- **总线控制：**集中式判优包括链式查询、计数器定时查询、独立请求；总线通信包括同步、异步、半同步、分离式。
- **大端/小端与边界对齐：**大端低地址放高位字节；小端低地址放低位字节；边界对齐以数据长度为起始地址倍数。
- **存储层次：**缓存-主存解决速度，主存-辅存解决容量；SRAM 快且贵，DRAM 容量大但需要刷新。

2.3 第三优先级：可能考点

- Cache 替换策略：FIFO、LRU、随机；LRU 选近期最久未使用的块，硬件成本高于随机。
- Cache 写策略：写直达易保持一致但写流量大；写回减少写主存次数但需脏位。
- DRAM 刷新方式：集中刷新、分散刷新、异步刷新；异步刷新最常用。
- 多体并行存储器：高位交叉偏容量扩展，低位交叉偏带宽提升。
- 串行通信：奇偶校验、波特率、比特率、起始位/停止位带来的效率损失。

2.4 第四优先级：了解即可

- 软件分类、语言处理程序、固件概念。
- ROM 的细分类：MROM、PROM、EPROM、EEPROM、Flash。
- RISC 技术产生背景和自学部分的历史细节。
- ALU 快速进位链的硬件细节；若课程实验未细考，掌握并行加法器和进位链概念即可。

3 高频题型方法模板

题型 1：CPI、MIPS 与执行时间

识别特征：题干给主频、指令条数、各类指令比例和 CPI。

固定步骤：

1. 求平均 $CPI = \sum CPI_i P_i$ 。
2. 总时钟周期数 $= N \times CPI$ 。
3. 执行时间 $t = N \times CPI / f$ 。
4. $MIPS = f / CPI$ ，其中 f 用 MHz 计。

易错点：GHz 要换成 Hz 或 MHz；比例要化为小数；MIPS 不是 MFLOPS。

题型 2：总线带宽、波特率与比特率

识别特征：题干给总线宽度、频率、每周期传输次数；或给起始位、数据位、校验位、停止位和字符速率。

固定步骤：

1. 并行总线：带宽 $= \text{频率} \times \text{宽度} \div 8$ ，单位常写 MB/s。
2. 串行通信：每帧总位数 $= \text{起始位} + \text{数据位} + \text{校验位} + \text{停止位}$ 。

3. 波特率 = 每秒传输的总二进制位数；比特率 = 每秒有效数据位数。

易错点：总线宽度是 bit，要除以 8；校验位和停止位参与波特率但不属于有效数据比特率。

题型 3：主存容量与芯片扩展

识别特征：题干出现“用若干 $K \times b$ 芯片组成 $M \times W$ 存储器”。

固定步骤：

1. 字扩展倍数 = M/K ，位扩展倍数 = W/b 。
2. 芯片总数 = $(M/K) \times (W/b)$ 。
3. 片内地址线数 = $\log_2 K$ ，高位地址线译码为片选。
4. 同组芯片共享地址线、读写线、片选线，数据线分别接到不同位段。

易错点：字扩展管“有多少个单元”，位扩展管“每个单元多少位”。

题型 4：Cache 地址字段划分

识别特征：题干给主存容量、按字节/字编址、Cache 容量、块大小、相联度。

固定步骤：

1. 主存地址位数 $m = \log_2(\text{主存可编址单元数})$ 。
2. 块内地址位数 $b = \log_2(\text{块大小})$ 。
3. Cache 总行数 $C = \text{Cache 容量} / \text{块大小}$ 。
4. R 路组相联时，组数 $Q = C/R$ ，组号位 $q = \log_2 Q$ 。
5. 标记位 $s = m - q - b$ 。直接映射可看作 $R = 1$ ；全相联可看作 $q = 0$ 。

易错点：“4 路”不是组数，而是每组行数；块大小按字节还是字要看题干。

题型 5：补码转换与补码加减

识别特征：题干给字长，要求机器数、真值、加减结果或溢出。

固定步骤：

1. 写出 n 位补码范围，先判断是否可表示。
2. 正数补码等于原码；负数补码可用 $2^n + x$ 或“绝对值取反加一”。
3. 加减法统一成加法，减数先求负数补码。
4. 结果若超范围则溢出；也可用 $OF = C_f \oplus C_{max}$ 。

易错点：进位自然丢弃不代表无溢出；只有同号相加变异号才是一位符号位溢出。

题型 6: IEEE754 单精度

识别特征: 题干出现 float、单精度、32 位、十六进制浮点数。

固定步骤:

1. 转二进制并规格化成 $\pm 1.M \times 2^e$ 。
2. 符号位 S : 正 0 负 1。
3. 阶码 $E = e + 127$, 写成 8 位二进制。
4. 尾数字段存小数部分 M , 补足 23 位。
5. 合并 $S|E|M$, 必要时转十六进制。

易错点: 隐藏的 1 不写入尾数字段; 阶码用移码, 不是补码。

题型 7: 寻址方式与有效地址

识别特征: 题干给形式地址 A 、PC、BR、IX、寄存器或内存内容, 要求 EA 和操作数。

固定步骤:

1. 先判断寻址方式。
2. 写公式: 直接 $EA = A$, 间接 $EA = (A)$, 基址 $EA = (BR) + A$, 变址 $EA = (IX) + A$, 相对 $EA = (PC) + A$ 。
3. 若要求操作数, 再查 $M[EA]$ 或寄存器内容。
4. PC 相关题必须先确认 PC 是否已完成取指自增。

易错点: 相对位移常用补码; 按字节编址的指令长度会影响取指后 PC。

题型 8: DRAM 刷新与多体交叉

识别特征: 题干给矩阵行数、刷新周期、存取周期; 或给多体存储器体数、 T 和 τ 。

固定步骤:

1. 集中刷新死区 = 行数 $\times$ 单行刷新时间。
2. 异步刷新相邻两行间隔 = 最大刷新周期 $\div$ 行数。
3. n 体低位交叉连续读 n 个字的时间约为 $T + (n - 1)\tau$ 。
4. 带宽 = 总数据量 $\div$ 总时间。

易错点: 刷新按行进行, 不是按存储单元逐个刷新; 低位交叉强调流水化。

4 公式速记表

模块	公式/结论	使用场景
容量	$2^{\text{MAR 位数}} \times \text{MDR 位数}$	由 MAR/MDR 求主存容量
速度	$CPI = \sum CPI_i P_i$ $MIPS = f / CPI$	评价处理机性能
总线	$BW = f \times W / 8$	同步并行总线最大传输率
校验	偶校验位 $= B_n \oplus \dots \oplus B_1$; 奇校验再异或 1	串行通信/校验码
补码范围	n 位补码整数 $[-2^{n-1}, 2^{n-1} - 1]$	判断是否溢出或能否表示
补码运算	$[A - B]_{\text{补}} = [A]_{\text{补}} + [-B]_{\text{补}}$	加减法统一为加法
溢出	$OF = C_{\text{符号位}} \oplus C_{\text{最高数值位}}$	一位符号位补码加减
IEEE754	$x = (-1)^S (1.M) 2^{E-127}$	单精度浮点数
Cache 命中率	$h = N_c / (N_c + N_m)$	访存统计题
Cache 平均访问	$t_a = h t_c + (1 - h) t_m$	平均访存时间
Cache 效率	$e = t_c / t_a \times 100\%$	Cache 性能评价
直接映射	标记 + 行号 + 块内地址	Cache 字段划分
组相联	标记 + 组号 + 块内地址	R 路组相联字段划分
多体低位交叉	连续读 n 个字约 $T + (n - 1)\tau$	存储器带宽题
寻址	直接 $EA = A$; 间接 $EA = (A)$; 基址 $EA = (BR) + A$; 变址 $EA = (IX) + A$; 相对 $EA = (PC) + A$	指令系统计算
固定操作码	位数 $= \lceil \log_2 N \rceil$	指令数与操作码位数

5 易错点与避坑提醒

易错点	错误表现	正确做法
按字节编址/按字编址混淆	地址位数、容量差 8 倍或字长倍	先确定“可编址单位”，再算地址位。

KB、MB 单位混用	64KB 写成 64000B	计算机组成题通常用 $1K = 2^{10}$, $1M = 2^{20}$ 。
位扩展/字扩展颠倒	芯片片数正确但连接说明错误	位扩展连数据线, 字扩展连片选。
补码负数求错	只把符号位置 1 或忘记加一	负数补码按 $2^n + x$ 或取反加一。
溢出判断只看最高进位	有进位就判溢出	补码加减看符号或 $OF = C_f \oplus C_{max}$ 。
IEEE754 尾数写入隐藏 1	尾数字段多一位	规格化的 1 不存入, 只存小数部分。
移码当补码	阶码求成负数补码	单精度阶码 $E = e + 127$ 。
Cache 组数算错	把 4 路当成 4 组	组数 = Cache 行数/相联路数。
平均访存时间公式用错	未命中时仍加 Cache 时间两次或漏加主存	按题干定义 t_m ; 若 t_m 为主存访问时间, 常用 $t_a = ht_c + (1 - h)t_m$ 。
相对寻址 PC 取值错	用取指前 PC 算位移	多数题用“取出指令后 PC”的值。
小端存储方向错	低地址放高字节	小端: 低地址放低位字节; 大端: 低地址放高位字节。
串行通信效率错	把起始/停止/校验位算入有效比特	波特率算全帧, 比特率算有效数据位。

6 最后 3-7 天复习计划

7 天版

- Day 1: 过第 1 章和第 3 章, 背 PC/MAR/MDR/IR 职责、CPI/MIPS、总线带宽、判优和通信方式。
- Day 2: 过第 4 章主存部分, 专项练容量、按字节/字编址、大端小端、DRAM 刷新、芯片扩展。
- Day 3: 过第 4 章 Cache 部分, 专项练命中率、平均访问时间、地址字段、直接/全相联/组相联。
- Day 4: 过第 6 章数值表示, 专项练原反补移、定点范围、移位、补码加减和溢出。

- Day 5: 过第 6 章 IEEE754 和第 7 章指令系统, 专项练浮点表示、有效地址、相对位移和扩展操作码。
- Day 6: 做模拟卷一, 严格计时; 订正所有进制、单位、符号位错误。
- Day 7: 做模拟卷二, 整理最后速记清单; 只复盘错题, 不再大量开新题。

3 天版

- Day 1: 只抓必考核心: 补码/IEEE754、Cache、主存芯片扩展、寻址方式。
- Day 2: 完成一套模拟卷并订正, 按错因分成“概念错、公式错、单位错、进制错”。
- Day 3: 完成另一套模拟卷中的计算题和所有错题; 考前 30 分钟只看速记清单。

7 考前 30 分钟速记清单

- MAR 位数决定地址数; MDR 位数决定存储字长。
- 取指: $PC \rightarrow MAR \rightarrow M \rightarrow MDR \rightarrow IR$, 同时 $(PC) + 1 \rightarrow PC$ 。
- $CPI = \sum CPI_i P_i$, $MIPS = f/CPI$, f 用 MHz。
- 总线带宽 $= f \times W/8$ 。
- 偶校验: 校验位使 1 的总数为偶数; 奇校验相反。
- n 位无符号: $0 \sim 2^n - 1$; n 位补码: $-2^{n-1} \sim 2^{n-1} - 1$ 。
- 正数补码 = 原码; 负数补码 = 取反加一。
- 补码加减: 符号位一起算, 最高进位丢弃。
- 一位符号溢出: 同号相加结果异号; 或 $OF = C_f \oplus C_{max}$ 。
- 双符号位: 00/11 无溢出, 01 正溢出, 10 负溢出。
- IEEE754 单精度: $S|E|M = 1|8|23, E = e + 127$ 。
- 规格化: 二进制写成 $1.M \times 2^e$ 。
- Cache 命中率 $h = N_c / (N_c + N_m)$ 。
- 平均访存 $t_a = ht_c + (1 - h)t_m$ 。
- Cache 字段: 块内地址 = 块大小取 log; 组号 = 组数取 log; 标记 = 总地址位 - 组号 - 块内。
- 直接映射: 每个主存块只能到唯一 Cache 行。
- 全相联: 可到任意行, 命中率高、比较器多。
- 组相联: 组间直接, 组内全相联。
- 小端: 低地址放低位字节; 大端: 低地址放高位字节。
- DRAM 刷新按行; 异步刷新闻隔 = 刷新周期/行数。

- 低位交叉连续读 n 字：约 $T + (n - 1)\tau$ 。
- 直接寻址 $EA = A$ ；间接 $EA = (A)$ 。
- 基址 $EA = (BR) + A$ ；变址 $EA = (IX) + A$ ；相对 $EA = (PC) + A$ 。
- 相对寻址 PC 通常取“取指后 PC”。
- 固定操作码位数 = $\lceil \log_2 N \rceil$ 。
- RISC 常见特征：指令长度固定、load-/store 结构、寄存器多、流水线友好。

8 质量自检说明

本复习包在生成时按以下标准自检：已识别无原题样卷；模拟卷结构统一为 100 分；两套卷总分均为 100 分；每道题均附答案解析；计算题包含推导过程；两套卷考点错开；所有 PDF 均添加斜向浅灰水印；上传资料缺少第 2、5 章已在本讲义注明。