


TRABALHO Processador Neander
Pontuação: 10 pontos (vale 1/4 da nota do semestre)

Nome: Juliana Rodrigues de Vargas **matricula:** 00337553

Objetivo: projetar e descrever em VHDL o processador Neander, implementar 2 programas em sua memória e mostrar através de simulação lógica sem e com atraso o funcionamento.

Pontuação extra: programar na placa de prototipação o Neander e mostrar funcionando com os displays 7 segmentos.

PASSO 1: 3 pontos



Descrever o DATAPATH do processador Neander em VHDL em uma entidade apenas chamada de datapath_neander.

Cole aqui o código completo em VHDL do datapath

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
use IEEE.NUMERIC_STD.ALL;
use IEEE.std_logic_unsigned.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx leaf cells in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity datapath is
Port (clk, rst: in std_logic;
loadREM: in std_logic;
incPC: in std_logic;
loadRI: in std_logic;
sel: in std_logic;
loadAC: in std_logic;
loadNZ: in std_logic;
loadPC: in std_logic;
selULA: in std_logic_vector (2 downto 0);
menOut: in std_logic_vector (7 downto 0);
menAddress: out std_logic_vector(7 downto 0);
menInput: out std_logic_vector(7 downto 0);
instruct: out std_logic_vector(3 downto 0);
negFlag: out std_logic;
zeroFlag: out std_logic);
end datapath;
architecture Behavioral of datapath is
-- declarations
=====
=====
=====
-- signals
-- reg
signal ac: std_logic_vector (7 downto 0);
signal REMem: std_logic_vector (7 downto 0);
signal RI: std_logic_vector (3 downto 0);
signal PC: std_logic_vector (7 downto 0);

-- wires
signal ULAout: std_logic_vector (8 downto 0);
-- components
begin
-- instantiations
=====
=====
=====
-- (port maps)
-- Statements
=====
=====
=====
-- (combinational and sequential)
ULAout <= (('0' & ac) + ('0' & menOut)) when selULA = "000" else
((('0' & ac) and ('0' & menOut)) when selULA = "001" else
((('0' & ac) or ('0' & menOut)) when selULA = "010" else
('0' & (not(ac))) when selULA = "011" else
('0' & menOut) when selULA = "100" else
ULAout when selUla = "111";
-- + 000
-- and 001
-- or 010
-- not x 011
-- y 100
menAddress <= REMem;
menInput <= ac;
instruct <= RI;
process(clk, rst)
begin
if rst = '1' then
ac <= "00000000";
PC <= "00000000";
elsif clk'event and clk='1' then
-- PC
if loadPC = '1' then

PC <= menOut;
elsif incPC = '1' then
PC <= PC + 1;
end if;
-- REMem
if loadREM = '1' then
case sel is
when '0' =>
REMem <= PC;
when '1' =>
REMem <= menOut;
when others =>
REMem <= REMem;
end case;
end if;
-- RI
if loadRI = '1' then
RI <= menOut(7 downto 4);
end if;
-- Acumulador
if loadAC = '1' then
ac <= ULAout(7 downto 0);
end if;
--NZ
if loadNZ = '1' then
negFlag <= ULAout(7) ;
if ULAout(7 downto 0) = "00000000" then
zeroFlag <= '1';
else
zeroFlag <= '0';
end if;
end if;
end if;
end process;
end Behavioral;

Qual componente FPGA escolheste para a síntese? _____

Quantos registradores tem o datapath do Neander? 38

Quantas operações diferentes tem a ULA? 5

A área do DATAPATH em # LUTs: 27 e #ffps: _____

PASSO 2: 3 pontos

Descrever a parte de controle do Neander em VHDL como uma máquina de estados usando 2 PROCESS, um process(clk, rst) e outro process(estado, entradas).

Dada as tabelas com as instruções do Neander por estado da máquina de estados

tempo	STA	LDA	ADD	OR	AND	NOT
t0	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM
t1	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC
t2	carga RI	carga RI	carga RI	carga RI	carga RI	carga RI
t3	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	UAL(NOT), carga AC, carga NZ, goto t0
t4	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	
t5	sel=1, carga REM	sel=1, carga REM	sel=1, carga REM	sel=1, carga REM	sel=1, carga REM	
t6	carga RDM	Read	Read	Read	Read	
t7	Write, goto t0	UAL(Y), carga AC, carga NZ, goto t0	UAL(ADD), carga AC, carga NZ, goto t0	UAL(OR), carga AC, carga NZ, goto t0	UAL(AND), carga AC, carga NZ, goto t0	

tempo	JMP	JN, N=1	JN, N=0	JZ, Z=1	JZ, Z=0	NOP	HLT
t0	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM
t1	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC
t2	carga RI	carga RI	carga RI	carga RI	carga RI	carga RI	carga RI
t3	sel=0, carga REM	sel=0, carga REM	incrementa PC, goto t0	sel=0, carga REM	incrementa PC, goto t0	goto t0	Halt
t4	Read	Read		Read			
t5	carga PC, goto t0	carga PC, goto t0		carga PC, goto t0			
t6							
t7							

Cole aqui o VHDL da parte de controle usando FSM com dois process.

<i>library IEEE;</i>
<i>use IEEE.STD_LOGIC_1164.ALL;</i>
<i>-- Uncomment the following library declaration if using</i>
<i>-- arithmetic functions with Signed or Unsigned values</i>
<i>use IEEE.NUMERIC_STD.ALL;</i>
<i>-- Uncomment the following library declaration if instantiating</i>
<i>-- any Xilinx leaf cells in this code.</i>
<i>--library UNISIM;</i>
<i>--use UNISIM.VComponents.all;</i>
<i>entity control is</i>
<i> Port (clk: in std_logic;</i>
<i> instruction: in std_logic_vector(3 downto 0);</i>
<i> negFlag, zeroFlag: in std_logic;</i>
<i> loadREM: out std_logic;</i>
<i> incPC: out std_logic;</i>
<i> loadRI: out std_logic;</i>
<i> sel: out std_logic;</i>
<i> loadAC: out std_logic;</i>
<i> loadNZ: out std_logic;</i>
<i> loadPC: out std_logic;</i>

write:	out std_logic;
read:	out std_logic;
selULA:	out std_logic_vector (2 downto 0));
end control;	
architecture Behavioral of control is	
TYPE state IS (t0, t1, t2, t3, t4, t5, t6, t7);	
signal states: state;	
signal next_state: state;	
constant ins_STA : std_logic_vector (3 downto 0) := "0001"; -- 1	
constant ins_LDA : std_logic_vector (3 downto 0) := "0010"; -- 2	
constant ins_ADD : std_logic_vector (3 downto 0) := "0011"; -- 3	
constant ins_OR : std_logic_vector (3 downto 0) := "0100"; -- 4	
constant ins_AND : std_logic_vector (3 downto 0) := "0101"; -- 5	
constant ins_NOT : std_logic_vector (3 downto 0) := "0110"; -- 6	
constant ins_JMP : std_logic_vector (3 downto 0) := "1000"; -- 8	
constant ins_JN : std_logic_vector (3 downto 0) := "1001"; -- 9	
constant ins_JZ : std_logic_vector (3 downto 0) := "1010"; -- a	
constant ins_NOP : std_logic_vector (3 downto 0) := "0000"; -- 0	
constant ins_HLT : std_logic_vector (3 downto 0) := "1111"; -- f	
-- + 000	
-- and 001	
-- or 010	
-- not x 011	
-- y 100	
begin	
process(clk, rst)	
begin	
if (rst = '1') then	
states <= t0;	
elsif clk'event and clk='1' then	
states <= next_state;	
end if;	
end process;	
process(states, instruction)	

<i>begin</i>
<i>case states is</i>
<i>when t0 =></i>
<i>loadREM <= '1';</i>
<i>incPC <= '0';</i>
<i>loadRI <= '0';</i>
<i>sel <= '0';</i>
<i>loadAC <= '0';</i>
<i>loadNZ <= '0';</i>
<i>loadPC <= '0';</i>
<i>selULA <= "111";</i>
<i>read <= '0';</i>
<i>write <= '0';</i>
<i>next_state <= t1;</i>
<i>when t1 =></i>
<i>loadREM <= '0';</i>
<i>incPC <= '1';</i>
<i>loadRI <= '0';</i>
<i>sel <= '0';</i>
<i>loadAC <= '0';</i>
<i>loadNZ <= '0';</i>
<i>loadPC <= '0';</i>
<i>selULA <= "111";</i>
<i>read <= '1';</i>
<i>write <= '0';</i>
<i>next_state <= t2;</i>
<i>when t2 =></i>
<i>loadREM <= '0';</i>
<i>incPC <= '0';</i>
<i>loadRI <= '1';</i>
<i>sel <= '0';</i>
<i>loadAC <= '0';</i>
<i>loadNZ <= '0';</i>
<i>loadPC <= '0';</i>
<i>selULA <= "111";</i>
<i>read <= '0';</i>
<i>write <= '0';</i>
<i>next_state <= t3;</i>
<i>when t3 =></i>

<i>case instruction is</i>
<i>when ins_NOT =></i>
<i>loadREM <= '0';</i>
<i>incPC <= '0';</i>
<i>loadRI <= '0';</i>
<i>sel <= '0';</i>
<i>loadAC <= '1';</i>
<i>loadNZ <= '1';</i>
<i>loadPC <= '0';</i>
<i>selULA <= "011";</i>
<i>read <= '0';</i>
<i>write <= '0';</i>
<i>next_state <= t0;</i>
<i>when ins_STA ins_LDA ins_ADD ins_OR ins_AND ins_JMP =></i>
<i>loadREM <= '1';</i>
<i>incPC <= '0';</i>
<i>loadRI <= '0';</i>
<i>sel <= '0';</i>
<i>loadAC <= '0';</i>
<i>loadNZ <= '0';</i>
<i>loadPC <= '0';</i>
<i>selULA <= "111";</i>
<i>read <= '0';</i>
<i>write <= '0';</i>
<i>next_state <= t4;</i>
<i>when ins_JN =></i>
<i>if (negFlag = '1') then</i>
<i>loadREM <= '1';</i>
<i>incPC <= '0';</i>
<i>loadRI <= '0';</i>
<i>sel <= '0';</i>
<i>loadAC <= '0';</i>
<i>loadNZ <= '0';</i>
<i>loadPC <= '0';</i>
<i>selULA <= "111";</i>
<i>read <= '0';</i>
<i>write <= '0';</i>
<i>next_state <= t4;</i>
<i>elsif (negFlag = '0') then</i>
<i>loadREM <= '0';</i>
<i>incPC <= '1';</i>
<i>loadRI <= '0';</i>

<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>next_state</i> <= <i>t0</i> ;
<i>end if</i> ;
<i>when ins JZ =></i>
<i>if</i> (<i>zeroFlag</i> = '1') <i>then</i>
<i>loadREM</i> <= '1';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>next_state</i> <= <i>t4</i> ;
<i>elsif</i> (<i>zeroFlag</i> = '0') <i>then</i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '1';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>next_state</i> <= <i>t0</i> ;
<i>end if</i> ;
<i>when ins NOP =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';

<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>next_state</i> <= <i>t0</i> ;
<i>when ins_HLT =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>next_state</i> <= <i>t3</i> ;
<i>when others =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>next_state</i> <= <i>t0</i> ;
<i>end case</i> ;
<i>when t4 =></i>
<i>case instruction is</i>
<i>when ins_STA ins_LDA ins_ADD ins_OR ins_AND =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '1';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';

<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '1';
<i>write</i> <= '0';
<i>when ins JMP =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '1';
<i>write</i> <= '0';
<i>when ins JN =></i>
<i>if negFlag</i> = '1' then
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '1';
<i>write</i> <= '0';
<i>end if;</i>
<i>when ins JZ =></i>
<i>if zeroFlag</i> = '1' then
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '1';

<i>write</i> <= '0';
<i>end if;</i>
<i>when others =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>end case;</i>
<i>next_state</i> <= <i>t5</i> ;
<i>when t5 =></i>
<i>case instruction is</i>
<i>when ins_STA ins_LDA ins_ADD ins_OR ins_AND =></i>
<i>loadREM</i> <= '1';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '1';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>next_state</i> <= <i>t6</i> ;
<i>when ins_JMP =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '1';
<i>selULA</i> <= "111";
<i>read</i> <= '0';

<i>write</i> <= '0';
<i>next_state</i> <= <i>t0</i> ;
<i>when ins_JN =></i>
<i>if negFlag</i> = '1' <i>then</i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '1';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>next_state</i> <= <i>t0</i> ;
<i>end if</i> ;
<i>when ins_JZ =></i>
<i>if zeroFlag</i> = '1' <i>then</i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '1';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>next_state</i> <= <i>t0</i> ;
<i>end if</i> ;
<i>when others =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';

<i>write</i> <= '0';
<i>next_state</i> <= t0;
<i>end case;</i>
<i>when t6 =></i>
<i>case instruction is</i>
<i>when ins_LDA ins_ADD ins_OR ins_AND =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '1';
<i>write</i> <= '0';
<i>when others =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>end case;</i>
<i>next_state</i> <= t7;
<i>when t7 =></i>
<i>case instruction is</i>
<i>when ins_STA =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '0';
<i>loadNZ</i> <= '0';
<i>loadPC</i> <= '0';

<i>selULA</i> <= "111";
<i>read</i> <= '0';
<i>write</i> <= '1';
<i>when ins LDA =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '1';
<i>loadNZ</i> <= '1';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "100";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>when ins ADD =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '1';
<i>loadNZ</i> <= '1';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "000";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>when ins OR =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '1';
<i>loadNZ</i> <= '1';
<i>loadPC</i> <= '0';
<i>selULA</i> <= "010";
<i>read</i> <= '0';
<i>write</i> <= '0';
<i>when ins AND =></i>
<i>loadREM</i> <= '0';
<i>incPC</i> <= '0';
<i>loadRI</i> <= '0';
<i>sel</i> <= '0';
<i>loadAC</i> <= '1';

<i>loadNZ <= '1';</i>
<i>loadPC <= '0';</i>
<i>selULA <= "001";</i>
<i>read <= '0';</i>
<i>write <= '0';</i>
<i>when others =></i>
<i>loadREM <= '0';</i>
<i>incPC <= '0';</i>
<i>loadRI <= '0';</i>
<i>sel <= '0';</i>
<i>loadAC <= '0';</i>
<i>loadNZ <= '0';</i>
<i>loadPC <= '0';</i>
<i>selULA <= "111";</i>
<i>read <= '0';</i>
<i>write <= '0';</i>
<i>end case;</i>
<i>next_state <= t0;</i>
<i>end case;</i>
<i>end process;</i>
<i>end Behavioral;</i>

PASSO 3: 1 ponto

Descrever o programa em Assembly do Neander que realize a multiplicação de dois números inteiros positivos de 8 bits por soma sucessiva e colocar no arquivo .COE na memória BRAM.

Inserir aqui o programa em Assembly com explicação.

LDA 252
NOT
STA 252
ADD 251
STA 252
LDA 255
STA 254
LDA 253
JZ 29
ADD 252
STA 253

LDA 254	
ADD 255	
STA 254	
JMP 13	
LDA 251	
STA 252	
LDA 254	
JZ 46	
LDA 255	
NOT	
ADD 251	
ADD 254	
STA 254	
HLT	
////////////////////////////////////	
//explicacao	
////////////////////////////////////	
endereco variavel	
255	variavel B, que sera somada consigo mesma ate se obter a multiplicação
254	onde fica guardada cada nova soma parcial, ao final sera o resultado
253	variavel A, que será decrementada a cada soma sucessiva de B, até chegar em zero e o programa parar
252	valor -1, para decrementar A
251	valor 1, para reiniciar a variavel ao final do programa

```
//explicacao
```

endereco	variavel
----------	----------

254	onde fica guardada cada nova soma parcial, ao final sera o resultado
-----	--

252	valor -1, para decrementar A
-----	------------------------------

Inserir aqui o .coe

[illegible]

PASSO 4: 3 pontos


Simular sem atraso o Neander com o programa teste a ser feito pelo aluno e depois que testado e funcionando, simular com o programa do passo 3. Depois de tudo funcionando, simular também com atraso.

Lembrem-se que deve ser feito um testbench para a simulação.

Colar aqui o programa teste e simulações (.JPG)

LDA 100
ADD 101
STA 102
LDA 103
NOT
ADD 104
ADD 102
JZ 19
LDA 104
JMP 21
LDA 105
HLT
////////////////////////////////////
//explicacao
////////////////////////////////////
testa se A(end 100) + B (end 101) é igual a c (102) fazendo a soma de c com - (a+b)
se for igual, ac recebe 2, se não, ac recebe 1


Simulação do programa TESTE sem atraso:



Simulação do programa TESTE com atraso:

Colar aqui as simulações do programa do passo 3:

Simulação do programa PASSO 3 sem atraso:



Simulação do programa PASSO 3 com atraso:

Dados do Neander completo:


A área do CONTROL em # LUTs: 19 e #ffps: _____ e # BRAM _____

Name	Slice LUTs (8000)	Slice Registers (16000)	Block RAM Tile (20)	Bonded IOB (112)	BUFGCTRL (32)
▼ N neander	46	54	0.5	2	1
control_neander (control)	19	16	0	0	0
datapath_neander (datapath)	27	38	0	0	0
> mem (mem_neander)	0	0	0.5	0	0

(Síntese feita com versão do Vivado diferente da versão da simulação, mas com mesma descrição)

Quantos ciclos de relógio foram necessários para a execução do programa de multiplicação no Neander? 597 ciclos = # instrucoes x # cc por instrucao

Qual frequência de operação o Neander atingiu? Ciclo de clk de 200pc
Como tu fizeste o teste para saber que ele não consegue rodar mais rápido que essa frequência? Simulando com diferentes frequências até que mesmo a descrição correta não funcionasse. Por exemplo 100pc faz o Neander não funcionar:



PONTO EXTRA:

Link para video mostrando o funcionamento da placa de prototipação.

