UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMATICA Trabalho 1 - Sistemas Digitais

Prof. Fernanda Kastensmidt


TRABALHO Processador Neander Pontuação: 10 pontos (vale 1/4 da nota do semestre)

Nome: <u>Juliana Rodrigues de Vargas</u> matricula: 00337553

Objetivo: projetar e descrever em VHDL o processador Neander, implementar 2 programas em sua memória e mostrar através de simulação lógica sem e com atraso o funcionamento.

Pontução extra: programar na placa de prototipação o Neander e mostrar funcionando com os displays 7 segmentos.

PASSO 1: 3 pontos



Descrever o DATAPATH do processador Neander em VHDL em uma entidade apenas chamada de datapath neander.

Cole aqui o código completo em VHDL do datapath

library IEEE;	
use IEEE.STD LOGIC 1164.ALL;	
Uncomment the following library declaration if using	
arithmetic functions with Signed or Unsigned values	
use IEEE.NUMERIC STD.ALL;	
use IEEE.std logic unsigned.ALL;	
, , , , , , , , , , , , , , , , , , ,	
Uncomment the following library declaration if instantiating	
any Xilinx leaf cells in this code.	
library UNISIM;	
use UNISIM.VComponents.all;	
•	
entity datapath is	
Port (clk, rst: in std_logic;	
loadREM: in std_logic;	
incPC: in std_logic;	
loadRI: in std_logic;	
sel: in std_logic;	
loadAC: in std_logic;	
loadNZ: in std_logic;	
loadPC: in std_logic;	
selULA: in std_logic_vector (2 downto 0);	
menOut: in std_logic_vector (7 downto 0);	
menAddress:out std_logic_vector(7 downto 0);	
menInput: out std_logic_vector(7 downto 0);	
instruct: out std_logic_vector(3 downto 0);	
negFlag: out std_logic;	
zeroFlag: out std_logic);	
end datapath;	
architecture Behavioral of datapath is	
 	declarations
_======================================	:=====
	:=====
signals	
reg signal ac: std_logic_vector (7 downto 0);	
signal REMem: std_logic_vector (7 downto 0);	
signal RI: std logic vector (3 downto 0);	
signal PC: std_logic_vector (7 downto 0);	
Signal I C. Sta_logic_vector (7 downto 0),	

```
-- wires
                 std logic vector (8 downto 0);
 signal ULAout:
- components
begin
                                                          instantiations
______
- (port maps)
                                                            Statements

    (combinational and sequential)

 ULAout \leq (('0' & ac) + ('0' & menOut)) when selULA = "000" else
       (('0' \& ac) and ('0' \& menOut)) when selULA = "001" else
       (('0' \& ac) or ('0' \& menOut)) when selULA = "010" else
                              when selULA = "011" else
       ('0' & (not(ac)))
       ('0' & menOut)
                               when selULA = "100" else
       ULAout
                             when selUla = "111";
 -- + 000
 -- and 001
 -- or 010
 -- not x 011
       100
 -- y
 menAddress <= REMem;
 menInput <= ac;
 instruct <= RI;
 process(clk, rst)
 begin
    if rst = '1' then
      ac <= "00000000";
      PC <= "00000000";
    elsif clk'event and clk='1' then
      -- PC
      if loadPC = '1' then
```

```
PC <= menOut;
       elsif incPC = '1' then
         PC \le PC + 1;
       end if;
       -- REMem
       if loadREM = '1' then
         case sel is
            when '0' =>
              REMem <= PC;
            when '1' =>
              REMem <= menOut;
            when others =>
              REMem <= REMem;
          end case;
       end if;
       -- RI
       if loadRI = '1' then
        RI \le menOut(7 downto 4);
       end if:
       -- Acumulador
       if loadAC = '1' then
         ac <= ULAout(7 downto 0);</pre>
       end if;
       --NZ
       if loadNZ = '1' then
         negFlag <= ULAout(7);</pre>
         if ULAout(7 downto 0) = "00000000" then
           zeroFlag <= '1';
         else
          zeroFlag <= '0';
         end if;
       end if;
    end if;
  end process;
end Behavioral;
```

Qual componente FPGA escolheste para a síntese?	
Quantos registradores tem o datapath do Neander? 38 Quantas operações diferentes tem a ULA? 5	
A área do DATAPTH em # LUTs: 27 e #ffps:	

PASSO 2: 3 pontos

Descrever a parte de controle do Neander em VHDL como uma maquina de estados usando 2 PROCESS, um process(clk, rst) e outro process(estado, entradas).

Dada as tabelas com as instruções do Neander por estado da máquina de estrados

tempo	STA	LDA	ADD	OR	AND	NOT
t0	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM
t1	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC
t2	carga RI	carga RI	carga RI	carga RI	carga RI	carga RI
t3	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	UAL(NOT), carga AC, carga NZ, goto t0
t4	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	
t5	sel=1, carga REM	sel=1, carga REM	sel=1, carga REM	sel=1, carga REM	sel=1, carga REM	
t6	carga RDM	Read	Read	Read	Read	
t7	Write, goto t0	UAL(Y), carga AC, carga NZ, goto t0	UAL(ADD), carga AC, carga NZ, goto t0	UAL(OR), carga AC, carga NZ, goto t0	UAL(AND, carga AC, carga NZ, goto t0	

tempo	JMP	JN, N=1	JN, N=0	JZ, Z=1	JZ, Z=0	NOP	HLT
t0	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM
t1	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC
t2	carga RI	carga RI	carga RI	carga RI	carga RI	carga RI	carga RI
t3	sel=0, carga REM	sel=0, carga REM	incrementa PC, goto t0	sel=0, carga REM	incrementa PC, goto t0	goto t0	Halt
t4	Read	Read		Read			
t5	carga PC, goto t0	carga PC, goto t0		carga PC, goto t0			
t6							
t7							

Cole aqui o VHDL da parte de controle usando FSM com dois process.

library IEEE;	
use IEEE.STD_LOGIC_1164.ALL;	
Uncomment the following library declaration if using	
arithmetic functions with Signed or Unsigned values	
use IEEE.NUMERIC_STD.ALL;	
Uncomment the following library declaration if instantiating	
any Xilinx leaf cells in this code.	
library UNISIM;	
use UNISIM.VComponents.all;	
entity control is	
Port (clk, rst: in std_logic;	
instruction: in std_logic_vector(3 downto 0);	
negFlag, zeroFlag: in std_logic;	
loadREM: out std_logic;	
incPC: out std_logic;	
loadRI: out std_logic;	
sel: out std_logic;	
loadAC: out std_logic;	
loadNZ: out std_logic;	
loadPC: out std_logic;	

	out std_logic;
read:	out std_logic;
selULA:	out std_logic_vector (2 downto 0));
end control;	
	avioral of control is
	t0, t1, t2, t3, t4, t5, t6, t7);
signal states: s	tate;
signal next_sta	te: state;
constant ins Si	TA : std logic vector (3 downto 0) := "0001"; 1
	DA : std_logic_vector (3 downto 0) := "0010"; 2
	DD : std logic vector (3 downto 0) := "0011"; 3
	R : std logic vector (3 downto 0) := "0100"; 4
	ND : std_logic_vector (3 downto 0) := "0101"; 5
	OT : std_logic_vector (3 downto 0) := "0110"; 6
	1P : std logic vector (3 downto 0) := "1000"; 8
	: std_logic_vector (3 downto 0) := "1001"; 9
	' : std_logic_vector (3 downto 0) := "1010"; a
constant ins_No	OP : std_logic_vector (3 downto 0) := "0000"; 0
constant ins_H	LT : std_logic_vector (3 downto 0) := "1111"; f
+ 000	
and 001	
or 010	
not x 011	
y 100	
pegin	
process(clk, rst	-)
begin	•
if (rst = '1') t	then
states <=	
elsif clk'ever	nt and clk='1' then
states <=	next_state;
end if;	

```
begin
  case states is
    when t0 =>
         loadREM <= '1';
         incPC <= '0';
         loadR1 <= '0';
         sel <= '0';
         loadAC <= '0';
         loadNZ <= '0';
         loadPC <= '0';
         selULA <= "111";
         read <= '0';
         write <= '0';
         next state <= t1;</pre>
    when t1 =>
         loadREM <= '0';
         incPC <= '1';
         loadRI <= '0';
         sel <= '0';
         loadAC <= '0';
         loadNZ <= '0';
         loadPC <= '0';
         selULA <= "111";
         read <= '1';
         write <= '0';
         next state <= t2;
    when t2 =>
         loadREM <= '0';
         incPC <= '0';
         loadRI <= '1';
         sel <= '0':
         loadAC <= '0';
         loadNZ <= '0';
         loadPC <= '0';
         selULA <= "111";
         read <= '0';
         write <= 0':
         next state <= t3;
    when t3 =>
```

```
case instruction is
  when ins NOT =>
    loadREM <= '0';
    incPC <= '0';
    loadRI <= '0';
    sel <= '0';
    loadAC  <= '1';
    loadNZ <= '1';
    loadPC <= '0';
    selULA <= "011";
    read <= '0';
    write <= '0';
    next_state <= t0;
  when ins STA | ins LDA | ins ADD | ins OR | ins AND | ins JMP =>
    loadREM <= '1';
    incPC <= '0';
    loadRI <= '0';
    sel <= '0';
    loadAC <= '0';
    loadNZ <= '0';
    loadPC <= '0':
    selULA <= "111";
    read <= '0';
    write <= '0';
    next state <= t4;
  when ins JN =>
    if (negFlag = '1') then
       loadREM <= '1';
      incPC <= '0';
      loadRI <= '0';
      sel <= '0';
       loadAC <= '0';
       loadNZ <= '0':
       loadPC <= '0';
       selULA <= "111";
       read <= '0';
       write <= '0';
       next state <= t4;
    elsif (negFlag = '0') then
       loadREM <= '0';
       incPC <= '1';
       loadRI <= '0';
```

```
sel <= '0':
    loadAC <= '0';
    loadNZ <= '0';
    loadPC <= '0';
    selULA <= "111";
    read <= '0';
    write <= '0';
   next state <= t0;
  end if;
when ins |Z =>
  if (zeroFlag = '1') then
    loadREM <= '1';
    incPC <= '0';
    loadRI <= '0';
    sel <= '0';
    loadAC <= '0';
    loadNZ <= '0';
    loadPC <= '0';
    selULA <= "111";
    read <= '0';
    write <= '0':
    next state <= t4;
  elsif (zeroFlag = '0') then
    loadREM <= '0';
    incPC <= '1';
    loadRI <= '0';
    sel <= '0';
    loadAC <= '0';
    loadNZ <= '0';
    loadPC <= '0';
    se|ULA <= "111";
    read <= '0';
    write <= '0':
    next state <= t0;
  end if:
when ins NOP =>
  loadREM <= '0';
  incPC <= '0';
  loadRI <= '0':
  sel <= '0';
  loadAC <= '0';
  loadNZ <= '0';
```

```
loadPC <= '0';
      selULA <= "111";
      read <= '0';
      write <= '0';
      next state <= t0;
    when ins HLT =>
      loadREM <= '0';
      incPC <= '0';
      loadRI <= '0';
      sel <= '0';
      loadAC <= '0';
      loadNZ <= '0';
      loadPC <= '0';
      selULA <= "111";
      read <= '0';
      write <= '0';
      next state <= t3;
    when others =>
      loadREM <= '0':
      incPC <= '0';
      loadRI <= '0';
      sel <= '0';
      loadAC <= '0';
      loadNZ <= '0';
      loadPC <= '0';
      se/ULA <= "111";
      read <= '0';
      write <= '0';
      next state <= t0;
  end case;
when t4 =>
  case instruction is
    when ins STA | ins LDA | ins ADD | ins OR | ins AND =>
      loadREM <= '0':
      incPC <= '1';
      loadRI <= '0';
      sel <= '0';
```

```
loadAC <= '0';
  loadNZ <= '0';
  loadPC <= '0';
  selULA <= "111";
  read <= '1';
  write <= '0';
when ins JMP =>
  loadREM <= '0';
  incPC <= '0';
  loadRI <= '0';
  sel <= '0';
  loadAC <= '0';
  loadNZ <= '0':
  loadPC <= '0';
  selULA <= "111";
  read <= '1';
  write <= '0';
when ins JN =>
  if negFlag = '1' then
     loadREM <= '0';
    incPC <= '0';
     loadRI <= '0';
    sel <= '0';
    loadAC <= '0';
    loadNZ <= '0';
     loadPC <= '0';
    selULA <= "111";
    read <= '1';
     write <= '0';
  end if;
when ins |Z =>
  if zeroFlag = '1' then
     loadREM <= '0';
    incPC <= '0';
    loadRI <= '0';
    sel <= '0';
     loadAC <= '0';
     loadNZ <= '0';
     loadPC <= '0';
     selULA <= "111";
     read <= '1';
```

```
write <= '0';
       end if;
    when others =>
         loadREM <= '0';
         incPC <= '0';
         loadRI <= '0':
         sel <= '0';
         loadAC <= '0';
         loadNZ <= '0';
         loadPC <= '0';
         selULA <= "111";
         read \langle = '0';
         write <= '0';
  end case;
  next state <= t5;
when t5 =>
  case instruction is
    when ins STA | ins LDA | ins ADD | ins OR | ins AND =>
      loadREM <= '1';
      incPC <= '0';
      loadRI <= '0';
      sel <= '1';
      loadAC <= '0';
      loadNZ <= '0';
      loadPC <= '0';
      selULA <= "111";
      read <= '0';
      write <= '0';
      next state <= t6;
     when ins IMP =>
       loadREM <= '0';
      incPC <= '0';
      loadR1 <= '0';
      sel <= '0';
      loadAC <= '0';
      loadNZ <= '0':
      loadPC <= '1';
      selULA <= "111";
      read <= '0';
```

```
write <= '0';
   next state <= t0;
when ins JN =>
  if negFlag = '1' then
     loadREM <= '0';
     incPC <= '0';
     loadRI <= '0';
     sel <= '0';
     loadAC <= '0';
     loadNZ <= '0';
     loadPC <= '1';
     selULA <= "111";
     read <= '0';
     write <= '0';
     next state <= t0;
   end if;
when ins |Z =>
  if zeroFlag = '1' then
     loadREM <= '0';
     incPC <= '0';
     loadRI <= '0':
     sel <= '0';
     loadAC <= '0';
     loadNZ <= '0';
     loadPC <= '1';
     selULA <= "111";
     read <= '0';
     write <= '0';
    next state <= t0;
   end if:
when others =>
   loadREM <= '0':
  incPC <= '0';
  loadR1 <= '0';
  sel <= '0';
  loadA\overline{C} <= '0';
  loadNZ <= '0';
  loadPC <= '0';
  selULA <= "111";
  read <= '0';
```

```
write <= '0';
       next state <= t0;
  end case;
when t6 =>
  case instruction is
    when ins LDA | ins ADD | ins OR | ins AND =>
      loadREM <= '0';
      incPC <= '0';
      loadRI <= '0';
      sel <= '0';
      loadAC <= '0';
      loadNZ <= '0';
      loadPC <= '0';
       selULA <= "111";
      read <= '1';
       write <= '0';
    when others =>
      loadREM <= '0':
      incPC <= '0';
      loadRI <= '0';
      sel <= '0';
      loadAC <= '0';
      loadNZ <= '0';
      loadPC <= '0';
      se/ULA <= "111";
      read <= '0';
       write <= '0';
  end case;
  next state <= t7;
when t7 =>
  case instruction is
    when ins STA =>
      loadREM <= '0';
      incPC <= '0';
      loadR1 <= '0';
       sel <= '0':
      loadAC <= '0';
      loadNZ <= '0';
      loadPC <= '0';
```

```
se/ULA <= "111":
  read <= '0';
  write <= '1';
when ins LDA =>
 loadREM <= '0';
  incPC <= '0';
 loadR1 <= '0';
  sel <= '0';
  loadAC <= '1';
  loadNZ <= '1';
  loadPC <= '0';
  selULA <= "100";
  read <= '0';
  write <= '0';
when ins ADD =>
  loadREM <= '0';
  incPC <= '0';
  loadRI <= '0';
  sel <= '0';
  loadAC <= '1';
  loadNZ <= '1';
  loadPC <= '0';
  selULA <= "000";
  read <= '0';
  write <= '0':
when ins OR =>
  loadREM <= '0';
  incPC <= '0';
  loadRI <= '0';
  sel <= '0';
  loadAC <= '1';
  loadNZ <= '1';
  loadPC <= '0':
  selULA <= "010";
  read <= '0':
  write <= '0';
when ins AND =>
 loadREM <= '0':
  incPC <= '0':
  loadRI <= '0';
  sel <= '0';
  loadAC <= '1';
```

loadNZ <= '1';	
loadPC <= '0';	
selULA <= "001";	
read <= '0';	
write <= '0';	
when others =>	
loadREM <= '0';	
incPC <= '0';	
loadRI <= '0';	
sel <= '0';	
loadAC <= '0';	
loadNZ <= '0';	
loadPC <= '0';	
selULA <= "111";	
read <= '0';	
write <= '0';	
end case;	
next_state <= t0;	
end case;	
end process;	
end Behavioral;	

PASSO 3: 1 ponto

Descrever o programa em Assembly do Neander que realize a multiplicação de dois números inteiros positivos de 8 bits por soma sucessiva e colocar no arquivo .COE na memória BRAM.

Inserir aqui o programa em Assembly com explicação.

DA 252	
ОТ	
TA 252	
DD 251	
TA 252	
DA 255	
TA 254	
DA 253	
DD 252	
TA 253	

LDA 254	
ADD 255	
STA 254	
JMP 13	
LDA 251	
STA 252	
LDA 254	
JZ 46	
LDA 255	
NOT	
ADD 251	
ADD 254	
STA 254	
HLT	
///////////////////////////////////////	
//explicacao	
///////////////////////////////////////	
endereco va	riavel
255	variavel B, que sera somada consigo mesma ate se obter a multiplicação
254	onde fica guardada cada nova soma parcial, ao final sera o resultado
253	variavel A, que será decrementada a cada soma sucessiva de B, até chegar em zero e o programa parar
252	valor -1, para decrementar A
251	valor 1, para reiniciar a variavel ao final do programa

Inserir aqui o .coe


Simular sem atraso o Neander com o programa teste a ser feito pelo aluno e depois que testado e funcionando, simular com o programa do passo 3. Depois de tudo funcionando, simular também com atraso.

Lembrem-se que deve ser feito um testbench para a simulação.

Colar aqui o programa teste e simulações (.JPG)

LDA 100
ADD 101
STA 102
LDA 103
NOT
ADD 104
ADD 102
JZ 19
LDA 104
JMP 21
LDA 105
HLT
///////////////////////////////////////
//explicacao
///////////////////////////////////////
testa se A(end 100) + B (end 101) é igual a c (102) fazendo a soma de c com - $(a+b)$
se for igual, ac recebe 2, se não, ac recebe 1


Simulação do programa TESTE sem atraso:



Simulação do programa TESTE com atraso:

Colar aqui as simulações do programa do passo 3:

Simulação do programa PASSO 3 sem atraso:



Simulação do programa PASSO 3 com atraso:


A área do CONTROL em # LUTs: 19 e #ffps: _____ e # BRAM

Name ^1	Slice LUTs (8000)	Slice Registers (16000)	Block RAM Tile (20)	Bonded IOB (112)	BUFGCTRL (32)
N neander	46	54	0.5	2	1
control_neander (control)	19	16	0	0	0
datapath_neander (datapath)	27	38	0	0	0
> I mem (mem_neander)	0	0	0.5	0	0

(Síntese feita com versão do Vivado diferente da versão da simulação, mas com mesma descrição)

Quantos ciclos de relógio foram necessários para a execução do programa de multiplicação no Neander? 597 ciclos = # instrucoes x # cc por instrucao

Qual frequência de operação o Neander atingiu? Ciclo de clk de 200pc Como tu fizeste o teste para saber que ele não consegue rodar mais rápido que essa frequência? Simulando com diferentes frequências até que mesmo a descrição correta não funcionasse. Por exemplo 100pc faz o Neander não funcionar:



PONTO EXTRA:

Link para video mostrando o funcionamento da placa de prototipação.