
TDLA30-5: arquitetura 9090
gargalo: LUT
TDLA30-10: arquitetura 4545
gargalo: LUT
TDLA30-75: arquitetura 606
gargalo: DSP (BRAM em <22,12>, <24,12>)
TDLA30-300: arquitetura 152 sistólica
gargalo: DSP (BRAM em <22,12>, <24,12>)
TDLC300-100: arquitetura 455
gargalo: DSP (BRAM em <22,12>, <24,12>)
TDLB100-400: arquitetura 114 sistólica
gargalo: DSP
<30,14>: não cabe na XCU50
Maior ocupação da XCU50 [%]
0
0,05
0,1
0,3
1
3
não atinge
Pior perda de SNR, circuito 16 × 16 [dB]
<22,12> RND_ZERO/WRAP
<24,12> RND_ZERO/WRAP
<26,12> RND_ZERO/WRAP
<28,14> RND_ZERO/WRAP
<30,14> TRN/SAT