UNIVERSIDAD NACIONAL DE COLOMBIA
FACULTAD DE INGENIERÍA
PROYECTO ANALIZADOR TRIFÁSICO IoT

Analizador Trifásico IoT

Arquitectura de hardware, protección de entrada y cadena de medida

Nota de aplicación

AN-ATI-001 · Rev. 0.1

Documento	Nota de aplicación técnica
Versión	0.1 (borrador)
Fecha	Octubre de 2026
Autor	Equipo del proyecto Analizador Trifásico IoT
Institución	Universidad Nacional de Colombia
Referencia	Arquitectura V2 del proyecto (07/10/2026)
Alcance	Hardware; no incluye firmware ni ensayos

Documento de trabajo académico. Describe la arquitectura de hardware y las decisiones de diseño del instrumento. Los puntos que aún no están definidos se reúnen en la Sección 8.

Resumen

Este documento presenta la arquitectura de hardware del **Analizador Trifásico IoT**, un instrumento académico para la medición de variables eléctricas en redes trifásicas de baja tensión. La nota se organiza alrededor de la **arquitectura V2 del proyecto (07/10/2026)**, adoptada como diseño vigente.

Se describen la entrada trifásica y su protección, el acondicionamiento analógico, el AFE metrológico RN8302B, el aislamiento digital con ISO7741, el módulo ESP32-S3-WROOM-1-N4, la arquitectura de alimentación con respaldo de supercapacitores y las interfaces RS-485, Wi-Fi HaLow, microSD y USB-C. Se identifican además los puntos técnicos que deben resolverse antes de fabricar la PCB; se reúnen en una sola sección para no interrumpir la descripción del diseño.

Palabras clave: medición trifásica; RN8302B; ESP32-S3; ISO7741; Wi-Fi HaLow; RS-485; supercapacitor; medición de energía.

Alcance. Esta nota documenta hardware. No especifica firmware, calibración metrológica, ensayos de conformidad ni el procedimiento de instalación; esos temas se mencionan solo cuando condicionan una decisión de hardware.

Índice

Resumen I

1. Introducción 1

1.1. Propósito y alcance . . . 1
1.2. Organización del documento . . . 1
1.3. Convenciones y nomenclatura . . . 1

2. Descripción del sistema 2

2.1. Diagrama de bloques . . . 2
2.2. Principio de operación . . . 2
2.3. Requisitos de referencia . . . 3

3. Entrada trifásica y protección 3

3.1. Topología y conexionado . . . 3
3.2. Componentes de entrada . . . 4
3.3. Distribución de las fases . . . 4
3.4. Observaciones de protección . . . 4

4. Acondicionamiento analógico y AFE 5

4.1. Canales de tensión . . . 5
4.2. Canales de corriente . . . 5
4.3. AFE metrológico RN8302B . . . 5
4.4. Filtrado y disposición . . . 5

5. Aislamiento galvánico 6

5.1. ISO7741 y señales aisladas . . . 6
5.2. Dominios de alimentación y referencia . . . 6
5.3. Integridad de la señal y layout . . . 7

6. Procesamiento y periféricos 7

6.1. ESP32-S3-WROOM-1-N4 . . . 7
6.2. RS-485 . . . 7
6.3. Wi-Fi HaLow . . . 7
6.4. Memoria microSD . . . 7
6.5. USB-C y programación . . . 7
6.6. Mapa de interfaces . . . 8

7. Arquitectura de alimentación **8**

7.1. Rieles y fuentes 8

7.2. Respaldo Last Gasp 9

7.3. Presupuesto de corriente 9

7.4. Árbol de potencia 10

7.5. Integridad de potencia y térmica 10

8. Aspectos por desarrollar **10**

8.1. Criterios de medida y calibración 10

8.2. Integridad del aislamiento 11

8.3. Protección y EMC 11

8.4. Alimentación y térmica 11

8.5. Procesamiento y periféricos 11

8.6. Revisión normativa 11

8.7. Resumen de acciones 12

9. Conclusiones **12**

Referencias **12**

Índice de figuras

1. Diagrama de bloques del Analizador Trifásico IoT. Las líneas azules representan señales y las verdes, distribución de energía. 2
2. Cadena de entrada y protección, dibujada como esquema eléctrico. Cada fase pasa por su fusible F1–F3 (2 A) y su varistor RV1–RV3 deriva a la referencia GND; el neutro llega directo a la etapa de medida. El arco sobre un cruce indica que los conductores no se conectan. . . 4
3. Esquema del aislamiento SPI. El ISO7741 separa tres señales de ida y una de retorno; la barrera se materializa con las tierras GND1 y GND2 separadas. 6
4. Árbol de potencia. PS1 alimenta el respaldo y el buck digital a través del limitador de carga; PS2 alimenta el dominio de medida. Las corrientes corresponden al presupuesto de la Tabla 8. La línea discontinua entre el banco y el buck indica la ruta de descarga del *Last Gasp*. . . . 10

Índice de cuadros

1. Abreviaturas usadas en el documento. 1
2. Requisitos de producto relevantes para el hardware. 3
3. Componentes de la etapa de entrada y protección. 4
4. Componentes principales de la cadena de medida. 5
5. Señales que cruzan la barrera de aislamiento. 6
6. Mapa de interfaces del ESP32-S3-WROOM. 8
7. Rieles de alimentación y fuentes. 8
8. Presupuesto de corriente del riel de 3.3 V. 9
9. Acciones pendientes antes de fabricar la PCB. 12

1 Introducción

1.1 Propósito y alcance

El propósito de esta nota es documentar, con nivel de detalle de diseño, cómo está construido el hardware del Analizador Trifásico IoT y por qué. El documento se dirige a las personas que revisarán, replicarán o continuarán el diseño; por eso cada afirmación sobre componentes se apoya en los datasheets del fabricante y en la arquitectura de referencia del proyecto.

La nota se limita a los bloques que definen la arquitectura vigente. No es un manual de usuario, no describe firmware y no presenta resultados de ensayos. Los criterios de selección, las interfaces y las decisiones de protección se explican en el cuerpo del documento; los puntos que aún no están definidos se reúnen en la Sección 8 para no interrumpir la descripción del diseño.

1.2 Organización del documento

La nota sigue el recorrido de la señal y de la energía por el instrumento:

- La Sección 2 presenta la arquitectura general, el principio de operación y los requisitos de producto que condicionan el hardware.
- La Sección 3 describe la entrada trifásica, los fusibles, los varistores y la distribución de las fases.
- La Sección 4 detalla los divisores de tensión, las entradas de corriente y el AFE metrológico RN8302B.
- La Sección 5 explica la barrera galvánica y el enlace SPI aislado.
- La Sección 6 cubre el ESP32-S3 y las interfaces RS-485, Wi-Fi HaLow, microSD y USB-C.
- La Sección 7 describe los rieles, el respaldo de supercapacitores y el presupuesto de corriente.
- La Sección 8 reúne los aspectos que deben completarse antes de fabricar la PCB.

1.3 Convenciones y nomenclatura

Alcance de la revisión. Revisión 0.1, borrador técnico. Describe la arquitectura de hardware y las decisiones tomadas; el prototipo no se ha fabricado. Los valores que dependen de una selección posterior se tratan en la Sección 8.

Convenciones. Las tensiones son eficaces salvo que se indique otra cosa. Las corrientes son de continua o de pico según el contexto. “3P4W” designa una red de tres fases y neutro; “3P3W”, una red de tres fases sin neutro.

Tabla 1: Abreviaturas usadas en el documento.

Término	Significado
AFE	*Analog front end*; cadena de acondicionamiento y conversión analógica.
CT	Transformador de corriente (*current transformer*).
MOV	Varistor de óxido metálico (*metal-oxide varistor*).
SPI	*Serial Peripheral Interface*.
GPIO	*General-purpose input/output*.
UART	*Universal asynchronous receiver-transmitter*.
SDIO	*Secure Digital Input/Output*.
JTAG	*Joint Test Action Group*; interfaz de programación y depuración.
BOM	*Bill of materials*; lista de materiales.
Last Gasp	Operación de respaldo para cerrar el registro de forma ordenada tras un corte de red.

2 Descripción del sistema

2.1 Diagrama de bloques

La Figura 1 presenta el diagrama de bloques del instrumento, con los bloques, las interfaces y los rangos de operación del diseño. Las líneas azules representan señales; las verdes, distribución de energía.




Figura 1: Diagrama de bloques del Analizador Trifásico IoT. Las líneas azules representan señales y las verdes, distribución de energía.

2.2 Principio de operación

La cadena de medida comienza en la bornera de entrada U4, donde se conectan L1, L2, L3 y N. Cada fase pasa por un fusible y un varistor antes de llegar a las etapas de potencia y de medida. En la etapa de medida, las tensiones se atenúan con divisores resistivos y las corrientes entran por cuatro conectores para transformadores de corriente. El RN8302B convierte y procesa las señales; el ISO7741 aísla el bus SPI que las lleva al ESP32-S3. El microcontrolador agrega la energía, sella la hora, escribe en la microSD y atiende las comunicaciones RS-485 y Wi-Fi HaLow.

La alimentación se deriva de `Phase_1` y `N`. La fuente PS1 (HLK-10M05) entrega 5 V y carga dos supercapacitores de 30 F en serie; el buck U3 (AP63203WU-7) genera el riel digital de 3.3 V. La fuente PS2

(HLK-5M03B) genera el riel auxiliar de 3.3 V para el dominio de medida. El respaldo de supercapacitores permite el cierre ordenado del registro tras un corte de red (*Last Gasp*).

2.3 Requisitos de referencia

La Tabla 2 resume los requisitos de producto que condicionan el hardware [1]. La última columna indica cómo los cubre el diseño actual o qué falta para cubrirlos. No se presentan como resultados de ensayo.

Tabla 2: Requisitos de producto relevantes para el hardware.

ID	Requisito	Cobertura en el diseño
F-01	Medición de V, I, P, Q, S, PF y frecuencia, por fase y total, en 3P4W y 3P3W.	AFE RN8302B y firmware; el hardware cubre 3P4W. El conexionado 3P3W debe verificarse.
F-03	Error $\leq 2\,\%$ en energía activa (clase 2), de 5 %a 120 %de I_n.	Objetivo de exactitud; requiere calibración.
F-04	90–264 V por canal de tensión, 50/60 Hz, 1,2 U_n permanente.	Parcial; verificar divisores, bornera y fusibles para 440 V entre fases.
F-05	0,05–100 A por fase con TC de núcleo partido de 333 mV.	Parcial; modelo de TC por definir.
F-06	Alimentación auxiliar de 85–264 VCA, independiente de la red medida.	Parcial; PS1 y PS2 se alimentan de `Phase_1/N`.
F-07	Modbus RTU esclavo por RS-485, 9,6–115,2 kbps; Wi-Fi HaLow con MQTT/TLS.	RS-485 implementado; integración de HaLow por completar.
F-08	Registro en microSD de al menos 90 días a 15 minutos, CSV con verificación de integridad.	microSD implementada; registro a cargo del firmware.
F-09	Al menos 5 s de operación tras un corte, con cierre ordenado.	Supercapacitores dimensionados; falta ensayo.
NF-02	Aislamiento de 2,5 kVCA entre medida y comunicación/USB.	ISO7741DWR de 5 kVrms; revisar separación de tierras (Sección 5).
NF-03	Inmunidad IEC 61000-4-2 nivel 3, 4-4 nivel 3, 4-5 nivel 4 y 4-6 nivel 3; emisión EN 55011 clase B.	Requiere ensayo y layout definitivo.
NF-10	Categoría de medida III, 300 V; IEC 61010-1.	Requiere revisión normativa.

3 Entrada trifásica y protección

3.1 Topología y conexionado

La entrada se realiza por **U4**, una bornera de cuatro vías de 5 mm (JXTCONN C50126V-4P0G56) [15]. Las cuatro vías corresponden a L1, L2, L3 y N. Cada fase pasa por un fusible de 2 A (F1–F3, JDT Fuse JFC2410-0200TS, formato 2410, *time-lag*) [16]. El neutro llega directo a la red `N`. Después de los fusibles, cada fase tiene un varistor MOV-14D471K (RV1–RV3) conectado a la referencia de protección `GND`. Las fases protegidas salen como `Phase_1`, `Phase_2`, `Phase_3` y `N` hacia las etapas de potencia y de medida. La Figura 2 dibuja la etapa como esquema eléctrico: los fusibles y los varistores aparecen como componentes, no como bloques, y las uniones se trazan como cables; el arco sobre un cruce indica que los conductores no se conectan.




Figura 2: Cadena de entrada y protección, dibujada como esquema eléctrico. Cada fase pasa por su fusible F1–F3 (2 A) y su varistor RV1–RV3 deriva a la referencia `GND`; el neutro llega directo a la etapa de medida. El arco sobre un cruce indica que los conductores no se conectan.

3.2 Componentes de entrada

Tabla 3: Componentes de la etapa de entrada y protección.

Desig.	Componente	Valor / referencia	Función y destino
U4	Bornera de 4 vías, 5 mm	C50126V-4P0G56, 18 A, 250 V	Entrada L1/L2/L3/N; alimenta F1–F3 y `N`.
F1–F3	Fusible 2410, *time-lag*	JFC2410-0200TS, 2 A	Protección de cada fase; salida `Phase_1/2/3`.
RV1–RV3	Varistor de óxido metálico, 14 mm	MOV-14D471K, 470 V	Supresión de transitorios fase–`GND`.
U101–U104	Conector de 3 pines	HX PJ-320A-3P DIP	Entrada de los cuatro canales de corriente.

3.3 Distribución de las fases

Las tres fases protegidas y el neutro se distribuyen con los nombres `Phase_1`, `Phase_2`, `Phase_3` y `N`. La etapa de medida recibe las cuatro señales; la etapa de potencia toma únicamente `Phase_1` y `N`. En consecuencia:

- La medición de tensión recibe las tres fases y el neutro.
- La alimentación se toma de una sola fase (`Phase_1`) y del neutro, a través de las ferritas FB1 y FB2.
- El neutro no lleva fusible; esta decisión debe revisarse junto con la coordinación de protecciones.

3.4 Observaciones de protección

- **Tensión de la bornera.** La ficha del proveedor de U4 indica 250 V. El requisito de producto contempla 440 V entre fases en 3P3W; la tensión nominal de la bornera queda por debajo. Debe verificarse y, si aplica, seleccionar una bornera de mayor tensión.
- **Tensión de los fusibles.** Los fusibles 2410 se especifican típicamente para 250 VCA. En 3P4W cada fusible ve la tensión fase–neutro; en 3P3W ve la tensión entre fases. La coordinación debe hacerse para el caso más exigente.
- **Coordinación fusible–varistor–fuente.** El fabricante del HLK-5M03 recomienda un fusible de 1 A/250 VCA para la fuente; el diseño usa 2 A. La selección debe justificarse con la corriente de entrada, la

corriente de irrupción y la capacidad de la fuente.
- **Referencia de protección.** RV1–RV3 van de fase a `GND`. La unión de `GND` con la tierra de protección (PE) y el comportamiento ante una falla de fase a tierra deben definirse antes de fabricar.

4 Acondicionamiento analógico y AFE

4.1 Canales de tensión

El frontal de medida tiene tres canales diferenciales de tensión. La red de atenuación está formada por resistencias de precisión de 165 kΩ (R1–R6, R9–R14 y R17–R22) y resistencias de 1 kΩ (R7, R8, R15, R16, R23 y R24), con capacitores de 33 nF (C2, C10, C12, C13, C14 y C15) para el filtrado. Cada fase usa seis resistencias de 165 kΩ y dos de 1 kΩ.

El rango de entrada de los ADC de tensión se fija en **800 mVpp**. El divisor se dimensiona para que la tensión máxima de fase produzca ese rango en la entrada del AFE.

4.2 Canales de corriente

Hay cuatro canales diferenciales de corriente: tres fases y neutro. Cada canal entra por un conector de tres pines HX PJ-320A-3P DIP (U101–U104) y pasa por una red RC formada por resistencias de 1 kΩ (R101–R108) y capacitores de 33 nF (C101–C108). El rango de entrada es de **50 mVpp a 400 mVpp** y el punto nominal de operación es de ≈ 150 mVpp. El rango es adaptativo y el punto de operación depende del transformador de corriente seleccionado.

El diseño prevé un TC de núcleo partido con salida de 333 mV y un rango de 0,05 A a 100 A.

4.3 AFE metrológico RN8302B

El AFE es el **RENERGY RN8302B** (U2). Integra tres canales de tensión y cuatro de corriente, y calcula internamente tensión, corriente, potencia activa, reactiva y aparente, factor de potencia y distorsión armónica. El microcontrolador no realiza la metrología; lee los registros del RN8302B por SPI.

El reloj de metrología es un cristal dedicado **X101** (`049ss2-8.192f12dzlal`) de **8,192 MHz**, con dos capacitores de carga de 15 pF (C1 y C11). El desacople del AFE comprende cuatro capacitores de 100 nF, dos de 10 μF y uno de 1 μF, que corresponden a C4, C6, C8 y C9; C5 y C7; y C3, respectivamente.

Tabla 4: Componentes principales de la cadena de medida.

Sub-bloque	Componentes	Función
Divisores de tensión	R1–R6, R9–R14, R17–R22 (165 kΩ); R7, R8, R15, R16, R23, R24 (1 kΩ); C2, C10, C12–C15 (33 nF)	Atenuación y filtrado de las tres fases.
Entradas de corriente	U101–U104 (HX PJ-320A-3P DIP); R101–R108 (1 kΩ); C101–C108 (33 nF)	Conector y filtro RC de cada canal de corriente.
AFE	U2 (RN8302B); X101 (8,192 MHz); C1, C11 (15 pF); C3–C9 (desacople)	Conversión, cálculo metrológico y reloj.
Aislamiento	U1 (ISO7741DWR); R25, R26 (10 kΩ)	Enlace SPI aislado; pull-ups de EN1/EN2.

4.4 Filtrado y disposición

Las redes RC de entrada atenúan el ruido de alta frecuencia antes del AFE. Los capacitores de desacople se ubican junto a los pines de alimentación del circuito integrado y las pistas diferenciales se trazan simétricas y cortas para conservar la simetría entre canales.

5 Aislamiento galvánico

5.1 ISO7741 y señales aisladas

El aislamiento entre el dominio de medida y el dominio digital se realiza con **U1**, un ISO7741DWR de cuatro canales. El ISO7741 tiene tres canales en un sentido y uno en sentido inverso, lo que coincide con un bus SPI: SCLK, SCS y SDI van del microcontrolador al AFE, y SDIO regresa del AFE al microcontrolador.




Figura 3: Esquema del aislamiento SPI. El ISO7741 separa tres señales de ida y una de retorno; la barrera se materializa con las tierras GND1 y GND2 separadas.

Tabla 5: Señales que cruzan la barrera de aislamiento.

Señal	Pin ISO7741	Nombre en el AFE	Dirección	Función
SCLK	5 (INC)	SCLK_MCU	MCU → AFE	Reloj SPI.
SCS	4 (INB)	SCS_MCU	MCU → AFE	Selección de chip.
SDI	6 (IND)	SDI_MCU	MCU → AFE	Datos MOSI.
SDIO	3 (INA)	SDIO_MCU	AFE → MCU	Datos MISO.

Capacidad de canales. El ISO7741 aísla cuatro señales. Si más adelante se agregan dos GPIO de control del AFE, será necesario un segundo aislador o un dispositivo de más canales.

5.2 Dominios de alimentación y referencia

El lado 1 del ISO7741 se alimenta con `DVCC_3v3` (pin 1) y el lado 2 con `AVCC_3v3` (pin 16). Las tierras correspondientes son GND1 (pines 2 y 8) y GND2 (pines 9 y 15). Para que la barrera sea efectiva, GND1 y GND2 deben ser referencias distintas: la medida usa `AGND` y el dominio digital `GND_DIG`. Las dos referencias solo pueden unirse en un punto definido si el diseño lo exige, y esa unión debe reflejarse en el layout.

El ISO7741DWR está especificado para 5000 Vrms de aislamiento en el paquete DW-16 [5]. El requisito del producto es 2,5 kVCA [1]; el margen del componente es suficiente, pero la separación real depende de las referencias, del *creepage* y del *clearance* en la PCB.

5.3 Integridad de la señal y layout

El enlace SPI se traza con pistas cortas y simétricas, y el retorno de corriente se mantiene próximo a cada señal. La separación entre la barrera y los planos de cobre se verifica en el layout, junto con el tratamiento de los pines EN1/EN2.

6 Procesamiento y periféricos

6.1 ESP32-S3-WROOM-1-N4

El procesamiento se realiza con el módulo **ESP32-S3-WROOM-1-N4** (U5), que integra el SoC ESP32-S3 y 4 MB de flash. El módulo concentra el bus SPI aislado del AFE, la UART de RS-485, la interfaz del módulo Wi-Fi HaLow, el bus SPI de la microSD y el puerto USB-C de programación y monitorización.

Al módulo lo acompañan U6 (RS-485), U7 (microSD) y J401 (USB-C), además de los capacitores de desacople, las resistencias de pull-up y las protecciones de ESD que requiere cada interfaz.

6.2 RS-485

La interfaz Modbus RTU se implementa con el módulo aislado **VISOM RSM3485PCT** (U6). El módulo integra aislamiento de señal y de alimentación, y convierte los niveles lógicos del ESP32-S3 a niveles diferenciales RS-485. La interfaz usa UART (TX/RX) más una GPIO de control y consume 90 mA sobre el riel de 3.3 V.

6.3 Wi-Fi HaLow

El enlace inalámbrico usa el módulo **Quectel FGH100M** (Morse Micro MM6108), con interfaces de 6 SDIO, 4 SPI, 2 UART y 2 GPIO, y un consumo estimado de 350 mA. El módulo se integra siguiendo el diseño de referencia del fabricante, con su propia alimentación y el conexionado de sus interfaces.

6.4 Memoria microSD

La tarjeta microSD se conecta mediante el conector **tf-card-9p** (U7). La interfaz es SPI de cuatro hilos y el consumo estimado es de 200 mA. El conector y la tarjeta permiten el registro local de 90 días a intervalos de 15 minutos, con verificación de integridad a cargo del firmware.

6.5 USB-C y programación

El conector **J401** (`CON_USB_TYPEC_16P`) se usa para programación y monitorización por USB, en el camino USB-C → JTAG del ESP32-S3. El puerto requiere protecciones ESD y resistencias de terminación si se expone fuera del gabinete.

6.6 Mapa de interfaces

Tabla 6: Mapa de interfaces del ESP32-S3-WROOM.

Interfaz	Uso	Destino
SPI (4 hilos)	Datos y control	RN8302B, a través del ISO7741
UART (TX/RX) + 1 GPIO	Modbus RTU	VISOM RSM3485PCT
6 SDIO / 4 SPI / 2 UART / 2 GPIO	Enlace de radio	Quectel FGH100M
SPI (4 hilos)	Tarjeta de memoria	microSD `tf-card-9p`
USB (D+/D−)	Programación y monitor	Conector USB-C J401

Asignación de canales. El bus SPI del AFE ocupa cuatro señales; si se implementan los dos GPIO de control previstos, requieren un segundo aislador (Sección 5).

7 Arquitectura de alimentación

7.1 Rieles y fuentes

La alimentación se deriva de `Phase_1` y `N`. La fuente principal **PS1** (Hi-Link HLK-10M05) entrega 5 V a 2 A y alimenta, a través del limitador de carga, el respaldo de supercapacitores y el buck digital. La fuente auxiliar **PS2** (Hi-Link HLK-5M03B) entrega 3.3 V para el dominio de medida. El buck **U3** (AP63203WU-7) genera el riel digital de 3.3 V a partir de los 5 V.

Tabla 7: Rieles de alimentación y fuentes.

Riel	Fuente	Especificación y destino
5 V	PS1: HLK-10M05	5 V / 2 A, 10 W. Alimenta la entrada del SY6280AAC.
5 V limitado	SY6280AAC	Interruptor de distribución con límite de corriente programable. Su salida carga el banco C16/C17 y alimenta la entrada de U3.
AVCC_3v3	PS2: HLK-5M03B	3.3 V, 5 W (1,5 A máximo). Dominio de medida: RN8302B, ISO7741 y acondicionamiento.
DVCC_3v3	U3: AP63203WU-7	3.3 V / 2 A. Dominio digital: ESP32-S3, RS-485, microSD y FGH100M.
Respaldo	C16, C17: 2×30 F	Dos supercapacitores de 2,7 V en serie; 15 F equivalentes a 5 V.

Limitador de carga. La rama de carga del banco de supercapacitores incorpora un **Silergy SY6280AAC**, un interruptor de distribución de 5,5 V y 2 A en SOT-23-5 con límite de corriente programable [17]. El dispositivo se coloca entre el riel de 5 V de PS1 y el banco de C16/C17, de modo que la corriente de carga no solicite a PS1 más de lo que puede entregar. El límite se programa con una resistencia R_{SET} entre el pin ISET (pin 3) y GND:

$$I_{\mathrm{lim}}\,[\mathrm{A}] = \frac{6800}{R_{\mathrm{SET}}\,[\Omega]}. \tag{1}$$

Para un límite inicial de 1 A, $R_{\mathrm{SET}} = 6{,}8\,\mathrm{k}\Omega$; para 2 A, $R_{\mathrm{SET}} = 3{,}4\,\mathrm{k}\Omega$. El valor definitivo debe elegirse con el presupuesto de PS1 y la corriente de irrupción admisible. El SY6280AAC también incorpora protección de sobrecorriente, cortocircuito, sobretemperatura y bloqueo inverso (sin diodo de cuerpo), lo que evita que el banco se descargue hacia PS1 cuando el interruptor está apagado.

Ruta de descarga. La descarga del banco hacia el buck durante el *Last Gasp* debe definirse explícitamente: el bloqueo inverso del interruptor impide usar la misma rama de carga como camino de descarga. La red de D1/D2 debe verificar esa función y, si es necesario, se agrega una ruta de descarga independiente.

7.2 Respaldo Last Gasp

Los supercapacitores C16 y C17 son dos **HP-2R7-J306VYJ23** de 30 F y 2,7 V. Al conectarlos en serie, la capacidad equivalente es:

$$C_{\text{eq}} = \frac{C_1 C_2}{C_1 + C_2} = \frac{30 \times 30}{30 + 30} = 15 \text{ F}. \tag{2}$$

A 5 V, la energía almacenada es:

$$E = \tfrac{1}{2} C_{\text{eq}} V^2 = \tfrac{1}{2}(15)(5)^2 = 187{,}5 \text{ J}. \tag{3}$$

El respaldo declarado es de **3,2 W durante 9 s**, es decir, 28,8 J. Esa cifra representa alrededor del 15 %de la energía almacenada, por lo que el dimensionamiento es conservador. La autonomía real depende de la tensión mínima de entrada del buck, de la eficiencia y del consumo durante el cierre del archivo.

Con el límite de carga del SY6280AAC, el tiempo teórico para llevar el banco de 0 V a 5 V es $t = C_{\text{eq}} \Delta V / I_{\text{lim}}$. Para 1 A, $t = 15 \times 5/1 = 75$ s; para 2 A, 37,5 s. Son cotas idealizadas: la corriente decae al final de la carga y el buck consume parte de la corriente disponible.

El banco incluye resistencias de limitación y balanceo: R27 y R28 (3,9 Ω, 2 W) en serie, R29 y R30 (1 kΩ) de balanceo, y los diodos Schottky D1 y D2 (MS2A40LWS). La topología de carga y descarga se revisa junto con el layout, antes de fabricar.

7.3 Presupuesto de corriente

Tabla 8: Presupuesto de corriente del riel de 3.3 V.

Carga	Consumo (mA)
ESP32-S3-WROOM	500
Quectel FGH100M (Wi-Fi HaLow)	350
microSD	200
VISOM RSM3485PCT (RS-485)	90
RN8302B	10
Total	**1 150**
Capacidad del buck AP63203WU-7	2 000
Margen	**850 (42,5 %)**

Nota. El RN8302B se alimenta de `AVCC_3v3` (PS2), no de `DVCC_3v3`. Por tanto, el consumo del `DVCC_3v3` es de 1 140 mA y el del `AVCC_3v3` incluye el AFE y el acondicionamiento. El total combinado de 1 150 mA es una cota conservadora para el buck. La asignación por riel debe confirmarse con el consumo medido de cada periférico.

7.4 Árbol de potencia




Figura 4: Árbol de potencia. PS1 alimenta el respaldo y el buck digital a través del limitador de carga; PS2 alimenta el dominio de medida. Las corrientes corresponden al presupuesto de la Tabla 8. La línea discontinua entre el banco y el buck indica la ruta de descarga del *Last Gasp*.

7.5 Integridad de potencia y térmica

La corriente de irrupción, la disipación del buck y de R27/R28 durante la carga, el tiempo real de respaldo y la temperatura de los supercapacitores y del módulo RS-485 se calculan antes de fabricar. El orden de arranque entre PS1, PS2 y el buck también debe definirse para evitar corrientes inversas durante el encendido y el corte de red.

8 Aspectos por desarrollar

La arquitectura descrita está definida a nivel de bloques, componentes e interfaces. Antes de fabricar la PCB y cerrar la lista de materiales quedan los puntos que se enumeran a continuación. Se reúnen en esta sección para que el cuerpo de la nota describa el diseño y no su proceso de revisión.

8.1 Criterios de medida y calibración

- Definir el modelo de transformador de corriente (núcleo partido, salida de 333 mV) y su rango de operación.
- Completar la relación de los divisores de tensión, la tensión máxima por canal y la potencia disipada en las resistencias de atenuación.
- Definir la frecuencia de corte de los filtros RC, la simetría de las pistas diferenciales, la ubicación de los capacitores de desacople y el plano de referencia del AFE.
- Establecer el procedimiento de calibración de ganancia y fase contra un patrón, y la verificación de deriva

para la clase 2.

8.2 Integridad del aislamiento

- Asignar referencias separadas `AGND` y `GND_DIG` a GND1 y GND2 del ISO7741, y decidir si se unen en un punto y en cuál.
- Verificar el *creepage*, el *clearance* y la separación entre la barrera y los planos de cobre en el layout.
- Definir la longitud máxima del bus SPI, el retorno de corriente, la simetría de las pistas y el tratamiento de los pines EN1/EN2.
- Decidir si se implementan los dos GPIO de control del AFE; requieren un segundo aislador o un dispositivo de más canales.

8.3 Protección y EMC

- Verificar la tensión nominal de la bornera U4 y de los fusibles F1–F3 (250 V) frente a 440 V entre fases en 3P3W.
- Justificar el fusible de 2 A frente a la recomendación de 1 A/250 VCA del fabricante del HLK-5M03.
- Definir el neutro sin fusible, la coordinación de protecciones, la energía absorbida por los MOV y el poder de corte de los fusibles.
- Definir la unión de `GND` con la tierra de protección (PE) y el comportamiento ante una falla de fase a tierra.
- Agregar filtros de modo común y protecciones ESD en el conector USB-C; verificar la inmunidad y las emisiones contra IEC 61000-4-2/4/5/6 y EN 55011 clase B.

8.4 Alimentación y térmica

- Definir R_{SET} del SY6280AAC y la ruta de descarga del banco hacia el buck durante el *Last Gasp*; verificar la red de D1/D2.
- Calcular la corriente de irrupción, la disipación del buck y de R27/R28 durante la carga, el tiempo real de respaldo y la temperatura de los supercapacitores y del módulo RS-485.
- Definir el orden de arranque entre PS1, PS2 y el buck.
- Confirmar la asignación de consumo por riel entre `DVCC_3v3` y `AVCC_3v3`.

8.5 Procesamiento y periféricos

- Integrar el módulo FGH100M y su alimentación, y conectar sus interfaces de 6 SDIO, 4 SPI, 2 UART y 2 GPIO.
- Completar los capacitores de desacople, las resistencias de pull-up y las protecciones ESD de U5, U6, U7 y J401.
- Generar la lista de materiales definitiva y el layout de la PCB.

8.6 Revisión normativa

No se ha realizado la revisión de cumplimiento. Los requisitos de referencia citan IEC 62053-21, IEC 61010-1, IEC 61000-4-30, IEC 61000-4-2/4/5/6 y EN 55011. La categoría de medida III, el grado de protección IP y la temperatura de operación deben confirmarse con el gabinete y el montaje final.

8.7 Resumen de acciones

Tabla 9: Acciones pendientes antes de fabricar la PCB.

#	Tema	Acción	Prioridad
1	Referencias del ISO7741	Separar `AGND` y `GND_DIG`; definir su unión y verificar la separación en el layout.	Alta
2	Canales del AFE	Decidir si se agregan los dos GPIO de control y prever un segundo aislador.	Alta
3	Tensión de entrada	Verificar U4 y F1–F3 para 440 V entre fases en 3P3W.	Alta
4	Coordinación de protecciones	Justificar el fusible de 2 A, calcular la energía de los MOV y el poder de corte.	Media
5	Medida de corriente	Seleccionar el TC y definir el punto de operación.	Alta
6	Divisores y filtros	Completar la relación de los divisores, la potencia disipada y la frecuencia de corte.	Alta
7	Calibración	Definir el procedimiento de ganancia y fase y la verificación de deriva.	Alta
8	Respaldo Last Gasp	Definir R_{SET}, la ruta de descarga y verificar D1/D2.	Alta
9	Térmica	Calcular la disipación de U3 y R27/R28, y la temperatura del banco y del RS-485.	Media
10	Wi-Fi HaLow	Integrar el FGH100M y su alimentación.	Alta
11	Periféricos	Completar desacoples, pull-ups y ESD de U5, U6, U7 y J401.	Alta
12	EMC y normativa	Verificar IEC 61000-4-2/4/5/6, EN 55011, IEC 61010-1 y la categoría de medida III.	Alta

9 Conclusiones

El Analizador Trifásico IoT tiene una arquitectura coherente para un medidor trifásico de gestión: entrada protegida, acondicionamiento analógico dedicado, AFE RN8302B, aislamiento digital, ESP32-S3 y un conjunto de interfaces adecuado para RS-485, Wi-Fi HaLow y registro local. La alimentación con respaldo de supercapacitores cubre el requisito de cierre ordenado y el presupuesto de corriente del riel digital tiene margen.

La arquitectura, sin embargo, todavía no está lista para fabricar. Los puntos críticos son la separación de las referencias del ISO7741, la tensión nominal de la bornera y los fusibles, la integración del FGH100M y de los pasivos de alimentación y protección de los periféricos, y la falta de cálculos de protección, filtros y calibración. Ninguno de estos puntos es un obstáculo insalvable; todos deben cerrarse antes de congelar el diseño y el layout. La Sección 8 reúne las acciones correspondientes.

El valor de la nota está en explicar el porqué de cada bloque y en dejar explícitos los criterios de selección: protecciones coordinadas, una barrera galvánica real entre medida y comunicación, y un respaldo dimensionado con margen sobre la energía necesaria para el cierre ordenado.

Referencias

[1] Equipo del proyecto Analizador Trifásico IoT. *DR-EM-01: Monitor de Energía Industrial Trifásico — Product and System Requirements*, Rev. 0.3, octubre de 2026.

[2] Equipo del proyecto Analizador Trifásico IoT. *Arquitectura de referencia V2*, 07/10/2026.

[3] RENERGY. *RN8302B Datasheet*, versión 3.

[4] RENERGY. *RN8302B User Manual*, v1.1.

[5] Texas Instruments. *ISO7740, ISO7741, ISO7742: High-Speed, Robust-EMC Reinforced and Basic Quad-Channel Digital Isolators*, SLLSEP4G, rev. febrero de 2020.

[6] Espressif Systems. *ESP32-S3 Series Datasheet*.

[7] Espressif Systems. *ESP32-S3 Technical Reference Manual*.

[8] Espressif Systems. *ESP32-S3-WROOM-1/1U Datasheet*.

[9] Fabricante del supercapacitor. *Supercapacitor HP-2R7-J306VYJ23 Datasheet*.

[10] Texas Instruments. *Design Guide: TIDA-010244 — Three-Phase Shunt-Based Energy Metrology Reference Design*, literatura TIDUF27A.

[11] Texas Instruments. *TIDA-010244 Layout Guidelines*.

[12] Analog Devices. *EVAL-ADE9430: Schematic, Layout and User Guide*.

[13] Quectel / Morse Micro. *Wi-Fi HaLow FGH100M EXT01 V30: Reference Design*.

[14] HX. *PJ-320A-3P DIP: conector de 3 pines para entrada de corriente*.

[15] JXTCONN. *C50126V-4P0G56: bornera de 4 vías, 5 mm, 18 A, 250 V*. Ficha de producto LCSC, consultada en octubre de 2026. https://www.lcsc.com/product-detail/C49291885.html.

[16] JDT Fuse. *JFC2410-0200TS: fusible 2410, 2 A, time-lag*. Ficha de producto LCSC, consultada en octubre de 2026. https://www.lcsc.com/product-detail/C55058769.html.

[17] Silergy. *SY6280/SY6280A: 5.5 V, 2 A Low Loss Power Distribution Switch*, Rev. 0.3. https://www.olimex.com/Products/Components/IC/SY6280/resources/SY6280AAC.PDF.

[18] International Electrotechnical Commission. *IEC 62053-21: Electricity metering equipment — Particular requirements — Part 21: Static meters for AC active energy (classes 1 and 2)*, 2020.

[19] International Electrotechnical Commission. *IEC 61010-1: Safety requirements for electrical equipment for measurement, control, and laboratory use — Part 1: General requirements*, 2010.

[20] International Electrotechnical Commission. *IEC 61000-4-30: Electromagnetic compatibility (EMC) — Part 4-30: Testing and measurement techniques — Power quality measurement methods*, 2015.

Las referencias normativas se citan como contexto de los requisitos de producto; no implican que el prototipo haya sido ensayado ni certificado. Los enlaces web se consultaron en octubre de 2026.