

# S11 — Sistemas de Entrada/Salida

Grupo 7 - Grupo 8

July 10, 2026

## G7 — Sistemas de Entrada/Salida

La **arquitectura de E/S** de un computador es su interfaz con el exterior. Esta arquitectura permite una forma sistemática de controlar su interacción con el mundo exterior a la vez que proporciona al sistema operativo la información necesaria para para gestionar periféricos Para ello, existen **3 técnicas principales**:

- E/S Programada
- E/S mediante interrupciones
- Acceso directo a memoria (DMA)

### Modulo de E/S

Elemento clave de un computador junto al procesador y la memoria. Permite y gestiona la comunicación entre los **periféricos** y los **buses del sistema**

#### ¿Por que no conectar directamente?

- Amplia **variedad** con funcionamiento variable.
- Desincronización de **velocidades**.
- Distintos **formatos** de datos

#### Funciones módulo

- Realizar la interfaz entre **procesador** y **memoria** a través del bus del sistema
- Realizar la interfaz entre uno o más **periféricos**

## Funciones módulo (2)




Figure 1: Figura 7.1. Módulo genérico E/S. Tomado de Stallings 7ma ed.

## Dispositivos Externos

Este es un ejemplo de como va a quedar la diapo con el 50% de tamaño maximo



**Teclado/Monitor**

**Controlador de Disco (Disk Drive)**

**G7 — Módulos de E/S**

**Funciones del módulo de E/S**

Las principales funciones de un módulo de E/S son:

- Control y temporización
- Comunicación con el procesador

- Comunicación con el dispositivo
- Buffer de datos
- Detección de errores

### **Comunicación con el procesador**

1. El procesador interroga al módulo de E/S
2. El módulo de E/S devuelve el estado del dispositivo
3. El procesador solicita la transferencia del dato
4. El módulo obtiene un dato
5. Los datos se transfieren al procesador

#### **La comunicación con el procesador implica:**

- Decodificación de órdenes -Información de Estado
- Datos -

### **Almacenamiento Temporal y detección de errores**

#### **Buffer de datos**

- Compensa diferencias de velocidad
- Almacena temporalmente los datos
- Sincroniza CPU y periféricos

#### **Detección de errores**

- Fallos del dispositivo
- Errores de transmisión
- Bit de paridad




Figure 2: Diagrama de bloques de un módulo de E/S

## Estructura de un módulo de E/S

### G7 — E/S Programada

#### E/S Programada

La CPU controla completamente la operación de E/S.

- Envía una orden al módulo de E/S
- Consulta continuamente el estado
- Espera hasta finalizar la operación
- No utiliza interrupciones

Polling (espera activa)

#### Órdenes de E/S

| Orden     | Función                           |
|-----------|-----------------------------------|
| Control   | Activa o configura el dispositivo |
| Test      | Consulta el estado                |
| Lectura   | Obtiene datos del dispositivo     |
| Escritura | Envía datos al dispositivo        |

## Funcionamiento de la E/S Programada

- La CPU verifica el estado del dispositivo, si no está listo continúa esperando

## G7 — E/S mediante Interrupción

El módulo de E/S **interrumpe** al procesador cuando tiene el dato listo.

- El CPU **no espera** — continúa con otra tarea
- El dispositivo **avisa** cuando está listo
- Se evita el *polling* (espera activa)

## E/S mediante Interrupción (11, 280) (7, 243)

**Diferencia clave frente a E/S Programada:**

| E/S Programada         | E/S por Interrupciones      |
|------------------------|-----------------------------|
| CPU pregunta sin parar | Dispositivo avisa al CPU    |
| CPU bloqueado          | CPU libre para otras tareas |
| Espera activa          | Espera pasiva               |

## Procesamiento de la Interrupción

**Hardware:**

1. Dispositivo envía señal de interrupción
2. CPU termina la instrucción en curso
3. CPU guarda **PC** y **PSW** en la pila
4. CPU salta a la rutina de interrupción

**Software:**

1. Se guardan los registros del procesador
2. Se procesa la interrupción
3. Se restauran registros, PC y PSW
4. El programa original continúa




Figure 3: Flujo de la E/S Programada

## Problemas de diseño

¿Cómo saber qué dispositivo interrumpió?

- Múltiples líneas de interrupción
- Consulta de software (*polling*)
- Conexión en cadena (*daisy chain*)
- Arbitraje de bus

¿A cuál atender si llegan varias a la vez?

- Se asignan **niveles de prioridad** a cada dispositivo

## G7 — Acceso directo a Memoria DMA




Figura 7.4. Tres técnicas para la entrada de un bloque de datos.

## Funcionalidad de DMA

El **DMA (Direct Memory Access)** es un módulo que permite realizar transferencias de datos entre memoria y dispositivos de E/S sin la intervención constante del procesador.


Para ello:

- Solicita el control del bus del sistema al CPU.
- Realiza la transferencia de datos.
- Libera el bus cuando termina.

En **Cycle Stealing**, el DMA utiliza temporalmente el bus.

## El procesador no se detiene igual que con una interrupción

- EL DMA detiene al procesador por un ciclo de bus, no lo interrumpe
- No guarda contexto.




## Configuraciones del DMA en el sistema

- **Bus único:** Todos comparten el mismo bus
- **DMA - E/S integrados:** El DMA se conecta directamente a los periféricos

- **Bus E/S propio:** El DMA tiene un bus exclusivo para los dispositivos


### Configuraciones del DMA en el sistema



**Figura 7.13.** Configuraciones alternativas para el DMA.

### Controlador Intel 8237 A

- Controlador de DMA de Intel
- Le da acceso directo a la memoria DRAM en computadores con procesadores 80x86
- No almacena ni transporta, solo genera señales de control
- Llamado también controlador fly-by o de vuelo.



## Señales

### Señales **HOLD/HOLAD** (Controlador del DMA - CPU)

- **HOLD**: DMA pide el bus
- **HLDA**(**H**old **A**cknowledge): Indica que se pueden usar los buses

Señales **DREQ/DACK** (Periférico - Controlador del DMA) -**DREQ** (**D**MA **R**equ<sup>st</sup>): El periférico solicita el DMA -**DACK** (**D**MA **A**cknowl<sup>edge</sup>): El DMA indica que se van a empezar a transferir datos

## Secuencia paso a paso

1. Periférico activa **DREQ**
2. Controlador activa **HRQ** (Hold request) hacia la CPU
3. CPU termina su ciclo de bus y responde con **HLDA**
4. Controlador activa **DACK**
5. Transfiere byte a byte (MEMR/IOW), decrementando el contador
6. Al llegar a cero, desactiva el **HRQ** y devuelve el bus

## Canales y registros del 8237 a

Dispone de cuatro canales de DMA independientes numerados del 0 al 3  
Dispone de 5 registros de control para programar y controlar la operación del DMA en cada uno de los canales.

**Tabla 7.4.** Registros del 8237A.

| Bit | Orden                                              | Estado                                     | Modo                                                  | Máscara simple                      | Máscara completa                               |
|-----|----------------------------------------------------|--------------------------------------------|-------------------------------------------------------|-------------------------------------|------------------------------------------------|
| D0  | Habilitar/deshabilitar memoria a memoria           | Canal 0 ha alcanzado el final de la cuenta | Selección de canal                                    | Seleccionar bit de máscara de canal | Activar / desactivar bit de máscara de canal 0 |
| D1  | Habilitar/deshabilitar dirección fija para canal 0 | Canal 1 ha alcanzado el final de la cuenta |                                                       |                                     | Activar / desactivar bit de máscara de canal 1 |
| D2  | Habilitar/deshabilitar controlador                 | Canal 2 ha alcanzado el final de la cuenta | Transferencia de lectura/escritura/verificación       | Activar / desactivar Bit de máscara | Activar / desactivar bit de máscara de canal 2 |
| D3  | Temporización norma/comprimida                     | Canal 3 ha alcanzado el final de la cuenta |                                                       | No usado                            | Activar / desactivar bit de máscara de canal 3 |
| D4  | Prioridad fija/rotadora                            | Solicitud de Canal 0                       | Habilitar/deshabilitar autoinicialización             | No utilizado                        |                                                |
| D5  | Selección de escritura extendida                   | Solicitud de Canal 0                       | Selección de incremento / decremento de dirección     |                                     |                                                |
| D6  | Señal DREQ activa en alta/baja                     | Solicitud de Canal 0                       | Selección de modo de cascada demanda/ bloque/ un dato |                                     |                                                |
| D7  | Señal DACK activa en alta/baja                     | Solicitud de Canal 0                       |                                                       |                                     |                                                |

## G8 — Canales y Procesadores de E/S

### Canales y Procesadores de E/S

#### Evolución de las funciones E/S

#### Características de los canales E/S

## G8 — Estándares de interconexión externa

### USB

### FireWire

### SCSI

### Thunderbolt

### SATA

### Ethernet

### Wi-Fi