

S11 — Sistemas de Entrada/Salida

Grupo 7 - Grupo 8

Sistemas de Entrada/Salida

La **arquitectura de E/S** de un computador es su interfaz con el exterior. Esta arquitectura permite una forma sistemática de controlar su interacción con el mundo exterior a la vez que proporciona al sistema operativo la información necesaria para para gestionar periféricos Para ello, existen **3 técnicas principales**:

- E/S Programada
- E/S mediante interrupciones
- Acceso directo a memoria (DMA)

Modulo de E/S

Elemento clave de un computador junto al procesador y la memoria. Permite y gestiona la comunicación entre los **periféricos** y los **buses del sistema**

Permite:

- Realizar la interfaz entre **procesador** y **memoria** a través del bus del sistema
- Realizar la interfaz entre uno o más **periféricos**

Funciones módulo

¿Por que no conectar directamente?

- Amplia **variedad** con funcionamiento variable.
- Desincronización de **velocidades**.
- Distintos **formatos** de datos





Figure 1: Figura 7.1. Módulo genérico E/S. Tomado de Stallings 7ma ed.



Dispositivos Externos

Los dispositivos externos proporcionan una forma de intercambiar datos entre el **exterior** y el computador.

Conexión:

- Se conectan mediante un **enlace** a un módulo de E/S
- El enlace intercambia señales de **control**, **estado** y **datos**
- También llamados **dispositivos periféricos**

Clasificación de dispositivos externos

- **Interacción con humanos:** comunicación con el usuario (VDT, impresoras)
- **Interacción con máquinas:** discos, cintas, sensores, actuadores (robótica)
- **De comunicación:** comunicación con dispositivos remotos

Señales de control

Determinan la **función** que debe realizar el dispositivo

- **ENTRADA / LECTURA** ("INPUT" / "READ"): enviar datos al módulo de E/S
- **SALIDA / ESCRITURA** ("OUTPUT" / "WRITE"): aceptar datos desde el módulo de E/S
- Indicar **estado** o ejecutar una **función de control** particular (ej. posicionar una cabeza de disco)

Señales de estado y datos

- **Datos:** conjunto de bits enviados o recibidos del módulo de E/S
- **Estado:** indica la condición del dispositivo
 - **LISTO / NO-LISTO** ("READY/NOT-READY")
- **Componentes internos**
 - **Lógica de control:** controla la operación según las órdenes del módulo de E/S
 - **Transductor:** convierte señales eléctricas en otra forma de energía
 - **Buffer:** almacena temporalmente el dato en tránsito (**tamaño típico: 8 a 16 bits**)

Diagrama de Bloques de un dispositivo externo




Figure 2: Figura 7.2. Estructura de un dispositivo externo. Tomado de Stallings 7ma ed.

Teclado/Monitor

Forma más **común** de interacción usuario/computador

- **Teclado:** entrada del usuario
- **Monitor:** muestra entrada y datos del computador
- Unidad básica de intercambio: el **carácter**
- Flujo de la señal
 - **Entrada:** tecla → transductor → código IRA → módulo de E/S
 - **Salida:** módulo de E/S → código IRA → transductor → carácter en pantalla

Código IRA

- **7 bits** → 128 caracteres posibles (**similar a ASCII**)
- Dos tipos: **imprimibles** (letras, números) y **de control** (ej. retorno de carro)
- Ejemplo: la letra **K** = 1001011

Tabla código ASCII

Controlador de Disco (Disk Drive)

Contiene la electrónica para:

- Intercambiar señales de **datos, control y estado** con el módulo de E/S
- Controlar el mecanismo de **lectura/escritura** del disco
- Tipos de disco
 - **Cabeza fija:** el transductor convierte patrones magnéticos bits del buffer
 - **Cabeza móvil:** además mueve el brazo **radialmente** sobre la superficie del disco

bit posición											
b ₇				0	0	0	0	1	1	1	1
b ₆				0	0	1	1	0	0	1	1
b ₅				0	1	0	1	0	1	0	1
b ₄	b ₃	b ₂	b ₁								
0	0	0	0	NUL	DLE	SP	0	@	P	'	p
0	0	0	1	SOH	DC1	!	1	A	Q	a	q
0	0	1	0	STX	DC2	"	2	B	R	b	r
0	0	1	1	ETX	DC3	#	3	C	S	c	s
0	1	0	0	EOT	DC4	\$	4	D	T	d	t
0	1	0	1	ENQ	NAK	%	5	E	U	e	u
0	1	1	0	ACK	SYN	&	6	F	V	f	v
0	1	1	1	BEL	ETB	'	7	G	W	g	w
1	0	0	0	BS	CAN	(	8	H	X	h	x
1	0	0	1	HT	EM	)	9	I	Y	i	y
1	0	1	0	LF	SUB	*	:	J	Z	j	z
1	0	1	1	VT	ESC	+	;	K	_	k	{
1	1	0	0	FF	FS	,	<	L	\	l	
1	1	0	1	CR	GS	-	=	M	]	m	}
1	1	1	0	SO	RS	.	>	N	^	n	~
1	1	1	1	SI	US	/	?	O	-	o	DEL

Figure 3: Figura 7.3. Tabla del código ASCII. Tomado de Stallings 7ma ed.

Módulos de E/S

Funciones del módulo de E/S

Las principales funciones de un módulo de E/S son:

- Control y temporización
- Comunicación con el procesador
- Comunicación con el dispositivo
- Buffer de datos
- Detección de errores

Comunicación con el procesador

1. El procesador interroga al módulo de E/S
2. El módulo de E/S devuelve el estado del dispositivo

3. El procesador solicita la transferencia del dato
4. El módulo obtiene un dato
5. Los datos se transfieren al procesador

La comunicación con el procesador implica:

- Decodificación de órdenes -Información de Estado
- Datos -

Almacenamiento Temporal y detección de errores

Buffer de datos

- Compensa diferencias de velocidad
- Almacena temporalmente los datos
- Sincroniza CPU y periféricos

Detección de errores

- Fallos del dispositivo
- Errores de transmisión
- Bit de paridad

Estructura de un módulo de E/S

E/S Programada

E/S Programada

La CPU controla completamente la operación de E/S.

- Envía una orden al módulo de E/S
- Consulta continuamente el estado
- Espera hasta finalizar la operación
- No utiliza interrupciones

Polling (espera activa)




Figure 4: Diagrama de bloques de un módulo de E/S

Órdenes de E/S

Orden	Función
Control	Activa o configura el dispositivo
Test	Consulta el estado
Lectura	Obtiene datos del dispositivo
Escritura	Envía datos al dispositivo

Funcionamiento de la E/S Programada

- La CPU verifica el estado del dispositivo, si no está listo continúa esperando

E/S mediante Interrupción

El módulo de E/S **interrumpe** al procesador cuando tiene el dato listo.

- El CPU **no espera** — continúa con otra tarea
- El dispositivo **avisa** cuando está listo
- Se evita el *polling* (espera activa)




Figure 5: Flujo de la E/S Programada

E/S mediante Interrupción (11, 280) (7, 243)

Diferencia clave frente a E/S Programada:

E/S Programada	E/S por Interrupciones
CPU pregunta sin parar	Dispositivo avisa al CPU
CPU bloqueado	CPU libre para otras tareas
Espera activa	Espera pasiva

Procesamiento de la Interrupción

Hardware:

1. Dispositivo envía señal de interrupción
2. CPU termina la instrucción en curso
3. CPU guarda **PC** y **PSW** en la pila
4. CPU salta a la rutina de interrupción

Software:

1. Se guardan los registros del procesador
2. Se procesa la interrupción
3. Se restauran registros, PC y PSW
4. El programa original continúa

Problemas de diseño

¿Cómo saber qué dispositivo interrumpió?

- Múltiples líneas de interrupción
- Consulta de software (*polling*)
- Conexión en cadena (*daisy chain*)
- Arbitraje de bus

¿A cuál atender si llegan varias a la vez?

- Se asignan **niveles de prioridad** a cada dispositivo

Acceso directo a Memoria DMA




Figura 7.4. Tres técnicas para la entrada de un bloque de datos.

Funcionalidad de DMA

El DMA (**D**irect **M**emory **A**ccess) es un módulo que permite realizar transferencias de datos entre memoria y dispositivos de E/S sin la intervención constante del procesador.


Para ello:

- Solicita el control del bus del sistema al CPU.
- Realiza la transferencia de datos.
- Libera el bus cuando termina.

En **Cycle Stealing**, el DMA utiliza temporalmente el bus.

El procesador no se detiene igual que con una interrupción

- EL DMA detiene al procesador por un ciclo de bus, no lo interrumpe
- No guarda contexto.



Configuraciones del DMA en el sistema

- **Bus único:** Todos comparten el mismo bus
- **DMA - E/S integrados:** El DMA se conecta directamente a los periféricos
- **Bus E/S propio:** El DMA tiene un bus exclusivo para los dispositivos

Configuraciones del DMA en el sistema





Figura 7.13. Configuraciones alternativas para el DMA.

Controlador Intel 8237 A

- Controlador de DMA de Intel
- Le da acceso directo a la memoria DRAM en computadores con procesadores 80x86
- No almacena ni transporta, solo genera señales de control
- Llamado también controlador fly-by o de vuelo.



Señales

Señales HOLD/HOLAD (Controlador del DMA - CPU)

- **HOLD**: DMA pide el bus
- **HLDA**(Hold Acknowledge): Indica que se pueden usar los buses

Señales **DREQ/DACK** (Periférico - Controlador del DMA) -**DREQ** (DMA Request): El periférico solicita el DMA -**DACK** (DMA Acknowledge): El DMA indica que se van a empezar a transferir datos

Secuencia paso a paso

1. Periférico activa **DREQ**
2. Controlador activa **HRQ** (Hold request) hacia la CPU
3. CPU termina su ciclo de bus y responde con **HLDA**
4. Controlador activa **DACK**
5. Transfiere byte a byte (MEMR/IOW), decrementando el contador
6. Al llegar a cero, desactiva el **HRQ** y devuelve el bus

Canales y registros del 8237 a

Dispone de cuatro canales de DMA independientes numerados del 0 al 3
Dispone de 5 registros de control para programar y controlar la operación del DMA en cada uno de los canales.

Tabla 7.4. Registros del 8237A.

Bit	Orden	Estado	Modo	Máscara simple	Máscara completa
D0	Habilitar/deshabilitar memoria a memoria	Canal 0 ha alcanzado el final de la cuenta	Selección de canal	Seleccionar bit de máscara de canal	Activar / desactivar bit de máscara de canal 0
D1	Habilitar/deshabilitar dirección fija para canal 0	Canal 1 ha alcanzado el final de la cuenta			Activar / desactivar bit de máscara de canal 1
D2	Habilitar/deshabilitar controlador	Canal 2 ha alcanzado el final de la cuenta	Transferencia de lectura/escritura/verificación	Activar / desactivar Bit de máscara	Activar / desactivar bit de máscara de canal 2
D3	Temporización norma/comprimida	Canal 3 ha alcanzado el final de la cuenta		No usado	Activar / desactivar bit de máscara de canal 3
D4	Prioridad fija/rotadora	Solicitud de Canal 0	Habilitar/deshabilitar autoinicialización	No utilizado	
D5	Selección de escritura extendida	Solicitud de Canal 0	Selección de incremento / decremento de dirección		
D6	Señal DREQ activa en alta/baja	Solicitud de Canal 0	Selección de modo de cascada demanda/ bloque/ un dato		
D7	Señal DACK activa en alta/baja	Solicitud de Canal 0			

G8 — Canales y Procesadores de E/S

Canales y Procesadores de E/S

Evolución de las funciones E/S

Características de los canales E/S

G8 — Estándares de interconexión externa

USB

FireWire

SCSI

Thunderbolt

SATA

Ethernet

Wi-Fi