

# Introducción a HDLs (VHDL)

Primer Cuatrimestre 2023

Diseño de Sistemas Digitales con FPGA DC - UBA

#### En la clase de hoy



Conceptos generales

VHDL - Generalidadades

Descripción de circuitos combinacionales

Repaso de circuitos combinacionales

Generación paramétrica 1: generic

Escribiendo código combinacional secuencialmente: process

Descripción de circuitos secuenciales

Repaso de circuitos secuenciales

Escribiendo código secuencial: process

Más generalidades

**Ejercicios** 

# **Conceptos generales**



Veremos que podemos tomar al menos tres perspectivas complementarias a la hora de construir hardware:



Veremos que podemos tomar al menos tres perspectivas complementarias a la hora de construir hardware:

• La perspectiva comportamental.



Veremos que podemos tomar al menos tres perspectivas complementarias a la hora de construir hardware:


- La perspectiva comportamental.
- La perspectiva estructural.



Veremos que podemos tomar al menos tres perspectivas complementarias a la hora de construir hardware:

- La perspectiva comportamental.
- La perspectiva estructural.
- La perspectiva **física**





## **Ejemplo motivacional**



¿Cómo podemos describir un mux con una salida de alta impedancia en **VHDL**?

### Primera propuesta



## Ejemplo:

```
with sel select
y <= 'Z' when "00",
    '1' when "01"|"11",
    '0' when others;</pre>
```


### Primera propuesta



## Ejemplo:

```
with sel select
y <= 'Z' when "00",
    '1' when "01"|"11",
    '0' when others;</pre>
```

#### Síntesis:



## Segunda propuesta




## Ejemplo:

## Segunda propuesta



### Ejemplo:

#### Síntesis:



### HDL y síntesis



Los lenguajes de especificación de hardware (**HDL**) dan una descripción a nivel de transferencia de registros de un circuito (**RTL**).

### HDL y síntesis



Los lenguajes de especificación de hardware (**HDL**) dan una descripción a nivel de transferencia de registros de un circuito (**RTL**).

No es, por lo tanto, una descripción directa de la **implementación** en términos de la lógica discreta a usar.

### HDL y síntesis



Los lenguajes de especificación de hardware (HDL) dan una descripción a nivel de transferencia de registros de un circuito (RTL).

No es, por lo tanto, una descripción directa de la **implementación** en términos de la lógica discreta a usar.

La implementación del circuito va a relizarse a través de un proceso conocido como **síntesis**.

### Librerías de implementación



El proceso de síntesis va a *realizar* el diseño dado en la descripción de **HDL** sobre una libería de celdas específicas de la tecnología sobre la cuál vamos a construirlo.

### Librerías de implementación



El proceso de síntesis va a *realizar* el diseño dado en la descripción de **HDL** sobre una libería de celdas específicas de la tecnología sobre la cuál vamos a construirlo.

Básicamente es una proyección desde los bloques funcionales, dados en a nivel de transferencia de registros a las celdas de la tecnología.

#### Realizabilidad



El problema de realizar un diseño es computacionalmente complejo. Esto lleva a que las soluciones dadas por la síntesis:

#### Realizabilidad



El problema de realizar un diseño es computacionalmente complejo. Esto lleva a que las soluciones dadas por la síntesis:

• No sean óptimas.

#### Realizabilidad




El problema de realizar un diseño es computacionalmente complejo. Esto lleva a que las soluciones dadas por la síntesis:

- No sean óptimas.
- O no sean posibles aún cuando en la simulación podamos ejecutar nuestros diseños.

#### Solución en dos niveles vs multi-niveles





## Ejemplo de una librería



Veamos cómo se ve una librería de celdas.

## Ejemplo de una librería



cell name (cost)	symbol	nand-not representation
not (2)	->>-	<b>→</b>
nand2 (3)	$\Rightarrow$	$\Rightarrow$
nand3 (4)	$\Rightarrow$	
nand4 (5)	$\Rightarrow$	
aoi (4)		
xor (4)	<b>*</b>	


## Proyecciones a la librería



Ahora veamos dos posibles proyecciones de un mismo diseño sobre las celdas de esa librería.

## Proyecciones a la librería





### Implementando sobre FPGAs



Las **FPGA** permiten (re)configurar lógica discreta en un soporte de hardware de forma que realice nuestros diseños dados en HDL.


### Implementando sobre FPGAs



Las **FPGA** permiten (re)configurar lógica discreta en un soporte de hardware de forma que realice nuestros diseños dados en HDL. El flujo de prototipado es el mismo que presentamos hasta ahora, y las celdas utilizadas en su librería suelen consistir de **LUTs** (look up tables).


### LUT de 4 entradas





## Proyectando a LUTs







El proceso de síntesis es computacionalmente complejo y depende entre otras cosas de:



El proceso de síntesis es computacionalmente complejo y depende entre otras cosas de:

• La complejidad del diseño inicial.



El proceso de síntesis es computacionalmente complejo y depende entre otras cosas de:

- La complejidad del diseño inicial.
- La librería de celdas sobre la cual queremos realizar el diseño.



El proceso de síntesis es computacionalmente complejo y depende entre otras cosas de:

- La complejidad del diseño inicial.
- La librería de celdas sobre la cual queremos realizar el diseño.
- La madurez y eficiencia de los algoritmos involucrados en el flujo de síntesis.



Debido a esto resulta vital poder escribir especificaciones que faciliten la síntesis para conseguir una solución **primero realizable**, **pero también eficiente**.

## VHDL - Generalidades



La declaración de la entidad define la interfaz de nuestro componente...

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity alu is
port(
    a_i : in std_logic_vector(3 downto 0);
    b_i : in std_logic_vector(3 downto 0);
    op_i: in std_logic_vector(3 downto 0);
    s_o: out std_logic_vector(3 downto 0);
    z_o: out std_logic;
    c_o: out std_logic;
    v_o: out std_logic;
    n_o: out std_logic
);
end entity;
```

#### Entidad - Arquitectura



...y la arquitectura el comportamiento y la forma de implementarlo.

```
architecture logic of alu is
-- Declaración de señales, variables, constantes, (y componentes)
   signal a_int: signed(4 downto 0);
    signal b_int: signed(4 downto 0);
    signal s_int: signed(4 downto 0);
begin
-- Aquí comienza el cuerpo de la arquitectura
    -- Se extienden un bit para capturar el C
    a_int <= signed('0' & a_i); -- Concatenación: &
   b_int <= signed('0' & b_i);
    -- continúa...
```

## **Entidad - Arquitectura (cont.)**



```
-- ...de filmina anterior
-- Selección (Multiplexado de señales)
-- Operaciones
with op_i select
s_int <= a_int + b_int when "00",
         a_int - b_int when "01",
         signed(a_int and b_int) when "10",
         signed(a_int or b_int) when others;
-- Cero
z_0 \le 1' when s_{int}(3 \text{ downto } 0) = to_{signed}(0,4) else
       101:
-- continúa...
```

### **Entidad - Arquitectura (cont.)**

end architecture;



```
-- El carry es simplemente el MSb
c o \le s int(4):
-- El overflow depende de la operación, por ello la xor con op_i
-- también se puede implementar con un mux (mejor...)
v_o \le ((a_i(3) \times b_i(3)) \times or op_i(0)) and
       (a_i(3) xor s_int(3));
-- El flag N simplemente es el MSb de la salida
n_o \le s_{int}(3);
s_o <= std_logic_vector(s_int(3 downto 0));</pre>
```


# Descripción de circuitos

combinacionales

# Repaso de circuitos combinacionales



Son circuitos (sistemas) cuya salida sólo depende de las entradas Por ejemplo: nuestra **ALU** sencilla:



Veamos este ejemplo para aprender VHDL...

Empecemos por parametrizar el tamaño de palabra de la ALU..

### Generación paramétrica 1: generic



Permite pasar información a una entidad. No puede ser modificado dentro de la arquitectura (constante?).

```
entity alu is
generic(N:natural := 4); ---> Generic!
port(
    a_i : in std_logic_vector(N-1 downto 0);
    b_i : in std_logic_vector(N-1 downto 0);
   op_i: in std_logic_vector(1 downto 0);
    s_o: out std_logic_vector(N-1 downto 0);
   z_o: out std_logic;
   c_o: out std_logic;
   v_o: out std_logic;
   n_o: out std_logic
):
end entity;
```

# Generación paramétrica 1: generic (cont.)



```
architecture logic of alu is

-- Declaración de señales, variables, constantes, (y componentes)
signal a_int: signed(N downto 0);
signal b_int: signed(N downto 0);
signal s_int: signed(N downto 0);
begin
-- ...
```

## Generación paramétrica 1: generic(cont.)



```
-- . . .
    -- Cero
    z_o <= '1' when s_int(N-1 downto 0) = to_signed(0,N) else</pre>
            101:
    -- El carry es simplemente el MSb
    c o \le s int(N):
    -- El overflow depende de la operación, por ello la xor con op_i
    -- también se puede implementar con un mux (mejor...)
    v_o \leftarrow ((a_i(N-1) \times b_i(N-1)) \times or op_i(0)) and
            (a_i(N-1) xor s_int(N-1));
    -- El flag N simplemente es el MSb de la salida
    n \circ \le s int(N-1):
    s_o <= std_logic_vector(s_int(N-1 downto 0));</pre>
end architecture:
```

#### Escribiendo código secuencialmente: process



Es una declaración concurrente en si misma. Permite hacer declaraciones secuenciales dentro de ella.

```
U_OV_CALC: process(a_i, b_i, s_int, op_i) -- (...) -> Lista de sensibilidad
    variable ov : std_logic;
begin
    ov:='0';
    if op_i="00" or op_i="01" then
        if a_i(N-1)=b_i(N-1) and a_i(N-1)/=s_int(N-1) then
            ov := '1';
        end if;
    end if;
    v_o <= ov;
end process;</pre>
```

Notar que el comportamiento es el mismo que el código concurrente... ; Generará el mismo hardware...?

Descripción de circuitos secuenciales


#### Repaso de circuitos secuenciales



Son circuitos (sistemas) cuya salida depende de las entradas y del estado actual:

#### Tienen memoria

Por ejemplo: un contador



#### Repaso de circuitos secuenciales: contador



Declaremos la entidad...

```
use IEEE.math_real.all;
entity mod_m_counter_prog is
   generic(M : natural -- Modulo
           ):
   port(clk_i : in std_logic;
        reset_i : in std_logic;
        run_i : in std_logic;
        max_count_i : in std_logic_vector (natural(ceil(log2(real(M))))-1
                                         downto 0);
                   : out std_logic_vector (natural(ceil(log2(real(M))))-1
        count o
                                         downto 0);
        max o
                   : out std_logic
        );
end entity:
```

#### Escribiendo código secuencial: process



#### Ahora la arquitectura...

```
architecture mod_m_counter_prog_arch of mod_m_counter_prog is
    constant NUM_BITS : natural := natural(ceil(log2(real(M))));
    signal r_reg : unsigned(NUM_BITS-1 downto 0);
    signal r_next : unsigned(NUM_BITS-1 downto 0);
begin
   NXT_STATE_PROC: process(clk_i, reset_i)
    begin
        if rising_edge(clk_i) then
            if (reset i = '1') then
                r_reg <= (others => '0');
            elsif run i = '1' then
                r_reg <= r_next;
            end if:
        end if;
    end process;
   r_next <= (others => '0') when r_reg = unsigned(max_count_i) else
              r_reg + 1;
```

# Escribiendo código secuencial: process



#### ¿Y las salidas?

Más generalidades



**Motivación:** implementar un contador decimal de 2 dígitos: La declaración de esta entidad sería:

```
entity digit_counter is
   ):
   port(clk_i : in std_logic;
       reset_i : in std_logic;
       run_i
                : in std_logic;
       digit1_o : out std_logic_vector (natural(ceil(log2(real(B))))-1
                                     downto 0):
       digit2_o : out std_logic_vector (natural(ceil(log2(real(B))))-1
                                     downto 0):
                : out std_logic
       max_o
end entity;
```

### Instanciación (cont.)



Usemos el mod\_m\_counter\_prog...

```
architecture structural of digit_counter is
   constant max_count : std_logic_vector(
                         natural(ceil(log2(real(B))))-1 downto 0)
    := std_logic_vector(to_unsigned(B-1, natural(ceil(log2(real(B))))));
   signal count2 : std_logic;
begin
```

## Instanciación (cont.)



Conectando dos contadores en cascada (1)...

#### Instanciación



#### Conectando dos contadores en cascada (2) ...

end architecture;

#### Instanciación



Conectando dos contadores en cascada (2) ...

```
CONT2: entity work.mod_m_counter_prog
       generic map(M => B -- Modulo
       port map (clk_i => clk_i,
                reset_i => reset_i,
                run_i => count2,
                max_count_i => max_count,
                count_o => digit2_o,
                max_o => max2
                );
end architecture;
```

i¿Y si queremos hacer un contador de N dígitos en lugar de 2?!

#### Instanciación



Conectando dos contadores en cascada (2) ...

¡¿Y si queremos hacer un contador de N dígitos en lugar de 2?!

Lo vemos la semana que viene....



VHDL es mucho más extenso que sólo el conjunto sintetizable:

```
entity mod_m_counter_tb IS
end mod_m_counter_tb;
architecture behavior of mod_m_counter_tb is
    constant M : natural := 6;
    --Inputs
    signal clk_i : std_logic := '1';
    signal reset_i: std_logic := '1';
    signal run_i : std_logic := '0';
    --Outputs
    signal count_o : std_logic_vector(ceil2power(M)-1 downto 0);
    signal max_o : std_logic;
    -- Clock period definitions
    constant clk_period : time := 1 us;
```

#### **Testbenchs** (cont)



VHDL es mucho más extenso que sólo el conjunto sintetizable:

```
begin
    -- Clock process definitions
   clk_process : process
   begin
        clk_i <= '0';
        wait for clk_period/2;
        clk_i <= '1';
        wait for clk_period/2;
    end process;
   reset_i <= '1', '0' after 5 us;
   run_i <= '0', '1' after 20 us, '0' after 30 us;
```

### **Testbenchs** (cont)



Finalmente instanciamos el componente a probar:

```
-- Instantiate the Unit Under Test (UUT)
   uut : mod_m_counter_prog
   generic map(M => B -- Modulo
   port map (clk_i => clk_i,
            reset_i => reset_i,
            run_i => run_i,
            max_count_i => max_count,
            count_o => count_o,
            max_o => max_o
            );
end architecture:
```

# Ejercicios

# Ejercicio de hoy: un dimmer



Podemos controlar la intensidad de un led controlando el tiempo de encendido del mismo.

Se pide diseñar un sistema que genere una señal de encendido del led controlada por una entrada de N bits interpretada como un unsigned llamada duty\_cycle. Es decir, cuando la entrada vale 0 el led debrerá estar apagado, cuando vale  $2^N-1$  debe estar encendido, y en los valores intermedios el encendido debe ser proporcional al valor. Un esquema para N=3 sería:

# Ejercicio de hoy: un dimmer (cont.)



Se nos pide también controlar la frecuencia de repetición del patrón, con otra entradade M bits llamda freq de forma que tarde T segundos cuando la misma valga 0, 2T cuando valga 1, 3T cuando valga 2, etc. Es decir:

# Ejercicio de hoy: un dimmer (cont.)



#### Guidelines:

- Definir la interfaz de la entidad (incluir clocks y resets).
- Pensar primero el problema para duty\_cycle.
- Debuggearlo con las herramientas (GHDL, GtkWave :) o PlanAhead :( ).
- Extender el problema considerando freq.
- Debuggearlo con las herramientas (GHDL, GtkWave :) o PlanAhead :( ).
- Opcional (por hoy): probarlo en las placas de desarrollo :)

# Ejercicio de hoy: un dimmer (cont.)



#### Compilación, simulación con ghdl:

```
$ ghdl -a <archivos_del_diseño_en_orden> # Analiza
$ ghdl -e <top_entity> # Elabora
$ ghdl -r <top_entity> --vcd=<nombre_archivo_waveform>.vcd # Corre
# La simulación se puede interrumpir con Ctrl+C
```

#### Visualización con GtkWave:

\$ gtkwave <nombre\_archivo\_waveform>.vcd # Carga las formas de onda