

# Diseño de Sistemas Digitales con FPGA

Automátas como herramienta de modelado y de control

---

Primer Cuatrimestre 2023

Diseño de Sistemas Digitales con FPGA  
DC - UBA

# Introducción

---

La clase de hoy y la del jueves próximo van a involucrar formalismos, herramientas y métodos que nos permiten razonar sobre el **comportamiento de un sistema a través del tiempo**.

En la clase hoy vamos a ver:

- Estado, trazas y valuaciones.

En la clase hoy vamos a ver:

- Estado, trazas y valuaciones.
- Máquinas de estado, **Moore y Mealy**.

En la clase hoy vamos a ver:

- Estado, trazas y valuaciones.
- Máquinas de estado, **Moore y Mealy**.
- ¿Circuitos secuenciales o controladores?

En la clase hoy vamos a ver:

- Estado, trazas y valuaciones.
- Máquinas de estado, **Moore y Mealy**.
- ¿Circuitos secuenciales o controladores?
- Implementación de un controlador con estados en VHDL.

En la clase que viene veremos:

- Model checking.



En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.

En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.
- Sistemas reactivos.

En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.
- Sistemas reactivos.
- Assertion based verification (SVA, PSL, SystemVerilog).

En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.
- Sistemas reactivos.
- Assertion based verification (SVA, PSL, SystemVerilog).
- Un ejemplo de verificación con PSL.

En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.
- Sistemas reactivos.
- Assertion based verification (SVA, PSL, SystemVerilog).
- Un ejemplo de verificación con PSL.
- Verificación y síntesis de especificaciones.

# Definiciones

---

¿A qué llamamos estado?

- ¿Es el estado del circuito o del sistema?

¿A qué llamamos estado?

- ¿Es el estado del circuito o del sistema?
- ¿Se refiere sólo a los componentes de memoria o a las señales (impermanentes)?



¿A qué llamamos estado?

- ¿Es el estado del circuito o del sistema?
- ¿Se refiere sólo a los componentes de memoria o a las señales (impermanentes)?
- ¿Si son ambas, cuándo cambia el estado? ¿Cuando cambia el valor de la señal, de la memoria o de ambas?

¿A qué llamamos estado?


- ¿Es el estado del circuito o del sistema?
- ¿Se refiere sólo a los componentes de memoria o a las señales (impermanentes)?
- ¿Si son ambas, cuándo cambia el estado? ¿Cuando cambia el valor de la señal, de la memoria o de ambas?
- ¿Tenemos un estado distinto para cada cambio de flanco?

¿A qué llamamos estado?

- ¿Es el estado del circuito o del sistema?
- ¿Se refiere sólo a los componentes de memoria o a las señales (impermanentes)?
- ¿Si son ambas, cuándo cambia el estado? ¿Cuando cambia el valor de la señal, de la memoria o de ambas?
- ¿Tenemos un estado distinto para cada cambio de flanco?
- ¿Los cambios son de valores discretos o continuos?


Las respuestas van a depender del modelo que utilicemos y del uso que le queramos dar, pero definen categorías a observar de nuestros modelos.

¿Cómo modelaríamos con una máquina de estado un circuito que incrementa el valor de un registro interno en cada pulso de reloj?



Observando este modelo:

- ¿Qué tipo de ejecuciones permite?





Observando este modelo:

- ¿Qué tipo de ejecuciones permite?
- ¿Hay señales que no hayamos tenido en cuenta?

¿Cómo modelaríamos con una máquina de estado un circuito que incrementa el valor de un registro interno en cada pulso de reloj solamente cuando la señal `en` está activada?









Observando este modelo:

- ¿Qué tipo de ejecuciones permite?



Observando este modelo:

- ¿Qué tipo de ejecuciones permite?
- ¿Hay señales que no hayamos tenido en cuenta?



Ejecuciones del modelo (a esto llamaremos trazas):

$(val : 0, en : 0), (val : 0, en : 0), (val : 1, en : 1),$   
 $(val : 2, en : 1), (val : 2, en : 0), (val : 3, en : 1) \dots$

# Máquinas de estado, Moore y Mealy

---

Vamos a comenzar la sección sobre máquinas de estado con un ejemplo. Supongamos que queremos diseñar un **controlador** de memoria para un procesador. El controlador va a recibir tres posibles comandos (señales de control de entrada):

- *mem*: que indica en el valor alto que queremos operar con la memoria.

Vamos a comenzar la sección sobre máquinas de estado con un ejemplo. Supongamos que queremos diseñar un **controlador** de memoria para un procesador. El controlador va a recibir tres posibles comandos (señales de control de entrada):

- *mem*: que indica en el valor alto que queremos operar con la memoria.
- *rw*: que indica con el valor alto indica que queremos escribir y con el bajo que queremos leer.

Vamos a comenzar la sección sobre máquinas de estado con un ejemplo. Supongamos que queremos diseñar un **controlador** de memoria para un procesador. El controlador va a recibir tres posibles comandos (señales de control de entrada):

- *mem*: que indica con el valor alto que queremos operar con la memoria.
- *rw*: que indica con el valor alto indica que queremos escribir y con el bajo que queremos leer.
- *burst*: que indica con el valor alto si queremos realizar cuatro lecturas consecutivas.



El chip de memoria tiene dos señales de control a su entrada:

- *oe*: que indica en el valor alto que queremos leer un dato.

El chip de memoria tiene dos señales de control a su entrada:

- *oe*: que indica en el valor alto que queremos leer un dato.
- *we*: que indica con el valor alto que queremos escribir un dato.


El chip de memoria tiene dos señales de control a su entrada:

- *oe*: que indica en el valor alto que queremos leer un dato.
- *we*: que indica con el valor alto que queremos escribir un dato.

¿Cómo sería una máquina de estados de este controlador?

- $\leftarrow mem$ : que indica en el valor alto que queremos operar con la memoria.
- $\leftarrow rw$ : que indica con el valor alto indica que queremos escribir y con el bajo que queremos leer.
- $\leftarrow burst$ : que indica con el valor alto si queremos realizar cuatro lecturas consecutivas.
- $\rightarrow oe$ : que indica en el valor alto que queremos leer un dato.
- $\rightarrow we$ : que indica con el valor alto que queremos escribir un dato.

¿Qué ponemos en cada estado? ¿Qué representa una transición?



Veamos un poco los formalismos de dos tipos de máquinas de estado, empezando con Moore.

Una máquina de Moore define sus salidas solamente en base a su estado actual y se define como una tupla:

$$M = (Q, q_0, \Sigma, O, \delta, G)$$

Donde:

- $Q$  es un conjunto de estados.

Una máquina de Moore define sus salidas solamente en base a su estado actual y se define como una tupla:

$$M = (Q, q_0, \Sigma, O, \delta, G)$$

Donde:

- $Q$  es un conjunto de estados.
- $q_0 \in Q$  es el estado inicial.



Una máquina de Moore define sus salidas solamente en base a su estado actual y se define como una tupla:

$$M = (Q, q_0, \Sigma, O, \delta, G)$$

Donde:

- $Q$  es un conjunto de estados.
- $q_0 \in Q$  es el estado inicial.
- $\Sigma$  es el alfabeto de entrada.

Una máquina de Moore define sus salidas solamente en base a su estado actual y se define como una tupla:

$$M = (Q, q_0, \Sigma, O, \delta, G)$$

Donde:

- $Q$  es un conjunto de estados.
- $q_0 \in Q$  es el estado inicial.
- $\Sigma$  es el alfabeto de entrada.
- $O$  es el alfabeto de salida.

Una máquina de Moore define sus salidas solamente en base a su estado actual y se define como una tupla:

$$M = (Q, q_0, \Sigma, O, \delta, G)$$

Donde:

- $Q$  es un conjunto de estados.
- $q_0 \in Q$  es el estado inicial.
- $\Sigma$  es el alfabeto de entrada.
- $O$  es el alfabeto de salida.
- $\delta : Q \times \Sigma \rightarrow Q$  es la función de transición.

Una máquina de Moore define sus salidas solamente en base a su estado actual y se define como una tupla:

$$M = (Q, q_0, \Sigma, O, \delta, G)$$

Donde:

- $Q$  es un conjunto de estados.
- $q_0 \in Q$  es el estado inicial.
- $\Sigma$  es el alfabeto de entrada.
- $O$  es el alfabeto de salida.
- $\delta : Q \times \Sigma \rightarrow Q$  es la función de transición.
- $G : Q \rightarrow Q$  es la función de salida.

Intentemos escribir el controlador de memoria como una instancia de la tupla anterior.

Nos ha quedado

- $Q = \{idle, read1, read2, read3, read3, read4, write\}$

Nos ha quedado

- $Q = \{idle, read1, read2, read3, read3, read4, write\}$
- $q_0 = idle$

Nos ha quedado

- $Q = \{idle, read1, read2, read3, read3, read4, write\}$
- $q_0 = idle$
- $\Sigma = \{mem, burst, rw\}$



Nos ha quedado

- $Q = \{idle, read1, read2, read3, read3, read4, write\}$
- $q_0 = idle$
- $\Sigma = \{mem, burst, rw\}$
- $O = \{oe, we\}$

Nos ha quedado

- $Q = \{idle, read1, read2, read3, read3, read4, write\}$
- $q_0 = idle$
- $\Sigma = \{mem, burst, rw\}$
- $O = \{oe, we\}$
- $\delta = \{(idle, -, idle), (idle, \{mem, rw\}, read1), \dots\}$

Nos ha quedado

- $Q = \{idle, read1, read2, read3, read3, read4, write\}$
- $q_0 = idle$
- $\Sigma = \{mem, burst, rw\}$
- $O = \{oe, we\}$
- $\delta = \{(idle, -, idle), (idle, \{mem, rw\}, read1), \dots\}$
- $G = \{(read1, \{oe\}), (read2, \{oe\}), \dots\}'$

Ahora vamos a ver el formalismo de Mealy, que define sus salidas en base a sus entradas y el estado actual.

Una máquina de Mealy se define como una tupla:

$$M = (S, s_0, \Sigma, \Lambda, T, G)$$

Donde:

- $S$  es un conjunto de estados.

Una máquina de Mealy se define como una tupla:

$$M = (S, s_0, \Sigma, \Lambda, T, G)$$

Donde:

- $S$  es un conjunto de estados.
- $s_0 \in Q$  es el estado inicial.

Una máquina de Mealy se define como una tupla:

$$M = (S, s_0, \Sigma, \Lambda, T, G)$$

Donde:

- $S$  es un conjunto de estados.
- $s_0 \in S$  es el estado inicial.
- $\Sigma$  es el alfabeto de entrada.

Una máquina de Mealy se define como una tupla:

$$M = (S, s_0, \Sigma, \Lambda, T, G)$$

Donde:

- $S$  es un conjunto de estados.
- $s_0 \in Q$  es el estado inicial.
- $\Sigma$  es el alfabeto de entrada.
- $\Lambda$  es el alfabeto de salida.



Una máquina de Mealy se define como una tupla:

$$M = (S, s_0, \Sigma, \Lambda, T, G)$$

Donde:

- $S$  es un conjunto de estados.
- $s_0 \in S$  es el estado inicial.
- $\Sigma$  es el alfabeto de entrada.
- $\Lambda$  es el alfabeto de salida.
- $T : S \times \Sigma \rightarrow S$  es la función de transición.


Una máquina de Mealy se define como una tupla:

$$M = (S, s_0, \Sigma, \Lambda, T, G)$$

Donde:

- $S$  es un conjunto de estados.
- $s_0 \in Q$  es el estado inicial.
- $\Sigma$  es el alfabeto de entrada.
- $\Lambda$  es el alfabeto de salida.
- $T : S \times \Sigma \rightarrow S$  es la función de transición.
- $G : Q \times \Sigma \rightarrow \Lambda$  es la función de salida.

# ¿Un controlador de memoria Mealy o Moore?



# **Circuitos secuenciales o controladores**

---

Vamos a referirnos a un controlador cuando hablemos de un circuito que controla la operación de uno o varios otros circuitos, por ejemplo, el controlador de memoria va a controlar el acceso a los datos del chip de memoria, que se especializa en una función más general (por ej. no tiene el burst).

La unidad de control de un procesador va a controlar a los componentes que toman parte del datapath.

Ahora, ¿pero por qué tenemos dos formalismos tan parecidos?  
¿Qué ventajas tiene cada uno?

Ahora, ¿pero por qué tenemos dos formalismos tan parecidos?

¿Qué ventajas tiene cada uno?

Va a cobrar un poco de sentido al intentar implementar estas máquinas con HDL.



¿Por qué tenemos dos formalismos tan parecidos? ¿Qué ventajas tiene cada uno?

Por lo general Mealy va a tener menos estados y podemos utilizarlo si no está controlando un circuito que esté sincronizado con el clock.


¿Por qué tenemos dos formalismos tan parecidos? ¿Qué ventajas tiene cada uno?

Para Moore, si se emplea en un circuito sincronizado hay que validar que los tiempos de propagación no traigan problemas.


Hasta ahora veníamos diseñando circuitos combinacionales y secuenciales sin reparar mucho en si dependían o no del ambiente en el cual se ejecutan y si debían representar explícitamente su estado.

Vamos a decir que un circuito cuyo estado depende de las entradas observadas es un **reactivo** en oposición a uno que no depende de éstas. Si un circuito tiene registros destinados a representar el estado en el cuál se encuentra, más allá de las señales de entrada o salida, diremos que es de representación **explícita**.

Repasemos el esquema de implementación de un circuito secuencial.




Repasemos el esquema de implementación de un circuito secuencial.




¿Podría ser **reactivo** o tener representación **explícita** de sus estados?

Repasemos el esquema de implementación de un circuito secuencial.



¿Puede implementar una máquina de Moore o de Mealy?


Repasemos el esquema de implementación de un circuito secuencial.



¿Cómo encaja nuestro controlador de memoria aquí?




# Categorías de un circuito secuencial



Una visión esquemática sería:

Una visión esquemática sería:



# Implementación en VHDL

---

¿Cómo implementarían el controlador de memoria en VHDL?

Veamos la interfaz:

```
library ieee;  
use ieee.std_logic_1164.all;  
entity mem_ctrl is  
    port(  
        clk, reset: in std_logic;  
        mem, rw, burst: in std_logic;  
        oe, we, we_me: out std_logic;  
    )  
end mem_ctrl;
```

¿Cómo implementarían el controlador de memoria en VHDL?

Veamos la interfaz:

```
library ieee;  
use ieee.std_logic_1164.all;  
entity mem_ctrl is  
    port(  
        clk, reset: in std_logic;  
        mem, rw, burst: in std_logic;  
        oe, we, we_me: out std_logic;  
    )  
end mem_ctrl;
```

¿Es un sistema reactivo? ¿Va a tener estado explícito?

¿Cómo implementarían el controlador de memoria en VHDL?

Veamos la interfaz:

```
library ieee;  
use ieee.std_logic_1164.all;  
entity mem_ctrl is  
    port(  
        clk, reset: in std_logic;  
        mem, rw, burst: in std_logic;  
        oe, we, we_me: out std_logic;  
    )  
end mem_ctrl;
```

¿Es un sistema reactivo? ¿Va a tener estado explícito?

Va a ser reactivo y tendrá estados explícitos.



Vamos a definir el comportamiento con un enfoque de multi segmentos, que significa que **vamos a descomponer la actualización de estado y de las salidas en bloques separados.**

Vamos tener:



Vamos a definir el comportamiento con un enfoque de multi segmentos, que significa que **vamos a descomponer la actualización de estado y de las salidas en bloques separados.**

Vamos tener:

- Bloque de próximo estado.

Vamos a definir el comportamiento con un enfoque de multi segmentos, que significa que **vamos a descomponer la actualización de estado y de las salidas en bloques separados.**

Vamos tener:

- Bloque de próximo estado.
- Bloque de salida de Moore.

Vamos a definir el comportamiento con un enfoque de multi segmentos, que significa que **vamos a descomponer la actualización de estado y de las salidas en bloques separados.**

Vamos tener:

- Bloque de próximo estado.
- Bloque de salida de Moore.
- Bloque de salida de Mealy.

Definimos los registros de estado.

```
...  
architecture mult_seg_arch of mem_ctrl is  
  — vamos a utilizar un enum por ahora  
  type mc_state_type is  
    (idle, read1, read2, read3, read4, write);  
  — y definimos nuestros estados explicitos  
  signal state_reg, state_next : mc_state_type;  
begin  
  ...  
end mult_seg_arch;
```

Encabezado.

```
library ieee;  
use ieee.std_logic_1164.all;  
entity mem_ctrl is  
    port(  
        clk, reset: in std_logic;  
        mem, rw, burst: in std_logic;  
        oe, we, we_me: out std_logic;  
    )  
end mem_ctrl;  
architecture mult_seg_arch of mem_ctrl is  
    type mc_state_type is (idle, read1, ...);  
    signal state_reg, state_next : mc_state_type;  
begin  
    ...  
end mult_seg_arch;
```

## Actualización del registro de estado

```
architecture mult_seg_arch of mem_ctrl is
...
begin
...
process(clk, reset)
begin
    if(reset='1') then
        state_reg <= idle;
    elsif (rising_edge(clk)) then
        state_reg <= staten_next;
    end if;
end process;
...
end mult_seg_arch;
```

## Actualización del registro de próximo estado

```
process(state_reg, mem, rw, burst)
begin
    case state_reg is
        when idle =>
            if mem = '1' then
                if rw = '1' then
                    state_next <= read1;
                else
                    state_next <= write;
                end if;
            else
                state_next <= idle;
            end if;
        when write =>
            ...
    end case;
end process;
```

Asignación de salida de Moore.

```
process (state_reg)
begin
    we <= '0'; — valores por defecto
    oe <= '0';
    case state_reg is
        when idle =>
        when write =>
            we = '1';
        when read1 =>
            oe => '1';
        ...
    end case;
end process;
```



Asignación de salida de Mealy.

```
process(state_reg, mem, rw)
begin
    we_me <= '0'; — valores por defecto
case state_reg is
    when idle =>
        if(mem = '1') and (rw = '0') then
            we_me <= '1';
        end if;
    when write =>
        ...
    when read4 =>
        ...
end case;
end process;
```

Con esto vimos una implementación típica de un controlador basado en máquinas de estado.

**Cierre**

---

En la clase hoy vimos:

- Estado, trazas y valuaciones.

En la clase hoy vimos:

- Estado, trazas y valuaciones.
- Máquinas de estado, **Moore y Mealy**.

En la clase hoy vimos:

- Estado, trazas y valuaciones.
- Máquinas de estado, **Moore y Mealy**.
- ¿Circuitos secuenciales o controladores?

En la clase hoy vimos:

- Estado, trazas y valuaciones.
- Máquinas de estado, **Moore y Mealy**.
- ¿Circuitos secuenciales o controladores?
- Implementación de un controlador con estados en VHDL.

En la clase que viene veremos:

- Model checking.



En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.

En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.
- Sistemas reactivos.

En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.
- Sistemas reactivos.
- Assertion based verification (SVA, PSL, SystemVerilog).

En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.
- Sistemas reactivos.
- Assertion based verification (SVA, PSL, SystemVerilog).
- Un ejemplo de verificación con PSL.

En la clase que viene veremos:

- Model checking.
- Lógicas temporales y  $\mu$ -cálculo.
- Sistemas reactivos.
- Assertion based verification (SVA, PSL, SystemVerilog).
- Un ejemplo de verificación con PSL.
- Verificación y síntesis de especificaciones.

Cierre y preguntas.