Unit 2 - Single-Stage Amplifiers

Introducción:

Esta unidad abarca los amplificadores CMOS de una sola etapa. Aprenderemos las estructuras de las etapas de fuente común, seguidor de fuente, puerta común y cascodo. Aprenderemos a analizar las características de señal alta y baja de cada una de estas etapas. Estas etapas individuales son la base de la construcción de amplificadores CMOS, y comprender a fondo su funcionamiento es esencial para el diseño y análisis posterior de amplificadores operacionales, comparadores y otros circuitos analógicos complejos.

Leer:

Razavi: sección 3.1 - 3.6

Wk02DQ1 – single stage amplifiers (5 points)

- 1- Resumir los tipos de amplificadores de una sola etapa e incluir sus principales características funcionales.
- 2- Aclarar las diferencias entre las características de alta y baja señal de un amplificador de una sola etapa. ¿Por qué es necesario considerar tanto las características de alta como las de baja señal, y por qué no solo una de ellas? ¿Qué suposiciones hacemos sobre la funcionalidad del circuito al utilizar el modelo de baja señal?

Problems from Razavi's textbook:

<u>Capítulo 3, Problema 3.2</u> - Notas: Vdd = 3 V, ignorar LD, ignorar LAMBDA en los cálculos de ld y gm (no en el cálculo de ro).

A menos que se indique lo contrario, en los siguientes problemas, utilice los datos del dispositivo que se muestran en la Tabla 2.1 y suponga que VDD = 3 V cuando sea necesario. Todas las dimensiones del dispositivo son valores efectivos y están expresadas en micras.

Table 2.1 Level 1 SPICE models for NMOS and PMOS devices.

NMOS Model			
LEVEL = 1	VTO = 0.7	GAMMA = 0.45	PHI = 0.9
NSUB = 9e+14	LD = 0.08e-6	UO = 350	LAMBDA = 0.1
TOX = 9e-9	PB = 0.9	CJ = 0.56e - 3	CJSW = 0.35e-11
MJ = 0.45	MJSW = 0.2	CGDO = 0.4e-9	JS = 1.0e - 8
PMOS Model			
LEVEL = 1	VTO = -0.8	GAMMA = 0.4	PHI = 0.8
NSUB = 5e + 14	LD = 0.09e-6	UO = 100	LAMBDA = 0.2
TOX = 9e-9	PB = 0.9	CJ = 0.94e - 3	CJSW = 0.32e-11
MJ = 0.5	MJSW = 0.3	CGDO = 0.3e - 9	JS = 0.5e - 8

VTO: threshold voltage with zero V_{SB} (unit: V) GAMMA: body-effect coefficient (unit: $V^{1/2}$)

PHI: $2\Phi_F$ (unit: V)

TOX: gate-oxide thickness (unit: m)
NSUB: substrate doping (unit: cm⁻³)
LD: source/drain side diffusion (unit: m)
UO: channel mobility (unit: cm²/V/s)

LAMBDA: channel-length modulation coefficient (unit: V⁻¹)

CJ: source/drain bottom-plate junction capacitance per unit area (unit: F/m²) CJSW: source/drain sidewall junction capacitance per unit length (unit: F/m)

PB: source/drain junction built-in potential (unit: V)

MJ: exponent in CJ equation (unitless)

MJSW: exponent in CJSW equation (unitless)

CGDO: gate-drain overlap capacitance per unit width (unit: F/m) CGSO: gate-source overlap capacitance per unit width (unit: F/m)

JS: source/drain leakage current per unit area (unit: A/m²)

3.2. En el circuito de la Fig. 3.18, suponga que (W/L)1 = 50/0,5, (W/L)2 = 50/2 e ID1 = ID2 = 0,5 mA cuando ambos dispositivos están saturados. Recuerde que $\lambda \propto 1/L$. (a) Calcule la ganancia de voltaje de la pequeña señal. (b) Calcule la oscilación máxima del voltaje de salida mientras ambos dispositivos están saturados.




Figure 3.18 CS stage with current-source load.

Question 1

Problem 3.2: ingrese el cálculo para 1/2*un*Cox*(W/L)1 (mA/V^2)

 $a = 0.0067 \text{ mA/V}^2$

Question 2

Problem 3.2: ingrese el cálculo para 1/2*up*Cox*(W/L)2 (mA/V^2)

 $b = 4.7950e-04 \text{ mA/V}^2$

Question 3

Problem 3.2: ingrese el cálculo para Vgs1 (V)

$$V_{gs1} = V_{TH} + \sqrt{\frac{2I_D}{\mu_0 C_{ox} \frac{W}{L1}}} = 0.9729 (V)$$

Question 4

Problem 3.2: ingrese el cálculo para gm1 (mA/V)

 $gm1 = 3.6642 \, mA/V$

Question 5

Problema 3.2: ingrese el cálculo para Vgs2 (V). Enter this value as negative number.

Sabiendo que

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L2} * (V_{gs} - V_{th})^2$$

$$V_{sg2} = \left| V_{TH} \right| + \sqrt{\frac{2I_D}{\mu_0 C_{ox} \frac{W}{LZ}}} = 1.8212 (V)$$

$$V_{gs2} = \left| V_{TH} \right| + \sqrt{\frac{2I_D}{\mu_0 C_{ox} \frac{W}{L^2}}} = -1.8212 (V)$$

Question 6

Problem 3.2:ingrese el cálculo para gm2 (mA/V)

 $gm2 = 0.9793 \, mA/V$

Question 7

Problem 3.2: ingrese el cálculo para ro1 (kOhms)

$$r_{01} = 20 \text{ kohms}$$

Question 8

Problem 3.2: ingrese el cálculo para ro2 (kOhms)

$$r_{o2} = 10 \ kohms$$

Question 9

Problem 3.2: ingrese el cálculo para Av (valor negativo)

$$A_v = -gm1 * |ro1//ro2| = -24.4277 V/V$$

Question 10

Problem 3.2: part b, enter the calculated value for maximum output voltage, Vout_max (V)

$$V_{o-max} = V_{DD} - |V_{gs2} - V_{th2}| = 1.9788 V$$

Question 11

Problem 3.2: part b, enter the calculated value for minimum output voltage, Vout_min (V)

$$Vo_{min} = V_{in} - V_{th}$$

Planteamos que $V_{in} = V_{gs1}$ y calculamos V_{gs1} .

$$V_{gs} = V_g - V_s$$

Debido a la configuración que estamos usando sabemos que $V_{_{\mathcal{S}}}=\,0V$

$$V_{gs1} = V_g = 0.97 V$$

Entonces
$$Vo_{min} = V_{g} - V_{th1} = 0.97 - 0.7 V = 0.272 V$$

Consideramos que el transistor está en saturación por lo tanto también podemos plantear que $V_{DS1} \leq V_{gs1} - V_{th} --> V_{DSmin} = 0.272 V$

<u>Chapter 3 Problem 3.24</u> (only question a) - Notes: neglect LD, gmb, Vdd=3V, use eq 2.30 for gm, use section 3.3.6 for Gm and Av calculation

Using the provided transistor models construct in LTSpice the circuits in problems 3.2 and 3.24(a) and simulate the low frequency voltage gain (around 1kHz; use an input signal with about 10mV amplitude)

Unless otherwise stated, in the following problems, use the device data shown in Table 2.1 and assume that VDD = 3 V where necessary. All device dimensions are effective values and in microns

- 3.24. Consider the circuit of Fig. 3.23 with (W/L)1 = 50/0.5, RD = 2 k, and RS = 200.
- (a) Calculate the small-signal voltage gain if ID = 0.5 mA.
- (b) Assuming $\lambda = \gamma = 0$, calculate the input voltage that places M1 at the edge of the triode region. What is the gain under this condition?




Figure 3.23 CS stage with source degeneration.

Question 12

Problem 3.24: part a, enter the calculated value for transistor ro (kOhms)

$$r_o = \frac{1}{\lambda I_D} = 20 \text{ kohms}$$

Question 13

Problem 3.24: part a, enter the calculated value for transistor Vds (V)

Sabiendo que Rs=200~ohm podemos calcular la tensión en source $V_s=I_D^{~*}R_D^{~}=~0.1~V$

Análogamente podemos hacer lo mismo en la tensión de drain:

$$R_{_{d}}=\ 2\ kohm\ \rightarrow V_{_{d}}=\ V_{_{DD}}-\ I_{_{D}}\ast R_{_{D}}=\ 2\ V$$

Por último calculamos la diferencia de potencial:

$$V_{ds} = V_d - V_s = 1.90 V$$

Question 14

Problem 3.24: part a, enter the calculated value for transistor gm (mA/V)

$$gm = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_D (1 + \lambda V_{DS})} = 3.9971 \, mA/V$$

Question 15

Problem 3.24: part a, enter the calculated value for circuit Gm (mA/V)

$$G_m = \frac{g_m^* r_o}{R_s + R_{out}} = 2.2091 \, mA/V$$

Siendo $R_{out} = (1 + gm * R_s) * r_o$ para poder tener en cuenta el efecto de r_o en el cálculo.


Question 16

Problem 3.24: part a, enter the calculated value for Av

$$A_{v} = -\frac{g_{m}^{*}r_{o}^{*}R_{D}}{R_{D}+R_{S}+r_{o}+(g_{m}^{*}R_{S}^{*}r_{o})} = -4.1867 V/V$$

Question 17

Circuit simulation of Problem 3.2: enter the simulated voltage gain (negative value)




Sacando primero el valor medio de la señal haciendo $V_{out} = \frac{2.15 - 1.70}{2} = 0.225 V$

Sacamos el valor simulado de la ganancia de tensión como: $A_v = \frac{V_{out}}{V_{in}} = -22.5 \, V/V.$

Consideramos que es un valor correcto puesto a que el cálculo de la misma había dado -24.4 V/V.

Question 18 Circuit simulation of Problem 3.24: enter the simulated voltage gain (negative value)



Sacando primero el valor medio de la señal haciendo $V_{out} = \frac{2.5 - 2.27}{2} = 40 \ mV$

Sacamos el valor simulado de la ganancia de tensión como: $A_v = \frac{V_{out}}{V_{in}} = -4 V/V$.

Consideramos que es un valor correcto puesto a que el cálculo de la misma había dado -4.1 V/V.

Question 19

Upload the file that shows your detailed calculations for problems 3.2 and 3.24


Aquí código de MATLAB


Question 20


Upload screenshots of the LTSpice simulation results (waveforms) used for determining Av on both circuits (3.2 and 3.24)


En ambos circuitos pondremos como señal de entrada una senoidal de amplitud 10 mV y frecuencia de 1kHz.

3.2









Ubicar el NMOS en zona del triodo significa que $V_{DS} = V_{GS} - V_{th}$ y por otro lado también sabemos que:

$$VDS = Vin - Vs = Vin - ID * RS$$

 $VDS = VD - VS = Vdd - ID * RD - ID * RS$

Ubicamos las ecuaciones en la condición de frontera y queda expresado:

$$V_{in} = V_{dd} - I_D * R_D + V_{th}$$

 $V_{in} = 3 - 0.5 * 2 + 0.8 = 2.2 V$

De manera teórica, la ganancia de tensión en esta zona es nula; podemos considerar al transistor como una resistencia de valor controlado.