Configuración del ADC y la UART del PIC16F18426 en el instrumento de corrientes de Eddy

Proyecto Micro 3 — Microcontroladores

Resumen de decisiones de diseño

Resumen

El PIC16F18426 digitaliza las componentes en fase (I) y en cuadratura (Q) que entrega la placa de demodulación y las envía a un PC por UART. Este documento reúne, en un solo lugar, *qué* se escogió para el ADC y la UART y *por qué*, con los cálculos mínimos de cada valor. También compara el formato ASCII con la trama binaria de 9 bytes que se usa. Resultado: muestreo de I y Q a 1 kHz disparado por hardware, enlace a 115 200 baudios 8N1 y tramas binarias con CRC-8 que ocupan el 78 % de la línea, frente al 130 % que exigiría el ASCII.

I. Datos del sistema

PIC16F18426 (14 pines, 8 bits) con oscilador interno HFINTOSC a $F_{\text{osc}} = 16\,\text{MHz}$ ($\pm 2\,\%$), así que $T_{\text{CY}} = 4/F_{\text{osc}} = 250\,\text{ns}$. Alimentación $V_{DD} = 3{,}7\,\text{V}$, accesible en J1, en TP3 y en el pin 2 de J4. Las señales I (RC0) y Q (RC1) llegan centradas en $V_{\text{ref2}} = 1{,}85\,\text{V}$, con banda de $\lesssim 20\,\text{Hz}$. El enlace al PC es EUSART1 $\rightarrow$ traductores SN74LVC1T45 $\rightarrow$ CP2102 (USB) $\rightarrow$ LabVIEW o Python.

II. UART: qué se escogió y por qué

La Tabla I resume cada decisión; abajo están los cálculos.

A. Cálculo del baud

Con `BRGH = 1` y `BRG16 = 1`:

$$\text{Baud} = \frac{F_{\text{osc}}}{4\,(\text{SP1BRG} + 1)} = \frac{16\,\text{MHz}}{4\,(34 + 1)} = 114\,286\ \text{baud} \tag{1}$$

$$\text{error} = \frac{114\,286 - 115\,200}{115\,200} = -0{,}79\,\% \tag{2}$$

La fórmula de 8 bits, $\text{Baud} = F_{\text{osc}}/[16(\text{SP1BRG} + 1)]$, da $\text{SP1BRG} = 7{,}68 \rightarrow 8$ y 111 111 baud ($-3{,}55\,\%$), demasiado lejos si se suma el $\pm 2\,\%$ del oscilador.

Tolerancia. El receptor muestrea el bit de parada a 9,5 bits del flanco de inicio, así que el desfase total debe ser menor que $0{,}5/9{,}5 = \pm 5{,}3\,\%$ (en la práctica, entre 2 % y 3 %). Peor caso: $-0{,}79\,\% - 2\,\% \approx -2{,}8\,\%$: funciona.

Tiempos. $T_{\text{bit}} = 8{,}75\,\mu\text{s}$, byte 8N1 (10 bits) $= 87{,}5\,\mu\text{s}$, capacidad $\approx 11\,520\,\text{B/s}$. La FIFO de RX del chip guarda 2 bytes: la interrupción debe leerla antes de $\approx 174\,\mu\text{s}$.

Verificado: eco a 115 200 baud con 20/20, 256/256 y 1000/1000 bytes sin errores (2026-10-19).

III. ADC: qué se escogió y por qué

La Tabla II resume cada decisión; abajo están los cálculos.

TABLA I
DECISIONES DE LA UART

Parámetro	Elegido	Por qué
Modo	EUSART1 asíncrono, **8N1**	Estándar: lo acepta cualquier terminal, LabVIEW o Python sin configuración especial.
Velocidad	115 200 **baud** (114 286 reales)	Es el baud estándar más bajo donde caben 1 000 tramas/s: ocupa el 78 %. A 9 600, 19 200 y 57 600 baud serían el 938 %, el 469 % y el 156 %.
Generador de baud	`BRGH` = 1, `BRG16` = 1, `SP1BRG` = 34	Error de $-0{,}79$ %; con el generador de 8 bits sería $-3{,}55$ %.
Pines	TX = RC4, RX = RC5 (PPS)	No chocan con el ADC (RC0, RC1) ni con el programador (RA0, RA1, RA3).
Nivel de RX	TTL (`INLVLC5` = 0)	$V_{IH} = 1{,}73$ V: 1,57 V de margen con 3,3 V. Con Schmitt serían 2,96 V.
Capa física	2 × SN74LVC1T45	El CP2102 admite como máximo $V_{IO} + 0{,}5$ V $= 3{,}8$ V; el PIC saca 3,7 V.
Atención	Interrupciones de RX y TX	Nada espera: prohibidos `while(!TX1IF)` y `__delay_ms`.
Buffers	Circulares: RX 32 B, TX 64 B	Potencias de 2: el índice avanza con `(i+1) & (N-1)`, sin división. TX guarda 7 tramas.
Envío	`tx_DAT()`, `tx_string()`	Todo o nada: nunca sale media trama; si no cabe, devuelven `false` sin esperar.
Formato	**Trama binaria de 9 B con CRC-8**	Ver la sección IV.

A. *Cálculos*

$$1\ \text{LSB} = \frac{V_{DD}}{4096} = 0{,}903\,3\ \text{mV}, \qquad N(1{,}85\ \text{V}) = \frac{1{,}85}{3{,}7} \times 4096 = 2048\ (\texttt{0x800}) \tag{3}$$

$$T_s = (\texttt{TMR0H} + 1) \cdot \frac{16}{F_{\text{osc}}/4} = 250 \times 4\,\mu\text{s} = 1\,000\,\mu\text{s} \tag{4}$$

$$T_{\text{conv}} = 14\,T_{AD} + 2\,T_{\text{CY}} = 14(2\,\mu\text{s}) + 2(0{,}25\,\mu\text{s}) = 28{,}5\,\mu\text{s} \tag{5}$$

Calidad. El ideal de 12 bits es SINAD $= 6{,}02 \cdot 12 + 1{,}76 = 74$ dB. El requisito de 60 dB equivale a ENOB $= (60 - 1{,}76)/6{,}02 = 9{,}67$ bits: con una senoidal a escala completa (1,31 V rms) se permiten 1,31 mV rms de ruido y distorsión, unos 1,45 LSB. El ruido de cuantización es LSB$/\sqrt{12} = 0{,}261$ mV rms.

Sesgo entre I y Q. La muestra de Q se toma $\approx 46\,\mu$s después de la de I (con $10\,\mu$s de adquisición). A 20 Hz eso es $360^\circ \cdot 20 \cdot 46\,\mu\text{s} = 0{,}33^\circ$ de error de fase: despreciable.

Red de $1\,\text{k}\Omega$ + $10\,\text{n}$F. Al conectarse el capacitor interno ($C_{\text{HOLD}} = 28$ pF), el pin salta solo $28/10\,028 = 0{,}28$ % de la diferencia con el canal anterior. Luego se recupera con $\tau = 1\,\text{k}\Omega \cdot 10\,\text{n}\text{F} = 10\,\mu$s. La mezcla de I en Q queda en -60 dB con $10\,\mu$s de adquisición y en -86 dB con $40\,\mu$s; por eso no conviene acortarla por debajo de unos $40\,\mu$s.

TABLA II
DECISIONES DEL ADC

Parámetro	Elegido	Por qué
Convertidor	ADCC de 12 bits, modo básico, resultado a la derecha	4096 niveles; 1 LSB $= 0{,}903\,\text{mV}$.
Referencia	$V_{\text{ref+}} = V_{DD} = 3{,}7\,\text{V}$ (ADREF = 0x00)	Cubre 0 a 3,7 V sin recorte y es ratiométrica: V_{ref2} sale de un divisor del mismo riel, así que el reposo queda en 2048 aunque V_{DD} varíe. FVR de $2{,}048\,\text{V}$: recorta; FVR de $4{,}096\,\text{V}$: no puede superar V_{DD}.
Canales	I = RC0 (0x10), Q = RC1 (0x11)	Un solo ADC multiplexado: I y luego Q en ráfaga.
Muestreo	$f_s = 1\,\text{kHz}$	Pedido por el profesor. Con señal $\lesssim 20\,\text{Hz}$: sobremuestreo de 25; Nyquist en $500\,\text{Hz}$.
Disparo	Timer0 por hardware (ADACT = 0x02)	El instante de I no depende del software (sin jitter de código). El Timer2 queda para el PWM.
Timer0	$F_{\text{osc}}/4$, prescaler 1:16, TMR0H = 249	Periodo exacto de $1\,000\,\mu\text{s}$ sin recargar por software.
Reloj del ADC	$T_{AD} = 2\,\mu\text{s}$ (ADCLK $= F_{\text{osc}}/32$)	Dentro del rango permitido (0,5 a 9 µs); conversión de $28{,}5\,\mu\text{s}$.
Adquisición	ADACQ = 160	El datasheet es ambiguo: 10, 40 o 320 µs. Los tres casos caben en 1 ms; se mide con el pin marcador.
Promedio	Ninguno	Cada trama lleva una sola muestra de I y una de Q (1000 pares/s).
Entrada al pin	$1\,\text{k}\Omega$ en serie + $10\,\text{nF}$ a GND	Aísla al operacional MCP604 de la carga del S&H y sirve de depósito de carga. Pide $T_{\text{ACQ}} \gtrsim 40\,\mu\text{s}$ (ver abajo).

IV. FORMATO DE LOS DATOS: ASCII FRENTE A BINARIO DE 9 BYTES

A. *La trama binaria que se transmite*

TABLA III
TRAMA DE 9 BYTES (*BIG-ENDIAN*). EJEMPLO: $I = 2048$, $Q = 2051$, SEQ = 5

Byte	0	1	2	3	4	5	6	7	8
Campo	sync	sync	TYPE	SEQ	I_{alto}	I_{bajo}	Q_{alto}	Q_{bajo}	CRC-8
Ejemplo	A5	5A	A1	05	08	00	08	03	02

TYPE A1 = datos. SEQ sube en cada trama: un salto indica una trama perdida. El CRC-8 (polinomio 0x07, valor inicial 0) se calcula sobre los bytes 2 a 7; si no coincide, el receptor descarta la trama.

B. *Comparación*

La Tabla IV compara la trama binaria con dos formatos de texto posibles.

TABLA IV
ASCII FRENTE A BINARIO A 1 kHz Y 115 200 BAUD

	Binario (elegido) `A5 5A A1 SEQ I Q CRC`	**ASCII etiquetado** `I:2048,Q:2051\r\n`	**ASCII mínimo** `2048,2051\n`
Bytes por muestra	**9, fijo**	9 a 15, variable	4 a 10, variable
Tiempo en la línea	787,5 µs	1 312,5 µs ($> T_s$)	875 µs
Ocupación a 1000/s	78 %	130 %: **no cabe**	87 %: sin margen
Máximo sostenible	**1280 /s**	768 /s	1152 /s
CPU por muestra (estimado)	≈215 µs (casi todo es el CRC)	≈305 µs (pasar a decimal)	≈290 µs
Integridad	**CRC-8**	ninguna	ninguna
Pérdidas	**SEQ**	no se detectan	no se detectan
Sincronía	`A5 5A` + largo fijo	fin de línea	fin de línea
Legible en terminal	no	**sí** (Serial Plotter)	**sí**

C. *Ventajas y desventajas*

Binario de 9 bytes.

- \+ Cabe a 1000 muestras/s con margen, y siempre tarda lo mismo (largo fijo).
- \+ Detecta tramas dañadas (CRC-8) y perdidas (SEQ), y se resincroniza solo con `A5 5A`.
- \+ Pasar un valor de 12 bits a la trama es solo partirlo en dos bytes (≈ 2,5 µs).
- – No se lee en una terminal: el PC necesita un decodificador (buscar `A5 5A`, revisar el CRC y unir los bytes).
- – En LabVIEW hay que desactivar el carácter de terminación, porque un dato puede valer `0x0A`.

ASCII.

- \+ Se ve directo en el Serial Plotter o en una terminal, y el fin de línea sincroniza solo.
- – El formato del Serial Plotter no cabe a 1000 muestras/s: la línea dura más que el periodo de muestreo.
- – Largo variable, sin verificación de errores ni detección de pérdidas (agregarlas alarga aún más la línea).
- – Convertir a decimal en un PIC sin divisor cuesta ≈ 95 µs por valor, unas 38 veces más que partir en bytes.

D. *Decisión*

Se usa la **trama binaria de 9 bytes** para los datos (lo pidió el profesor: el ASCII es pesado para el procesador). El ASCII queda solo como prueba visual (`MODO_PRUEBA_ADC` = 1), mandando 1 línea cada 50 muestras: 20 líneas/s, el 2,6 % de la línea.

V. DIAGRAMAS DE TIEMPO

Las Figs. 1–5 se generaron con el script `generar_diagramas_tiempo.m` (MATLAB). Los tiempos del ADC y de la UART son exactos: salen del datasheet (conversión de 28,5 µs, latencia de interrupción) o de los registros (periodo de 1 ms, 114 286 baud). Los tiempos de CPU son una *previsión*: se estimaron contando instrucciones a 4 instrucciones/µs y se medirán con un pin marcador y el osciloscopio. Todas las figuras suponen una adquisición de 10 µs.

Figura 1. Periodo de muestreo completo (1 kHz, sin promedio, ADACQ caso A)




Fig. 1. Un periodo de muestreo completo. El Timer0 dispara la conversión de I por hardware en $t = 0$; la ráfaga $I + Q$ termina hacia los 97 µs. El programa principal arma la trama (≈215 µs) y la deja en la cola. La trama ocupa la línea 787,5 µs (79 % del periodo) y termina después del siguiente disparo; la última interrupción de TX (≈1 016 µs) cae cerca de la ráfaga siguiente y puede retrasar unos 6 µs el arranque de Q.

Figura 2. Adquisición, conversión e interrupciones de I y Q




Fig. 2. Lectura del ADC. Cada canal tiene 10 µs de adquisición y 28,5 µs de conversión ($14\,T_{AD} + 2\,T_{CY}$). Al terminar I, la interrupción (latencia de 0,75 µs to 1 µs) lee `ADRES`, cambia `ADPCH` a RC1 y arranca Q. Por eso la muestra de Q queda ≈46 µs después de la de I. Los pulsos de RC2 marcan cada interrupción: su ancho es la duración de la ISR y la separación entre ellos revela la adquisición real.




Fig. 3. Conversión de los datos y armado de la trama. Pasar I y Q al formato de la trama es solo partir cada valor de 12 bits en dos bytes ($\approx$2,5 µs). Lo que más tarda es el CRC-8 bit a bit ($\approx$150 µs), seguido de la copia al buffer de TX con `tx_DAT` ($\approx$50 µs). Al poner `TX1IE` = 1, la interrupción de TX carga los primeros bytes y la trama empieza a salir.




Fig. 4. (a) Byte `0xA5` en la línea: bit de inicio en 0, los 8 datos empezando por el menos significativo (1,0,1,0,0,1,0,1) y bit de parada en 1. Cada bit dura 8,75 µs y el byte 87,5 µs. (b) Trama completa del ejemplo $I = 2048$, $Q = 2051$, SEQ = 5: 9 bytes, 787,5 µs.

Figura 5. Línea ASCII (Serial Plotter) contra trama binaria




Fig. 5. ASCII frente a binario en dos periodos. Convertir I y Q a decimal y armar la línea cuesta $\approx$305 µs de CPU, y la línea `I:2048,Q:2051\r\n` (15 bytes) dura 1 312,5 µs, más que el periodo de 1 ms: a 1 kHz no cabe. La trama binaria (787,5 µs) sí cabe en cada periodo.

Referencias

[1] Microchip Technology, *PIC16(L)F18426/46 Data Sheet*, DS40001985C (ADCC, EUSART, Timer0, parámetros AD20 y AD22).

[2] Texas Instruments, *SN74LVC1T45 Single-Bit Dual-Supply Bus Transceiver*, SCES515.

[3] Silicon Labs, *CP2102 Single-Chip USB to UART Bridge*.