

## **PRÁCTICA 8**

### **CIRCUITOS ARITMÉTICOS II**

#### **1. Introducción**

En esta práctica vamos a continuar con la descripción de circuitos aritméticos, pero más complejos que en la práctica anterior.

#### **2. Objetivos**

- Aprender a diseñar circuitos aritméticos avanzados.
- Practicar el proceso de diseño en FPGAs con la herramienta Vivado de Xilinx.

#### **3. Trabajo previo**

Repasar las sentencias VHDL.

Repasar los circuitos aritméticos.

#### **4. Pasos a seguir**

Los estudiantes deben describir, sintetizar, similar y comprobar cada circuito en la placa de desarrollo.

#### **5.1. Ejercicios (10 puntos).**

##### **5.1.1. Multiplicador de 2 números con signo de 4 bits (2 puntos).**


Realizar todas las tareas anteriores, excepto la prueba en la placa para el siguiente circuito:

Se debe utilizar el operador “\*” en VHDL y escoger adecuadamente el número de bits del resultado, para obtener un resultado correcto. Además, se debe utilizar el paquete de la biblioteca de IEEE correspondiente a los números con signo.

Para probar el circuito adecuadamente, se debe realizar un banco de pruebas en el que se comprueben al menos los siguientes casos:

- a = “0101” mientras “b” recorre todas las combinaciones.
- b = “1010” mientras “a” recorre todas las combinaciones.
- Cada combinación de valores de las entradas debe mantenerse estable al menos un paso de simulación (1 microsegundo).


## multiplicador\_4\_bits\_signed



### 5.1.2. Unidad Aritmético-Lógica (ALU) para 2 operandos con signo de 4 bits (6 puntos).

Realizar todas las tareas anteriores.

## alu\_4\_bits




Las operaciones que debe realizar la ALU son:

sel (1:0)	Operación
00	a and b
01	complemento a 2 de “a”
10	a - b
11	a * b

Realizar este circuito totalmente en VHDL, diseñando cada uno de los 5 bloques que lo forman en un fichero independiente y luego instanciando esos bloques en un fichero superior (ALU).

El diagrama de bloques interno del circuito es el siguiente:



Para poder conectar las salidas de los diferentes circuitos que realizan las operaciones a los canales de entrada del multiplexor es necesario ampliar el tamaño del bus de salida de los primeros de la forma adecuada para que coincida y que el resultado sea correcto.

Para probar el circuito adecuadamente, se debe realizar un banco de pruebas en el que se comprueben al menos los siguientes casos:

- Seleccionar la operación “and”. Probar las siguientes combinaciones:
  - a = “0000” y b = “1111”
  - a = “1010” y b = “0101”
  - a = “1111” y b = “1111”
- Seleccionar la operación complemento a 2. Hacer que “a” recorra todas las combinaciones.
- Seleccionar la operación resta. Probar las siguientes combinaciones:
  - a = “0011” mientras “b” recorre todas las combinaciones.
  - b = “1001” mientras “a” recorre todas las combinaciones.
- Seleccionar la operación multiplicación. Probar las siguientes combinaciones:
  - a = “0101” mientras “b” recorre todas las combinaciones.
  - b = “1010” mientras “a” recorre todas las combinaciones.
- Cada combinación de valores de las entradas debe mantenerse estable al menos un paso de simulación (1 microsegundo).

La asignación de terminales se hará de acuerdo a la siguiente tabla.

Señal del circuito	Elemento de la placa Basys 3
sel (1)	SW15
sel(0)	SW14
a(3:0)	SW(3:0)
b(3:0)	SW(7:4)
resultado(7:0)	LD(7:0)

### 5.1.3. Informe de implementación de la Unidad Aritmético-Lógica (ALU) (2 puntos).

Se debe rellenar un informe de los resultados de diseño e implementación del ejercicio 2, siguiendo el modelo de informe en Word propuesto por el profesor.

## 6. Resultados.

- En el laboratorio, el día de las prácticas, se debe enseñar al profesor la simulación temporal de cada uno de los circuitos, una vez implementados sin errores, con el informe de implementación (“fitting”) abierto.
- Asimismo, se deberá enseñar el funcionamiento en la placa de desarrollo de cada uno de los circuitos en los que se pida esta tarea.
- Se debe rellenar un informe de los resultados de diseño e implementación del ejercicio 2, siguiendo el modelo de informe en Word propuesto por el profesor.
- Antes de la fecha límite de cada práctica, deberán subirse al apartado correspondiente a la práctica, de la carpeta “Ejercicios” de FaiTIC, la siguiente documentación.
  - Informe de los resultados de diseño e implementación de los circuitos realizados. El nombre del archivo debe ser:  
“informe\_practica\_8\_ejercicio\_2.doc (o .docx)”
  - Proyectos ISE comprimidos correspondientes a cada uno de los circuitos diseñados. El nombre de los archivos debe ser el siguiente:
    - practica\_8\_ejercicio\_1.zip
    - practica\_8\_ejercicio\_2.zip
    - Informe\_implementacion\_ALU.doc