

Diseño e Implementación de una Unidad Aritmético Lógica (ALU) de 16 bits con Módulo de Punto Flotante IEEE 754 en Logisim

Alan Aguilera, Juan Flores, Luis Posso, Miguel Quiroz
Ingeniería en Ciencia de Datos & IA
Escuela Politécnica Nacional
Quito, Ecuador

Email: alan.aguilera@epn.edu.ec, juan.flores07@epn.edu.ec, luis.posso@epn.edu.ec, miguel.quiroz@epn.edu.ec

Resumen—El presente informe detalla el diseño, la estructuración modular e implementación de una Unidad Aritmético Lógica (ALU) de 16 bits desarrollada en el entorno de simulación digital Logisim. El sistema integra capacidades de procesamiento binario bajo la representación de complemento a dos y operaciones lógicas elementales, con un módulo del estándar IEEE 754 adaptado a una arquitectura de 16 bits. La división y selección de las líneas de datos se gestiona a través de una serie de multiplexores controlados por señales externas, lo que permite alternar entre aritmética entera, álgebra de boole, operaciones de desplazamiento y aritmética de punto flotante. Asimismo, el sistema implementa una unidad de control de estado encargada de propagar cuatro banderas de condición críticas: Cero (Zero), Acarreo (Carry), Desbordamiento (Overflow) y Signo (Sign). El enfoque de este diseño prioriza la modularización, proporcionando una base sólida para el entendimiento del hardware.

Index Terms—ALU, Complemento a dos, IEEE 754, Logisim, Lógica Combinatoria, Multiplexación, Punto Flotante.

I. MARCO TEÓRICO

El diseño de la arquitectura de un procesador central requiere la presencia de una entidad especializada en la ejecución de transformaciones algorítmicas sobre datos binarios, conocida como la Unidad Aritmético Lógica o ALU [4]. Para comprender el comportamiento de sus componentes elementales, es necesario fundamentar teóricamente las técnicas de representación numérica y las operaciones algebraicas a nivel de compuertas lógicas.

I-A. Aritmética Entera y Representación en Complemento a Dos

En los sistemas computacionales, la memoria y los registros se almacenan sobre un espacio finito de bits. Para la representación de números enteros con signo, el estándar es la codificación en complemento a dos [3]. Bajo esta idea, una palabra binaria de N bits puede representar un rango de valores enteros en el siguiente intervalo:

$$[-2^{N-1}, 2^{N-1} - 1] \quad (1)$$

El bit más significativo (MSB) actúa como el bit de signo, donde un valor de '1' representa un número negativo y un '0' indica un valor positivo [1]. La principal ventaja de esta representación se halla en la unificación matemática de las

operaciones de adición y sustracción; la resta de un operando B a un operando A se modela mediante la adición de A con el inverso aditivo de B :

$$A - B = A + (\overline{B} + 1) \quad (2)$$

Donde $\overline{B}$ representa la inversión bit a bit (complemento a uno) de la palabra binaria y el +1 equivale a la inserción de un acarreo inicial ($C_{in} = 1$) en la etapa menos significativa del circuito [3].

I-B. Lógica Combinatoria y Unidades de Desplazamiento

La unidad funcional lógica de una ALU opera de manera independiente y en paralelo bit a bit sobre los valores de entrada, aplicando las funciones booleanas fundamentales de las compuertas AND, OR, XOR y NOT [4]. Por otro lado, las operaciones de desplazamiento (Shifting) permiten un cambio posicional de los bits dentro de una palabra. Un desplazamiento lógico hacia la izquierda (SHL) introduce ceros en los espacios vacíos y equivale a una multiplicación por potencias de dos, siempre que no ocurra pérdida de información en el MSB; por otro lado, el desplazamiento lógico hacia la derecha (SHR) desplaza los bits hacia el extremo menos significativo, siendo útil para la división entera rápida [1].

I-C. Representación en Punto Flotante (Estándar IEEE 754)

Para el manejo de magnitudes científicas que involucran fracciones, la aritmética de punto fijo es insuficiente. El estándar IEEE 754 resuelve esto dividiendo la palabra binaria en tres regiones independientes: Signo (s), Exponente (e) y Mantisa (f) [3]. El valor real se determina mediante la expresión genérica:

$$V = (-1)^s \times (1 + f) \times 2^{e - \text{Sesgo}} \quad (3)$$

La incorporación de aritmética en punto flotante, introduce un grado de complejidad en el hardware, requiriendo módulos independientes para la alineación de mantisas, normalización del resultado y manejo del sesgo del exponente [2].

II. DISEÑO DE LA SOLUCIÓN

La implementación de la ALU de 16 bits en Logisim tiene una metodología de diseño estructural y descendente (Top-Down). La arquitectura general se divide en dos grandes bloques computacionales controlados por señales externas: la ALU entera de 16 bits y el módulo especializado de punto flotante IEEE 754 adaptado a 16 bits.

II-A. Bloques Constructivos de un Solo Bit

El diseño aritmético se construye sobre el submódulo `Full_Adder_1bit` (Sumador Completo de 1 bit). Este circuito toma tres señales de entrada de un solo bit (A , B , C_{in}) y computa el bit de suma (Sum) junto con el bit de acarreo de salida (C_{out}) aplicando las siguientes operaciones mediante compuertas lógicas:

$$Sum = A \oplus B \oplus C_{in} \quad (4)$$

$$C_{out} = (A \cdot B) + (C_{in} \cdot (A \oplus B)) \quad (5)$$

Para extender esta funcionalidad hacia la sustracción, se construye un nuevo módulo: `AdderSubtractor_1bit`. Este incorpora una capa de inversión condicionada sobre el operando B empleando una compuerta XOR controlada por la señal Op . Cuando $Op = 0$, la compuerta transmite el bit original de B ; cuando $Op = 1$, efectúa la inversión lógica ($\bar{B}$). Al juntar simultáneamente esta señal de control al acarreo inicial del sistema, se logra la adición del complemento a dos (sustracción) de forma compacta y eficiente.

II-B. Estructuración de la ALU Entera de 16 Bits

El subcircuito de procesamiento para números enteros utiliza dieciséis bloques básicos organizados en paralelo para conformar tres subunidades funcionales independientes:

1. **Unidad Aritmética:** Realiza operaciones de suma y resta de 16 bits mediante una un acarreo en cascada (Ripple Carry Adder), utiliza internamente la señal de selección aritmética `Sel_Arit`.
2. **Unidad Lógica:** Implementa compuertas lógicas que computan las operaciones booleanas AND, OR, XOR y NOT. La salida se obtiene mediante la señal de dos bits `Sel_Logico`.
3. **Unidad de Desplazamiento:** Encargada de ejecutar las funciones de desplazamiento lógico a la izquierda (SHL) y a la derecha (SHR) sobre la palabra de 16 bits, direccionada por la señal de control `Sel_Shift`.

Para unificar las salidas de estas tres unidades, se introduce un multiplexor intermedio de 16 bits direccionado por la señal `SelUnidad` (2 bits), garantizando que solo una unidad entregue información al bus de la ALU entera a la vez.

II-C. Módulo de Punto Flotante IEEE 754 de 16 Bits

En paralelo e independiente a la ALU entera, se dispone el módulo `IEEE754_Principal`. Este subcircuito recibe los mismos operandos de 16 bits (A y B) e interpreta la disposición de sus bits conforme al estándar IEEE 754 para operaciones aritméticas en coma flotante. El módulo realiza

internamente la descomposición de signos, la resta algebraica de exponentes para la alineación de mantisas y la normalización del resultado binario tras la operación.

II-D. Sistema de Selección Final y Banderas de Estado

La integración de los subcircuitos requiere la selección de un propósito general y una etapa combinatoria encargada de la lógica de las banderas de condición. El intercambio entre los datos procesados en formato entero o en punto flotante se realiza mediante un multiplexor final de 16 bits dependiente de la señal externa de un bit llamada `ModoIEEE`.




Figura 1. Arquitectura macro de la Unidad Aritmético Lógica integrada con el bus combinatorio de datos y el selector del módulo de punto flotante.

El sistema evalúa el bus de datos resultante para actualizar el registro de estado compuesto por las cuatro banderas descritas a continuación:

- **Signo (Sign - S):** Replica de forma directa el estado del bit más significativo del resultado final (R_{15}), identificando si el valor de salida es negativo.
- **Cero (Zero - Z):** Evalúan la totalidad de los bits del bus de salida. La bandera se activa (1) si y solo si todos los bits del resultado corresponden a cero lógico.
- **Acarreo (Carry - C):** Captura el overflow del bit de acarreo del último sumador de la cadena aritmética entera, es redirigida por multiplexores auxiliares de un solo bit para evitar falsas lecturas en modos no aritméticos.
- **Desbordamiento (Overflow - V):** Evalúa si el resultado de una operación aritmética con signo excede la capacidad de representación de la palabra binaria. Se calcula de la siguiente manera:

$$V = C_{in_MSB} \oplus C_{out_MSB} \quad (6)$$

La Tabla I hace referencia a la jerarquía de las líneas de control requeridas para coordinar el flujo de datos del sistema de hardware digital.

III. RESULTADOS Y PRUEBAS

Para validar la fidelidad estructural del hardware diseñado en Logisim, se ejecutó una serie de pruebas diseñados para forzar el comportamiento de los casos frontera. La validación se segmentó entre la aritmética de enteros en complemento a dos (Tabla II) y la aritmética de precisión media de punto flotante (Tabla III).

Tabla I
MATRIZ DE CONTROL Y MODOS DE OPERACIÓN DEL SISTEMA
COMPUTACIONAL

ModoIEEE	SelUnidad	Señal de Unidad	Operación Ejecutada
0	00	Sel_Arit = 0	Suma Entera (16 bits)
0	00	Sel_Arit = 1	Resta Entera (16 bits)
0	01	Sel_Logico = 00	Operación Lógica AND
0	01	Sel_Logico = 01	Operación Lógica OR
0	01	Sel_Logico = 10	Operación Lógica XOR
0	01	Sel_Logico = 11	Operación Lógica NOT
0	10	Sel_Shift = 0	Desplazamiento Izquierda (SHL)
0	10	Sel_Shift = 1	Desplazamiento Derecha (SHR)
1	XX	X	Punto Flotante Estándar IEEE 754

Tabla II
PRUEBAS - UNIDAD ARITMÉTICA Y LÓGICA DE ENTEROS

Operando A	Operando B	Operación	Resultado	Banderas [Z,C,V,S]
0x7FFF	0x0001	Suma	0x8000	[0, 0, 1, 1]
0xFFFF	0x0001	Suma	0x0000	[1, 1, 0, 0]
0x000A	0x000A	Resta	0x0000	[1, 1, 0, 0]
0xAAAA	0x5555	AND Lógico	0x0000	[1, 0, 0, 0]
0x0001	N/A	Shift Left (SHL)	0x0002	[0, 0, 0, 0]

El primer caso evaluado en la Tabla II muestra el umbral límite positivo en complemento a dos ($32767_{10} + 1_{10}$), provoca un desbordamiento intencional hacia los negativos (-32768_{10}). La activación de la bandera Overflow ($V = 1$) y Signo ($S = 1$) verifica la efectividad de la detección lógica de anomalías descrita en el diseño.

Tabla III
VECTORES DE PRUEBA - MÓDULO PUNTO FLOTANTE IEEE 754

Operando A	Operando B	Operación	Resultado (Hex)
0x3C00 (1.0)	0x3C00 (1.0)	Suma	0x4000 (2.0)
0x4000 (2.0)	0x4000 (2.0)	Suma	0x4200 (4.0)
0x3C00 (1.0)	0x0000 (0.0)	Suma	0x3C00 (1.0)

Por otro lado, en la Tabla III, al sumar dos valores ($0x3C00$), el sistema alinea mantisas y recalcula el exponente, arrojando el valor esperado de $0x4000$.

IV. CONCLUSIONES

1. La implementación modular de la ALU en Logisim demuestra que estructuras aritméticas complejas pueden simplificarse de forma determinista a partir de simples abstracciones como el sumador de un bit.
2. El uso de multiplexores distribuidos permitió la coexistencia e independencia de múltiples unidades de procesamiento en un bus común, esto optimizó el cableado de señales de control sin causar colisiones de datos.
3. La inclusión de una bandera de desbordamiento (Overflow) distinta de la bandera de acarreo (Carry) fue crucial para la integridad algorítmica y aritmética del procesador, puesto que permite distinguir variaciones de signo erróneas provocadas por el límite del complemento a dos.

REFERENCIAS

- [1] R. Hyde, *Write Great Code, Volume 1: Understanding the Machine*. San Francisco, CA, EE. UU.: No Starch Press, 2004.

- [2] R. Hyde, *Write Great Code, Volume 2: Thinking Low-Level, Writing High-Level*. San Francisco, CA, EE. UU.: No Starch Press, 2006.
- [3] D. A. Patterson y J. L. Hennessy, *Computer Organization and Design: The Hardware/Software Interface*, 4a ed. Burlington, MA, EE. UU.: Morgan Kaufmann, 2008.
- [4] W. Stallings, *Computer Organization and Architecture: Designing for Performance*, 11a ed. Nueva York, NY, EE. UU.: Pearson, 2019.