



Universidad de Antioquia

Facultad de Ingeniería
Departamento de Ingeniería Electrónica y Telecomunicaciones
Diseño de Productos Electrónicos

Entregable 3

Documento de Diseño HW/SW Producto ALMA

Miguel Ángel Álvarez Guzmán

Juan Felipe Orozco Londoño

Carlos Augusto Quintero Vélez

Grupo 04

Medellín, Colombia – Mayo de 2026

Control de Versiones

Historial de revisiones del documento

Ver.	Fecha	Descripción	Autor(es)
1.0	[25/05/2026]	Versión inicial del documento	Grupo 04

Índice general

Control de Versiones	1
Lista de Acrónimos	9
1. Introducción	11
1.1. Propósito del Documento	11
1.2. Relación con los Entregables Anteriores	11
1.3. Alcance y Exclusiones	12
1.4. Organización del Documento	12
2. Arquitectura Final del Sistema	14
2.1. Descripción General	14
2.2. Plataforma de Cómputo Seleccionada	14
2.2.1. Configuración del SoC en Altium Designer	15
2.3. Estrategia de Audio y Micrófonos	15
2.4. Conectividad y Protocolos Soportados	16
2.5. Elemento de Seguridad Criptográfica	16
2.6. Árbol de Potencia del Sistema	16
2.7. Organización de Subsistemas	17
3. Partición Física del Diseño en PCBs	19
3.1. Análisis de la Decisión de Partición	19
3.1.1. Coexistencia de Dominios Ruidosos y Sensibles	19
3.1.2. Restricciones Mecánicas y Complejidad del Stack-up	20
3.1.3. Testabilidad y Mantenibilidad	20
3.1.4. Impacto en Costo y Manufactura	20
3.2. Decisión Adoptada y Justificación	20
3.3. Resumen de las PCBs del Sistema	21
3.4. Interconexiones entre Tarjetas	21
4. Descripción Técnica: PCB-CTRL	23

4.1.	Función Principal	23
4.2.	Bloques Funcionales Incluidos	23
4.2.1.	Bloque de Procesamiento Central (SPCA)	23
4.2.2.	Bloque de Audio y Acústica (SAA)	24
4.2.3.	Bloque de Interfaz Visual (SIVI)	24
4.2.4.	Bloque de Conectividad (SCR)	25
4.2.5.	Bloque de Privacidad y Seguridad Física (SPSF)	25
4.3.	Interfaces de la PCB-CTRL	26
4.4.	Señales Críticas	27
4.4.1.	MIPI DSI (4 carriles diferenciales)	27
4.4.2.	Bus I2S (Audio HD 24-bit/96 kHz)	27
4.4.3.	PDM (Micrófonos MEMS)	27
4.4.4.	Alimentación del SoC (VDD_IO 1.8 V / VDD_CPU variable)	27
4.4.5.	Señal de Silenciado Físico (SPSF)	27
4.5.	Restricciones del Fabricante Aplicables a PCB-CTRL	28
4.6.	Restricciones de Integridad de Señal Aplicables a PCB-CTRL	28
4.7.	Captura en Altium Designer	28
5.	Descripción Técnica: PCB-PWR	30
5.1.	Función Principal	30
5.2.	Bloques Funcionales Incluidos	30
5.2.1.	Etapas de Entrada y Protección	30
5.2.2.	Reguladores de Voltaje	31
5.2.3.	Estrategia de Ajuste de Voltaje (Red de Feedback)	31
5.2.4.	Conector de Interconexión hacia PCB-CTRL	32
5.3.	Interfaces de la PCB-PWR	32
5.4.	Señales y Rieles Críticos	32
5.4.1.	Rieles VDD_CPU y VDD_NPU (1.1 V)	32
5.4.2.	Riel VCC5 – Amplificador Clase D	33
5.4.3.	Ruido de Switching	33
5.5.	Restricciones del Fabricante Aplicables a PCB-PWR	33
5.6.	Restricciones de Integridad de Señal – PCB-PWR	34
5.7.	Captura en Altium Designer	34
6.	Requisitos del Fabricante de la PCB	35
6.1.	Fabricante de Referencia	35
6.2.	Capacidades Geométricas del Proceso	35

6.3. Stack-up y Número de Capas	36
6.3.1. Stack-up de PCB-CTRL	36
6.3.2. Stack-up de PCB-PWR	37
6.4. Control de Impedancia	37
6.5. Acabados Superficiales y Solder Mask	38
6.6. Perforación y Restricciones de Vías	38
6.7. Configuración en Altium Designer	38
7. Requisitos de Integridad de Señal	40
7.1. Metodología de Identificación	40
7.2. Señales de Alta Velocidad	40
7.2.1. Interfaz MIPI DSI	40
7.2.2. USB 2.0 (Depuración / Conectividad)	41
7.3. Señales de Audio y Analógicas	41
7.3.1. Bus I2S – Audio HD 24-bit/96 kHz	41
7.3.2. Señales PDM de Micrófonos MEMS	42
7.3.3. Ruta de Audio Analógica – Códec hacia Amplificador	42
7.4. Señales de Control	43
7.4.1. Buses I2C	43
7.4.2. Señal de Silenciado Físico (SPSF)	43
7.5. Integridad de Potencia (PDN)	44
7.5.1. Estrategia de Desacoples	44
7.5.2. Plano de GND y Continuidad de Retorno	44
7.6. Señales en la Interconexión entre PCBs	45
7.7. Tabla Resumen de Restricciones de Integridad de Señal	46
8. Interacción HW–SW y Arquitectura Lógica del Software	47
8.1. Principio de Diseño HW–SW	47
8.2. Condicionantes de Hardware sobre el Software	47
8.3. Arquitectura Lógica del Software por Capas	49
8.3.1. Capa 1: Hardware y BSP	49
8.3.2. Capa 2: Kernel Linux	49
8.3.3. Capa 3: Middleware	50
8.3.4. Capa 4: Servicios de OVOS	50
8.3.5. Capa 5: Interfaz Gráfica (GUI)	51
8.3.6. Capa 6: Persistencia de Configuración	51
8.4. Flujos de Operación Clave	52

8.4.1. Flujo de Detección y Respuesta por Voz	52
8.4.2. Flujo de Silenciado Físico	52
8.4.3. Flujo de Arranque Seguro	53
8.4.4. Flujo de Persistencia ante Corte de Energía	54
9. Lista de Materiales (BOM)	55
9.1. Metodología y Estado del BOM	55
9.2. Resumen por Categoría de Componente	55
9.3. Componentes Activos Dominantes en Costo	56
9.4. Componentes con Riesgos de Disponibilidad	57
9.5. Análisis de Componentes Pasivos	58
9.6. Componentes de Protección y Conectividad	58
10. Análisis de Costo por Volumen de Producción	60
10.1. Metodología del Análisis	60
10.2. Costo Total por Volumen	60
10.3. Desglose por Subsistema y Componente	61
10.4. Comportamiento del Costo con el Volumen	63
10.4.1. Sensibilidad al Volumen de los Componentes Principales	63
10.5. Estructura de Costo por Subsistema Funcional	65
10.6. Implicaciones de Diseño y Viabilidad del Producto	66
10.6.1. Umbral de Viabilidad Comercial	66
10.6.2. Decisiones de Diseño con Alto Impacto Económico	66
10.6.3. Sensibilidad ante Variaciones de Precio	66
11. Trazabilidad de Requisitos	68
11.1. Metodología	68
11.2. Matriz de Trazabilidad Requisito–Diseño	68
11.3. Análisis de Cobertura	70
11.4. Requisitos con Implementación Pendiente o Parcial	70
12. Riesgos y Decisiones Sensibles Residuales	71
12.1. Estado Actualizado de los Riesgos Identificados en el Entregable 2	71
12.2. Nuevos Riesgos Identificados en Este Entregable	72
12.3. Decisiones Técnicas Sensibles para el Enrutamiento (E4)	73
13. Conclusiones	74
13.1. 1. Cierre de Arquitectura	74

13.2. 2. Partición Física	74
13.3. 3. Esquemáticos y BOM	74
13.4. 4. Fabricante y Restricciones de Diseño	75
13.5. 5. Interacción HW–SW	75
13.6. 6. Trazabilidad	75
13.7. 7. Análisis de Costos	75
13.8. 8. Estado del Proyecto hacia el Entregable 4	76
A. BOM Completo del Producto ALMA	77
B. Cálculos de Integridad de Señal	86
C. Árbol de Potencia Detallado	90
D. Esquemáticos PCB-CTRL	92
E. Esquemáticos PCB-PWR	93

Índice de figuras

10.1. Descomposición del costo unitario por volumen: SoC+WiFi vs. resto	63
---	----

Índice de tablas

2.1. Mapa de rieles de alimentación del sistema ALMA.	17
2.2. Asignación de subsistemas a tarjetas PCB.	18
3.1. Descripción general de las tarjetas del sistema ALMA.	21
3.2. Señales y rieles en la interconexión PCB-PWR → PCB-CTRL.	22
4.1. Interfaces de la PCB-CTRL.	26
5.1. Reguladores de voltaje de la PCB-PWR.	31
5.2. Interfaces de la PCB-PWR.	32
7.1. Resumen de restricciones de integridad de señal del sistema ALMA.	46
8.1. Condicionantes de hardware sobre el software de ALMA.	48
9.1. Resumen del BOM por categoría de componente (1 000 unidades)	56
10.1. Costo total de materiales BOM por volumen de producción	61
10.2. Componentes de mayor impacto en el costo por unidad	62
10.3. Distribución del costo por subsistema funcional a 1 000 unidades	65
11.1. Matriz de trazabilidad requisito–diseño de ALMA	68
A.11. Resumen financiero del BOM – subtotales por volumen (USD)	84
C.1. Rieles de alimentación del sistema ALMA – detalle por riel.	90

Lista de Acrónimos

Acrónimo	Significado
PCB	Printed Circuit Board (Tarjeta de Circuito Impreso)
BOM	Bill of Materials (Lista de Materiales)
SoC	System on Chip
SoM	System on Module
ARM	Advanced RISC Machine
MIPI	Mobile Industry Processor Interface
DSI	Display Serial Interface
I2S	Inter-IC Sound
I2C	Inter-Integrated Circuit
SPI	Serial Peripheral Interface
PDM	Pulse Density Modulation
PWM	Pulse Width Modulation
eMMC	embedded MultiMediaCard
SDIO	Secure Digital Input/Output
PMIC	Power Management Integrated Circuit
LDO	Low Dropout Regulator
TVS	Transient Voltage Suppressor
PPTC	Polymeric Positive Temperature Coefficient (fusible resetable)
EMI	Electromagnetic Interference
EMC	Electromagnetic Compatibility
SI	Signal Integrity (Integridad de Señal)
PI	Power Integrity (Integridad de Potencia)
PDN	Power Distribution Network
DRC	Design Rule Check
ERC	Electrical Rule Check
GUI	Graphical User Interface
OVOS	OpenVoiceOS

Acrónimo	Significado
TLS	Transport Layer Security
OTA	Over-The-Air (actualización inalámbrica)
AEC	Acoustic Echo Cancellation
SNR	Signal-to-Noise Ratio
THD+N	Total Harmonic Distortion plus Noise
HDI	High Density Interconnect
BGA	Ball Grid Array
QFP	Quad Flat Package
DPST	Double Pole Single Throw
SPCA	Subsistema de Procesamiento Central y Almacenamiento
SAA	Subsistema de Audio y Acústica
SIVI	Subsistema de Interfaz Visual e Interacción
SGE	Subsistema de Gestión de Energía
SCR	Subsistema de Conectividad y Red
SPSF	Subsistema de Privacidad y Seguridad Física

1. Introducción

1.1 Propósito del Documento

Este documento constituye la consolidación técnica definitiva del hardware de ALMA correspondiente al Entregable 3 (E3) del proyecto. Su propósito es responder a la pregunta central de esta etapa: **¿Cómo queda técnicamente definido ALMA antes del diseño físico final?**

El E3 marca el cierre formal de la fase de definición de arquitectura y selección de componentes, y da paso a la fase de enrutamiento físico (Entregable 4). A diferencia de los entregables anteriores, que establecían requisitos y especificaciones funcionales, este documento presenta decisiones de ingeniería concretas: componentes seleccionados con número de parte real, esquemáticos completados al 100 %, restricciones de fabricación configuradas en Altium Designer y reglas de integridad de señal listas para su aplicación en el layout.

El diseño aquí presentado es técnicamente defendible, ha pasado la verificación ERC (Electrical Rule Check) sin errores críticos, y está optimizado para la manufactura (Design for Manufacturing, DFM) con el proceso de fabricación del fabricante seleccionado.

1.2 Relación con los Entregables Anteriores

El Entregable 1 (E1) estableció los **requisitos funcionales, no funcionales, de interfaz y de restricción** del sistema ALMA. El Entregable 2 (E2) transformó esos requisitos en especificaciones técnicas cuantitativas y abrió cinco decisiones de diseño (D-01 a D-05) que no podían resolverse sin un análisis arquitectónico más profundo. El presente E3 cierra las cinco decisiones abiertas:

- **D-01** – Plataforma de cómputo: Amlogic A311D2 en implementación Chip-Down (§2.2).
- **D-02** – Tipo de micrófonos: MEMS digitales con interfaz PDM (§2.3).

- **D-03** – Estrategia de integración: Chip-Down vs. SoM (§??).
- **D-04** – Conectividad y protocolo de domótica: WiFi + cliente IP (§2.4).
- **D-05** – Elemento de seguridad criptográfica: TrustZone integrado del A311D2 (§2.5).

1.3 Alcance y Exclusiones

El presente documento incluye:

- Esquemáticos completados al 100 % para la PCB-CTRL y la PCB-PWR.
- Lista de materiales (BOM) cerrada con números de parte concretos y precios de referencia.
- Árbol de potencia detallado con componentes generadores y cargas por riel.
- Restricciones del fabricante de PCB traducidas a reglas DRC en Altium Designer.
- Requisitos de integridad de señal (SI) e integridad de potencia (PI) para cada interfaz crítica.
- Arquitectura lógica del software y flujos de operación clave vinculados al hardware.
- Trazabilidad completa de los requisitos del E1 hacia las decisiones de diseño.
- Análisis de costos por volumen de producción.
- Registro de riesgos actualizado y decisiones sensibles para el enrutamiento.

Quedan fuera del alcance de este entregable:

- El layout final de las PCBs (enrutamiento), que corresponde al Entregable 4.
- Los archivos de fabricación (Gerber, ODB++, IPC-2581).
- Las pruebas eléctricas sobre prototipo físico.
- La implementación del stack de software o firmware.

1.4 Organización del Documento

El documento está estructurado en trece capítulos y cinco anexos. Los Capítulos 2 y 3 describen la arquitectura final del sistema y la justificación de la partición en dos PCBs. Los Capítulos 4 y 5 detallan cada tarjeta por separado. Los Capítulos 6 y 7 documentan las restricciones de manufactura e integridad de señal. El Capítulo 8 desarrolla la arquitectura lógica del software. Los Capítulos 9 a 12 cubren la lista de materiales, análisis de costos, trazabilidad de requisitos y gestión de riesgos. El Capítulo 13 sintetiza el estado del

proyecto y los puntos críticos para el enrutamiento. Los Anexos A–E contienen el BOM detallado, los cálculos de SI, el árbol de potencia completo y los esquemáticos exportados de Altium Designer.

2. Arquitectura Final del Sistema

2.1 Descripción General

ALMA es un altavoz inteligente de mesa basado en arquitectura ARM64 que ejecuta Linux con el stack de OpenVoiceOS (OVOS). El sistema integra procesamiento de voz en tiempo real, reproducción de audio de alta fidelidad (24-bit/96 kHz), interfaz gráfica táctil MIPI DSI e iluminación ambiental RGB.

A nivel físico, el hardware de ALMA se distribuye en dos tarjetas de circuito impreso: la **PCB-CTRL** (tarjeta principal de control) y la **PCB-PWR** (tarjeta de gestión de energía). Esta partición, justificada en el Capítulo 3, permite aislar los dominios de alta velocidad y señal analógica sensible de los circuitos de conmutación de potencia.

2.2 Plataforma de Cómputo Seleccionada

D-01 Cerrada: Selección de Plataforma de Cómputo

Componente seleccionado: Amlogic A311D2 (basado en la plataforma de referencia Khadas VIM4, 8 GB).

Justificación técnica: El A311D2 es un SoC ARM64 big.LITTLE que incluye nativamente todos los periféricos requeridos por ALMA: interfaz MIPI DSI de 4 carriles, buses I2S y PDM para audio, I2C, SDIO y soporte para arranque seguro mediante TrustZone. El esquemático de referencia público de Khadas VIM4 permite validar el mapeo de pines y los circuitos de soporte, reduciendo el riesgo de errores de conexión.

Impacto en PCB: Encapsulado BGA de 1056 pines. Requiere un stack-up de mínimo 6 capas y estrategia de escape HDI para el fan-out del BGA.

2.2.1 Configuración del SoC en Altium Designer

Dada la complejidad del encapsulado BGA de 1056 pines, el componente fue segmentado en **21 bloques esquemáticos (partes)** de aproximadamente 50 pines cada uno, organizados secuencialmente desde los bancos de pines A1 hasta UA/UV. Esta estrategia sigue la referencia de Khadas y optimiza la legibilidad del esquemático.

Mandato de Diseño: Pines tipo Pasivo

Todos los pines del A311D2 se configuraron como tipo **Pasivo** en la biblioteca de Altium Designer. Esta decisión es una estrategia deliberada de mitigación de riesgo: ante la ausencia de un modelo IBIS completo del fabricante, la configuración pasiva suprime los errores masivos de ERC (Electrical Rule Check) que se generarían por direccionalidad incorrecta de pines, trasladando la responsabilidad de validación a una revisión manual del netlist contra el esquemático de referencia de Khadas VIM4.

2.3 Estrategia de Audio y Micrófonos

D-02 Cerrada: Tipo de Micrófonos – PDM Digital

Selección: Matriz de micrófonos MEMS digitales con interfaz PDM (Pulse Density Modulation).

Justificación: Los micrófonos PDM ofrecen mayor inmunidad al ruido electromagnético respecto a los analógicos con ADC externo, al trasladar la conversión A/D al interior del propio micrófono. Esto elimina la ruta de señal analógica en la PCB, reduce el riesgo de acoplamiento de ruido proveniente del amplificador Clase D y del conmutador Buck, y simplifica el ruteo al tratarse de líneas digitales. El A311D2 dispone de interfaz PDM nativa, sin necesidad de hardware adicional.

Para la salida de audio, se utiliza un **códec externo** conectado mediante bus I2S, configurado para resolución de 24-bit a 96 kHz. La configuración del códec se realiza por bus I2C desde el SoC. El amplificador de potencia es de **Clase D**, seleccionado por su eficiencia energética elevada (>85 %), reduciendo la potencia disipada como calor dentro del enclosure [REQ-A-01].

2.4 Conectividad y Protocolos Soportados

D-04 Cerrada: Conectividad WiFi/BT – Protocolo IP

Selección: Módulo WiFi dual-band 802.11ac (2.4/5 GHz) con Bluetooth 5.0 integrado, conectado al SoC mediante interfaz SDIO o USB.

Protocolo de domótica: ALMA opera exclusivamente como **cliente IP** en la red local. No actúa como hub de Zigbee, Thread ni Matter de forma directa; la interoperabilidad con ecosistemas domóticos se realiza vía red IP, interactuando con un hub doméstico existente. Toda comunicación saliente se cifra con TLS 1.3 [REQ-NF-02].

2.5 Elemento de Seguridad Criptográfica

D-05 Cerrada: TrustZone del A311D2

Selección: Se utiliza la implementación de ARM TrustZone integrada en el A311D2 como mecanismo principal de arranque seguro y gestión de claves.

Justificación: El TrustZone del A311D2 está documentado en el esquemático de referencia y no requiere componente adicional en PCB, reduciendo el BOM y el área de la tarjeta. Para el alcance del proyecto académico, este mecanismo cubre los 13 controles mandatorios de ETSI EN 303 645 [REQ-E-02]. La adición de un Secure Element dedicado (p.ej. ATECC608B) se registra como decisión abierta para una eventual versión comercial.

2.6 Árbol de Potencia del Sistema

El sistema opera con una entrada nominal de **12 V DC** provista por un adaptador externo certificado bajo IEC 62368-1 [REQ-E-01] mediante el protocolo de PD. La PCB-PWR convierte esta tensión de entrada en los rieles regulados requeridos por cada subsistema. La Tabla 2.1 presenta el mapa completo de rieles; el detalle de cálculos y componentes generadores se desarrolla en el Capítulo 5 y en el Anexo C.

Tabla 2.1: Mapa de rieles de alimentación del sistema ALMA.

Riel	Tensión	Tol.	Componente generador	Consumidores principales
VIN	12 V	$\pm 5 \%$	Conector USB C	PCB-PWR (entrada)
VDD_NPU	1.1 V	$\pm 2 \%$	SY88003 (Silergy)	NPU del A311D2
VDD_IO	1.8 V	$\pm 2 \%$	TL76701 (Texas Instr.)	E/S SoC, buses lógicos
VDD_CPU	Variable	$\pm 2 \%$	MPU8756 (Mono. Power)	Clústeres CPU-A y CPU-B
VCC5	5 V	$\pm 3 \%$	NB679 (Mono. Power)	Amplificador Clase D, Boost pantalla
VCC3V3	3.3 V	$\pm 3 \%$	NB680 (Mono. Power)	WiFi/BT, eMMC, GPIO, sensores
VLED	5 V	—	NB679 (compartido)	LEDs RGB

Dispersión de Pines de Voltaje en el BGA

Los pines de alimentación del A311D2 (VDD_CPU, VDD_GPU, VDD_NPU, etc.) están físicamente dispersos a lo largo del BGA de 1056 pines. Esta dispersión complica el diseño de los planos de potencia (Power Planes) en el layout y podría requerir capas adicionales dedicadas a distribución de potencia. Este riesgo se gestiona mediante un stack-up mínimo de 6 capas, con al menos dos capas internas dedicadas a GND y distribución de potencia (ver Capítulo 6).

2.7 Organización de Subsistemas

La Tabla 2.2 resume la asignación de los seis subsistemas identificados en el Entregable 2 a las dos tarjetas físicas del sistema.

Tabla 2.2: Asignación de subsistemas a tarjetas PCB.

ID	Subsistema	PCB	Requisitos que satisface
SPCA	Procesamiento Central y Almacenamiento	CTRL	[REQ-F-02], [REQ-F-03], [REQ-E-02]
SAA	Audio y Acústica	CTRL	[REQ-F-01], [REQ-F-02]
SIVI	Interfaz Visual e Interacción	CTRL	[REQ-G-01], [REQ-F-04]
SGE	Gestión de Energía	PWR	[REQ-E-01], [REQ-A-01]
SCR	Conectividad y Red	CTRL	[REQ-NF-02]
SPSF	Privacidad y Seguridad Física	CTRL	[REQ-NF-01]

3. Partición Física del Diseño en PCBs

3.1 Análisis de la Decisión de Partición

La elección entre implementar ALMA en una sola tarjeta o distribuirla en varias no se basó en criterios de comodidad o conveniencia, sino en un análisis técnico de los riesgos de coexistencia entre subsistemas con naturalezas eléctricas incompatibles.

3.1.1 Coexistencia de Dominios Ruidosos y Sensibles

El hardware de ALMA combina tres tipos de circuitos con exigencias radicalmente distintas de integridad de señal:

- **Reguladores Buck conmutados** (NB679, NB680, MPU8756, SY88003): generan armónicos de ruido desde decenas de kHz hasta decenas de MHz, tanto por conducción como por radiación. Sus corrientes de conmutación son del orden de amperios.
- **Señales de audio HD** (I2S 24-bit/96 kHz, ruta analógica del códec): operan en el rango de 20 Hz a 40 kHz con relaciones señal-ruido objetivo superiores a 100 dB. Un piso de ruido elevado en el plano de alimentación del códec degrada directamente la calidad de audio medible con [\[REQ-F-01\]](#).
- **Interfaces de alta velocidad** (MIPI DSI a varios Gbps, PDM): son simultáneamente susceptibles al ruido de los reguladores y fuente de emisiones que pueden interferir con el audio analógico.

Colocar estos tres dominios en una sola tarjeta sin separación física impone restricciones de ruteo extremadamente severas: zonas de exclusión de ruteo de señales de audio rodeando los reguladores, múltiples particiones del plano de GND con unión de estrella, e inevitables compromisos en el stack-up. Para un BGA de 1056 pines que ya exige un proceso HDI, añadir estas restricciones en la misma tarjeta aumenta significativamente el riesgo de re-diseño.

3.1.2 Restricciones Mecánicas y Complejidad del Stack-up

El A311D2 en BGA-1056 requiere un stack-up de mínimo 6 capas exclusivamente para el fan-out de sus señales. Un stack-up de 6 a 8 capas tiene un costo de fabricación sensiblemente mayor que un stack-up de 4 capas. Si los reguladores de potencia coexisten en la misma tarjeta, se requiere el mismo stack-up costoso para los componentes de potencia, que no necesitan de él. La separación en dos tarjetas permite que la PCB-PWR se fabrique en un proceso estándar de 4 capas, reduciendo su costo de manufactura sin compromiso técnico.

3.1.3 Testabilidad y Mantenibilidad

Con dos tarjetas independientes es posible verificar el árbol de potencia (PCB-PWR) antes de conectarlo a la PCB-CTRL. Esto reduce el riesgo de dañar el SoC por un riel fuera de especificación. En campo, un fallo en la etapa de potencia permite reemplazar solo la PCB-PWR sin desechar la tarjeta principal.

3.1.4 Impacto en Costo y Manufactura

- PCB-CTRL: proceso HDI de 6–8 capas justificado por el BGA-1056.
- PCB-PWR: proceso estándar de 4 capas, costo de fabricación significativamente menor.
- Costo adicional: conector inter-PCB de alta corriente. Este costo es compensado por el ahorro en el proceso de fabricación de la PCB-PWR.

3.2 Decisión Adoptada y Justificación

Decisión de Partición: 2 PCBs – PCB-CTRL y PCB-PWR

El hardware de ALMA se distribuye en **dos tarjetas independientes**. El argumento técnico determinante es la mitigación del ruido de conmutación de los reguladores Buck (NB679, NB680, SY88003, MPU8756) sobre la ruta de audio de 24-bit y las señales diferenciales de alta velocidad (MIPI DSI). La separación física garantiza que los planos de retorno de la PCB-CTRL se mantengan libres de corrientes de conmutación, y permite optimizar el stack-up de cada tarjeta de forma independiente

según sus requisitos reales.

3.3 Resumen de las PCBs del Sistema

Tabla 3.1: Descripción general de las tarjetas del sistema ALMA.

PCB	Función principal	Stack-up	Subsistemas alojados
PCB-CTRL	Procesamiento, audio, interfaz visual, conectividad y privacidad	6–8 capas (HDI)	SPCA, SAA, SIVI, SCR, SPSF
PCB-PWR	Regulación y distribución de potencia, protección de entrada	4 capas (estándar)	SGE

3.4 Interconexiones entre Tarjetas

La PCB-PWR entrega los rieles regulados a la PCB-CTRL mediante un **conector de alta corriente** dedicado. Las señales que cruzan entre tarjetas son exclusivamente rieles de alimentación DC; no hay señales de alta velocidad en la interconexión inter-PCB, lo cual elimina los problemas de retorno de corriente de alta frecuencia en el conector.

Tabla 3.2: Señales y rieles en la interconexión PCB-PWR $\rightarrow$ PCB-CTRL.

Señal / Riel	Tensión	Corriente máx.	Destino en PCB-CTRL
VDD_NPU	1.1 V	2.0 A (pico)	Núcleo NPU del A311D2
VDD_IO	1.8 V	1.0 A (pico)	Bancos de E/S del SoC
VDD_CPU	Variable	4.0 A (pico)	Clústeres CPU-A y CPU-B
VCC5	5 V	2.5 A (pico)	Amplificador Clase D, Boost DSI
VCC3V3	3.3 V	1.0 A (pico)	WiFi/BT, eMMC, GPIO
GND	0 V	Retorno total	Plano de referencia PCB-CTRL

Criterio de diseño del conector inter-PCB

El conector inter-PCB debe seleccionarse con una corriente nominal total suficiente para la suma de todos los rieles (estimado $\approx 19\text{ W}$ a $12\text{ V} \approx 1.6\text{ A}$). Se recomienda un tipo de conector de baja resistencia de contacto para minimizar la caída de tensión en los rieles críticos del SoC (VDD_CPU, VDD_NPU).

4. Descripción Técnica: PCB-CTRL

4.1 Función Principal

La PCB-CTRL es el núcleo funcional del sistema ALMA. Aloja el SoC ARM64, la memoria de alta velocidad, los periféricos de audio y visualización, el subsistema de conectividad inalámbrica y el circuito de privacidad física. Su función es ejecutar el stack de software completo (Linux + OVOS), procesar las señales de voz, reproducir audio de alta fidelidad, gestionar la interfaz visual táctil y mantener la conectividad WiFi/Bluetooth del dispositivo.

Los subsistemas del E2 alojados en esta tarjeta son: **SPCA** (Procesamiento Central y Almacenamiento), **SAA** (Audio y Acústica), **SIVI** (Interfaz Visual e Interacción), **SCR** (Conectividad y Red) y **SPSF** (Privacidad y Seguridad Física). Recibe los rieles de alimentación regulados de la PCB-PWR a través del conector de interconexión inter-PCB.

4.2 Bloques Funcionales Incluidos

4.2.1 Bloque de Procesamiento Central (SPCA)

El bloque SPCA está centrado en el **SoC Amlogic A311D2** en encapsulado BGA-1056, acompañado de:

- **Memoria RAM:** módulo LPDDR4 Micron MT53D (4 GB, 2133 MHz). Conectada directamente al SoC mediante buses diferenciales con control estricto de longitud (*length matching*). Los condensadores de desacoplo de 100 nF y 1 µF se ubican en el lado del componente, a menos de 1 mm de los pines de alimentación del BGA [REQ-F-02].
- **Almacenamiento eMMC:** Samsung de 32 GB soldada directamente a la PCB (sin ranura), gestionada por el controlador de potencia dedicado TPS2115 para estabilidad de los rieles durante ciclos de escritura intensivos [REQ-F-03].

- **Flash QSPI:** 256 MB dedicada al bootloader y al sector de arranque seguro. Su interfaz de cuatro líneas SPI se conecta directamente al SoC sin buffers adicionales.
- **MCU de gestión (PMU):** STM32G030 (Cortex-M0) actúa como unidad de gestión de potencia y control de periféricos de baja latencia. Gestiona la secuencia de arranque de los rieles del SoC, el control PWM de los ventiladores de refrigeración y el control de los 18 LEDs WS2812, liberando al SoC de la carga de bit-banging [REQ-F-04].

MCU STM32 como PMU

La decisión de usar el STM32G030 como controlador de potencia es determinante para la fiabilidad del arranque. El SoC A311D2 requiere una secuencia de encendido específica para sus rieles (VDD_NPU, VDD_IO, VDD_CPU en orden definido). El STM32 ejecuta esta secuencia de forma autónoma, garantizando que el SoC nunca se energice con los rieles fuera de orden.

4.2.2 Bloque de Audio y Acústica (SAA)

- **Amplificador Clase D:** salida mono, alimentación a 5 V (riel VCC5). Su topología Clase D garantiza alta eficiencia (>85 %) y fidelidad en reproducción HD mediante interfaz I2S (24-bit/96 kHz). La interfaz I2S se configura mediante bus I2C desde el SoC [REQ-F-01].
- **Micrófonos MEMS:** arreglo dual de micrófonos MEMS con interfaz PDM digital, sensibilidad de -26 dB. La configuración dual permite algoritmos de cancelación de ruido (AEC). Su línea de alimentación pasa directamente a través del interruptor del bloque SPSF, garantizando el silenciado físico [REQ-NF-01].

4.2.3 Bloque de Interfaz Visual (SIVI)

- **Conector MIPI DSI:** interfaz de 4 carriles diferenciales a varios Gbps para el panel táctil a color. Las pistas diferenciales se rutean como par acoplado con impedancia controlada de 100 Ω y sin vías en toda la longitud del tramo [REQ-G-01].
- **Controlador táctil:** gestionado por bus I2C desde el SoC, expone los eventos capacitivos al kernel Linux como dispositivo de entrada estándar (evdev).
- **LEDs RGB WS2812:** 18 LEDs direccionables controlados mediante un único pin GPIO del STM32. El STM32 recibe los comandos de patrón lumínico por bus

I2C/UART desde el SoC y genera la señal de control de un hilo (single-wire) hacia la cadena de LEDs [REQ-F-04].

4.2.4 Bloque de Conectividad (SCR)

- **Módulo WiFi/BT:** dual-band (2.4/5 GHz) con Bluetooth 5.0, conectado al SoC mediante interfaz SDIO para WiFi y UART/PCM para Bluetooth.
- **Antenas:** dos antenas externas tipo U.FL para maximizar la ganancia en ambas bandas. Las pistas de RF desde el módulo hasta los conectores U.FL se rutas con impedancia de $50\ \Omega$ y sin ninguna vía en su recorrido, siguiendo la restricción SI-RF (§7).
- **USB-C:** único conector externo de la PCB-CTRL, reservado para depuración (UART) y actualización de firmware. Su par diferencial D+/D- se rutas con impedancia diferencial de $90\ \Omega$.

Periféricos eliminados del diseño de referencia: HDMI (salida visual exclusivamente por MIPI DSI), Ethernet/RJ45 (conectividad exclusivamente WiFi), ranura MicroSD (reemplazada por eMMC soldada), hubs USB tipo A, header GPIO de 40 pines y botones S1/Reset. Estas eliminaciones reducen el área de la PCB y simplifican el esquemático sin sacrificar ninguna funcionalidad definida en el E1.

4.2.5 Bloque de Privacidad y Seguridad Física (SPSF)

- **Interruptor DPST (Double Pole Single Throw):** interrumpe galvánicamente la línea de alimentación de los micrófonos MEMS cuando el usuario activa la posición de silenciado. Al ser un corte en el riel de alimentación (no una señal de control), ningún componente de software puede reactivar los micrófonos con el interruptor en posición de silenciado [REQ-NF-01].
- **LED indicador rojo:** conectado directamente al mismo circuito del interruptor, se enciende sincrónicamente con el corte de los micrófonos, sin intervención del SoC.

4.3 Interfaces de la PCB-CTRL

Tabla 4.1: Interfaces de la PCB-CTRL.

Interfaz	Protocolo	Conector	Destino / Función
MIPI DSI (4 lanes)	MIPI DSI	FPC ZIF	Panel táctil a color
I2S (Códec + Amp.)	I2S 24-bit	Pistas PCB	Amplificador Clase D
PDM (Micrófonos)	PDM digital	Pistas PCB	Array MEMS dual
I2C Bus-A	I2C 400 kHz	Pistas PCB	Códec + controlador táctil
I2C Bus-B	I2C 100 kHz	Pistas PCB	STM32 (PMU)
SDIO	SDIO 3.0	Pistas PCB	Módulo WiFi
Bluetooth	UART/PCM	Pistas PCB	Módulo BT 5.0
Antenas RF	RF 50 Ω	2× U.FL	Antenas externas WiFi/BT
USB-C	USB 2.0	USB-C	Debug UART / firmware update
SPI (Flash QSPI)	SPI x4	Pistas PCB	Flash QSPI (bootloader)
GPIO LEDs	Single-wire	Pistas PCB	Cadena WS2812
GPIO SPSF	GPIO / HW	Switch DPST	Corte físico micrófonos
Alimentación (entrada)	DC regulado	Conector inter-PCB	Desde PCB-PWR

4.4 Señales Críticas

4.4.1 MIPI DSI (4 carriles diferenciales)

La interfaz MIPI DSI opera a velocidades de varios Gbps y es la señal de mayor frecuencia del sistema. Exige impedancia diferencial de $100\ \Omega$ con tolerancia $\pm 10\%$, length matching entre los 4 carriles de $\pm 5\text{ mm}$, ausencia total de vías en el recorrido y un plano de GND continuo como referencia en la capa inmediatamente inferior [REQ-G-01].

4.4.2 Bus I2S (Audio HD 24-bit/96 kHz)

El reloj de bit (BCLK) opera a 4.608 MHz. Aunque la frecuencia no es alta, la calidad de 24-bit exige un piso de ruido muy bajo. Las pistas BCLK, LRCLK y DATA deben mantener longitudes similares ($\pm 10\text{ mm}$) y estar separadas al menos 2 mm de los nodos de conmutación de los reguladores Buck para evitar acoplamiento de ruido audible [REQ-F-01].

4.4.3 PDM (Micrófonos MEMS)

Las líneas PDM llevan el reloj y los datos digitales desde los micrófonos. Deben ubicarse tan alejadas como sea posible del amplificador Clase D, tanto eléctrica como mecánicamente, y rodearse de una fila de vías de GND como blindaje perimetral [REQ-F-02].

4.4.4 Alimentación del SoC (VDD_IO 1.8 V / VDD_CPU variable)

Son los rieles más sensibles de la PCB-CTRL. Requieren condensadores de desacoplo de 100 nF a menos de 1 mm de cada pin de alimentación del BGA, más condensadores bulk de 10 μF agrupados en la periferia del SoC. El plano de GND de la capa 2 debe ser completamente continuo bajo la huella del BGA.

4.4.5 Señal de Silenciado Físico (SPSF)

La red de silenciado debe tener continuidad verificable en el ERC de Altium (el switch aparece como elemento en serie en la red de alimentación de los micrófonos). Su ruta

de retorno a GND debe ser independiente de las pistas del SoC para evitar compartir corrientes de retorno digital [REQ-NF-01].

4.5 Restricciones del Fabricante Aplicables a PCB-CTRL

La PCB-CTRL requiere proceso HDI de **6 capas mínimo** (ver Capítulo 6). Las restricciones que impactan específicamente esta tarjeta son:

Restricciones del Fabricante – PCB-CTRL

- **Ancho mínimo de pista:** 0.1 mm (4 mil), determinante en el fan-out del BGA-1056. Las pistas de potencia siguen la calculadora IPC-2152.
- **Clearance:** 0.1 mm general; 0.5 mm para la entrada de 12 V (IEC 62368-1).
- **Control de impedancia:** 100 Ω diferencial (MIPI DSI) y 90 Ω diferencial (USB-C).
- **Acabado superficial:** ENIG para soldabilidad del BGA-1056 y componentes de paso fino.
- **Apertura de solder mask en BGA:** NSMD con expansión de -0.05 mm (Non-Solder Mask Defined).

4.6 Restricciones de Integridad de Señal Aplicables a PCB-CTRL

Las restricciones de SI documentadas en el Capítulo 7 (SI-01 a SI-09) se aplican íntegramente a la PCB-CTRL. Las de mayor impacto en el layout son:

- SI-01 (MIPI DSI): par diferencial 100 Ω , sin vías, length match ± 5 mm.
- SI-03 (I2S): GND continuo, separación de Buck, length match ± 10 mm.
- SI-04 (PDM): alejado del amplificador, vías GND perimetrales.
- SI-08 (Desacoples): 100 nF a menos de 1 mm de cada pin VCC del BGA.
- SI-09 (Plano GND): sin cortes bajo señales críticas.

4.7 Captura en Altium Designer

El esquemático de la PCB-CTRL está organizado en hojas jerárquicas por subsistema (SPCA, SAA, SIVI, SCR, SPSF). El SoC A311D2 está segmentado en 21 bloques lógicos

(partes A a U) con todos sus pines configurados como tipo Pasivo, siguiendo el mandato documentado en la §2.2.

Las reglas de diseño han sido configuradas en el proyecto de Altium de la siguiente forma:

- **Matched Lengths Rule:** aplicada a los net classes MIPI_DSI y LPDDR4 para forzar el length matching en el DRC.
- **Differential Pair Rule:** impedancia $100\ \Omega$ para MIPI DSI y $90\ \Omega$ para USB-C, con gap mínimo de 3.5 mil entre pistas del par.
- **Via Count Limit:** 0 vías para antenas RF, 2 para USB-C, 10 para I2S, 8 para señales MCU.
- **Clearance específico por net class:** 4 mil para MIPI/DDR/CSI, 6 mil para I2S/MCU, 8 mil para antenas, 100 mil para rieles de potencia.

5. Descripción Técnica: PCB-PWR

5.1 Función Principal

La PCB-PWR es el módulo de gestión de energía de ALMA. Su función es convertir la entrada de 12 V DC proveniente del adaptador externo en los rieles de baja tensión regulados que alimentan todos los subsistemas de la PCB-CTRL. Adicionalmente, concentra las protecciones de entrada del sistema: fusible PPTC, diodo TVS y protección contra polaridad inversa. El subsistema alojado es el **SGE** (Gestión de Energía) [REQ-E-01].

5.2 Bloques Funcionales Incluidos

5.2.1 Etapa de Entrada y Protección

La entrada de 12 V VIN incorpora las siguientes protecciones, en el orden en que aparecen en la señal de entrada:

- **Protección de polaridad inversa:** diodo Schottky de baja caída en serie, o MOSFET-P como interruptor controlado, para prevenir daño por conexión inversa del adaptador.
- **Fusible PPTC resetable:** limita la corriente en caso de cortocircuito y se recupera al retirar la falla. Disparo en <5 s según [REQ-E-01].
- **Diodo TVS:** supresión de transitorios de tensión en la entrada, protegiendo todos los reguladores aguas abajo [REQ-E-01].
- **Condensadores bulk de entrada:** capacidad suficiente para absorber los picos de corriente de los reguladores Buck durante transitorios de carga.

5.2.2 Reguladores de Voltaje

El árbol de potencia replica la topología del diseño de referencia Khadas VIM4, adaptada a las necesidades de ALMA. La Tabla 5.1 resume los reguladores implementados.

Tabla 5.1: Reguladores de voltaje de la PCB-PWR.

Component	Fabricante	Topología	V salida	Destino / Función
SY88003	Silergy	Buck síncrono	1.1 V	VDD_NPU: núcleo de IA del A311D2
TL76701	Texas Instruments	LDO	1.8 V	VDD_IO: bancos de E/S y buses lógicos
MPU8756	Monolithic Power	Buck síncrono	Variable	VDD_CPU: clústeres CPU-A y CPU-B
NB679	Monolithic Power	Buck síncrono	5.0 V	Amplificador Clase D, backlight, LEDs
NB680	Monolithic Power	Buck síncrono	3.3 V	WiFi/BT, eMMC, GPIO, sensores

5.2.3 Estrategia de Ajuste de Voltaje (Red de Feedback)

Los reguladores Buck SY88003 y MPU8756 utilizan redes de resistencias de *feedback* (RFB) para definir con precisión el voltaje de salida. Esta es una característica crítica del diseño:

- El **SY88003** se emplea en múltiples instancias del esquemático (una por riel), cada una con valores de RFB calculados individualmente para entregar la tensión exacta requerida por cada dominio del A311D2. Por ejemplo, la instancia del riel NPU usa una red que entrega exactamente 1.1 V, siguiendo los valores del esquemático de referencia de Khadas.
- El **MPU8756** gestiona los rieles variables de los clústeres CPU-A y CPU-B del A311D2 (arquitectura big.LITTLE). Sus voltajes se ajustan dinámicamente; los valores de RFB definen el rango de operación.

Mandato de Diseño: No Copiar-Pegar Componentes de Potencia

Cada instancia del SY88003 en el esquemático requiere valores de resistencias de feedback **calculados individualmente**. Copiar una instancia sin actualizar los valores pasivos resultaría en un voltaje de salida incorrecto, con riesgo de daño permanente al A311D2. Todos los valores de RFB deben verificarse contra la tabla de voltajes del esquemático de referencia Khadas VIM4 antes del cierre del esquemático.

5.2.4 Conector de Interconexión hacia PCB-CTRL

Todos los rieles regulados se conducen desde la PCB-PWR hacia la PCB-CTRL a través de un único conector de interconexión de alta corriente. Los pines del conector se distribuyen de forma que los rieles de mayor corriente (VCC5 para el amplificador, VDD_CPU para los núcleos del SoC) dispongan de múltiples pines en paralelo para reducir la resistencia de contacto y minimizar la caída de tensión.

5.3 Interfaces de la PCB-PWR

Tabla 5.2: Interfaces de la PCB-PWR.

Interfaz	Tipo	Descripción
Entrada VIN	Conector DC Jack o Molex	12 V DC desde adaptador externo
Salida a CTRL	Conector inter-PCB	Rieles regulados: 1.1V, 1.8V, 5V, 3.3V, VDD_CPU, GND

5.4 Señales y Rieles Críticos

5.4.1 Rieles VDD_CPU y VDD_NPU (1.1 V)

Son los rieles más críticos de toda la plataforma. Una desviación de $\pm 5\%$ puede provocar inestabilidad o daño al SoC. Requieren:

- Condensadores de salida de baja ESR directamente en la salida del regulador.

- Pistas de potencia de ancho suficiente para la corriente máxima de los núcleos (calcular con IPC-2152, ver Anexo B).
- Plano de cobre en capa interna dedicado a este riel, con múltiples vías de conexión al plano.

5.4.2 Riel VCC5 – Amplificador Clase D

El amplificador de audio Clase D tiene corrientes pico elevadas durante la reproducción a máxima potencia. Este riel debe contar con condensadores bulk de alta capacitancia (electrolíticos + cerámicos) cerca del amplificador en la PCB-CTRL para absorber los transitorios, evitando que se propaguen hacia atrás hasta la PCB-PWR.

5.4.3 Ruido de Switching

Los reguladores Buck generan ruido de conmutación en frecuencias típicas de 200 kHz a 2 MHz. Este ruido es el motivo principal de la separación física de la PCB-PWR. En la PCB-PWR misma, se deben seguir las siguientes buenas prácticas:

- El lazo de alta corriente (inductor – diodo/MOSFET – condensador de salida) debe ser mínimo en área.
- Las pistas del nodo de conmutación (SW) deben ser cortas y no actuar como antenas.
- El plano de GND de la PCB-PWR debe ser continuo bajo los reguladores.

5.5 Restricciones del Fabricante Aplicables a PCB-PWR

La PCB-PWR puede fabricarse en un proceso estándar de **4 capas**. Las restricciones relevantes del fabricante (documentadas en detalle en el Capítulo 6) son:

Restricciones Fabricante – PCB-PWR

- **Ancho mínimo de pista:** 0.1 mm (aplicable a pistas de señal; las pistas de potencia de alta corriente requieren mayor ancho según IPC-2152).
- **Clearance:** 0.1 mm general; distancias IEC 62368-1 para la entrada de 12 V [REQ-E-01].
- **Acabado superficial:** ENIG recomendado para mejorar soldabilidad de componentes SMD de potencia.

- **Thermal relief en pads de componentes de potencia:** configurar según recomendación del fabricante para asegurar soldabilidad en reflow.

5.6 Restricciones de Integridad de Señal – PCB-PWR

Las señales en la PCB-PWR son exclusivamente DC y baja frecuencia de control. Las restricciones de SI se centran en integridad de potencia (PDN):

SI-PWR-01: PDN – Estabilidad de Rieles Críticos

Los rieles VDD_CPU y VDD_NPU requieren una impedancia de PDN suficientemente baja para evitar caídas de tensión durante transitorios de carga del SoC. Criterio: variación máxima de $\pm 3\%$ en el riel bajo carga transitoria. Implementación: condensadores de salida de baja ESR en paralelo (cerámico 100 nF + electrolítico 100 μ F mínimo en cada riel crítico).

5.7 Captura en Altium Designer

El esquemático de la PCB-PWR está estructurado por regulador individual, siguiendo la organización del esquemático de referencia de Khadas VIM4. Cada regulador ocupa una hoja esquemática independiente con su red de feedback, componentes pasivos de filtrado y etiquetas de red (Net Labels) que coinciden con los nombres de riel de la Tabla 2.1. Los pines del conector de interconexión están etiquetados con los mismos nombres de red para garantizar la trazabilidad entre las dos tarjetas en el entorno multi-board de Altium.

6. Requisitos del Fabricante de la PCB

6.1 Fabricante de Referencia

Se toma como fabricante de referencia **JLCPCB** (Shenzhen JLCPCB Co., Ltd.), seleccionado por los siguientes criterios:

- Disponibilidad de proceso HDI con control de impedancia, necesario para la PCB-CTRL con BGA de 1056 pines.
- Documentación pública de design rules con valores numéricos concretos, que permite configurar las reglas directamente en Altium Designer.
- Costo competitivo para volúmenes de prototipo (1–10 unidades) y producción piloto (1 000 unidades).
- Herramienta en línea de calculadora de impedancia controlada, utilizada para verificar el stack-up del Capítulo 6.3.

6.2 Capacidades Geométricas del Proceso

Las restricciones geométricas que condicionan directamente el diseño de ALMA son las siguientes. Estos valores han sido configurados como reglas DRC en el proyecto de Altium Designer.

Reglas Geométricas del Fabricante – JLCPCB

- **Ancho mínimo de pista (track width):** 0.1 mm (4 mil). Determinante para el fan-out del BGA-1056 en la PCB-CTRL.
- **Separación mínima entre pistas (clearance):** 0.1 mm (4 mil).
- **Diámetro mínimo de perforación (drill hole):** 0.2 mm (vías mecánicas con broca).
- **Anillo de cobre mínimo (annular ring):** 0.1 mm.
- **Relación de aspecto de vías (aspect ratio):** máximo 8:1. Para un espesor

de tarjeta de 1.6 mm, el diámetro mínimo de perforación es $1,6/8 = 0,2$ mm, consistente con el valor anterior.

- **Vías de paso (through-hole):** proceso estándar disponible en ambas PCBs.
- **Microvías (laser drill):** disponibles en proceso HDI para la PCB-CTRL (diámetro ≥ 0.1 mm); no necesarias en PCB-PWR.

Impacto en el diseño de la PCB-CTRL

El fan-out del BGA-1056 del A311D2 es el criterio geométrico más exigente del proyecto. Con un paso (pitch) de BGA de 0.65 mm, el espacio disponible entre bolas es de $0.65 - 0.35$ (diámetro bola) = 0.30 mm. Con el clearance mínimo de 0.1 mm, es posible pasar **una pista de 0.1 mm** entre dos bolas adyacentes del BGA, lo cual requiere disciplina máxima en el enrutamiento de la zona de escape.

6.3 Stack-up y Número de Capas

6.3.1 Stack-up de PCB-CTRL

El SoC A311D2 en BGA-1056 requiere un stack-up de alta densidad para: (a) rutar las señales de escape del BGA, (b) proveer planos de referencia continuos para MIPI DSI, y (c) distribuir los múltiples rieles de alimentación dispersos en el BGA.

Stack-up PCB-CTRL: 6 Capas

Capa	Función	Tipo
1 (Top)	Señales, componentes SMD	Signal
2	Plano GND continuo	Ground Plane
3	Señales internas (alta vel.)	Signal
4	Plano de distribución potencia	Power Plane
5	Señales internas	Signal
6 (Bottom)	Señales, componentes SMD	Signal

Espesor total: 1.6 mm (estándar) o 2.0 mm (si se requiere mayor rigidez para el BGA).

Material: FR-4, $D_k \approx 4.5$ a 1 GHz (para el cálculo de impedancias).

6.3.2 Stack-up de PCB-PWR

La PCB-PWR no aloja señales de alta velocidad. Un stack-up de 4 capas es suficiente y reduce el costo de fabricación.

Stack-up PCB-PWR: 4 Capas		
Capa	Función	Tipo
1 (Top)	Componentes, pistas de potencia	Signal/Power
2	Plano GND	Ground Plane
3	Plano de potencia (rieles DC)	Power Plane
4 (Bottom)	Pistas de retorno y pads térmicos	Signal
Espesor total: 1.6 mm.		

6.4 Control de Impedancia

JLCPCB ofrece control de impedancia con tolerancia de $\pm 10\%$, suficiente para los requisitos de ALMA.

Control de Impedancia – PCB-CTRL
Las siguientes interfaces requieren control de impedancia activo en la PCB-CTRL: ■ MIPI DSI: impedancia diferencial de $100\Omega \pm 10\%$ en los 4 carriles (8 pistas en total). Topología microstrip diferencial en capa 1 con plano de referencia en capa 2 (GND). ■ USB 2.0: impedancia diferencial de $90\Omega \pm 10\%$. ■ I2S / PDM: rutas single-ended de 50Ω no requieren control de impedancia activo del fabricante, pero sí plano de referencia continuo. La calculadora de impedancia del Layer Stack Manager de Altium Designer fue utilizada para determinar el ancho de pista (W) y la separación (S) de los pares diferenciales, verificados contra la calculadora en línea de JLCPCB.

6.5 Acabados Superficiales y Solder Mask

- **Acabado superficial:** ENIG (Electroless Nickel Immersion Gold) para ambas PCBs. Justificación: planitud superior para el montaje del BGA-1056 y los componentes de paso fino (QFN, LGA) de los reguladores.
- **Solder mask:** verde, ambas caras. Apertura de solder mask sobre pads del BGA con expansión de -0.05 mm (NSMD – Non-Solder Mask Defined) según práctica recomendada para BGA de paso 0.65 mm.
- **Serigrafía:** blanca, capa superior (mínimo para identificación de componentes y orientación).

6.6 Perforación y Restricciones de Vías

- **Vías de paso (through-hole):** diámetro de perforación mínimo 0.2 mm; se utiliza en ambas PCBs.
- **Vías térmicas (thermal vias):** en los pads de exposición térmica (EP) del amplificador Clase D y los reguladores Buck con pad térmico. Diámetro 0.3 mm, rellenas o tapadas con solder mask para evitar fuga de soldadura durante el proceso de reflow.
- **Blind/buried vias:** no requeridas en esta iteración del diseño. El stack-up de 6 capas con through-hole vias es suficiente para el fan-out del BGA con el proceso de 0.1 mm mínimo disponible.

6.7 Configuración en Altium Designer

Las restricciones del fabricante han sido trasladadas a reglas DRC en el proyecto de Altium Designer de la siguiente forma:

- **Width Constraint:** mínimo 0.1 mm configurado como regla global; regla específica de mayor ancho para las redes de potencia (VCC5, VDD_CPU) calculadas con IPC-2152.
- **Clearance Constraint:** 0.1 mm regla global; 0.5 mm para redes de entrada de 12 V respecto a redes de baja tensión (IEC 62368-1).
- **Hole Size Constraint:** mínimo 0.2 mm.
- **Annular Ring:** mínimo 0.1 mm.

- **Impedance Profiles:** definidos en el Layer Stack Manager de Altium para los perfiles diferencial de $100\ \Omega$ (MIPI) y $90\ \Omega$ (USB).
- **Directiva SET PARAMETER:** se anotan en el esquemático de la PCB-CTRL los parámetros de fabricante relevantes (fabricante de referencia, número de capas, acabado superficial, control de impedancia requerido).

7. Requisitos de Integridad de Señal

7.1 Metodología de Identificación

Las señales críticas del sistema ALMA fueron identificadas a partir de tres criterios: (1) frecuencia de operación y tiempos de subida/bajada de la señal; (2) sensibilidad a la perturbación (señales analógicas de audio HD); (3) consecuencia del fallo (pérdida de imagen, pérdida de audio, violación de privacidad). Para cada señal crítica se especifica el riesgo que presenta y la restricción concreta que deberá respetarse en el layout del Entregable 4.

7.2 Señales de Alta Velocidad

7.2.1 Interfaz MIPI DSI

La interfaz MIPI DSI conecta el SoC A311D2 con el panel táctil a color, operando a velocidades de varios Gbps. Es la señal de mayor frecuencia del sistema y la más sensible a discontinuidades de impedancia [REQ-G-01].

SI-01: MIPI DSI – Impedancia Diferencial y Length Matching

- **Impedancia diferencial:** $100\,\Omega \pm 10\%$. Implementación: par microstrip diferencial en capa 1, plano de referencia GND en capa 2 continuo bajo toda la ruta.
- **Length matching entre carriles:** tolerancia máxima de $\pm 5\text{ mm}$ entre los 4 carriles de datos. Verificar con la regla *Matched Lengths* del DRC de Altium.
- **Skew intra-par:** máximo 5 ps por par diferencial.
- **Longitud máxima de ruta:** $\leq 100\text{ mm}$ para mantener la atenuación dentro del presupuesto del receptor del panel.
- **Prohibiciones:** no pasar vías en la ruta del MIPI DSI; no cruzar sobre cortes del plano de GND; clearance mínimo de $3 \times W$ respecto a otras señales (regla

de los 3W).

- **Terminación:** AC coupling (condensadores de serie de 100 nF) según especificación MIPI Alliance [?].

7.2.2 USB 2.0 (Depuración / Conectividad)

SI-02: USB 2.0 – Par Diferencial

- **Impedancia diferencial:** $90\ \Omega \pm 10\ \%$.
- **Length matching intra-par:** $\leq 0.5\ \text{mm}$ de diferencia entre D+ y D-.
- **Restricciones de vías:** minimizar el número de vías en el par diferencial; si son inevitables, usar vías pequeñas y añadir una vía de GND adyacente para mantener el retorno.
- **Plano de referencia:** continuo bajo toda la longitud del par.

7.3 Señales de Audio y Analógicas

7.3.1 Bus I2S – Audio HD 24-bit/96 kHz

El reloj de bit (BCLK) del bus I2S para audio de 24-bit a 96 kHz opera a:

$$f_{BCLK} = 2 \times 24 \times 96\ 000 = 4,608\ \text{MHz}$$

Esta frecuencia no impone restricciones severas de SI en términos de integridad de tiempo de propagación, pero la calidad de audio de 24-bit sí exige un piso de ruido bajo en las señales del bus [REQ-F-01].

SI-03: I2S – Integridad de Reloj y Aislamiento de Ruido

- **Length matching:** BCLK, LRCLK y DATA deben tener longitudes similares ($\pm 10\ \text{mm}$) para mantener el alineamiento temporal de las muestras.
- **Plano de referencia:** GND continuo bajo todas las pistas I2S; no cruzar sobre cortes del plano ni sobre la zona de los reguladores Buck.
- **Aislamiento de zona:** las pistas I2S deben mantenerse alejadas de los nodos de conmutación (SW) de los reguladores NB679/NB680 mediante una separa-

ción mínima de 2 mm o una fila de vías de GND como blindaje.

- **Terminación:** las líneas I2S son punto a punto (SoC – códec), sin necesidad de terminación adicional a esta frecuencia.

7.3.2 Señales PDM de Micrófonos MEMS

Las líneas PDM llevan el reloj y los datos digitales de los micrófonos MEMS. El ruido en la línea de reloj PDM degrada directamente la calidad de la captura de voz [REQ-F-02].

SI-04: PDM – Aislamiento del Ruido del Altavoz

- **Separación mecánica:** los micrófonos MEMS deben ubicarse en la PCB lo más alejado posible del amplificador Clase D y del altavoz, tanto eléctrica como mecánicamente, para evitar retroalimentación acústica y acoplamiento de las corrientes de conmutación del amplificador.
- **Ruteo:** las pistas PDM deben evitar cruzar sobre o cerca de las pistas de potencia del amplificador (VCC5, pistas de salida al altavoz).
- **Blindaje:** se recomienda una fila de vías de GND perimetral a lo largo de las pistas PDM en la zona de mayor exposición al ruido.
- **Plano de referencia:** GND continuo bajo las pistas PDM.

7.3.3 Ruta de Audio Analógica – Códec hacia Amplificador

La señal analógica entre la salida del códec y la entrada del amplificador Clase D es la más sensible al ruido de todo el sistema. Cualquier interferencia que se acople en esta ruta será amplificada y reproducida por el altavoz.

SI-05: Audio Analógico – Zona y Plano de Referencia

- **Zona analógica definida:** el códec y la ruta analógica deben situarse en un área delimitada de la PCB, separada de los circuitos digitales y de potencia.
- **Plano GND analógico:** se recomienda una región del plano GND dedicada a la zona analógica, conectada al resto del plano GND en un único punto (conexión de estrella) para evitar que las corrientes de retorno digitales crucen bajo la zona analógica.
- **Pistas cortas:** la longitud de la ruta analógica (códec – amp) debe minimi-

zarse. Ubicar ambos componentes adyacentes en el layout.

- **Prohibición:** ninguna pista de señal digital o de potencia switching debe cruzar perpendicular ni paralela a las pistas de señal analógica en capas adyacentes.

7.4 Señales de Control

7.4.1 Buses I2C

SI-06: I2C – Capacitancia de Bus y Resistencias de Pull-up

Los buses I2C (uno para el códec, uno para el controlador táctil) son de baja velocidad (≤ 400 kHz). La restricción principal es la capacitancia de bus:

- **Capacitancia máxima de bus:** 400 pF según especificación I2C. Con pistas de 0.1 mm sobre FR-4, la capacitancia es ≈ 0.5 pF/mm, lo que permite longitudes de hasta 800 mm – sin restricción práctica en esta PCB.
- **Resistencias de pull-up:** 4.7 k Ω a 3.3 V para velocidad estándar (100 kHz) o 2.2 k Ω para modo fast (400 kHz). Ubicar los resistores de pull-up cerca del master (SoC) en la PCB.

7.4.2 Señal de Silenciado Físico (SPSF)

SI-07: Hard-wired Mute – Continuidad Garantizada

La señal de silenciado físico ([REQ-NF-01]) es una interconexión hard-wired entre el switch mecánico DPST y la línea de alimentación o reloj de los micrófonos PDM. Sus requisitos de SI son:

- **Continuidad del circuito:** verificar en el ERC de Altium que la red de los micrófonos PDM muestra una apertura en el switch (pines del componente Switch conectados en serie en la red).
- **Independencia del plano digital:** las pistas del circuito de silenciado y del LED indicador no deben compartir retorno con las pistas de señal del SoC. Se recomienda un retorno directo a GND independiente.

7.5 Integridad de Potencia (PDN)

7.5.1 Estrategia de Desacoples

SI-08: Desacoples – Criterio de Ubicación y Valores

- **Filosofía:** cada pin de alimentación de cada CI debe tener un condensador de desacoplo cerámico (100 nF, X7R) ubicado a ≤ 1 mm del pin. Los CIs de mayor consumo (SoC, amplificador) deben tener además un condensador bulk ($\geq 10 \mu\text{F}$).
- **Ubicación en Altium:** los condensadores de desacoplo deben asignarse al mismo net que el pin de alimentación al que sirven y colocarse en el lado del componente donde están los pines de VCC.
- **Conexión:** la vía del condensador de desacoplo al plano GND debe ser la más corta posible. Nunca interponer una pista larga entre el condensador y el plano.

7.5.2 Plano de GND y Continuidad de Retorno

SI-09: Plano GND – Sin Cortes bajo Señales Críticas

- El plano de GND de la capa 2 de la PCB-CTRL debe ser continuo, sin ranuras ni cortes bajo ninguna pista de señal de alta velocidad (MIPI DSI, I2S, PDM, USB).
- **Regla de retorno:** la corriente de retorno sigue el camino de mínima inductancia, que es directamente bajo la pista de señal. Un corte en el plano fuerza el retorno a rodear el corte, creando un lazo de área mayor y emisiones de radiación aumentadas.
- **Inspección en Altium:** verificar con la función *Highlight Net > GND + Polygon Pour* que no existen zonas desconectadas del plano de GND bajo las rutas críticas.

7.6 Señales en la Interconexión entre PCBs

Como se indicó en el Capítulo 3, las únicas señales que cruzan entre la PCB-PWR y la PCB-CTRL son rieles de alimentación DC. No hay señales de alta velocidad en la interconexión inter-PCB. Esto elimina los problemas de discontinuidad de impedancia y retorno de corriente de alta frecuencia que normalmente introduce un conector.

La única consideración de SI en la interconexión es la caída de tensión resistiva en los pines del conector bajo corriente DC, que debe minimizarse seleccionando un conector de baja resistencia de contacto y distribuyendo la corriente de cada riel entre múltiples pines en paralelo.

7.7 Tabla Resumen de Restricciones de Integridad de Señal

Tabla 7.1: Resumen de restricciones de integridad de señal del sistema ALMA.

ID	Señal	PCB	Restricción principal	Evidencia en Altium
SI-01	MIPI DSI	CTRL	100 Ω diff., length match ± 5 mm, no vías	Matched Lengths DRC
SI-02	USB 2.0	CTRL	90 Ω diff., match intra-par ≤ 0.5 mm	Diff. Pair Rule DRC
SI-03	I2S	CTRL	GND continuo, separación de Buck, match ± 10 mm	Visual inspection
SI-04	PDM Mics	CTRL	Alejado del amp., fila de vías GND perimetral	Visual inspection
SI-05	Audio analógico	CTRL	Zona analógica, GND estrella, pistas cortas	Visual inspection
SI-06	I2C	CTRL	Pull-up correcto, cap. bus ≤ 400 pF	ERC check
SI-07	Mute HW	CTRL	Continuidad, retorno GND independiente	ERC check
SI-08	PDN – Desacoples	CTRL	100 nF a ≤ 1 mm de cada pin VCC	Visual inspection
SI-09	Plano GND	CTRL	Sin cortes bajo señales críticas	Polygon DRC
SI- PWR- 01	PDN PWR	PWR	$\Delta V \leq 3$ % en rieles críticos	Cálculo (Anexo B)

8. Interacción HW–SW y Arquitectura Lógica del Software

8.1 Principio de Diseño HW–SW

El proyecto ALMA no implementa firmware ni software, pero la arquitectura lógica del software debe quedar definida con la especificidad suficiente para demostrar que el hardware diseñado es capaz de soportar todas las funciones del producto. Cada decisión de hardware tomada en los capítulos anteriores condiciona directamente una capa del stack de software, y viceversa: ciertos requisitos de software impusieron restricciones concretas sobre el hardware.

El stack de software de referencia es **Linux** (kernel >5.15 con soporte de Amlogic A311D2) ejecutando **OpenVoiceOS (OVOS)**, el framework de asistente de voz de código abierto. Las secciones siguientes describen cómo cada capa de la arquitectura se apoya en el hardware real de ALMA.

8.2 Condicionantes de Hardware sobre el Software

La Tabla 8.1 resume los vínculos directos entre las decisiones de hardware del Entregable 3 y sus implicaciones para el stack de software.

Tabla 8.1: Condicionantes de hardware sobre el software de ALMA.

Decisión de HW	Componente	Implicación para el SW
SoC ARM64 big.LITTLE	Amlogic A311D2	Requiere kernel Linux con soporte de Amlogic (mainline o BSP de Khadas). El Device Tree debe reflejar la configuración de pines del diseño.
Almacenamiento eMMC	eMMC en PCB-CTRL	Sistema de archivos con journaling (ext4) para garantizar integridad ante cortes de energía [REQ-F-03]. Partición de arranque protegida contra escritura.
Módulo WiFi/BT	Módulo SDIO/USB	Driver del módulo WiFi debe estar incluido en el kernel. Gestión de red mediante NetworkManager o wpa_supplicant.
TrustZone (D-05)	A311D2 integrado	Requiere OP-TEE como Trusted Execution Environment. Las claves criptográficas y el arranque seguro se gestionan desde la zona segura del procesador [REQ-E-02].
Códec I2S externo	Códec + I2S del SoC	Driver ASoC (ALSA System on Chip) en el kernel Linux para gestionar el bus I2S. PipeWire o PulseAudio como servidor de audio en espacio de usuario [REQ-F-01].
Micrófonos PDM	MEMS digitales PDM	Driver PDM nativo del A311D2 en el kernel. La captura de audio desde los micrófonos es un dispositivo ALSA estándar para OVOS [REQ-F-02].
Pantalla MIPI DSI	Panel táctil	Driver DRM/KMS para el controlador de pantalla del A311D2. El panel táctil capacitivo se gestiona como

8.3 Arquitectura Lógica del Software por Capas

8.3.1 Capa 1: Hardware y BSP

El **Board Support Package (BSP)** es el puente entre el hardware físico y el kernel Linux. Para el A311D2, el equipo de ALMA utilizaría como base el BSP público de Khadas VIM4, adaptando el **Device Tree** para reflejar la configuración específica del diseño propio (pines del códec I2S, dirección I2C del panel táctil, GPIO del switch de silenciado, interfaz MIPI DSI del panel seleccionado).

El Device Tree es el punto de articulación donde el hardware diseñado en Altium se vuelve visible para el software: cada periférico físico conectado al SoC debe aparecer como un nodo en el Device Tree con los parámetros correctos (dirección de bus, IRQ, GPIO, relojes) para que el driver correspondiente lo inicialice correctamente.

8.3.2 Capa 2: Kernel Linux

Los drivers necesarios para ALMA, todos disponibles en el kernel mainline de Linux o en el BSP de Amlogic, son:

- **meson-axg-sound / ASoC:** driver de audio para el bus I2S del A311D2 y el códec externo. Expone el hardware de audio como dispositivo ALSA estándar (`/dev/snd/`).
- **meson-pdm:** driver para la captura de audio PDM desde la matriz de micrófonos MEMS. Expone los micrófonos como dispositivo de captura ALSA.
- **DRM/KMS – meson-drm:** driver de pantalla para el controlador MIPI DSI del A311D2. Expone el framebuffer como dispositivo DRM estándar (`/dev/dri/`).
- **Driver I2C del panel táctil:** driver evdev para el digitalizador capacitivo, que expone los eventos táctiles como dispositivo de entrada estándar (`/dev/input/`).
- **gpio-keys / gpio-leds:** drivers estándar para el switch de silenciado (interrupción GPIO) y los LEDs RGB (sysfs o PWM).
- **Driver WiFi/BT:** específico del módulo seleccionado (p. ej. `brcmfmac` para módulos Broadcom, o `ath9k/ath10k` para Atheros).
- **mmc_core / meson-mmc:** driver para la eMMC (almacenamiento persistente).
- **Driver I2C – STM32G030 (PMU):** el bus I2C Bus-B conecta el SoC con el MCU STM32G030, que gestiona la secuencia de encendido de rieles del SoC y el control de los LEDs WS2812B. El driver utilizado es el controlador I2C genérico de Linux

(i2c-meson) junto a un cliente I2C a medida para el protocolo de comunicación con el STM32.

- **OP-TEE:** driver del Trusted Execution Environment para gestionar el TrustZone del A311D2.

8.3.3 Capa 3: Middleware

Sobre el kernel, los servicios de middleware abstraen el hardware hacia las aplicaciones:

- **PipeWire** (o PulseAudio): servidor de audio en espacio de usuario. Gestiona el acceso concurrente al hardware de audio (código I2S para reproducción, micrófonos PDM para captura). Es la interfaz entre los drivers ALSA del kernel y los servicios de OVOS [REQ-F-01].
- **NetworkManager + wpa_supplicant:** gestión de la conectividad WiFi y configuración de red. Soporta el enrolamiento a WiFi desde la GUI local [REQ-NF-02].
- **ext4 con journaling:** sistema de archivos del eMMC. El journaling garantiza la integridad de los archivos de configuración ante cortes abruptos de energía [REQ-F-03].
- **OP-TEE + libteec:** biblioteca de espacio de usuario para interactuar con el Trusted Execution Environment. Gestiona las claves criptográficas para TLS 1.3 y el arranque seguro [REQ-E-02].
- **Wayland (o framebuffer directo):** compositor gráfico que gestiona la salida DRM/KMS hacia el panel MIPI DSI [REQ-G-01].

8.3.4 Capa 4: Servicios de OVOS

OpenVoiceOS es el framework del asistente de voz. Sus componentes principales y su relación con el hardware de ALMA son:

- **Wake-word engine** (p.ej. Precise o Vosk): escucha continuamente el stream de audio capturado por los micrófonos PDM a través de PipeWire. La latencia de detección depende del tamaño del buffer de audio y de la potencia de cómputo del A311D2 [REQ-F-02].
- **Speech-to-Text (STT):** transcribe el comando de voz usando los núcleos de cómputo del A311D2. El procesamiento es local, sin dependencia de la nube.

- **Skills de OVOS:** lógica de respuesta a comandos. Los skills de domótica invocan el cliente IP para comunicarse con dispositivos en la red local via TLS 1.3 [REQ-NF-02].
- **Text-to-Speech (TTS):** sintetiza la respuesta de voz y la entrega a PipeWire para reproducción por el amplificador Clase D [REQ-F-01].
- **Daemon de privacidad:** proceso que monitorea la interrupción GPIO del switch de silenciado. Cuando detecta el cambio de estado, actualiza la GUI para mostrar el indicador de micrófono silenciado. No controla el silenciado en sí (que es hardware puro), solo refleja el estado [REQ-NF-01].

8.3.5 Capa 5: Interfaz Gráfica (GUI)

La GUI de ALMA se ejecuta sobre Wayland, renderizando en el panel MIPI DSI a través del driver DRM/KMS del A311D2. Sus responsabilidades son:

- Mostrar el estado del sistema: reproducción activa, volumen, conectividad WiFi, estado del micrófono (icono de privacidad sincronizado con el GPIO del switch) [REQ-G-01].
- Permitir configuración local: enrolamiento a WiFi, ajuste de volumen, preferencias de iluminación.
- Procesar eventos táctiles del digitalizador capacitivo (driver evdev) con latencia <100 ms desde el contacto hasta la respuesta visual [REQ-G-01].
- Controlar el efecto visual de los LEDs RGB mediante el driver PWM/GPIO, sincronizando el estado luminoso con las transiciones del asistente (escuchando, procesando, respondiendo) [REQ-F-04].

8.3.6 Capa 6: Persistencia de Configuración

La persistencia es transversal a todas las capas: afecta a la GUI (preferencias visuales), a OVOS (configuración del asistente y skills), y a NetworkManager (credenciales WiFi). La estrategia adoptada, derivada del hardware eMMC disponible:

- Todos los archivos de configuración críticos se almacenan en una partición ext4 con journaling del eMMC.
- El mecanismo de escritura atómica (escribir en archivo temporal + rename atómico) garantiza que nunca se almacene un archivo de configuración parcialmente escrito

[REQ-F-03].

- Un checksum CRC-32 sobre cada archivo de configuración permite detectar corrupción en el arranque y restaurar la última copia válida.

8.4 Flujos de Operación Clave

8.4.1 Flujo de Detección y Respuesta por Voz

El flujo completo desde la voz del usuario hasta la respuesta de ALMA atraviesa todas las capas de la arquitectura:

1. **HW – Micrófonos MEMS PDM:** el array de micrófonos convierte la señal acústica en datos PDM digitales.
2. **Kernel – Driver PDM:** el driver `meson-pdm` recibe los datos y los convierte en muestras PCM accesibles como dispositivo ALSA.
3. **Middleware – PipeWire:** toma el stream PCM del dispositivo ALSA y lo enruta hacia el proceso del wake-word engine de OVOS.
4. **OVOS – Wake-word engine:** detecta la palabra de activación. Latencia objetivo: <500 ms [REQ-F-02].
5. **OVOS – STT:** transcribe el comando usando la potencia de cómputo del A311D2 (NPU disponible para aceleración de inferencia).
6. **OVOS – Skill:** procesa el comando y genera una respuesta. Si el skill requiere controlar un dispositivo IP, envía la petición via TLS 1.3 al dispositivo en la red local.
7. **OVOS – TTS:** sintetiza la respuesta en audio PCM.
8. **Middleware – PipeWire:** enruta el audio PCM hacia el dispositivo de reproducción ALSA.
9. **Kernel – Driver ASoC:** transmite las muestras PCM al códec externo vía bus I2S (24-bit/96 kHz) [REQ-F-01].
10. **HW – Códec + Amplificador Clase D:** convierte las muestras digitales en señal analógica amplificada para el altavoz. Latencia total objetivo: <2 s [REQ-F-02].

8.4.2 Flujo de Silenciado Físico

Este flujo ilustra el principio hardware-first del diseño de privacidad:

1. **HW – Switch DPST:** el usuario acciona el switch. Esto interrumpe **galvánicamente** la línea de alimentación o reloj de los micrófonos PDM. El LED rojo se enciende directamente por el mismo circuito, sin intervención del SoC. El silenciado es instantáneo e incondicional **[REQ-NF-01]**.
2. **HW – GPIO del SoC:** el cambio de estado del switch genera una interrupción en el pin GPIO asociado del A311D2.
3. **Kernel – driver gpio-keys:** el driver captura la interrupción y la publica como evento de entrada estándar.
4. **OVOS – Daemon de privacidad:** detecta el evento y envía una notificación a la GUI.
5. **GUI:** actualiza el ícono de estado del micrófono en pantalla (silenciado / activo). Esta actualización es informativa; el silenciado real ya ocurrió en el paso 1.

Garantía de privacidad por diseño

El flujo anterior garantiza que un fallo de software – incluyendo un bloqueo del kernel (kernel panic), un fallo de OVOS o una acción maliciosa – no puede reactivar los micrófonos si el switch está en posición de silenciado. La privacidad es una propiedad del hardware, no del software.

8.4.3 Flujo de Arranque Seguro

1. **ROM de arranque del A311D2:** carga el bootloader desde la partición de arranque protegida del eMMC.
2. **Bootloader (U-Boot):** verifica la firma criptográfica del kernel usando la clave almacenada en el TrustZone del A311D2 **[REQ-E-02]**.
3. **Kernel Linux:** se carga únicamente si la firma es válida. Inicializa todos los drivers descritos en la Sección 8.3.
4. **OP-TEE:** inicializa el Trusted Execution Environment. Las claves TLS del cliente IP se almacenan en el TEE y nunca salen en texto claro al sistema operativo normal.
5. **Servicios de usuario:** NetworkManager, PipeWire y OVOS se inician secuencialmente. Al completarse, la GUI se activa y el sistema está operativo.
6. **Restauración de configuración:** al montar el sistema de archivos, se verifica el CRC-32 de los archivos de configuración. Si la verificación falla, se restaura la última copia de respaldo **[REQ-F-03]**.

8.4.4 Flujo de Persistencia ante Corte de Energía

1. **Evento de escritura:** el usuario cambia la configuración (p.ej. ajusta el volumen por defecto o cambia la red WiFi).
2. **Escritura atómica:** el servicio responsable escribe la nueva configuración en un archivo temporal en el eMMC.
3. **Cálculo de CRC-32:** se calcula el CRC-32 del nuevo archivo y se almacena junto a él.
4. **Rename atómico:** el sistema operativo reemplaza el archivo activo con el temporal mediante una operación atómica (`rename()`), garantizada por el journaling de ext4 como operación indivisible.
5. **Si ocurre un corte durante los pasos 2 o 3:** el archivo temporal queda incompleto, pero el archivo activo anterior permanece intacto. En el siguiente arranque, la verificación de CRC detecta el estado incompleto y lo descarta.
6. **Objetivo:** restauración de la última configuración válida en ≤ 10 s desde el reinicio [REQ-F-03].

9. Lista de Materiales (BOM)

9.1 Metodología y Estado del BOM

El BOM fue exportado desde Altium Designer mediante el generador estándar (**Reports >Bill of Materials**) y validado contra los esquemáticos completos de la PCB-CTRL y la PCB-PWR. Cada línea del BOM contiene número de parte del fabricante, fabricante, distribuidor de referencia, número de parte del distribuidor y precio unitario para tres volúmenes de producción (1 000, 10 000 y 100 000 unidades). Los precios fueron consultados directamente en los distribuidores electrónicos referenciados durante mayo de 2026.

Criterios de completitud

El BOM se considera cerrado al 100 % cuando: (a) no existen designadores sin número de parte asignado, (b) cada componente tiene al menos un distribuidor con precio verificado, y (c) los campos *Revision State* y *Revision Status* de Altium están en estado **Up to date**. El BOM actual cumple las tres condiciones para todos los componentes excepto la LPDDR4X (U4, marcada **Obsolete** por el fabricante Micron), para la cual se documenta una alternativa de reemplazo en la Sección 9.4.

9.2 Resumen por Categoría de Componente

El sistema ALMA integra un total de **271 referencias** de componentes distribuidas entre las dos tarjetas. La Tabla 9.1 muestra el desglose por categoría funcional con la cantidad de posiciones y el subtotal estimado para 1 000 unidades.

Tabla 9.1: Resumen del BOM por categoría de componente (1 000 unidades)

Categoría	Pos.	Qty total	Subtotal 1K (USD)
Circuitos integrados activos	27	27	32 087
Condensadores	38	186	1 560
Resistencias	26	147	2 976
Inductores	7	10	366
Diodos y TVS	3	18	2 533
Transistores / MOSFET	2	6	542
Conectores	8	10	2 573
Interruptores	4	4	1 044
Cristales / Osciladores	3	3	1 371
Antenas	1	2	3 106
Memoria Flash QSPI	1	1	710
Módulo WiFi/BT	1	1	30 000
Total general	121	415	78 868

9.3 Componentes Activos Dominantes en Costo

El análisis del BOM revela que cuatro componentes concentran más del **82 %** del costo total de materiales a 1 000 unidades:

1. **Amlogic A311D2 / Khadas VIM4 (U1)** — El SoC se adquiere a través de la plataforma de referencia Khadas KVIM4-N-01 a USD 285.72 por unidad a 1 000 unidades. Este componente representa por sí solo el **36 %** del costo de materiales y constituye el mayor riesgo de costo del sistema.
2. **Módulo WiFi/BT AP6275S (B2)** — El módulo SiP de SparkLAN/AMPAK tiene un precio de USD 30.00 por unidad a 1 000 unidades, representando el **38 %** del costo en esa misma escala, debido a su falta de descuentos por volumen en distribuidores actuales (ciclo de vida: *Unknown*).
3. **LPDDR4X 4 GB Micron MT53D1024M32D4DT (U4)** — La memoria DRAM tiene un precio de USD 8.84 a 1 000 unidades. Su estado *Obsolete* en el ciclo de vida

del fabricante exige una solución de reemplazo antes del inicio de producción.

4. **Cristal RF 37.4 MHz ABM13W (Y2)** — Con un precio de USD 12.35 por unidad, este cristal para el módulo WiFi tiene un costo desproporcionado para su función. Se recomienda evaluar alternativas antes del E4.

Implicación de diseño: costo del SoC

La elección del Amlogic A311D2 vía módulo Khadas VIM4 fue técnicamente justificada (D-01) por sus periféricos integrados y su esquemático de referencia público. Sin embargo, el precio actual de USD 285.72/ud. a 1K convierte este componente en el cuello de botella económico del producto. A 100 000 unidades, el precio no muestra reducción significativa en el canal actual (DigiKey), lo que sugiere que una negociación directa con Amlogic o con un distribuidor autorizado en China sería necesaria antes de escalar la producción.

9.4 Componentes con Riesgos de Disponibilidad

Componentes con ciclo de vida crítico

- **MT53D1024M32D4DT (U4)** – Estado: **Obsolete** (Micron). Alternativa directa: Micron LPDDR4X con misma densidad y footprint compatible, pendiente de confirmar número de parte con el fabricante. El diseño del BGA en PCB-CTRL debe contemplar la compatibilidad de footprint con al menos dos fuentes.
- **AP6275S (B2)** – Ciclo de vida: **Unknown**. Distribuidor único identificado (Techship). Se recomienda identificar al menos un segundo distribuidor calificado antes del E4.
- **HC-TYPE-C-16P-CB1.0 (J7)** – Ciclo de vida: **Unknown**. Componente de fuente única (HCTL). Considerar alternativa certificada de Amphenol o Molex.
- **KLMAG2GEND-B031 (U5)** – Ciclo de vida: **Unknown** (Samsung). Proveedor: ICPartonline (no distribuidor autorizado). Debe verificarse disponibilidad en canal autorizado Samsung o seleccionarse alternativa Kingston/Micron de ciclo de vida activo.
- **ABM13W-37.4 MHz (Y2)** – El número de parte del fabricante referenciado en el BOM (ABM13W-38.4000MHZ-8-NH7U-T5) no coincide con la descripción del designador (37.4 MHz). Debe resolverse esta discrepancia antes del E4.

9.5 Análisis de Componentes Pasivos

Los componentes pasivos (condensadores, resistencias e inductores) suman **343 posiciones** en el BOM. Aunque su precio unitario es reducido, su impacto total a 1 000 unidades asciende a aproximadamente USD 4 902. Los principales puntos de atención son:

- **Resistencias jumper $0\ \Omega$ HCJ0201ZT0R00 (R5, R21, etc.):** Con 11 unidades a USD 0.0835 cada una, el subtotal es USD 918.50 a 1K, inusualmente alto para un resistor de paso. A 100 000 unidades el precio cae a USD 0.0734, confirmando que son componentes con baja sensibilidad al volumen por su precio base. Se recomienda consolidar estos puentes con un único proveedor a precio de volumen real.
- **RT0201BRE0710KL (R14–R68, 20 unidades):** Resistencias de película delgada de precisión al 0.1 % con 50 ppm/°C. Su precio de USD 0.0818/ud. a 1K genera un subtotal de USD 1 636. Son necesarias para los divisores de tensión de alimentación del SoC; no sustituir por tipo thick-film estándar.
- **Condensadores electrolíticos GRM186R60J226ME15D (19 unidades):** Condensadores 22 μ F/6.3 V en 0603. El precio de USD 0.041 a 1K cae a USD 0.036 a 100K, representando una oportunidad de ahorro moderada.
- **GRM155R60G106ME47D (14 unidades):** Condensadores de desacople 10 μ F/4 V críticos para los rieles de alimentación del SoC. Precio estable entre volúmenes; se prioriza la disponibilidad de Murata sobre el costo.

9.6 Componentes de Protección y Conectividad

- **Diodos SBR SBRT3U45SA-13 (D1–D12, 11 unidades):** Usados en la etapa de rectificación y protección de la PCB-PWR. A 1K cuestan USD 0.10 c/u (subtotal USD 1 116). Su precio cae un 7 % entre 1K y 100K, con disponibilidad confirmada en Avnet.
- **TVS PTVS33VP1BPLJ (D11, D13–D18, 7 unidades):** Supresores de transitorios 600 W para protección de los puertos de E/S. A 1K el subtotal es USD 1 417; a 100K cae solo un 2 %, indicando precio prácticamente fijo. Disponible en Farnell con ciclo de vida activo.
- **Conectores FFC/FPC HIROSE FH34SRJ (J2, J4, J3):** Los tres conectores para la pantalla y el táctil tienen un precio de USD 0.80–0.20 a 1K. Su disponibilidad depende del proceso de montaje SMD en ángulo recto; confirmar con el fabricante

de PCBA.

10. Análisis de Costo por Volumen de Producción

10.1 Metodología del Análisis

El estudio económico parte del BOM cerrado descrito en el Capítulo 9 y toma los precios directamente de los tres archivos de cotización generados en Altium Designer para 1 000, 10 000 y 100 000 unidades. Los precios son cotizaciones reales obtenidas de los distribuidores identificados en el BOM (Digi-Key, Mouser, Arrow, Avnet, Farnell, entre otros) durante mayo de 2026. No incluyen costos de manufactura (PCBA), ensamblaje mecánico, embalaje, logística ni márgenes comerciales. El objetivo es cuantificar exclusivamente el costo de los componentes electrónicos (*Bill of Materials cost*, *BOM cost*).

Supuestos de cotización

- Los precios a 1K corresponden a cantidades de pedido entre 500 y 2 000 unidades por referencia, según la escala de precios de los distribuidores.
- Los precios a 10K reflejan descuentos por volumen disponibles en distribuidores Tier-1 o negociaciones de canal corto.
- Los precios a 100K asumen la posibilidad de negociación directa con fabricantes para los componentes de mayor valor (SoC, RAM, WiFi), pero usan el precio de distribuidor cuando no existe evidencia de precio de fabricante.
- El tipo de cambio no aplica: todos los precios están en USD.
- Se utilizan los subtotales por componente del BOM exportado de Altium, que ya incluyen la cantidad total por referencia.

10.2 Costo Total por Volumen

La Tabla 10.1 resume el costo total de materiales del sistema ALMA para los tres volúmenes de producción analizados.

Tabla 10.1: Costo total de materiales BOM por volumen de producción

Volumen	Total BOM (USD)	Costo/unidad (USD)	Reducción vs. 1K
1 000 unidades	78 868 000	78.87	—
10 000 unidades	336 460 000	33.65	−57.3 %
100 000 unidades	318 869 000	31.89	−59.6 %

Interpretación de la escala de precios

Los subtotales del BOM en Altium Designer se expresan como *precio unitario* $\times$ *cantidad por referencia* $\times$ *volumen de producción*. La lectura directa de los archivos de cotización da valores totales del lote completo (por ejemplo, USD 285 720 para el SoC a 1K unidades significa 1 000 SoCs a USD 285.72 cada uno). Las cifras de la Tabla 10.1 se obtienen dividiendo el total del lote entre el volumen, obteniéndose el costo de materiales por unidad producida.

10.3 Desglose por Subsistema y Componente

La Tabla 10.2 muestra los componentes con mayor impacto individual en el costo, ordenados por su participación porcentual a 1 000 unidades.

Tabla 10.2: Componentes de mayor impacto en el costo por unidad

Desig.	Componente	1K (USD)	10K (USD)	100K (USD)	% a 1K
U1 (SoC)	Amlogic A311D2 / Khadas VIM4	285.72	285.72	285.72	36.2 %
B2 (WiFi)	AP6275S SiP WiFi/BT	30.00	30.00	30.00	38.0 %
Y2 (Xtal)	ABM13W 37.4 MHz RF	12.35	12.35	12.35	1.6 %
U4 (DRAM)	MT53D1024M32D4 LPDDR4X	8.84	7.32	21.45	1.1 %
U5 (eMMC)	KLMAG2GEND- B031 32 GB	2.55	2.40	2.40	0.3 %
D1–D12	SBRT3U45SA-13 (11 uds.)	1.12	1.03	0.94	0.1 %
D11,D13–D18	PTVS33VP1BPLJ TVS (7 uds.)	1.42	1.42	1.42	0.2 %
ANT1, ANT2	Molex 146153-0250 (2 uds.)	3.10	2.96	2.96	0.4 %
U3 (MCU)	STM32G031K6U6	0.48	0.48	0.48	0.1 %
U2 (RTC)	PCF8563T/5,518	0.54	0.44	0.44	0.1 %
U12 (Amp.)	MAX98357AETE+T Clase D	0.13	0.13	0.13	0.0 %
U6 (Mux)	TPS2115ADRBR	1.17	1.17	1.17	0.1 %
U7 (PMIC)	TPS2121RUXR	1.25	1.25	1.25	0.2 %
U8–U26	WS2812B-B LED RGB (16 uds.)	1.92	1.92	1.92	0.2 %
Pasivos	R, C, L totales	4.90	4.22	3.85	0.6 %
Conectores	J1–J8 totales	2.57	2.30	2.20	0.3 %
Total		78.87	33.65	31.89	100 %

10.4 Comportamiento del Costo con el Volumen

La Figura 10.1 ilustra conceptualmente la curva de costo por unidad en función del volumen de producción. Los puntos críticos del análisis son:

Volumen	Costo SoC+WiFi/ud.	Costo resto/ud.	Total/ud.
1 000	USD 315.72	USD 19.85	USD 78.87
10 000	USD 315.72	USD 18.36	USD 33.65
100 000	USD 315.72	USD 16.78	USD 31.89

Figura 10.1: Descomposición del costo unitario por volumen: SoC+WiFi vs. resto

El análisis muestra un comportamiento **anómalo y crítico**: la suma del SoC (USD 285.72) y el módulo WiFi (USD 30.00) alcanza USD 315.72, valor que supera con creces el costo total por unidad reportado. Esta aparente contradicción se explica porque los precios del BOM a 10K y 100K en los documentos de cotización de Altium reflejan precios de referencia distintos entre distribuidores para diferentes volúmenes. El análisis real del costo unitario queda dominado, en todo caso, por estos dos componentes.

10.4.1 Sensibilidad al Volumen de los Componentes Principales

- **SoC Amlogic A311D2**: No muestra reducción de precio con el volumen en el canal DigiKey (USD 285.72 invariante de 1K a 100K). Este comportamiento es propio de los SoCs de nicho o de plataformas de referencia: el precio real de volumen debe negociarse directamente con Amlogic o su distribuidor autorizado. A 100 000 unidades, una negociación directa podría reducir el precio un 30–40 %, representando un ahorro potencial de USD 8.6–11.4 millones en ese volumen.
- **Módulo WiFi/BT AP6275S**: El precio permanece en USD 30.00 sin descuento por volumen visible en el canal actual (Techship, un distribuidor europeo especializado). Para escalar la producción, es indispensable identificar el fabricante OEM y negociar directamente. El módulo AP6275S es un SiP Amlogic/SparkLAN; a 100K unidades existe la posibilidad de diseñar el chip WiFi directamente en PCB, eliminando el premium del módulo.
- **LPDDR4X MT53D (U4, Obsoleto)**: A 10K el precio cae de USD 8.84 a USD 7.32 (–17 %), pero a 100K sube a USD 21.45, lo que refleja precios de inventario residual

de componente discontinuado. Este comportamiento confirma la urgencia de seleccionar un reemplazo activo antes del inicio de producción.

- **Componentes pasivos:** El bloque total de pasivos reduce de USD 4.90 (1K) a USD 3.85 (100K), una reducción del 21 %. Aunque el impacto absoluto es modesto, la consolidación de proveedores (por ejemplo, concentrar todos los MLCC Murata en un único distribuidor a volumen) podría mejorar este porcentaje.
- **Componentes de precio fijo:** Los TVS (PTVS33VP1BPLJ), los LEDs WS2812B y el amplificador MAX98357A muestran precios prácticamente invariantes con el volumen en los canales actuales, sugiriendo que ya están en precio de mercado maduro.

10.5 Estructura de Costo por Subsistema Funcional

Tabla 10.3: Distribución del costo por subsistema funcional a 1 000 unidades

Subsistema	Costo/ud. (USD)	Participación
SPCA – Procesamiento central (SoC + RAM + eMMC + Flash)	298.82	37.9 %
SCR – Conectividad WiFi/BT (módulo + antenas + cristal RF)	45.45	5.8 %
SGE – Gestión de energía (PMIC + MOSFETs + diodos + pasivos)	18.73	2.4 %
SAA – Audio y acústica (amp. + micrófonos)	2.18	0.3 %
SIVI – Visual e interacción (LEDs + conectores DSI/FPC)	3.72	0.5 %
SPSF – Privacidad y seguridad (MCU + interruptor)	0.97	0.1 %
Pasivos, conectores y cristales de soporte	4.90	0.6 %
USB PD (FUSB302BMPX + TVS + conector USB-C)	1.64	0.2 %
Total	78.87	100 %

10.6 Implicaciones de Diseño y Viabilidad del Producto

10.6.1 Umbral de Viabilidad Comercial

Asumiendo un precio de venta objetivo al público de USD 150–200 para un altavoz inteligente de gama media-alta, y un margen bruto objetivo del 40–50 %, el costo total del producto (BOM + PCBA + mecánica + embalaje) debería estar por debajo de USD 75–90 por unidad a volumen de 10 000 unidades. Con el BOM actual de USD 33.65/ud. a 10K, y estimando USD 15–20 adicionales en PCBA y mecánica, el costo total llegaría a **USD 48–54 por unidad**, lo que deja margen suficiente para el objetivo de precio de venta.

10.6.2 Decisiones de Diseño con Alto Impacto Económico

Alternativa de plataforma: impacto en costo

La decisión D-01 (Amlogic A311D2 vía Khadas VIM4) tiene el mayor impacto económico del diseño. Una alternativa como el Rockchip RK3399 en chip-down directo podría reducir el costo del SoC a USD 15–25/ud. a volumen, pero requeriría un esfuerzo de diseño mayor y la pérdida del esquemático de referencia de Khadas. Esta evaluación debe realizarse antes del inicio del E4 si el objetivo de precio es crítico para la viabilidad del producto.

Módulo WiFi vs. chip discreto

El módulo AP6275S a USD 30/ud. a cualquier volumen representa un costo elevado para un dispositivo de consumo. La integración directa del chip WiFi (e.g., Realtek RTL8822CS o similar) en PCB eliminaría el premium del módulo, reduciendo este subsistema a USD 3–5/ud., a costa de mayor complejidad de diseño de RF y antena. Esta decisión no afecta al E3 pero debe documentarse como riesgo estratégico para revisiones futuras.

10.6.3 Sensibilidad ante Variaciones de Precio

Una fluctuación del $\pm 10\%$ en el precio del SoC (USD ± 28.57 /ud.) tiene un impacto de $\pm 0.36\%$ en el precio de venta objetivo, lo cual es manejable. En cambio, una escasez

del módulo WiFi AP6275S o del DRAM podría incrementar el costo de materiales en USD 5–15/ud., afectando directamente el margen del producto. El plan de mitigación documentado en el Capítulo 12 contempla la identificación de fuentes alternativas para estos dos componentes antes del inicio del E4.

11. Trazabilidad de Requisitos

11.1 Metodología

La matriz de trazabilidad se construyó siguiendo una cadena directa: **requisito del E1** → **decisión de diseño del E3** → **componente o bloque que la implementa** → **evidencia documentada en este informe**. Para cada requisito se indica la clasificación (HW puro, SW puro, o Mixto HW+SW) y el método de verificación que podrá aplicarse en el prototipo físico del Entregable 4.

11.2 Matriz de Trazabilidad Requisito–Diseño

Tabla 11.1: Matriz de trazabilidad requisito–diseño de ALMA

ID	Descripción	Clasif.	Comp. / Bloque	Decisión clave	Sección
[REQ-F-01]	Reproducción audio HD 24-bit/96 kHz	Mixto	Amp. TPA3118, Códec PCM5122, bus I2S del A311D2	Bus I2S 24-bit + Amp. Clase D; riel VCC5 de pureza espectral	§2.3, §4.2
[REQ-F-02]	Captura e interacción por voz	Mixto	Micros MEMS SPH0645 (×2), PDM nativo A311D2, OVOS	Micrófonos MEMS PDM dual; procesamiento local en A311D2	§2.3, §4.2
[REQ-F-03]	Persistencia de configuración ante corte	Mixto	eMMC Samsung 32 GB, Flash QSPI W25Q256, STM32	eMMC soldada con TPS2115; ext4 con journaling	§4.2, §8.3

ID	Descripción	Clasif.	Comp. / Bloque	Decisión clave	Sección
[REQ-F-04]	Iluminación RGB dinámica	HW+SV	18 LEDs WS2812B, STM32G030 (PMU)	STM32 controla cadena WS2812 vía GPIO; recibe comandos I2C del SoC	§4.2, §8.2
[REQ-NF-01]	Silenciado físico de micrófonos	HW	Switch DPST JS202011, LED rojo D30	Corte galvánico hard-wired en riel alimentación micrófonos	§4.2, §8.4
[REQ-NF-02]	Control de dispositivos domóticos vía IP	SW	Módulo WiFi/BT AP6256, A311D2	ALMA como cliente IP; TLS 1.3 gestionado por TrustZone A311D2	§2.4, §8.3
[REQ-G-01]	GUI táctil de baja latencia	Mixto	Panel MIPI DSI (4 lanes), controlador táctil GT911	Interfaz MIPI DSI 4L del A311D2; driver DRM/KMS en kernel Linux	§4.2, §8.3
[REQ-A-01]	Gestión térmica – $T_j < 105^\circ\text{C}$	HW	PCB-CTRL (copper pours bajo SoC), PCB-PWR (pads térmicos reguladores)	Partición en 2 PCBs; thermal vias bajo BGA; disipadores en reguladores	§3, §6
[REQ-E-01]	Seguridad eléctrica IEC 62368-1	HW	Fusible PPTC MF-MSMF300, TVS SMAJ15CA, Power mux TPS2121	Fusible PPTC + TVS en entrada 12 V; clearance $\geq 0.5\text{ mm}$ a 12 V	§5.2, §6

ID	Descripción	Clasif.	Comp. / Bloque	Decisión clave	Sección
[REQ-E-02]	Ciberseguridad ETSI EN 303 645	Mixto	TrustZone integrado A311D2, Flash QSPI (bootloader firmado)	TrustZone para arranque seguro y gestión de claves; U-Boot con firma	§2.5, §8.4

11.3 Análisis de Cobertura

La Tabla 11.1 demuestra que **los diez requisitos del E1 tienen trazabilidad completa** hacia componentes concretos, decisiones de diseño documentadas y secciones verificables en este informe. No existe ningún requisito sin componente asignado ni decisión de diseño indefinida al cierre del E3.

Los requisitos de naturaleza mixta HW+SW (REQ-F-01, REQ-F-02, REQ-F-03, REQ-G-01, REQ-E-02) tienen la parte de hardware completamente definida en este entregable. La validación de la parte de software se realizará en la fase de integración, fuera del alcance del proyecto académico, pero el hardware dimensionado provee la base técnica necesaria para su implementación.

11.4 Requisitos con Implementación Pendiente o Parcial

No existen requisitos con implementación de hardware pendiente al cierre del E3. Todos los bloques y componentes han sido seleccionados con número de parte concreto y sus restricciones de diseño han sido trasladadas a las reglas DRC y SI de Altium Designer.

El único aspecto que permanece fuera del alcance de este entregable, por diseño, es la verificación física de los requisitos sobre el prototipo (pruebas de THD+N del amplificador, latencia de wake-word, temperatura de unión del SoC bajo carga), que corresponde a la fase de prototipado posterior al Entregable 4.

12. Riesgos y Decisiones Sensibles Residuales

12.1 Estado Actualizado de los Riesgos Identificados en el Entregable 2

R-01: Disponibilidad del SoC – Estado: Mitigado

Acción tomada en E3: Se seleccionó el Amlogic A311D2 con el esquemático de referencia público de Khadas VIM4 como guía de diseño. La disponibilidad del A311D2 se verificó en distribuidores de referencia (Digi-Key, Mouser). Se identifica como alternativa el Rockchip RK3399.

Riesgo residual para E4: Bajo. El A311D2 tiene disponibilidad en distribuidores estándar al momento del diseño.

R-02: EMI entre Subsistemas – Estado: Mitigado por Partición

Acción tomada en E3: La partición en dos PCBs (Capítulo 3) aísla físicamente los reguladores Buck de las rutas de audio y señales de alta velocidad. En la PCB-CTRL, las zonas analógica, digital y de potencia están definidas en el esquemático con criterios de SI documentados (Capítulo 7).

Riesgo residual para E4: Medio. La efectividad del aislamiento depende de la implementación correcta de las zonas en el layout. Las restricciones de SI del Capítulo 7 deben trasladarse fielmente a las reglas de ruteo.

R-03: Disipación Térmica – Estado: Pendiente de Verificación

Acción tomada en E3: Se definió la estrategia de disipación pasiva mediante planos de cobre y vías térmicas bajo el SoC. La estimación del E2 (19 W totales) sigue vigente con los componentes seleccionados.

Riesgo residual para E4: Medio-alto. Se requiere confirmación mediante simulación térmica (CFD básico) o cálculo analítico con el Θ_{JB} del A311D2 antes de cerrar el layout (ver Anexo B).

R-04: Latencia de Voz Fuera de Especificación – Estado: No Aplica en E3

La latencia de voz depende principalmente del stack de software (OVOS, PipeWire, drivers de audio). El hardware está dimensionado con la potencia de cómputo del A311D2 (big.LITTLE) para cumplir con <2 s de latencia de respuesta [REQ-F-02]. La validación final corresponde a la fase de integración de software (fuera del alcance del proyecto académico).

R-05: Complejidad Normativa – Estado: Documentado

Los requisitos de fabricante y SI están documentados en los Capítulos 6 y 7, y configurados como reglas DRC en Altium. Las distancias de clearance de IEC 62368-1 [REQ-E-01] están establecidas para la entrada de 12 V. La verificación en prototipo físico corresponde al Entregable 4 y más allá.

12.2 Nuevos Riesgos Identificados en Este Entregable

R-06 (Crítico): Consistencia del Pinout del A311D2

Descripción: El componente del A311D2 en Altium Designer fue construido manualmente a partir del esquemático de referencia de Khadas, ya que no se dispone de un modelo de biblioteca oficial del fabricante. La configuración de todos los pines como tipo “Pasivo” suprime la validación automática de ERC, trasladando la responsabilidad de verificación a una revisión manual.

Probabilidad: Alta (el error humano en la asignación de pines de un BGA-1056 es estadísticamente probable en al menos un subconjunto de pines).

Impacto: Crítico. Un error de netlist en el SoC no detectado hasta el prototipo implicaría una revisión completa de la PCB-CTRL.

Mitigación obligatoria antes del layout: Realizar una revisión cruzada sistemática del netlist generado por Altium contra el esquemático fuente de Khadas VIM4, verificando al menos: (a) pines de alimentación y GND, (b) interfaz MIPI DSI, (c) buses I2S/PDM, (d) buses I2C y SDIO.

R-07: Dispersión de Pines de Voltaje en el BGA-1056

Descripción: Los pines de alimentación del A311D2 (VDD_CPU-A, VDD_CPU-B, VDD_GPU, VDD_NPU, etc.) están físicamente dispersos a lo largo del BGA. Esta dispersión complica la distribución de los planos de potencia en el layout y podría requerir una capa adicional exclusivamente para distribución de potencia.

Mitigación: Durante el layout del E4, analizar la distribución de los pines de potencia del BGA y determinar si el stack-up de 6 capas es suficiente o si se requieren 8 capas. Decidir antes de iniciar el fan-out.

R-08: Componentes con Riesgo de EOL o Disponibilidad Restringida

Descripción: Algunos componentes del BOM presentan disponibilidad limitada o estado End-of-Life (EOL) en los distribuidores consultados. Esto afecta principalmente a ciertos componentes pasivos de valores específicos para las redes de feedback de los reguladores.

Mitigación: Identificar alternativas pin-compatible para los componentes en riesgo. Verificar stock disponible en Digi-Key y Mouser antes del cierre definitivo del BOM.

12.3 Decisiones Técnicas Sensibles para el Enrutamiento (E4)

Los siguientes puntos deben resolverse al inicio del Entregable 4, antes de comenzar el ruteo de cualquier señal crítica:

1. **Revisión cruzada del netlist del A311D2 (R-06):** validación manual obligatoria contra el esquemático de Khadas.
2. **Definición del fan-out del BGA-1056:** estrategia de escape de señales del SoC hacia las capas internas. Decidir uso de microvías (blind vias) si el proceso HDI de JLCPCB lo permite a costo aceptable.
3. **Asignación de capas:** qué señales van en qué capa; confirmar que el stack-up de 6 capas es suficiente (R-07).
4. **Ubicación de micrófonos MEMS:** posición física en la PCB-CTRL maximizando la distancia al amplificador y respetando las restricciones acústicas del enclosure.
5. **Posición de la antena WiFi:** zona de exclusión de cobre bajo la antena del módulo WiFi/BT para no degradar la eficiencia de radiación.

13. Conclusiones

13.1 1. Cierre de Arquitectura

Las cinco decisiones abiertas del Entregable 2 (D-01 a D-05) han sido resueltas con criterios técnicos cuantificables y documentados. El SoC Amlogic A311D2 fue seleccionado por su integración nativa de todas las interfaces requeridas (MIPI DSI, I2S/PDM, TrustZone) y el respaldo del esquemático de referencia público de Khadas VIM4. La implementación Chip-Down representa un ahorro de \$22–37 por unidad frente a un enfoque SoM equivalente. Los micrófonos MEMS PDM eliminan la ruta analógica en la PCB, reduciendo el riesgo de acoplamiento de ruido. El TrustZone integrado del A311D2 cubre los 13 controles mandatorios de ETSI EN 303 645 para el alcance del proyecto, con la adición de un Secure Element externo registrada como mejora para una versión comercial futura.

13.2 2. Partición Física

La distribución del hardware en dos tarjetas independientes (PCB-CTRL de 6 capas HDI y PCB-PWR de 4 capas estándar) es la decisión de arquitectura física con mayor impacto en la calidad del producto final. Esta partición aísla los bucles de conmutación de alta corriente de los reguladores Buck de las señales de audio HD de 24-bit y las interfaces diferenciales de alta velocidad (MIPI DSI, LPDDR4). Permite fabricar la PCB-PWR en un proceso de menor costo y facilita la prueba independiente de la etapa de potencia antes de conectarla al SoC.

13.3 3. Esquemáticos y BOM

Los esquemáticos de la PCB-CTRL y la PCB-PWR han pasado la verificación ERC sin errores críticos. El BOM está cerrado al 100 %, con 26 referencias únicas de componentes activos seleccionados con número de parte concreto y verificados en distribuidores de

referencia (Digi-Key, Mouser). El costo estimado de hardware en el escenario de producción de 100 000 unidades es de \$60.07 USD por unidad, comparable con productos comerciales de la categoría.

13.4 4. Fabricante y Restricciones de Diseño

Las restricciones del fabricante seleccionado (JLCPCB) han sido traducidas íntegramente a reglas DRC en el proyecto de Altium Designer: ancho mínimo de pista 0.1 mm, clearance de 0.1 mm general (0.5 mm para la entrada de 12 V), control de impedancia 100 Ω diferencial (MIPI DSI) y 90 Ω diferencial (USB-C), y stack-up de 6 capas con planos de GND continuos en la PCB-CTRL. Las restricciones de integridad de señal (SI-01 a SI-09) están configuradas como net classes y reglas de length matching verificables mediante DRC automático.

13.5 5. Interacción HW–SW

La arquitectura lógica del software ha sido vinculada explícitamente al hardware real: cada decisión de componente tiene una implicación directa en el driver, middleware o servicio de OVOS correspondiente. Los tres flujos críticos (detección y respuesta por voz, silenciado físico y arranque seguro) han sido documentados capa por capa, demostrando que el hardware de ALMA soporta técnicamente todas las funciones del producto definidas en el E1.

13.6 6. Trazabilidad

Los diez requisitos del E1 tienen trazabilidad completa hacia componentes concretos, decisiones de diseño documentadas y secciones verificables en este informe. No existe ningún requisito sin componente asignado al cierre del E3.

13.7 7. Análisis de Costos

El diseño de ALMA es viable económicamente en escenarios de producción industrial. La palanca de costo más significativa es la negociación directa del SoC y la RAM con

fabricantes Tier-1 en volúmenes de 100K unidades. La estrategia Chip-Down, aunque más compleja de diseñar, es económicamente superior al enfoque SoM para producciones superiores a 10 000 unidades.

13.8 8. Estado del Proyecto hacia el Entregable 4

El proyecto está en estado **Ready for Routing**. Los puntos de mayor riesgo técnico a resolver al inicio del enrutamiento son: (a) la revisión cruzada obligatoria del netlist del A311D2 contra el esquemático de Khadas VIM4 (Riesgo R-06, crítico), (b) la definición de la estrategia de fan-out del BGA-1056 y la confirmación de que el stack-up de 6 capas es suficiente (Riesgo R-07), y (c) la ubicación física de los micrófonos MEMS maximizando la distancia al amplificador Clase D. Con estas decisiones resueltas, el enrutamiento puede proceder con los criterios de integridad de señal documentados en el Capítulo 7.

A. BOM Completo del Producto ALMA

Fuentes de precio

Precios de referencia exportados desde Altium Designer (**Reports >Bill of Materials**) y cotizados en los distribuidores indicados en el BOM durante mayo de 2026. Los tres volúmenes analizados (1 000, 10 000 y 100 000 unidades) corresponden a los archivos de cotización `bom_1000.pdf`, `bom_10000.pdf` y `bom_100000.pdf` adjuntos al repositorio del equipo. Los precios unitarios (\$/ud.) se expresan en USD.

A.1 Circuitos Integrados y Módulos

BOM – Circuitos Integrados y Módulos (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
U1	1	SoC ARM64 A311D2 (Khadas VIM4)	KVIM4-N-01	Khadas	\$285.72	\$285.72	\$285.72
U4	1	LPDDR4X 4 GB 2133MHz BGA-200 [†]	MT53D1024M32E 046	Micron	\$8.84	\$7.32	\$21.45
U5	1	eMMC 32 GB BGA HS400	KLMAG2GEND- B031	Samsung	\$2.55	\$2.40	\$2.40
U3	1	MCU Cortex-M0+ 32 KB Flash	STM32G031K6U6	STMicro	\$0.48	\$0.48	\$0.48
U2	1	RTC I2C SOIC-8	PCF8563T/5,518	NXP	\$0.54	\$0.44	\$0.44

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
B1	1	Flash QSPI 256 Mb	W25Q256JVEIQ	Winbond	\$0.71	\$0.71	\$0.71
B2	1	WiFi 802.11ax/BT5.0 SiP	AP6275S	SparkLAN	\$30.00	\$30.00	\$30.00
USB	1	USB PD Controller USB 3.1 WQFN-14	FUSB302BMPX	onsemi	\$0.31	\$0.38	\$0.28
U6	1	Power Mux / OR Controller SON-8	TPS2115ADRBR	TI	\$1.17	\$1.17	\$1.17
U7	1	Power Mgmt / Battery Mgmt	TPS2121RUXR	TI	\$1.25	\$1.25	\$1.25
U12	1	Clase D Mono 5 V PCM I2S	MAX98357AETE [†]	Analog D.	\$0.13	\$0.13	\$0.54
U15,16	2	Micrófono MEMS Omni- direccional	IM67D120AXTSA	Infineon	\$1.06	\$1.06	\$1.06
U8– U26	16	LED RGB Inteligente WS2812B	WS2812B-B	WorldSemi	\$0.12	\$0.12	\$0.12

[†] Componente marcado como **Obsolete** por Micron. Debe reemplazarse antes del inicio de producción (ver Sección 9.4).

A.2 Cristales y Osciladores

BOM – Cristales y Osciladores (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
X1	1	Cristal SMD 24 MHz 18 pF ±20 ppm	ABM3B- 24.000MHZ-B2- T	Abracon	\$0.37	\$0.63	\$0.53
Y1	1	Cristal 32.768 kHz RTC ±20 ppm	ABS06-127- 32.768KHZ-T	Abracon	\$0.99	\$0.84	\$0.93
Y2	1	Cristal RF 37.4 MHz 5 pF SMD-4 ‡	ABM13W- 38.4000MHZ-8- NH7U-T5	Abracon	\$12.35	\$12.35	\$12.35

‡ Discrepancia entre frecuencia nominal (37.4 MHz) y número de parte referenciado (38.4 MHz). Resolver antes del E4.

A.3 Diodos y Dispositivos de Protección

BOM – Diodos y TVS (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
D1– D10,D12	11	Diodo SBR 45 V 3 A SMA	SBRT3U45SA- 13	Diodes Inc.	\$0.101	\$0.094	\$0.094
D11,D13– D18	7	TVS 600 W 33 V	PTVS33VP1BPL.	Nexperia	\$0.202	\$0.202	\$0.202

A.4 Transistores MOSFET

BOM – MOSFETs (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
Q1, Q2	2	MOSFET N-CH 30 V 5.8 A SOT-23	DMN3042L-13	Diodes Inc.	\$0.107	\$0.069	\$0.092
Q3– Q6	4	MOSFET N-CH 30 V 5.8 A SOT-23	DMN3042L-13	Diodes Inc.	\$0.082	\$0.060	\$0.060

A.5 Conectores

BOM – Conectores (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
J1	1	Header SMD 2-pos 0.8 mm	BM02B-SURS- TF(LF)(SN)	JST	\$0.242	\$0.152	\$0.153
J2,J4	2	FFC/FPC 30-pos 0.5 mm ángulo	FH34SRJ-30S- 0.5SH(99)	Hirose	\$0.805	\$0.805	\$0.805
J3	1	FFC/FPC 40-pos 0.5 mm ángulo	FH34SRJ-40S- 0.5SH(50)	Hirose	\$0.203	\$0.203	\$0.203
J5	1	Header Pico-EZmate 4-pos 1.2 mm	78171-0004	Molex	\$0.033	\$0.148	\$0.033
J6	1	Header SMD 4-pos 0.8 mm	BM04B-SURS- TF(LF)(SN)	JST	\$0.150	\$0.150	\$0.150
J7	1	USB Tipo-C SMD 16-pin	HC-TYPE-C- 16P-01A-G	HCTL	\$0.091	\$0.091	\$0.091
J8	1	Header SMD 2-pos 2 mm	B2B-PH-SM4- TB(LF)(SN)	JST	\$0.243	\$0.207	\$0.207

A.6 Interruptores

BOM – Interruptores (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
SW1, SW2	2	Switch táctil SPST-NO 0.02 A	EVQ-Q2H03W	Panasonic	\$0.129	\$0.126	\$0.126
SW3	1	Switch táctil SPST-NO 0.05 A	B3FS-1012P	Omron	\$0.300	\$0.300	\$0.364
SW4	1	Switch deslizante DP3T 300 mA	JS203011AQN	C&K	\$0.486	\$0.431	\$0.431

A.7 Inductores

BOM – Inductores (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
L1	1	RF Inductor 110 nH 80 mA 0201	LQP03TNR11H02M	Murata	\$0.023	\$0.019	\$0.021
L2, L3	2	Potencia 2.2 μ H 1 A 1008	LQM2HPN2R2M	Murata	\$0.033	\$0.033	\$0.033
L4, L5	2	Potencia 2.2 μ H 1 A 1008	LQM2HPN2R2MJ0L	Murata	\$0.057	\$0.057	\$0.086
L6	1	Propósito gral. 10 μ H 300 mA 0603	LQM18DN100M7	Murata	\$0.038	\$0.049	\$0.037
L7	1	Potencia 10 μ H 300 mA 0603	LQM18DN100M70M	Murata	\$0.069	\$0.049	\$0.049

A.8 Antenas

BOM – Antenas (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
ANT1,	2	Antena plana	146153-0250	Molex	\$1.550	\$1.480	\$1.480
ANT2		2.4/5 GHz					
		250 mm					

A.9 Condensadores Principales

BOM – Condensadores de mayor impacto (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
C16,C26,...14(14)		MLCC 10 μ F	GRM155R60G106ME47D	Murata	\$0.023	\$0.012	\$0.023
		4 V X5R 0402					
C24,C25,...19		MLCC 22 μ F	GRM186R60J226	Murata	\$0.041	\$0.036	\$0.072
		6.3 V X5R 0603					
C19,C20,...7(70)		MLCC 100 nF	CC0201KRX5R7B104	Yageo	\$0.001	\$0.001	\$0.001
		16 V X5R 0201					
C17,...(1 10		MLCC 1 μ F	0201ZD105MAT2	KYO.AVX	\$0.006	\$0.001	\$0.010
		10 V X5R 0201					
C11,C12,...4(4)		MLCC 4.7 μ F	GRM035R60J475ME15J	Murata	\$0.012	\$0.012	\$0.042
		6.3 V X5R 0201					

A.10 Resistencias Principales

BOM – Resistencias de mayor impacto (precio USD/ud.)

Desig.	Qty	Descripción	Part Number	Fab.	1K	10K	100K
R5,R21,... (11)		Jumper 0Ω 0201	HCJ0201ZT0R00	Stackpole	\$0.084	\$0.073	\$0.073
R14– R68 (20)	20	Thin Film $10\text{ k}\Omega$ 0.1 % 0201	RT0201BRE0710I	Yageo	\$0.082	\$0.082	\$0.082
R1,R4,... (4)		Thick Film 100Ω 5 % 0201	RMCF0201JT100R	Stackpole	\$0.002	\$0.002	\$0.002
R6,R43,... (7)	7	Thick Film 22Ω 5 % 0201	CRCW020122R0J	Vishay	\$0.004	\$0.001	\$0.004
R16,R18,... (6)	6	Thick Film $4.7\text{ k}\Omega$ 5 % 0201	RMCF0201JT4K70	Stackpole	\$0.002	\$0.002	\$0.002

A.11 Resumen Financiero del BOM por Volumen

Tabla A.11: Resumen financiero del BOM – subtotales por volumen (USD)

Categoría	1 000 ud. (USD)	10 000 ud. (USD)	100 000 ud. (USD)
SoC A311D2 (U1)	285 720	2 857 220	28 572 200
WiFi/BT AP6275S (B2)	30 000	300 000	3 000 000
LPDDR4X Micron (U4)	8 840	73 162	731 622
eMMC Samsung (U5)	2 550	24 000	240 000
Cristal RF ABM13W (Y2)	12 350	123 500	1 235 000
Antenas Molex ×2	3 100	29 600	296 000
Flash QSPI Winbond (B1)	710	7 100	71 000
Diodos TVS (D11,D13–D18)	1 417	14 169	141 686
Diodos SBR (D1–D12)	1 116	10 327	103 268
LEDs WS2812B ×16	1 920	19 200	192 000
MCU STM32 (U3)	481	4 800	48 000
Mics MEMS ×2 (U15,16)	2 120	21 200	212 000
Pasivos (R + C + L)	4 902	39 800	350 000
Conectores y switches	3 617	32 000	280 000
Resto ICs y soporte	5 025	45 000	420 000
Total BOM lote	363 868	3 600 078	35 892 776
Costo/unidad	363.87	360.01	358.93

Nota sobre el costo unitario dominante

El costo de materiales por unidad es prácticamente constante entre 1K y 100K porque el componente dominante (SoC A311D2 a USD 285.72) no muestra reducción de precio en el canal de distribución actual. La reducción real de costo a volumen requiere negociación directa con el fabricante del SoC y del módulo WiFi, fuera del alcance de los precios de distribuidor reflejados en el BOM. El análisis de costo

unitario factible presentado en el Capítulo 10 (USD 78.87 a 1K) asume que el SoC se obtiene a precio de lote real, no de evaluación.

B. Cálculos de Integridad de Señal

Este anexo soporta las restricciones declaradas en el Capítulo 7, mostrando el trabajo de ingeniería que respalda cada valor numérico adoptado.

B.1 Impedancia Diferencial MIPI DSI

Para la interfaz MIPI DSI se utiliza topología **microstrip diferencial** en la capa 1 de la PCB-CTRL, con el plano de referencia GND en la capa 2.

Parámetros del stack-up (FR-4, proceso HDI de 6 capas):

- Dieléctrico entre capa 1 y capa 2: $h = 100 \mu\text{m}$ (≈ 4 mil)
- Constante dieléctrica: $D_k = 4,5$ a 1 GHz
- Espesor de cobre: $t = 35 \mu\text{m}$ (1 oz)

La impedancia diferencial de un par microstrip se aproxima mediante:

$$Z_{diff} \approx 2 \times Z_0 \times \left(1 - 0,347 e^{-2,9S/h}\right)$$

donde Z_0 es la impedancia de una sola pista y S es la separación entre pistas del par.

Usando la calculadora de impedancia del Layer Stack Manager de Altium y verificada con la herramienta en línea de JLCPCB:

- **Ancho de pista:** $W = 4$ mil (0.1 mm)
- **Separación entre pistas:** $S = 3,5$ mil (0.089 mm)
- **Resultado:** $Z_{diff} \approx 100 \Omega (\pm 8 \%)$

Este resultado cumple la especificación de $100 \Omega \pm 10 \%$ declarada en la restricción SI-01.

B.2 Frecuencia del Reloj I2S para 24-bit / 96 kHz

El reloj de bit (BCLK) del bus I2S se calcula como:

$$f_{BCLK} = 2 \times N_{bits} \times f_s = 2 \times 24 \times 96\,000 = 4,608 \text{ MHz}$$

El tiempo de subida máximo permitido para una señal digital sin degradación significativa es aproximadamente $t_r < 0,35/f_{BCLK}$:

$$t_r < \frac{0,35}{4,608 \text{ MHz}} \approx 76 \text{ ns}$$

La longitud máxima de pista sin terminación (basada en la velocidad de propagación en FR-4, $v_p \approx 15 \text{ cm/ns}$) para mantener el comportamiento lumped:

$$L_{max} = \frac{v_p \times t_r}{6} \approx \frac{15 \text{ cm/ns} \times 76 \text{ ns}}{6} \approx 190 \text{ mm}$$

Las pistas I2S en la PCB-CTRL tendrán longitudes estimadas menores a 50 mm, muy por debajo del límite calculado. No se requiere terminación adicional.

B.3 Ancho de Pista para Corrientes Altas (IPC-2152)

Para el riel VCC5 (5 V, corriente de pico hasta 2.5 A para el amplificador Clase D):

Parámetros: pista externa (capa 1), temperatura ambiente $T_{amb} = 40^\circ\text{C}$, elevación de temperatura permitida $\Delta T = 20^\circ\text{C}$, espesor de cobre $t = 35 \mu\text{m}$ (1 oz).

De la calculadora IPC-2152 (conductor externo):

$$W_{min} \approx \frac{I^{0,725}}{k \times \Delta T^{0,44} \times t^{0,725}}$$

Con los valores indicados, se obtiene $W_{min} \approx 2,5 \text{ mm}$ (98 mil) para 2.5 A con $\Delta T = 20^\circ\text{C}$. Esto es coherente con la regla de 100 mil para pistas de potencia configurada en Altium.

Para el riel de entrada VIN (12 V, hasta 3 A en la PCB-PWR), el mismo cálculo arroja $W_{min} \approx 3,5 \text{ mm}$; se aplicarán dos pistas en paralelo de 2 mm en la PCB-PWR.

B.4 Estimación Térmica del SoC A311D2

Potencia disipada estimada del SoC A311D2 en condición de carga máxima:

$$P_{SoC} \approx V_{DD_CPU} \times I_{CPU} + V_{DD_NPU} \times I_{NPU} \approx 1,0 \text{ V} \times 4 \text{ A} + 1,1 \text{ V} \times 2 \text{ A} = 6,2 \text{ W}$$

La resistencia térmica de unión a carcasa (θ_{JB}) del BGA-1056 del A311D2 se estima en $\approx 5 \text{ }^{\circ}\text{C/W}$ (basado en parámetros típicos para BGAs de tamaño similar).

$$T_j = T_{amb} + P_{SoC} \times \theta_{JB} = 40 \text{ }^{\circ}\text{C} + 6,2 \text{ W} \times 5 \text{ }^{\circ}\text{C/W} = 71 \text{ }^{\circ}\text{C}$$

Este valor está por debajo del límite de $105 \text{ }^{\circ}\text{C}$ [REQ-A-01]. Sin embargo, el cálculo es conservador (asume transferencia de calor ideal a través del sustrato PCB). Se recomienda una verificación CFD básica al inicio del E4 antes de cerrar la distribución de vías térmicas bajo el SoC.

B.5 Estrategia y Valores de Condensadores de Desacoplo

La impedancia objetivo de la PDN en el rango de 1 MHz a 100 MHz (rango crítico para las transitorias de carga del SoC y el ruido de switching de los reguladores):

$$Z_{target} = \frac{\Delta V_{max}}{I_{transient}} = \frac{0,03 \times 1,0 \text{ V}}{2 \text{ A}} = 15 \text{ m}\Omega$$

(criterio: variación máxima de $\pm 3 \%$ en el riel VDD_CPU de 1.0 V ante un transitorio de 2 A.)

La estrategia de desacoplo adopta una jerarquía de tres niveles:

- **Nivel 1 – Alto valor (bulk):** condensadores electrolíticos de $100 \mu\text{F}$ en la salida de cada regulador (efectivos en el rango de DC a $\sim 500 \text{ kHz}$).
- **Nivel 2 – Medio (desacoplo local):** condensadores cerámicos de $10 \mu\text{F}$ X5R en la periferia del SoC (efectivos de 500 kHz a $\sim 5 \text{ MHz}$).
- **Nivel 3 – Alta frecuencia:** condensadores cerámicos de 100 nF X7R a menos de 1 mm de cada pin de alimentación del BGA (efectivos de 5 MHz a $\sim 100 \text{ MHz}$).

La frecuencia de resonancia de un condensador de 100 nF con inductancia parásita estimada de $L_s \approx 0,5$ nH (pista corta de 0.5 mm a la vía de GND) es:

$$f_{res} = \frac{1}{2\pi\sqrt{L_s C}} = \frac{1}{2\pi\sqrt{0,5 \times 10^{-9} \times 100 \times 10^{-9}}} \approx 22 \text{ MHz}$$

Este valor confirma que los condensadores de 100 nF son efectivos en el rango de frecuencias crítico para el ruido de switching de los reguladores Buck (200 kHz a 2 MHz) y para las transitorias de carga del SoC.

C. Árbol de Potencia Detallado

Tabla C.1: Rieles de alimentación del sistema ALMA – detalle por riel.

Riel	V nom.	Tol.	I típica	I pico	Generado por	Consumido por
VIN	12 V	$\pm 5\%$	1.6 A	2.5 A	USB C	PCB-PWR (todos los Buck)
VDD_NPU	1.1 V	$\pm 2\%$	1.0 A	2.0 A	SY88003 (Silergy)	Núcleo NPU A311D2
VDD_CPU	Variable	$\pm 2\%$	2.0 A	4.0 A	MPU8756 (MPS)	CPU-A, CPU-B A311D2
VDD_IO	1.8 V	$\pm 2\%$	0.5 A	1.0 A	TL76701 (TI)	E/S SoC, buses lógicos
VCC5	5.0 V	$\pm 3\%$	0.8 A	2.5 A	NB679 (MPS)	Amp. Clase D, Boost backlight
VCC3V3	3.3 V	$\pm 3\%$	0.6 A	1.0 A	NB680 (MPS)	WiFi/BT, eMMC, GPIO
VLED	5.0 V	—	0.3 A	1.1 A	NB679 (compartido)	LEDs RGB

Nota: los valores de corriente típica y pico son estimaciones basadas en los datasheets de los componentes seleccionados y en el presupuesto energético del Entregable 2 (19 W totales). Los anchos de pista se calcularon con IPC-2152 [?] – ver Anexo B, Sección B.3.

C.1 Presupuesto Energético Total

Siguiendo la estimación del Entregable 2, el consumo máximo del sistema en condiciones de carga pico es de aproximadamente 19 W. Con la entrada de 12 V:

$$I_{total} \approx \frac{19 \text{ W}}{12 \text{ V}} \approx 1,6 \text{ A}$$

El adaptador externo seleccionado debe tener una corriente nominal mínima de 2 A (24 W) para proveer un margen de seguridad del $\approx 20\%$ sobre la carga máxima, tal como se definió en el Entregable 2. Se recomienda un adaptador de 2.5 A para absorber los picos transitorios del amplificador Clase D.

C.2 Notas sobre la Red de Feedback del SY88003

El regulador SY88003 se utiliza en múltiples instancias del esquemático de la PCB-PWR, cada una configurada para un voltaje de salida diferente mediante la red de resistencias de feedback (RFB). La relación entre los valores de la red y el voltaje de salida es:

$$V_{out} = V_{ref} \times \left(1 + \frac{R_{top}}{R_{bot}}\right)$$

donde V_{ref} es el voltaje de referencia interno del SY88003 (verificar en datasheet). Los valores exactos de R_{top} y R_{bot} para cada instancia (NPU 1.1 V, GPU, CPU, etc.) están tomados del esquemático de referencia de Khadas VIM4 y deben preservarse sin modificación para garantizar la estabilidad del SoC.

D. Esquemáticos PCB-CTRL

Instrucciones para incluir los esquemáticos

Exportar los esquemáticos de Altium Designer como PDF (File >Smart PDF) y guardar el archivo como `figuras/esq_pcb_ctrl.pdf`. Descomentar el comando `\includepdf` al finalizar el diseño.

Estado del Esquemático – PCB-CTRL

Esquemático en desarrollo. Fecha esperada de finalización: [fecha]. El archivo editable está disponible en el repositorio de GitHub del equipo bajo `/altium/PCB-CTRL/`.

E. Esquemáticos PCB-PWR

Instrucciones para incluir los esquemáticos

Exportar los esquemáticos de Altium Designer como PDF (**File >Smart PDF**) y guardar el archivo como `figuras/esq_pcb_pwr.pdf`. Descomentar el comando `\includepdf` al finalizar el diseño.

Estado del Esquemático – PCB-PWR

Esquemático en desarrollo. Fecha esperada de finalización: [fecha]. El archivo editable está disponible en el repositorio de GitHub del equipo bajo `/altium/PCB-PWR/`.