
DataSheet: Sistema OrgaSmall

David Alejandro Gonzalez Marquez

Procesador OrgaSmall

OrgaSmall es un procesador diseñado e implementado con fines didácticos sobre la herramienta *Logisim*.

El sistema cuenta con las siguientes características:



- Arquitectura von Neumann, memoria de datos e instrucciones compartida.
- 8 registros de propósito general, RO a R7.
- 1 registro de propósito específico PC.
- Tamaño de palabra de 8 bits e instrucciones de 16 bits.
- Memoria de 256 palabras de 8 bits.
- Bus de 8 bits.
- Diseño microprogramado.

Instrucciones

Las instrucciones están codificadas en 16 bits, es decir dos palabras de memoria. Los primeros 5 bits indentifican el **opcode** de la instrucción, el resto de los bits indican sus parámetros. Existen 4 posibles codificaciones de parámetros.

Caso	Codificación	Parámetros
\overline{A}	00000 XXXYYY	XXX = Registro X, XXX = Registro Y o inmediato
В	00000 XXX	XXX = Registro X
\mathbf{C}	00000MMMMMMMM	MMMMMMM = Dirección de memoria o Inmediato
D	MMMMMMXXX 00000	XXX = Registro X, MMMMMMM = Dir. de memoria o Imm.

Considerando:

- \blacksquare Rx o Ry: Indices de registros, número entre 0 y 7.
- M: Dirección de memoria o valor inmediato, número de 8 bits.
- t: Valor inmediato de desplazamiento, número entre 0 y 7. Se codifica como YYY.
- En la columna de codificación, los bits indicados con son reservados y deben valer cero.
- Las instrucciones de opcode 0 y 31 son instrucciones reservadas para fetch e interrupciones.
- Las instrucciones de opcode 14, 15 y 31 están libres para codificar nuevas instrucciones.

■ El operador | se utiliza para indentificar el registro usado como tope de la pila (ej. |Rx|)


Las instrucciones soportadas por la arquitectura son las siguientes:

Instrucción Acción		Codific	cación
Reservada Codific	a el Fetch de instrucciones	00000	
ADD Rx, Ry $Rx \leftarrow R$	x + Ry	00001	XXXYYY
ADC Rx, Ry $Rx \leftarrow R$	x + Ry + Flag_C	00010	XXXYYY
SUB Rx, Ry $Rx \leftarrow R$	x - Ry	00011	XXXYYY
AND Rx, Ry $Rx \leftarrow R$	x and Ry	00100	XXXYYY
OR Rx, Ry $Rx \leftarrow R$	x or Ry	00101	XXXYYY
XOR Rx, Ry $Rx \leftarrow R$	x xor Ry	00110	XXXYYY
CMP Rx, Ry Modifie	ea flags de Rx - Ry	00111	XXXYYY
MOV Rx, Ry $Rx \leftarrow R$	у	01000	XXXYYY
PUSH Rx , Ry Mem[Rx] ← Ry ; Rx ← Rx-1	01001	XXXYYY
POP $ Rx $, $Ry Rx \leftarrow R$	x+1; Ry ← Mem[Rx]	01010	XXXYYY
CALL Rx , Ry Mem[Rx] \leftarrow PC ; Rx \leftarrow Rx-1 ; PC \leftarrow Ry	01011	XXXYYY
CALL Rx , M Mem[Rx] \leftarrow PC ; Rx \leftarrow Rx-1 ; PC \leftarrow M	01100	MMMMMMMXXX
$\begin{array}{c cccc} \text{RET} & \text{Rx} & & \text{Rx} \leftarrow \text{R} \end{array}$	$x+1 ; PC \leftarrow Mem[Rx]$		XXX
Libre		01110	
Libre		01111	
STR [M], Rx Mem[M]	$\leftarrow \mathtt{Rx}$	10000	MMMMMMXXX
LOAD Rx, [M] $Rx \leftarrow M$	[em[M]	10001	MMMMMMMXXX
STR [Rx], Ry Mem[Rx] ← Ry	10010	XXXYYY
LOAD Rx, [Ry] $Rx \leftarrow M$	[Ry]	10011	XXXYYY
$\texttt{JMP M} \qquad \qquad \texttt{PC} \leftarrow \texttt{M}$		10100	MMMMMMMM
JC M Si flag	$C=1$ entonces $PC \leftarrow M$	10101	MMMMMMMM
JZ M Si flag	$\text{ZZ=1 entonces PC} \leftarrow \text{M}$	10110	MMMMMMMM
JN M Si flag	$\text{N=1 entonces PC} \leftarrow \text{M}$	10111	MMMMMMMM
JO M Si flag	$\text{C=0=1 entonces PC} \leftarrow \text{M}$	11000	MMMMMMMM
SHRA Rx, t $Rx \leftarrow R$	x >>> t	11001	XXXYYY
SHR Rx, t $Rx \leftarrow R$	x >> t	11010	XXXYYY
SHL Rx, t $Rx \leftarrow R$	x << t	11011	XXXYYY
READF Rx $Rx \leftarrow F$	lags	11100	XXX
LOADF Rx Flags	← Rx	11101	XXX
SET Rx, M $Rx \leftarrow M$		11110	MMMMMMXXX
Libre		11111	

Las intrucciones PUSH, POP, CALL, RET son las únicas que operan con la pila, esta es direccionada desde un registro pasado por parámetro. El registro utilizado como tope de la pila, apunta a la primer dirección libre en la pila.

En esta arquitectura es posible utilizar cualquier registro como puntero al tope de la pila. En general se utilizará el registro R7 por convención.

La palabra de estado es almacenada en la ALU, permitiendo ser modificada mediante dos operaciones específicas. El orden de los bits de la palabra de estado es el siguiente: $0000\,\,$ ONZC (desde más significativo a menos significativo). Donde 0 el bit overflow, N el bit de negative, N el bit de negative N el bit de negative



Si bien la pila puede comenzar en cualquier posición de memoria, en el caso general se recomienda que comience desde la dirección 0xFF, es decir en la última posición de memoria.

Componentes

La arquitectura está compuesta por 6 componentes interconectados. El circuito identificado como microOrgaSmall los integra en un dataPath sobre el lado izquierdo del mismo. El lado derecho se presenta la visualización del estado de los registros.

Los componentes de la arquitectura son: Registers (Banco de Registros), PC (Contador de Programa), ALU (Unidad Aritmético Lógica), Memory (Memoria), Decode (Decodificador de Instrucciones) y ControlUnit (Unidad de Control)

Cada uno de estos componentes es controlado por medio del conjunto de entradas y salidas descriptas a continuación:

Registers (Banco de Registros)							
<pre>inData(8) y outData(8)</pre>	Entrada y salida de datos.						
RB_enIn(1) y RB_enOut(1)	Habilita entrada y salida.						
RB_inSelect(1) y RB_outSelect(1)	Selecciona el índice de X e Y						
PC (Contador de Programa)							
inValue(8) y outValue(8)	Entrada y salida del PC.						
PC_load(1)	Carga un nuevo valor en el registro.						
PC_inc(1)	Incrementa el calor actual.						
PC_enOut(1)	Habilita la salida del valor.						
ALU (Unidad Aritmético Lógica)							
A(8), B(8) y out(8)	Entradas y salida de la ALU.						
shift(3)	Indica la cantidad de bits para el operador shift						
ALU_OP(4)	Indica la operación a realizar por la ALU.						
ALU_enA(1), ALU_enB(1) y ALU_enOut(1)	Habilitación de entradas y salidas.						
ALU_opW(1)	Indica si se deben escribir los flags.						
flags(4)	Salida de <i>flags</i> almacenados por la ALU.						
Memory (Memoria)							
inData(8) y outData(8)	Entrada y salida de datos.						
addr(8)	Dirección de memoria donde leer.						
MM_enOut(1)	Habilitación de la salida.						
MM_load(1)	Indica si leer o escribir.						
MM_enAddr(1)	Habilita cargar la dirección.						
addrOut(8)	Salida del registro de dirección.						
Decode (Decodificador de Instrucciones)							
halfInst(8)	Entrada de datos (media instrucción)						
<pre>DE_loadL(1) y DE_loadH(1)</pre>	Indica cargar la mitad alta o baja.						
opcode(5)	Salida de Opcode decodificado.						
<pre>indexX(3) y indexY(3)</pre>	Salidas de índices de registros.						
valueM(8)	Salida de valor inmediato o dirección.						

ControlUnit (Unidad de Control)

Entrada de Opcode. inOpcode(5) flags(4) Entrada de flags. Señales de habilitación para Registros. RB_enIn(1) y RB_enOut(1) RB_inSelect(1) y RB_outSelect(1) Señales de selección para Registros. Señales para la Memoria de Datos. MM_enOut(1) y MM_load(1) Habilita escribir el registro de dirección de la memoria. MM_enAddr(1) ALU_enA(1), ALU_enB(1) y ALU_enOut(1) Señales de habilitación de la ALU. $ALU_{opW}(1), ALU_{opW}(4)$ Señales de control de la ALU. PC_load(1), PC_inc(1) y PC_enOut(1) Señales de control de PC. DE_enOutImm(1) Habilita la entrada al bus de un valor inmediato. Selecciona la parte de la instrucción a decodificar. DE_loadL(1) y DE_loadH(1)

Algunas de estas entradas y salidas están conectadas directamente al bus del sistema, mientras que otras son utilizadas como señales de control. Estas últimas están directamente conectadas a la unidad de control (UC).

El sistema esta diseñado respetando las siguientes descisiones:

- El banco de registros permite seleccionar un registro donde escribir y un registro donde leer al mismo tiempo por medio de dos entradas para tal fin. Las instrucciones codifican los indices x e y. Estos pueden ser utilizados tanto como entrada o como salida en el banco de registros por medio de las señales de selección RB_inSelect y RB_outSelect.
- El resultado de la decodificación de una instrucción no es escrito directamente en el bus, en cambio, las cuatro señales generadas se conectan directamente a distintas unidades del sistema. Solo el campo M puede ser escrito sobre el bus, mediante la señal DE_enOutImm, esto permite codificar instrucciones con constantes.

Micro-Instrucciones

Las micro-instrucciones corresponden a la secuencia de señales necesarias para resolver una instrucción. En este diseño, tanto la operación de *fetch* como *decode* son ejecutadas por medio de micro-instrucciones. Una vez identificada la instrucción a ejecutar, la operación de *execute* también es realizada por código de micro-instrucciones.

Las micro-instrucciones son almacenadas en una memoria destinada para tal fin, que forma parte del componente UC. Está memoria contiene palabras de 32 bits y direcciones de 9 bits. Cada uno de los 32 bits de la palabra corresponde a una señal para algún componente según se detalla más adelante. Estas señales pueden estar directamente conectadas a un componente o ser señales internas de la UC.

La UC funciona como un secuenciador de señales. El registro microPC dentro de la UC opera como un contador de programa, que indica la dirección de la próxima micro-instrucción a ejecutar. Toma como entradas el *opcode* de la instrucción a ejecutar y los valores de *flags* desde la ALU.

Inicialmente microPC vale cero, donde las señales generadas correspondientes a la etapa de fetch. En esta se carga desde la memoria la próxima instrucción a ser ejecutada indicada por el PC. Como la memoria direcciona a byte, y las instrucciones ocupan dos bytes, el proceso de fetch debe cargar dos valores desde memoria. Estos valores son enviados a la unidad de decodificación (DE). Esta última genera cuatro salidas M, X, Y y OP. Las primeras tres corresponden a los parámentros de la instrucción y la restante a su opcode. Luego la UC

carga en el microPC el valor *opcode* << 4, es decir, agrega cuatro ceros en los bits menos significativos del *opcode*. Las siguientes micro-instrucciones corresponden a la secuencia de señales para resolver la instrucción indicada por el *opcode*. Una vez resuelta la instrucción, el ciclo comienza nuevamente seteando microPC en cero.

La estructura de la memoria de micro-instrucciones es la siguiente:

Dirección	Inst.	Dirección	Inst.	Dirección	Inst.	Dirección	Inst.
00000xxxx	fetch	01000xxxx	MOV	10000xxxx	STR	11000xxxx	J0
00001xxxx	ADD	01001xxxx	PUSH	10001xxxx	LOAD	11001xxxx	SHRA
00010xxxx	ADC	01010xxxx	POP	10010xxxx	STR*	11010xxxx	SHR
00011xxxx	SUB	01011xxxx	CALL	10011xxxx	LOAD*	11011xxxx	SHL
00100xxxx	AND	01100xxxx	CALL*	10100xxxx	JMP	11100xxxx	READF
00101xxxx	OR	01101xxxx	RET	10101xxxx	JC	11101xxxx	LOADF
00110xxxx	XOR	01110xxxx	_	10110xxxx	JZ	11110xxxx	SET
00111xxxx	CMP	01111xxxx	_	10111xxxx	JN	11111xxxx	_

(*) Instrucciones con direccionamiento indirecto a memoria.

Los datos almacenados en la memoria de micro-instrucciones corresponden a señales para los distintos componentes del sistema. La siguiente tabla indica a qué bit de micro-instrucción corresponde cada señal.


00	$RB_{-}enIn$	08	$\mathtt{ALU_enA}$	16	JC_microOp	24	DE_enOutImm
01	RB_{enOut}	09	$\mathtt{ALU_enB}$	17	$\mathtt{JZ_microOp}$	25	$\mathtt{DE_loadL}$
02	$RB_selectIndexIn$	10	$\mathtt{ALU_enOut}$	18	${\tt JN_microOp}$	26	$\mathtt{DE_loadH}$
03	$RB_selectIndexOut$	11	$\mathtt{ALU_opW}$	19	${\tt JO_microOp}$	27	-
04	_	12	ALU_OP	20	PC_load	28	_
05	$\mathtt{MM}_{\mathtt{enOut}}$	13	ALU_OP	21	${\tt PC_inc}$	29	-
06	$\mathtt{MM_load}$	14	ALU_OP	22	PC_{enOut}	30	$load_microOp$
07	MM_enAddr	15	ALU_OP	23	-	31	reset_microOp

La codificación de las operaciones de la unidad artimético lógica es la siguiente:

Código	Operación	Código	Operación	Código	Operación	Código	Operación
0000	Reservada	0100	AND	1000	SHR	1100	cte0x00
0001	ADD	0101	OR	1001	SHL	1101	cte0x01
0010	ADC	0110	XOR	1010	READ_FLAGS	1110	cte0x02
0011	SUB	0111	SHRA	1011	LOAD_FLAGS	1111	cte0xFF

Herramientas

Se cuenta con dos herramientas: un programa ensamblador, que transforma código ASM en código binario, y un generador de micro-instrucciones. Este último genera a partir de un archivo de descripción de señales el código binario de micro-instrucciones.



Ensamblador (assembler.py)

El ensamblador toma como entrada un archivo de texto con la lista de mnemónicos de instrucciones y genera el código binario del programa. Las instrucciones soportadas son todas las descriptas por la arquitectura, además el ensamblador soporta el uso de etiquetas y comentarios. Las etiquetas pueden ser cualquier cadena de caracteres finalizada en ":". Una vez declarada, puede ser utilizada en cualquier parte del código, incluso como parámetro o valor inmediato. Para declarar un comentario, se utiliza el caracter ";". Todo el texto luego de la primera aparición de este será considerado comentario. El ensamblador además soporta declarar valores inmediatos. Para esto se utiliza la palabra reservada DB y luego de esta un valor númerico inmediato. Este será incluido directamente en el código generado.

Generador de Micro-instrucciones (buildMicroOps.py)

El generador de micro-instrucciones toma como entrada un archivo de descripción de señales que respeta la siguiente sintaxis:

```
<br/>
<br/>
<br/>
<br/>
<signal_1> <signal_2> <signal_n><br/>
<br/>
<br/>
<br/>
<signal_1> <signal_2> <signal_n><br/>
<br/>
<b
```

donde

donde spinary_opcode corresponde al valor de opcode a codificar en binario y <signal> a

un nombre de señal. Las señales pueden ser indicadas por el nombre de la misma o como:

<signal>=<x> donde x indica el valor de la señal. Para señales de más de un bit, como

ALU_OP se debe utilizar el número entero decimal correspondiente. En particular, para la

señal mencionada, se puede utilizar directamente el nombre de la operación en la ALU. Si no

se indica el valor que debe tomar la señal, se utiliza 1.

Por ejemplo, para la codificación de la instruccón ADD:


```
O0001: ; ADD
ALU_enA RB_enOut RB_selectIndexOut=0 ; A <- Rx
ALU_enB RB_enOut RB_selectIndexOut=1 ; B <- Ry
ALU_OP=ADD ALU_opW ; ALU_ADD
RB_enIn RB_selectIndexIn=0 ALU_enOut ; Rx <- ALU_OUT
reset_microOp</pre>
```

Notar que la señal ALU_OP es completada con un texto que indica la operación de la ALU a realizar. También puede ser utilizando un número que referencia a la operación a realizar.


Uso


Una vez dentro de *Logisim* se debe cargar el circuito de OrgaSmall. Para cargar un programa, se debe entrar en el circuito memory y una vez seleccionada la memoria, utilizar el comando *load* para cargar un nuevo programa. Para modificar el código de micro-instrucciones, se debe entrar al circuito controlUnit y con el mismo procedimiento anterior, cargar el nuevo código de micro-instrucciones. Recordar que el PC comienza siempre en cero, y esta es la primera instrucción a ejecutar.

Implementación en Logisim



Data Path







clk rst o o clk rst flags N <xxxxxx **(i)** enOut **₹** 🗟 0000000VIEW_out 0000000VIEW_A \triangle 00000000VIEW_B \triangle SHL = 1001 shift 0 0 0 READ_FLAGS = 1011 CONSTANTES

cte 0x00 = 1100 00cte 0x01 = 1101 01cte 0x02 = 1110 02cte 0xFF = 1111 ff-OP 0 0 0 0 O

Unidad Aritmético Lógica





Unidad de Control