Diseño Electrónico y Captura Esquemática CubeSat UD34

Juan Jose Diaz, Kevin Echeverri
Universidad de Antiquia
Diseño de Productos Electrónicos

1. Introducción

El presente informe técnico documenta el diseño electrónico detallado y la captura esquemática de la tarjeta de Comunicaciones y Computador a Bordo (**Comms+OBC**), correspondiente a la arquitectura segmentada del nanosatélite académico tipo CubeSat 1U (UD34). Partiendo de la arquitectura funcional, las interfaces y la matriz de requisitos consolidadas en las etapas previas del proyecto, este trabajo aborda la transición desde la definición de bloques a nivel de sistema hacia la especificación e implementación esquemática rigurosa a nivel de componentes.

La PCB asignada constituye el núcleo de procesamiento central y el enlace de RF de la plataforma espacial. Sus funciones principales abarcan la gestión del software de vuelo, el empaquetado de telemetría y ejecución de comandos, la recepción y almacenamiento masivo de las imágenes multiespectrales provenientes de la carga útil, y el acondicionamiento de los enlaces de radiofrecuencia para la descarga de datos hacia la estación terrestre de referencia en Medellín. Para satisfacer estos requerimientos dentro del volumen y potencia restringidos de un CubeSat 1U, se seleccionó una arquitectura híbrida System-on-Chip (SoC Microchip SmartFusion2) combinada con una cadena de comunicación dual en bandas UHF y Banda S.

2. Descripción, Funciones y Requisitos de la Tarjeta

El alcance de esta sección del proyecto comprende la definición de la arquitectura electrónica del CubeSat, la selección justificada de componentes, la elaboración de esquemáticos detallados, el enrutamiento de las tarjetas de circuito impreso (PCBs) y la integración tridimensional básica del hardware.

2.1. Descripción

La tarjeta **COMMS+OBC** es la segunda de las tres PCB en que se divide el CubeSat 1U UD34, junto con la tarjeta de potencia (EPS) y la de carga útil y actitud. Reúne en una sola placa la computadora de a bordo y los enlaces de radio del satélite. Se conecta con el resto del sistema mediante el bus PC/104, para el que se usan dos conectores Samtec ESQ-126-14-G-D de 52 pines. Un conector de depuración Samtec HTST10501-LDVDA de 10 pines permite programar y depurar la tarjeta, y dos conectores SMP Rosenberger 18S142-40ML5 sacan las señales de radiofrecuencia hacia las antenas de UHF y banda S.

La tarjeta se organiza en cuatro bloques funcionales: procesamiento y memoria, enlace UHF, enlace en banda S y gestión de energía:

2.11. ***Procesamiento y memoria****:* El elemento central es el SoC Microchip M2S050-FGG484I (SmartFusion2), que combina un procesador ARM y una FPGA en un mismo encapsulado. Sus controladores de memoria admiten DDR3 con corrección de errores SECDED, y el protocolo de la memoria eMMC se implementa en la lógica programable. Una memoria ISSI IS43TR16256A-125KBLI (DDR3L) funciona como RAM de trabajo. El firmware se guarda en memoria MRAM Everspin MR4A16BCYS35, de 2 MB por dispositivo, en encapsulado TSOP2-54, con un mínimo de dos y un máximo de cuatro unidades. El almacenamiento masivo está a cargo de una eMMC Micron MTFC32GAPALBH-AAT. Un oscilador Aker S3A33025 de 50 MHz proporciona el reloj del sistema, y un supervisor con watchdog Texas Instruments TPS3823-33-EP vigila la alimentación de 3.3 V y reinicia el sistema ante fallos.

2.12. ***Enlace UHF (435 a 438 MHz)****:* Utiliza un transceptor Silicon Labs Si4468-A2A-IM, que sustituye al AX5043 considerado inicialmente. La codificación de canal Reed-Solomon se ejecuta en la FPGA del SoC. En transmisión, un amplificador de potencia Analog Devices ADL5324 entrega cerca de 0.5 W, y un filtro pasa-bajos LC discreto limpia la salida. Un conmutador SPDT pSemi PE4259 comparte la antena entre transmisión y recepción. En recepción, un LNA Qorvo PSA4-5043 precede a un filtro SAW RFMi SF2446E, de 23 MHz de ancho de banda, colocado solo en la ruta de recepción.

2.13. ***Enlace en banda S (2.4 a 2.45 GHz):*** Se basa en el transceptor de radio definido por software Analog Devices AD9364BBCZ, en encapsulado CSP-BGA de 144 bolas, con un oscilador de referencia Aker S733025T de 40 MHz. El AD9364 entrega unos 7.5 dBm, por lo que la cadena de transmisión añade un driver ADL5320 y un amplificador ADL5324, el mismo de la ruta UHF con otra red de adaptación, para una potencia estimada de 0.4 a 0.5 W en la antena. Los baluns Johanson 2450BL15B100 convierten entre las señales diferenciales del transceptor y las asimétricas de la ruta de RF, y un filtro TDK DEA202450BT limita las emisiones fuera de banda en transmisión. La antena se comparte con un segundo conmutador PE4259. El transceptor ya integra un LNA de recepción; un Maxim MAX2644 queda como opción, sujeto a evaluar si se necesita.

2.14. ***Gestión de energía:*** La tarjeta recibe su alimentación desde el bus del satélite y genera localmente los rieles que necesita. Un regulador conmutado Texas Instruments TPS62903 produce los rieles de 1.2 V, 1.35 V, 1.8 V. Un regulador lineal de ultra bajo ruido Analog Devices LT3045 alimenta las secciones analógicas del AD9364. Los amplificadores de potencia trabajan con un riel de 5 V que un interruptor de carga Texas Instruments TPS22918-Q1 conecta solo durante los pases de comunicación, lo que reduce el consumo medio. Un monitor de corriente Texas Instruments INA226 mide el consumo y protege contra latch-up por radiación (SEL).

2.2. Requisitos de la Tarjeta

Tabla I: Requisitos aplicables a la tarjeta de OBC + COMMS (PCB 2)

ID	Tipo	Requisito	Origen o justificación	Prioridad	Criterio de aceptación
RF-02	Funcional	El CubeSat deberá almacenar temporalmente los datos generados por la carga útil antes de su transmisión a tierra.	S-05 / Operación de la carga útil.	Alta	La capacidad de almacenamiento definida en la eMMC/MRAM de la PCB deberá ser igual o superior al volumen máximo de datos generado entre oportunidades de descarga.
RF-03	Funcional	El CubeSat deberá transmitir a la estación terrestre los datos de misión y la telemetría correspondiente al estado del satélite.	S-08 / Comunicación satélite–tierra.	Alta	El presupuesto de enlace de la etapa RF de la tarjeta deberá demostrar la capacidad de realizar el enlace descendente durante una ventana de comunicación prevista.
RF-04	Funcional	El CubeSat deberá recibir comandos provenientes de la estación terrestre.	S-08 / Comunicación bidireccional.	Alta	La arquitectura de comunicaciones en la PCB deberá contemplar un enlace ascendente (UHF) capaz de recibir y entregar comandos al sistema de manejo de datos.
RNF-01	No funcional	La plataforma espacial deberá ser capaz de operar nominalmente en órbita baja terrestre durante un período mínimo de seis (6) meses sin degradación crítica de sus funciones.	S-02 / Duración nominal de la misión.	Alta	La selección y análisis de los componentes activos y pasivos de la PCB deberá demostrar compatibilidad con una duración mínima de misión de seis meses en el ambiente orbital considerado.
RNF-03	No funcional	El sistema de comunicaciones deberá proporcionar un enlace con margen positivo bajo las condiciones nominales de comunicación con la estación terrestre de referencia.	S-04 y S-08 / Enlace de comunicaciones.	Alta	El presupuesto de enlace de las etapas UHF y Banda S integradas en la PCB deberá presentar un margen superior a $0\,\mathrm{dB}$ para las condiciones nominales adoptadas.
RNF-04	No funcional	Los subsistemas eléctricos deberán utilizar interfaces de alimentación y datos compatibles entre sí.	Integración del sistema.	Alta	La etapa de regulación local (POL) y los buses de datos de la PCB deberán demostrar compatibilidad de tensión, corriente, niveles eléctricos y protocolos con el resto de subsistemas.
RA-01	Ambiental	El hardware del CubeSat deberá ser compatible con la operación en vacío durante la fase orbital de la misión.	S-03 / Ambiente espacial de operación.	Alta	Los componentes, conectores y materiales de la PCB (sustrato híbrido) deberán disponer de características documentadas compatibles con la operación en vacío.

Continúa en la siguiente página

Continuación de la Tabla I

ID	Tipo	Requisito	Origen o justificación	Prioridad	Criterio de aceptación
RA-02	Ambiental	El CubeSat deberá soportar el entorno térmico asociado con los ciclos de iluminación y eclipse de la órbita definida para la misión.	S-03 / Entorno térmico orbital.	Alta	El análisis térmico de la tarjeta deberá demostrar que las temperaturas estimadas de los integrados (SoC, PAs de RF, memorias) permanecen dentro de sus límites admisibles.
RA-03	Ambiental	La estructura y los componentes del CubeSat deberán permanecer mecánicamente íntegros frente a las cargas previstas durante el lanzamiento y despliegue.	Entorno de lanzamiento / Seguridad.	Alta	La verificación estructural de la PCB deberá demostrar la integridad de los encapsulados BGA, TSOP, conectores PC/104 y uniones de soldadura frente a los niveles de vibración adoptados.
RA-04	Ambiental	Los equipos electrónicos críticos del CubeSat deberán mantener su funcionalidad después de una Dosis Ionizante Total de diseño de al menos 5 krad(Si).	S-02 y S-03 / Entorno de radiación correspondiente a una misión de seis meses en SSO a 550 km.	Alta	La tolerancia documentada a TID de los integrados críticos de la PCB (SmartFusion2, MRAM, eMMC, RFICs) deberá ser igual o superior al valor de diseño determinado.
RA-05	Ambiental	Los componentes electrónicos críticos susceptibles a latch-up deberán presentar un umbral de susceptibilidad a SEL por iones pesados igual o superior a $60\,\mathrm{MeV\,cm^2/mg}$.	S-03 / ECSS-E-ST-10-12C, entorno de radiación y efectos de evento único.	Alta	Verificar documentalmente o mediante circuitos de protección local (*Load Switches*) que los componentes de la PCB susceptibles a SEL presenten $\mathrm{LET_{th}} \geq 60\,\mathrm{MeV \cdot cm^2/mg}$.
RN-04	Normativo	El subsistema de comunicaciones deberá operar dentro de bandas y condiciones de emisión compatibles con la reglamentación de espectro aplicable a la misión.	S-08 / Regulación de comunicaciones satelitales.	Alta	Las etapas de transmisión UHF y Banda S de la PCB deberán ajustarse a la asignación de frecuencias, anchos de banda y potencias de emisión autorizadas.

2.3. Especificaciones Técnicas

Las especificaciones técnicas se derivan de los requisitos definidos previamente y establecen los parámetros necesarios para orientar la arquitectura, la selección tecnológica y las interfaces entre subsistemas; se establecen los métodos de verificación utilizando las abreviaturas A (análisis), I (inspección o revisión documental), T (ensayo) y D (demostración).

Tabla II: Especificaciones técnicas de la tarjeta COMMS+OBC

ID de especificación	Requisitos asociados	Parámetro técnico	Valor, rango o tolerancia	Unidad	Fundamento	Método previsto de verificación
ET-MIS-01	RNF-01	Vida útil nominal de la misión	≥ 6	meses	Duración mínima establecida en el supuesto S-02. Condiciona la selección de componentes de la tarjeta.	A, I
ET-ORB-01	RA-02, RA-04	Altitud orbital de referencia	550 nominal	km	Órbita adoptada en el supuesto S-03. Se usa en el presupuesto de enlace y en el análisis de radiación de la tarjeta.	A
ET-GS-01	RNF-03	Estación terrestre de referencia	Medellín	–	Ubicación definida en el supuesto S-04. Base del presupuesto de enlace de las bandas UHF y S.	A
ET-OBC-01	RF-02	Elemento de procesamiento	Microchip M2S050-FGG484I (ARM + FPGA)	–	Se requiere lógica programable para implementar el host eMMC y la codificación Reed-Solomon del enlace UHF, además del procesador de a bordo.	I
ET-OBC-02	RF-02	Frecuencia del reloj del sistema	50	MHz	Oscilador Aker S3A33025 alimentado a 3.3 V.	I
ET-OBC-03	RNF-01	Supervisión de alimentación y watchdog	Supervisor de 3.3 V con watchdod	–	Texas Instruments TPS3823-33-EP. Reinicia el sistema ante caídas de tensión o bloqueo del software.	A, I, D
ET-MEM-01	RF-02	Memoria RAM de trabajo	512 (4 Gb)	MB	ISSI IS43TR16256A-125KBLI (DDR3L, 1.35 V). Capacidad deducida de la organización 256M $\times$ 16;	A, I
ET-MEM-02	RF-02	Memoria no volátil para firmware	2 por dispositivo, de 2 a 4 dispositivos	MB	Everspin MR4A16BCYS35 en TSOP2-54. La cantidad de unidades depende de la redundancia de firmware que se adopte.	A, I

Continúa en la siguiente página

Continuación de la Tabla II

ID de especificación	Requisitos asociados	Parámetro técnico	Valor, rango o tolerancia	Unidad	Fundamento	Método previsto de verificación
ET-MEM-03	RF-02	Capacidad nominal de almacenamiento masivo	32	GB	Micron MTFC32GAPALBH-AAT (eMMC). El host se implementa en la fabric del SoC. La capacidad útil se verifica contra ET-DAT-02.	A, I
ET-DAT-01	RF-01, RF-02	Volumen de datos por adquisición	21	MB	Se calculará a partir de la resolución del sensor, número de bandas, profundidad de bits y esquema de compresión adoptado. Dimensiona el almacenamiento de la tarjeta.	A
ET-DAT-02	RF-02	Capacidad útil mínima de almacenamiento masivo	8	GB	Se calculará a partir del máximo volumen de datos acumulado entre oportunidades consecutivas de descarga, y se comparará con ET-MEM-03.	A, I
ET-COM-01	RF-03	Tasa neta mínima de enlace descendente	1.0	$\frac{Kbps}{Mbps}$	Se calculará a partir del volumen de datos que debe transmitirse y del tiempo efectivo de comunicación con la estación terrestre.	A
ET-COM-02	RNF-03	Margen del enlace de comunicaciones	> 0	dB	Condición establecida por RNF-03. Se verificará mediante el presupuesto de enlace de cada banda en condiciones nominales.	A
ET-COM-03	RF-03, RF-04, RN-04	Banda de operación del enlace UHF	435 a 438	MHz	Seleccionada en la arquitectura de la tarjeta (Si4468-A2A-IM). La coordinación y la regulación de espectro aplicables están por confirmar.	A, I
ET-COM-04	RF-03, RF-04, RN-04	Banda de operación del enlace en banda S	2.4 a 2.45	GHz	Seleccionada en la arquitectura de la tarjeta (AD9364BBCZ).	A, I
ET-COM-05	RF-03, RNF-03	Potencia de transmisión UHF	0.5 nominal	W	Amplificador Analog Devices ADL5324. El valor de P1dB a 436 MHz	A, T
ET-COM-06	RF-03, RNF-03	Potencia de transmisión en banda S en la antena	0.4 a 0.5 (estimada)	W	El AD9364 entrega unos 7.5 dBm. El driver ADL5320 y el amplificador ADL5324 elevan la señal, y el filtro TDK DEA202450BT introduce unos 1.8 dB de pérdida.	A, T
ET-COM-07	RF-03, RF-04	Codificación de canal del enlace UHF	Reed-Solomon en la fabric del SoC	–	El Si4468 no incluye corrección de errores, por lo que la FEC debe implementarse en la lógica programable.	A, D
ET-COM-08	RF-03, RF-04	Modo de acceso a la antena por banda	Conmutación TX/RX (semidúplex)	–	Conmutador SPDT pSemi PE4259 por banda para compartir la antena.	I, D
ET-INT-01	RNF-04	Tensión nominal del bus eléctrico principal	5	V	Se definirá mediante la selección de la arquitectura EPS. Es la entrada de los reguladores de la tarjeta.	A, I
ET-PWR-01	RNF-02, RNF-04	Rieles generados en la tarjeta	1.2; 1.35; 1.8	V	Regulador conmutado TPS62903. Alimentan SoC, DDR3L (incluye VTT y VREF), eMMC, memorias MRAM, transceptores y relojes.	A, I, T
ET-PWR-02	RF-03, RNF-02	Alimentación de bajo ruido para el transceptor de banda S	Riel dedicado con LDO de ultra bajo ruido	–	Analog Devices LT3045 para limpiar la alimentación del AD9364 (núcleo de 1.3 V).	A, T
ET-PWR-03	RNF-02	Riel de los amplificadores de potencia	5, conmutado, activo solo durante los pases	V	Interruptor de carga TPS22918-Q1. Reduce el consumo medio de la tarjeta.	A, T
ET-PWR-04	RF-07, RNF-02	Potencia pico de la tarjeta	5.5 a 9	W	Se obtendrá del presupuesto de potencia, con los amplificadores UHF y banda S activos. Alimenta el presupuesto del CubeSat.	A, T
ET-PRO-01	RA-05	Protección contra latch-up de la tarjeta	Corte por hardware ante sobrecorriente; umbral	–	El pin ALERT del INA226 se conecta por hardware a la habilitación del interruptor de carga, sin intervención del software.	A, I, T
ET-INT-03	RNF-04	Conectores del bus CubeSat (PC/104)	2 conectores de 52	pines	Samtec ESQ-126-14-G-D. La asignación de pines se define en la matriz de interfaces.	I
ET-INT-04	RNF-04	Conector de programación y depuración	10	pines	Samtec HTST10501-LDVDA. Acceso al SoC para programación y depuración.	I, D

Continúa en la siguiente página

Continuación de la Tabla II

ID de especificación	Requisitos asociados	Parámetro técnico	Valor, rango o tolerancia	Unidad	Fundamento	Método previsto de verificación
ET-INT-05	RF-03, RNF-04	Conectores de antena	2 SMP (UHF y banda S), 50	Ω	Rosenberger 18S142-40ML5. La impedancia de 50 Ω es una inferencia por confirmar con la hoja de datos.	I, T
ET-MEC-01	RN-01	Configuración mecánica	1U	–	Formato definido por S-01 y la CubeSat Design Specification Rev. 14.1. Acota el área disponible de la tarjeta.	I
ET-PCB-01	RF-03, RF-04	Material del apilamiento de la PCB	Rogers RO4350B + Isola 370HR; 8 Capas	–	Material de bajas pérdidas para las capas de RF y material estándar para el resto. El apilamiento se detalla en la guía de enrutamiento.	A, I
ET-PCB-02	RF-03, RF-04	Blindaje contra interferencia electromagnética	Blindaje Harwin sobre las secciones de RF; referencia TBD	–	Separa los circuitos de RF de los circuitos digitales y de potencia de la tarjeta.	A, I
ET-ENV-01	RA-01	Ambiente de operación durante la fase orbital	Vacío orbital	–	Condición ambiental derivada de la operación en órbita definida en S-03.	A, I
ET-TH-01	RA-02	Rango térmico de diseño	-20 a 85	°C	Se determinará mediante análisis térmico. La MRAM (-40 a +85 °C) y el conmutador PE4259 (máximo 85 °C) fijan el límite superior.	A
ET-STR-01	RA-03	Nivel de cargas y vibraciones de lanzamiento	14.1	Grms	Perfil de vibración aleatoria envolvente (NASA GEVS GSFC-STD-7000A) y cargas cuasi-estáticas para la verificación de encapsulados BGA, TSOP y conectores de la tarjeta.	A, T
ET-RAD-01	RA-04	Dosis Ionizante Total de diseño	5	krad(Si)	Dosis ionizante acumulada calculada para 6 meses en SSO a 550 km, considerando blindaje equivalente de 1.5 mm de aluminio y un margen de diseño RDM de 2.5x.	A
ET-RAD-02	RA-05	Umbral mínimo de susceptibilidad a SEL	≥ 60	$\frac{\mathrm{MeV \cdot cm^2}}{\mathrm{mg}}$	Valor establecido en RA-05 para los componentes críticos de la tarjeta susceptibles a *Single Event Latch-up*.	I
ET-RAD-03	RA-04	Mitigación de errores en memoria	SECDED en la DDR3L; firmware replicado en 2 a 4 MRAM	–	Los controladores DDR del SoC admiten SECDED. La redundancia de MRAM protege el firmware frente a errores por radiación.	A, D

2.4. Funciones

A partir de las funciones requeridas para el cumplimiento de la misión, se realizó una asignación preliminar entre hardware y software. Esta clasificación considera los recursos electrónicos necesarios para ejecutar cada función y las responsabilidades que deberá asumir posteriormente el software de vuelo. Aunque dicho software no será implementado durante el proyecto, esta distribución permite estimar las necesidades de procesamiento, memoria, almacenamiento, interfaces y temporización del sistema.

Tabla III: Funciones de hardware y software asignadas a la tarjeta OBC + COMMS

Función	Tipo de implementación	Recursos de hardware necesarios	Responsabilidad del software futuro	Justificación
Procesamiento de datos de la carga útil	Software	Procesador dedicado/SoC (SmartFusion2 con matriz FPGA y núcleo ARM), RAM DDR3L y almacenamiento masivo local.	Gestionar los datos adquiridos, generar metadatos, verificar integridad y realizar operaciones de preparación o compresión antes del almacenamiento o transmisión.	La función es principalmente algorítmica. La FPGA y el procesador de la PCB 2 constituyen el recurso físico sobre el cual se ejecuta el software de procesamiento.

Continúa en la siguiente página

Continuación de la Tabla III

Función	Tipo de implementación	Recursos de hardware necesarios	Responsabilidad del software futuro	Justificación
Almacenamiento de imágenes	Mixta	Memoria no volátil (eMMC / NAND Flash de 8–32 GB) con interfaz compatible montada en la tarjeta central.	Administrar archivos o bloques de datos, controlar la ocupación, verificar integridad mediante CRC y eliminar los datos descargados correctamente.	RF-02. La memoria masiva local realiza físicamente el almacenamiento, mientras que el software administra la organización e integridad de la información.
Buffer temporal de imágenes	Software	Memoria RAM disponible mínima de 16 MB en la cadena de procesamiento de la tarjeta.	Gestionar buffers de entrada y salida, controlar transferencias entre la cámara, RAM y memoria no volátil y evitar pérdida de información.	La función corresponde principalmente a gestión de memoria de trabajo para manipular los paquetes de imagen antes de su compresión o guardado.
Control y coordinación central del CubeSat	Software	Computador de a bordo basado en SoC ARM Cortex-M3, memoria no volátil y buses CAN, SPI, UART, I^2C y LVDS.	Ejecutar la máquina de estados de misión, coordinar subsistemas, gestionar modos de operación, procesar eventos y ejecutar las acciones asociadas a los comandos recibidos.	La coordinación del sistema depende principalmente de la lógica del software de vuelo; el hardware del OBC proporciona los recursos computacionales necesarios.
Temporización y referencia temporal	Mixta	RTC, oscilador de referencia (TCXO) y temporizadores disponibles en el computador de a bordo.	Mantener el tiempo de misión, generar marcas temporales para imágenes y telemetría y programar eventos de operación.	El hardware de la tarjeta proporciona la referencia temporal estable y el software la utiliza para sincronizar los eventos de misión.
Detección y recuperación ante fallos	Mixta	Watchdog hardware externo, supervisores de alimentación locales y limitadores de corriente (Load Switches).	Detectar condiciones anómalas, registrar eventos, reiniciar subsistemas y llevar el satélite a un estado seguro cuando sea necesario.	Combina mecanismos autónomos de protección en hardware local con estrategias de detección y recuperación implementadas mediante software.
Recepción de comandos críticos	Mixta	Transceptor UHF (AX5043 / CC1120 o equivalente) en el rango de 400 MHz con tasa nominal de 9,6 kbps.	Validar la integridad de las tramas recibidas, interpretar los comandos y generar las acciones correspondientes sobre los subsistemas.	RF-04. El transceptor realiza la recepción física en radiofrecuencia, mientras que el software interpreta y ejecuta el contenido del comando.
Transmisión de telemetría	Mixta	Transceptor UHF con tasa nominal de 9,6 kbps y conexión digital directa con el procesador central.	Construir paquetes de housekeeping con tensiones, corrientes, temperaturas, estados, alarmas y eventos, y gestionar su envío.	RF-03. El software genera y organiza la telemetría mientras el hardware de radiofrecuencia realiza el enlace físico descendente.
Transmisión de imágenes	Mixta	Transmisor de alta velocidad en Banda S (2.2–2.4 GHz) con capacidad de 1 Mbps a 8 Mbps.	Fragmentar las imágenes, organizar los paquetes, gestionar la cola de transmisión y mantener registro de la información descargada.	RF-03. El software gestiona el flujo de paquetes desde la eMMC hacia la etapa RF de Banda S para su descarga durante la ventana sobre Medellín.

3. Restricciones para el diseño de la PCB

Basado en las hojas de datos, las arquitecturas discutidas y los requisitos del proyecto CubeSat 1U documentados en tus fuentes, a continuación se presenta la matriz de restricciones físicas, eléctricas y térmicas para el diseño de la placa OBC + COMMS.

Tabla IV: Restricciones para el diseño PCB OBC + COMMS

ID y Trazabilidad	Restricción y Alcance	Fuente y Fundamento	Aplicación y Verificación
PCB-01 *(RF-03, RN-04)*	**Apilamiento Híbrido (Stackup):** Placa de 8 a 12 capas. Capas externas (Top/Bottom) en Rogers RO4350B (alta frecuencia) y capas internas en FR-4 High-Tg / Isola 370HR para lógica digital.	**Recomendación de arquitectura RF/Digital:** El FR-4 estándar presenta pérdidas inaceptables en Banda S (2.4 GHz). El stackup híbrido optimiza costos e integridad de señal.	**Directiva de fabricación:** Supuesto preliminar para el fabricante de PCBs. Verificación en el *Layer Stack Manager* del CAD.
PCB-02 *(RA-01, RA-02)*	**Disipación Térmica (Vías):** Arreglos de vías térmicas (*thermal vias*) bajo los PAs de RF (ADL5324) y el SoC SmartFusion2, conectando a planos gruesos de cobre (2 oz) vinculados al chasis.	**Inferencia justificada (Entorno Espacial):** En el vacío no existe convección. Los integrados de alto consumo colapsarán térmicamente sin conducción directa a la estructura.	**Regla de layout:** Colocación de polígonos térmicos y matrices de vías. Verificación mediante análisis térmico del CAD y revisión visual.
PCB-03 *(RNF-03, RF-03)*	**Impedancia Controlada RF y Aislamiento:** Microcintas Coplanares con Plano de Masa (CPWG) a $50\,\Omega$ hacia conectores SMP, rodeadas por apantallamiento de vías (*via fencing*).	**Datasheet SMP y RFICs:** Evita pérdidas por desacople, ondas reflejadas y radiación que degraden la figura de ruido o dañen las etapas de salida.	**Directiva de ruteo:** El ancho de pista dependerá del stackup final. Verificación por calculadora de impedancia y regla DRC en el CAD.
PCB-04 *(RNF-04, IF-02, IF-07)*	**Integridad de Señales Diferenciales (LVDS):** Enlaces LVDS/MIPI con impedancia diferencial de $100\,\Omega$. Acoplamiento de longitud (desfase $< 0{,}3\,\mathrm{mm}$) y plano de masa continuo adyacente.	**Estándar LVDS / ECSS SpaceWire:** Cancela el ruido de modo común, minimiza emisiones EMI y previene desalineación de fase a altas velocidades.	**Regla DRC de alta velocidad:** *Differential Pairs Routing* y *Length Tuning* (Meandering). Verificación automática en el DRC.
PCB-05 *(RNF-03, EMC)*	**Apantallamiento Electromagnético (EMI):** Cajas de blindaje SMD independientes (*Shielding Cans*) para las secciones UHF, Banda S y reguladores Buck conmutados.	**Buena práctica RF (Aislamiento):** El ruido digital del SoC y la emisión UHF (1 W) pueden ensordecer los receptores LNA o acoplar ruido al enlace de Banda S.	**Regla de layout:** Footprints para clips de blindaje y zonas *keep-out* sin pistas en la capa top. Revisión de modelo 3D.
PCB-06 *(RNF-04, POL(Point of Load))*	**Ubicación de Regulación RF (LDOs):** LDOs de ultra-bajo ruido (LT3042/LT3045) ubicados a milímetros de las entradas analógicas del AD9364 ($1{,}3\,\mathrm{V}$) y LNAs.	**Datasheet AD9364 y LNAs:** Los PLLs y sintetizadores son sensibles al rizado de tensión. Separarlos de reguladores conmutados asegura un PSRR óptimo.	**Directiva de placement:** Aislamiento de dominios de energía en la hoja POL y ruteo directo. Revisión manual del esquemático.
PCB-07 *(OBC, Power)*	**Desacoplamiento SoC y Filtrado LC:** Múltiples capacitores en paralelo pegados al BGA ($1{,}2\,\mathrm{V}$). Filtrado pasivo LC (ferrita + cap) exclusivo para las líneas VDD_PLL.	**Guía de aplicación SmartFusion2:** Inductores en el núcleo provocan caídas por dI/dt. Los PLLs requieren filtrado pasivo al consumir corriente estable.	**Restricción de ruteo:** Capacitores colocados en la misma capa del BGA o con vías cortas directas. Verificación visual 3D e inspección de ERC.
PCB-08 *(RNF-02, EPS)*	**Control de Pico de Corriente (*Soft-Start*):** Capacitores de $3{,}3\,\mathrm{nF}$ a $10\,\mathrm{nF}$ en el pin SS/TR de los Bucks TPS62130A para un arranque suave de $\approx 2-4\,\mathrm{ms}$.	**Datasheet TPS62130A y dinámica sistémica:** Previene colapsos en el bus de alimentación global del EPS al cargar el banco de capacitores del SoC/DDR3L.	**Comprobación esquemática (ERC):** Verificación de selección de dieléctricos C0G/X7R en la BOM y simulación de tiempo de arranque.

4. Condiciones de Fabricación

Con el fin de garantizar la manufacturabilidad (Design for Manufacturing - DFM) y asegurar la confiabilidad del ensamblaje de la tarjeta integrada de OBC + COMMS, se seleccionó al proveedor PCBWay como fabricante de referencia (Consultado 20/10/2026). Esta elección se fundamenta en su capacidad tecnológica para procesar circuitos impresos multicapa de alta densidad (HDI), el soporte para acabados superficiales de grado fino y QFN, y la disponibilidad de procesos para stackups híbridos con sustratos de alta frecuencia.

A partir de las especificaciones y tolerancias del proceso de fabricación, se definieron los límites geométricos y eléctricos que deben configurarse como reglas de diseño (Design Rules) en el entorno CAD (Altium Designer). Estas condiciones aseguran la integridad física de las pistas de impedancia controlada ($50\,\Omega$ RF y $100\,\Omega$ diferencial LVDS), la viabilidad en la perforación y metalizado de vías térmicas, y el cumplimiento de los márgenes de aislamiento electromagnético.

La Tabla V sintetiza los parámetros límite de fabricación adoptados para el dimensionamiento del layout de la PCB.

Tabla V: Parámetros de diseño DFM vs. límites de fabricación de PCBWay

Parámetro DFM	**Parámetro Escogido (PCB 2)**	**Límite del Fabricante (PCBWay)**	**Fundamento / Criterio de Selección**
Número de capas	8 capas	Hasta 64 capas	Requerido para el escape (*fanout*) del BGA de 484 pines (SmartFusion2), ruteo de buses LVDS y planos de masa para RF.
Material base y Stackup	Híbrido: Rogers RO4350B (capas ext.) + FR-4 High-Tg / Isola 370HR (capas int.)	FR-4 High-Tg (Tg170–220), Rogers 4350/4003, PTFE, Cerámico, Prensado mixto (2–20 capas)	Minimiza la atenuación dieléctrica en la etapa de Banda S (2,4 GHz) en capas externas y optimiza costos en capas digitales internas.
Espesor nominal de la placa	$1{,}6\,\mathrm{mm} \pm 7\,\%$	$0{,}21\,\mathrm{mm} - 6{,}0\,\mathrm{mm}$ ($\pm 7\,\%$ para espesores entre $1{,}0\,\mathrm{mm}$ y $2{,}5\,\mathrm{mm}$)	Estándar mecánico compatible con los conectores apilables PC/104 de la estructura CubeSat 1U y rigidez ante vibraciones.
Ancho de pista y espaciamiento (W/S)	$4{,}0\,\mathrm{mil}/4{,}0\,\mathrm{mil}$ ($0{,}10\,\mathrm{mm}$)	Mínimo $2{,}0\,\mathrm{mil}/2{,}0\,\mathrm{mil}$ ($0{,}05\,\mathrm{mm}$) en capas internas y externas	Facilita el ruteo entre los pines del BGA ($0{,}8\,\mathrm{mm}$ pitch) manteniendo un alto rendimiento de fabricación (*yield*).
Diámetro de perforación vía (Drill)	$0{,}20\,\mathrm{mm}$ (8 mil) mecánico pasante	Mínimo $0{,}15\,\mathrm{mm}$ (Mecanizado CNC) / $0{,}10\,\mathrm{mm}$ (Microvía Láser ciega/enterrada)	Permite la transición entre capas sin recurrir a microvías láser de alto costo (tecnología HDI estándar pasante).
Relación de aspecto (*Aspect Ratio*)	$8:1$ ($1{,}6\,\mathrm{mm}/0{,}20\,\mathrm{mm}$)	Hasta $12:1$ (estándar) / $20:1$ (capacidad máxima)	Garantiza la homogeneidad y continuidad del cobreado electrolítico en las paredes internas de las vías pasantes.
Anillo de cobre (*Annular Ring*)	$4{,}0\,\mathrm{mil}$ ($0{,}10\,\mathrm{mm}$) en vías / $6{,}0\,\mathrm{mil}$ en orificios THT	Mínimo $3{,}0\,\mathrm{mil}$ en vías / $5{,}0\,\mathrm{mil}$ en orificios de componentes	Previene la desalineación de la perforación (*breakout*) y asegura la integridad bajo delaminación por ciclos térmicos.
Capacidad para componentes BGA	Pitch de $0{,}8\,\mathrm{mm}$ / Pad de $0{,}35\,\mathrm{mm}$	Pitch mínimo de BGA: $0{,}4\,\mathrm{mm}$ / Diámetro mínimo de BGA: $8\,\mathrm{mil}$ ($0{,}20\,\mathrm{mm}$)	Adaptado a la matriz FGG484 del SoC SmartFusion2 (M2S050) y chips de memoria masiva.
Puente de máscara de soldadura (*Solder Mask Dam*)	$4{,}0\,\mathrm{mil}$ ($0{,}10\,\mathrm{mm}$)	Mínimo $3{,}0\,\mathrm{mil}$ (máscara verde) / $4{,}0\,\mathrm{mil}$ (máscara negra/otras)	Retiene el flujo de soldadura entre pads adyacentes de alta densidad para prevenir cortocircuitos por puentes durante el *reflow*.
Acabado superficial (*Surface Finish*)	**ENIG** (*Electroless Nickel Immersion Gold*)	ENIG, HASL, Lead Free HASL, OSP, Immersion Ag/Sn, Plating Hard Gold	Superficie plana indispensable para encapsulados BGA/QFN de paso fino y excelente resistencia a la oxidación en almacenamiento/vacío.
Tolerancia de control de impedancia	$\pm 10\,\%$ ($50\,\Omega$ RF CPWG / $100\,\Omega$ diferencial LVDS)	$\pm 10\,\%$ ($\pm 5\,\Omega$ para impedancias $\leq 50\,\Omega$)	Asegura la integridad de señal en la interfaz del SDR AD9364, conector SMP y las trazas de alta velocidad de la cámara.
Distancia vía a conductor (*Hole to Conductor*)	$8{,}0\,\mathrm{mil}$ ($0{,}20\,\mathrm{mm}$)	Mínimo $6{,}0\,\mathrm{mil}$ ($0{,}15\,\mathrm{mm}$) a conductores internos y externos	Evita acoplamientos capacitivos no deseados y perforaciones sobre pistas activas por tolerancias de taladrado.
Espesor del cobre (*Copper Thickness*)	Capas ext.: $1{,}0\,\mathrm{oz}$ ($35\,\mu\mathrm{m}$) / Capas int.: $0{,}5 - 1{,}0\,\mathrm{oz}$	Cobre base mín. $1/3\,\mathrm{oz}$ ($12\,\mu\mathrm{m}$) hasta $8\,\mathrm{oz}$ máximo final	Proporciona la capacidad de conducción necesaria para los reguladores POL y estabilidad para el grabado de líneas de RF.

5. Restricciones Proyecto de Altium

Las restricciones siguientes corresponden a la etapa de **captura esquemática** de la tarjeta Comms+OBC. Se distinguen las comprobaciones que pueden ejecutarse en Altium de las restricciones de PCB que únicamente podrán verificarse después del diseño físico. Los límites de impedancia, geometría y materiales descritos en las secciones anteriores se conservan como *objetivos de diseño*, no como resultados de fabricación demostrados.

Tabla VI: Matriz de restricciones del proyecto Altium y criterio de comprobación.

ID	Restricción / criterio de aceptación	Evidencia y método
AL-01	Cada componente montado debe tener designador único, valor o referencia, fabricante, MPN y huella compatible.	Inspección de propiedades y comparación esquemático–BOM; revisar componentes sin footprint.

ID	Restricción / criterio de aceptación	Evidencia y método
AL-02	No deben existir redes sin conductor intencional, conflictos de dirección eléctrica ni pines de alimentación indebidamente abiertos.	Compilación y *Electrical Rules Check* (ERC); registrar y justificar excepciones.
AL-03	Todas las hojas deberán usar nombres de red, puertos y conexiones jerárquicas coherentes, sin uniones implícitas no previstas.	Navegador de redes, *cross-probing* y revisión manual hoja a hoja.
AL-04	Cada dominio de alimentación deberá indicar tensión nominal, secuencia de encendido, retorno y protecciones aplicables.	Revisión de hojas POL, reguladores, *load switches*, supervisor y secuencia de arranque.
AL-05	Las interfaces del SoC, memorias y radios deben respetar niveles lógicos, direcciones, tensiones de banco y asignación de pines.	Cruce de datasheets, pinout y tabla de interfaces; comprobación de conexiones.
AL-06	El reloj de referencia, *reset*, *watchdog*, programación y arranque deben estar definidos y sin estados flotantes peligrosos.	Revisión de osciladores, resistencias de polarización, JTAG y supervisor.
AL-07	Las redes RF deben identificar trayectoria TX/RX, filtros, adaptación, alimentación y conectores de impedancia nominal $50\,\Omega$.	Inspección de cadena RF y datasheets; impedancia física pendiente de layout.
AL-08	Las señales diferenciales y los buses de alta velocidad deberán tener pares, polaridad, terminación y restricciones identificables.	Revisión del esquemático y futura definición de reglas de impedancia/longitud en PCB.
AL-09	Los dispositivos de potencia y radiofrecuencia deberán contar con desacoplamiento y filtrado acordes con sus fabricantes.	Revisión manual de condensadores, valores, ubicación prevista y rutas de retorno.
AL-10	Los componentes opcionales o no montados deberán identificarse inequívocamente para la configuración de producción.	Variantes de ensamblaje y BOM exportada con columna de montaje.
AL-11	Las librerías deberán tener correspondencia verificable entre símbolo, numeración de pines y footprint.	Comparación con datasheets y revisión de modelos en Altium.
AL-12	El proyecto entregado debe contener fuentes editables, PDF del esquemático, BOM, evidencias ERC y versión identificada.	Auditoría del repositorio y comprobación de accesibilidad del commit/etiqueta.

5.1. Restricciones derivadas y control de cambios

El inventario actualizado de componentes constituye una entrada de control de configuración, pero **no reemplaza** la BOM generada desde el proyecto compilado. En particular, se debe reconciliar la mención previa del regulador TPS62130A con el TPS62903QRYTRQ1 listado actualmente; no se deben trasladar valores de *soft-start*, compensación o condensadores de un circuito integrado al otro sin consultar su hoja de datos. Asimismo, las referencias de memorias, osciladores, balunes y filtros se deben contrastar con el voltaje, frecuencia, encapsulado y modo de interfaz realmente cableados. Toda sustitución debe registrar el requisito afectado, la hoja modificada y la revisión del proyecto.

6. Verificación del Diseño

La verificación se plantea de acuerdo con el enfoque de ingeniería de sistemas de NASA: cada requisito debe vincularse con un método, un criterio de aceptación y una evidencia. Se emplean **I** (inspección), **A** (análisis), **D** (demostración) y **P** (prueba). En esta fase se verifica principalmente la *consistencia del diseño esquemático*; el funcionamiento en hardware, la compatibilidad electromagnética y las prestaciones orbitales requieren ensayos posteriores. Ningún resultado de ERC o de laboratorio se declara aprobado sin evidencia adjunta.

Tabla VII: Plan de verificación y trazabilidad preliminar.

ID	Elemento a verificar	Método	Criterio de aceptación	Estado / evidencia
VER-01	Integridad del esquemático	I	Proyecto compilado; sin errores eléctricos reales sin resolver.	Revisado: reporte ERC.
VER-02	Símbolos y huellas	I	Coincidencia de todos los pines y encapsulados con el fabricante.	Revisado: revisión cruzada.
VER-03	Dominios de tensión	I/A	Cada carga recibe alimentación compatible y tiene desacoplamiento definido.	Revisado: matriz de tensiones.
VER-04	Arranque y supervisión	I/A	Estados de *reset*, reloj y *watchdog* coherentes con datasheets.	Revisado: secuencia de arranque.
VER-05	Memorias y OBC	I/A	Interfaz y asignación de pines coherentes con la arquitectura seleccionada.	Revisado: revisión de pinout.
VER-06	Cadena UHF	I/A	Trayectoria RF completa y niveles de control compatibles con los RFIC.	Revisado: revisión de hojas RF.
VER-07	Cadena banda S	I/A	Transceptor, balunes, amplificación y filtrado compatibles en frecuencia y potencia.	Revisado: presupuesto RF.
VER-08	Distribución de potencia	A/P	Corriente, pérdidas y arranque dentro de límites de cada componente.	Análisis revisado; prueba futura.
VER-09	Compatibilidad EMC	A/P	Reglas de partición y filtrado definidas; ensayos según plan aplicable.	Layout y pruebas futuras.
VER-10	Restricciones físicas	A/I	Contorno, altura, taladros y conectores compatibles con integración 1U.	Comprobación 3D futura.
VER-11	Reglas PCB	A/I	DRC conforme al stackup aprobado y tolerancias del fabricante.	Revisado en layout.
VER-12	Coherencia documental	I	Misma revisión en esquemático, BOM, cálculos y repositorio.	Revisado: auditoría final.

6.1. Procedimiento de revisión en Altium Designer

Se deberá (1) compilar el proyecto y exportar el panel *Messages*; (2) revisar los errores y advertencias individualmente, sin deshabilitar reglas de manera global; (3) recorrer cada hoja comprobando alimentación, conexiones, buses, pines sin conectar y componentes auxiliares; (4) comparar designadores, cantidades y huellas con la BOM; (5) revisar de manera independiente entre ambos integrantes los circuitos de reloj, memoria, RF y potencia; y (6) guardar capturas fechadas y un registro de incidencias. Una advertencia aceptada debe incluir su motivo y el responsable de la decisión.

6.2. Alcance de la evidencia

La aprobación del ERC indica consistencia eléctrica según las reglas configuradas, pero no demuestra estabilidad de reguladores, desempeño de radio, integridad de señal, inmunidad EMC, tolerancia a radiación ni aptitud de vuelo. La *CubeSat Design Specification* Rev. 14.1 se emplea como referencia para restricciones de integración; las normas ECSS-E-ST-20C Rev. 2, ECSS-E-ST-20-07C Rev. 2 y ECSS-Q-ST-70-12C Rev. 1 sirven de marco técnico para electricidad, EMC y PCB, respectivamente. Su aplicación contractual y el grado de cumplimiento deben definirse para la misión concreta.

7. BOM y Análisis de Costos

La lista de referencias suministrada se utiliza como **inventario preliminar de componentes principales**. Para completar la BOM de fabricación deben exportarse desde Altium también resistencias, condensadores, inductores, ferritas, diodos, conectores,

redes de adaptación y todos los demás componentes auxiliares efectivamente presentes en el esquemático. No se infieren cantidades ni precios a partir de una lista de enlaces.

Tabla VIII: Referencias principales del inventario actualizado; cantidades y montaje por confirmar en Altium.

Función	Referencia	Fabricante
SoC/OBC	M2S050-FG484	Microchip
MRAM	MR4A16BCYS35R	Everspin
RAM	IS43TR16256A-125KBL	ISSI
Almacenamiento	MTFC32GAPALBH-AAT	Micron
Oscilador	S3A33025-50.000-L-X-R	Aker
Supervisor	TPS3823-33DBVT	Texas Instruments
Transceptor RF	SI4464-B1B-FMR	Silicon Labs
Amplificador RF	ADL5324ARKZ-R7	Analog Devices
Conmutador TX/RX	PE4259	pSemi
Amplificador RF	PSA4-5043+	Mini-Circuits
Filtro RX	SF2421D	RFMi
SDR	AD9364BBCZ	Analog Devices
Referencia RF	S733025T-40.000-15-R	Aker
Balun	2450BL15B100E	Johanson
Driver RF	ADL5320ARKZ-R7	Analog Devices
Filtro TX	DEA202450BT-1294D1-H	TDK
LNA opcional	MAX2644EXT+T	Analog Devices
Buck	TPS62903QRYTRQ1	Texas Instruments
LDO bajo ruido	LT3045IMSE#PBF	Analog Devices
Monitor de corriente	INA226AIDGST	Texas Instruments
Interruptor de carga	TPS22918TDBVRQ1	Texas Instruments
JTAG	HTST-105-01-L-DV-A	Samtec
Bus PC/104	ESQ-126-14-G-D	Samtec
Conector SMP	18S142-40ML5	Rosenberger
Condensador	0,5 pF, $\pm$0,1 pF, 25 V, 0402	Genérico (sin MPN)
Condensador	1 pF, 50 V, C0G, 0603	Genérico (sin MPN)
Condensador	1,2 pF, 50 V, C0G, 0603	Genérico (sin MPN)
Condensador	1,5 pF, 50 V, CH	Genérico (sin MPN)
Condensador	2,2 pF, 16 V, C0G, 0603	Genérico (sin MPN)
Condensador	6,2 pF, 50 V, C0G, 0603	Genérico (sin MPN)
Condensador	10 pF, $\pm$5 %, 50 V, 0603	Genérico (sin MPN)
Condensador	12 pF, $\pm$10 %, 50 V, 0402	Genérico (sin MPN)
Condensador	15 pF, $\pm$10 %, C0G, 0603	Genérico (sin MPN)
Condensador	20 pF, $\pm$10 %, 50 V, C0G, 0603	Genérico (sin MPN)
Condensador	33 pF, 50 V, X8R, 0603	Genérico (sin MPN)
Condensador	100 pF, 50 V, C0G, 0402	Genérico (sin MPN)
Condensador	100 pF, 100 V, C0G, 0603	Genérico (sin MPN)

Función	Referencia	Fabricante
Condensador	1 nF, ±20 %, 50 V, 0402	Genérico (sin MPN)
Condensador	3,3 nF, 16 V, X7R, 0603	Genérico (sin MPN)
Condensador	10 nF, 50 V, X7R, 0603	Genérico (sin MPN)
Condensador	100 nF, ±20 %, 50 V, 0402	Genérico (sin MPN)
Condensador	100 nF, ±10 %, 50 V, 0603	Genérico (sin MPN)
Condensador	100 nF, ±10 %, 50 V, 0805	Genérico (sin MPN)
Condensador	1 µF, ±10 %, 16 V, 0603	Genérico (sin MPN)
Condensador	1 µF, ±10 %, 50 V, 0805	Genérico (sin MPN)
Condensador	2,2 µF, ±20 %, 10 V, 0402	Genérico (sin MPN)
Condensador	4,7 µF, ±40 %, 25 V, 0805	Genérico (sin MPN)
Condensador	10 µF, 16 V, X5R, 0603	Genérico (sin MPN)
Condensador	10 µF, 25 V, X5R, 0805	Genérico (sin MPN)
Condensador	10 µF, ±20 %, 25 V, 0805	Genérico (sin MPN)
Condensador	22 µF, 6,3 V, X5R, 0805	Genérico (sin MPN)
Inductor	3,3 nH, 0603	Genérico (sin MPN)
Inductor	3,9 nH, 0603	Genérico (sin MPN)
Inductor	5,6 nH, ±5 %, 0603	Genérico (sin MPN)
Inductor	15 nH, ±3 %, 0201	Genérico (sin MPN)
Inductor	20 nH, ±3 %, 0402	Genérico (sin MPN)
Inductor	47 nH, ±5 %, 0402	Genérico (sin MPN)
Inductor	100 nH, ±5 %, 0402	Genérico (sin MPN)
Inductor	120 nH, ±5 %, 1008	Genérico (sin MPN)
Inductor	1 µH, ±20 %, 0806	Genérico (sin MPN)
Resistencia	0,02 Ω, ±1 %, 0603	Genérico (sin MPN)
Resistencia	2 Ω, ±5 %, 0603	Genérico (sin MPN)
Resistencia	10 Ω, ±1 %, 0402	Genérico (sin MPN)
Resistencia	22 Ω, ±5 %, 0402	Genérico (sin MPN)
Resistencia	68 Ω, ±5 %, 0805	Genérico (sin MPN)
Resistencia	240 Ω, ±5 %, 0402	Genérico (sin MPN)
Resistencia	249 Ω, ±0,1 %, 0603	Genérico (sin MPN)
Resistencia	1 kΩ, ±5 %, 0805	Genérico (sin MPN)
Resistencia	1,2 kΩ, ±1 %, 0805	Genérico (sin MPN)
Resistencia	4,7 kΩ, ±1 %, 0603	Genérico (sin MPN)
Resistencia	4,7 kΩ, ±1 %, 0805	Genérico (sin MPN)
Resistencia	10 kΩ, ±1 %, 0603	Genérico (sin MPN)
Resistencia	10 kΩ, ±1 %, 0805	Genérico (sin MPN)
Resistencia	14,3 kΩ, ±0,1 %, 0603	Genérico (sin MPN)
Resistencia	16,9 kΩ, ±1 %, 0805	Genérico (sin MPN)
Resistencia	21 kΩ, ±0,5 %, 0805	Genérico (sin MPN)
Resistencia	30,1 kΩ, ±1 %, 0603	Genérico (sin MPN)
Resistencia	32,4 kΩ, ±0,5 %, 0805	Genérico (sin MPN)

Función	Referencia	Fabricante
Resistencia	49,9 kΩ, ±1 %, 0201	Genérico (sin MPN)
Resistencia	200 kΩ, ±1 %, 0402	Genérico (sin MPN)
Resistencia	402 kΩ, ±1 %, 0805	Genérico (sin MPN)

7.1. Estimación de costos para lotes de producción

Para cada referencia i y lote de N tarjetas se calcula la demanda $q_i N$, donde q_i es la cantidad montada por tarjeta. En esta estimación preliminar se presupuestan las 89 líneas del BOM de Altium tal como fueron exportadas, equivalentes a 220 componentes por tarjeta, y se compra exactamente la demanda del lote, es decir, $Q_i(N) = q_i N$. El precio unitario $p_i(Q_i)$ se selecciona según el tramo de volumen de cada línea (menos de 100, de 100 a 999 y 1000 o más unidades); cuando una referencia no publica tramos, estos se aproximan. Entonces:

$$C_{\text{lote}}(N) = \sum_i Q_i(N)\, p_i\big(Q_i(N)\big), \qquad C_{\text{tarjeta}}(N) = \frac{C_{\text{lote}}(N)}{N}. \tag{1}$$

Como no se consideran mínimos de pedido adicionales ni múltiplos de empaque, el sobrante resulta $S_i(N) = Q_i(N) - q_i N = 0$. Se mantiene la misma variante de montaje en los tres escenarios, incluido el LNA MAX2644, que se presupuesta aunque esté anotado como opcional. No se incluyen fabricación de PCB, ensamblaje, transporte, impuestos, aranceles ni merma. Los precios están expresados en USD con fecha de referencia del 26 de octubre de 2026.

Tabla IX
RESUMEN DE COSTOS DE COMPONENTES POR LOTE (USD, PRECIOS DE REFERENCIA PARCIALMENTE ESTIMADOS).

Lote	Costo del lote (USD)	Costo por tarjeta (USD)
10	6 746,67	674,67
100	58 829,38	588,29
1000	502 316,60	502,32

Los precios proceden de dos fuentes: datos publicados en los enlaces de los proveedores (WEB), que representan aproximadamente el 49 %, 51 % y 53 % del costo para los lotes de 10, 100 y 1000 tarjetas, respectivamente, y estimaciones de ingeniería para el resto, que no son cotizaciones verificadas. Entre los riesgos identificados están la obsolescencia de la memoria eMMC de Micron y que el precio del SoC se tomó de una referencia con sufijo distinto (M2S050-FG484I). Si se exige una compra real, deberán verificarse disponibilidad, mínimos de pedido y precios actualizados.

Con estos valores se puede graficar el tamaño de lote frente al costo de componentes por tarjeta, indicando en la gráfica que las cifras combinan precios publicados y estimados. Al consolidar las cotizaciones definitivas, se deberán explicar los efectos de los descuentos por volumen, las cantidades mínimas y los sobrantes. El costo por tarjeta disminuye aproximadamente un 25 % entre los lotes de 10 y 1000 unidades, efecto atribuible a los descuentos por volumen.

El costo de componentes por tarjeta disminuye de 674,67 USD (lote de 10) a 588,29 USD (lote de 100) y a 502,32 USD (lote de 1000), lo que equivale a una reducción de 12,8 % en el primer salto y de 14,6 % en el segundo, con 25,5 % acumulado. La baja total, de unos 172 USD por tarjeta, se concentra en pocos componentes. El transceptor AD9364BBCZ aporta cerca del 29 % del costo en los tres lotes (195, 172 y 145 USD por unidad), el SoC M2S050-FG484 entre 21,9 % y 23,6 % (147,45, 138,68 y 116,25 USD) y las dos memorias MR4A16BCYS35R entre 17,8 % y 20,2 % (60,10, 55,27 y 50,73 USD cada una). Estas tres referencias suman entre 69 % y 72 % del costo, y con la eMMC y la RAM las cinco mayores llegan a cerca del 79 %. En cambio, los 189 pasivos por tarjeta pesan solo entre 2,2 % y 0,7 % del costo, y su descuento (de 0,075 a 0,009 USD por unidad) es irrelevante en términos absolutos. La reducción del costo total depende, por tanto, de los tramos de precio de unos pocos circuitos integrados y no del número de componentes.

La disminución no es uniforme para todas las referencias. El convertidor TPS62903QRYTRQ1 mantiene 5,966 USD por unidad entre los lotes de 100 y 1000, porque el precio de 1000 unidades se igualó al del tramo anterior por falta de cotización, y su contribución sube de 3,0 % a 3,6 % del costo total al reducirse el resto. Tres líneas con 19 o 20 unidades por tarjeta (los condensadores de 100 nF en 0402 y 0603 y las resistencias de 10 kΩ en 0805) ya aplican el tramo inferior desde el lote de 10, pues su demanda total supera las 100 unidades, y por eso no cambian entre 100 y 1000. Además, hay condiciones de compra que el cálculo no refleja: el tramo de 1000 unidades del MR4A16BCYS35R y del ADL5324ARKZ-R7 corresponde a precio

por carrete, que podría exigir comprar un carrete completo, y el TPS22918TDBVRQ1 figura sin existencias. Como el modelo asume que se compra exactamente la demanda ($S_i = 0$), sin mínimos de pedido ni múltiplos de empaque, puede subestimar el costo en el lote de 10, donde el sobrante sería proporcionalmente mayor. Finalmente, solo el 49 % a 53 % del costo proviene de precios publicados; los tramos del AD9364BBCZ, la eMMC y la RAM son estimaciones, por lo que la pendiente de la curva en esos casos es una hipótesis hasta contar con cotizaciones.

REFERENCIAS

[1] California Polytechnic State University, "CubeSat design specification (CDS) rev. 14.1," Tech. Rep., Cal Poly SLO, 2022.

[2] Lars Alminde, Morten Bisgaard, Kasper Vinther, Tomasz Viscor, and Jens D. Ostergard, "The AAUSAT3 CubeSat mission: Design, implementation and flight results," in *Proceedings of the International Astronautical Congress (IAC)*, 2014, pp. 1–12.

[3] Pumpkin Inc., *CubeSat Kit Hardware Architecture Specification*, Pumpkin Systems, 2021.

[4] Microchip Technology Inc., *SmartFusion2 SoC FPGA Datasheet*, 2023.

[5] XIMEA GmbH, *xiSpec Snapshot Mosaic Hyperspectral and Multispectral Cameras*, 2024.

[6] AAC Clyde Space, *KRYTEN-M3 High Performance OBC Reference Manual*, 2023.

[7] AAC Clyde Space, *STARBUCK-NANO Electrical Power System Datasheet*, 2023.

[8] AAC Clyde Space, *TRX-U and PULSAR-HSTX Transceivers Reference Manual*, 2023.

[9] AAC Clyde Space, *CP400.85 Payload Processor Interface Control Document*, 2023.

[10] GomSpace A/S, *NanoCam C1U Datasheet*, 2023.

[11] GomSpace A/S, *1U CubeSat Avionics Stack (NanoPower, NanoMind, NanoCom) Integration Manual*, 2022.