

José Luis Cambil Calderón
Juan María Herrera López

SEA - Trabajo final - PLC

PLC de Juan María Herrera López - Control de nivel de un depósito


Índice

- Estudio previo del código
 - Estructura general
 - Comprobación de k, m, p, T_SU, T_H, T_W
 - Sincronización Clock_Enable
 - Registro de Estado
 - Ecuación de Transición de Estado
 - Ecuación de Salida
- Simulación
 - FSM implementada
 - Código VHDL del Test Bench
 - Fichero de estímulos
 - Resultado
- Síntesis RTL





Estudio previo - Estructura general



- 4 bloques
 - Sincronizador
 - o Registro

- Ecuación de transición de estado
- Ecuación de salida




Estudio previo - Comprobación de parámetros

- Comprueba 2^k · m <= 32
- Comprueba 2^k · p <= 32
- Parámetros de tamaño aceptables
- Comprueba validez de clk
 - o T set-up
 - T hold
 - o T width





Estudio previo - Sincronización de Clock Enable




- Permite usar tanto Trigger como cke
- Clock_Enable va al registro





Estudio previo - Registro de Estado



- Implementa la memoria de estado, FF-D
- cke <= Clock_Enable



Estudio previo - Ecuación de Transición de Estado


- Implementada con tres procesos principalmente
 - MUX1 Busca en Tabla_De_Entrada en función de Estado_Actual
 - Asignacion_MUX Formate el vector de salida de MUX1 en otra tabla, Estados Con Formato
 - MUX2 Busca en Estados_Con_Formato el Estado_Siguiente en función de la entrada x.







Estudio previo - Ecuación de Transición de Estado








Estudio previo - Ecuación de Transición de Estado - Formato Tabla De Estado

```
constant Tabla De Estado : Tabla FSM := (
  -- Entrada:
                            Estado:
   b"0000 0000 0000 0000 0011 0010 0001 0000", -- 0
   b"0000 0000 0000 0000 0011 0010 0001 0000", -- 1
                            MBS
   b"0000 0000 0000 0000 0011 0010 0001 0000", -- 2
                            MAS
   b"0000 0000 0000 0000 0011 0100 0101 0000", -- 3
                            A
   b"0000 0000 0000 0000 0011 0100 0101 0000",
                            MAB
   b"0000 0000 0000 0000 0011 0100 0101 0000",
                            MBB
   -- 10
   -- 11
   -- 12
   -- 13
   -- 14
   -- 15
```





Estudio previo - Ecuación de Salida





Estudio previo - Ecuación de Salida - Formato Tabla_De_Salida


```
constant Tabla De Salida : Tabla FSM := (
                          Estado:
      x"00000003", -- 0 B
      x"00000007", -- 1 MBS
      x"00000005", -- 2 MAS
      x"00000000", -- 3 A
      x"00000004", -- 4 MAB
      x"00000005", -- 5
                         MBB
      x"00000000", -- 6
      x"00000000", -- 7
      x"00000000", -- 8
      x"00000000", -- 9
      x"00000000", -- 10
      x"00000000", -- 11
      x"00000000", -- 12
      x"00000000", -- 13
      x"00000000", -- 14
      x"00000000" -- 15
   );
```



Simulación - FSM implementada

Control de nivel de un depósito


- k = 2 bits entrada
- p = 3 bits salida
- m = 3 bits estado





Simulación - FSM implementada

- B BAJO 0
- MBS MEDIO BAJO
 SUBIENDO 1
- MAS MEDIO ALTO SUBIENDO - 2
- A ALTO 3
- MAB MEDIO ALTO BAJANDO - 4
- MBB MEDIO BAJO
 BAJANDO 5





```
component FSM PLC is
   generic( k : natural := 32; -- k entradas.
            p : natural := 32; -- p salidas.
               : natural := 32; -- m biestables. (Hasta 16 estados)
            T DM : time := 10 ps; -- Tiempo de retardo desde el cambio de dirección del MU
           T D : time := 10 ps; -- Tiempo de retardo desde el flanco activo del reloj ha
            T SU: time := 10 ps; -- Tiempo de Setup.
            T H : time := 10 ps; -- Tiempo de Hold.
            T W : time := 10 ps); -- Anchura de pulso.
           ( x : in STD LOGIC VECTOR( k - 1 downto 0 ); -- x es el bus de entrada.
    port
              y : out STD LOGIC VECTOR( p - 1 downto 0 ); -- y es el bus de salida.
             Tabla De Estado : in Tabla FSM( 0 to 2**m - 1 ); -- Contiene la Tabla de Estado
             Tabla De Salida: in Tabla FSM( 0 to 2**m - 1 ); -- Contiene la Tabla de Salida
             clk : in STD LOGIC; -- La señal de reloj.
             cke : in STD LOGIC; -- La señal de habilitación de avance: si vale '1' el
             reset : in STD LOGIC; -- La señal de inicialización.
             Trigger : in STD LOGIC ); -- La señal de disparo (single shot) asíncrono y posíb
end component;
```



```
constant k : natural := k_Max; -- entradas
constant p : natural := p_Max; -- salidas
constant m : natural := m_Max; -- biestables

constant Medio_Periodo : Time := 5 ns;

signal x : std_logic_vector(k-1 downto 0) := (others=>'0');
signal y : std_logic_vector(p-1 downto 0) := (others=>'0');
signal clk : std_logic := '0';
signal cke : std_logic := '0';
signal reset : std_logic := '0';
signal Trigger : std_logic := '0';
```



```
-- Ecuación de transición de estado
constant Tabla De Estado : Tabla FSM := (
 -- Entrada:
    7 6 5
                           Estado:
   b"0000 0000 0000 0000 0011 0010 0001 0000", -- 0
   b"0000 0000 0000 0000 0011 0010 0001 0000", -- 1
                           MBS
   b"0000 0000 0000 0000 0011 0010 0001 0000", -- 2
                           MAS
   b"0000 0000 0000 0000 0011 0100 0101 0000", -- 3
                           A
   b"0000 0000 0000 0000 0011 0100 0101 0000", -- 4
                           MAB
   b"0000 0000 0000 0000 0011 0100 0101 0000", -- 5
                           MBB
   -- 15
  );
```



```
constant Tabla De Salida : Tabla FSM := (
                          Estado:
      x"00000003", -- 0
      x"00000007", -- 1 MBS
      x"00000005", -- 2
                         MAS
      x"00000000", -- 3 A
      x"00000004", -- 4 MAB
      x"00000005", -- 5 MBB
      x"00000000", -- 6
      x"00000000", -- 7
      x"00000000", -- 8
      x"00000000", -- 9
      x"00000000", -- 10
      x"00000000", -- 11
      x"00000000", -- 12
      x"00000000", -- 13
      x"00000000", -- 14
      x"00000000" -- 15
   );
```



```
begin
    DUT : FSM PLC
        generic map (k=>k, p=>p, m=>m)
        port map (x=>x,y=>y, Tabla De Estado=>Tabla De Estado,
        Tabla De Salida=>Tabla De Salida,clk=>clk,cke=>cke,
        reset=>reset, Trigger=>Trigger);
    Reloj : process
    begin
        clk <= '0';
        wait for Medio Periodo;
        clk <= '1';
        wait for Medio Periodo;
    end process Reloj;
    Inicializacion : process
    begin
        reset<='1';
        wait for 3ns;
        reset<='0';
        wait;
    end process;
```



```
Rebotes : process
begin
    Trigger <= '0';
    wait for 20 ns;
    for i in 0 to 4 loop
        Trigger <= '0';
        wait for 7870ps;
        Trigger <= '1';
        wait for 5210ps;
    end loop;
    wait for 200ns;
    for i in 0 to 7 loop
        Trigger <= '0';
        wait for 2000ps;
        Trigger <= '1';
        wait for 967ps;
    end loop;
    Trigger <= '0';
    wait for (780ns - 89136 ps);
end process Rebotes;
```



```
Estimulos Desde Fichero : process
    file Input File : text;
    file Output File : text;
    variable
                Input Data : BIT VECTOR(k-1 downto 0 ) := ( OTHERS => '0' );
    variable
                     Delay :
                                  time := 0 ms;
    variable
             Input Line :
                                line := NULL;
    variable
             Output Line :
                                line := NULL;
    variable Std Out Line :
                                line := NULL;
    variable
                  Correcto : Boolean := True;
    constant
                      Coma : character := ',';
    begin
-- estimulos.txt contiene los estímulos y los tiempos de retardo.
        file open ( Input File, "C:\Users\Usuario\Desktop\estimulos.txt", read mode );
-- etimulos.csv contiene los estímulos y los tiempos de retardo para el Analog Discovery 2.
        file open ( Output File, "C:\Users\Usuario\Desktop\estimulos.csv", write mode );
-- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
        write (Std Out Line, string' ("Retardo"), right, 7);
        write ( Std Out Line,
                                             Coma, right, 1);
        write ( Std Out Line, string' ( "Entradas" ), right, 8 );
        Output Line := Std Out Line;
```



end process Estimulos Desde Fichero;

```
writeline (
                output, Std Out Line );
writeline ( Output File, Output Line );
while ( not endfile ( Input File ) ) loop
    readline ( Input_File, Input_Line );
    read( Input Line, Delay, Correcto );
                                            -- Comprobación de que se trata de un texto que representa
                                            -- el retardo, si no es así leemos la siguiente línea.
    if Correcto then
        read( Input Line, Input Data ); -- El siguiente campo es el vector de pruebas.
        x <= TO STDLOGICVECTOR( Input Data ) (k-1 downto 0);
                                            -- De forma simultánea lo volcaremos en consola en csv.
        write ( Std Out Line,
                                    Delay, right, 5 ); -- Longitud del retardo, ej. "20 ms".
        write ( Std Out Line,
                                     Coma, right, 1);
        write ( Std Out Line, Input Data, right, 2 ); --Longitud de los datos de entrada.
        Output Line := Std Out Line;
        writeline (
                       output, Std Out Line );
        writeline ( Output File, Output Line );
        wait for Delay;
    end if;
 end loop;
 file close ( Input File ); -- Cerramos el fichero de entrada.
 file close ( Output File ); -- Cerramos el fichero de salida.
```






Simulación - Fichero de Estímulos

Delay Time (ns)	Input (x).	⊿ A
		1 Retardo, Entradas
1000 ns	000	2 1000 ns,000
1000 ns	001	3 1000 ns,001
1000 ns	010	4 1000 ns,010
1000 ns	011	5 1000 ns,011
1000 ns	010	6 1000 ns,010
1000 ns	001	7 1000 ns,001
1000 ns	000	8 1000 ns,000
1000 ns	000	9 1000 ns,000
1000 ns	001	10 1000 ns,001
1000 ns	001	11 1000 ns,001
1000 ns	010	12 1000 ns,010
1000 ns	010	13 1000 ns,010
1000 ns	011	14 1000 ns,011
1000 ns	011	15 1000 ns,011
1000 ns	010	16 1000 ns,010
1000 ns	010	17 1000 ns,010
1000 ns	001	18 1000 ns,001
1000 ns	001	19 1000 ns,001
1000 ns	000	20 1000 ns,000
1000 ns	010	21 1000 ns,010
1000 ns	011	22 1000 ns,011
1000 ns	001	23 1000 ns,001
1000 ns	010	24 1000 ns,010
1000 ns	000	25 1000 ns,000





Simulación - Resultado




Ciclo de subida y bajada rápido





Simulación - Resultado




Ciclo de subida y bajada lento





Simulación - Resultado



Saltos entre estados



Síntesis RTL

