Convolución en FPGA: ventana deslizante

Sistemas empotrados

Juan Romero Cañas. Curso 2020-2021

El objetivo de esta práctica es realizar una convolución sobre una imagen usando una FPGA. En este caso, la plataforma usada será la Ultra96-V2 de Xilinks y como software de diseño la suite de diseño de Vivado. Para realizar la implementación no solo se deberá tener en cuenta que los resultados obtenidos sean los correctos, sino también, hacer un uso eficiente de los recursos. Para conseguir esto se usará la técnica de **ventana deslizante**.

Línea base

Esta en la implementación base que se ha usado para construir un prototipo funcional del aplicación. No presenta ningún tipo de optimización.




Figura 1: Latencia de ambas implementaciones en simulación

Uso de directivas

Para mejorar la latencia solo ha sido necesario añadir una directiva PIPELINE en la función top, más concretamente en el loop L2. Se puede ver como la mejora es grande, con una ganancia de 2X. Además podemos observar como para procesar cada píxel de la imagen se usa un único ciclo de reloj (640x480 = 307200), por lo que con la técnica actual no cabe mejora alguna.




Figura 2: Latencia de ambas implementaciones en ejecución real

Cuando medimos la latencia real de cada ejecución vemos como esta es mayor que la obtenida mediante la simulación de Vivado HLS. Esto creo que se debe a la transferencia de los datos iniciales que son necesarios para que el IP comience a procesar la imagen, asi como al los últimos una vez ha acabado.