$\_6/\text{future}\_\text{jump.s}$ 

# 

Justin BABONNEAU

3 janvier 2023

## Introduction

L'objectif de ce projet était de réaliser un mini-processeur à partir d'un squelette. Pour ce faire, nous devions nous appuyer sur le jeu d'instructions d'un processeur MIPS, que nous avons implémenté dans le logiciel Diglog.

Les instructions qui ont été implémentées sont :

- nop
- ldi
- not
- lsr
- or
- and
- addi
- add
- subi
- sub
- mul
- muli
- st
- 1d
- out
- in
- jr
- jeq
- jle
- jlt
- jne
- jmp

### ${\bf Justin~BABONNEAU}$

## Table des matières

$\mathbf{TD}$	<b>5</b>								
1.1	Exercice 1 - Exécution du premier programme								
1.2	Exercice 2 - Gestion complète de l'addition et de la soustraction								
1.3	Exercice 3 - Entrées/sorties et gestion du saut jeq								
1.4	Exercice 4 - Gestion de la mémoire et des autres sauts conditionnels								
1.5	Exercice 5 - Améliorations diverses								
ALU	U (Arithmetic Logic Unit)								
2.1	Bits de contrôle								
	2.1.1 op (3 bits : $op2$ , $op1$ et $op0$ )								
	2.1.2 flags (2 bits : $f1$ et $f0$ )								
2.2	Bits de sortie								
	2.2.1 Zero								
	2.2.2 Sign								
	2.2.3 Carry / Overflow								
Bits globaux									
	Bits de contrôle								
0.1	3.1.1 Sauts								
	3.1.2 Utilisation de la RAM								
	3.1.3 Autre								
3.2	Bits de statut								
Cha	angements apportés au compilateur								
	asm.ml / asm.mli								
1.1	4.1.1 asm.mli								
	4.1.2 asm.ml								
	les de tests								
5.1	Vérification des opérations logiques (not, lsr, or et and)								
5.2	Vérification des opérations arithmétiques (add / addi, sub / subi, mul /								
	muli)								
5.3	Vérification de l'accès en lecture et écriture à la RAM (ld, st)								
5.4	Vérification de l'entrée-sortie (in, out)								
5.5	Vérification du saut en registre (jr)								
5.6	Vérification des sauts conditionnels (jeq, jle, jlt et jne)								
5.7	Vérification du saut dans le passé								
5.8	Vérification du saut dans le futur								
	1.2 1.3 1.4 1.5 ALU 2.1 2.2 Bits 3.1 3.2 Cha 4.1 5.3 5.4 5.5 5.6 5.7								

#### 1 TD 5

#### 1.1 Exercice 1 - Exécution du premier programme

Pour le moment, le processeur fourni ne supporte que les instructions ldi et addi. Faire appel à toute autre instruction conduit à un comportement non spécifié. Le but de cet exercice est d'ajouter le support des sauts inconditionnels, afin de pouvoir simuler l'exécution du programme suivant :

```
ldi r1, 42
addi r0, r1, 17
end: jmp end
```

1.1 Donner la valeur de chaque registre à la fin de l'exécution de ce programme.

1.2 Traduire à la main le code assembleur en langage machine, sachant que la première instruction sera placée à l'adresse 0000.

On traduit le code assembleur en langage machine (binaire) :

			0 0	/	
instruction	adresse	op	${ m flags}$	$\operatorname{rd}$	${ m rs} \ { m rt} \ / \ { m imm5}$
ldi r1, 42	0000	000	01	001	00101010  (imm8)
addi r0, r1, 17	0001	010	00	000	001 (rs) 10001 (imm5)
end: jmp end	0002	111	$00~(\mathrm{imm}13(\mathrm{high}_1))$	$000~(\mathrm{imm}13(\mathrm{high}_2))$	00000000  (imm13(low))

1.3 Compiler le code assembleur avec digcomp. Comparer le contenu des fichiers ainsi produits à la réponse de la question précédente.

```
[juauke@localhost digproc]$ ../digcomp/digcomp ../tests/addi/ai.s
end = 2
------
0 [x0000]: r1 <- 42
1 [x0001]: r0 <- r1 + 17
2 [x0002]: goto end</pre>
```

FIGURE 1 – Compilation du programme cité ci-dessus avec Digcomp.

```
1 0000:09 1 0000:2a
2 0001:40 2 0001:31
3 0002:e0 3 0002:02
```

FIGURE 2 - addi.s.hi

FIGURE 3-addi.s.lo


Etant donné que la partie .hi contient les 8 bits de poids fort de la ligne et que la partie .lo contient les 8 de poids faible, on a (en traduisant les résultats hexadécimaux précédents en binaire) :

adresse	.hi	.lo
0000	00001001(0x09)	00101010 (0x2a)
0001	01000000(0x40)	00110001(0x31)
0002	111 00 000 (0xe0)	$00000010 \ (0x02)$

Les valeurs obtenues correspondent à celles trouvées précédemment.

1.4 Charger les fichiers obtenus dans Diglog, et déterminer le chemin suivi par les données lors de l'exécution de l'instruction 1di.

Note : Pour faire une exécution pas à pas, on utilisera un générateur en guise d'horloge, sur lequel on pourra cliquer afin de passer au front (montant ou descendant) suivant.






FIGURE 4 – Front montant lors de l'instruction 1di.

FIGURE 5 – Front descendant lors de l'instruction 1di.

Lors de l'exécution de l'instruction 1di, on voit que :

- lors du front montant, les données sont initialement sur imm8 (imm0-7); en même temps, la valeur 42 (0b00101010) se retrouve sur les pattes entrantes du reg8 qui est alors en read\_only; sur les pattes d'entrée décrivant le registre d'écriture du reg8, on lit 0b001 autrement dit r1;
- au front descendant suivant, le bit de  $read\_only$  du reg8 s'éteint et le reg8 indique en bas le registre d'écriture qui est r1 (0b001).

Après application de la modification indiquée en note, on a maintenant cette horloge :



FIGURE 6 – Horloge pas à pas.




FIGURE 7 – Front montant lors de l'instruction addi.

1.5 Avancer d'un cycle, et déterminer le chemin suivi par les donnée lors de l'exécution de l'instruction addi.

Lors de l'exécution de l'instruction addi, on voit que :

- lors du front montant, on lit 42 (0b00101010) dans le registre r1 à la sortie du reg8 que l'ALU additionne avec le 17 (0b10001) lisible au niveau du imm5 ce qui donne le résultat 59 (0b00111011) en sortie de l'ALU qui retourne à l'entrée en valeur du reg8;
- lors du front descendant, à l'instar de la question précédente, le reg8 se met en mode écriture (non read\_only) et écrit dans r0 comme alors indiqué par les bits en dessous de reg8 par 0b000.
- 1.6 Avancer à nouveau d'un cycle, et identifier comment récupérer l'adresse à laquelle il faudra être après le saut.

Pour récupérer l'adresse à laquelle il faudra être après le saut, il faut lire le compteur de programme et on trouve 2.

1.7 Déterminer le rôle des bits de contrôle write reg, arg2\_imm et res\_imm, puis compléter le tableau suivant (mettre X si la valeur du bit de contrôle n'a pas d'influence) :

write\_reg est le bit de contrôle permettant d'identifier tous les cas où l'on souhaite écrire le résultat stocké sur les bits d'entrée en écriture dans le registre indiqué par les 3 bits du registre d'écriture du reg8. (il permet de désactiver le mode read\_only sur le front descendant du registre)




FIGURE 8 – Compteur de programme lors de l'instruction jmp.

 $arg2\_imm$  indique les cas où le deuxième argument de l'ALU se trouve sur les bits imm de la commande.

 $res\_imm$  indique les cas où la donnée d'entrée dans le registre pour reg8 se trouve sur les bits imm.

instruction	$do\_jmp\_abs$	$write\_reg$	$arg2\_imm$	$res\_imm$	$do\_sub$
nop	0	0	X	X	0
ldi	0	1	X	1	0
addi	0	1	1	0	0
subi	0	1	1	0	1
add	0	1	0	0	0
sub	0	1	0	0	1
jmp	1	0	X	X	0

1.8 Modifier le processeur afin de gérer l'instruction de saut jmp. Utiliser pour cela le bit de contrôle do\_jmp\_abs (le bit do\_jcc servira plus tard pour les sauts conditionnels).



FIGURE 9 – Bit de contrôle  $do\_jmp\_abs$ .

J'ai ajouté le bit de contrôle do\_jmp\_abs qui vaut 1 si et seulement si l'instruction courante est jmp c'est-à-dire que op = 111




Figure 10 – Ajout du bit de contrôle do\_jmp\_abs au compteur de programme.

J'ai aussi ajouté l'arrivée de ce bit de contrôle comme bit de contrôle du compteur de programme.




FIGURE 11 – Bit de contrôle *is\_jmp* (seule la partie absolue importe pour l'instant).

J'ai également ajouté le bit de contrôle  $is\_jmp$  qui vaut 1 lorsque l'instruction est un saut et que reset est à 0.

# 1.2 Exercice 2 - Gestion complète de l'addition et de la soustraction

2.1 Donner la liste des instructions dont l'exécution nécessite d'utiliser l'ALU en tant que soustracteur.

Les instructions suivantes ont besoin de l'ALU en tant que soustracteur :

- les instructions de soustraction : subi et sub;
- les instructions de lecture en RAM : st et ld;
- les sauts conditionnels : jeq, jle, jlt et jne.

Pour les 6 dernières instructions, on a remplacé l'addition d'un imm5 négatif par la soustraction de son opposé.

2.2 Modifier le processeur afin d'obtenir la bonne valeur pour le bit de contrôle do\_sub. Vérifier que le processeur gère désormais aussi l'instruction subi.




FIGURE 12 – Bit de contrôle do\_sub

Grâce au bit  $do\_sub$ , l'ALU reçoit les mêmes entrées que pour le addi avec son bit de soustraction activé. On obtient une instruction subi qui est totalement fonctionnel.

2.3 Modifier le banc de registre afin de pouvoir lire les valeurs de deux registres (pas forcément différents) à chaque cycle.




FIGURE 13 – Ajout de la seconde rangée de multiplexeurs sur  ${\tt reg8}$  pour lire la valeur d'un deuxième registre

La seconde rangée de multiplexeurs a été ajoutée pour permettre la lecture de la valeur d'un deuxième registre dont l'indice est le nombre binaire formée par les bits 3 à 5 (correspondant à #read2) de l'entrée.

2.4 Pour chaque instruction, déterminer le nombre de lectures de registres à effectuer, ainsi que les bits contenant les numéros de registres à lire.

instr	lecture(s)	bits pertinents
nop	0	Х
ldi	0	X
not	1	rs
lsr	1	rs
or	2	rs, rt
and	2	rs, rt
addi	1	rs
add	2	rs, rt
subi	1	rs
sub	2	rs, rt
muli	1	rs
mul	2	rs, rt
st	2	rd, rs
ld	1	rs
out	1	rd
in	0	X
jr	2	rd, rs
jeq	2	rd, rs
jle	2	rd, rs
jlt	2	rd, rs
jne	2	rd, rs
jmp	0	Х

2.5 Ajouter le support des instructions add et sub, et proposer un code assembleur de test. Vous devrez sûrement modifier le calcul des bits de contrôle introduits dans l'exercice précédent.

Les instructions add et sub sont désormais supportées.

```
ldi r1, 42 # r1 <- 42

ldi r2, 17 # r2 <- 17

add r0, r1, r2 # r0 <- r1+r2 = 42 + 17 = 59

ldi r2, 16 # r2 <- 16

sub r0, r1, r2 # r0 <- r1-r2 = 42 - 16 = 26

end: jmp end
```

FIGURE 14 - Test des instructions add et sub

Les bits de contrôle n'ont pas dû être changés (car on avait déjà prévu les cas correspondant à ces deux instructions).

#### 1.3 Exercice 3 - Entrées/sorties et gestion du saut jeq

Afin de pouvoir procéder à de vrais tests, il nous manque deux choses :

- un coté interactif pour accélérer/faciliter les tests, c'est-à-dire la possibilité de saisir des entrées au clavier et d'afficher des résultats sur un écran;
- notre première instruction de saut conditionnel, afin d'augmenter significativement l'expressivité dans les programmes codés en assembleur.

Pour le premier point, le fichier io.lgf fournit déjà un clavier et un écran. Il est possible de récupérer une touche saisie au clavier (fils kb0 à kb7) à condition de positionner le bit de contrôle in à 1. De plus, il est possible d'afficher le caractère dont le code ASCII est la valeur RD (fils RD0 à RD7) à condition de positionner le bit de contrôle out à 1.

**3.1** Faire en sorte que les bits de contrôle *in* et *out* reçoivent la bonne valeur.




FIGURE 15 – Gestion des bits de contrôle in et out.

Le bit de contrôle out est actif lorsque l'instruction courante est out c'est-à-dire que op = 100 et flags = 10.

Le bit de contrôle in est actif lorsque l'instruction courante est in c'est-à-dire que op = 100 et flags = 11.

**3.2** Tester le clavier et l'écran. Que se passe-t-il si on récupère les données du clavier alors qu'aucune touche n'a été frappée? Et si de nombreuses touches ont été frappées depuis la dernière récupération de touche?

Si l'on récupère les données du clavier alors qu'aucune touche n'a été frappée, on obtient  $255 \ (0b111111111)$ .

Si de nombreuses touches ont été frappées, la plus ancienne est remplacée par la touche nouvellement pressée.

Le buffer (tampon) du clavier fonctionne donc comme une file (First In First Out).

**3.3** Rappeler comment on peut tester que deux valeurs entières sont égales. Modifier l'ALU afin d'avoir une nouvelle sortie, nécessaire à la réalisation du test.

Pour tester que deux valeurs sont égales, on peut vérifier que leur différence est nulle (avec une ALU par exemple).

On a ajouté un bit Zero qui permet de savoir si la valeur en sortie de l'ALU est nulle.

3.4 Afin de gérer les instructions de saut conditionnel, nous allons utiliser le bit de contrôle  $do\_jcc$ , qui vaudra 1 si et seulement si l'instruction courante est de type saut conditionnel et qu'il convient d'effectuer le saut en question.

Faire en sorte que ce bit de contrôle reçoive la bonne valeur lors de l'exécution d'un jeq.

J'ai ajouté le bit de contrôle do\_jcc.




FIGURE 16 – Bit de contrôle do\_jcc.

Ce bit de contrôle vaut 1 si et seulement si l'instruction courante est un saut conditionnel c'est-à-dire que op = 110 et que la condition associée est vérifiée.

**3.5** Modifier le processeur afin de mettre correctement à jour le pointeur d'instruction PC lors de l'exécution d'une instruction jeq.

En plus de l'ajout de la question précédente, on a ajouté un bit de contrôle  $do\_jmp\_cnd$ , l'arrivée du bit  $do\_jcc$  comme bit de contrôle au compteur de programme.




FIGURE 17 – Bit de contrôle do\_jcc.

Ce bit de contrôle vaut 1 lorsque au moins une (une seule à la fois normalement) des instructions de sauts conditionnels est active et que la condition associée est vérifiée.




FIGURE 18 – Ajout du bit de contrôle do\_jcc au compteur de programme.




FIGURE 19 – Calcul de l'adresse de saut.

On calcule l'adresse de saut à l'aide de l'adresse courante et de l'imm5 que l'on remplace par son opposé que l'on soustrait lorsqu'il est négatif.

- 3.6 Tester le bon fonctionnement des sauts conditionnels dans le cas d'un saut :
  - 1. en avant (vers une adresse plus grande que la valeur courante dans PC);
  - 2. en arrière (vers une adresse plus petite que la valeur courante dans PC).

```
ldi r7, -1 # r7 <- -1
                                                               1
                                                                               in r0 # r0 <- getchar()
            ldi r7, -1 # r7 <- -1
                                                              2
                                                                   loop:
1
                                                                           jeq r0, r7, goto # if (r0 == r7) goto 'goto' (+2)
2
                in r0 # r0 <- getchar()
                                                                           jmp end
                                                              4
            jeq r0, r7, loop # if (r0 == r7) goto loop (-1)
3
                                                                                jmp loop # goto loop (-3)
                                                              5
                                                                   goto:
            out r0 # putchar() <- r0
4
                                                               6
                                                                   end:
                                                                               jmp end
    end: jmp end
```

```
FIGURE 20 - ../asm/q3_6/past_jump.s FIGURE 21 - ../asm/q3_6/future_jump.s
```

Le premier code (correspondant à un saut dans le passé) et le second (correspondant à un saut dans le futur) fonctionnent à présent.

3.7 Écrire un code assembleur qui récupère les touches réellement saisies par l'utilisateur, les affichent, et s'arrête dès que l'utilisateur a appuyé sur la touche Entrée (Cr, de code ASCII 13).

FIGURE 22 - ../asm/q3\_7/char\_read.s

Le programme char\_read.s lit les caractères entrés par l'utilisateur et boucle jusqu'à ce que l'utilisateur appuie sur la touche *Entrée* du clavier.

3.8 Écrire un code assembleur qui récupère un entier  $n \in [1, 9]$  et un caractère c, puis qui affiche à l'écran un carré de taille n et composé de caractères c.

```
ldi r0, 49 # r0 <- 49 = '1'
1
             ldi r1, 57 # r1 <- 57 = '9'
2
3
             ldi r6, 105 # r6 <- 105 = 'i'
4
             out r6 # putchar() <- r6
5
             ldi r6, 63 # r6 <- 63 = '?'
6
             out r6 # putchar() <- r6
7
                  in r7 # r7 <- getchar()
9
     loop:
             jlt r7, r0, loop # if (r7 < r0) goto loop (if r7 < '1')
10
             jlt r1, r7, loop # if (r1 < r7) goto loop (if r7 > '9')
12
13
             out r7 # putchar() <- r7
             subi r6, r7, 24 # r6 <- r7-24 (cannot do subtract strictly more than 31 at once)
14
             subi r7, r6, 24 # r7 <- r6-24
15
16
             ldi r0, 97 # r0 <- 97 = 'a'
17
             ldi r1, 122 # r1 <- 122 = 'z'
18
19
             ldi r6, 13 # r6 <- 13 = <Enter>
20
21
             out r6 # putchar() <- r6
             ldi r6, 99 # r6 <- 99 = 'c'
22
             out r6 # putchar() <- r6
23
             ldi r6, 63 # r6 <- 63 = '?'
24
25
             out r6 # putchar() <- r6
26
                 in r5 # r5 <- getchar()
27
     getc:
             jlt r5, r0, getc # if (r5 < r0) = goto loop (if <math>r5 < '1')
28
29
             jlt r1, r5, getc # if (r1 < r5) = goto loop (if r5 > '9')
30
             out r5 # putchar() <- r5
31
             ldi r6, 13 # r6 <- 13 = <Enter>
32
             out r6 # putchar() <- r6
33
34
35
             ldi r3, 0 # r3 <- 0
             add r0, r7, 0 # r0 <- r7
36
                  add r1, r7, 0 # r1 <- r7
37
     line:
38
     putc: out r5 # putchar() <- r5</pre>
39
40
             subi r2, r1, 1 # r2 <- r1-1
             add r1, r2, 0 # r1 <- r2
41
             jeq r1, r3, nextl # if (r1 == r3) goto nextl
42
             jmp putc # goto putc
43
44
                   out r6 # putchar() <- r6
45
     nextl:
46
             subi r2, r0, 1 # r2 <- r0-1
47
48
             add r0, r2, 0 # r0 <- r2
             jeq r0, r3, end # if (r0 == r3) goto end
49
50
             jmp line # goto line
51
     end: jmp end
52
```

FIGURE 23 - ../asm/q3\_8/char\_square.s

Après saisie d'un chiffre non nul n et d'un caractère c par l'utilisateur, le programme char square.s affiche un carré de c de côté de longueur n.

# 1.4 Exercice 4 - Gestion de la mémoire et des autres sauts conditionnels

4.1 Ajouter le support des instructions 1d et st. Pour cela, il faudra identifier le parcours que les données devront suivre, ajouter des multiplexeurs au besoin, et utiliser au minimum un nouveau bit de contrôle : write\_mem.

Note: Pour l'instant, on ne traitera pas la partie imm5 de ces instructions.




Figure 24 – Bits de contrôle liés à la mémoire

On a ajouté les bits de contrôle suivants :

- mem\_access qui vaut 1 lors des instructions st et 1d (et 0 sinon) c'est-à-dire lorsque op = 100;
- read\_mem qui vaut 1 lors de l'instruction 1d (et 0 sinon) c'est-à-dire que la première condition est vérifiée et flags = 01;
- write\_mem qui vaut 1 lors de l'instruction st (et 0 sinon) c'est-à-dire que la première condition est vérifiée et flags = 00.





Figure 25 – RAM après les modifications.

On a ajouté les multiplexeurs suivants :



 $\label{eq:figure 26-Multiplexeur qui permet de décaler négativement l'adresse en mémoire.$ 




FIGURE 27 – Multiplexeur qui permet de lire en mémoire lors d'un 1d.

**4.2** Écrire un code assembleur qui récupère les touches saisies par l'utilisateur et les stocke en mémoire jusqu'à la saisie de la touche *Entrée*, puis qui réécrit les données ainsi récupérées à l'écran en ordre inverse.

Exemple : La saisie de "123< Entrée>" donnera donc lieu à l'affichage de "321".

```
ldi r0, 0 # r0 <- 0
             ldi r5, 0 # r5 <- 0
2
3
             ldi r3, 13 # r3 <- 13 = <Enter>
4
     loop:
                  in r7 # r7 <- getchar()
6
             jeq r7, r3, eol # if (r7 == r3) goto eol
7
             out r7 # putchar() <- r7
8
             add r6, r5, r0 # r6 <- r5+r0
9
             st r7, r6, 0 # MEM[r6+0] <- r7
10
             addi r1, r0, 1 # r1 <- r0+1
11
             addi r0, r1, 0 # r0 <- r1
12
13
             jmp loop # goto loop
14
                 out r3 # putchar() <- r3
15
             ldi r3, 0
16
17
     loop2: subi r1, r0, 1 # r1 <- r0-1
18
19
             add r6, r5, r1 # r6 <- r5+r1
             ld r7, r6, 0 # r7 <- MEM[r6+0]
20
21
             out r7 # putchar() <- r7
22
             addi r0, r1, 0 # r0 <- r1
             jeq r0, r3, end # if (r0 == r3) goto end
23
             jmp loop2 # goto loop2
25
                 jmp end # goto end
26
     end:
```

FIGURE 28 - ../asm/q4\_2/reverse\_in.s

On stocke les entiers rentrés par l'utilisateur dans la mémoire et on les écrit sur l'écran en décrémentant le décalage en mémoire de 1 à chaque tour de la seconde boucle.

**4.3** Modifer l'ALU afin d'avoir 3 nouvelles sorties, correspondant aux drapeaux S (signe), C (carry), et O (overflow).

Remarquons d'abord que Carry et Overflow sont confondus puisque avoir une retenue revient à dépasser la capacité de l'ALU donc par exemple seuls Carry et Sign sont à implémenter effectivement.




FIGURE 29 – Ajout des drapeaux à l'ALU.

**4.4** Démontrer que, pour a et b deux entiers signés sur 8 bits différents,  $a \le b$  est équivalent à S = O, où S et O sont obtenus suite au calcul de b - a par l'ALU.

Soient a et b deux entiers signés sur 8 bits. Alors :

$$\exists (a_i)_{0 \le i \le 7} \in \{0,1\}^7 \, | \, a = \sum_{i=0}^7 2^i a_i$$

$$\exists (b_i)_{0 \le i \le 7} \in \{0, 1\}^7 \, | \, b = \sum_{i=0}^7 2^i b_i$$

Notons S et O les bits de Signe (Sign) et de Retenue (Overflow) renvoyés par l'ALU après le calcul de b-a.

Notons également  $C_i$  la retenue dans le calcul de b-a d'ordre  $i \in [0,7]$ .

Montrons que  $a \leq b \iff S = O$ 

 $\implies$  Supposons que  $a \leq b$ .

Comme  $a \leq b, b-a \geq 0$  d'où S = 0

Comme  $a \leq b$ , il existe

$$k_0 \in [0; 7]$$

tel que:

$$\forall i \in [k_0 + 1; 7], a_i = b_i \tag{1}$$

$$a_{k_0} = 0 (2)$$

$$b_{k_0} = 1 \tag{3}$$

Par conséquent,  $c := a - b = a + \overline{\operatorname{xor}(b, 255)} + 1$  va vérifier :

$$c_{k_0} = C_{k_0 - 1}$$

$$\forall i \in [\![k_0+1;7]\!], c_i=1$$

En effet, on a:

$$\begin{split} c_{k_0} &= a_{k_0} - b_{k_0} + C_{k_0-1} \\ &= a_{k_0} + \overline{b_{k_0}} + C_{k_0-1} \\ &\stackrel{(2)\wedge(3)}{=} 0 + 0 + C_{k_0-1} \\ c_{k_0} &= C_{k_0-1} \text{ et donc } C_{k_0} = 0 \end{split}$$

$$\begin{aligned} \forall i \in [\![k_0+1;7]\!], c_i &= a_i + \overline{b_i} + C_i \\ &\stackrel{(1)}{=} a_i + \overline{a_i} + 0 \\ c_i &= 1 \end{aligned}$$

Puisque que l'on n'a pas dépassé la limite de 8 bits, on a donc  $\boxed{O=0}$ . Ainsi, on a S=0=O et finalement  $\boxed{S=O}$ .

 $\leftarrow$  Supposons que S = O.

Procédons par une disjonction de cas :

- Supposons que S=0. Par conséquent, d'après l'hypothèse, O=0. Donc :  $b-a\geq 0$  sans avoir dépassé la capacité de l'ALU c'est-à-dire que  $a\leq b$ .
- Supposons que S=1. D'après l'hypothèse, on a O=1 autrement dit  $b-a\leq 0$  et le calcul a dépassé la capacité de l'ALU ce qui revient à dire que le signe est faussé et que  $b-a\geq 0$  ou encore  $a\leq b$ .

4.5 Utiliser le résultat précédent et ce qui a déjà implémenté été à la section précédente pour ajouter le support des instructions jlt, jle et jne.

Le support de ces instructions a été ajouté à la question 3.4.

**4.6** Écrire un code assembleur qui effectue à l'aide d'une boucle la multiplication par 10 de la valeur stockée dans  $r\theta$ .

Comment peut-on faire ce calcul beaucoup plus efficacement?

```
ldi r0, 4 # r0 <- 4
2
             ldi r1, 0 # r1 <- 0
             ldi r2, 10 # r2 <- 10; max_iter
3
             ldi r3, 0 # r3 <- 0
4
5
                  add r4, r1, r0 # r4 <- r1+r0
6
    loop:
             add r1, r4, 0 # r1 <- r4
             add r4, r3, 1 # r4 <- r3+1
8
             add r3, r4, 0 # r3 <- r4
9
             jeq r3, r2, end # if (r3 == r2) goto end
             jmp loop # goto loop
11
12
            jmp end # goto end
13
```

FIGURE 30 - ../asm/q4\_6/mul10.s

Pour réaliser le calcul beaucoup plus efficacement, on peut implémenter la multiplication et utiliser l'instruction "muli r1, r0, 10" et récupérer la valeur de r1.

4.7 Écrire un code assembleur qui récupère les touches saisies par l'utilisateur et les stocke en mémoire jusqu'à la saisie de la touche *Entrée*, puis qui réécrit à l'écran les données ainsi récupérées mais en majuscules.

Exemple : La saisie de "Abc1< Entrée>" donnera donc lieu à l'affichage de "ABC1".

```
ldi r0, 0 # r0 <- 0
             ldi r5, 0 # r5 <- 0
2
3
             ldi r3, 13 # r3 <- 13 = <Enter>
4
     loop:
                  in r7 # r7 <- getchar()
6
             jeq r7, r3, eol # if (r7 == r3) goto eol
7
             out r7 # putchar() <- r7
8
             add r6, r5, r0 # r6 <- r5+r0
9
             st r7, r6, 0 # MEM[r6+0] <- r7
10
             addi r1, r0, 1 # r1 <- r0+1
11
             addi r0, r1, 0 # r0 <- r1
12
13
             jmp loop # goto loop
14
15
                 out r3 # putchar() <- r3
            ldi r3, 0 # r3 <- 0
16
17
    loop2: add r6, r5, r3 # r6 <- r5+r3
18
19
             ld r7, r6, 0 # r7 <- MEM[r6+0]
             ldi r4, 97 # 'a'
20
21
             jlt r7, r4, endupc
22
             ldi r4, 122 # 'z
             jlt r4, r7, endupc
23
             subi r6, r7, 16 # r6 <- r7-16 (cannot subtract more than 31 at once)
             subi r7, r6, 16 # r7 <- r7-16</pre>
25
                   out r7 # putchar() <- r7
26
     endupc:
             addi r2, r3, 0 # r2 <- r3
27
             addi r3, r2, 1 # r3 <- r2+1
28
29
             jeq r0, r3, end # if (r0 == r3) goto end
             jmp loop2 # goto loop2
30
31
                 jmp end # goto end
```

FIGURE 31 - ../asm/q4\_7/char\_to\_caps.s

#### 1.5 Exercice 5 - Améliorations diverses

Certaines questions de cet exercice impliquent de compléter le code source du compilateur.

**5.1** Améliorer l'ALU et modifier le chemin de données de façon à supporter les instructions logiques (catégorie 001).

J'ai ajouté à l'ALU le support de mul / muli, des opérations logiques telles que not, lsr, or et and.

Pour cela, j'ai décidé de changer les bits de contrôle en les faisant correspondre aux bits d'opération et de drapeaux de l'instruction et par conséquent, j'ai eu besoin d'un multiplexeur dans les cas où l'opération nécessite une somme ou une addition mais n'en est pas une à proprement parler.

On a donc:

instruction	op	flags
not	001	00
lsr	001	01
or	001	10
and	001	11
add / addi	010	0 <b>X</b>
sub / subi	010	1 <b>X</b>
mul / muli	011	0X
jeq	110	00
jle	110	01
jlt	110	10
jne	110	11

5.2 Écrire un code qui lit un entier saisi au clavier.

```
init:
                   ldi r0, 49 # r0 <- 49 = '1'
                     ldi r1, 57 # r1 <- 57 = '9'
2
3
                  in r7 # r7 <- getchar()
5
                     jlt r7, r0, loop # if (r7 < r0) goto loop (if r7 < '1')
6
                     jlt r1, r7, loop # if (r1 < r7) goto loop (if r7 > '9')
7
8
                     out r7 # putchar() <- r7
9
10
11
     end:
                 jmp end
```

FIGURE 32 - ../asm/q5\_2/int\_read.s

On lit le caractère écrit par l'utilisateur au clavier dans r7, on le renvoie et on arrive à la fin si c'est un entier sinon on boucle jusqu'à que l'utilisateur entre un entier.

5.3 Écrire un code qui effectue la division par 10 de la valeur stockée dans r0.

```
ldi r0, 40 # r0 <- 40
                      ldi r1, 0 # r1 <- 0
2
                      ldi r2, 0 # r2 <- 0
3
4
                      lsr r1, r0, 1 # r1 <- r0 >> 1 = r0/2
5
6
                   jlt r7, r1, end # if (r7 < r5) goto end
     loop:
7
                      subi r1, r0, 5 # r1 <- r0-5</pre>
9
                      addi r3, r2, 1 # r3 <- r2+1
                      addi r2, r3, 0 # r2 <- r3
10
                      jmp loop # goto loop
11
12
                  jmp end # goto end
13
     end:
```

FIGURE  $33 - .../asm/q5_3/div10.s$ 

On commence par diviser par 2 la valeur contenue dans r0. Puis, on enlève 5 jusqu'à obtenir un résultat inférieur strictement à 5 (quitte à le faire 0 fois). Et le nombre de soustractions effectuées correspond au quotient de r0 par 10.

**5.4** Écrire un code qui lit deux entiers au clavier, puis affiche le résultat de leur multiplication (modulo 256) à l'écran.

```
in r0 # r0 <- getchar()
1
                       in r1 # r1 <- getchar()
2
                        # r7 temp reg
3
4
                   subi r7, r0, 24 # r7 <- r0-24
     int:
5
6
                       subi r0, r7, 24 # r0 <- r7-24; convert r0 to its integer value
7
                       subi r7, r1, 24 # r7 <- r2-24;
8
9
                       subi r1, r7, 24 # r2 \leftarrow r7-24; convert r1 to its integer value
10
                   mul r7, r0, r1 # r7 <- r0*r1 mod 256
11
     calc:
12
             jmp end # goto end
     end:
13
```

FIGURE 34 - ../asm/q5\_4/read2\_mul.s

En considérant l'hypothèse simplificatrice que les entiers sont des chiffres entre 0 et 9, on lit les deux entrées de l'utilisateur que l'on vérifie être des chiffres. On les convertit ensuite en leur valeur décimal et on les multiplie.

5.5 Compléter le support des instructions 1d et st afin de gérer la partie imm5 de l'instruction.

```
# Suppress old instruction Ld # - | Load of (int * int) (** rd, rs *)

Suppress old instruction st # - | Store of (int * int) (** rs, rd *)
```

FIGURE 35 - instr 1

Suppression des anciennes instructions 1d et st du type instr de asm.ml.

```
18 # Add new instruction ld # + | Load of (int * int * int ) (** rd, rs, imm5 *)
19 # Add new instruction st # + | Store of (int * int * int ) (** rs, rd, imm5 *)
```

FIGURE 36 - instr 2

Ajout des nouvelles instructions (supportant les imm5) 1d et st au type instr de asm.ml.

```
40  # Sup. ld old dump instrction # -| Load (rd, rs) ->
41  # "  # - Printf.printf "r%d <- MEM[r%d] \n" rd rs
42  # Sup. st old dump instrction # -| Store (rs, rd) ->
43  # "  # - Printf.printf "MEM[r%d] <- r%d\n" rs rd
```

FIGURE 37 - dump\_instr 1

Suppression de l'ancien dump de 1d et st.

```
48  # Add ld dump instruction  # +| Load (rd, rs, im) ->
49  # "  # + Printf.printf "r%d <- MEM[r%d+%d]\n" rd rs im
50  # Add st dump instruction  # +| Store (rd, rs, im) ->
51  # "  # Printf.printf "MEM[r%d+%d] <- r%d\n" rs rd im
```

FIGURE 38 - dump instr 2

Ajout du nouveau dump de 1d et st.

```
78  # Old ld asm2bin command  # - | Load (rd,rs) ->
79  # "  # - instr_to_bin_type1b Ob100 0 1 rd rs 0
80  # Old st asm2bin command  # - | Store (rs,rd) ->
81  # "  # - instr_to_bin_type1b Ob100 0 0 rd rs 0
```

FIGURE 39 - op 1

Suppression des anciennes opérations 1d et st dans op.

```
#
         Add 1d asm2bin command
                                                    | Load (rd,rs,v) ->
86
                                                            if -16 <= v && v <= 15 then
87
                                                                    instr_to_bin_type1b 0b100 0 1 rd rs v
88
                                      #
     #
89
                                      #
                                                                failwith ("Load in memory: Bad value imm5")
                                                    | Store (rs,rd,v) ->
         Add st asm2bin command
91
                                                            if -16 <= v && v <= 15 then
92
                                                                     instr_to_bin_type1b 0b100 0 0 rd rs v
93
94
                                                            else
                                                                failwith ("Load in memory: Bad value imm5")
95
```

FIGURE 40 - op 2

Ajout des nouvelles opérations 1d et st dans op.

```
# Sup. old declaration ld # - | Load of (int * int) (** rd, rs *)

119 # Sup. old declaration st # - | Store of (int * int) (** rs, rd *)
```

FIGURE 41 - asm.mli 1

Suppression des anciennes déclarations 1d et st dans le type de asm.mli..

```
# Add declaration ld # + | Load of (int * int * int ) (** rd, rs, imm5 *)

# Add declaration st # + | Store of (int * int * int ) (** rs, rd, imm5 *)
```

FIGURE 42 - asm.mli 2

Ajout des nouvelles déclarations 1d et st dans le type de asm.mli..

```
# Suppress old syntax LD # - | LD REG COMA REG { Load ($2, $4) }
```

FIGURE 43 - parser.mly 1

Suppression de l'ancienne syntaxe de 1d dans parser.mly.

FIGURE 44 - parser.mly 2

Suppression de l'ancienne syntaxe de st dans parser.mly.

```
200 # Add new syntax for LD # + | LD REG COMA REG COMA INT { Load ($2, $4, $6) }
```

FIGURE 45 - parser.mly 3

Ajout de la nouvelle syntaxe de 1d dans parser.mly.

```
202 # Add new syntax for ST # + | ST REG COMA REG COMA INT { Store ($4, $2, $6) }
```

FIGURE 46 - parser.mly 4

Ajout de la nouvelle syntaxe de st dans parser.mly.

5.6 Ajouter le support de l'instruction jr.

J'ai ajouté un bit de contrôle  $do\_jr$  et l'arrivée de ce dernier comme bit de contrôle au compteur de programme.



FIGURE 47 – Bit de contrôle do\_jr.

Calculated jr jump address.





FIGURE 48 – Ajout du bit de contrôle  $do\_jr$  au compteur de programme.



 ${\tt FIGURE~49-Calcul~de~l'adresse~de~saut}.$ 

## 2 ALU (Arithmetic Logic Unit)




Figure 50 – L'unité arithmétique et logique.

#### 2.1 Bits de contrôle




FIGURE 51 – Bits de contrôle de l'ALU

#### 2.1.1 op (3 bits : op2, op1 et op0)

Ces 3 bits de contrôle correspondent aux 3 bits d'opération de l'instruction sauf dans le cas des sauts conditionnels (où l'on force une soustraction) ou de l'accès en mémoire (où l'on force une addition ou une soustraction en fonction du décalage).

#### 2.1.2 flags (2 bits : f1 et f0)

Ces 2 bits de contrôle correspondent aux 2 bits de drapeaux de l'instruction sauf dans le cas des sauts conditionnels (où l'on force une soustraction) ou de l'accès en mémoire (où l'on force une addition ou une soustraction en fonction du décalage).

#### 2.2 Bits de sortie




FIGURE 52 – Bits de sortie de l'ALU

#### 2.2.1 Zero

Ce bit de sortie vaut 1 si et seulement si la sortie de l'ALU vaut 0.

#### 2.2.2 Sign

Ce bit de sortie vaut 1 si et seulement la sortie est de signe négatif (ce qui ne peut arriver que lors de soustractions).

#### 2.2.3 Carry / Overflow

Ce bit de sortie vaut 1 si et seulement si il y a eu dépassement de la valeur possible sur 8 bits (ou de manière équivalente, il y a une retenue qui dépasse les 8 bits présents).

## 3 Bits globaux

## 3.1 Bits de contrôle

instr	op	flags	op2	op1	op0	f1	f0
nop	000	00	0	0	0	0	0
ldi	000	01	0	0	0	0	1
	000	10	0	0	0	1	0
	000	11	0	0	0	1	1
not	001	00	0	0	1	0	0
lsr	001	01	0	0	1	0	1
or	001	10	0	0	1	1	0
and	001	11	0	0	1	1	1
addi	010	00	0	1	0	0	0
add	010	01	0	1	0	0	1
subi	010	10	0	1	0	1	0
sub	010	11	0	1	0	1	1
muli	011	00	0	1	1	0	0
mul	011	01	0	1	1	0	1
st	100	00	0	1	0	1	0
ld	100	01	0	1	0	1	0
out	100	10	1	0	0	1	0
in	100	11	1	0	0	1	1
jr	101	00	1	0	1	0	0
	101	01	1	0	1	0	1
	101	10	1	0	1	1	0
	101	11	1	0	1	1	1
jeq	110	00	0	1	0	1	0
jle	110	01	0	1	0	1	0
jlt	110	10	0	1	0	1	0
jne	110	11	0	1	0	1	0
jmp	111	00	1	1	1	0	0
jmp	111	01	1	1	1	0	1
jmp	111	10	1	1	1	1	0
jmp	111	11	1	1	1	1	1

#### 3.1.1 Sauts

instr	$do\_jcc$	$do\_jmp\_abs$	$do\_jmp\_cnd$	$do\_jr$	$is\_jmp$	jcc
nop	0	0	0	0	0	0
ldi	0	0	0	0	0	0
	0	0	0	0	0	0
	0	0	0	0	0	0
not	0	0	0	0	0	0
lsr	0	0	0	0	0	0
or	0	0	0	0	0	0
and	0	0	0	0	0	0
addi	0	0	0	0	0	0
add	0	0	0	0	0	0
subi	0	0	0	0	0	0
sub	0	0	0	0	0	0
muli	0	0	0	0	0	0
mul	0	0	0	0	0	0
$\operatorname{st}$	0	0	0	0	0	0
ld	0	0	0	0	0	0
out	0	0	0	0	0	0
in	0	0	0	0	0	0
jr	0	0	0	1	1	0
	X	X	X	X	X	X
	X	X	X	X	X	X
	X	X	X	X	X	X
jeq	1	0	1	0	1	1
jle	1	0	1	0	1	1
jlt	1	0	1	0	1	1
jne	1	0	1	0	1	1
jmp	0	1	0	0	1	0
jmp	0	1	0	0	1	0
jmp	0	1	0	0	1	0
jmp	0	1	0	0	1	0

Les bits de contrôle liés aux sauts sont :  $do\_jcc$ ,  $do\_jmp\_abs$ ,  $do\_jmp\_cnd$ ,  $do\_jr$ ,  $is\_jmp$ , jcc, jeq, jle, jlt, jne,  $jmp\_abs$ , et jr.




FIGURE 53 – Bit de contrôle  $do\_jcc$ .

 $do\_jcc$  vaut 1 si et seulement si l'instruction courante est un saut conditionnel et que la condition de saut est vérifiée.



FIGURE 54 – Bit de contrôle  $do\_jmp\_abs$ .

 $do\_jmp\_abs$  vaut 1 si et seulement si l'instruction courante est un saut absolu.




FIGURE 55 – Bit de contrôle  $do\_jmp\_cnd$ .

 $do\_jmp\_cnd$  vaut 1 si et seulement si l'instruction courante est un saut conditionnel.



FIGURE 56 – Bit de contrôle  $do\_jr$ .

 $do\_jr$  vaut 1 si et seulement si l'instruction courante est jr.




FIGURE 57 – Bit de contrôle  $is\_jmp$ .

 $is\_jmp$  vaut 1 si et seulement si le processeur lit une instruction de saut (jr, jmp ou tout saut conditionnel).




FIGURE 58 – Bits de contrôles liés aux instructions spécifiques des sauts conditionnels.

jeq, jle, jlt et jne valent 1 respectivement quand l'instruction éponyme est l'instruction courante.

#### 3.1.2 Utilisation de la RAM

Les bits de contrôle liés à l'utilisation de la RAM sont :  $mem\_access$ ,  $write\_mem$  et  $read\_mem$ .




FIGURE 59 – Bits de contrôles liés à l'utilisation de la mémoire.

mem\_access vaut 1 si et seulement si l'instruction courante est 1d ou st.
write\_mem vaut 1 si et seulement si l'instruction courante est st.
read\_mem vaut 1 si et seulement si l'instruction courante est 1d.

#### 3.1.3 Autre

instr	$src2\_is\_rd$	res_imm	$arg2\_imm$
nop	X	X	X
ldi	0	1	0
	X	X	X
	X	X	X
not	0	0	X
lsr	0	0	1
or	0	0	0
and	0	0	0
addi	0	0	1
add	0	0	0
subi	0	0	1
sub	0	0	0
muli	0	0	1
mul	0	0	0
st	1	0	1
ld	1	0	1
out	1	0	X
in	0	0	X
jr	1	0	0
	X	X	X
	X	X	X
	X	X	X
jeq	1	1	0
jle	1	1	0
jlt	1	1	0
jne	1	1	0
jmp	0	1	1
jmp	0	1	1
jmp	0	1	1
jmp	0	1	1

Les autres bits de contrôles sont :  $src2\_is\_rd$ ,  $res\_imm$  et  $arg2\_imm$ .




FIGURE 60 – Bit de contrôle  $src2\_is\_rd$ .

src2\_is\_rd vaut 1 si et seulement si l'instruction utilise le registre rd pour y réaliser des opérations. C'est le cas pour les sauts conditionnels ou de registres, les accès en mémoire ou l'écriture sur l'écran.

 $res\_imm$  vaut 1 si et seulement si l'instruction a pour résultat l'immédiat donné en argument. C'est le cas pour ldi.



FIGURE 61 – Bit de contrôle res\_imm.




FIGURE 62 – Bit de contrôle  $arg2\_imm$ .

arg2\_imm vaut 1 si et seulement si le deuxième argument de l'instruction est un immédiat. C'est le cas pour toutes les opérations dont le nom se termine par i ou lsr.

### 3.2 Bits de statut




FIGURE 63 – Bit de contrôle  $do\_sub$ .

 $do\_sub$  vaut 1 si et seulement si l'instruction courante demande l'utilisation de l'ALU en mode soustracteur.




FIGURE 64 – Bits de contrôle d'entrée-sortie.

in vaut 1 si et seulement si l'instruction courante est in.

out vaut 1 si et seulement si l'instruction courante est out.

rd=rs et rd< rs valent respectivement 1 lorsque la valeur contenue dans rd est égale (respectivement strictement inférieure) à la valeur contenue dans rs.

# 4 Changements apportés au compilateur

#### 4.1 asm.ml / asm.mli

- 4.1.1 asm.mli
- 4.1.2 asm.ml

```
#
5
                                                type instr
6
     #
                                                      Nop
                                                    | Ldi
                                                            of (int * int)
                                                                             (** rd, imm8 *)
7
                                                            of (int * int) (** rd, rs *)
         Add instruction not
                                                    Not
                                      #
                                                            of (int * int * int)
         Add instruction lsr
                                                    | Lsr
                                                                                          (** rd, rs, imm5 *)
9
                                                            of (int * int * int)
                                                                                          (** rd, rs, rt *)
     #
         Add instruction or
                                      #
                                                    l Or
10
         Add instruction and
                                                  | And
                                                           of (int * int * int)
                                                                                          (** rd, rs, rt *)
                                                    | Add
                                                            of (int * int * int * bool) (** rd, rs, rt, sub? *)
12
                                                    | Addi of (int * int * int * bool) (** rd, rs, imm5, sub? *)
13
         Suppress old instruction Ld #
Suppress old instruction st #
14
                                                  | Load of (int * int) (** rd, rs *)
                                                  | Store of (int * int) (** rs, rd *)
| Mul of (int * int * int) (** rd, rs, rt *)
     #
15
16
         Add instruction mul
                                                  | Muli of (int * int * int) (** rd, rs, imm5 *)
17
         Add instruction muli
     #
         Add new instruction ld
                                                   | Load of (int * int * int ) (** rd, rs, imm5 *)
18
19
     #
         Add new instruction st
                                      #
                                                    | Store of (int * int * int ) (** rs, rd, imm5 *)
                                                                            (** rd *)
                                                    | In of int
20
21
                                                    | Out
                                                            of int
                                                                            (** rs *)
     #
         Add instruction jr
                                       #
                                                    | Jr
                                                            of (int * int) (** rd, rs *)
22
                                                    CJmp of (int * int * label * cond) (** rd, rs, addr, cond *)
23
                                                    | Jmp of label (** label name *)
24
                                       #
25
```

FIGURE 65 - Type instr

Ajout dans l'implémentation du type *instr* (correspondant aux instructions) des instructions not, lsr, or, and et jr.

Modification dans l'implémentation du type instr des instructions ld et st pour gérer la partie lmm5 de ces instructions.

```
@@ -48,20 +55,29 @@
     #
26
27
     #
                                         #
                                                   let dump_instr = fun i -> match i with
                                                   | Nop -> Printf.printf ".\n"
28
                                                  | Ldi (r,v) -> Printf.printf "r%d <- %d\n" r v
     #
                                         #
29
30
     #
          Add not dump instruction
                                         #
                                                  +| Not (rd,rs) -> Printf.printf "r\%d <- not(r\%d)\n" rd rs
                                                 +| Lsr (rd,rs,s) -> Printf.printf "r%d <- r%d >> %d\n" rd rs s
          {\color{red} \textbf{Add}} \ {\color{blue} \textbf{lsr}} \ {\color{blue} \textbf{dump}} \ {\color{blue} \textbf{instruction}}
31
                                                 +| Or (rd,rs,rt) -> Printf.printf "r\%d <- r\%d || r\%d\n" rd rs rt
32
          Add or dump instruction
                                                 +| And (rd,rs,rt) -> Printf.printf "r%d <- r%d && r%d\n" rd rs rt
33
          Add and dump instruction
                                                   | Add (rd,rs,rt,b) ->
34
                                                            let c = if b then '-' else '+' in
35
                                                            Printf.printf "r%d <- r%d %c r%d\n" rd rs c rt</pre>
36
                                                 | Addi (rd,rs,v,b) ->
37
     #
                                                            let c = if b then '-' else '+' in
38
     #
                                                            Printf.printf "r%d <- r%d %c %d\n" rd rs c v
39
          {
m Sup.} ld old dump instrction #
                                                  -| Load (rd, rs) ->
40
     #
                                                           Printf.printf "r%d <- MEM[r%d]\n" rd rs
41
                                                  -| Store (rs, rd) ->
     #
          Sup. st old dump instrction #
42
43
     #
                                                            Printf.printf "MEM[r%d] <- r%d\n" rs rd</pre>
                                                  +| Mul (rd,rs,rt) ->
44
          Add mul dump instruction
                                                            Printf.printf "r%d <- r%d x r%d mod 256\sqrt{n}" rd rs rt
     #
45
46
     #
          Add muli dump instruction
                                         #
                                                 +| Muli (rd,rs,v) ->
                                                           Printf.printf "r%d <- r%d x %d mod 256\n" rd rs v
47
48
     #
          Add 1d dump instruction
                                         #
                                                 +| Load (rd, rs, im) ->
                                                            Printf.printf "r%d <- MEM[r%d+%d]\n" rd rs im
49
     #
          Add st dump instruction
                                                  +| Store (rd, rs, im) ->
50
                                                           Printf.printf "MEM[r%d+%d] <- r%d\n" rs rd im
51
52
                                                  | In rd ->
                                                           Printf.printf "r%d <- getchar()\n" rd</pre>
53
     #
                                         #
                                                  | Out rs ->
54
                                                            Printf.printf "putchar(r%d)\n" rs
55
          Add jr dump instruction
                                                  +| Jr (rd,rs) -> Printf.printf "goto r\%d + r\%d x 256\n" rs rd
56
```

 $FIGURE\ 66-Fonction\ \texttt{dump\_instr}$ 

Ajout dans la fonction de *dump* à la compilation *dump\_instr* des instructions not, lsr, or, and, mul, muli et jr.

Modification dans la fonction de dump à la compilation  $dump\_instr$  des instructions ld et st pour gérer la partie imm5 de ces instructions.

```
57
                                                | CJmp (rd,rs,lbl,cd) ->
      #
                                                         let op = match cd with
58
                                                                  | LT -> "<"
59
                                               @@ -137,20 +153,40 @@
                                       #
60
                                                             instr_to_bin_type2 0b000 0 0 0 0
61
                                                     | Ldi (r.v) ->
62
                                                             instr_to_bin_type2 0b000 0 1 r v
63
     #
          Add not dump instruction
                                                    | Not (rd,rs) ->
64
                                                             instr_to_bin_type1b 0b001 0 0 rd rs 0
65
     #
                                                    | Lsr (rd,rs,s) ->
          Add lsr dump instruction
66
                                                             instr_to_bin_type1b 0b001 0 1 rd rs s
      #
67
68
     #
          Add or dump instruction
                                       #
                                                    | Or (rd,rs,rt) ->
69
                                                             instr_to_bin_type1 0b001 1 0 rd rs rt
          Add and dump instruction
                                       #
                                                   | And (rd,rs,rt) ->
      #
70
71
                                       #
                                                             instr\_to\_bin\_type1 0b001 1 1 rd rs rt
                                                    | Add (rd,rs,rt,b) ->
72
73
      #
                                       #
                                                             let f1 = if b then 1 else 0 in
74
                                       #
                                                             instr_to_bin_type1 0b010 f1 1 rd rs rt
                                                    | Addi (rd,rs,v,b) ->
75
76
                                                             let f1 = if b then 1 else 0 in
77
                                                             instr_to_bin_type1b 0b010 f1 0 rd rs v
          01d ld asm2bin command
     #
                                                    | Load (rd.rs) -
78
79
                                                             instr_to_bin_type1b 0b100 0 1 rd rs 0
     #
          Old st asm2bin command
80
                                                    | Store (rs,rd) ->
                                                             instr\_to\_bin\_type1b 0b100 0 0 rd rs 0
81
          Add mul asm2bin command
                                                    | Mul (rd,rs,rt) ->
82
     #
                                                             instr_to_bin_type1 0b011 0 1 rd rs rt
83
84
          Add muli asm2bin command
                                       #
                                                    | Muli (rd,rs,v) ->
                                                             instr_to_bin_type1b 0b011 0 0 rd rs v
85
          Add 1d asm2bin command
                                       #
                                                    | Load (rd,rs,v) ->
86
                                                             if -16 <= v && v <= 15 then
87
                                                                     instr_to_bin_type1b 0b100 0 1 rd rs v
88
      #
89
90
                                                                failwith ("Load in memory: Bad value imm5")
          Add st asm2bin command
                                                   | Store (rs,rd,v) ->
91
92
                                                             if -16 <= v && v <= 15 then
                                                                     instr_to_bin_type1b 0b100 0 0 rd rs v
93
94
95
                                       #
                                                                 failwith ("Load in memory: Bad value imm5")
                                                    | In rd ->
96
                                                             instr_to_bin_type2 0b100 1 1 rd 0
97
                                                     | Out rs ->
                                                             instr_to_bin_type2 0b100 1 0 rs 0
99
100
          add jr asm2bin command
                                       #
                                                     | Jr (rd,rs) ->
                                                             instr_to_bin_type1b 0b111 0 0 rd rs 0
101
                                       #
                                                     | CJmp (rd,rs,lbl,cd) ->
102
103
                                       #
                                                             let (f1,f2) = match cd with
                                                                          | EQ -> (0,0)
104
```

FIGURE 67 - ../patch/digcomp\_jb.patch.dbu

Ajout dans op des instructions not, lsr, or, and, mul, muli et jr. Modification dans op des instructions ld et st pour gérer la partie imm5 de ces instructions.

```
diff -urN digcomp_orig/asm.mli digcomp_new/asm.mli
105
                                     #
                                              --- digcomp_orig/asm.mli 2018-03-05 15:26:51.000000000 +0100
106
      # In asm.mli
                                              +++ digcomp_new/asm.mli
                                                                             2023-01-03 08:01:41.617126449 +0100
107
                                              @@ -35,12 +35,19 @@
108
                                      #
                                              type instr =
109
110
                                                     Nop
                                                   | Ldi
                                                           of (int * int)
                                                                           (** rd, imm8 *)
111
                                                                           (** rd, rs *)
         Add declaration not
                                                   | Not
                                                           of (int * int)
112
                                                           of (int * int * int)
                                                                                      (** rd, rs, uimm5 *)
113
         Add declaration lsr
                                                   Lsr
         Add declaration or
                                                           of (int * int * int)
                                                                                       (** rd, rs, rt *)
114
      #
         Add declaration and
                                                           of (int * int * int)
                                                                                      (** rd, rs, rt *)
115
                                                   | And
                                                           of (int * int * int * bool) (** rd, rs, rt, sub? *)
116
                                      #
                                                   l Add
                                                   | Addi of (int * int * int * bool) (** rd, rs, uimm5, sub? *)
117
         Sup. old declaration ld
                                      #
                                                  | Load of (int * int) (** rd, rs *)
      #
118
119
         Sup. old declaration st
                                      #
                                                  | Store of (int * int) (** rs, rd *)
                                                 | Mul of (int * int * int) (** rd, rs, rt *)
         Add declaration mul
120
                                      #
                                                  | Muli of (int * int * int) (** rd, rs, uimm5 *)
121
         Add declaration muli
                                                   | Load of (int * int * int ) (** rd, rs, imm5 *)
          Add declaration 1d
                                      #
122
                                                   | Store of (int * int * int ) (** rs, rd, imm5 *)
         Add declaration st
123
124
                                                   l In
                                                           of int
                                                                         (** rd *)
125
                                                   | Out
                                                           of int
                                                                          (** rs *)
                                                           of (int * int) (** rd, rs *)
         Add declaration jr
                                                   | Jr
126
127
                                                   | CJmp of (int * int * label * cond) (** rs, rt, addr, cond *)
                                                           of label (** addr *)
128
                                                   Jmp
129
```

FIGURE 68 - ../patch/digcomp\_jb.patch.dbu

Ajout dans la déclaration du type *instr* des instructions **not**, **lsr**, **or**, **and**, **mul**, **mul**i et jr.

Modification dans la déclaration du type *instr* des instructions 1d et st pour gérer la partie imm5 de ces instructions.

```
133
                                                @@ -102,7 +102,7 @@
                                                             let _ = Printf.printf "-----\[n\]" in
134
135
                                                              let _ = List.iteri
136
                                                                           (fun idx instr ->
                                                                              let _ = Printf.printf "%4d: " idx in
          Sup old line diag digcomp
137
          Add hexa on diag digcomp
                                                                               let \_ = Printf.printf "%4d [x%04x]: " idx idx in
138
139
                                                                               dump_instr instr
140
141
```

FIGURE 69 - ../patch/digcomp\_jb.patch.dbu

Ajout du numéro en ligne en hexadécimal dans le dump.

```
@@ -8,14 +8,21 @@
145
                                                          [ "nop", NOP; "ldi", MOV;
146
      #
                                            #
147
                                                             "mov", MOV;
"not", NOT;
148
149
           Link word not to token NOT
                                                            "lsr", LSR;
           Link word 1sr to token LSR #
150
                                                            "or",
           Link word or to token OR
                                                                      OR;
151
152
           Link word and to token AND
                                                             "and",
                                                             "add", ADD;
153
                                                            "addi", ADDI;
"sub", SUB;
"subi", SUBI;
154
155
156
157
           Link word mul to token MUL #
                                                            "mul", MUL;
                                                             "muli", MULI;
           Link word muli to token MULI#
158
                                                             "ld", LD;
159
                                                             "st",
160
                                                             "in", IN;
"out", OUT;
161
162
                                                             "jr", JR;
"jlt", JLT;
           Link word jr to token JR
163
      #
                                            #
164
165
                                            #
                                                             "jle",
                                                                      JLE;
                                                             "je",
                                                                      JEQ;
166
```

FIGURE 70 - ../patch/digcomp\_jb.patch.dbu

Ajout dans les reconnaissances des instructions en token de lexer.mll des instructions not, lsr, or, and, mul, muli et jr.

```
@@ -4,7 +4,7 @@
170
171
172
                                               %token <int> INT
173
174
         Add new tokens
                                              -%token NOP MOV ADD ADDI SUB SUBI JMP LD ST IN OUT JLE JLT JEQ JNE
          NOT LSR OR AND MUL & MULI
                                              +%token NOP MOV NOT LSR OR AND ADD ADDI SUB SUBI MUL MULI JMP LD ST IN OUT JR JLE JLT JE
175
176
                                               %token COMA COLON LPAR RPAR
177
                                               %token <int> REG
                                               %token <string> LABEL
178
                                              @@ -27,6 +27,10 @@
179
                                                                                  { Nop }
180
                                                 | MOV REG COMA INT
                                                                                  { Ldi ($2,$4) }
181
                                                 | MOV REG COMA REG
                                                                                  { Addi ($2,$4,0,false) }
182
                                                 | NOT REG COMA REG
                                                                                      { Not ($2,$4) }
         Add syntax for NOT
183
                                              + | LSR REG COMA REG COMA INT
                                                                                       { Lsr ($2,$4,$6) }
184
         Add syntax for LSR
         Add syntax for OR
                                              + | OR REG COMA REG COMA REG
                                                                                       { Or ($2,$4,$6) }
185
         Add syntax for AND
                                                 | AND REG COMA REG COMA REG
                                                                                       { And ($2,$4,$6) }
186
                                                                                  { Add ($2,$4,$6,false) }
187
                                                 | ADD REG COMA REG COMA REG
                                                                                  { assert (0<=$6 && $6<32); Addi ($2,$4,$6,false) }
                                                 | ADDI REG COMA REG COMA INT
188
                                                 | ADD REG COMA REG COMA INT
                                                                                  { assert (0<=$6 && $6<32); Addi ($2,$4,$6,false) }
      #
189
190
                                             00 -34,12 +38,15 00
                                                 | SUB REG COMA REG COMA REG
                                                                                  { Add ($2,$4,$6,true) }
191
192
                                                 | SUB REG COMA REG COMA INT
                                                                                  { assert (0<=$6 && $6<32); Addi ($2,$4,$6,true)
                                                 | SUBI REG COMA REG COMA INT
                                                                                  { assert (0<=$6 && $6<32); Addi ($2,$4,$6,true)
193
         Suppress old syntax LD
                                              - | LD REG COMA REG
                                                                                  { Load ($2, $4)
194
                                              - | MOV REG COMA LPAR REG RPAR
195
         Suppress old syntax MOV
                                                                                 { Load ($2, $5)
196
         Suppress old syntax ST
                                                 | ST REG COMA REG
                                                                                  { Store ($4, $2)
                                              - | MOV LPAR REG RPAR COMA REG
                                                                                  { Store ($3, $6) }
         Suppress old syntax MOV
                                      #
197
         Add syntax for MUL
                                              + | MUL REG COMA REG COMA REG
                                                                                 { Mul ($2,$4,$6) }
198
         Add syntax for MULI
                                              + | MULI REG COMA REG COMA INT
                                                                                  { assert (0<=$6 && $6<32); Muli ($2,$4,$6) }
199
         Add new syntax for LD
                                              + | LD REG COMA REG COMA INT
                                                                                  { Load ($2, $4, $6) }
200
         Add new syntax for MOV
                                              + | MOV REG COMA LPAR REG RPAR
                                                                                  { Load ($2, $5, 0) }
201
         Add new syntax for ST
                                              + | ST REG COMA REG COMA INT
                                                                                  { Store ($4, $2, $6) }
202
                                              + | MOV LPAR REG RPAR COMA REG
203
         Add new syntax for MOV
                                                                                  { Store ($3, $6, 0) }
                                                 | IN REG
                                                                                  { In $2 }
204
                                                 | OUT REG
                                                                                  { Out $2 }
205
206
         Add syntax for JR
                                                 | JR REG COMA REG
                                                                                  { Jr ($2,$4) }
207
                                                 | cjump REG COMA REG COMA LABEL { CJmp ($2,$4,$6,$1) }
                                                  | JMP LABEL
208
                                                                                  { Jmp $2 }
209
```

FIGURE 71 - ../patch/digcomp\_jb.patch.dbu

Ajout des syntaxes *instr* des instructions not, lsr, or, and, mul, muli et jr.

Modification des syntaxes des instructions ld, st et mov pour gérer la partie imm5 de ces instructions.

### 5 Codes de tests

Dans cette partie, un X signifie que l'on ne connaît pas la valeur.

#### 5.1 Vérification des opérations logiques (not, 1sr, or et and)

```
init: mov r0, 16 # r0 <- 16
1
2
            mov r1, 48 # r1 <- 48
            mov r2, 0 # r0 <- 0
3
4
            not r7, r2 # r7 <- 255
    lg:
            lsr r6, r0, 1 # r6 <- 8
6
            or r5, r0, r1 # r5 <- 48
            and r4, r0, r1 # r4 <- 16
9
10
     end:
           jmp end
```

FIGURE 72 - ../tests/lg.s

Ce code teste les instructions not, lsr, or et and. État des registres en fin d'exécution :

registre	r0	r1	r2	r3	r4	r5	r6	r7
valeur	16	48	0	Х	16	48	8	255

# 5.2 Vérification des opérations arithmétiques (add / addi, sub / subi, mul / muli)

```
init: mov r0, 0 # r0 <- 0</pre>
1
2
             mov r1, 1 # r1 <- 1
             mov r2, 2 # r2 <- 2
3
4
     arith: add r7, r0, r1 # r7 < -0+1 = 1
5
             addi r6, r0, 1 # r6 <- 0+1 = 1
6
8
             sub r7, r6, 2 # r7 < -1-2 = -1
             subi r6, r2, 1 # r2 <- 2-1 = 1</pre>
9
10
             mul r5, r6, r2 # r5 <- 1*2 = 2
11
             muli r4, r5, 10 # r4 <- 2*10 = 20
12
13
14
     end:
            jmp end
```

FIGURE 73 - ../tests/arith.s

Le programme arith.s teste les fonctions add / addi, sub / subi et mul / muli. État des registres en fin d'exécution :

registre	r0	r1	r2	r3	r4	r5	r6	r7
valeur	0	1	2	X	20	2	1	-1

#### 5.3 Vérification de l'accès en lecture et écriture à la RAM (1d, st)

```
ldi r7, 53 # r7 <- 53
             ldi r0, 66 # r0 <- 66
2
3
              ldi r1, 76 # r1 <- 76
             ldi r2, 86 # r2 <- 86
4
5
             st r0, r7, 0 # MEM[r7+0] <- r0=66
             st r1, r7, 1 # MEM[r7+1] <- r1=76
             st r2, r7, -4 # MEM[r7-4] <- r2=86
9
             ld r3, r7, 0 # r3 \leftarrow MEM[r7+0] = 66
10
             ld r3, r7, 1 # r3 <- MEM[r7+1] = 76
11
             ld r3, r7, 2 # r3 <- MEM[r7+2] = 86
12
13
             ldi r1, 256 # r1 <- 256
15
              st r1, r7, 1 # MEM[r7+1] <- r1 = 256
16
17
              ld r3, r7, 0 # r3 <- MEM[r7+0] = 66
18
             ld r3, r7, 1 # r3 <- MEM[r7+1] = 256
19
             ld r3, r7, 2 # r3 <- MEM[r7+2] = 86
20
```

FIGURE 74 - ../tests/mem.s

Le programme mem.s teste l'accès en lecture (1d) et écriture (st) à la mémoire RAM. État des registres en fin d'exécution :

registre	r0	r1	r2	r3	r4	r5	r6	r7
valeur	0	1	2	X	20	2	1	-1=255

## 5.4 Vérification de l'entrée-sortie (in, out)

```
ldi r7, -1 # r7 <- 255
loop: in r0 # r0 <- getchar()
jeq r0, r7, loop # if (r0 == r7), goto loop
out r0 # putchar() <- r0
end: jmp end</pre>
```

FIGURE 75 - ../tests/io.s

Le programme io.s teste les entrées-sorties sur le processeur à l'aide du clavier et de l'écran présents dans io.lgf.

Etat des registres en fin d'exécution :

registre	r0	r1	r2	r3	r4	r5	r6	r7
valeur	<pre>getchar()</pre>	X	X	X	X	X	X	255

# 5.5 Vérification du saut en registre (jr)

Le programme jr.s fait un saut en registre (jr) vers l'adresse 1 (donc la deuxième instruction).

Etat des registres en fin d'exécution :

registre	r0	r1	r2	r3	r4	r5	r6	r7
valeur	r0	1	X	X	X	X	X	X

```
mov r0, 0 # r0 <- 0
mov r1, 1 # r1 <- 1

jr r0, r1 # goto (256r0 + r1 = 256*0 + 1 = 1)

end: jmp end</pre>
```

FIGURE 76 - ../tests/jr.s

#### 5.6 Vérification des sauts conditionnels (jeq, jle, jlt et jne)

```
ldi r1, 42 # r1 <- 42
1
             out r1 # putchar() <- r1 = 42 = '*'
2
             subi r0, r1, 10 # r0 <- 42-10=32</pre>
4
             out r0 # putchar() <- r0 = 32 = ' '
5
             jeq r0, r1, j1 # if (r0 == r1) goto j1
7
             jlt r0, r1, j1 # if (r0 < r1) goto j1
             jle r0, r1, j1 # if (r0 <= r1) goto j1
9
10
11
             add r2, r0, r1 # r2 <- 32+42=74
             out r2 # putchar() <- r2=74 'J'
12
13
             jne r2, r1, end # if (r2 != r1) goto j1
14
             jmp end
15
16
     j1:
                 sub r1, r0, r0 # r1 <- r0-r0 = 0
17
             ldi r7, 106 # r7 <- 106; register r7 used for msg; 106 = 'j'
18
19
             out r7 # putchar() <- r7
             ldi r7, 49 # r7 <- 49; 49 = '1'
20
             out r7 # putchar() <- r7
21
             # msg should be 'j1'
23
24
             out r1 # putchar() <- r1=0
25
26
     end:
                 jmp end
```

FIGURE 77 - ../tests/jcc.s

Le programme jcc.s teste jeq, jle et jlt. État des registres en fin d'exécution :

registre	r0	r1	r2	r3	r4	r5	r6	r7
valeur	42	0	74	X	X	X	X	49

## 5.7 Vérification du saut dans le passé

FIGURE 78 - ../tests/pj.s

Le programme pj.s teste les sauts conditionnels (ici jeq) dans le passé.

FIGURE 79 - ../tests/fj.s

État des registres en fin d'exécution :

registre	r0	r1	r2	r3	r4	r5	r6	r7
valeur	<pre>getchar()</pre>	Х	Х	X	Х	Х	Х	-1=255

#### 5.8 Vérification du saut dans le futur

Le programme  ${\tt fj.s}$  teste les sauts conditionnels (ici  ${\tt jeq}$ ) dans le futur. État des registres en fin d'exécution :

registre	r0	r1	r2	r3	r4	r5	r6	r7
valeur	<pre>getchar()</pre>	Х	Х	X	Х	X	X	-1=255

# Conclusion

Toutes les questions ont été réalisées mais le processeur peut encore être amélioré avec d'autres types d'instructions comme par exemple la gestion de prédicats.