Platinencomputer - Architektur

Alexander Wersching und Simon Walter $2021 \label{eq:wersching}$

Inhaltsverzeichnis

1	Einführung	3
2	Grundlegende Design-Prinzipien2.1Laufzeitverzögerung2.2Synchrone Speicherung von Daten	
3	Komponenten des Computers 3.0.1 Activation Module	3
4	Architektur des Computers	4

1 Einführung

2 Grundlegende Design-Prinzipien

2.1 Laufzeitverzögerung

2.2 Synchrone Speicherung von Daten

Im Computer finden sich jedoch nicht nur simple combintatorische Logik-Schaltungen wie Addition oder XOR. Viel mehr speicher und veränder der Computer Daten. Jede (oder ein großer Teil) der Schalungen lassen sich auf einen Aufbau wie ... zusammenfassen.

Die Frage ist nur noch wie das Beschreiben des Register funktioniniert. Wir nutzen dafür ein Clock (einen periodisch wieder kehrenden Pulsschlag). Wobei wir das Beschreiben auf dieses Clock-Schlag abstimmen. Die einfachste Methode wäre es das Register zubeschreiben, wenn das Clock-Singal eine logische 1 darstellt. So ein Aufbau ist in ... gezeigt.

Das Problem mit ... ist leider nur das es zu einer Oszillation kommt. Die kombinatiorische Schaltung, indem Fall ein bit-wiese NOT, hat, wie alle kombinatiorischen Schaltunen ein Laufzeitverzögerung. Das wenn sich, nach abgelaufender Laufzeitverzögerung, das Singal am Ausgang der kombinatorschen Schaltung ändert, wird diese Änderung direkt in das Register, geschrieben, bei welchem sicher der Ausgang veränder. Diese ändert wieder den Eingangswert der kombinatiorischen Schaltung, welcher wieder nach abgelaufender Laufzeitverzögerung den Ausgang der kombinatiorische Schaltung änderet, usw.

Dabei ergibt sich für die Oszilation ein simple Regel. Nehmen wir an wir nutzen ein Singal wie in ... gezeigt. Sogilt für die Anzahl der Änderungen im Register

3 Komponenten des Computers

3.0.1 Activation Module

Das Activation Module (kurz AM) ist eine wichtige Komponenten welche zur Steuerung der Datenfluss Richtung dient. Der Schmatische Aufbau ist in Abbildung 1 gezeigt. Das AM wird an der ctrl_line entweder in die Write- oder Read-Kontrolllinie eines Buses eingesteckt.




Abbildung 1: Schematik des Activation Module

Auf diesem Module sind Dip-Schalter befestigt, welche an den ctrl_seq Eingang angeschlossen sind, mit welchen sich einstellen lässt auf welches signal das AM hören soll. Wenn nun die Eingestellt Kontrollsequenz auf den Kontrolllinien anliegt, gibt das AM einen Signal an die Angeschlossene Komponente ab.

Zudem lässt sich über ein weiteren Dip-Schalter, welcher an Mode angeschlossen ist, einstellen ob das Module im Read oder Write Modus arbeiten soll. Im Read Modus gibt das Module auf seinem Signal_Pin_1 und Signal_Pin_2 solange eine Read Signal aus, bist die Sequenz nicht mehr auf dem Bus anliegt. Bei Write, wird ein Kurzer Puls auf Signal_Pin_1 abgegeben wenn das AM eine steigende Kannte des Clock Signals regestiert und die richtige Kontrolsequenz auf dem Kontrolllinen anliegt. Auf Singal_Pin_2 wird eine kurzer Puls abgegeben wenn das AM eine Fallende Kannte regestiert und die richtige Kontrollsequenz auf den Kontroll linien Anliegt.

Wichtig zu wissen ist, das das AM eine rein kobinatorsche Schaltung ist. Daher hat es auch eine feste t_{PD} . Dieser kann wie folgt rechent werden: Wie in ... gezeigt, ist der Durschnittlich gemessen t_{PD} = some value. Wobei das gemessen maximum und minimum sind.

4 Architektur des Computers