

UNIVERSIDADE FEDERAL DO RIO DE JANEIRO

RELATÓRIO DE SISTEMAS DIGITAIS ULA (UNIDADE LÓGICA-ARITMÉTICA)

DHAYSE DE LIMA TITO DRE: 120019062

JÚLIA PAOLI DE ANDRADE DRE: 120022049

LÍGIA CALINA BUENO BONIFÁCIO DRE: 122046065

TURMA EL2

SUMÁRIO

1	INTRODUÇAO	. 3
2	IMPLEMENTAÇÃO	. 4
2.1	ALU	. 4
2.1.1	Função AND	. 5
2.1.2	Função OR	. 5
2.1.3	Função NOT	. 5
2.1.4	Função XOR	. 6
2.1.5	Somador de 1 bit	. 6
2.1.6	Somador de 4 bits	. 6
2.1.7	Subtrator de 4 bits	. 6
2.1.8	Multiplicador de 4 bits	. 7
2.1.9	Complemento de 2	. 7
2.2	INTERFACE COM O USUÁRIO	. 7
2.2.1	Máquina de estados	. 8
2.2.2	Redutor de Clock	. 12
3	SIMULAÇÕES	. 13
3.0.1	Função AND	. 13
3.0.2	Função OR	. 14
3.0.3	Função NOT	. 15
3.0.4	Função XOR	. 16
3.0.5	Função SOMADOR	. 17
3.0.6	Função SUBTRATOR	. 18
3.0.7	Função MULTIPLICADOR	. 19
3.0.8	Função COMPLEMENTO DE 2	. 20
4	CONCLUSÃO	. 21
	APÊNDICE A – CÓDIGO ULA	. 23
	APÊNDICE B – CÓDIGOS OPERADORES LÓGICOS	. 27
B.1	MODULE AND	. 27
B.2	MODULE OR	. 27
B.3	MODULE NOT	. 28
B.4	MODULE XOR	. 29
	APÊNDICE C – CÓDIGOS OPERADORES ARITMÉTICOS	. 30
C.1	SOMADOR 1 BIT	. 30
C.2	SOMADOR 4 BITS	. 31
C.3	SUBTRATOR	. 32
C.4	MULTIPLICADOR	. 33
C.5	COMPLEMENTO DE 2	. 34

	APÊNDICE D – CÓDIGO INTERFACE COM USUÁRIO	36
D.1	MODULE INTERFACE	36
D.2	REDUTOR DE CLOCK	46
	APÊNDICE E – CÓDIGO PINAGEM	48

1 INTRODUÇÃO

A crescente demanda por sistemas computacionais cada vez mais eficientes e rápidos tem impulsionado a busca por soluções otimizadas de hardware. Nesse contexto, a ULA, acrônimo para Unidade Lógico Aritmética, desempenha um papel crucial, sendo responsável por executar operações lógicas e aritméticas em números representados em circuitos lógicos.

Este trabalho tem como objetivo apresentar o desenvolvimento de uma ULA utilizando a linguagem VHDL (VHSIC Hardware Description Language) e sua implementação em uma FPGA (Field-Programmable Gate Array). A VHDL é uma linguagem de descrição de hardware amplamente utilizada para modelar e simular circuitos digitais complexos. Por sua vez, a FPGA oferece um ambiente flexível para a implementação de circuitos personalizados, permitindo que o projeto da ULA seja adaptado às necessidades específicas.

A construção de uma ULA envolve a combinação de dois fundamentos principais: o controle de fluxo de dados e a implementação de circuitos para operações lógicas e aritméticas. O controle de fluxo de dados é responsável por direcionar o caminho que os dados percorrerão durante as operações, garantindo a correta execução das instruções. Já a implementação dos circuitos envolve o desenvolvimento de estruturas lógicas que executarão as operações desejadas, como adição, subtração, multiplicação, entre outras.

A utilização da linguagem VHDL proporciona uma abordagem estruturada para descrever o comportamento e a funcionalidade da ULA, permitindo uma representação clara e concisa das operações a serem realizadas. Além disso, a FPGA possibilita a configuração do hardware em campo, tornando o projeto da ULA reconfigurável e facilitando possíveis ajustes e melhorias.

Ao longo deste trabalho, serão apresentados os principais conceitos teóricos relacionados à construção de uma ULA, bem como a metodologia utilizada para o desenvolvimento do projeto em VHDL. Serão exploradas as etapas de modelagem, simulação e síntese, culminando na implementação final da ULA na FPGA. Espera-se que essa abordagem proporcione um melhor entendimento sobre a construção de uma ULA e suas aplicações práticas, demonstrando a importância dessa unidade no contexto de sistemas digitais avançados.

2 IMPLEMENTAÇÃO

Nesta secção discorreremos sobre o código em VHDL utilizado para a implementação do trabalho. Todos os códigos estão disponíveis na íntegra no apêndice deste relatório.

Para simplificar a explicação, dividimos o texto em 2 grandes tópicos: "ALU" e "Interface com o usuário". No primeiro falaremos sobre a ALU e suas funções, já no segundo falaremos da parte da lógica referente a coleta e entrega de dados na interação com o usuário, além da máquina de estados usada para isso.

2.1 ALU

Decidimos definir nossa ULA utilizando 10 arquivos. Isto inclui um para cada função lógica ou aritmética que fizemos e um para criarmos a entidade da ULA. Neste último importarmos como componentes todas as entidades criadas nos outros arquivos, para que elas pudessem todas serem usadas como funções da ULA.

Além das funções e da ULA me si, também foi criado um arquivo para implementar o somador de 1 bit, que serviu de base para a lógica aritmética.

Como podemos observar a entidade ModuleULA possui como entrada dois vetores de 4 bits, que serão os números utilizados nas operações, e um vetor de 3 bits que servirá de seleção. Sua única saída é o resultado da operação escolhida.

```
entity ModuleALU is

Port (A: in STD_LOGIC_VECTOR (3 downto 0);

B: in STD_LOGIC_VECTOR (3 downto 0);

Z: out STD_LOGIC_VECTOR (3 downto 0);

S: in STD_LOGIC_VECTOR (2 downto 0));

end ModuleALU;
```

Após importar os componentes usados e criarmos os sinais necessários, calculamos todos os resultados possíveis.

Em seguida criamos um *process* com uma sequência de *if's* para decidir qual resultado atribuiremos para Z conforme o valor de S.

Agora veremos como cada função logica ou aritmética foi implementada em seu próprio arquivo.

2.1.1 Função AND

A primeira função lógica a ser implementada é a operação AND. Esta função é realizada através de uma operação bit a bit entre o número A e o número B, ambos vetores de 4 bits. O código a seguir ilustra a implementação dessa função:

A lógica da função está abaixo e seu código referenciado no Apêndice B.1.

$$Z = A\dot{B}$$

Nesse código, o operador "AND" é utilizado para realizar a operação AND entre os bits correspondentes de A e B. O resultado será armazenado na variável "Z", também um vetor de 4 bits.

2.1.2 Função OR

A função lógica explicada nessa seção é a operação OR. A implementação foi baseada em uma operação bit a bit entre o vetor A e B, ambos com 4 bits. Sendo o resultado armazenado num vetor "Z", também com 4 bits.

A lógica da função está abaixo e seu código referenciado no Apêndice B.2.

$$Z = A + B$$

2.1.3 Função NOT

A implementação lógica da função NOT, como podem ver, é bem simples. Consiste em somente uma entrada e uma saída, ambas de 4 bits. Nessa arquitetura a saída é definida como um not bit a bit da entrada.

A lógica da função está abaixo e seu código referenciado no Apêndice B.3.

$$Z = A'$$

2.1.4 Função XOR

Para a função XOR, a implementação é semelhante. Os números A e B são submetidos à operação XOR bit a bit, como ilustrado no código a seguir:

A lógica da função está abaixo e seu código referenciado no Apêndice B.2.

$$Z = A \oplus B$$

2.1.5 Somador de 1 bit

A implementação de um somador 1 bit foi necessárias para a implementação posterior do somador de 4 bits. Para isso, foram utilizados 4 sinais de entrada: X, Y e C_{In} ; e as saída: Z e C_{Out} .

Essa implementação segue a lógica básica de um *Full Adder*. Seu código está referenciado no Apêndice C.1.

$$Z = C_{in} \oplus X \oplus Y$$

 $C_{Out} = X.Y + C_{in}.Y + C_{in}.X \text{ ou } C_{Out} = XY + C_{in}(X \oplus Y)$

2.1.6 Somador de 4 bits

Nessa implementação foi utilizado, para simplificação, 4 vezes o somador de 1 bit. De modo que o C_{Out} foi passado para o C_{In} do bit seguinte até o penúltimo bit.

Seu código está referenciado no Apêndice C.2. Os vetores de 4 bits de entrada são representados por X e Y e de saída Z. Além dos *carrys* de 1 bit C_{In} e C_{Out} .

2.1.7 Subtrator de 4 bits

Para implementação da lógica do subtrator, realizamos, na realidade, uma soma de X com o complemento de 2 de Y. Para isso, criamos o complemento de 1 de Y (C1y) e, em seguida, conectamos X e C1y no somador de 4 bits com C_{In} = '1'. Isso significa:

$$Z + C_{out} = X + (C1y + 1)$$
$$Z + C_{out} = X + C2y$$

Além disso, também definimos Bout como not C_{Out} . Seu código está referenciado no Apêndice C.3.

2.1.8 Multiplicador de 4 bits

Nesta seção, apresentaremos a implementação da operação de multiplicação na Unidade Lógica e Aritmética. Seu código está referenciado no Apêndice C.4, referente à entidade *MY MULTIPLICADOR*, ilustra como essa operação é realizada.

Nesse código, a entidade *MY MULTIPLICADOR* define as portas de entrada X e Y, que são vetores de 4 bits, e a porta de saída Z, também um vetor de 4 bits. A arquitetura Behavioral contém a implementação da multiplicação, onde são utilizados componentes chamados *MY SOMADOR 1BIT*, que representam somadores de 1 bit, segundo as seguintes equações:

$$S + C_{OutParcial} = (X * Y) + C_{in}$$

Para o caso de 3 Bits ou mais:

$$Z + C_{Out} = (S_1 + C_{OutParcial}) + (S_2 + C_{OutParcial'})$$

Cada bloco dentro da implementação realiza uma multiplicação parcial, onde bits correspondentes dos vetores X e Y são multiplicados e passam pelos somadores 1-bit para obter os resultados parciais e os carry-outs correspondentes. Os resultados finais da multiplicação são atribuídos ao vetor de saída Z.

2.1.9 Complemento de 2

A implementação dessa lógica é bem simples. Existe um vetor de entrada "X"e um vetor de saída "Z". Para simplificação desta foi utilizado a lógica do somador de 4 bits com a entrada X do somador sendo "NOT X".

Assim, o vetor Z é dado pela função abaixo e seu código referenciado no Apêndice C.5.

$$Z + C_{Out} = X' + < 0001 >$$

2.2 INTERFACE COM O USUÁRIO

Para que seja possível a utilização da ULA, criamos uma interface com o usuário. Ela é dada no código como a entidade ModuloInterface, a qual possui as seguintes portas de entrada e saída:

```
BOTAO_B : in std_logic;
36
            BOTAO_S : in std_logic;
37
            BOTAO_RST : in std_logic;
38
            SW : in std_logic_vector (3 downto 0);
39
            LED_A : out std_logic;
40
            LED_B : out std_logic;
41
            LED_S : out std_logic;
42
            LEDS: out std_logic_vector (3 downto 0)
43
       );
44
   end ModuloInterface;
45
```

- clk: sinal de clock utilizado para sincronização dos elementos.
- BOTAO A, BOTAO B, BOTAO S, BOTAO RST: sinais de entrada que representam os botões de controle A, B, S e Reset, respectivamente.
- SW: vetor de sinal de 4 bits que representa os valores dos interruptores.
- LED A, LED B, LED S: sinais de saída que controlam os LEDs indicadores para as variáveis A, B e S, respectivamente.
- LEDS: vetor de sinal de 4 bits que controla os LEDs indicadores gerais.

A entidade utiliza dois componentes: ModuleALU e redutorClock. Referenciados, respectivamente, nos Apêndices D.1 e D.2.

O componente ModuleALU representa a ALU e realiza as operações lógicas e aritméticas com base nos sinais de entrada A, B e S, produzindo o resultado Z, como já explicado na seção 2.1. O componente redutorClock é responsável pela redução da frequência do sinal de clock para sincronização adequada dos elementos. Ele será melhor explicado na seção 2.2.2.

2.2.1 Máquina de estados

Foi utilizado um sistema de Máquina de Estados para realizar o controle do fluxo de dados da nossa ULA. Ela está representada de forma simplificada pela imagem a seguir.




Figura 1 – Implementação em máquina de estados. **A notação "C+1"refere-se a ideia de próximo estado, e não da soma literal, uma vez que no estado referente a ultima operação, ele em seguida retornará para o estado da primeira.

O código utiliza o tipo enumerado estado para definir os estados possíveis do sistema. Os sinais estadoAtual e estadoAux são utilizados para controlar a transição entre os estados.

```
type estado is (E0,E1,E2,E3,E4,E5,E6,E7,E8,E9,E10,E11,E12,E13,E14, 

← E15,E16,E17,E18,E19,E20,E21,E22,E23,E24,E25,E26,e27);

-- criando os estados
```

```
signal estadoAtual, estadoAux: estado := E0; -- criando o estado

→ oficial e uma auxiliar

signal A,B,S_inicial: std_logic_vector (3 downto 0); -- sinais do

→ numero A, B e a selecao S recebida nos SW

signal Z0,Z1,Z2,Z3,Z4,Z5,Z6,Z7 : std_logic_vector (3 downto 0); --

→ sinais de saida

signal S_int : integer;

signal clk_novo : std_logic;
```

Cada uma das operações S possui um número em binário referente a ela - indo de 000 a 111 - para que seja possível identificar qual o Estado de operação.

```
begin
71
        BLOCO_CLK : redutorClock port map (clk,clk_novo); -- mandamos o clk
72
        \hookrightarrow da placo e pegamos um reduzido que eh o q vamos usar
        BLOCO_ALUO: ModuleALU port map(A,B,ZO,"000"); -- conectando as
73
        \hookrightarrow entradas e saidas da ALU para S = 0
        BLOCO_ALU1: ModuleALU port map(A,B,Z1,"001"); -- conectando as
74
        \hookrightarrow entradas e saidas da ALU para S = 1
        BLOCO_ALU2: ModuleALU port map(A,B,Z2,"010"); -- conectando as
75
        \rightarrow entradas e saidas da ALU para S = 2
        BLOCO_ALU3: ModuleALU port map(A,B,Z3,"011"); -- conectando as
76
        \rightarrow entradas e saidas da ALU para S = 3
        BLOCO_ALU4: ModuleALU port map(A,B,Z4,"100"); -- conectando as
77
        \rightarrow entradas e saidas da ALU para S = 4
        BLOCO_ALU5: ModuleALU port map(A,B,Z5,"101"); -- conectando as
78
        \hookrightarrow entradas e saidas da ALU para S = 5
        BLOCO_ALU6: ModuleALU port map(A,B,Z6,"110"); -- conectando as
79
        \rightarrow entradas e saidas da ALU para S = 6
        BLOCO_ALU7: ModuleALU port map(A,B,Z7,"111"); -- conectando as
80
        \hookrightarrow entradas e saidas da ALU para S = 7
81
```

A lógica do código é definida pelos processos. O primeiro processo, sensível aos sinais clk novo e estadoAux, atualiza o estado atual (estadoAtual) com base no estado auxiliar (estadoAux) quando ocorre uma borda de subida do sinal de clock (clk novo).

```
process(clk_novo, estadoAux) -- logica do estado auxiliar
begin
```

```
if(clk_novo'event and clk_novo='1') then
estadoAtual <= estadoAux; -- alteramos o estado no clock
end if;
end process;</pre>
```

O segundo processo, sensível aos sinais BOTAO A, BOTAO B, BOTAO S, BOTAO RST, SW e estadoAtual, implementa a lógica principal da interface com o usuário. Ele controla os LEDs indicadores, captura os valores dos interruptores e realiza a transição entre os estados com base nos botões pressionados.

Cada estado é definido por um bloco *when* no qual são realizadas as ações correspondentes. Por exemplo, no estado E0, o LED A é aceso e se o botão BOTAO A for pressionado, o valor dos interruptores é atribuído à variável A, o LED A é apagado e o estado é alterado para E1.

```
process(BOTAO_A,BOTAO_B, BOTAO_S,BOTAO_RST, SW,estadoAtual) -- agora
90

→ a logica da maquina de estados

        begin
91
                       report "Iniciou";
92
            if (BOTAO_RST = '1') then -- caso tenhamos RST, voltamos para o
93
             \rightarrow primeiro estado
                 estadoAux <= E0;
94
                 LEDS <= "0000"; -- apaga os LEDS
95
                                      report "Resetou";
            else
                                      -- resto da logica acontece se nao
97

    tivermos o reset

                 case estadoAtual is
98
                     when EO \Rightarrow -- EO -> pegar o numero A
gg
                         LED_A <= '1';
                                             -- acende o led q sinaliza q
100

→ estamos pegando o primeiro num

                         LED_B <= '0';
101
                         LED_S <= '0';
102
103
104
                         if(BOTAO_A = '1') then -- gravamos og esta nos
                          → switchs quando o botao é apertado
                             A \leq SW;
105
                             LED_A <= '0';
                                                  -- apaga o led
106
                             estadoAux<=E1;
                                                  -- mudamos de estado
107
108
                         else
```

```
estadoAux<=E0; -- se o batao nao for apertado
109
                             end if:
110
                   when E1 => -- E1 -> pegar o numero B
111
                       LED_B <= '1'; -- acende o led q sinaliza q
112

→ estamos pegando o segundo num

                       LED_A <= '0';
113
                       LED_S <= '0';
114
115
                        if(BOTAO_B = '1') then -- gravamos og esta nos
116
                        → switchs quando o botao é apertado
                           B \le SW;
117
                           LED_B <= '0';
                                             -- apaga o led
118
                           estadoAux<=E2;
                                             -- mudamos de estado
119
                       else
120
                            estadoAux<=E1; -- se o batao nao for apertado</pre>
121

→ cont no mesmo estado

                        end if;
122
```

Essa lógica é repetida para os demais estados, controlando os LEDs indicadores e capturando os valores dos interruptores para as variáveis B e S.

Em resumo, o código implementa a lógica da interface com o usuário para a ALU, permitindo ao usuário inserir os valores de A, B e S por meio de botões e interruptores, e visualizar o resultado por meio dos LEDs indicadores.

2.2.2 Redutor de Clock

Para realizar as mudanças de estado, utilizamos o clock interno da placa. Porém, este tem frequência de 50MHz, sendo assim muito rápido e impróprio para interação com o usuário. Como o enunciado do trabalho pedia um período de 2 segundo na exibição de cada valor, produzimos um "novo" clock através do original da placa. Nessa

entidade, a entrada é o clock da placa e a saída é o clock com período de 2 segundos. Produzimos o último com a ajuda de um contador que vai até 100 milhões e soma um toda vez que o clock da placa dá um pulso. Definimos o clock de saída como zero ou um dependendo do valor do contador.

O código dessa implementação está referenciado no Apêndice D.2.

3 SIMULAÇÕES

Através da simulação, buscamos validar o funcionamento correto da ALU e garantir a precisão dos resultados obtidos. Nesta seção, apresentaremos os detalhes da simulação, incluindo os resultados obtidos. Analisaremos os gráficos e valores gerados durante as simulações, visando verificar o desempenho e a coerência da ALU em relação às operações realizadas.

3.0.1 Função AND

Ao aplicar a função AND nos números binários "1010"e "1110", o resultado esperado é "1010". A simulação confirmou que a saída da função AND foi de fato "1010", indicando que a saída é alta (1) apenas quando ambos os bits correspondentes nas entradas são 1. Foram colocados também os valores "1010"e "1100", resultando em "1000". Isto foi feito para mostrar o respeito da função ao pulso de clock.




Figura 2 – Imagem referente a simulação da função AND na ALU.

3.0.2 Função OR

Aplicando a função OR nos números binários "1010"e "1110", esperamos obter o resultado "1110". A simulação validou essa expectativa, mostrando que a saída da função OR foi de fato "1100", indicando que a saída é alta (1) quando pelo menos um dos bits correspondentes nas entradas é 1. Foram colocados também os valores "1010"e "1100", resultando em "1110". Isto foi feito para mostrar o respeito da função ao pulso de clock.




Figura 3 – Imagem referente a simulação da função OR na ALU.

3.0.3 Função NOT

A função NOT foi aplicada ao número binário "1100". O resultado esperado é o inverso do bit de entrada, ou seja, "0011". A simulação confirmou essa previsão, mostrando que a saída da função NOT foi de fato "0011", invertendo os bits do número de entrada. Foi colocado também o valor "1010", resultando em "0101". Isto foi feito para mostrar o respeito da função ao pulso de clock.




Figura 4 – Imagem referente a simulação da função NOT na ALU.

3.0.4 Função XOR

Para a função XOR, aplicamos a operação nos números binários "1010"e "1110". O resultado esperado é "0100". A simulação validou essa expectativa, mostrando que a saída da função XOR foi de fato "0100", indicando que a saída é alta (1) quando os bits correspondentes nas entradas são diferentes. Foram colocados também os valores "1010"e "1100", resultando em "0110". Isto foi feito para mostrar o respeito da função ao pulso de clock.




Figura 5 – Imagem referente a simulação da função XOR na ALU.

3.0.5 Função SOMADOR

Na simulação do somador com os números binários "1010"e "1100", esperamos obter o resultado da soma correta, que é "0110", pois não é possível escrever o resultado completo em apenas 4 bits. Além disso, esperamos que o bit de carry seja ativado (CIN = 1). A simulação confirmou que a saída do somador foi de fato "0110"e que o bit de carry foi ativado corretamente quando necessário. Foram colocados também os valores "1010"e "1110", resultando em "1000". Isto foi feito para mostrar o respeito da função ao pulso de clock.




Figura 6 – Imagem referente a simulação da função SOMADOR na ALU.

3.0.6 Função SUBTRATOR

Ao simular o subtrator com os números binários "1010"e "1110", esperamos obter o resultado da subtração correta, que é "1100". Vale ressaltar que é feito o complemento de 2 do número Y que está sendo subtraído. Também esperamos que o bit de borrow de saída seja ativado (BOUT=1). A simulação confirmou que a saída do subtrator foi de fato "1110"e que o bit de borrow foi ativado corretamente quando necessário. Foram colocados também os valores "1010"e "1100", resultando em "1110". Isto foi feito para mostrar o respeito da função ao pulso de clock.




Figura 7 – Imagem referente a simulação da função SUBTRATOR na ALU.

3.0.7 Função MULTIPLICADOR

No caso do multiplicador com os números binários "1010"e "1100", esperamos obter o resultado correto da multiplicação, que é "1111000", porém, como temos somente 4 bits para representar este resultado, a saída é "1000", os quais referem-se aos 4 bits menos significativos. A simulação validou essa expectativa, mostrando que a saída do multiplicador foi de fato "1000", correspondendo ao resultado esperado. Foram colocados também os valores "1010"e "1110", resultando em "1100". Isto foi feito para mostrar o respeito da função ao pulso de clock.




Figura 8 – Imagem referente a simulação da função MULTIPLICADOR na ALU.

3.0.8 Função COMPLEMENTO DE 2

Na simulação do complemento de 2 com o número binário "1010", esperamos obter o complemento de 2 correto, que é "0110". A simulação confirmou que a saída do complemento de 2 foi de fato "0110", invertendo os bits de entrada e adicionando 1 ao resultado. Foram colocados também os valores "1100", resultando em "0100". Isto foi feito para mostrar o respeito da função ao pulso de clock.




Figura 9 – Imagem referente a simulação da função Complemento de 2 na ALU.

Essa análise detalhada dos resultados obtidos durante a simulação das funções lógicas e aritméticas demonstra a validade e a precisão da implementação da ALU em relação às operações realizadas.

4 CONCLUSÃO


Ao longo deste trabalho, dedicamos nossos esforços à criação de uma ULA (Unidade Lógica-Aritmética). Nosso objetivo era projetar e implementar uma ULA capaz de realizar as principais operações lógicas e aritméticas utilizando os conhecimentos adquiridos nas aulas teóricas da disciplina.

Durante o processo de desenvolvimento, enfrentamos alguns desafios e tomamos decisões que foram de suma importância para o projeto, principalmente no operador aritmético multiplicador e na máquina de estados.

A implementação da máquina de estados apresentou um tamanho considerável e poderia ter sido otimizada de forma mais eficiente. No entanto, ao tentarmos implementações com um número menor de estados, não obtivemos os resultados esperados. Portanto, optamos por utilizar uma máquina com 27 estados, o que nos permitiu alcançar os resultados desejados.

Realizamos a modelagem e simulação de cada operador da ULA pelo software disponibilizado pelo professor. Implementamos as operações lógicas: AND, OR, XOR, NOT e as operações aritméticas SOMA, SUBTRAÇÃO, MULTIPLICAÇÃO E COMPLE-MENTO DE 2. Além disso, implementamos a interface com o usuário usufruindo dos botões e LEDs que a placa possui. Por fim, para que fosse possível a implementação conforme os requisitos do trabalho foi feita uma máquina de estados.

Ao final desse trabalho, nossa ULA se mostrou capaz de realizar as operações solicitadas de forma precisa e eficiente. No entanto, reconhecemos que possuem pontos de melhorias, principalmente na máquina de estados.



APÊNDICE A - CÓDIGO ULA

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
31
   entity ModuleALU is
32
       Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
33
               B : in STD_LOGIC_VECTOR (3 downto 0);
34
               Z : out STD_LOGIC_VECTOR (3 downto 0);
35
               S : in STD_LOGIC_VECTOR (2 downto 0));
36
   end ModuleALU;
37
38
   architecture Behavioral of ModuleALU is
39
40
            component ModuleAND is
41
                     Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
42
                                        B : in STD_LOGIC_VECTOR (3 downto 0);
43
                                        Z : out STD_LOGIC_VECTOR (3 downto
44
                                        \hookrightarrow 0));
            end component;
45
46
            component ModuleOR is
47
                     Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
48
                                        B : in STD_LOGIC_VECTOR (3 downto 0);
49
50
                                        Z : out STD_LOGIC_VECTOR (3 downto
                                        \leftrightarrow 0));
            end component;
51
52
            component ModuleNOT is
53
                     Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
54
```

```
Z : out
                                                STD_LOGIC_VECTOR (3 downto
55
                                          0));
           end component;
56
57
           component ModuleXOR is
58
                     Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
59
                                       B : in STD_LOGIC_VECTOR (3 downto 0);
60
                                       Z : out STD_LOGIC_VECTOR (3 downto
61
                                          0));
           end component;
62
63
             component MY_SOMADOR_4BIT is
64
       Port ( X : in
                       STD_LOGIC_VECTOR (3 downto 0);
65
                       STD_LOGIC_VECTOR (3 downto 0);
               Y : in
66
               Cin : in
                        STD_LOGIC;
67
               Z : out
                         STD_LOGIC_VECTOR (3 downto 0);
68
                           STD_LOGIC);
69
               Cout : out
           end component;
70
71
           component MY_SUBTRATOR_4BIT is
72
       Port ( X : in STD_LOGIC_VECTOR (3 downto 0);
73
               Y : in STD_LOGIC_VECTOR (3 downto 0);
74
               Z : out STD_LOGIC_VECTOR (3 downto 0);
75
               Bout : out STD_LOGIC);
76
           end component;
77
78
             component MY_MULTIPLICADOR is
       Port (X: in
                       STD_LOGIC_VECTOR (3 downto 0);
80
               Y : in
                       STD_LOGIC_VECTOR (3 downto 0);
81
               Z : out STD_LOGIC_VECTOR (3 downto 0));
82
           end component;
83
           component MY_C2 is
85
       Port ( X : in STD_LOGIC_VECTOR (3 downto 0);
86
87
               Z : out STD_LOGIC_VECTOR (3 downto 0));
           end component;
88
89
           signal Z0,Z1,Z2,Z3,Z4,Z5,Z6,Z7: STD_LOGIC_VECTOR (3 downto 0);
90
           signal Cout, Bout: STD_LOGIC;
91
```

```
92
             begin
93
                       MY_AND: ModuleAND port map (A,B,Z0);
94
                       MY_OR: ModuleOR port map (A,B,Z1);
95
                       MY_NOT: ModuleNOT port map (A,Z2);
96
                       MY_XOR: ModuleXOR port map (A,B,Z3);
97
                       MY_SOMADOR_MODULE_4BIT: MY_SOMADOR_4BIT port map
98
                       \hookrightarrow (A,B,'0',Z4,Cout);
                       MY_SUBTRATOR_MODULE_4BIT: MY_SUBTRATOR_4BIT port map
99
                       \hookrightarrow (A,B,Z5,Bout);
                       MY_MULTIPLICADOR_MODULE: MY_MULTIPLICADOR port map
100
                       \hookrightarrow (A,B,Z6);
                       MY_C2_MODULE : MY_C2 port map (A,Z7);
101
102
                       process
103
                       begin
104
                                if (S = "000") then
105
                                         Z \ll Z0;
106
                                end if;
107
                                if (S = "001") then
108
                                         Z \ll Z1;
109
                                end if;
110
                                if (S = "010") then
111
                                         Z \ll Z2;
112
113
                                end if;
                                if (S = "011") then
114
                                         Z \ll Z3;
115
                                end if;
116
                                if (S = "100") then
117
                                         Z \ll Z4;
118
                                end if;
119
                                if (S = "101") then
120
                                         Z \ll Z5;
121
                                end if;
122
                                if (S = "110") then
123
                                         Z \ll Z6;
124
                                end if;
125
                                if (S = "111") then
126
                                         Z \ll Z7;
127
```

```
end if;
end process;
end process;
end process;
```

APÊNDICE B - CÓDIGOS OPERADORES LÓGICOS

B.1 MODULE AND

```
library IEEE;
20
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
30
31
   entity ModuleAND is
32
       Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
33
               B : in STD_LOGIC_VECTOR (3 downto 0);
34
               Z : out STD_LOGIC_VECTOR (3 downto 0));
35
   end ModuleAND;
36
37
   architecture Behavioral of ModuleAND is
38
39
   begin
40
           Z \leftarrow A AND B;
41
42
   end Behavioral;
43
   B.2
        MODULE OR
   library IEEE;
20
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
```

-- any Xilinx primitives in this code.

40

```
--library UNISIM;
29
   --use UNISIM. VComponents.all;
30
31
   entity ModuleOR is
32
       Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
33
               B : in STD_LOGIC_VECTOR (3 downto 0);
34
               Z : out STD_LOGIC_VECTOR (3 downto 0));
35
   end ModuleOR;
36
37
   architecture Behavioral of ModuleOR is
38
39
   begin
40
41
            Z \leftarrow A \cap B;
42
43
   end Behavioral;
44
   B.3
        MODULE NOT
   library IEEE;
20
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
30
31
   entity ModuleNOT is
32
       Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
33
               Z : out STD_LOGIC_VECTOR (3 downto 0));
34
   end ModuleNOT;
35
36
   architecture Behavioral of ModuleNOT is
37
38
   begin
39
```

41

42 43

44

 $Z \leftarrow A XOR B$;

end Behavioral;

```
Z \leftarrow NOT A;
41
42
   end Behavioral;
43
   B.4 MODULE XOR
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
30
31
   entity ModuleXOR is
32
       Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
33
               B : in STD_LOGIC_VECTOR (3 downto 0);
34
               Z : out STD_LOGIC_VECTOR (3 downto 0));
35
   end ModuleXOR;
36
37
   architecture Behavioral of ModuleXOR is
39
   begin
40
```

APÊNDICE C - CÓDIGOS OPERADORES ARITMÉTICOS

C.1 SOMADOR 1 BIT

```
library IEEE;
20
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
30
31
   entity MY_SOMADOR_1BIT is
32
       Port ( X : in STD_LOGIC;
33
               Y : in
                         STD_LOGIC;
34
               Cin : in STD_LOGIC;
35
               Z : out
                          STD_LOGIC;
36
               Cout : out STD_LOGIC);
37
   end MY_SOMADOR_1BIT;
38
39
   architecture Behavioral of MY_SOMADOR_1BIT is
40
41
            signal S0,S1,S2,S3: STD_LOGIC;
42
43
            begin
44
                     SO <= Cin xor Y;
45
                     Z \le S0 xor X;
46
                     S1 <= Cin and Y;
47
                     S2 <= Cin and X;
48
                     S3 \le X \text{ and } Y;
49
50
                     Cout <= S1 or S2 or S3;
51
   end Behavioral;
```

C.2 SOMADOR 4 BITS

```
library IEEE;
20
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
31
32
   entity MY_SOMADOR_4BIT is
33
       Port ( X : in STD_LOGIC_VECTOR (3 downto 0);
34
               Y : in STD_LOGIC_VECTOR (3 downto 0);
35
               Cin : in STD_LOGIC;
36
               Z : out
                         STD_LOGIC_VECTOR (3 downto 0);
37
               Cout : out STD_LOGIC);
38
   end MY_SOMADOR_4BIT;
39
40
41
   architecture Behavioral of MY_SOMADOR_4BIT is
42
43
            component MY_SOMADOR_1BIT is
44
                    Port ( X : in STD_LOGIC;
45
               Y : in
                        STD_LOGIC;
46
               Cin : in STD_LOGIC;
47
               Z : out
                         STD_LOGIC;
48
               Cout : out STD_LOGIC);
49
            end component;
50
51
            signal CO,C1,C2 :STD_LOGIC;
52
53
            begin
54
55
            BLOCO1: MY_SOMADOR_1BIT port map(X(0), Y(0), Cin, Z(0), CO);
56
            BloCo2: MY_SOMADOR_1BIT port map(X(1),Y(1),Co,Z(1),C1);
57
```

52

```
Bloco3: MY_SOMADOR_1BIT port map(X(2), Y(2), C1, Z(2), C2);
58
           BloCO4: MY_SOMADOR_1BIT port map(X(3), Y(3), C2, Z(3), Cout);
59
60
   end Behavioral;
61
        SUBTRATOR
   C.3
20
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   -- library UNISIM;
29
   --use UNISIM. VComponents.all;
31
   entity MY_SUBTRATOR_4BIT is
32
       Port ( X : in STD_LOGIC_VECTOR (3 downto 0);
33
               Y : in STD_LOGIC_VECTOR (3 downto 0);
34
               Z : out STD_LOGIC_VECTOR (3 downto 0);
35
               Bout : out STD_LOGIC);
36
   end MY_SUBTRATOR_4BIT;
37
38
   architecture Behavioral of MY_SUBTRATOR_4BIT is
39
40
            component MY_SOMADOR_4BIT is
41
                     Port ( X : in STD_LOGIC_VECTOR (3 downto 0);
42
               Y : in STD_LOGIC_VECTOR (3 downto 0);
43
               Cin : in STD_LOGIC;
44
                         STD_LOGIC_VECTOR (3 downto 0);
               Z : out
               Cout : out STD_LOGIC);
46
           end component;
47
48
            signal C1y: STD_LOGIC_VECTOR (3 downto 0);
49
            signal Cout: STD_LOGIC;
50
51
           begin
```

50

```
C1y \le not Y;
53
                    MY_BLOCO: MY_SOMADOR_4BIT port map(X,C1y,'1',Z,Cout);
54
                    Bout <= not Cout;</pre>
55
56
57
   end Behavioral;
58
   C.4 MULTIPLICADOR
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
30
31
   entity MY_MULTIPLICADOR is
32
       Port ( X : in STD_LOGIC_VECTOR (3 downto 0);
33
               Y : in STD_LOGIC_VECTOR (3 downto 0);
34
               Z : out STD_LOGIC_VECTOR (3 downto 0));
35
   end MY_MULTIPLICADOR;
36
37
   architecture Behavioral of MY_MULTIPLICADOR is
38
39
            component MY_SOMADOR_1BIT is
40
                    Port ( X : in STD_LOGIC;
41
                        STD_LOGIC;
               Y : in
49
               Cin : in STD_LOGIC;
43
               Z : out
                          STD_LOGIC;
44
               Cout : out STD_LOGIC);
45
            end component;
46
47
            signal CO,C1,C2,C3,C4,C5,C12,S1,S2,S3: STD_LOGIC;
48
            signal AO, A1, A2, A3, A4, A5, A6, A7, A8: STD_LOGIC;
49
```

```
begin
51
                      -- primeiro bit
52
                      Z(0) \le X(0) \text{ and } Y(0);
53
                      -- segundo bit
                      AO \leq X(1) and Y(0);
55
                      A1 \leq X(0) and Y(1);
56
                      BLOCO1: MY_SOMADOR_1BIT port map (AO,A1, 'O', Z(1), CO);
57
                      -- terceiro bit
58
                      A2 \leq X(2) and Y(0);
                      A3 \le X(1) \text{ and } Y(1);
60
                      A4 \ll X(0) and Y(2);
61
                      BLOCO2: MY_SOMADOR_1BIT port map (A2, A3, C0, S1, C1);
                      BLOCO3: MY_SOMADOR_1BIT port map (S1 ,A4, '0' , Z(2),
63
                      \hookrightarrow C2);
                      -- quarto bit
64
                      A5 \leq X(3) and Y(0);
65
                      A6 \le X(2) \text{ and } Y(1);
66
                      A7 <= X(1) \text{ and } Y(2);
67
                      A8 \leq X(0) and Y(3);
68
                      C12 <= C1 xor C2;
69
                      BLOCO4: MY_SOMADOR_1BIT port map (A5, A6, C12, S2, C3);
70
                      BLOCO5: MY_SOMADOR_1BIT port map (S2,A7, '0', S3, C4);
71
                      BLOCO6: MY_SOMADOR_1BIT port map (S3, A8, '0', Z(3), C5);
72
73
74
   end Behavioral;
75
   C.5 COMPLEMENTO DE 2
   library IEEE;
20
```

```
use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
  -- Uncomment the following library declaration if instantiating
27
  -- any Xilinx primitives in this code.
29
   --library UNISIM;
  --use UNISIM. VComponents.all;
```

```
31
32
   entity MY_C2 is
       Port ( X : in STD_LOGIC_VECTOR (3 downto 0);
33
               Z : out STD_LOGIC_VECTOR (3 downto 0));
34
   end MY_C2;
35
36
   architecture Behavioral of MY_C2 is
           component MY_SOMADOR_4BIT is
38
                     Port ( X : in STD_LOGIC_VECTOR (3 downto 0);
39
               Y : in STD_LOGIC_VECTOR (3 downto 0);
40
               Cin : in STD_LOGIC;
41
                         STD_LOGIC_VECTOR (3 downto 0);
               Z : out
               Cout : out STD_LOGIC);
43
           end component;
44
45
           signal C1: STD_LOGIC_VECTOR (3 downto 0);
46
           signal Cout: STD_LOGIC;
47
48
           begin
49
                    C1 \le not X;
50
                    MY_BLOCO: MY_SOMADOR_4BIT port map(C1,"0000",'1',Z,Cout);
51
52
53
   end Behavioral;
54
```

APÊNDICE D - CÓDIGO INTERFACE COM USUÁRIO

D.1 MODULE INTERFACE

```
library IEEE;
20
   use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
30
31
   entity ModuloInterface is
32
       port (
33
            clk : in std_logic;
34
            BOTAO_A : in std_logic;
35
            BOTAO_B : in std_logic;
36
            BOTAO_S : in std_logic;
37
            BOTAO_RST : in std_logic;
38
            SW : in std_logic_vector (3 downto 0);
39
            LED_A : out std_logic;
40
            LED_B : out std_logic;
41
            LED_S : out std_logic;
42
            LEDS: out std_logic_vector (3 downto 0)
43
       );
44
   end ModuloInterface;
45
46
   architecture Behavioral of ModuloInterface is
47
48
       component ModuleALU is -- pegando a ALU
49
50
                    Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
               B : in STD_LOGIC_VECTOR (3 downto 0);
51
               Z : out STD_LOGIC_VECTOR (3 downto 0);
52
               S : in STD_LOGIC_VECTOR (2 downto 0));
53
            end component;
54
55
```

81

```
component redutorClock is -- pegando o clk
56
           port (
57
               clk_in : in std_logic;
58
                clk_out : out std_logic
           );
60
       end component;
61
62
       type estado is (E0,E1,E2,E3,E4,E5,E6,E7,E8,E9,E10,E11,E12,E13,E14,
63
        64
            -- criando os estados
       signal estadoAtual, estadoAux: estado := EO; -- criando o estado
65

→ oficial e uma auxiliar

       signal A,B,S_inicial: std_logic_vector (3 downto 0); -- sinais do
66
       \rightarrow numero A, B e a selecao S recebida nos SW
       signal Z0,Z1,Z2,Z3,Z4,Z5,Z6,Z7 : std_logic_vector (3 downto 0); --
67

→ sinais de saida

       signal S_int : integer;
68
            signal clk_novo : std_logic;
69
70
   begin
71
       BLOCO_CLK : redutorClock port map (clk,clk_novo); -- mandamos o clk
72
       → da placo e pegamos um reduzido que eh o q vamos usar
       BLOCO_ALUO: ModuleALU port map(A,B,ZO,"000"); -- conectando as
73
       \rightarrow entradas e saidas da ALU para S = 0
       BLOCO_ALU1: ModuleALU port map(A,B,Z1,"001"); -- conectando as
74
       \rightarrow entradas e saidas da ALU para S = 1
       BLOCO_ALU2: ModuleALU port map(A,B,Z2,"010"); -- conectando as
75
       \rightarrow entradas e saidas da ALU para S = 2
       BLOCO_ALU3: ModuleALU port map(A,B,Z3,"011"); -- conectando as
76
       \rightarrow entradas e saidas da ALU para S = 3
       BLOCO_ALU4: ModuleALU port map(A,B,Z4,"100"); -- conectando as
77
       \rightarrow entradas e saidas da ALU para S = 4
       BLOCO_ALU5: ModuleALU port map(A,B,Z5,"101"); -- conectando as
78
       \rightarrow entradas e saidas da ALU para S = 5
       BLOCO_ALU6: ModuleALU port map(A,B,Z6,"110"); -- conectando as
79
           entradas e saidas da ALU para S = 6
       BLOCO_ALU7: ModuleALU port map(A,B,Z7,"111"); -- conectando as
80
        \hookrightarrow entradas e saidas da ALU para S = 7
```

```
82
        process(clk_novo, estadoAux) -- logica do estado auxiliar
83
        begin
84
            if(clk_novo'event and clk_novo='1') then
85
                 estadoAtual <= estadoAux; -- alteramos o estado no clock
86
            end if;
87
        end process;
88
89
        process(BOTAO_A,BOTAO_B, BOTAO_S,BOTAO_RST, SW,estadoAtual) -- agora
90
         → a logica da maquina de estados
        begin
91
                       report "Iniciou";
             if (BOTAO_RST = '1') then -- caso tenhamos RST, voltamos para o
93
             \hookrightarrow primeiro estado
                 estadoAux <= E0;</pre>
94
                 LEDS <= "0000"; -- apaga os LEDS
95
                                      report "Resetou";
96
            else
                                      -- resto da logica acontece se nao
97

    → tivermos o reset

                 case estadoAtual is
98
                     when EO \Rightarrow -- EO -> pegar o numero A
99
                         LED_A <= '1'; -- acende o led q sinaliza q
100

→ estamos pegando o primeiro num

                         LED_B <= '0';
101
                         LED_S <= '0';
102
103
                         if(BOTAO_A = '1') then -- gravamos oq esta nos
104
                          → switchs quando o botao é apertado
                              A \leq SW;
105
                              LED_A \leftarrow 0'; --apaga \circ led
106
                              estadoAux<=E1;
                                                 -- mudamos de estado
107
                         else
108
                               estadoAux<=E0; -- se o batao nao for apertado
109
                               \hookrightarrow cont no mesmo estado
                         end if;
110
                     when E1 => -- E1 -> pegar o numero B
111
```

```
LED_B <= '1'; -- acende o led q sinaliza q
112

→ estamos pegando o segundo num

                        LED_A <= '0';
113
                        LED_S <= '0';
114
115
                        if(BOTAO_B = '1') then -- gravamos og esta nos
116
                         → switchs quando o botao é apertado
                             B \ll SW;
117
                            LED_B <= '0';
                                              -- apaga o led
118
                                               -- mudamos de estado
119
                             estadoAux<=E2;
                        else
120
                              estadoAux<=E1; -- se o batao nao for apertado
121
                              end if;
122
                    when E2 \Rightarrow -- E2 -> pegar a selecao
123
                        LED_S <= '1'; -- acende o led q sinaliza q
124

→ estamos pegando a selecao

                        LED_A <= '0';
125
                        LED_B <= '0';
126
127
                        if(BOTAO_S = '1') then -- gravamos og esta nos
128
                         → switchs quando o botao é apertado
                             S_inicial <= SW;</pre>
129
130
                             if(S_inicial = "0000") then -- passando de
131

→ binario para inteiro

                                 estadoAux<=E3:
132
                             elsif(S_inicial = "0001") then
133
                                 estadoAux<=E6;
134
                             elsif(S_inicial = "0010") then
135
                                estadoAux<=E9;
136
                             elsif(S_inicial = "0011") then
137
                                estadoAux<=E12;
138
                             elsif(S_inicial = "0100") then
139
                                 estadoAux<=E15;</pre>
140
                             elsif(S_inicial = "0101") then
141
                                 estadoAux<=E18;
142
                             elsif(S_inicial = "0110") then
143
```

```
estadoAux<=E21;
144
                             elsif(S_inicial = "0111") then
145
                                 estadoAux<=E24;
146
                             end if;
147
148
                             LED_S <= '0'; -- apaga o led
149
                        else
150
                              estadoAux<=E2; -- se o batao nao for apertado
151

→ cont no mesmo estado

152
                         end if;
                    when E3 \Rightarrow -- E3 -> mostra p numero A
153
154
                        LED_A <= '1'; -- acende o led q sinaliza q estamos
155

→ mostrando o primeiro num

                        LED_B <= '0';
156
                        LED_S <= '0';
157
158
                        LEDS \leftarrow A; \rightarrow --- mostra A
159
                         estadoAux<=E4; -- proximo
160
                    when E4 => -- E4 -> mostra p numero B
161
162
                        LED_A <= '0'; -- acende o led q sinaliza q estamos
163

→ mostrando no segundo num

                        LED_B <= '1';
164
                        LED_S <= '0';
165
166
                        167
168
                         estadoAux<=E5; -- proximo
                    when E5 \Rightarrow -- E5 -> mostra o resultado
169
                        LED_A <= '0'; -- acende o led q sinaliza q estamos
170

→ mostrando o resultado

                        LED_B <= '0';
171
                        LED_S <= '1';
172
                        LEDS<=Z0;
173
                         estadoAux <= E6;
174
```

```
when E6 \Rightarrow -- E6 -> mostra p numero A
175
176
                         LED_A <= '1'; -- acende o led q sinaliza q estamos
177

→ mostrando o primeiro num

                          LED_B <= '0';</pre>
178
                         LED_S <= '0';
179
180
                         LEDS \leftarrow A; \rightarrow --- mostra A
181
182
                          estadoAux<=E7; -- proximo
                     when E7 => -- E7 -> mostra\ p\ numero\ B
183
184
                          LED_A <= '0'; -- acende o led q sinaliza q estamos
185

→ mostrando no segundo num

                         LED_B <= '1';
186
                         LED_S <= '0';
187
188
                         189
                          estadoAux<=E8; -- proximo
190
                     when E8 \Rightarrow -- E8 -> mostra o resultado
191
                         LED_A <= '0'; -- acende o led q sinaliza q estamos
192
                          \hookrightarrow mostrando o resultado
                          LED_B <= '0';
193
                          LED_S <= '1';
194
                         LEDS <= Z1;
195
                          estadoAux <= E9;</pre>
196
                                            when E9 \Rightarrow -- E9 -> mostra p numero
197
198
                          LED_A <= '1'; -- acende o led q sinaliza q estamos
199

→ mostrando o primeiro num

                          LED_B <= '0';
200
                          LED_S <= '0';
201
202
                          LEDS \leftarrow A ; --- mostra A
203
                          estadoAux<=E10; -- proximo</pre>
204
```

```
when E10 \Rightarrow -- E10 -> mostra p numero B
205
206
                         LED_A <= '0'; -- acende o led q sinaliza q estamos
207

→ mostrando no segundo num

                         LED_B <= '1';</pre>
208
                         LED_S <= '0';
209
210
                         211
212
                         estadoAux<=E11; -- proximo
                     when E11 => -- E11 -> mostra o resultado
213
                         LED_A <= '0'; -- acende o led q sinaliza q estamos
214
                         \hookrightarrow mostrando o resultado
                         LED_B <= '0';
215
                         LED_S <= '1';
216
                         LEDS <= Z2;
217
                         estadoAux <= E12;</pre>
218
                                               when E12 \Rightarrow -- E12 -> mostra p
219
                                               \hookrightarrow numero A
220
                         LED_A \leftarrow '1'; -- acende o led q sinaliza q estamos
221

→ mostrando o primeiro num

                         LED_B <= '0';
222
                         LED_S <= '0';
223
224
                         LEDS <= A ; --- mostra A
225
                         estadoAux<=E13; -- proximo</pre>
226
227
                     when E13 \Rightarrow -- E13 -> mostra p numero B
228
                         LED_A <= '0'; -- acende o led q sinaliza q estamos
229

→ mostrando no segundo num

                         LED_B <= '1';
230
                         LED_S <= '0';
231
232
                         233
                         estadoAux<=E14; -- proximo</pre>
234
```

```
when E14 => -- E14 -> mostra o resultado
235
                          LED_A <= '0'; -- acende o led q sinaliza q estamos
236
                          \hookrightarrow mostrando o resultado
                          LED_B <= '0';
237
                          LED_S <= '1';
238
239
                          LEDS <= Z3;
240
                          estadoAux <= E15 ;</pre>
241
242
                                                 when E15 \Rightarrow -- E15 -> mostra p
                                                  \hookrightarrow numero A
243
                          LED_A <= '1'; -- acende o led q sinaliza q estamos
244

→ mostrando o primeiro num

                          LED_B <= '0';
245
                          LED_S <= '0';
246
247
                          LEDS \leftarrow A; \rightarrow --- mostra A
248
                          estadoAux<=E16; -- proximo
249
                      when E16 \Rightarrow -- E16 -> mostra p numero B
250
251
                          LED_A <= '0'; -- acende o led q sinaliza q estamos
252

→ mostrando no segundo num

                          LED_B <= '1';
253
                          LED_S <= '0';
254
255
                          256
257
                          estadoAux<=E17; -- proximo
                      when E17 => -- E17 -> mostra o resultado
258
                          LED_A <= '0'; -- acende o led q sinaliza q estamos
259
                          \hookrightarrow mostrando o resultado
                          LED_B <= '0';</pre>
260
                          LED_S <= '1';
261
                          LEDS<=Z4;
262
263
                          estadoAux <= E18;
264
```

```
when E18 => -- E18 ->
265
                                                         \rightarrow mostra p numero A
266
                          LED_A <= '1'; -- acende o led q sinaliza q estamos
267

→ mostrando o primeiro num

                          LED_B <= '0';
268
                          LED_S <= '0';
269
270
                          LEDS <= A ; --- mostra A
271
                          estadoAux<=E19; -- proximo
272
                     when E19 \Rightarrow -- E19 -> mostra p numero B
273
274
                          LED_A <= '0'; -- acende o led q sinaliza q estamos
275

→ mostrando no segundo num

                          LED_B <= '1';
276
                          LED_S <= '0';
277
278
                          LEDS <= B ; --- mostra B
279
                          estadoAux<=E20; -- proximo
280
                     when E20 => -- E20 -> mostra o resultado
281
                          LED_A <= '0'; -- acende o led q sinaliza q estamos
282
                          \hookrightarrow mostrando o resultado
                          LED_B <= '0';
283
                          LED_S <= '1';
284
                          LEDS<=Z5;
285
286
287
                          estadoAux <= E21;
                                                when E21 \Rightarrow -- E21 -> mostra p
288
                                                \hookrightarrow numero A
289
                          LED_A <= '1'; -- acende o led q sinaliza q estamos
290

→ mostrando o primeiro num

                          LED_B <= '0';
291
                          LED_S <= '0';
292
293
```

```
LEDS \leftarrow A ; --- mostra A
294
                         estadoAux<=E22; -- proximo
295
                     when E22 => -- E22 -> mostra\ p\ numero\ B
296
297
                         LED_A <= '0'; -- acende o led q sinaliza q estamos
298
                         → mostrando no segundo num
                         LED_B <= '1';
299
                         LED_S <= '0';
300
301
                         302
                         estadoAux<=E23; -- proximo
303
                     when E23 \Rightarrow -- E23 -> mostra o resultado
304
                         LED_A <= '0'; -- acende o led q sinaliza q estamos
305
                         \rightarrow mostrando o resultado
                         LED_B <= '0';
306
                         LED_S <= '1';
307
                         LEDS<=Z6;
308
309
                         estadoAux <= E24;
310
                                              when E24 => -- E24 -> mostra p
311
                                               \hookrightarrow numero A
312
                         LED_A <= '1'; -- acende o led q sinaliza q estamos
313

→ mostrando o primeiro num

                         LED_B <= '0';
314
                         LED_S <= '0';
315
316
                         LEDS \leftarrow A; --- mostra A
317
                         estadoAux<=E25; -- proximo
318
                     when E25 \Rightarrow -- E25 -> mostra p numero B
319
320
                         LED_A <= '0'; -- acende o led q sinaliza q estamos
321

→ mostrando no segundo num

                         LED_B <= '1';
322
                         LED_S <= '0';
323
```

```
324
                         LEDS <= B ;
325
                                        --- mostra B
                          estadoAux<=E26; -- proximo
326
                     when E26 \Rightarrow -- E26 -> mostra o resultado
327
                         LED_A <= '0'; -- acende o led q sinaliza q estamos
328
                          \hookrightarrow mostrando o resultado
                         LED_B <= '0';
329
                         LED_S <= '1';
330
                         LEDS<=Z7;
331
332
                          estadoAux <=
333
                          when others =>
334
335
                         null;
336
                 end case;
337
            end if;
338
        end process;
339
340
341
342 end architecture;
    D.2 REDUTOR DE CLOCK
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
31
32
    entity redutorClock is
33
        port (
34
            clk_in : in std_logic;
35
            clk_out : out std_logic
36
        );
37
    end redutorClock;
38
39
    architecture arcRedutorClock of redutorClock is
        signal aux : integer;
41
        begin
42
            process(clk_in)
43
```

begin

44

```
if(clk_in'event and clk_in = '1') then
45
                      -- o clock interno da placa possui freq de 50MHz.
46
                      -- Vamos multiplicar seu periodo por
47
                      -- 100 milhoes para ter um periodo de 2 segundos
48
                     if(aux = 100000000) then -- variavel auxiliar vai de
49
                      \rightarrow zero ate
                                                          --100 milhoes e volta
50
                         aux <= 0;
51
                     else
52
53
                          aux \le aux + 1;
                     end if;
54
                     if(aux \geq= 50000000) then -- metado do tempo ela ta em
56
                      \hookrightarrow high,
                                                -- metade em low
57
                          clk_out <='1';</pre>
58
                     else
                          clk_out <='0';</pre>
60
                     end if;
61
62
                 end if;
            end process;
63
64 end architecture;
```

APÊNDICE E - CÓDIGO PINAGEM

```
1 NET "SW<0>"
                        LOC = "V8"
                                      | IOSTANDARD = LVCMOS33 ;
2 NET "SW<1>"
                        LOC = "U10" | IOSTANDARD = LVCMOS33;
3 NET "SW<2>"
                        LOC = "U8"
                                     | IOSTANDARD = LVCMOS33 ;
4 NET "SW<3>"
                        LOC = "T9" | IOSTANDARD = LVCMOS33;
5
6 NET "LEDS<0>"
                        LOC = "R20" | IOSTANDARD = LVCMOS33 | DRIVE = 8 |
    \hookrightarrow SLEW = SLOW;
7 NET "LEDS<1>"
                        LOC = "T19" | IOSTANDARD = LVCMOS33 | DRIVE = 8 |
    \hookrightarrow SLEW = SLOW;
                        LOC = "U20" | IOSTANDARD = LVCMOS33 | DRIVE = 8 |
8 NET "LEDS<2>"
    \hookrightarrow SLEW = SLOW;
9 NET "LEDS<3>"
                        LOC = "U19" | IOSTANDARD = LVCMOS33 | DRIVE = 8 |
    \hookrightarrow SLEW = SLOW;
10
                      LOC = "W21" | IOSTANDARD = LVCMOS33 | DRIVE = 8 |
11 NET "LED_A"
    \hookrightarrow SLEW = SLOW;
12 NET "LED_B"
                      LOC = "Y22" | IOSTANDARD = LVCMOS33 | DRIVE = 8 |
    \hookrightarrow SLEW = SLOW ;
   NET "LED_S"
                      LOC = "V20" | IOSTANDARD = LVCMOS33 | DRIVE = 8 |
    \hookrightarrow SLEW = SLOW ;
14
15 NET "BOTAO_A"
                        LOC = "U15" | IOSTANDARD = LVCMOS33;
                         LOC = "T15" | IOSTANDARD = LVCMOS33;
16 NET "BOTAO_B"
   NET "BOTAO_S"
                          LOC = "T16" | IOSTANDARD = LVCMOS33;
                            LOC = "T14" | IOSTANDARD = LVCMOS33;
   NET "BOTAO_RST"
18
   NET "BOTAO_RST" CLOCK_DEDICATED_ROUTE = FALSE;
20
21 NET "clk"
                      LOC = "E12" | IOSTANDARD = LVCMOS33 | PERIOD =
    \hookrightarrow 20.000;
```