

Simulador de Arquitetura Multicore com Escalonamento e Gerência de Memória

1nd Julia Mello Lopes Gonçalves

Centro Federal de Educação Tecnológica de Minas Gerais

(CEFET/MG)

Divinópolis, Brasil

juliamellolopesoncalves@gmail.com

Abstract—Este artigo apresenta o desenvolvimento de um simulador de arquitetura multicore com suporte a escalonamento de processos e gerência de memória hierárquica. O projeto foi desenvolvido para demonstrar o funcionamento interno de componentes como CPU, pipeline, memória RAM e cache, além de ilustrar os impactos de diferentes políticas de escalonamento. Resultados obtidos através da simulação demonstram a eficácia do uso de pipelines e a influência do gerenciamento de memória no desempenho do sistema.

Index Terms—CPU, pipeline, escalonamento, memória hierárquica, sistemas multicore

I. INTRODUÇÃO

Com o aumento da complexidade e demanda por desempenho em sistemas computacionais modernos, as arquiteturas multicore se tornaram uma solução essencial. Essas arquiteturas permitem a execução paralela de tarefas, distribuindo o processamento entre múltiplos núcleos para melhorar a eficiência e reduzir o tempo de resposta. Além disso, o uso de pipelines, uma técnica que divide a execução de instruções em estágios sequenciais, maximiza a utilização dos recursos internos da CPU.

Este trabalho apresenta um simulador que busca replicar elementos fundamentais de uma arquitetura multicore real, incorporando conceitos como gerenciamento hierárquico de memória (RAM e cache), execução paralela em pipelines e escalonamento de processos. Além de reproduzir o funcionamento técnico, o simulador é uma ferramenta para análise crítica das políticas de escalonamento e do impacto da threads na eficiência do sistema. As políticas implementadas, como FCFS, Round Robin e Prioridade, fornecem cenários distintos que destacam os desafios e benefícios de diferentes abordagens.

O diferencial deste simulador está na integração de componentes como a Unidade de Controle (UC), memória cache e pipeline, que trabalham em conjunto para simular o fluxo de execução de instruções em um ambiente controlado. Isso permite que nos estudantes compreendam não apenas o funcionamento isolado de cada módulo, mas também suas interdependências e impactos no desempenho geral.

II. METODOLOGIA

A. Arquitetura Von Neumann com Pipeline MIPS

A arquitetura Von Neumann é um modelo clássico que define a estrutura básica de computadores modernos. Neste

modelo, a memória é compartilhada entre dados e instruções, sendo acessada sequencialmente pela CPU. Para aumentar a eficiência, o simulador implementa um pipeline MIPS, que divide a execução das instruções em cinco estágios principais:

- **Instruction Fetch (IF):** A instrução é buscada na memória usando o contador de programa (*Program Counter - PC*) para localizar seu endereço.
- **Instruction Decode (ID):** A instrução buscada é decodificada para identificar a operação a ser realizada e os registradores envolvidos.
- **Execute (EX):** A Unidade Lógica e Aritmética (ULA) realiza operações aritméticas ou lógicas com base nos operandos decodificados.
- **Memory Access (MEM):** O estágio acessa a memória para leitura ou escrita de dados, dependendo da operação.
- **Write Back (WB):** Os resultados são armazenados de volta nos registradores, tornando-os disponíveis para futuras operações.

Na Figura 1, é apresentado o fluxo de execução no pipeline MIPS. Cada estágio opera de forma independente, permitindo que várias instruções sejam processadas simultaneamente em diferentes fases. Essa paralelização aumenta significativamente o throughput do sistema ao reduzir o tempo ocioso dos recursos.




Fig. 1. Diagrama da Arquitetura de Von Neumann com Pipeline MIPS.

a) **Eficiência do Pipeline:** O pipeline MIPS é uma solução eficiente para aproveitar a execução paralela. No

entanto, ele também apresenta desafios, como *hazards* estruturais, de dados e de controle, que precisam ser gerenciados para evitar conflitos entre instruções. No simulador, esses aspectos foram simplificados, permitindo que o foco esteja na demonstração educacional do pipeline.

b) *Relevância no Simulador*: A implementação do pipeline MIPS no simulador é essencial para demonstrar como as instruções podem ser executadas em paralelo, destacando os benefícios e desafios dessa abordagem. Esse modelo educacional oferece uma visão clara de como arquiteturas modernas otimizam o desempenho de sistemas computacionais.

B. Arquitetura multicore

A arquitetura multicore implementada no simulador permite a execução paralela de processos em múltiplos núcleos. Cada núcleo tem seus próprios registradores e compartilha a memória cache e RAM. A implementação multicore é fundamental para aproveitar ao máximo o paralelismo em sistemas modernos.

a) *Modificações Realizadas*: No código, a classe CPU foi ajustada para gerenciar múltiplos núcleos, permitindo que threads independentes processassem diferentes conjuntos de instruções simultaneamente. O pseudocódigo a seguir ilustra a execução:

```
for core in cores:
    create_thread(core.execute_pipeline)
```

b) *Vantagens do Multicore*: A implementação de uma arquitetura multicore no simulador trouxe diversas melhorias significativas ao desempenho do sistema. As principais vantagens são descritas abaixo:

- **Redução do Tempo de Execução**: A execução paralela permite que múltiplos núcleos processem diferentes tarefas simultaneamente, diminuindo o tempo total necessário para completar a execução dos processos.
- **Aumento da Eficiência Computacional**: O uso de núcleos independentes melhora o aproveitamento dos recursos disponíveis, reduzindo gargalos e evitando ociosidade na CPU.
- **Escalabilidade**: O design multicore possibilita que o sistema seja expandido facilmente, adicionando mais núcleos para suportar uma carga maior de trabalho, sem necessidade de alterações estruturais significativas.
- **Tolerância a Processos de Longa Duração**: Em cenários com processos que demandam muito tempo, outros núcleos podem continuar executando tarefas menores, garantindo uma execução mais equilibrada.

C. Escalonador

O escalonador é responsável por controlar a ordem de execução dos processos no simulador, garantindo o uso eficiente dos recursos da CPU. O sistema implementa três políticas de escalonamento distintas, cada uma com características únicas que afetam diretamente o desempenho e a experiência do usuário. Abaixo, detalhamos cada política e seu respectivo pseudocódigo.

1) **FCFS (First-Come, First-Served)**: O FCFS é uma política simples e não preemptiva, na qual os processos são executados na ordem em que chegam à fila. Isso significa que o primeiro processo a entrar é o primeiro a ser atendido, enquanto os demais aguardam na fila. Apesar de sua simplicidade, essa abordagem pode levar a tempos de espera elevados para processos menores caso haja processos longos à frente na fila, causando o chamado *convoy effect*.

```
while processos:
    processo = fila.pop()
    executar(processo)
```

Fig. 2. Pseudocódigo do Escalonador FCFS

O pseudocódigo da política FCFS é apresentado na Figura 2. O escalonador percorre os processos em sequência, executando cada um até sua conclusão antes de passar ao próximo.

2) **Round Robin (RR)**: A política Round Robin utiliza um *quantum*, ou intervalo de tempo fixo, para alternar entre os processos na fila. Após consumir o *quantum*, um processo é enviado de volta ao final da fila caso não tenha sido concluído, garantindo uma distribuição justa do tempo de CPU. Essa abordagem é preemptiva, o que a torna ideal para sistemas interativos, mas pode levar a uma sobrecarga de alternância de contexto (*context switch*) dependendo do tamanho do *quantum*.

```
while processos:
    processo = fila.pop()
    executar(processo, quantum)
    if not processo.concluido():
        fila.append(processo)
```

Fig. 3. Pseudocódigo do Escalonador Round Robin

O pseudocódigo da política Round Robin é mostrado na Figura 3. O escalonador percorre a fila, alternando entre os processos enquanto verifica sua conclusão.

3) **Prioridade**: A política Prioridade classifica os processos com base em um nível de prioridade atribuído. Processos com maior prioridade são executados primeiro, enquanto processos de menor prioridade podem ser preemptados para dar lugar a tarefas mais urgentes. Essa abordagem é útil para sistemas que lidam com tarefas críticas, mas pode levar ao *starvation* de processos de baixa prioridade se não houver balanceamento.

```
while processos:
    processo = obter_maior_prioridade(fila)
    executar(processo)
    if not processo.concluido():
        atualizar_prioridade(processo)
        fila.append(processo)
```

Fig. 4. Pseudocódigo do Escalonador por Prioridade

Na Figura 4, apresentamos o pseudocódigo da política de escalonamento por prioridade. Após cada execução, as prioridades podem ser ajustadas para evitar o *starvation*.

4) *Comparação das Políticas*: Cada política apresenta vantagens e desvantagens dependendo do cenário. Enquanto o FCFS é simples e eficiente em ambientes com cargas homogêneas, o Round Robin é mais equilibrado para sistemas interativos, e o escalonamento por prioridade é ideal para sistemas críticos. No entanto, políticas preemptivas, como Round Robin e Prioridade, introduzem maior complexidade de implementação e sobrecarga de alternância de contexto.

D. Fluxo de Execução

- 1) **Inicialização do Sistema**: O simulador inicializa a CPU, os núcleos, o escalonador e a memória RAM. Durante esta fase, as configurações iniciais, como a política de escalonamento, são definidas.
- 2) **Carregamento das Instruções**: As instruções são lidas de arquivos de texto e armazenadas na memória RAM. Este processo garante que todas as instruções necessárias para os processos estejam disponíveis.
- 3) **Escalonamento de Processos**: O escalonador seleciona o próximo processo com base na política configurada (FCFS, RR ou Prioridade). Ele também organiza as filas de execução de acordo com as prioridades definidas.
- 4) **Execução no Pipeline**: As instruções do processo selecionado são enviadas para o pipeline, onde passam pelos cinco estágios:
 - **Instruction Fetch (IF)**: A instrução é buscada na memória RAM ou na cache, dependendo de sua localização.
 - **Instruction Decode (ID)**: A instrução é decodificada, identificando os registradores e a operação a ser realizada.
 - **Execute (EX)**: A operação é executada utilizando a Unidade Lógica e Aritmética (ULA).
 - **Memory Access (MEM)**: Dados são lidos ou escritos na memória, dependendo da instrução.
 - **Write Back (WB)**: O resultado da instrução é armazenado nos registradores do núcleo.
- 5) **Gerenciamento de Memória**: Durante a execução, a memória cache é utilizada para acelerar o acesso a dados frequentemente usados. Quando a cache está cheia, dados menos recentes são transferidos de volta para a RAM.
- 6) **Finalização do Processo**: Após a execução de todas as instruções de um processo, ele é marcado como concluído, e o escalonador seleciona o próximo processo.
- 7) **Encerramento da Simulação**: A simulação termina quando todos os processos e instruções são executados. Estatísticas, como tempo total de execução e eficiência do pipeline, são exibidas.

E. Arquivos de Instruções

Os arquivos de instrução utilizados no simulador seguem um formato simples, contendo uma instrução por linha. Na Tabela 1 podemos ver quais são as possíveis implementações de instruções que o simulador reconhece:

TABLE I
INSTRUÇÕES SUPORTADAS NO SIMULADOR

Instrução	Descrição
LOAD RX Y	Carrega o valor do endereço Y no registrador RX.
STORE RX Y	Armazena o valor do registrador RX no endereço Y.
ADD RX RY RZ	Soma os valores de RY e RZ, armazenando o resultado em RX.
SUB RX RY RZ	Subtrai o valor de RZ de RY, armazenando o resultado em RX.
MULT RX RY RZ	Multiplica RY por RZ, armazenando o resultado em RX.
DIV RX RY RZ	Divide RY por RZ, armazenando o resultado em RX.
IF RX RY OP RZ	Realiza a comparação OP (>, <, ==) entre RY e RZ. Armazena 1 em RX se a condição for verdadeira, 0 caso contrário.

a) Exemplo de um Arquivo de Instruções:

```
LOAD R1 10
LOAD R2 20
ADD R3 R1 R2
IF R4 R1 < R2
STORE R3 30
```

Neste exemplo: - LOAD R1 10 carrega o valor do endereço 10 no registrador R1. - ADD R3 R1 R2 soma os valores de R1 e R2 e armazena o resultado em R3. - IF R4 R1 < R2 compara R1 com R2. Se R1 for menor que R2, armazena 1 em R4, caso contrário, 0.

b) *Ajustes na RAM*: Para aumentar o número de arquivos de instruções processados, modifique a variável TAM_INSTRUCTIONS no código da RAM. Isso impactará diretamente a capacidade do sistema de carregar mais ou menos arquivos de instruções e armazenar novos conjuntos de instruções para execução, porém essa variável deve ser declarada de acordo com a quantidade máxima de arquivos encontrados na pasta *instructions*.

III. RESULTADOS E DISCUSSÃO

A. Arquitetura Multicore

A implementação de uma arquitetura multicore demonstrou ser altamente eficaz na redução do tempo de execução das tarefas. Como mostrado na Tabela II e na Figura 5, há uma redução significativa no tempo médio de execução à medida que o número de threads aumenta. Essa redução é atribuída à capacidade dos núcleos de processar múltiplas instruções simultaneamente, aproveitando o paralelismo inerente aos sistemas multicore.

TABLE II
TEMPOS MÉDIOS DE EXECUÇÃO PARA DIFERENTES THREADS

Número de Threads	Tempo Médio (ms)
1	5903.8
2	2635.1
3	1749.1
4	1561.8
5	1361.4




Fig. 5. Impacto do número de threads no tempo de execução.

a) *Análise Crítica:* Observa-se que a redução do tempo de execução não é linear à medida que mais threads são adicionadas. Isso ocorre devido a fatores como *overhead* na sincronização entre *threads* e limitações no acesso à memória compartilhada. No entanto, o ganho de desempenho para até cinco *threads* é evidente, demonstrando que a arquitetura multicore implementada é eficiente para o número de núcleos considerado. Esses resultados corroboram estudos como o de Patterson e Hennessy [1], que destacam a importância do paralelismo em sistemas modernos, especialmente em cenários de alta demanda computacional.

B. Escalonamento

O escalonador desempenha um papel central na eficiência do simulador, determinando a ordem e o tempo de execução dos processos. Os resultados obtidos, apresentados na Tabela III e na Figura 6, destacam as diferenças entre as políticas implementadas: FCFS, Round Robin e Prioridade.

TABLE III
TEMPOS MÉDIOS DE EXECUÇÃO PARA CADA POLÍTICA DE ESCALONAMENTO

Política	Tempo Médio (ms)
FCFS	523.3
Round Robin	1361.4
Prioridade	1459.1




Fig. 6. Desempenho das políticas de escalonamento

a) Análise Crítica:

- **FCFS:** A política FCFS apresentou o melhor tempo médio de execução, devido à sua simplicidade e ausência de preempção. No entanto, isso pode levar ao problema de *convoy effect*, onde processos longos podem bloquear processos menores, resultando em baixa interatividade para sistemas interativos.
- **Round Robin:** Embora tenha um tempo médio de execução maior, o Round Robin é mais adequado para sistemas que requerem equidade e interatividade, como sistemas operacionais modernos. O overhead associado às trocas de contexto impacta diretamente o desempenho.
- **Prioridade:** Essa política demonstrou tempos médios próximos ao Round Robin, devido à preempção baseada em prioridade. Apesar disso, ela é mais eficiente em cenários onde certos processos exigem execução imediata. Uma limitação observada é o risco de *starvation* para processos de baixa prioridade, se não houver balanceamento adequado.

b) *Implicações:* Cada política de escalonamento possui um cenário ideal de aplicação. A escolha da política depende do tipo de sistema a ser simulado e das prioridades estabelecidas. O FCFS é eficiente em cenários com cargas previsíveis, enquanto Round Robin e Prioridade são mais adequados para sistemas dinâmicos e interativos.

C. Discussões Gerais

Os resultados apresentados destacam a eficácia das modificações implementadas no simulador, tanto na adoção de uma arquitetura multicore quanto nas políticas de escalonamento. A arquitetura multicore foi fundamental para reduzir o tempo de execução, enquanto o escalonador proporcionou flexibilidade no gerenciamento de processos.

Os dados reforçam a importância do balanceamento entre complexidade e eficiência. Políticas mais complexas, como Round Robin e Prioridade, introduzem *overheads*, mas garantem interatividade e atendimento de prioridades, tornando-se mais adequadas para sistemas modernos. Já políticas simples, como FCFS, têm vantagens em cenários específicos, mas podem não atender a requisitos mais complexos.

IV. CONCLUSÃO

Projeto ainda esta em desenvolvimento, ao ser finalizado será implementada a conclusão.

REFERENCES

- [1] D. A. Patterson and J. L. Hennessy, *Computer Organization and Design: The Hardware/Software Interface*, Morgan Kaufmann, 2013.
- [2] W. Stallings, *Computer Organization and Architecture: Designing for Performance*, Pearson, 2015.
- [3] A. S. Tanenbaum and H. Bos, *Modern Operating Systems*, Pearson, 2014.