



UTN.BA

UNIVERSIDAD TECNOLÓGICA NACIONAL
FACULTAD REGIONAL BUENOS AIRES

Diseño de Radar de Onda Continua Modulado en Frecuencia (FMCW)

Simulación y análisis utilizando Advanced
Design System (ADS)

Julian Zatloukal Maule

Ramiro Palomeque


Nicolás Enrique Pereyra Pigerl

Mauro Gonzalo Rapuano

Fernando Matias Redruello

UTN Facultad Regional Buenos Aires
Electrónica Aplicada III, Grupo R5052 A
Ingeniería Electrónica

Buenos Aires, enero 2026



UTN.BA

UNIVERSIDAD TECNOLÓGICA NACIONAL
FACULTAD REGIONAL BUENOS AIRES

Diseño de Radar de Onda Continua Modulado en Frecuencia (FMCW)

Simulación y análisis utilizando Advanced Design System (ADS)

Julian Zatloukal Maule

jzatloukal@frba.utn.edu.ar

Ramiro Palomeque

ramipalomeque@frba.utn.edu.ar

Nicolás Enrique Pereyra Pigerl

npereyrapigerl@frba.utn.edu.ar

Mauro Gonzalo Rapuano

mrapuano@frba.utn.edu.ar

Fernando Matias Redruello

fredruello@frba.utn.edu.ar

Supervisor: Ing. Carlos Alberto Navarro

Profesor Titular, UTN FRBA

Co-supervisor: Dr. Ing. Daniel Alejandro Almela

Jefe de Trabajos Prácticos, UTN FRBA

Dr. Ing. Manuel Elias Garcia Redondo

Ayudante de Primera Categoría, UTN FRBA

UTN Facultad Regional Buenos Aires

Electrónica Aplicada III, Grupo R5052 A

Ingeniería Electrónica

Proyecto

Buenos Aires, enero 2026

Índice general

1. Introducción	2
1.1. Teoría FMCW	2
1.2. Procedimiento de Desarrollo	4
2. Amplificador de Potencia (PA)	6
2.1. Introducción Teórica	6
2.1.1. Análisis del Punto de Operación	6
2.2. Desarrollo	7
2.2.1. Requerimientos de la Etapa	7
2.2.2. Diseño de Referencia	7
2.2.3. Incorporación del BFU590G a la Librería del Proyecto	9
2.2.4. Implementación del Circuito Parametrizado	10
2.2.5. Optimización de Componentes para Frecuencia Central de 1 GHz	11
2.2.6. Optimización de Tensión de Polarización	14
2.2.7. Análisis de Espectro de Salida	19
2.3. Conclusiones	21
3. Oscilador Controlado por Tensión (VCO)	23
3.1. Introducción Teórica	23
3.1.1. Rol del VCO en el Radar FMCW	23
3.1.2. Señal de Control: Rampa Diente de Sierra	24
3.1.3. Especificaciones del VCO para el Diseño	24
3.1.4. Circuito de Referencia Utilizado	24
3.2. Simulación	26
3.2.1. Diseño del Núcleo del Oscilador	26
3.2.2. Diseño y Optimización de la Etapa	27
3.2.3. Análisis de Estabilidad	31
3.2.4. Espectro de Salida y Potencia de la Señal	31
3.2.5. Análisis de la Impedancia de Entrada del Núcleo	33
3.2.6. Período Transitorio y Estado Estacionario en el Dominio del Tiempo	35
3.3. Conclusiones	36

4. Mezclador Simple Balanceado (Mixer)	38
4.1. Introducción Teórica	38
4.2. Simulación	38
4.3. Resultados	38
5. Amplificador de Bajo Ruido (LNA)	39
5.1. Introducción Teórica	39
5.2. Simulación	39
5.3. Resultados	39
6. Conclusiones	40
<i>Bibliografía</i>	41
Anexos	
A. Consignas del Trabajo Final	43
A.1. Consignas	44
A.1.1. Amplificador de Bajo Ruido (LNA)	44
A.1.2. Amplificador de Potencia (PA)	44
A.1.3. Oscilador Controlado por Tensión (VCO)	44
A.1.4. Mezclador Simple Balanceado (Mixer)	44
A.2. Entrega de Informes y Evaluación Oral	45

1

Introducción

Este trabajo final de cursada tiene como objetivo afianzar los conocimientos teóricos y prácticos obtenidos durante la cursada, aplicándolos al diseño y simulación de un radar de onda continua de frecuencia modulada (FMCW). Las consignas completas del trabajo se encuentran en el [Anexo A](#).

El presente proyecto corresponde a un radar de onda continua modulada en frecuencia (FMCW) [Almela et al., 2024](#). Presentamos una breve descripción de la teoría de funcionamiento del sistema FMCW y de cada componente utilizado. Luego se presenta el procedimiento de diseño para cada componente junto con los resultados experimentales de los componentes fabricados. La frecuencia de operación es alrededor de 1 GHz. Esta decisión se tomó por múltiples razones. Primero, la frecuencia está dentro de una banda ISM. En segundo lugar, esto permitió la fácil fabricación de circuitos de línea de transmisión de microondas ($\lambda/4$ es aproximadamente 40 mm) y también la soldadura manual de componentes discretos para terminación y polarización del amplificador. Este trabajo se basa, en parte inspirado en el “Coffee Can Radar” y el “Rabit Radar”.

El objetivo es tener un radar FMCW que pueda ser diseñado y construido por un grupo de cuatro a cinco estudiantes.

1.1 Teoría FMCW

El radar FMCW es un radar simple que puede medir la distancia de un objeto estático y la velocidad de un objeto en movimiento. El principio básico de cualquier radar es emitir una señal electromagnética y medir su reflejo desde un objetivo. El reflejo se produce debido a la superficie metálica del objetivo que dispersa energía en todas las direcciones, una pequeña cantidad de la cual recibe el Radar. El radar más simple sería emitir una onda continua y medir la señal reflejada o dispersada. El problema es que la señal recibida tendría la misma frecuencia que la señal transmitida, con solo una diferencia de fase. Esto daría como resultado que solo se pudiera estimar la distancia como:

$$d = n \cdot \lambda + \lambda \frac{\phi}{2\pi} \quad (1.1)$$

donde: d es la distancia estimada, n es cualquier valor entero, λ es la longitud de onda y ϕ es la diferencia de fase entre las señales transmitida y recibida.

Como se puede ver, la distancia es ambigua, ya que la distancia podría ser cualquier múltiplo entero, n , de la longitud de onda. Además, un sistema de este tipo sería sensible a los retardos de fase y de trayectos múltiples en el hardware de transmisión y recepción. Sin embargo, la velocidad de un objetivo en movimiento podría medirse con este simple radar debido al desplazamiento Doppler, donde la diferencia de frecuencia está directamente relacionada con la velocidad del objeto:

$$\Delta f = 2f_o \frac{v}{c} \quad (1.2)$$

donde: f_o es la frecuencia de transmisión, v es la velocidad del objeto y c es la velocidad de la luz.

Una solución al problema de la ambigüedad de la distancia es utilizar un radar de barrido de frecuencia, como un radar FMCW.

La distancia del objetivo d dará como resultado una señal reflejada que se mide a partir de t , donde t es la suma del tiempo de viaje de la señal de transmisión saliente, que se envía desde el radar al objetivo, y el tiempo de retorno de la transmisión de la señal, que se refleja desde el objetivo de vuelta al radar. Debido a esta diferencia, la señal recibida se desplazará en el tiempo. Cuando la señal regrese al receptor, estará en una frecuencia diferente a la frecuencia de transmisión ya que el VCO ha cambiado de frecuencia durante t . Este cambio de frecuencia se puede usar para determinar la distancia absoluta sin ambigüedad.

La distancia es:

$$d = c \frac{\Delta t}{2} \quad (1.3)$$

donde:

$$\Delta t = \frac{\Delta f}{m} \quad (1.4)$$

y m es la pendiente de la rampa de frecuencia en Hz/s.

La Figura 1.1 muestra el diseño básico del sistema de un radar FMCW. Un oscilador controlado por voltaje (VCO) es barrido entre dos frecuencias por una rampa lineal. La función de transferencia de voltaje-frecuencia del VCO junto con la rampa de la señal de control determinarán la pendiente, m . La función de transferencia de voltaje-frecuencia de un VCO es típicamente no lineal; por lo tanto, una señal de control lineal no dará como resultado un barrido de frecuencia lineal. Para diseños de primer orden, esto puede ignorarse.

La señal de salida del VCO se alimenta a un amplificador de potencia (PA), donde se amplifica la señal. Luego, la señal de salida del PA se divide mediante un divisor en una señal de potencia y una señal de oscilador local (LO). El divisor en este diseño es un acoplador acoplado al borde con un acoplamiento de aproximadamente -15 dB,




Figura 1.1: Diagrama de bloques del sistema radar FMCW.

de modo que el LO está 15 dB por debajo de la señal de potencia. La señal de potencia se envía a una antena de banda ancha. Para este diseño, elegimos una antena Vivaldi antípoda, que es fácil de construir y tiene un ancho de banda amplio. El receptor es una segunda antena que alimenta un amplificador de bajo ruido (LNA). La salida del LNA luego se pasa a banda base mediante un mezclador, usando la señal LO producida por el divisor. Por último, la señal convertida por el mezclador se filtra y amplifica para medirla.




Figura 1.2: Señal de rampa diente de sierra para modulación FMCW.

1.2 Procedimiento de Desarrollo

Para el desarrollo de cada etapa del sistema radar FMCW, se seguirá un procedimiento sistemático que garantiza un diseño ordenado y verificable. Los pasos a seguir son:

1. **Definición de la etapa:** Definir a grandes rasgos la función de la etapa y su topología, junto con los requerimientos de la misma (ganancia, ancho de banda,

- impedancias de entrada/salida, niveles de potencia, etc.).
2. **Investigación de componentes activos:** Investigar sobre los componentes activos de la etapa, descargar las hojas de datos correspondientes y analizar sus parámetros relevantes para la aplicación. Concluir la viabilidad de la etapa dado los elementos activos y los requerimientos.
 3. **Creación de los componentes en el proyecto:** Crear los componentes activos y relevantes dentro del proyecto de simulación, ya sea utilizando *Design Kits* del fabricante, modelos de *SPICE*, o bien utilizando los archivos *S2P* de cada componente a una polarización dada.
 4. **Test bench de componentes:** Crear un test bench para cada componente activo o relevante del circuito, verificando su correcto funcionamiento de forma aislada antes de integrarlo en el diseño.
 5. **Diseño de la etapa:** Crear el diseño de la etapa combinando los elementos activos y pasivos, definiendo claramente los puertos de conexión hacia el exterior para facilitar la integración con otras etapas.
 6. **Afinación a frecuencia de operación:** Definir los valores de los componentes para lograr afinidad a una frecuencia de 1 GHz, utilizando la herramienta de optimización del ADS.
 7. **Verificación del diseño:** Crear un test bench para probar el core de la etapa, producir todos los gráficos y tablas necesarias, y verificar el cumplimiento de los requerimientos establecidos en el primer paso.

2

Amplificador de Potencia (PA)

La etapa del Amplificador de Potencia utiliza un transistor NPN BFU590G en configuración de emisor común para amplificar la señal de baja potencia centrada en 1 GHz proveniente del VCO y del acoplador direccional antes de la transmisión. El circuito emplea una red de polarización con choques de RF y capacitores de desacople para mantener una operación estable, junto con redes de adaptación LC sintonizadas tanto en la entrada como en la salida para asegurar la adaptación de impedancia a 50 Ohms y el bloqueo de corriente continua. Esta etapa es crítica para aumentar la amplitud de la señal y lograr el rango de detección necesario, actuando a su vez como un búfer para aislar al oscilador de las variaciones de carga en la antena.

2.1 Introducción Teórica

El diseño de amplificadores de potencia (PA) en el dominio de radiofrecuencia se fundamenta en el compromiso de diseño entre la linealidad de la señal de salida y la eficiencia energética del sistema. La clasificación de las topologías de amplificación (Clases A, B, C, etc.) se define rigurosamente mediante el ángulo de conducción (θ_c), parámetro que determina la fracción del ciclo de la señal de excitación durante la cual el dispositivo activo se encuentra en la región activa.

Para la implementación de este radar, se ha seleccionado una configuración en Clase AB. Esta topología establece un punto de operación (Punto Q) intermedio entre la conducción continua de la Clase A y la conducción de medio ciclo de la Clase B.

2.1.1 Análisis del Punto de Operación

La operación en Clase AB se caracteriza por los siguientes aspectos técnicos:

- **Ángulo de Conducción:** El transistor se polariza con una corriente de colector de reposo (I_{CQ}) pequeña pero finita, situando el punto Q ligeramente por encima de la región de corte. Esto resulta en un ángulo de conducción en el intervalo $\pi < \theta_c < 2\pi$ (típicamente entre 180° y 220°).

- **Linealidad y Distorsión de Cruce:** La motivación principal para emplear Clase AB sobre la Clase B pura es la mitigación de la **distorsión de cruce** (*crossover distortion*). En la Clase B ($V_{BE} \approx 0$), la no linealidad intrínseca de la unión base-emisor en torno al umbral de encendido ($V_\gamma \approx 0,7\text{ V}$ para Si) genera armónicos de alto orden severos cuando la señal cruza por cero. La polarización de la Clase AB linealiza la función de transferencia en esta región crítica, reduciendo significativamente el contenido espectral espurio.
- **Eficiencia de Conversión:** Si bien la eficiencia teórica máxima de la Clase AB es inferior al límite ideal de la Clase B ($\eta_{max} \approx 78,5\%$), es sustancialmente superior a la de la Clase A ($\eta_{max} = 50\%$ con carga inductiva, típicamente $< 25\%$ real). Esto permite manejar potencias de transmisión en el orden de vatios sin los requerimientos térmicos masivos de la Clase A.

Para este sistema, la Clase AB asegura que la señal modulada (FMCW) sea ampliada con una fidelidad suficiente para evitar la generación de productos de intermodulación que podrían elevar el piso de ruido del radar, manteniendo simultáneamente un consumo de corriente admisible para la fuente de alimentación.

2.2 Desarrollo

2.2.1 Requerimientos de la Etapa

El diseño del Amplificador de Potencia debe cumplir con los siguientes requerimientos para asegurar su correcto funcionamiento dentro del sistema radar FMCW:

- **Frecuencia central:** El diseño debe estar centrado a una frecuencia de 1 GHz.
- **Ancho de banda:** La etapa debe adaptar un ancho de banda de 50 MHz (de 975 MHz a 1025 MHz).
- **Adaptación de impedancia (S_{11}):**
 - El parámetro S_{11} debe ser menor o igual a -10 dB dentro de toda la banda de paso.
 - En la frecuencia central (1 GHz), el parámetro S_{11} debe ser menor o igual a -20 dB .
- **Ganancia (S_{21}):** La ganancia de la etapa a la frecuencia central debe encontrarse dentro de un rango de 12 dB a 15 dB, debido a las limitaciones inherentes del transistor BFU590G.

2.2.2 Diseño de Referencia

El diseño del Amplificador de Potencia se basa en la nota de aplicación AN11501 de NXP Semiconductors [NXP Semiconductors, 2014](#), la cual proporciona una guía técnica completa para el diseño de un PA para la banda ISM de 866 MHz utilizando el transistor de banda ancha BFU590G. Este documento sirve como punto de partida para el diseño.

La arquitectura propuesta en la nota de aplicación consiste en un amplificador de emisor común de una sola etapa, operando en Clase AB. Los aspectos principales del diseño de referencia son:

- **Componente activo:** Transistor NPN de banda ancha BFU590G con emisor conectado directamente a tierra para maximizar la ganancia de potencia.
- **Red de entrada:** Incluye un capacitor de bloqueo de CC (100 pF), una red de adaptación LC (3,3 pF y 1,5 nH) para transformar la impedancia de entrada a 50Ω , y choques de RF (inductores de 470 nH) para aislar la fuente de polarización de la señal de RF.
- **Red de salida:** Comprende un RFC (Radio Frequency Choke) de 18 nH para suministrar continua al colector mientras presenta alta impedancia a la RF, junto con una red de adaptación (6,8 nH) y capacitor de bloqueo de continua (100 pF) en la salida.
- **Polarización:** Voltaje de alimentación $V_{cc} = 8 \text{ V}$ con capacitores de desacople (22 nF y 100 pF) para filtrar ruido.

La Figura 2.1 muestra el esquemático del diseño de referencia extraído de la nota de aplicación.




Figura 2.1: Esquemático del PA de referencia para 866 MHz con transistor BFU590G *NXP Semiconductors, 2014.*

Los resultados reportados en la nota de aplicación para el diseño a 866 MHz incluyen: potencia de salida P1dB de 27 dBm, eficiencia del 55 %, y ganancia de 10 dB. El documento también indica que el diseño puede sintonizarse a otras frecuencias modificando los valores de los componentes en las redes de adaptación.

Para adaptar este diseño de referencia a la frecuencia central de 1 GHz, requerida por el radar, se redefinirán los valores de algunos componentes utilizando la herramienta de optimización.

2.2.3 Incorporación del BFU590G a la Librería del Proyecto

Para incluir el transistor BFU590G en el entorno de simulación, se incorporó al proyecto de Keysight ADS el design kit Bfu5xx_FAMILY_ADS_DESIGN_KIT_V2, disponible en la página del fabricante NXP¹.

Una vez instalado el design kit, se utilizó la plantilla de test bench BJT_curve_tracer disponible por defecto en ADS para verificar el comportamiento del transistor. La Figura 2.2 muestra el esquema de simulación configurado para obtener las curvas características del dispositivo.




Figura 2.2: Esquema de simulación del test bench BJT_curve_tracer para el transistor BFU590G.

El circuito consiste en el transistor en configuración de emisor común, con una fuente de voltaje que varía V_{CE} de 0 V a 5 V en pasos de 0,1 V, y un barrido paramétrico de la corriente de base I_{BB} desde 20 μA hasta 100 μA en incrementos de 10 μA .

Los resultados de la simulación se presentan en la Figura 2.3, donde se observan las curvas de corriente de colector I_C en función del voltaje V_{CE} para cada nivel de corriente de base. El marcador indica un punto de operación representativo en $V_{CE} = 3\text{ V}$ e $I_C = 6\text{ mA}$, con un consumo de potencia de aproximadamente 17 mW.

¹ <https://www.nxp.com/products/radio-frequency-rf/legacy-rf/legacy-rf-wideband-transistors/npn-wideband-silicon-rf-transistor:BFU590>




Figura 2.3: Curvas características I_C vs. V_{CE} del transistor BFU590G obtenidas mediante el test bench.

2.2.4 Implementación del Circuito Parametrizado

Con el objetivo de facilitar el proceso de optimización y prueba del diseño, se implementó el amplificador de potencia como un componente jerárquico reutilizable en ADS, denominado `pa_core`. Este enfoque permite encapsular el circuito completo en un símbolo de bloque con parámetros configurables, posibilitando modificar valores críticos sin alterar el esquemático interno.

La Figura 2.4 muestra el diagrama del circuito parametrizado, donde se observa el símbolo jerárquico junto con su esquemático interno detallado. El componente cuenta con dos terminales: P1 (entrada) y P2 (salida), ambos adaptados a $50\ \Omega$.

El esquemático interno implementa la topología del diseño de referencia AN11501, incorporando:

- **Red de entrada:** Capacitor de bloqueo DC (100 pF), seguido de una red de adaptación LC con valores parametrizados.
- **Red de polarización:** Fuente de tensión configurable para la base, con choques de RF (470 nH) y capacitores de desacoplo para estabilidad.
- **Red de salida:** Inductor de alimentación (RFC) parametrizado, red de adaptación y capacitor de bloqueo DC (100 pF).
- **Alimentación:** Voltaje de colector fijo de $V_{CC} = 8\text{ V}$ con filtrado adecuado.

La Tabla 2.1 resume los parámetros configurables del componente y sus valores iniciales, extraídos del diseño de referencia para 866 MHz. Estos valores servirán como punto de partida para la optimización a 1 GHz.

El valor de V_{bias} se establece inicialmente en 0,8 V para situar el transistor en Clase AB, y será ajustado posteriormente mediante optimización para obtener el punto




Figura 2.4: Diagrama del componente *pa_core*: símbolo jerárquico y esquemático interno parametrizado.

Cuadro 2.1: Parámetros configurables del componente *pa_core*.

Parámetro	Descripción	Valor	Unidad
Vbias	Voltaje de polarización de base	0.8	V
C_in	Capacitor de adaptación de entrada	3.3	pF
L_in	Inductor de adaptación de entrada	1.5	nH
L_feed	Inductor de alimentación (RFC)	18	nH
L_out	Inductor de adaptación de salida	6.8	nH

de operación óptimo. Los valores de los componentes reactivos (C_{in} , L_{in} , L_{feed} , L_{out}) corresponden al diseño de 866 MHz y serán reoptimizados para la frecuencia central de 1 GHz.

2.2.5 Optimización de Componentes para Frecuencia Central de 1 GHz

Una vez obtenido el componente parametrizado de la etapa se procede con el proceso de optimización de los valores del circuito para satisfacer los requerimientos mencionados anteriormente. A diferencia de un diseño manual, en esta etapa se utiliza el software ADS para encontrar automáticamente los valores ideales de los componentes que cumplan con las metas de rendimiento especificadas.

Configuración de la Optimización

La Figura 2.5 muestra el esquemático de simulación configurado para el proceso de optimización, donde se definen las metas de rendimiento y los parámetros del algoritmo.

El esquemático incluye los siguientes bloques de configuración:




Figura 2.5: Configuración de optimización del PA en ADS: metas de rendimiento y parámetros del algoritmo.

- **Bloque OPTIM:** Utiliza un algoritmo de tipo *Gradient* (Gradiente), configurado para realizar un máximo de 100 iteraciones.
- **Bloque S-PARAMETERS:** Define el rango de frecuencia de barrido desde 0,5 GHz hasta 1,5 GHz.
- **Goal 1 (S_{11}):** Define las metas para la adaptación de entrada:
 - $S_{11} \leq -10$ dB en el rango de 975 MHz a 1025 MHz.
 - $S_{11} \leq -20$ dB a la frecuencia central de 1 GHz.
- **Goal 2 (S_{21}):** Define la meta para la ganancia: $S_{21} \geq 12$ dB a 1 GHz.

Los parámetros habilitados para optimización son C_{in} , L_{in} , L_{feed} y L_{out} , identificados con la marca {o} en el bloque de variables.

Resultados de la Optimización

La Figura 2.6 muestra el panel de control (*Optimization Cockpit*) de ADS al finalizar el proceso de optimización.

El proceso de optimización se detuvo en la **iteración 51 de 100** debido a que el algoritmo detectó que no era posible mejorar más los resultados (se alcanzó el punto óptimo). Las gráficas en el panel muestran:

- La evolución de las variables optimizadas hasta estabilizarse en sus valores finales.
- El cumplimiento de las metas de S_{11} (caída pronunciada a 1 GHz) y S_{21} (pico de ganancia).
- El error residual cercano a cero, indicando que todas las metas fueron satisfechas.




Figura 2.6: Panel de control de optimización mostrando la convergencia del algoritmo.

Comparación de Resultados: Antes y Después

Las siguientes figuras comparan el comportamiento del amplificador con los valores originales de 866 MHz (línea punteada) y los valores optimizados para 1 GHz (línea sólida).




Figura 2.7: Comparación de S_{11} antes y después de la optimización.

La Figura 2.7 evidencia la resintonización del amplificador. Con los valores originales, el parámetro S_{11} presenta valores relativamente constantes alrededor de -3 dB a -6 dB en todo el rango, sin un punto de adaptación definido. Tras la optimización, se observa una pronunciada caída de S_{11} centrada en 1 GHz, alcanzando valores inferiores a -50 dB en la frecuencia central y cumpliendo holgadamente el requisito de -20 dB.

La Figura 2.8 muestra la respuesta de ganancia del amplificador. Con los valores ori-




Figura 2.8: Comparación de S_{21} antes y después de la optimización.

ginales diseñados para 866 MHz, la ganancia presenta una respuesta decreciente con la frecuencia, iniciando en aproximadamente 13 dB a 500 MHz y cayendo progresivamente. Después de la optimización, la ganancia muestra un pico pronunciado centrado en 1 GHz, alcanzando aproximadamente 11,5 dB en la frecuencia central, valor cercano al objetivo de 12 dB.

Valores Optimizados de los Componentes

La Tabla 2.2 resume los valores de los componentes antes y después del proceso de optimización.

Cuadro 2.2: Valores optimizados y componentes comerciales seleccionados.

Parámetro	Original	Optimizado	Comercial	Unidad
C_in	3.3	16.17	16	pF
L_in	1.5	0.75	0.75	nH
L_feed	18	16.60	16	nH
L_out	6.8	21.54	22	nH

El proceso de optimización permite adaptar exitosamente el diseño de referencia de 866 MHz a la frecuencia central de 1 GHz requerida por el sistema radar, cumpliendo con los objetivos de adaptación de entrada ($S_{11} < -20$ dB a 1 GHz) y aproximándose al objetivo de ganancia ($S_{21} \approx 12$ dB).

2.2.6 Optimización de Tensión de Polarización

Mientras que en la etapa anterior se optimizaron los componentes pasivos (L y C), en esta fase el objetivo es encontrar el voltaje de base (**V_{bias}**) ideal para maximizar la ganancia en condiciones no lineales. Para ello se utiliza una simulación de **Balance Armónico** (*Harmonic Balance*), técnica que permite analizar el comportamiento real del transistor cuando se le inyecta una señal de potencia.

Configuración de la Simulación No Lineal

La Figura 2.9 muestra el esquema de simulación configurado para la optimización del punto de polarización.




Figura 2.9: Esquema de simulación de Balance Armónico para la optimización del voltaje de polarización.

El esquemático incluye los siguientes bloques de configuración:

- **Bloque HARMONIC BALANCE (HB1):** A diferencia de los parámetros S (que son lineales), el Balance Armónico analiza la distorsión y el comportamiento no lineal a 1,0 GHz. Se ha configurado con un orden de 5 para capturar los armónicos.
- **Bloque OPTIM:** Configurado para optimizar específicamente la variable Vbias, utilizando el algoritmo de Gradiente con un máximo de 25 iteraciones.
- **Bloque GOAL (OptimGoal1):** La meta establecida es que la ganancia (Gain_dB) sea mayor a 13 dB.
- **Variables de Circuito:** Los valores de C_in, L_in, L_feed y L_out se mantienen fijos en 16, 0,75, 16 y 22 respectivamente (valores comerciales de la optimización previa).
- **Componentes de Medición:** Se utilizan sondas de potencia (P_Probe) en la entrada (Pin) y salida (Pout) para calcular la ganancia de forma precisa.

Vista General del Barrido de Vbias

Antes de ejecutar la optimización automática, se realizó un barrido paramétrico de la tensión de polarización para observar la tendencia del comportamiento. La Figura 2.10 muestra la ganancia en función de Vbias en el rango de 0,7 V a 0,95 V.




Figura 2.10: Barrido paramétrico de la ganancia en función de Vbias.

Se observa que la ganancia presenta un máximo en torno a 0,855 V, alcanzando aproximadamente 11,6 dB. Para valores de Vbias superiores a 0,9 V, la ganancia cae abruptamente debido a que el transistor entra en una zona de saturación excesiva.

Resultados de la Optimización

La Figura 2.11 muestra el panel de control de optimización al finalizar el proceso.




Figura 2.11: Panel de control de optimización mostrando la convergencia del algoritmo para la optimización de Vbias.

El proceso de optimización se detuvo en la **iteración 5 de 25** debido a que el algoritmo detectó que se había alcanzado el punto máximo donde ya no era posible mejorar más. El software determinó que el valor ideal para Vbias es:

$$V_{bias} = 0,854834 \text{ V} \quad (2.1)$$

Este ligero aumento respecto al valor inicial de 0,8 V desplaza al transistor a una zona de mayor conducción, lo que incrementa la ganancia disponible.

Parámetros S con Valores Finales

Las siguientes figuras presentan los parámetros S del amplificador con los valores comerciales de componentes optimizados y la tensión de polarización ajustada a 0,854834 V.




Figura 2.12: Parámetro S_{11} del PA con valores comerciales y V_{bias} optimizado.

La Figura 2.12 muestra que el parámetro S_{11} presenta una adaptación óptima centrada en 1 GHz, alcanzando valores inferiores a -25 dB en la frecuencia central. Dentro de la banda de paso (975 MHz a 1025 MHz), el S_{11} se mantiene por debajo de -10 dB, cumpliendo holgadamente el requisito especificado.




Figura 2.13: Parámetro S_{21} del PA con valores comerciales y V_{bias} optimizado.

La Figura 2.13 muestra la respuesta de ganancia del amplificador optimizado. Se observa un pico de ganancia centrado en 1 GHz, alcanzando aproximadamente 11,6 dB en la frecuencia central. Este valor se encuentra dentro del rango objetivo de $12 \text{ dB} \pm 3 \text{ dB}$ especificado para la etapa.




Figura 2.14: Parámetro S_{22} del PA con valores comerciales y V_{bias} optimizado.

La Figura 2.14 muestra la adaptación de salida del amplificador. Se observa que el S_{22} alcanza un mínimo pronunciado en torno a 1,01 GHz, con valores inferiores a -30 dB. Este resultado indica una excelente adaptación en la salida del amplificador.




Figura 2.15: Parámetro S_{12} del PA con valores comerciales y V_{bias} optimizado.

La Figura 2.15 presenta el aislamiento inverso del amplificador (S_{12}). Los valores se mantienen por debajo de -12 dB en todo el rango de frecuencias, alcanzando un mínimo de aproximadamente -27 dB en la banda de operación. Este nivel de aislamiento es adecuado para evitar la realimentación de señales desde la salida hacia la entrada.

Resumen de Valores Finales del Diseño

La Tabla 2.3 resume los valores finales del amplificador de potencia tras ambos procesos de optimización.

Cuadro 2.3: Valores finales del diseño del PA optimizado.

Parámetro	Valor Inicial	Valor Final	Unidad
Vbias	0.800	0.855	V
C_in	3.3	16	pF
L_in	1.5	0.75	nH
L_feed	18	16	nH
L_out	6.8	22	nH

En este punto, el diseño del amplificador está prácticamente completo en el simulador, habiendo logrado:

1. **Adaptación de Impedancias:** Optimizada para 1 GHz con $S_{11} < -25$ dB.
2. **Punto de Operación DC:** Optimizado a $\approx 0,855$ V para obtener la máxima ganancia disponible.
3. **Ganancia:** Aproximadamente 11,6 dB a la frecuencia central, cercano al objetivo de 12 dB.

2.2.7 Análisis de Espectro de Salida

Una vez completadas las fases de optimización, se procede a validar el rendimiento final del amplificador mediante un análisis espectral. Este análisis permite verificar la pureza de la señal de salida y cuantificar la distorsión armónica generada por el amplificador en condiciones de operación.

Configuración del Esquemático de Verificación

La Figura 2.16 muestra el esquemático consolidado del amplificador con todos los valores optimizados, configurado para el análisis espectral.

La simulación de Balance Armónico se configura con orden 5, lo que permite analizar hasta el quinto armónico de la frecuencia fundamental. La fuente de entrada (P_1Tone) se configura con una potencia de 0 dBm y una impedancia de 50Ω .

Espectro de Salida

La Figura 2.17 presenta el espectro de potencia a la salida del amplificador para una entrada de 0 dBm a 1 GHz.

Los resultados muestran:

- **Fundamental** (1 GHz): $P_{out} = 11,61$ dBm, correspondiente a una ganancia de 11,61 dB para una entrada de 0 dBm.




Figura 2.16: Esquemático de verificación del PA para análisis de espectro de salida.




Figura 2.17: Espectro de potencia a la salida del PA con entrada de 0 dBm a 1 GHz.

- **Segundo armónico** (2 GHz): $-36,28$ dBm, aproximadamente 48 dB por debajo del fundamental.
- **Tercer armónico** (3 GHz): $-56,58$ dBm, aproximadamente 68 dB por debajo del fundamental.
- **Armónicos superiores**: Por debajo de -70 dBm, despreciables.

Distorsión Armónica Total (THD)

La Distorsión Armónica Total se calcula a partir de la relación entre la potencia de los armónicos y la potencia de la fundamental:

$$THD = \sqrt{\frac{P_2 + P_3 + P_4 + P_5}{P_1}} \times 100 \% \quad (2.2)$$

Convirtiendo los valores de dBm a potencia lineal:

$$\begin{aligned} P_1 &= 10^{11,61/10} = 14,49 \text{ mW} \\ P_2 &= 10^{-36,28/10} = 2,36 \times 10^{-4} \text{ mW} \\ P_3 &= 10^{-56,58/10} = 2,20 \times 10^{-6} \text{ mW} \\ P_4 &= 10^{-72,85/10} = 5,19 \times 10^{-8} \text{ mW} \\ P_5 &= 10^{-86,91/10} = 2,04 \times 10^{-9} \text{ mW} \end{aligned} \quad (2.3)$$

Sustituyendo en la ecuación:

$$THD = \sqrt{\frac{2,36 \times 10^{-4}}{14,49}} \times 100 \% \approx 0,40 \% \quad (2.4)$$

Este valor de THD es equivalente a aproximadamente -48 dB respecto al fundamental, lo cual es aceptable para aplicaciones de radar donde la pureza espectral moderada es suficiente.

Resumen del Rendimiento Final

La Tabla 2.4 resume las características de rendimiento del amplificador de potencia optimizado.

Este análisis espectral marca el fin de la síntesis del circuito. El diseño ha evolucionado desde la nota de aplicación de referencia hasta un amplificador personalizado y optimizado para 1 GHz, con parámetros de polarización precisos y rendimiento validado.

2.3 Conclusiones

Contenido pendiente.

Cuadro 2.4: Resumen del rendimiento del PA optimizado.

Parámetro	Valor	Unidad
Frecuencia central	1,0	GHz
Potencia de entrada	0	dBm
Potencia de salida	11,61	dBm
Ganancia	11,61	dB
S_{11} @ 1 GHz	< -25	dB
S_{22} @ 1 GHz	< -16	dB
THD	0,40	%
2do Armónico (supresión)	-48	dBc

3

Oscilador Controlado por Tensión (VCO)

Este capítulo presenta el diseño y simulación del Oscilador Controlado por Tensión (VCO) del radar FMCW.

3.1 Introducción Teórica

Un Oscilador Controlado por Tensión (VCO, por sus siglas en inglés *Voltage Controlled Oscillator*) es un dispositivo capaz de generar una señal periódica cuya frecuencia de oscilación varía en función de una tensión de control aplicada a su entrada. La relación entre la tensión de control V_{ctrl} y la frecuencia de salida f_{out} se denomina función de transferencia o sensibilidad del VCO, y se expresa típicamente en $\text{MHz} \cdot \text{V}^{-1}$.

3.1.1 Rol del VCO en el Radar FMCW

En el sistema radar FMCW, el VCO cumple un rol fundamental: es el encargado de generar la señal de radiofrecuencia (RF) que será transmitida hacia el objetivo. Como se describió en el Capítulo 1, el principio de funcionamiento del radar FMCW se basa en transmitir una señal cuya frecuencia varía linealmente en el tiempo, conocida como señal *chirp*. Esta señal permite determinar la distancia al objetivo mediante la diferencia de frecuencia entre la señal transmitida y la señal reflejada.

El VCO permite generar la señal chirp de manera sencilla: al aplicar una tensión de control en forma de rampa, la frecuencia de salida del oscilador aumenta (o disminuye) linealmente en el tiempo. La pendiente del barrido de frecuencia m (en $\text{Hz} \cdot \text{s}^{-1}$) determina directamente la resolución en distancia del radar, según la ecuación:

$$\Delta t = \frac{\Delta f}{m} \quad (3.1)$$

donde Δf es la diferencia de frecuencia medida entre la señal transmitida y recibida, y Δt es el tiempo de viaje de la señal.

3.1.2 Señal de Control: Rampa Diente de Sierra

La señal de control que se aplica al VCO en un radar FMCW es típicamente una rampa de tensión en forma de diente de sierra, como se ilustra en la Figura 1.2. Esta señal presenta las siguientes características:

- **Rampa ascendente lineal:** Durante el período de barrido, la tensión aumenta linealmente desde un valor mínimo $V_{\min}$ hasta un valor máximo $V_{\max}$. Esto produce un incremento lineal de la frecuencia de salida del VCO desde $f_{\min}$ hasta $f_{\max}$.
- **Retroceso rápido:** Al finalizar cada período de barrido, la tensión retorna rápidamente al valor inicial, reiniciando el ciclo de modulación.
- **Período de modulación:** El tiempo de duración de cada rampa T_{mod} determina, junto con el ancho de banda de barrido $BW = f_{\max} - f_{\min}$, la pendiente de la modulación:

$$m = \frac{BW}{T_{\text{mod}}} = \frac{f_{\max} - f_{\min}}{T_{\text{mod}}} \quad (3.2)$$

Es importante destacar que la función de transferencia de un VCO real no es perfectamente lineal, lo que implica que una rampa de tensión lineal no producirá un barrido de frecuencia perfectamente lineal. Para aplicaciones de mayor precisión, se pueden implementar técnicas de precompensación o linealización de la señal de control. Sin embargo, para este diseño de primer orden, esta no linealidad puede ser tolerada.

3.1.3 Especificaciones del VCO para el Diseño

Para el presente diseño del radar FMCW con frecuencia de operación centrada en 1 GHz, el VCO debe cumplir con los siguientes requerimientos:

- **Rango de frecuencia:** El VCO debe ser capaz de oscilar en un rango que incluya la frecuencia central de 1 GHz. Para este diseño se adoptó un ancho de banda de barrido de $BW = 50$ MHz, lo que resulta en una resolución en distancia de $\Delta R = \frac{c}{2 \cdot BW} = \frac{3 \times 10^8 \text{ m} \cdot \text{s}^{-1}}{2 \times 50 \times 10^6 \text{ Hz}} = 3 \text{ m}$.
- **Sensibilidad (tuning range):** Debe presentar una sensibilidad adecuada para cubrir el ancho de banda de barrido deseado con el rango de tensiones de control disponible. La señal de control será generada por un convertor digital-analógico (DAC) controlado por un microcontrolador.
- **Potencia de salida:** Debe entregar suficiente potencia para alimentar la etapa de amplificación de potencia (PA) subsiguiente.

3.1.4 Circuito de Referencia Utilizado

Para el diseño del VCO se tomó como referencia el circuito oscilador Clapp presentado en Rosu, 2026, que se muestra en la Figura 3.1. El oscilador Clapp es una variación del oscilador Colpitts en configuración colector común, ampliamente utilizado




Figura 3.1: Circuito de referencia del oscilador Clapp Rosu, 2026.

en aplicaciones de alta frecuencia debido a su estabilidad y facilidad de sintonización mediante un varactor.

En este circuito, el transistor Q1 en configuración colector común actúa como elemento activo que mantiene la oscilación, mientras que la frecuencia es determinada por los componentes pasivos del circuito tanque resonante. La red de realimentación está formada por los capacitores C3 (entre base y emisor) y C4 (entre emisor y tierra), que constituyen el divisor capacitivo característico de la topología Colpitts. La red de sintonización consiste en C1 en serie con el inductor L1, y en paralelo con la combinación del capacitor C2 y el diodo varactor D1.

La frecuencia de oscilación f_0 está determinada por el punto donde la reactancia total del circuito tanque es cero, y viene dada por:

$$f_0 = \frac{1}{2\pi} \sqrt{\frac{1}{L1} \left(\frac{1}{C1} + \frac{1}{C2 + C_{\text{var}}} + \frac{1}{C3} + \frac{1}{C4} \right)} \quad (3.3)$$

donde C_{var} representa la capacitancia del diodo varactor D1, que varía en función de la tensión de control aplicada, permitiendo así el ajuste de la frecuencia de oscilación.

Para que el circuito oscile de manera sostenida, debe cumplir con el criterio de Barkhausen, que establece dos condiciones: la fase total del lazo de realimentación debe ser 0° (o múltiplo de 360°) y la ganancia del lazo $|A\beta|$ debe ser mayor o igual a 1. En la configuración colector común, el transistor no invierte la fase, por lo que la red LC debe presentar fase cero, lo cual ocurre en la frecuencia de resonancia. La condición de ganancia para el arranque se expresa como:

$$g_m \geq R_s \cdot \omega^2 \cdot C3 \cdot C4 \quad (3.4)$$

donde g_m es la transconductancia del transistor y R_s es la resistencia serie parásita del circuito tanque. Esto implica que la corriente de polarización debe ser suficiente para que el transistor compense las pérdidas resistivas del tanque.

3.2 Simulación

3.2.1 Diseño del Núcleo del Oscilador

Para iniciar el diseño en ADS se partió de un diseño existente disponible en la guía de diseño (*DesignGuide*) denominado *Bipolar Modified Clapp Oscillator*, el cual fue posteriormente modificado para adaptarlo a los requerimientos del proyecto. Este diseño presenta una arquitectura modular donde se distinguen claramente dos bloques: el núcleo del oscilador, que contiene el elemento activo y provee la resistencia negativa necesaria para sostener la oscilación, y el resonador, que es la red que determina la frecuencia de resonancia. El varactor se ubica dentro de la estructura del resonador, pero se conecta externamente para facilitar su caracterización.

Esta arquitectura modular ofrece la ventaja de poder configurar los parámetros de forma externa y separar claramente las partes funcionales del oscilador, permitiendo estudiar cada bloque de manera independiente.

El esquemático original fue modificado para aproximar al diseño de referencia presentado anteriormente: un oscilador Clapp modificado en configuración colector común. El esquemático y símbolo resultantes se muestran en las Figuras 3.2 y 3.3. En este diseño, el componente C_{cpl} permite ajustar directamente la contribución de la capacitancia del varactor al circuito, controlando así el rango de variación de frecuencia.




Figura 3.2: Esquemático del núcleo del oscilador Clapp modificado en ADS.




Figura 3.3: Símbolo del núcleo del oscilador en ADS.

Los puertos OscPort1 y OscPort2 se conectan directamente entre sí durante la operación normal del oscilador. Sin embargo, durante el análisis se inserta una punta de prueba OscPort entre ambos puertos, lo cual habilita al controlador de *Harmonic Balance* para realizar un análisis en modo oscilador.

3.2.2 Diseño y Optimización de la Etapa

En la Figura 3.4 se presenta la configuración final de componentes para la etapa del VCO. Comenzando desde la parte izquierda del esquemático, se tiene la tensión de entrada de control (V_{tune}), una pequeña etapa de amplificación, y el diodo varactor conectados al resonador del componente núcleo del oscilador.




Figura 3.4: Esquemático de la etapa completa del VCO con varactor y amplificador de escalado.

La etapa de amplificación provee un ajuste de escala de la señal de control, en caso de que el rango de tensión requerido sea mayor del que puede entregar el dispositivo de control. Se trata de un amplificador operacional en configuración no inversora, basado en el componente LMP7712. En la Figura 3.5 se puede observar el esquemático de esta

etapa. Se utilizó el modelo SPICE disponible en el sitio web de Texas Instruments [Texas Instruments, 2020](#) para simular su comportamiento real.




Figura 3.5: Esquemático del amplificador de escalado basado en LMP7712.

El diodo varactor seleccionado es el SMV1232 de Skyworks, parte de la serie SMV123x de diodos varactores de silicio de unión hiperabrupta, los cuales están diseñados para su uso en VCOs de alto Q. Para simular el comportamiento de este diodo de la manera más cercana a la realidad, se consultó una nota de aplicación del fabricante [Skyworks Solutions, Inc., 2015](#), orientada específicamente a diseños de VCOs, en la cual se propone un modelo equivalente basado en el modelo no lineal de diodo con sus pérdidas representadas por elementos discretos. En la Figura 3.6 se muestra el esquemático del modelo del varactor, cuyo comportamiento fue verificado mediante un test bench.

Los parámetros del modelo SPICE para el SMV1232 se resumen en la Tabla 3.1.

Cuadro 3.1: Parámetros del modelo SPICE del varactor SMV1232.

Parámetro	Descripción	Valor	Unidad
CJO	Capacitancia de unión con polarización cero	4,2	pF
VJ	Potencial de unión	1,7	V
M	Coefficiente de gradación	0,9	–
CP	Capacitancia del encapsulado (paralelo)	0	pF
RS	Resistencia en serie	1,5	Ω
LS	Inductancia en serie	1,7	nH

Para encontrar los valores óptimos de los componentes se configuraron los controladores de simulación tal como se muestra en la Figura 3.7, utilizando un análisis de *Harmonic Balance*, un optimizador y dos objetivos a cumplir. El análisis de *Harmonic Balance* está configurado en modo oscilador (*0scMode=yes*), con una frecuencia fundamental inicial de búsqueda de 1 GHz y un barrido de la variable V_{tune} de 0 V a 3 V. Los




Figura 3.6: Modelo SPICE del diodo varactor SMV1232.

capacitores C_{couple} y C_t se definen como variables optimizables. Se establecieron dos objetivos de optimización: la frecuencia mínima (f_{min}) al aplicar 0 V debe estar en el rango de 975 MHz a 975,5 MHz, y la frecuencia máxima (f_{max}) al aplicar 3 V debe ser mayor a 1,025 GHz. El optimizador utiliza un algoritmo de tipo aleatorio (*Random*) con un máximo de 100 iteraciones.

Los resultados obtenidos fueron $C_{\text{couple}} = 2,825\,87\text{ pF}$ y $C_t = 0,565\,855\text{ pF}$, adoptándose los valores comerciales de 2,9 pF y 0,55 pF para los análisis posteriores. En la Figura 3.8 se puede observar el gráfico de f_{osc} en función de la tensión de entrada V_{tune} .

De la curva se comprueba que para generar la señal chirp de 50 MHz (de 975 MHz a 1025 MHz) a la salida del VCO, se necesita una señal de diente de sierra a la entrada que varíe aproximadamente de 0,035 V a 1,105 V. Una linealización de la curva en la región activa (0,6 V a 2,5 V) propone la siguiente ecuación de transferencia:

$$f(V_{\text{tune}}) = 67,89 \cdot V_{\text{tune}} + 948,89 \quad [\text{MHz}] \quad (3.5)$$

Se podría en una futura iteración del diseño ajustar el rango para que la variación de frecuencia quede en la zona lineal del varactor. También, el microcontrolador encargado de generar la señal diente de sierra podría teóricamente compensar los valores de la señal de control tal que a la salida se tenga una variación de frecuencia lineal.

HARMONIC BALANCE		OPTIM		GOAL		GOAL	
HarmonicBalance HB1 Freq[1]=1 GHz Order[1]=20 OscMode=yes SweepVar="Vtune" Start=0 Stop=3 Lin=2		Optim Optim1 OptimType=Random MaxIters=100 UseAllOptVars=yes UseAllGoals=yes SaveAllTrials=no		Goal OptimGoal1 Expr="f_min" SimInstanceName="HB1" Weight=1 LimitName[1]="limit1" LimitType[1]="Inside" LimitMin[1]=975 MHz LimitMax[1]=975.5 MHz		Goal OptimGoal2 Expr="f_max" SimInstanceName="HB1" Weight=1 LimitName[1]="limit1" LimitType[1]="GreaterThan" LimitMin[1]=1.025 GHz LimitMax[1]=	
Var VAR2 Ccouple=2.82587 {o} Vtune=0 Ct=0.565855 {o}	Meas MeasEqn Meas1 f_min=freq[0,1] f_max=freq[1,1]						

Figura 3.7: Configuración de los controladores de simulación y optimización en ADS.




Figura 3.8: Frecuencia de oscilación en función de la tensión de control V_{tune} .

3.2.3 Análisis de Estabilidad

Luego de obtener los valores correspondientes de los componentes, se procede a realizar un análisis de estabilidad utilizando la herramienta *OscTest* de ADS. Tomando como referencia el análisis realizado en el *DesignGuide*, se obtiene el setup presentado en la Figura 3.9. El análisis de estabilidad se realiza utilizando el criterio de Nyquist, donde la herramienta permite variar la impedancia de la sonda de prueba, manteniéndose en este caso en $50\ \Omega$.




Figura 3.9: Configuración del análisis de estabilidad con *OscTest* en ADS.

El criterio de Nyquist para osciladores basados en realimentación positiva establece que el circuito oscilará si la curva de S_{11} en el plano polar rodea el punto $1 + j0$ en sentido horario. En la Figura 3.10 se presentan los resultados del análisis, donde se observa que efectivamente al variar la frecuencia se logra un lazo completo alrededor de $1 + j0$, condición requerida para la oscilación.


La primera condición de arranque de oscilación requiere que la fase de S_{11} sea de 0° a la frecuencia de oscilación. De los resultados se obtiene que a 1,132 GHz la fase es de aproximadamente $0,098^\circ$, cumpliendo esta condición. La segunda condición establece que la magnitud de S_{11} debe ser mayor que 1; en este caso, la ganancia del lazo es de 5,866 (en veces), verificando así la condición de arranque.

Se puede concluir que el circuito oscilará correctamente y será capaz de sostener esta oscilación en el tiempo.

3.2.4 Espectro de Salida y Potencia de la Señal


Se procede a analizar el espectro resultante junto con el nivel de potencia de sus componentes. En la Figura 3.11 se puede ver el setup propuesto para medir la potencia de salida, utilizando el nombre del nodo para realizar el análisis de oscilación.

El circuito oscila si el lazo de Nyquist (S11) rodea el punto $1 + j0$, moviéndose en sentido horario al aumentar la frecuencia.



m3
freq=1.132 GHz
phase(S(1,1)[m1,:])=0.098

m2
freq=1.132 GHz
mag(S(1,1)[m1,:])=5.866



El valor de Z0 cambia la forma del diagrama de Nyquist, pero el número de rodeos permanece igual.

Figura 3.10: Resultados del análisis de estabilidad: diagrama de Nyquist y respuesta en frecuencia de S_{11} .




Figura 3.11: Configuración para el análisis de potencia de salida del VCO.

En la Figura 3.12 se puede ver el resultado obtenido. Se obtuvo como componente fundamental $-0,635$ dBm en la frecuencia central de 1 GHz, lo cual es un nivel de potencia aceptable como entrada del amplificador de potencia. La segunda y tercera armónica tienen niveles de $-13,49$ dBm y $-26,29$ dBm respectivamente. La relación de potencia fundamental a segunda armónica es de 12,85 dBc, y a tercera armónica es de 25,65 dBc, valores aceptables para esta aplicación.




Figura 3.12: Espectro de potencia de salida del VCO mostrando la componente fundamental y sus armónicos.

3.2.5 Análisis de la Impedancia de Entrada del Núcleo

Se analiza el valor complejo de impedancia de entrada del núcleo (*core*) del oscilador. En la Figura 3.13 se puede observar el setup utilizado para simular este parámetro, donde se conecta un puerto de prueba al nodo superior del circuito y se realiza un barrido de parámetros S desde 0,5 GHz hasta 3 GHz.

En la Figura 3.14 se muestra la parte real de la impedancia de entrada del núcleo, mientras que en la Figura 3.15 se muestra la parte imaginaria. Es importante notar que el componente real de la impedancia es negativo en todo el rango de frecuencia analizado; esto tiene sentido debido a que implica una resistencia negativa, que es un requerimiento fundamental en la condición de oscilación. Esta resistencia negativa suministra la energía que pierde el tanque LC del resonador debido a sus pérdidas parásitas.

A la frecuencia de interés (aproximadamente 1 GHz), la parte real de la impedancia es de $-69,0 \Omega$. Este valor de resistencia negativa es robusto y significa que el oscilador podrá arrancar incluso si el tanque LC tiene pérdidas resistivas de hasta 69Ω . En diseño práctico se busca que $|R_{\text{neg}}|$ sea 2 o 3 veces mayor que la resistencia de carga para asegurar un arranque rápido y confiable.

La parte imaginaria a 1,005 GHz es de $-23,4 \Omega$, lo que indica que el núcleo del oscilador tiene un comportamiento capacitivo a esta frecuencia. Para que el circuito resuene, el tanque resonante externo debe presentar una reactancia inductiva que cancele esta




Figura 3.13: Configuración para el análisis de impedancia de entrada del núcleo del oscilador.




Figura 3.14: Parte real de la impedancia de entrada del núcleo del oscilador.




Figura 3.15: Parte imaginaria de la impedancia de entrada del núcleo del oscilador.

capacitancia, cumpliendo la condición de resonancia $\text{Im}(Z_{\text{total}}) = 0$.

En resumen, a la frecuencia de operación de 1 GHz, el núcleo presenta una impedancia de entrada de $Z_{\text{in}} = (-69,0 - j23,4) \Omega$, confirmando que el circuito está correctamente polarizado y genera suficiente resistencia negativa para sostener las oscilaciones.

3.2.6 Período Transitorio y Estado Estacionario en el Dominio del Tiempo

Se analiza el transitorio y el estado del sistema luego del mismo, en el dominio del tiempo. En la Figura 3.16 se presenta el esquemático de la simulación, donde se configuran dos análisis transitorios: uno de 0 ns a 50 ns para observar el arranque, y otro de 990 ns a 1000 ns para verificar el estado estacionario.




Figura 3.16: Configuración para el análisis transitorio del VCO.

En la Figura 3.17 se observa el período transitorio del oscilador. Durante los primeros 20 ns aproximadamente, el oscilador amplifica únicamente ruido térmico con amplitud infinitesimal. Entre 20 ns y 30 ns se produce un crecimiento exponencial de la oscilación, confirmando que la condición $|R_{\text{neg}}| > R_{\text{pérdidas}}$ se cumple correctamente. A partir de los 30 ns, la amplitud comienza a saturarse debido a las no linealidades del transistor. Se puede observar que el sistema alcanza el estado estacionario luego de aproximadamente 40 ns a 50 ns.

En la Figura 3.18 se observa el estado estacionario del sistema. Si bien el período coincide con el de una señal de 1 GHz (aproximadamente 10 ciclos en 10 ns), se nota una deformación en la señal: las crestas superiores son más redondeadas mientras que los picos inferiores son más agudos. Este es un comportamiento esperado en este tipo de




Figura 3.17: *Período transitorio del oscilador (arranque).*

osciladores de gran señal (*Large Signal*). La tensión de salida varía aproximadamente de -410 mV a 280 mV, resultando en una amplitud pico a pico de aproximadamente 690 mV.




Figura 3.18: *Estado estacionario del oscilador.*

3.3 Conclusiones

Se diseñó y simuló exitosamente un Oscilador Controlado por Tensión basado en la topología Clapp modificada en configuración colector común, operando a una frecuencia central de 1 GHz. El VCO cumple con los requerimientos establecidos: presenta un rango de sintonía de 50 MHz controlado mediante una tensión de entrada que varía de 0 V a $1,1$ V, entrega una potencia de salida de $-0,6$ dBm en la componente fundamental, y demuestra un arranque robusto en aproximadamente 40 ns. Los análisis de estabilidad confirman que el circuito genera suficiente resistencia negativa para soste-

ner las oscilaciones, y las simulaciones en el dominio del tiempo verifican el correcto funcionamiento del oscilador en estado estacionario.

4

Mezclador Simple Balanceado (Mixer)

Este capítulo presenta el diseño y simulación del Mezclador Simple Balanceado del radar FMCW.

4.1 Introducción Teórica

Contenido pendiente. lalala2222

4.2 Simulación

Contenido pendiente.

4.3 Resultados

Contenido pendiente.

5

Amplificador de Bajo Ruido (LNA)

Este capítulo presenta el diseño y simulación del Amplificador de Bajo Ruido (LNA) del radar FMCW.

5.1 Introducción Teórica

Contenido pendiente.

5.2 Simulación

Contenido pendiente.

5.3 Resultados

Contenido pendiente.

6

Conclusiones

Contenido pendiente.

Bibliografía

Almela, Daniel Alejandro y Manuel Elías García Redondo (2024). *EAIIR_Radar: Introducción al Radar FMCW*. Jupyter Notebook. Repositorio GitHub, consultado el 11 de enero de 2026. URL: https://github.com/aalmela/EAIIR_Radar/blob/main/1_Notebooks/Introducci%C3%B3n.ipynb.

NXP Semiconductors (jun. de 2014). *AN11501: BFU590G ISM 866 MHz PA design*. Rev. 1. Application Note. URL: <https://www.nxp.com>.

Rosu, Iulian (2026). *High Frequency VCO Design and Schematics*. QSL.net. URL: https://www.qsl.net/va3iul/High_Frequency_VCO_Design_and_Schematics/High_Frequency_VCO_Design_and_Schematics.htm (visitado 2026-01-16).

Skyworks Solutions, Inc. (2015). *Varactor SPICE Models for RF VCO Applications*. URL: https://www.skyworksinc.com/-/media/SkyWorks/Documents/Products/1-100/Varactor_SPICE_Model_AN_200315C.pdf (visitado 2026-01-17).

Texas Instruments (2020). *LMP7712 PSPICE Model (Rev. A)*. Modelo de simulación PSpice. Texas Instruments. URL: <https://www.ti.com/product/LMP7712#design-tools-simulation> (visitado 2026-01-17).

Anexos



Consignas del Trabajo Final

Este trabajo final de cursada tiene como objetivo afianzar los conocimientos teóricos y prácticos obtenidos durante la cursada, aplicándolos al diseño y simulación de un radar de onda continua de frecuencia modulada (FMCW).

La representación del circuito impreso del radar puede observarse en la Figura A.1. Como se observa, el mismo consiste de seis bloques: 1) Oscilador Controlado por Tensión (VCO), 2) Acoplador, 3) Amplificador de Potencia (PA), 4) Amplificador de Bajo Ruido, 5) Mezclador y Amplificador de Frecuencia Intermedia (FI). Más detalles del principio de funcionamiento del RADAR y sus archivos de diseño pueden encontrarse en el repositorio de la materia (https://github.com/aalmela/EAIIR_Radar).




Figura A.1: Circuito impreso correspondiente al RADAR implementado durante la cursada de EAIIR.

A.1 Consignas

Se solicita al alumno, o grupo de alumnos (máximo 5 personas), la presentación de un reporte de simulaciones utilizando las herramientas utilizadas durante la cursada. Se deben implementar los circuitos correspondientes al VCO, LNA, PA y Mezclador. A modo de ejemplo se provee a los estudiantes de los espacios de trabajos (workspaces) con los diseños básicos para guiarse durante las simulación. Al mismo tiempo pueden guiarse de las notas de aplicación disponibles en el repositorio (https://github.com/aalmela/EAIIR_Radar).

Para considerarse aprobado, el informe debe incluir obligatoriamente los ítems listados a continuación, diferenciados para cada uno de los bloques.

A.1.1 Amplificador de Bajo Ruido (LNA)

- Punto de polarización.
- Análisis de estabilidad.
- Ganancia.
- Cifra de ruido.
- Punto de compresión de 1dB (P_{1dB}) y productos de intermodulación de Tercer Orden (IMD_3).

A.1.2 Amplificador de Potencia (PA)

- Encontrar punto de polarización para clase AB.
- Determinar ganancia.
- Formas de onda de corriente y tensión en colector, fuente y carga.
- Potencia de salida.
- Espectro de salida.

A.1.3 Oscilador Controlado por Tensión (VCO)

- Análisis de Estabilidad.
- Cálculo de impedancia medida en la entrada del núcleo (Core sin).
- Inclusión de diodo VARICAP (resonador) y modelo real asociado.
- Determinación de frecuencia de oscilación y condición de arranque.
- Forma de onda de tensión de salida.
- Potencia de salida y nivel de armónicos.
- Frecuencia de oscilación en función de tensión de control $f_0(V_{tune})$.

A.1.4 Mezclador Simple Balanceado (Mixer)

- Determinar el valor de componentes del acoplador Rat-Race usando elementos discretos.
- Determinar matriz de parámetros S del acoplador.

- Ganancia de conversión del mezclador.
- Ganancia de Conversión en función de la potencia de oscilador local.

Cabe destacar que todos los circuitos deben simularse a la frecuencia de operación de 1GHz. En caso de encontrar que su punto de operación está desplazado con respecto a 1GHz, se debe realizar la optimización del circuito para satisfacer esta condición.

A.2 Entrega de Informes y Evaluación Oral

El trabajo final de materia consiste de dos condiciones necesarias: la primera es la entrega del informe de simulación, la segunda es una evaluación oral breve.

Los resultados de simulación deben ser presentados de forma escrita en un formato LaTeX con tamaño de hoja A4, como el utilizado en esta guía. Pueden solicitar el template del documento a los docentes de la cátedra. Se solicita la utilización de lenguaje técnico, la correcta inclusión de figuras de buena calidad con sus respectivas leyendas y referencias en el texto. La portada debe indicar el nombre del alumno, curso, grupo y versión. **La fecha límite para la primera entrega de informe es la última semana de Enero 2026, mientras que para la entrega de informes corregidos es la segunda semana de Febrero 2026.**

Para la aprobación del informe, se deben describir de forma breve la topología utilizada por cada bloque del RADAR, la metodología de diseño utilizada y el método/modo de simulación empleado para efectuar cada uno de los ítems anteriormente mencionados.

La evaluación oral será realizada luego de la entrega de informes y consistirá en preguntas sobre la implementación de los circuitos y de los resultados de la simulación. La duración de la evaluación no superará los 15 minutos y se realizará de forma virtual con fecha a coordinar antes del fin de Febrero 2026.

