



Intel® Agilex™ FPGA

10nm
FPGA Fabric

EMIB

PCIe Gen

Other

Diseño Digital Avanzado

Unidad 5 - Pipelining, Retiming y Unfolding

Dr. Ariel L. Pola
ariel.pola@mi.unc.edu.ar
December 7, 2024

Tabla de Contenidos

1. Pipeling y Retiming

2. Paralelismo y Unfolding

Pipelining y Retiming



Pipelining y Retiming

Objetivo


- El objetivo es evaluar la complejidad y el *timing* del sistema implementando las técnicas de reducción de complejidad Pipelining y Retiming.
- En todos los casos obtener el reporte de Celdas y el peor camino crítico.
- Justificar los resultados en un informe.

Pasos 1

- Generar un nuevo proyecto instanciando los archivos entregados por la cátedra
 - **Destinatio Source:** firv2.v, signal_generator.v, topfirv2.v
 - **Include en firv2.v:** coeffs.v
 - **Check:** Relevar el path al archivo mem.hex en signal_generator.v
 - **Testbench:** tb_topfir.v
 - **Constraint:** Arty_Master_tx.xdc
- Correr la implementación (**Run Implementation**).


Pasos 2

Pipelining y Retiming




Paso 2 - b

Pipelining y Retiming



Paso 2 - c




Click Derecho sobre el nuevo entorno de Síntesis

Pipelining y Retiming

Pasos 3

- Volver al código original del archivo **firv2.v** descomentando la definición CASE1.
- Crear un nuevo entorno de trabajo
- Marcarlo como activo
- Asignar el método **Retiming** en la configuración de la síntesis. **Tools - Settings - Synthesis - Retiming** (Ver figuras)
- Correr de nuevo la implementación.

Pipelining y Retiming



Paso 3

Pipelining y Retiming

Pasos 4

- Por último, crear un nuevo entorno de síntesis.
- Verificar que no esté asignado el parámetro de Retiming en el método de síntesis.
- Comentar la definición CASE2.
- Correr de nuevo la implementación.



The image shows a detailed 3D rendering of an Intel Agilex FPGA chip. The chip is a square package with various components mounted on it. At the top, the text 'Intel® Agilex™ FPGA' is visible. Below it, there's a large black square labeled '10nm FPGA Fabric'. To the left of the fabric is a blue component labeled 'CPU Coherent I/O'. Below that is a yellow component labeled 'EMIB'. To the right of the fabric is a grey component labeled 'DDR'. Below that is a yellow component labeled 'EMIB'. To the right of the DDR is a green component labeled 'PCIe Gen 5'. To the right of the PCIe Gen 5 is a red component labeled 'Other Chiplet'. Above the fabric is a black component labeled 'HBM'. To the right of the HBM is a yellow component labeled 'EMIB'. The background is a dark blue network of lines and nodes.

Paralelismo y Unfolding

Paralelismo y Unfolding

Filtro FIR Paralelo

- El objetivo es comparar la complejidad y el timing entre un filtro FIR Directo con paralelismo 4 y un filtro transpuesto Unfolding de orden 4.
- Pasos:
 - Generar un proyecto nuevo.
 - Diseñar e Implementar un filtro FIR paralelo.
 - Diseñar e Implementar un filtro FIR transpuesto utilizando la técnica unfolding de orden 4.
 - En ambos casos proponer un TestBench para verificar la conexiones.
 - En base a los ejercicios anteriores armar un constraint que seleccione algunos pines de la FPGA y configurar el pin de clock.
 - Sintetizar los diseños a 100MHz.
 - Obtener los reportes de celdas y camino crítico para ambos casos.
 - En caso de encontrar problemas de timing aplicar alguna de las técnicas vistas anteriormente para resolverlo (pipeline o retiming).

Filtro FIR - Parámetros de diseño

- Paralelismo de entrada 4.
- Paralelismo de salida 4.
- Resolución: **X** S(8,7), **h** S(8,7) e **Y** determinada por el diseñador.
- El filtro FIR paralelo debe incluir un **Regressor** para sincronizar las muestra de entrada.
- En el caso del filtro FIR directo, las muestras entran a los filtros en forma paralela (no se necesita el bloque shift register).
- Todos los filtros utilizan los mismos coeficientes.
- $\text{coeff}[0] = 8'd0$; $\text{coeff}[1] = 8'd229$; $\text{coeff}[2] = 8'd0$; $\text{coeff}[3] = 8'd81$;
 $\text{coeff}[4] = 8'd127$; $\text{coeff}[5] = 8'd81$; $\text{coeff}[6] = 8'd0$; $\text{coeff}[7] = 8'd229$;

Paralelismo - Forma Directa

