

CIRCUITOS CONTADORES

Júlia Pessoa Souza

Teoria de Eletrônica Digital-Turma C
Faculdade Gama - Universidade de Brasília
15/0133294
Laboratório 7

João Pedro Vergara Coneglian

Teoria de Eletrônica Digital-Turma C
Faculdade Gama - Universidade de Brasília
14/0145974
Laboratório 7

RESUMO

Para este projeto, foi criado um circuito contador crescente/decrescente de módulo 10 utilizando VHDL no programa VIVADO com o objetivo de mostrar na placa Basys 3 as saídas deste mesmo contador, dependendo apenas da entrada predefinida. Se a entrada fosse 1, o contador realizaria uma contagem crescente. Se 0, a contagem seria decrescente.

1. INTRODUÇÃO

Os circuitos contadores são circuitos digitais sequenciais que evoluem sob o comando de um clock, de forma que seus estados reproduzam uma sequência pré-determinada. Contadores digitais são utilizados principalmente para contagens, geração de palavras, divisão e medição de frequências e tempo. São divididos em duas categorias: contadores síncronos e assíncronos.

2. EXPERIMENTO

2.1. Vivado

Foi criado um novo arquivo no Vivado para fazer o projeto. Dividiu-se o código em 4 partes: uma para o contador, outra para o codificador do display, outra para o divisor do clock e a última para a junção de todos. O contador tem o reset de entrada, este serve para zerar a contagem. Também tem a entrada enable, que vai determinar se o contador é crescente ou decrescente. A entrada clock faz com que o contador espere a próxima subida para mudar a contagem, e a saída vai ser mostrada no display. O divisor de clock foi feito de uma maneira que torna possível perceber a mudança de números no contador. Com este código a frequência do clock da placa foi diminuída para 3Hz. Foi utilizado um contador que vai até o número calculado para a frequência. Este número foi calculado dividindo-se a frequência da placa (100MHz) pela frequência desejada (3Hz), e, dividindo-se o resultado por dois. Toda vez que o contador atinge este resultado ele

zera e o novo clock troca de bit, e assim o processo continua. O código do codificador foi criado com a mesma base já feita em laboratório anteriormente. Este, determina como o display deve ficar dependendo do número que será mostrado. Já o código principal junta todos utilizando seus componentes e o port map.

2.2. Implementação

Utilizando o arquivo Basys 3 Master, foram retirados os comentários da parte do clock. Na parte do switch foram utilizadas duas chaves para o enable e o reset. E, na parte do display foram colocadas as saídas S0 a S6. Após feita a síntese, implementação e o bitstream, a placa recebeu os comandos e começou a contagem.

2.3. Figuras e Tabelas

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4
5
6 entity lab7 is
7     Port ( enable : in STD_LOGIC;
8           clock : in STD_LOGIC;
9           reset : in STD_LOGIC;
10          q : out STD_LOGIC_VECTOR(3 DOWNTO 0));
11 end lab7;
12
13 architecture Behavioral of lab7 is
14 begin
15
16     process (clock, reset)
17         variable contagem: integer range 0 to 15;
18         begin
19             if reset = '1' then
20                 contagem:= 0;
21             elsif clock'event and clock='1' then
22                 if enable='1' then
23                     contagem := contagem + 1;
24                 elsif enable = '0' then
25                     contagem := contagem - 1;
26                 end if;
27             end if;
28             q <= conv_std_logic_vector(contagem, 4);
29         end process;
30 end Behavioral;
```

Figura 1: Código para contador.

```
C:/Users/joped/project_14/project_14.srscs/sources_1/new/lab73.vf
1 library ieee;
2 use IEEE.STD_LOGIC_1164.ALL;
3 --use IEEE.STD_LOGIC_ARITH.ALL;
4 --use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6 entity clock_div is
7 port(
8     Clk : in std_logic;
9     X : out std_logic);
10 end clock_div;
11
12 architecture teste of clock_div is
13     signal clk_dividido: STD_LOGIC:='0';
14     signal count: INTEGER:=0;
15     begin
16         process (clk)
17             begin
18                 if RISING_EDGE(clk) then
19                     if count = 14999999 then
20                         count <= 0;
21                         clk_dividido <= not clk_dividido;
22                     else
23                         count <= count + 1;
24                     end if;
25                 end if;
26             end if;
27             X <= clk_dividido;
28         end process;
29     end teste;
30
```

Figura 2: Código do divisor do clock.

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity lab71 is
5     Port ( q : in STD_LOGIC_VECTOR (3 DOWNTO 0);
6           S : out STD_LOGIC_VECTOR (6 DOWNTO 0));
7 end lab71;
8
9 architecture Behavioral of lab71 is
10
11     begin
12     process(q)
13     begin
14         case q is
15             when "0000" => S <= "1000000";
16             when "0001" => S <= "1111001";
17             when "0010" => S <= "0100100";
18             when "0011" => S <= "0110000";
19             when "0100" => S <= "0011001";
20             when "0101" => S <= "0010010";
21             when "0110" => S <= "0000010";
22             when "0111" => S <= "1111000";
23             when "1000" => S <= "0000000";
24             when "1001" => S <= "0011000";
25             when "1010" => S <= "0001000";
26             when "1011" => S <= "1000110";
27             when "1100" => S <= "1000110";
28             when "1101" => S <= "0100001";
29             when "1110" => S <= "0000110";
30             when "1111" => S <= "0001110";
31             when others => S <= "1111111";
32         end case;
33     end process;
34
35
36 end Behavioral;
```

Figura 3: Código do codificador.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  entity toplevel is
4  Port ( enable : in STD_LOGIC;
5        clock : in STD_LOGIC;
6        reset : in STD_LOGIC;
7        S : out STD_LOGIC_VECTOR(6 DOWNTO 0));
8  end toplevel;
9
10 architecture Behavioral of toplevel is
11
12
13  signal q: STD_LOGIC_VECTOR(3 DOWNTO 0);
14  signal X: STD_LOGIC;
15  component lab7 is
16  Port ( enable : in STD_LOGIC;
17        clock : in STD_LOGIC;
18        reset : in STD_LOGIC;
19        q : out STD_LOGIC_VECTOR(3 DOWNTO 0));
20  end component;
21
22  component lab7l is
23  Port ( q : in STD_LOGIC_VECTOR (3 DOWNTO 0);
24        S : out STD_LOGIC_VECTOR (6 DOWNTO 0));
25  end component;
26
27  component clock_div is
28  port(
29    Clk : in std_logic;
30    X : out std_logic);
31  end component;
32
33  begin
34
35  A1: lab7l port map ( S => S, q => q);
36  A2: lab7 port map(enable => enable, clock => X, reset => reset, q => q);
37  A3: clock_div port map(Clk => clock, X => X);
38
39  end Behavioral;

```

Figura 4: Código principal.

```

6 ## Clock signal
7 set_property PACKAGE_PIN W5 [get_ports clock]
8 set_property IOSTANDARD LVCMOS33 [get_ports clock]
9 create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clock]
0

```

Figura 5: Código de clock para Basys 3.

```

9 # set_property IOSTANDARD LVCMOS33 [get_ports {q[3]}]
10 set_property PACKAGE_PIN W15 [get_ports {reset}]
11 set_property IOSTANDARD LVCMOS33 [get_ports {reset}]
12 set_property PACKAGE_PIN V15 [get_ports {enable}]
13 set_property IOSTANDARD LVCMOS33 [get_ports {enable}]
14 #set_property PACKAGE_PIN W14 [get_ports {sw[6]}]
15 #set_property IOSTANDARD LVCMOS33 [get_ports {sw[6]}]

```

Figura 6: Switches na Basys 3.

```

31 ##7 segment display
32 set_property PACKAGE_PIN W7 [get_ports {S[0]}]
33 set_property IOSTANDARD LVCMOS33 [get_ports {S[0]}]
34 set_property PACKAGE_PIN W6 [get_ports {S[1]}]
35 set_property IOSTANDARD LVCMOS33 [get_ports {S[1]}]
36 set_property PACKAGE_PIN U8 [get_ports {S[2]}]
37 set_property IOSTANDARD LVCMOS33 [get_ports {S[2]}]
38 set_property PACKAGE_PIN V8 [get_ports {S[3]}]
39 set_property IOSTANDARD LVCMOS33 [get_ports {S[3]}]
40 set_property PACKAGE_PIN U5 [get_ports {S[4]}]
41 set_property IOSTANDARD LVCMOS33 [get_ports {S[4]}]
42 set_property PACKAGE_PIN V5 [get_ports {S[5]}]
43 set_property IOSTANDARD LVCMOS33 [get_ports {S[5]}]
44 set_property PACKAGE_PIN U7 [get_ports {S[6]}]
45 set_property IOSTANDARD LVCMOS33 [get_ports {S[6]}]
46

```

Figura 7: Display na Basys 3.

3. RESULTADOS

Na figura 1, mostra-se o código em VHDL utilizado para criar-se um contador no programa VIVADO que atenda às necessidades do projeto (contador crescente/decrecente de módulo 10). Na segunda imagem, percebe-se como o clock da placa foi dividido para se ter uma frequência menos para a contagem poder ser observada no display. Já na terceira imagem, tem-se o codificador que passa o número da contagem para o display de 7 segmentos já utilizado anteriormente. Os códigos se juntam na figura 4. Na placa Basys 3 foram utilizadas duas chaves para o enable e o reset, foi necessário utilizar o clock, já que este foi modificado, e o display de 7 segmentos. Tem-se o resultado nas figuras 5, 6 e 7.

4. DISCUSSÃO E CONCLUSÕES

O experimento obteve os resultados esperados ao mostrar na placa Basys 3 o display sendo modificado de acordo com a contagem. Quando o enable foi ativado a contagem era crescente e quando o enable foi desativado a contagem era decrescente. Quando o reset foi ativado a contagem foi zerada. Os números no display foram modificados de 3 em 3 segundos. E, assim, pode-se concluir que o experimento obteve sucesso.

5. REFERÊNCIAS

- [1] I. Idoeta e I. Valeije, “Elementos de Eletrônica Digital”, Érica Ltda, São Paulo, 2008.
- [2] R. Tocci, N. Widmer e G. Moss, “Sistemas Digitais: Princípios e aplicações” Pearson.
- [3] G. Bezerra, “Apostila Prática de Eletrônica Digital I”, 2017
- [4] G. Bezerra, “Tutorial de Simulação e Implementação no Vivado”, 2017