CIRCUITOS CONTADORES

Júlia Pessoa Souza

Teoria de Eletrônica Digital-Turma C Faculdade Gama - Universidade de Brasília 15/0133294 Laboratório 7

RESUMO

Para este projeto, foi criado um circuito contador crescente/decrescente de módulo 10 utilizando VHDL no programa VIVADO com o objetivo de mostrar na placa Basys 3 as saídas deste mesmo contador, dependendo apenas da entrada predefinida. Se a entrada fosse 1, o contador realizaria uma contagem crescente. Se 0, a contagem seria decrescente.

1. INTRODUÇÃO

Os circuitos contadores são circuitos digitais sequenciais que evoluem sob o comando de um clock, de forma que seus estados reproduzam uma sequência pré-determinada. Contadores digitais são utilizados principalmente para contagens, geração de palavras, divisão e medição de frequências e tempo. São divididos em duas categorias: contadores síncronos e assíncronos.

2. EXPERIMENTO

2.1. Vivado

Foi criado um novo arquivo no Vivado para fazer o projeto. Dividiu-se o código em 4 partes: uma para o contador, outra para o codificador do display, outra para o divisor do clock e a última para a junção de todos. O contador tem o reset de entrada, este serve para zerar a contagem. Também tem a entrada enable, que vai determinar se o contador é crescente ou decrescente. A entrada clock faz com que o contador espere a próxima subida para mudar a contagem, e a saída vai ser mostrada no display. O divisor de clock foi feito de uma maneira que torna possível perceber a mudança de números no contador. Com este código a frequência do clock da placa foi diminuída para 3Hz. Foi utilizado um contador que vai até o número calculado para a frequência. Este número foi calculado dividindo-se a frequência da placa (100MHz) pela frequência desejada (3Hz), e, dividindo-se o resultado por dois. Toda vez que o contador atinge este resultado ele João Pedro Vergara Coneglian

Teoria de Eletrônica Digital-Turma C Faculdade Gama - Universidade de Brasília 14/0145974 Laboratório 7

zera e o novo clock troca de bit, e assim o processo continua. O código do codificador foi criado com a mesma base já feita em laboratório anteriormente. Este, determina como o display deve ficar dependendo do número que será mostrado. Já o código principal junta todos utilizando seus componentes e o port map.

2.2. Implementação

Utilizando o arquivo Basys 3 Master, foram retirados os comentários da parte do clock. Na parte do switch foram utilizadas duas chaves para o enable e o reset. E, na parte do display foram colocadas as saídas S0 a S6. Após feita a síntese, implementação e o bitstream, a placa recebeu os comandos e começou a contagem.

2.3. Figuras e Tabelas

```
library IEEE:
    use IEEE.STD_LOGIC 1164.ALL;
    use IEEE.STD LOGIC ARITH.ALL;
3
    entity lab7 is
        Port ( enable : in STD LOGIC;
               clock : in STD LOGIC;
8
               reset : in STD LOGIC:
10
               q : out STD_LOGIC_VECTOR(3 DOWNTO 0));
11 Aend lab7;
12
13 architecture Behavioral of lab7 is
15
16 process (clock, reset)
     variable contagem: integer range 0 to 15:
17
18
     begin
19 E
     if reset = '1' then
20
        contagem:= 0;
21
     elsif clock'event and clock='l' then
22
        if enable='1' then
23
           contagem := contagem + 1;
24
           elsif enable = '0' then
25
           contagem := contagem - 1;
26
        end if:
27 end if;
    q <= conv_std_logic_vector(contagem, 4);</pre>
29 Aend process;
30 end Behavioral;
```

Figura 1: Código para contador.

```
C:/Users/joped/project_14/project_14.srcs/sources_1/new/lab73.vl
1 library ieee;
2 use IEEE.STD LOGIC 1164.ALL;
3 ♥ --use IEEE.STD_LOGIC_ARITH.ALL;
4 △ --use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity clock_div is
    port (
     Clk : in std_logic;
     X : out std logic);
10 end clock_div;
11
12
   architecture teste of clock div is
13 signal clk_dividido: STD LOGIC:='0';
14 signal count: INTEGER:=0;
   begin
16 process(clK)
17
     begin
18
      if RISING EDGE (clk) then
19 🖯
        if count = 14999999 then
20 E
         count <= 0;
21
        clk_dividido <= not clk_dividido;
23
        else
         count <= count + 1;
24
25 🖨
      end if;
26
       end if;
       X <= clk_dividido;</pre>
27
28 白
       end process;
30 Aend teste:
```

Figura 2: Código do divisor do clock.

```
1 library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
3
4 entity lab71 is
     Port ( q : in STD LOGIC VECTOR (3 DOWNTO 0);
              S : out STD LOGIC VECTOR (6 DOWNTO 0));
6
7
   end lab71;
8
9 architecture Behavioral of lab71 is
10
11
12
    process (q)
13
    begin
14
       case q is
           when "0000" => S <= "1000000";
15
           when "0001" => S <= "1111001";
16
           when "0010" => S <= "0100100";
17
           when "0011" => S <= "0110000";
18
           when "0100" => S <= "0011001";
19
           when "0101" => S <= "0010010";
20
21
           when "0110" => S <= "0000010";
22
           when "0111" => S <= "1111000";
           when "1000" => S <= "00000000";
23
           when "1001" => S <= "0011000";
           when "1010" => S <= "0001000";
25
           when "1011" => S <= "1000110";
26
27
           when "1100" => S <= "1000110";
           when "1101" => S <= "0100001";
28
29
           when "1110" => S <= "0000110";
           when "1111" => S <= "0001110";
30
31
           when others => S <= "1111111";
32
         end case;
33 Aend process:
34
35
```

Figura 3: Código do codificador.

36 end Behavioral;

```
1
   library IEEE;
   use IEEE.STD LOGIC 1164.ALL:
   entity toplevel is
    Port ( enable : in STD LOGIC;
             clock : in STD LOGIC;
            reset : in STD LOGIC;
            S : out STD LOGIC VECTOR (6 DOWNTO 0));
   end toplevel;
   architecture Behavioral of toplevel is
   signal q: STD LOGIC VECTOR (3 DOWNTO 0);
   signal X: STD LOGIC;
15
   component lab7 is
    Port ( enable : in STD LOGIC:
17
             clock : in STD LOGIC:
             reset : in STD LOGIC;
             q : out STD_LOGIC_VECTOR(3 DOWNTO 0));
   end component;
21
   component lab71 is
        Port ( q : in STD LOGIC VECTOR (3 DOWNTO 0);
23
          S : out STD LOGIC VECTOR (6 DOWNTO 0));
24
   end component;
   component clock div is
   port (
     Clk : in std logic:
     X : out std logic);
31
   end component;
   Al: lab71 port map (S \Rightarrow S, q \Rightarrow q);
   A2: lab7 port map(enable => enable, clock => X, reset => reset, q => q);
   A3: clock_div port map(Clk => clock, X => X);
   end Behavioral:
```

Figura 4: Código principal.

```
6## Clock signal
7set_property PACKGE_PIN W5 [get_ports clock]
8 set_property IOSTANDARD LVCMOS33 [get_ports clock]
9 create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clock]
0
```

Figura 5: Código de clock para Basys 3.

```
9 # set property IOSTANDARD LVCMOS33 [get ports {q[3]}]
0 set property PACKAGE_PIN W15 [get ports {reset}]
1 set property IOSTANDARD LVCMOS33 [get ports {reset}]
2 set property PACKAGE_PIN V15 [get ports {enable}]
3 set property IOSTANDARD LVCMOS33 [get ports {enable}]
4 #set property PACKAGE_PIN W14 [get ports {sw[6]}]
5 #set property IOSTANDARD LVCMOS33 [get ports {sw[6]}]
```

Figura 6: Switches na Basys 3.

```
31 ##7 segment display
32 set_property PACKAGE_PIN W7 [get_ports {S[0]}]
     set property IOSTANDARD LVCMOS33 [get ports {S[0]}]
34 set property PACKAGE PIN W6 [get ports {S[1]}]
     set property IOSTANDARD LVCMOS33 [get ports {S[1]}]
36 set property PACKAGE_PIN U8 [get ports {S[2]}]
     set property IOSTANDARD LVCMOS33 [get ports {S[2]}]
88 set_property PACKAGE_PIN V8 [get ports {S[3]}]
39
     set_property IOSTANDARD LVCMOS33 [get_ports {S[3]}]
0 set_property PACKAGE_PIN U5 [get_ports {S[4]}]
     set property IOSTANDARD LVCMOS33 [get ports {S[4]}]
32 set_property PACKAGE_PIN V5 [get_ports {S[5]}]
93
     set property IOSTANDARD LVCMOS33 [get ports {S[5]}]
34 set property PACKAGE_PIN U7 [get ports {S[6]}]
     set property IOSTANDARD LVCMOS33 [get ports {S[6]}]
95
```

Figura 7: Display na Basys 3.

3. RESULTADOS

Na figura 1, mostra-se o código em VHDL utilizado para criar-se um contador no programa VIVADO que atenda às necessidades do projeto (contador crescente/decrescente de módulo 10). Na segunda imagem, percebe-e como o clock da placa foi dividido para se ter uma frequência menos para a contagem poder ser observada no display. Já na terceira imagem, tem-se o codificador que passa o número da contagem para o display de 7 segmentos já utilizado anteriormente. Os códigos se juntam na figura 4. Na placa Basys 3 foram utilizadas duas chaves para o enable e o reset, foi necessário utilizar o clock, já que este foi modificado, e o display de 7 segmentos. Tem-se o resultado nas figuras 5, 6 e 7.

4. DISCUSSÃO E CONCLUSÕES

O experimento obteve os resultados esperados ao mostrar na placa Basys 3 o display sendo modificado de acordo com a contagem. Quando o enable foi ativado a contagem era crescente e quando o enable foi desativado a contagem era decrescente. Quando o reset foi ativado a contagem foi zerada. Os números no display foram modificados de 3 em 3 segundos. E, assim, pode-se concluir que o experimento obteve sucesso.

5. REFERÊNCIAS

- I. Idoeta e I. Valeije, "Elementos de Eletrônica Digital", Érica Ltda, São Paulo, 2008.
- R. Tocci, N.Widmer e G. Moss, "Sistemas Digitais: Princípios e aplicações" Pearson.
- [3] G. Bezerra, "Apostila Prática de Eletrônica Digital I", 2017
- [4] G. Bezerra, "Tutorial de Simulação e Implementação no Vivado", 2017