## TD 2 Architecture des ordinateurs

## Exemple

Entrée : E Sortie : S Etat : Q

#### Circuit 1

Е	Q <sub>i-1</sub>	D (=E xor Q <sub>i-1</sub> )	Q <sub>i</sub>	S
0	0	0	0	0
0	1	1	1	1
1	0	1	1	1
1	1	0	0	0


→ Bascule T implémentée avec une bascule D!


#### Circuit 2

E	Q <sub>i-1</sub>	T (= E xor Q <sub>i-1</sub> )	Q <sub>i</sub>	S
0	0	0	0	0
0	1	1	0	0
1	0	1	1	1
1	1	0	1	1

→ Bascule D implémentée avec une bascule T!

# Exercice 1





Ici, le graph contrit l'Ilik : une seule boscule suffit donc à décrie le états module chandine (B, H, not, clk; M reputable X = D on dk, reset when not reputable D = IX + B + IH + X + IH

> B 7 D X D = XBH + XBH + XBH = XBH + XH (B+B) T = XBH + XBH X = /XeT + X = /T on oll, Newly when M

### Exercice 2

```
module count4(rst, clk, en : s[3..0]) t[0] = en t[1] = s[0]*en t[2] = s[0]*s[1]*en t[3] = s[0]*s[1]*s[2]*en s[3..0] := s[3..0]*/t[3..0]+/s[3..0]*t[3..0] on clk, reset when rst end module
```

### Exercice 3

```
module count4Z(rst, clk, en, sclr : s[3..0]) s[3..0] := /t[3..0]*s[3..0] + t[3..0]*/s[3..0] \text{ on clk reset when rst} t[0] = en*/sclr + s[0]*en*sclr t[1] = s[0]*en*/sclr + s[1]*en*sclr t[2] = s[0]*s[1]*en*/sclr + s[2]*en*sclr t[3] = s[0]*s[1]*s[2]*en*/sclr + s[3]*en*sclr
```

end module