
# Infineon TC275 PWM (Pulse Width Modulation)

#### Hyeongrae Kim

Architecture and Compiler for Embedded System LAB. School of Electronics Engineering, KNU, KOREA




#### **Hitex ShieldBuddy TC275**







- PWM Duty Ratio에 따른 LED 밝기 변화
  - 1. 새로운 예제를 위한 프로젝트를 생성한다.
  - 2. 원하는 동작을 위해 레지스터와 메모리에 직접 접근해서 값을 써야한다.
  - 3. Board Schematic과 Datasheet를 통해 PWM 신호 출력에 대한 정보를 파악한다.
  - 4. PWM 신호 생성을 위해 사용할 GTM 모듈의 동작 원리를 파악하고 메모리 맵을 분석한다.
  - 5. 분석 결과를 활용해 임베디드 프로그래밍을 한다.

- 1. LED 연결 정보 파악
  - ✓ 여러 LED를 사용하기 위해 Target Board가 아닌 Easy Module Shield V1 확장 보드의 LED를 사용한다.




- 1. LED 연결 정보 파악
  - ✓ LED는 Easy Module Shield V1 확장 보드의 Pin D12(RED)/D13(BLUE)과 연결되어 있다.
  - ✓ 타겟 보드는 Easy Module Shield V1 확장 보드의 Pin D12/D13을 통해 LED 출력을 보낼 수 있다.







- 1. LED 연결 정보 파악
  - ✓ TC275 보드의 Schematic과 Datasheet를 확인했을 때, Easy Module Shield V1 확장 보드의 **Pin D12/D13**과 연결되는 IO는 PORT10**의 Pin 1-2**다.
  - ✔ 해당 Pin의 출력이 High-level 일 때 LED는 켜지고, Low-level 일 때 LED는 꺼진다.





- 1. PWM 신호 출력 정보 파악
  - ✓ LED가 연결된 PORT10 Pin 1는 GTM 모듈의 TOUT103과 연결되어 있다.
  - ✓ GTM 모듈의 TOUT103이 PWM 신호를 출력하면 PORT10 Pin 1을 통해 LED에 인가될 수 있다.
  - ✓ PWM 신호를 통해 LED 밝기를 제어하기 위해 해당 Pin을 GTM 모듈의 TOUT103 (01)으로 설정해야 한다.

Pin	Symbol	Ctrl	Type	Function
169	P10.1	I	MP+/	General-purpose input
	TIN103		PU1/	GTM input
	MRST1A		VEXT	QSPI1 input
	T5EUDB			GPT120 input
	P10.1	00		General-purpose output
	TOUT103	01		GTM output
	MTSR1	02		QSPI1 output
	MRST1	О3		QSPI1 output
	EN01	04		MSC0 output
	VADCG6BFL1	O5		VADC output
	END03	06		MSC0 output
	_	07		Reserved

- 2. Data sheet 분석: PORT 설정 (1)
  - ✓ P10\_IOCR Register는 PORT10의 Input/Output을 설정한다.
  - ✓ LED가 PORT10의 Pin 1에 연결되어 있기 때문에 P10\_IOCRO Register의 PC1 bits를 설정한다.

Table 13-3 Registers Address Space

Module	Base Address	End Address	Note	
P00	F003 A000 <sub>H</sub>	F003 A0FF <sub>H</sub>	13 pins	
P01	F003 A100 <sub>H</sub>	F003 A1FF <sub>H</sub>	5 pins	
P02	F003 A200 <sub>H</sub>	F003 A2FF <sub>H</sub>	12 pins	
P10	F003 B000 <sub>H</sub>	F003 B0FF <sub>H</sub>	9 pins	
P11	F003 B100 <sub>H</sub>	F003 B1FF <sub>H</sub>	16 pins	
P12	F003 B200 <sub>H</sub>	F003 B2FF <sub>H</sub>	2 pins	
P13	F003 B300 <sub>H</sub>	F003 B3FF <sub>H</sub>	4 pins	
P14	F003 B400 <sub>H</sub>	F003 B4FF <sub>H</sub>	11 pins	
P15	F003 B500 <sub>H</sub>	F003 B5FF <sub>H</sub>	9 pins	

P10\_IOCRO Register 주소: F003\_B010h (F003B000h + 10h)

P10\_IOCRO Register 구조:

Pn\_IOCR0 (n=10-11)
Port n Input/Output Control Register 0

(F003 A610<sub>H</sub> + n\*100<sub>H</sub>)

Reset Value: 1010 1010<sub>H</sub>

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

PC3

0

PC2

0

PC1

0

PC1

0

PC0

0

Field	Bits	Туре	Description
PC0, PC1, PC2, PC3	[7:3], [15:11], [23:19], [31:27]	rw	Port Control for Port n Pin 0 to 3  This bit field determines the Port n line x functionality (x = 0-3) according to the coding table (see Table 13-5).
0	[2:0], [10:8], [18:16], [26:24]	r	Reserved Read as 0; should be written with 0.



- 2. Data sheet 분석 : PORT 설정 (2)
  - ✓ PORT10의 Pin 1을 GTM 모듈의 TOUT103 (01)으로 설정하기 위해 PC1 bits를 10001b로 설정한다.

Table 13-5 PCx Coding

PCx[4:0]	I/O	Characteristics	Selected Pull-up / Pull-down / Selected Output Function
10000 <sub>B</sub>	Output	Push-pull	General-purpose output
10001 <sub>B</sub>			Alternate output function 1
10010 <sub>B</sub>			Alternate output function 2
10011 <sub>B</sub>			Alternate output function 3
10100 <sub>B</sub>			Alternate output function 4
10101 <sub>B</sub>			Alternate output function 5
10110 <sub>B</sub>			Alternate output function 6
10111 <sub>B</sub>			Alternate output function 7
11000 <sub>B</sub>		Open-drain	General-purpose output
11001 <sub>B</sub>			Alternate output function 1
11010 <sub>B</sub>			Alternate output function 2
11011 <sub>B</sub>			Alternate output function 3
11100 <sub>B</sub>			Alternate output function 4
11101 <sub>B</sub>			Alternate output function 5
11110 <sub>B</sub>			Alternate output function 6
11111 <sub>B</sub>			Alternate output function 7

- 2. Data sheet 분석: GTM Enable 설정
  - ✔ GTM\_CLC Register는 GTM 모듈의 Enable 설정을 한다.
  - ✓ GTM 모듈을 Enable 하기 위해 DISR bit를 0으로 설정한다.
  - ✔ GTM 모듈이 Enable 되어 있는지 확인하기 위해 DISS bit가 O인지 확인한다.

GTM\_CLC Register 주소: F019\_FD00h (F0100000h + 9FD00h)

GTM\_CLC Register 구조:

Table 25-63 Registers Address Space

Mod	ule		Base	Addr	ess		End	End Address					Note			
GTM	TM F			0000	+		F01	F019 FFFF <sub>H</sub>								
CLC Cloc	.C ock Control Register (9FD00 <sub>H</sub> ) Reset Value: 0000								(9FD00 <sub>H</sub> ) Reso					0000	0003 <sub>H</sub>	
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
			•					0								
	l .	<u> </u>		I	l .	1	1	r		I			1	1	I	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
		1		1	(	)	1	1	1			EDIS		DIS S	DIS R	
						-			'			rw	r	r	rw	

Field	Bits	Туре	Description
DISR	0	rw	Module Disable Request Bit Used for enable/disable control of the GTM module.  0 <sub>B</sub> No disable requested 1 <sub>B</sub> Disable requested
DISS	1	r	
EDIS	3	rw	Sleep Mode Enable Control Used for module sleep mode control.
0	2, [31:4]	r	Reserved Read as 0; should be written with 0.



- 2. Data sheet 분석 : System Critical Register 설정 (1)
  - ✓ 설정해야 하는 GTM\_CLC Register는 System Critical Register이기 때문에 Write Protected (System ENDINIT, End-of-Initialization) 되어 있다.
  - ✓ 해당 Register를 수정하기 위해서는 System ENDINIT을 해제해야 한다.
  - ✓ SCU\_WDTCPU0CON0 Register는 System Critical Register의 System ENDINIT을 설정/해제한다.


SCU\_WDTCPU0CON0 Register 주소: F003\_6100h (F0036000h + 100h)


#### SCU\_WDTCPU0CON0 Register 구조:

Table 7-27 Registers Address Spaces - SCU Kernel Registers

Module	Base Address	End Address	Note
SCU	F003 6000 <sub>H</sub>	F003 63FF <sub>H</sub>	-

#### WDTCPU0CON0







- 2. Data sheet 분석 : System Critical Register 설정 (2)
  - ✓ ENDINIT bit는 System ENDINIT의 설정 상태를 나타내며 Modify Access를 통해서만 수정이 가능하다.
  - ✓ **LCK bit**는 SCU\_WDTCPU0CON0 Register의 Lock 상태를 나타내며 해당 Register의 Lock 상태는 Password Access를 통해 Unlock 되고, Modify Access를 통해 Lock 된다.
  - ✓ **PW bits**는 SCU\_WDTCPU0CON0 Register에 접근하기 위한 Password를 저장하며 해당 값을 읽으면 bits[7:2]가 반전되어 읽힌다.


Field	Bits	Type	Description
ENDINIT	0	rwh	End-of-Initialization Control Bit  0 <sub>B</sub> Access to Endinit-protected registers is permitted.  1 <sub>B</sub> Access to Endinit-protected registers is not permitted.  This bit must be written with a '1' during a Password Access or Check Access (although this write is only used for the password-protection mechanism and is not stored). This bit must be written with the required ENDINIT update value during a Modify Access.
ССК	1	rwh	Lock Bit to Control Access to WDTxCON0  0 <sub>B</sub> Register WDTxCON0 is unlocked  1 <sub>B</sub> Register WDTxCON0 is locked     (default after ApplicationReset) The current value of LCK is controlled by hardware. It is cleared after a valid Password Access to WDTxCON0 when WDTxSR.US is 0 (or when WDTxSR.US is 1 and the SMU is in RUN mode), and it is automatically set again after a valid Modify Access to WDTxCON0. During a write to WDTxCON0, the value written to this bit is only used for the password-protection mechanism and is not stored.  This bit must be cleared during a Password Access to WDTxCON0, and set during a Modify Access to WDTxCON0.

PW	[15:2]	rwh	User-Definable Password Field for Access to WDTxCON0 This bit field is written with an initial password value during a Modify Access. A read from this bitfield returns this initial password,
			but bits [7:2] are inverted (toggled) to ensure that a simple read/write is not sufficient to service the WDT.
			If corresponding WDTxSR.PAS = 0 then this bit field must be written with its current contents during a Password Access or Check Access.  If corresponding WDTxSR.PAS = 1 then this bit field must be written with the next password in the LFSR sequence during a Password Access or Check Access
			The default password after Application Reset is 000000001111100 <sub>B</sub>
			A-step silicon: Bits [7:2] must be written with 111100 <sub>B</sub> during Password Access and Modify Access. Read returns 000011 <sub>B</sub> for these bits.

- 2. Data sheet 분석 : System Critical Register 설정 (3)
  - ✓ SCU\_WDTCPU0CON0 Register에 적절한 값을 Write하여 Password Access를 수행한다.
  - ✓ Password Access는 SCU\_WDTCPU0CON0 Register의 Lock 상태를 해제하며 과정은 다음과 같다.
    - 1. SCU\_WDTCPU0CON0 Register의 값을 읽어 REL bits, PW bits를 파악한다.
    - 2. Bits[7:2] (PW bits의 일부)가 반전되어 읽히기 때문에 이를 반전시켜 정확한 PW bits를 얻는다.
    - 3. Write 할 값의 bits[31:16]은 읽혀진 REL bits 값으로 설정하고 bit[15:2]는 앞서 구한 정확한 PW bits 값으로 설정한다.
    - 4. Write 할 값의 bit[1]은 0으로 설정하고, bit[0]은 1로 설정한다.
    - 5. 설정된 값을 SCU\_WDTCPU0CON0 Register에 한번에 쓴다.
    - 6. SCU\_WDTCPU0CON0 Register의 LCK bit를 확인하여 Lock 상태가 해제되었는지 파악한다. (Password Access가 정상적으로 수행되면 Lock 상태가 해제되며 LCK bit가 0으로 설정된다.)
  - ✓ Password Access를 통해 SCU\_WDTCPU0CON0 Register의 Lock 상태가 해제되면 Modify Access를 통해 System ENDINIT을 설정/해제할 수 있다.

- 2. Data sheet 분석 : System Critical Register 설정 (4)
  - ✓ SCU\_WDTCPU0CON0 Register에 적절한 값을 Write하여 Modify Access를 수행한다.
  - ✓ Modify Access는 System ENDINIT을 설정/해제하며 과정은 다음과 같다.
    - 1. SCU\_WDTCPU0CON0 Register의 값을 읽어 REL bits, PW bits를 파악한다.
    - 2. Bits[7:2] (PW bits의 일부)가 반전되어 읽히기 때문에 이를 반전시켜 정확한 PW bits를 얻는다.
    - 3. Write 할 값의 bits[31:16]은 읽혀진 REL bits 값으로 설정하고 bit[15:2]는 앞서 구한 정확한 PW bits 값으로 설정한다.
    - 4. Write 할 값의 bit[1]은 1로 설정하고, bit[0]은 적절한 값으로 설정한다. (System ENDINIT 설정: bit[0] = 1, System ENDINIT 해제 : bit[0] = 0)
    - 5. 설정된 값을 SCU\_WDTCPU0CON0 Register에 한번에 쓴다.
    - 6. SCU\_WDTCPU0CON0 Register의 LCK bit를 확인하여 Lock 상태가 다시 설정되었는지 파악한다.
      (Modify Access가 정상적으로 수행되면 Lock 상태가 설정되며 LCK bit가 1로 설정된다.)
  - ✓ Modify Access를 통해 System ENDINIT을 해제하면 System Critical Register를 수정할 수 있으며 수정을 완료하면 System ENDINIT을 꼭 다시 설정해야 한다.

- 2. Data sheet 분석 : GTM 내부 Clock 설정 (1)
  - ✓ GTM 모듈은 내부에 CMU (Clock Management Unit)을 포함하고 있다.
  - ✓ CMU는 GTM 입력 클럭을 분주하여 다양한 내부 클럭을 생성하고, GTM 내부의 하위 모듈에 공급한다.
  - ✓ 본 실습에서 PWM 신호 생성을 위해 사용할하위 모듈인 TOM (Timer Output Module)은CMU\_FXCLK에 따라 동작한다.
  - ✓ 따라서, CMU의 FXU에 대한 설정을 해야 한다.



- 2. Data sheet 분석 : GTM 내부 Clock 설정 (2)
  - ✓ GTM\_CMU\_FXCLK\_CTRL Register는 CMU\_FXCLK의 소스 클럭을 설정한다.
  - ✓ CMU\_FXCLK의 소스 클럭으로 GTM 모듈의 입력 클럭인 CMU\_GCLK\_EN 또는 GTM 모듈 내부에서 생성된 CMU\_CLKx가 사용될 수 있다.
  - ✓ 소스 클럭을 CMU\_GCLK\_EN으로 설정하기 위해 FXCLK\_SEL bits를 0000b로 설정한다.

GTM\_CMU\_FXCLK\_CTRL Register 주소: F010\_0344h

(F0100000h + 344h)

#### GTM\_CMU\_FXCLK\_CTRL Register 구조:

Table 25-63 Registers Address Space

IUDI	, 20 0	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	ogist	0137	uui o	<b>O</b> p	uoo								
Modu	ıle		Base	Addı	ess		End Address Not				te				
GTM			F010	0000	Н		F01	9 FFF	FF <sub>H</sub>						
		_	CLK_ ontro	•			(003	844 <sub>H</sub> )			Reset Value: 00000000			0000 <sub>H</sub>	
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
		<u> </u>						r				l			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	,				Rese	erved		•	•				FXCL	K_SEI	L

Field	Bits	Туре	Description
Field FXCLK_S EL	Bits [3:0]	Type rw	Input clock selection for EN_FXCLK line  0000 <sub>B</sub> CMU_GCLK_EN selected 0001 <sub>B</sub> CMU_CLK0 selected 0010 <sub>B</sub> CMU_CLK1 selected 0011 <sub>B</sub> CMU_CLK2 selected 0100 <sub>B</sub> CMU_CLK3 selected 0100 <sub>B</sub> CMU_CLK3 selected 0110 <sub>B</sub> CMU_CLK4 selected 0111 <sub>B</sub> CMU_CLK5 selected 0111 <sub>B</sub> CMU_CLK5 selected 1010 <sub>B</sub> CMU_CLK6 selected 1000 <sub>B</sub> CMU_CLK7 selected Note: This value can only be written, when the CMU_FXCLK generation is disabled. See bits 2322 in register CMU_CLK_EN.
			Note: Other values for FXCLK_SEL are reserved and should not be used, but they behave like FXCLK_SEL = 0.

- 2. Data sheet 분석 : GTM 내부 Clock 설정 (3)
  - ✓ GTM\_CMU\_CLK\_EN Register는 CMU 내부의 클럭에 대한 Enable 설정을 한다.

Reset Value: 00000000

- ✓ GTM\_CMU\_CLK\_EN Register는 CMU 내부에서 생성된 다양한 클럭에 대한 Enable을 설정할 수 있다.
- ✓ CMU\_FXCLK을 Enable 하기 위해 EN\_FXCLK bits를 10b로 설정한다.

GTM\_CMU\_CLK\_EN Register 주소: F010\_0300h

(F0100000h + 300h)

#### GTM\_CMU\_CLK\_EN Register 구조:

Table 25-63 Registers Address Space

Module	Base Address	End Address	Note
GTM	F010 0000 <sub>H</sub>	F019 FFFF <sub>H</sub>	

#### GTM\_CMU\_CLK\_EN CMU Clock Enable Register


31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16  Reserved  Reserve					•			•								
Reserved K 2 1 0	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
r rw rw rw rw			1	Rese	erved	1	1	1	EN_I	XCL	EN_E	CLK 2	EN_E	CLK	EN_E	CLK
				•	r	•		•	r	W	r	W	r	W	r	W

 $(00300 \mu)$ 

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	01.1/7		01.140		01.145		01.144		01.140		01.140		01.174		01.10
EN_	CLK/	EN_	CLK6	EN_	CLK5	EN_	CLK4	EN_	CLK3	EN_	_CLK2	EN_	_CLK1	EN_	_CLK0
	w	r	w		rw		rw								

Field	Bits	Туре	Description
EN_CLK4	[9:8]	rw	Enable clock source 4 see bits [1:0]
EN_CLK5	[11:10]	rw	Enable clock source 5 see bits [1:0]
EN_CLK6	[13:12]	rw	Enable clock source 6 see bits [1:0]
EN_CLK7	[15:14]	rw	Enable clock source 7 see bits [1:0]
EN_ECLK 0	[17:16]	rw	Enable ECLK 0 generation subunit see bits [1:0]
EN_ECLK 1	[19:18]	rw	Enable ECLK 1 generation subunit see bits [1:0]
EN_ECLK 2	[21:20]	rw	Enable ECLK 2 generation subunit see bits [1:0]
EN_FXCL K	[23:22]	rw	Enable all CMU_FXCLK see bits [1:0]
			Note: An enable 00 <sub>B</sub> clock source is disabled (ignore write access disable clock signal and reset internal states enable clock signal 11 <sub>B</sub> clock signal enabled (ignore write access)

- 2. Data sheet 분석 : TOM 구조 분석
  - ✓ PWM 신호 생성을 위해 GTM 모듈 내부의 TOM을 사용한다.
  - ✓ GTM 모듈은 3개의 TOM을 포함하고 있고, 각
     TOM은 2개의 TGC (TOM Global Channel
     Control)와 16개의 TOM Channel을 가지고 있다.
  - ✓ TGC는 8개의 TOM Channel과 연결되어 있으며 이를 통해 TOM Channel을 제어할 수 있다.
  - ✓ TOM Channel은 TGC의 제어에 따라 동작을 수행하며 출력 신호를 생성한다.
  - ✓ 본 실습에서는 **TOMO\_CH1**를 사용한다. (TOUT103과 연결되어 있기 때문이다.)
  - ✓ 따라서, TOMO\_CH1를 사용하기 위한 설정을 수행한다.



- 2. Data sheet 분석: TOM 동작 분석
  - ✓ TOM Channel은 CNO / CMO / CM1을 사용해 PWM 신호를 생성한다.
    - ✓ CNO: 동작 클럭에 따라 증가하는 Count 값을 저장한다.
    - ✓ CM0 : PWM 신호의 주기를 결정하는 값을 저장한다.
    - ✓ CM1 : PWM 신호의 Duty Ratio를 결정하는 값을 저장한다.
  - ✓ CNO는 동작 클럭에 따라 1씩 증가하며 CMO에 도달하면 0으로 초기화된다.
  - ✓ CNO가 CMO에 도달했을 때, 출력 신호는 SL 값으로 설정된다.
  - ✓ CNO가 CM1에 도달했을 때, 출력 신호는 SL 반전 값으로 설정된다.






Figure 25-39 PWM Output with respect to configuration bit SL in continuos mode

- Data sheet 분석 : TOMO TGCO 설정 (1)
  - ✔ GTM\_TOMO\_TGCO\_GLB\_CTRL Register는 Channel 0-7을 제어하는 TGCO에 대한 설정을 한다.
  - ✓ Channel에 대한 Enable/Disable 설정 및 Output Enable 설정은 트리거 신호에 의해 일괄적으로 반영된다.
  - ✓ HOST\_TRIG bit를 1로 설정하여 사용자가 소프트웨어적으로 트리거 신호를 발생시킬 수 있다.

GTM\_TOMO\_TGCO\_GLB\_CTRL Register 주소: F010\_8030h (F0100000h + 8030h)

#### GTM\_TOMO\_TGCO\_GLB\_CTRL Register 구조:


Table 25.6	3 Registe	rs Address	Space
I able 23-0	o negiste	713 <b>A</b> uul 633	Space

Module	Base Address	End Address	Note								
GTM	F010 0000 <sub>H</sub>	F019 FFFF									


GTM_TOMi_TGC0_GLB_CTRL (i=0-2) TOMi TGC0 Global Control Register(08030 <sub>H</sub> +i*800 <sub>H</sub> ) Reset Value: 00000000										0000 <sub>H</sub>					
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	N_CT L7		N_CT		N_CT L5		N_CT _4	UPEN RI	_	UPEN RI	_	UPEN RI	_	UPEI RI	N_CT L0
r	W	r	W	r	W	n	N	r\	٧	r\	V	r\	٧	r	W
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RST _CH	RST _CH			RST _CH						Re	eserve	ed			HOS T_T

Field	Bits	Type	Description
HOST_TRI G	0	W	Trigger request signal (see TGC0, TGC1) to update the register ENDIS_STAT and OUTEN_STAT  0 <sub>B</sub> no trigger request  1 <sub>B</sub> set trigger request Read as 0.  Note: This flag is cleared automatically after triggering the update
Reserved	[7:1]	r	Reserved Read as zero, should be written as zero
RST_CH0	8	W	Software reset of channel 0  0 <sub>B</sub> No action  1 <sub>B</sub> Reset channel Read as 0.  Note: This bit is cleared automatically after write by CPU. The channel registers are set to their reset values and channel operation is stopped immediately. The S-r FlipFlop SOUR is set to '1'.

- 2. Data sheet 분석 : TOMO TGCO 설정 (2)
  - ✓ TOM 동작을 위한 CM0 / CM1 / CLK\_SRC 값은 먼저 Shadow Register에 저장된다.
  - ✓ 업데이트가 Enable 되어 있으면 업데이트를 할 때 Shadow Register에 저장되어 있는 값이 일괄적으로 반영되어 CM0 / CM1 / CLK\_SRC가 설정된다.
  - ✓ TOM Channel 1이 동작하기 위해서는 해당 Channel에 대한 CM0 / CM1 / CLK\_SRC 값이 설정되어야 하며 이를 위해 UPEN\_CTRL1 bits를 10b로 설정하여 업데이트를 Enable 한다.



- 2. Data sheet 분석 : TOMO TGCO 설정 (3)
  - ✓ GTM\_TOMO\_TGCO\_FUPD\_CTRL Register는 트리거 신호에 따른 동작 설정을 한다.
  - ✓ FUPD\_CTRLx bits는 CM0 / CM1 / CLK\_SRC의 업데이트가 트리거 신호에 의해 실행되도록 설정하며 이를 Channel 1에 적용하기 위해 FUPD\_CTRL1 bits를 10b로 설정한다.
  - ✓ RSTCNO\_CHx bits는 CNO의 초기화가 트리거 신호에 의해 실행되도록 설정하며 이를 Channel 1에 적용하기 위해 RSTCNO\_CH1 bits를 10b로 설정한다.



- 2. Data sheet 분석 : TOMO TGCO 설정 (4)
  - ✓ GTM\_TOMO\_TGCO\_ENDIS\_CTRL Register는 트리거 신호에 따른 Enable/Disable을 설정한다.
  - ✓ 트리거 신호에 따라 각 Channel을 Enable 할지 Disable 할지 설정할 수 있다.

Note

✓ 트리거 신호 발생 시, Channel 1가 Enable 되게 ENDIS\_CTRL1 bits를 10b로 설정한다.

GTM\_TOM0\_TGC0\_ENDIS\_CTRL Register 주소: F010\_8070h (F0100000h + 8070h)

End Address

#### GTM\_TOMO\_TGCO\_ENDIS\_CTRL Register 구조:

Table 25-63 Registers Address Space

Module

Race Address

Mode	AII <del>C</del>		Dase	Auui	C33		End Address								
GTM			F010	0000 <sub>F</sub>	1		F01	9 FFF	F <sub>H</sub>						
	GTM_TOMi_TGC0_ENDIS_CTRL (i=0-2) TOMi TGC0 Enable/Disable Control Register (08070 <sub>H</sub> +i*800 <sub>H</sub> ) Reset Value: 00000000												0000 <sub>H</sub>		
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Ī	ı	ı	i	ı		Reserved						İ	ı	
								r							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	S_CT L7	l	S_CT	ENDI RI	_	ENDI:	S_CT ENDIS_CT ENI				S_CT _2	ENDI RI	_		S_CT L0
rw rw rw r						V	n	N	n	N	r	W			

ENDIS CT [3:2] (A)TOM channel 1 enable/disable update value RL1 See If a TOM channel is disabled, the counter CN0 is stopped and the FlipFlop SOUR is set to the inverse value of control bit SL. On an enable event, the counter CN0 starts counting from its current value. Write of following double bit values is possible: 00<sub>B</sub> don't care, bits 1:0 of register ENDIS STAT will not be changed on an update trigger disable channel on an update trigger enable channel on an update trigger 11<sub>B</sub> don't change bits 1:0 of this register Note: if the channel is disabled (ENDIS[0]=0) or the output is disabled (OUTEN[0]=0), the TOM channel 0 output TOM OUT[0] is the inverted value of bit SL.

- 2. Data sheet 분석 : TOMO TGCO 설정 (5)
  - ✓ GTM\_TOMO\_TGCO\_OUTEN\_CTRL Register는 트리거 신호에 따른 Output Enable을 설정한다.
  - ✓ 트리거 신호에 따라 각 Channel의 Output을 Enable 할지 Disable 할지 설정할 수 있다.
  - ✓ 트리거 신호 발생 시, Channel 1의 Output이 Enable 되게 OUTEN\_CTRL1 bits를 10b로 설정한다.

GTM\_TOM0\_TGC0\_OUTEN\_CTRL Register 주소: F010\_8078h (F0100000h + 8078h)

#### 06 + 110000011 + 00

#### GTM\_TOMO\_TGCO\_OUTEN\_CTRL Register 구조:

Table 20 00 Registers Address Space											
Module	Base Address	End Address	Note								
GTM	F010 0000 <sub>4</sub>	F019 FFFF									

GTM\_TOMi\_TGC0\_OUTEN\_CTRL (i=0-2)

TOMi TGC0 Output Enable Control Register

						(08	3078 <sub>H</sub>	+1^80	U <sub>H</sub> )		Res	set va	aiue:	UUUU	JUUUH
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
'	'	1	'	'	1	'	Rese	rved	ı	1	1	ı	'	'	'
		ı							ı	ı		ı			
							١	r							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OUT	EN_C	OUTE	N_C	OUTE	N_C	OUTE	N_C	OUTE	EN_C	OUT	EN_C	OUT	N_C	OUTE	N_C
TR	L7	TR	L6	TR	L5	TR	L4	TR	L3	TR	L2	TR	L1	TR	L0
r	N	n	V	r	N	r	W	r	V	r	V	r	N	rv	٧

Field	Bits	Туре	Description
OUTEN_C TRL0	[1:0]	rw	Output (A)TOM_OUT(0) enable/disable update value Write of following double bit values is possible:  00 <sub>B</sub> don't care, bits 1:0 of register OUTEN_STAT will not be changed on an update trigger  01 <sub>B</sub> disable channel output on an update trigger  10 <sub>B</sub> enable channel output on an update trigger  11 <sub>B</sub> don't change bits 1:0 of this register  Note: if the channel is disabled (ENDIS[0]=0) or the output is disabled (OUTEN[0]=0), the TOM channel 0 output TOM_OUT[0] is the inverted value of bit SL.
OUTEN_C TRL1	[3:2]	rw	Output (A)TOM_OUT(1)enable/disable update value See bits 1:0
OUTEN_C TRL2	[5:4]	rw	Output (A)TOM_OUT(2) enable/disable update value See bits 1:0
OUTEN_C TRL3	[7:6]	rw	Output (A)TOM_OUT(3) enable/disable update value See bits 1:0
OUTEN_C TRL4	[9:8]	rw	Output (A)TOM_OUT(4) enable/disable update value See bits 1:0
OUTEN_C TRL5	[11:10]	rw	Output (A)TOM_OUT(5) enable/disable update value See bits 1:0



- 2. Data sheet 분석 : TOMO Channel 1 설정 (1)
  - ✓ GTM\_TOMO\_CHx\_CTRL Register는 TOMO의 각 Channel에 대한 동작 설정을 한다.
  - ✓ TOM Channel 1의 동작을 설정하기 위해 GTM\_TOMO\_CH1\_CTRL Register를 설정한다.
  - ✓ 출력 신호의 Duty Cycle에 대한 Signal level을 High로 설정하기 위해 **SL bit**를 **1**로 설정한다.

GTM\_TOMO\_CH1\_CTRL Register 주소: F010\_8040h

(F0100000h + 8040h)

GTM\_TOMO\_CH1\_CTRL Register 구조:

Table 25-63 Registers Address Space

Module	Base Address	End Address	Note
GTM	F010 0000 <sub>H</sub>	F019 FFFF <sub>H</sub>	

GTM\_TOM0\_CHx\_CTRL (x=0-14)


TOM0 Channel x Control Register'

						(080	08000 <sub>H</sub> +x*0040 <sub>H</sub> ) Reset Value: 000						00000	H008000		
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Rese	rved	GCM	SPE M	Rese rved	оѕм	Rese rved	TRIG OUT	R	eserve	ed	RST _CC U0		Rese	erved		
		rw	rw	r	rw	r	rw		r		rw			r		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Rese rved	CLK	_SRC	_SR	SL		Reserved										
r		rw		rw					l	r			1			

Field	Bits	Туре	Description
SL	11	rw	Signal level for duty cycle  0 <sub>B</sub> Low signal level  1 <sub>B</sub> High signal level  If the output is disabled, the output TOM_OUT[x] is set to inverse value of SL.



- 2. Data sheet 분석 : TOMO Channel 1 설정 (2)
  - ✓ TOM Channel 1의 동작 클럭을 CMU\_FXCLK1로 설정하기 위해 CLK\_SRC\_SR bits를 001b로 설정한다.
  - ✓ CMU\_FXCLK1의 주파수는 100MHz / 16 = 6,250kHz 이다.
  - ✓ CLK\_SRC\_SR bits가 업데이트를 할 때 반영되기 때문에 TOM Channel 1의 동작 클럭 또한 업데이트를 할 때 반영된다.



CLK SRC [14:12] Clock source select for channel rw SR The register CLK SRC is updated with the value of CLK SRC SR together with the update of register CM0 and CM1. The input of the FX clock divider depends on the value of FXCLK SEL (see CMU). 000<sub>B</sub> CMU FXCLK(0) selected: clock selected by **FXCLKSEL** 001<sub>B</sub> CMU\_FXCLK(1) selected: clock selected by FXCLKSEL/ 2<sup>4</sup> 010<sub>B</sub> CMU\_FXCLK(2) selected: clock selected by FXCLKSEL / 2<sup>8</sup> 011<sub>B</sub> CMU FXCLK(3) selected: clock selected by FXCLKSEL / 2<sup>12</sup> 100<sub>B</sub> CMU\_FXCLK(4) selected: clock selected by FXCLKSEL / 2<sup>16</sup> 101<sub>B</sub> no CMU FXCLK selected, clock of channel stopped 110<sub>B</sub> no CMU FXCLK selected, clock of channel stopped 111<sub>B</sub> no CMU\_FXCLK selected, clock of channel stopped Note: if clock of channel is stopped (i.e. CLK SRC = 101/110/111), the channel can only be restarted by resetting CLK SRC SR to a value of 000 to 100 and forcing an update via the force update mechanism.



- 2. Data sheet 분석 : TOMO Channel 1 설정 (3)
  - ✔ GTM\_TOMO\_CHx\_SRO Register는 CMO에 대한 Shadow Register이다.
  - ✓ TOM Channel 1의 CM0를 설정하기 위해 GTM\_TOM0\_CH1\_SR0 Register를 설정한다.
  - ✓ GTM\_TOMO\_CH1\_SR0 Register에 설정할 CM0 값을 저장하면 업데이트를 할 때 CM0에 반영된다.
  - ✓ 본 실습에서는 PWM 신호의 주기를 2ms로 설정하기 위해 해당 Register의 값을 **(12500 1)**로 설정한다.

GTM\_TOM0\_CH1\_SR0 Register 주소: F010\_8044h (F0100000h + 8044h)

#### GTM\_TOMO\_CH1\_SR0 Register 구조:

Table 25-63 Registers Address Space


Module	Base Address	End Address	Note
GTM	F010 0000 <sub>H</sub>	F019 FFFF <sub>H</sub>	

GTM\_TOM0\_CHx\_SR0 (x=0-15)

TOM0 Channel x CCU0 Compare Shadow Register

 $(08004_{H}+x*0040_{H})$ 

Reset Value: 00000000<sub>H</sub>



$$(Period of PWM) = \frac{(Value of CM0) + 1}{(Freq. of CMU\_FXCLK1)}$$
$$= \frac{12500}{6250kHz} = 0.002s$$

- 2. Data sheet 분석 : TOMO Channel 1 설정 (4)
  - ✔ GTM\_TOMO\_CHx\_SR1 Register는 CM1에 대한 Shadow Register이다.
  - ✓ TOM Channel 1의 CM1을 설정하기 위해 GTM\_TOMO\_CH1\_SR1 Register를 설정한다.
  - ✓ GTM\_TOMO\_CH1\_SR1 Register에 설정할 CM1 값을 저장하면 업데이트를 할 때 CM1에 반영된다.
  - ✓ CM1에 의한 Duty Ratio는  $\left(\frac{CM1+1}{CM0+1} \times 100\right)$  (%) 이다.

GTM\_TOM0\_CH1\_SR1 Register 주소: F010\_8048h (F0100000h + 8048h)

GTM\_TOMO\_CH1\_SR1 Register 구조:

Table 25-63 Registers Address Space

Module	Base Address	End Address	Note
GTM	F010 0000 <sub>H</sub>	F019 FFFF <sub>H</sub>	

GTM TOM0 CHx SR1 (x=0-15)

TOM0 Channel x CCU1 Compare Shadow Register

 $(08008_{H}+x*0040_{H})$ 

Reset Value: 00000000<sub>H</sub>

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved SR1

- 2. Data sheet 분석 : TOUT 설정 (1)
  - ✓ GTM 모듈 내 하위 모듈에서 생성한 출력 신호를 외부에 전달하기 위해서는 GTM 모듈의 출력 포트 (TOUT)와 연결 설정을 해야 한다.
  - ✓ 하나의 출력 포트에는 하위 모듈에서 생성된 출력 신호 4개가 MUX를 통해 연결되어 있으며 MUX 제어를 통해 하나의 신호가 출력 포트와 연결된다.
  - ✓ **GTM\_TOUTSEL Register**는 MUX에 제어 신호를 입력하며 하나의 Register가 16개의 MUX를 제어한다.
  - ✓ 따라서, LED가 연결된 TOUT103 (PORT10 Pin 1)은 **GTM\_TOUTSEL6 Register**의 **SEL7 bits**를 통해 설정할 수 있다.

- 2. Data sheet 분석 : TOUT 설정 (2)
  - ✓ GTM\_TOUTSEL Register는 TOUT을 통해 출력될 신호를 설정한다.
  - ✓ TOUT103에 대해 설정하기 위해 GTM\_TOUTSEL6 Register의 SEL7 bits를 설정한다.
  - ✓ TOMO Channel 1를 통해 생성한 PWM 신호를 TOUT103로 출력하기 위해 SEL7 bits를 00b로 설정한다.

GTM\_TOUTSEL6 Register 주소: F019\_FD48h

(F0100000h + 9FD48h)

#### GTM\_TOUTSEL6 Register 구조:

Table 25-63 Registers Address Space

IUDI	Table 20 00 Registers Address Space														
Modu	ıle		Base	Addı	ess		End	d Add	ress			Note			
GTM			F010	0000	Н		F019 FFFF <sub>H</sub>								
			= 0-14 Select		ster	(9	FD30	) <sub>H</sub> +n*4	1 <sub>H</sub> )		Res	et Va	lue: (	0000	0000 <sub>H</sub>
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SEL15 SEL14		L14	14 SEL13		SEL12		SEL11		SEL10		SEL9		SE	L8	
r	W		rw	r	W	r	W	r	W	r	W	r	W	r	W
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SE	L7	s	EL6	SE	L5	SE	L4	SE	L3	SE	L2	SE	L1	SE	L0
l															

17	10 12	11 10	5 0	7	J 7	5 2	1 0
				'			
L7	SEL6	SEL5	SEL4	SEL3	SEL2	SEL1	SEL0
				$\vdash$			
W	rw	rw	rw	rw	rw	rw	rw




Table 25-67 GTM to Port Mapping for QFP-176

Port	Input	Output	Input Timer Mapped		Output Timer Mapped						
			Α	В	Α	В	С	D			
P10.1	TIN103	TOUT103	TIM0_1	TIM1_1	TOM0_1	TOM2_9	ATOM 1_1	ATOM 4_1			



#### 3. 프로그래밍

1) LED가 연결된 PORT에 대한 설정을 수행하는 함수를 구현한다.

PORT IO 설정관련 레지스터 주소 및 비트 필드 정의

PORT IO 설정 함수

#### 3. 프로그래밍

- 2) GTM을 설정하기 위한 함수를 구현한다.
  - ① SCU\_WDTCPU0CON0 Register를 통해 Password/Modify Access를 수행하여 System ENDINIT을 해제한다.
  - ② GTM\_CLC Register를 통해 GTM 모듈을 Enable 한다.
  - ③ SCU\_WDTCPU0CON0 Register를 통해 Password/Modify Access를 수행하여 System ENDINIT을 설정한다.
  - ④ GTM\_CMU\_FXCLK\_CTRL Register와 GTM\_CMU\_CLK\_EN Register를 통해 CMU\_FXCLK를 설정한다.
  - ⑤ GTM\_TOMO\_TGCO\_GLB\_CTRL Register를 통해 CMO / CM1 / CLK\_SRC에 대한 업데이트를 Enable 한다.
  - ⑥ GTM\_TOMO\_TGCO\_FUPD\_CTRL Register를 통해 트리거 신호에 따른 동작 (Force update, Clear CNO)을 설정한다.
  - ⑦ GTM\_TOM0\_TGC0\_ENDIS\_CTRL Register와 GTM\_TOM0\_TGC0\_OUTEN\_CTRL Register를 통해 트리거 신호에 따른 동작 (Channel enable, Output enable)을 설정한다.
  - ⑧ GTM\_TOM0\_CH1\_CTRL Register를 통해 Signal level을 설정한다.
  - GTM\_TOMO\_CH1\_CTRL / GTM\_TOMO\_CH1\_SR0 / GTM\_TOMO\_CH1\_SR1 Register를 통해 CM0 / CM1 / CLK\_SRC에 대한 Shadow Register를 설정한다.
  - ⑩ GTM\_TOUTSEL6 Register를 통해 TOMO Channel 1의 PWM 신호가 TOUT103로 출력되도록 설정한다.
  - ⑪ GTM\_TOMO\_TGCO\_GLB\_CTRL Register를 통해 모든 설정이 반영되도록 HOST TRIGGER를 발생시킨다.

**ACE** Lab.

#### 3. 프로그래밍

2) GTM을 설정하기 위한 함수를 구현한다.

```
31⊖ /* Address of Registers */
32 // SCU Registers
33 #define SCU BASE
                            (0xF0036000)
34 #define SCU WDT CPU0CON0 (*(volatile unsigned int*)(SCU BASE + 0x100))
36 #define LCK
37 #define ENDINIT
39⊖ // GTM Registers
40 // GTM - CMU
41 #define GTM BASE
                                        (0xF0100000)
42 #define GTM CMU CLK EN
                                        (*(volatile unsigned int*)(GTM BASE + 0x00300))
43 #define GTM_CMU_FXCLK_CTRL
                                       (*(volatile unsigned int*)(GTM_BASE + 0x00344))
45 #define EN_FXCLK
                                       22
46 #define FXCLK SEL
48 // GTM - TOMØ
49 #define GTM_TOM0_TGC0_GLB_CTRL
                                        (*(volatile unsigned int*)(GTM BASE + 0x08030))
50 #define GTM TOM0 TGC0 ENDIS CTRL
                                        (*(volatile unsigned int*)(GTM BASE + 0x08070))
                                        (*(volatile unsigned int*)(GTM BASE + 0x08078))
51 #define GTM TOM0 TGC0 OUTEN CTRL
52 #define GTM_TOM0_TGC0_FUPD_CTRL
                                        (*(volatile unsigned int*)(GTM_BASE + 0x08038))
53 #define GTM TOM0 CH1 CTRL
                                        (*(volatile unsigned int*)(GTM_BASE + 0x08040))
54 #define GTM TOM0 CH1 SR0
                                        (*(volatile unsigned int*)(GTM BASE + 0x08044))
55 #define GTM TOM0 CH1 SR1
                                        (*(volatile unsigned int*)(GTM BASE + 0x08048))
57 #define UPEN CTRL1
                                       18
58 #define HOST TRIG
59 #define ENDIS CTRL1
                                       2
60 #define OUTEN_CTRL1
61 #define RSTCN0 CH1
62 #define FUPD CTRL1
63 #define CLK_SRC_SR
64 #define SL
65
67 #define GTM_CLC
                                        (*(volatile unsigned int*)(GTM_BASE + 0x9FD00))
68 #define GTM_TOUTSEL6
                                        (*(volatile unsigned int*)(GTM_BASE + 0x9FD48))
70 #define DISS
                                       1
   #define DISR
                                       0
   #define SEL7
```



#### 3. 프로그래밍

2) GTM을 설정하기 위한 함수를 구현한다.

```
116 void init_GTM_TOMO_PWM(void)
117 {
118
        /* GTM Enable */
        // Password Access to unlock WDTCPU0CON0
119
120 (1)
        SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) & \sim(1 << LCK)) | (1 << ENDINIT);
121
        while((SCU WDT CPU0CON0 & (1 << LCK)) != 0);</pre>
122
123
        // Modify Access to clear ENDINIT bit
124
        SCU WDT CPU0CON0 = ((SCU WDT CPU0CON0 ^ 0xFC) | (1 << LCK)) \& \sim (1 << ENDINIT);
125
        while((SCU_WDT_CPU0CON0 & (1 << LCK)) == 0);</pre>
126
127
        GTM CLC &= \sim(1 << DISR);
                                                     // Enable GTM Module
128
129
        // Password Access to unlock WDTCPU0CON0
130 (3)
       SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) & ~(1 << LCK)) | (1 << ENDINIT);
131
        while((SCU WDT CPU0CON0 & (1 << LCK)) != 0);</pre>
132
133
        // Modify Access to set ENDINIT bit
134
        SCU WDT CPU0CON0 = ((SCU WDT CPU0CON0 ^{\circ} 0xFC) | (1 << LCK)) | (1 << ENDINIT);
135
        while((SCU WDT CPU0CON0 & (1 << LCK)) == 0);</pre>
136
137
        138
139
        /* GTM Clock Setting */
140
        GTM CMU FXCLK CTRL &= ~((0xF) << FXCLK SEL); // Input clock of CMU FXCLK : CMU GCLK EN
141
142
                                                     // Enable all CMU FXCLK
        GTM CMU CLK EN &= \sim((0x3) << EN FXCLK);
        GTM CMU CLK EN = ((0x2) << EN FXCLK);
143
```

#### 3. 프로그래밍

2) GTM을 설정하기 위한 함수를 구현한다.

```
/* GTM TOM0 PWM Setting */
146
        GTM TOMO TGCO GLB CTRL &= ~((0x3) << UPEN CTRL1);
                                                           // TOMO channel 1 enable update of
147
        GTM TOMO TGCO GLB CTRL = ((0x2) \ll UPEN CTRL1);
                                                           // register CM0, CM1, CLK SRC
    (6) GTM TOMO TGCO FUPD CTRL &= ~((0x3) << FUPD CTRL1); // Enable force update of TOMO channel 1
149
150
        GTM TOMO TGCO FUPD CTRL |= ((0x2) << FUPD CTRL1);
151
        GTM TOMO TGCO FUPD CTRL &= ~((0x3) << RSTCNO CH1); // Reset CNO of TOMO channel 1 on force update
152
        GTM TOMO TGCO FUPD CTRL = ((0x2) << RSTCNO CH1);
153
154
        GTM TOMO TGCO ENDIS CTRL &= ~((0x3) << ENDIS CTRL1); // Enable channel 1 on an update trigger
        GTM TOMO TGCO ENDIS CTRL = ((0x2) << ENDIS CTRL1);
155
156
        GTM TOMO TGCO OUTEN CTRL &= ~((0x3) << OUTEN CTRL1); // Enable channel 1 output on an update trigger
        GTM TOMO TGCO OUTEN_CTRL |= ((0x2) << OUTEN_CTRL1);
157
158
159
        GTM\_TOM0\_CH1\_CTRL = (1 << SL);
                                                            // High signal level for duty cycle
160
    (9) GTM_TOM0_CH1_CTRL &= ~((0x7) << CLK_SRC_SR);
                                                            // Clock source : CMU FXCLK(1) = 6250 kHz
162
        GTM TOMO CH1 CTRL = (1 << CLK SRC SR);
        GTM_TOM0_CH1_SR0 = 12500 - 1;
                                                            // PWM freq. = 6250 kHz / 12500 = 500 Hz
163
1649 //
        GTM TOMO CH1 SR1 = 0;
                                                            // Dutv cvcle = 0
165 //
          GTM TOM0 CH1 SR1 = 6250-1;
                                                              // Duty cycle = 50
166
        GTM TOM0 CH1 SR1 = 12500 - 1;
                                                            // Duty cycle = 100
167
        GTM TOUTSEL6 &= \sim((0x3) << SEL7);
168
                                                            // TOUT103 : TOM0 channel 1
169
       GTM_TOM0_TGC0_GLB_CTRL |= (1 << HOST_TRIG);</pre>
170
                                                           // Trigger request signal to update
171
```

GTM 설정 함수



#### 3. 프로그래밍


3) 동작에 따라 'main' 함수를 구현한다. (앞서 구현한 함수들을 호출한다.)


```
31⊖ /* Address of Registers */
32 // SCU Registers
33 #define SCU BASE
                           (0xF0036000)
34 #define SCU WDT CPU0CON0 (*(volatile unsigned int*)(SCU BASE + 0x100))
35
36 #define LCK
37 #define ENDINIT
39⊖ // GTM Registers
40 // GTM - CMU
41 #define GTM BASE
                                       (0xF0100000)
42 #define GTM CMU CLK EN
                                       (*(volatile unsigned int*)(GTM BASE + 0x00300))
43 #define GTM CMU FXCLK CTRL
                                       (*(volatile unsigned int*)(GTM BASE + 0x00344))
45 #define EN_FXCLK
                                       22
46 #define FXCLK SEL
47
48 // GTM - TOMØ
49 #define GTM TOMO TGCO GLB CTRL
                                       (*(volatile unsigned int*)(GTM BASE + 0x08030))
50 #define GTM TOM0 TGC0 ENDIS CTRL
                                       (*(volatile unsigned int*)(GTM BASE + 0x08070))
51 #define GTM TOM0 TGC0 OUTEN CTRL
                                       (*(volatile unsigned int*)(GTM BASE + 0x08078))
52 #define GTM TOM0 TGC0 FUPD CTRL
                                       (*(volatile unsigned int*)(GTM BASE + 0x08038))
53 #define GTM TOM0 CH1 CTRL
                                       (*(volatile unsigned int*)(GTM_BASE + 0x08040))
54 #define GTM TOM0 CH1 SR0
                                       (*(volatile unsigned int*)(GTM BASE + 0x08044))
55 #define GTM TOM0 CH1 SR1
                                       (*(volatile unsigned int*)(GTM BASE + 0x08048))
57 #define UPEN CTRL1
                                       18
58 #define HOST TRIG
59 #define ENDIS CTRL1
60 #define OUTEN_CTRL1
                                       2
61 #define RSTCN0 CH1
62 #define FUPD CTRL1
                                       2
63 #define CLK SRC SR
                                       12
64 #define SL
65
66 // GTM
67 #define GTM CLC
                                       (*(volatile unsigned int*)(GTM BASE + 0x9FD00))
68 #define GTM_TOUTSEL6
                                       (*(volatile unsigned int*)(GTM_BASE + 0x9FD48))
69
70 #define DISS
71 #define DISR
72 #define SEL7
                                       14
```


```
74 // PORT10 Registers
75 #define PORT10 BASE
                             (0xF003B000)
   #define PORT10 IOCR0
                             (*(volatile unsigned int*)(PORT10 BASE + 0x10))
77
78
   #define PC1
                            11
79
80
    /* Function Prototype */
   void init LED(void);
   void init GTM TOMO PWM(void);
83
84
   IfxCpu syncEvent g cpuSyncEvent = 0;
85
86⊖ int core0_main(void)
87
88
        IfxCpu enableInterrupts();
89
90⊝
        /* !!WATCHDOGO AND SAFETY WATCHDOG ARE DISABLED HERE!!
91
         * Enable the watchdogs and service them periodically if it is required
92
93
        IfxScuWdt disableCpuWatchdog(IfxScuWdt getCpuWatchdogPassword());
94
        IfxScuWdt disableSafetyWatchdog(IfxScuWdt getSafetyWatchdogPassword());
95
96
        /* Wait for CPU sync event */
97
        IfxCpu emitEvent(&g cpuSyncEvent);
98
        IfxCpu waitEvent(&g cpuSyncEvent, 1);
99
100
        init LED();
01
        init GTM TOM0 PWM();
02
103
        while(1)
.04
.05
106
        return (1);
.07
```

#### 4. 동작 확인


✔ Build 및 Debug 후 ('Resume' 버튼 클릭), CM1 값을 바꿔보며 Duty Ratio에 따른 LED 밝기를 확인한다.







Duty = 50%



Duty = 100%

## Q&A

## Thank you for your attention

OOOOO Architecture and
Compiler
for Embedded Systems Lab.

School of Electronics Engineering, KNU

ACE Lab (hn02301@gmail.com)

