Mirésatanä 2 데이터시트

아이즌 Z. 스치 @ Lofanfashasch 1013193

April 15, 2023

Contents

개요																													2
부품	설계																												2
2.1	Arithm	neticL	ogic	3it																									2
2.2																													
2.3																													6
2.4	OpCod	leToF	lags																										8
2.5	ALU .																												10
2.6																													11
CPU	J																												12
3.1	제어 신]호 .																											12
3.2																													13
기계여	어																												13
	•											_																	13
	4.1.1																												14
	4.1.2																												14
	4.1.3																												14
	4.1.4																												14
				•	•	•	•	•			•	•	•	-	- •	•	•	•	-	-	•	•	•	•	•	•	•	•	
	・・ 学者 2.1 2.2 2.3 2.4 2.5 2.6 CPU 3.1 3.2	부품 설계 2.1 Arithm 2.2 Arithm 2.3 Shiftre 2.4 OpCoc 2.5 ALU . 2.6 Countr CPU 3.1 제어 신 3.2 명령어 4.1 명령어 4.1.1 4.1.2 4.1.3	부품 설계 2.1 ArithmeticL 2.2 ArithmeticL 2.3 Shiftre 2.4 OpCodeToF 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 . 3.2 명령어 해독 7계어 4.1 명령어 4.1.1 00 – 4.1.2 01 – 4.1.3 02 –	부품 설계 2.1 ArithmeticLogicI 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 . 기계어 4.1 명령어 4.1.1 00 - NOF 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic . 2.3 Shiftre 2.4 OpCodeToFlags . 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1.1 00 - NOP . 4.1.2 01 - LDI . 4.1.3 02 - STA .	부품 설계 2.1 ArithmeticLogicBit . 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit	부품 설계 2.1 ArithmeticLogicBit	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 7계여 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1 명령어 4.1.2 01 – LDI 4.1.3 02 – STA	부품 설계 2.1 ArithmeticLogicBit	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1 명령어 4.1.2 01 – LDI 4.1.3 02 – STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1 명령어 4.1.2 01 – LDI 4.1.3 02 – STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1 명령어 4.1.2 01 – LDI 4.1.3 02 – STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1 명령어 4.1.2 01 – LDI 4.1.3 02 – STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA	부품 설계 2.1 ArithmeticLogicBit 2.2 ArithmeticLogic 2.3 Shiftre 2.4 OpCodeToFlags 2.5 ALU 2.6 Countre CPU 3.1 제어 신호 3.2 명령어 해독기 기계어 4.1 명령어 4.1 명령어 4.1.1 00 - NOP 4.1.2 01 - LDI 4.1.3 02 - STA						

1 개요

Mirésatanä 2는 로지심에서 작동하는 8비트 컴퓨터를 만들기 위한 프로젝트이다. 이전 버전인 mycomputer에서 일반 길이의 데이터 주소를 구현하기 위해 시작되 었으며, 8비트 주소를 사용하는 것을 목표로 하고있다.

Mirésatanä는 현존하는 여러 컴퓨터의 기능들에서 영감을 받아 직관적으로 제작되고 있으며, 실제 컴퓨터 내부 구조를 이루는 부품들과 기능·구조상의 차이가 있을 수 있다.

mycomputer의 개발은 2023년 3월에 진행되었으며, Mirésatanä의 개발은 2023 년 4월에 시작되었다.

2 부품 설계

2.1 ArithmeticLogicBit

ArithmeticLogicBit는 논리곱과 배타적 논리합, 전가산 결과를 출력하는 ArithmeticLogic의 구성 부품이다.

ArithmeticLogicBit는 A, B, C_i, N, X 의 입력 핀과 C_o, O 의 출력 핀을 가지고 있고, 각각은 다음을 의미한다.

- A A. 연산의 첫 번째 인자가 될 비트
- *B* B. 연산의 두 번째 인자가 될 비트
- C_i Carry In. 이전 가산기에서 발생한 올림 비트
- *N* aNd enable. *O*가 *A* ⊻ *B*를 출력하게 만드는 비트
- X Xor enable. O가 AB를 출력하게 만드는 비트
- C_o Carry Out. 가산 연산 중 발생한 올림 비트
- O Output. 연산의 결과

ArithmeticLogicBit의 진리표는 표 1과 같이 주어진다.

A	B	C_i	N	X	C_o	O
\overline{A}	B	C_i	0	0	$AB + BC_i + C_iA$	$A \oplus B \oplus C_i$
A	B	C_i	0	1	0	$A \oplus B$
A	B	C_i	1	0	0	AB

표 1: ArithmeticLogicBit의 진리표

그림 1은 ArithmeticLogicBit의 회로도이다.




그림 1: ArithmeticLogicBit의 회로도

2.2 ArithmeticLogic

ArithmeticLogic은 8비트 정수의 산술 연산과 논리 연산을 수행하는 부품이다. ArithmeticLogic은 $A, B, I_A, I_B, I_O, B_e, N, X, C_i$ 의 입력 핀과 O, C_o 의 출력 핀을 가지고 있다. 이중에서 A, B, O는 8비트 핀이다. 각각은 다음을 의미한다.

- A A. 연산의 첫 번째 인자가 될 수
- B B. 연산의 두 번째 인자가 될 수
- I_A Invert A. A의 결과를 반전하여 연산을 진행한다.
- I_B Invert B. ¬B를 내부 두 번째 인자 입력에 논리합한다.
- *I_O* Invert O. *O*의 결과를 반전하여 출력한다.
- B_e B Enable. B를 내부 두 번째 인자 입력에 논리합한다.
- *N* aNd enable. 두 수의 논리곱을 *O*에 출력한다.
- *X* Xor enable. 두 수의 배타적 논리합을 *O*에 출력한다.
- C_i Carry In. 가산 연산에 반영할 올림 비트
- O Output. 연산의 결과
- C_o Carry Out. 가산 연산에서 발생한 올림 비트

ArithmeticLogic은 입력되는 옵션에 따라 두 인자 A, B에 대한 A, $\neg A$, A+1, A-1, A+B, A-B, -A, B-A, $A \lor B$, $\neg (A \lor B)$, $A \land B$, $\neg (A \land B)$, $A \lor B$, $\neg (A \lor B)$ 등을 계산할 수 있다.

ArithmeticLogic은 표 2와 같은 진리표를 가진다. 논리합(\lor)과 산술합(+) 연산에 주의해야 한다.

그림 2은 ArithmeticLogic의 회로도이다.

A	B	I_A	I_B	I_O	B_e	N	X	C_i	0	C_i
\overline{A}	B	0	0	0	0	-	-	0	A	0
A	B	0	0	0	0	-	-	1	A+1	$\forall A$
A	B	0	0	0	1	0	0	0	A+B	-
A	B	0	0	0	1	0	0	1	A+B+1	-
A	B	0	0	0	1	0	1	0	$A \veebar B$	0
A	B	0	0	0	1	1	0	0	$A \wedge B$	0
A	B	0	0	1	0	-	-	0	$\neg A$	0
A	B	0	0	1	1	0	1	0	$\neg (A \veebar B)$	0
A	B	0	0	1	1	1	0	0	$\neg (A \land B)$	0
A	B	0	1	0	0	0	0	0	A-B-1	A > B
A	B	0	1	0	0	0	0	1	A - B	$A \ge B$
A	B	0	1	0	1	0	0	0	A-1	$\exists A$
A	B	0	1	1	0	0	0	0	B-A	A > B
A	B	0	1	1	0	0	0	1	B-A-1	$A \ge B$
A	B	1	0	0	0	0	0	0	$\neg A$	0
A	B	1	0	0	0	0	0	1	-A	$\forall A$
A	B	1	0	0	1	0	0	0	B-A-1	-
A	B	1	0	0	1	0	0	1	B-A	-
A	B	1	1	0	0	0	0	0	-A-B-2	-
A	B	1	1	0	0	0	0	1	-A-B-1	-
A	B	1	1	0	0	1	0	0	$\neg (A \lor B)$	-
A	B	1	1	0	1	0	0	0	-A-2	$\neg \forall A$
A	B	1	1	0	1	0	0	1	-A-1	1
A	B	1	1	1	0	1	0	0	$A \lor B$	0

표 2: ArithmeticLogic




그림 2: ArithmeticLogic의 회로도

2.3 Shiftre

Shiftre는 입력된 값에 대한 1회 좌측 · 우측 시프트 연산 결과를 출력하는 부품이다. Shiftre는 I, S, R, L의 입력 핀과 O, O_l, O_r 의 출력 핀을 가지고 있다. 이중에서 I, O는 8비트 핀이다. 각각은 다음을 의미한다.

- I Input. 시프트 연산을 수행할 정수
- E Enable. 시프트 연산 수행의 여부. 0으로 설정된 경우에는 연산을 수행하지 않고, 1로 설정된 경우에는 연산을 수행한다.
- R Right. 시프트 방향을 오른쪽으로 설정한다. 0으로 설정된 경우에는 왼쪽 시프트를 수행한다.
- L Logical. 오른쪽 시프트를 수행하는 경우에, 논리적 시프트와 산술적 시프트 중에서 선택한다. 0으로 설정된 경우에는 산술적 시프트를 수행하고, 1로 설정된 경우에는 논리적 시프트를 수행한다.
- *O* Output. 시프트 결과
- O_l Overflow Left. 왼쪽 시프트 수행 중에 오버플로우가 발생함
- O_r Overflow Right. 오른쪽 시프트 수행 중에 오버플로우가 발생함

표 3은 Shiftre의 표이다.

I	$\mid E \mid$	R	L	O	O_l	O_r
abcd efgh	0	-	-			0
abcd efgh	1	0	-	bcde fgh0	a	0
abcd efgh		1	0	aabc defg		h
abcd efgh	1	1	1	Oabc defg	0	h

표 3: Shiftre의 진리표

그림 3은 Shiftre의 회로도이다.




그림 3: Shiftre의 회로도

${\bf 2.4}\quad {\bf OpCodeToFlags}$

OpCodeToFlags는 4비트 연산자 코드를 ArithmeticLogic 플래그로 변환해주는 부품이다.

OpCodeToFlags는 O_c 의 입력 핀과 I_A , I_B , I_O , B_e , N, X, C_i , E, R, L 출력 핀을 가지고 있다. 이중에서 O_c 는 4비트 입력 핀이다. I_A , I_B , I_O , B_e , N, X, C_i 는 ArithmeticLogic에 입력되는 핀이고 E, R, L는 Shiftre에 입력되는 핀이다.

OpCodeToFlags의 진리표는 표 4과 같다. 기울인꼴로 표현된 것은 무관조건이다.

O_c	연산자	I_A	I_B	I_O	B_e	N	X	C_i	$\mid E \mid$	R	L
0	A	0	0	0	0	0	1	0	0	0	0
1	NOT	1	0	0	0	0	1	0	0	0	1
2	NEG	1	0	0	0	1	0	1	0	0	0
3	SHL	0	0	0	0	1	0	0	1	0	1
4	INC	0	0	0	0	0	0	1	0	1	0
5	DEC	0	1	0	1	0	0	0	0	1	1
6	ADD	0	0	0	1	0	0	0	0	1	0
7	SUB	0	1	0	0	0	0	1	0	1	1
8	XOR	0	0	0	1	0	1	0	0	0	0
9	XNOR	0	0	1	1	0	1	0	0	0	1
Α	AND	0	0	0	1	1	0	0	0	0	0
В	NAND	0	0	1	1	1	0	0	0	0	1
C	OR	1	1	1	0	1	0	0	0	1	0
D	NOR	1	1	0	0	1	0	0	0	1	1
E	ASR	0	0	0	0	1	0	0	1	1	0
F	LSR	0	0	0	0	1	0	0	1	1	1

표 4: OpCodeToFlags의 진리표

OpCodeToFlags의 회로도는 그림 4과 같다.




그림 4: OpCodeToFlags의 회로도

2.5 ALU

ALU는 Arithmetic Logical Unit의 약자로, 산술 연산과 논리 연산을 수행하고 그 결과를 출력하는 부품이다.

ALU는 A, B, O_c 의 입력 핀과 O, F_v, F_c, F_s, F_z 의 출력 핀으로 이루어져 있다. 이중 A, B, O는 8비트 핀이고, O_c 는 4비트 핀이다. 각각이 의미하는 바는 다음과 같다.

- A A. 연산의 첫 번째 인자
- B B. 연산의 두 번째 인자
- O_c Operation Code. 연산의 종류. O_c 값에 따른 연산의 종류는 표 5에서 설명되어있다.
- *O* Output. 연산의 결과.
- F_v Flag of oVerflow. 시프트 연산 중에 오버플로우가 발생하면 활성화되는 플래그
- F_c Flag of Carry . 가감산 연산 중에 올림수가 발생하면 활성화되는 플래그
- F_s Flag of Sign. 연산 결과의 부호를 나타내는 플래그. O < 0이면 활성화된다.
- F_z Flag of Zero. 연산 결과가 0이면 활성화되는 플래그

그림 5는 ALU의 회로도이다.




그림 5: ALU 회로도

 O_c 값에 따라 수행되는 연산은 다음 표 5과 같다.

O_c	연산 이름	연산	설명
0	A	A	A
1	NOT	$\neg A$	NOT
2	NEG	-A	NEGative
3	SHL	$A \ll 1$	SHift Left
4	INC	A+1	INCrease
5	DEC	A-1	DECrease
6	ADD	A + B	ADD
7	SUB	A - B	SUBtract
8	XOR	$A \veebar B$	eXclusive OR
9	XNOR	$\neg (A \veebar B)$	eXclusive Not OR
Α	AND	$A \wedge B$	AND
В	NAND	$\neg(A \land B)$	Not AND
C	OR	$A \vee B$	OR
D	NOR	$\neg(A \lor B)$	Not OR
E	ASR	$A \sim \gg 1$	Arithmetic Shift Right
F	LSR	$A \gg 1$	Logical Shift Right

표 5: ALU의 O_c 값에 따라 계산되는 연산

2.6 Countre

Countre는 매 클락마다 현재 수의 다음 수를 계산하는 부품이다. Countre는 현재 실행하고 있는 명령어의 주소를 계산하는 데에 사용된다.

Countre는 I, E_w, c 의 입력 핀과 O, c_o 의 출력 핀을 가지고 있다. 이중에서 I, O는 8비트 핀이다. 각각은 다음을 의미한다.

- ullet I Input. $\overline{E_w}$ 일 때에 카운터에 적재할 값
- E_w Enable $\overline{\text{Write}}$. 카운터를 실행한다. 0으로 설정된 경우에는 I의 값을 카운터에 적재한다.
- *c* Clock. 시스템 클락
- O Output. 카운터에 적재되어있는 값
- c_o Clock Overflowed. 카운터 확장을 위해 사용되는 클락. $\overline{O_7}$ 의 값과 같다.

그림 6은 Countre의 회로도이고, 표 6은 Countre의 표이다.

$$egin{array}{c|c|c} I & E_w & O \\ \hline I & 0 & O+1 \\ I & 1 & I \\ \hline \end{array}$$

표 6: Countre의 표




그림 6: Countre의 회로도

3 CPU

CPU는 Central Processing Unit의 약자로, 메모리에서 명령어를 읽어 해석하여 실행하는 부품이다.

CPU에는 메모리를 연결하여 프로그래밍할 수 있으며, 프로그래밍 방법에 대해서는 4장을 참고한다.

3.1 제어 신호

- 0. LO aLu Out. ALU의 출력을 버스에 적재한다.
- 1. AI A register In. 버스의 내용을 A 레지스터에 적재한다.
- 2. CI aCcumulator In. 버스의 내용을 누산기에 적재한다.

- 3. OI Opcode register In. 버스의 내용 중 하위 4bit를 OR에 적재한다.
- 4. PW Program counter Write. 버스의 내용을 PC에 적재한다.
- 5. PO Program counter Out. PC의 내용을 버스에 적재한다.
- 6. DI aDdress register In. 버스의 내용을 MAR에 적재한다.
- 7. MO Memory Out. 메모리의 내용을 버스에 적재한다.
- 8. MI Memory In. 버스의 내용을 메모리에 적재한다.
- 9. PE Program counter Enable. PC의 내용을 1 증가시킨다.
- 10. II Instruction register In. 메모리의 내용을 IR에 적재한다.
- 11. HLT HaLT. 클락음 비활성화한다.
- 12. AO A register Out. A 레지스터의 내용을 버스에 적재한다.

3.2 명령어 해독기

명령어 해독기는 인스트럭션, 플래그, 인스트럭션 카운터의 출력을 받아 그에 맞는 마이크로인스트럭션을 출력하는 부품이다.

CPU에서는 8b의 인스트럭션, 4b의 플래그, 3b의 인스트럭션 카운터 출력을 주소로 받아 8bit 출력을 내보내는 ROM 2개가 사용되었다.

4 기계어

기계어는 CPU를 프로그래밍하기 위한 언어이다. CPU는 메모리에서 기계어를 읽어 기계어에 해당하는 제어 신호를 순차적으로 설정한다. 설정된 제어 신호에 따라클락마다 하나의 동작씩 수행되는 것이다. CPU는 한 명령어당 최대 8개의 제어 신호 동작을 수행할 수 있게 설계되었다.

4.1 명령어

명령어(command)는 인스트럭션(instruction)과 인자(argument)로 나누어지는 추 상화된 동작에 대한 명세이다. 인스트럭션은 8비트로 구성되며, 인자는 명령어의 종류에 따라 가변적으로 길이가 변한다.

마이크로인스트럭션(microinstruction, µi)이란 하나의 인스트럭션을 이루는 8 가지의 작은 동작들을 의미한다. 하나의 마이크로인스트럭션은 제어 신호에 대한 활성화 유무로 이루어져 있다.

하나의 인스트럭션은 적재, 증가, 실행으로 나누어져 있다. 적재와 증가부분은 각각 2μi, 1μi으로 이루어져 있으므로 실행 부분은 최대 5개의 μi으로 이루어진다.

적재는 PC의 값을 메모리 주소 레지스터(Memory Addrees Register, MAR)에 적재하고 메모리 상의 인스트럭션을 인스트럭션 레지스터(Instruction Register, IR)에 적재하는 동작이다. 이는 PO DI, MO II를 각각 실행하는 것으로 수행된다. 증가는 다음 명령어 실행을 위해 프로그램 카운터(PC)를 증가하는 동작이다. 이는 PE 신호를 활성화하는 것으로 수행된다.

4.1.1 00 - NOP

NOP는 No OPeration의 약자로, 아무런 동작을 수행하지 않고 다음 명령어를 실행하게 하는 명령어이다. 명령어의 인스트럭션은 00이고 명령어의 길이는 1B이다. NOP 명령어는 다음 마이크로인스트럭션들로 이루어진다.

1. PO DI(0060), MO II(0480), PE(0200) - 다음 명령어 실행을 준비한다.

$4.1.2 \quad 01 - LDI$

LDI는 LoaD Immediate의 약자로, 뒤에 따라오는 1B의 자료를 A 레지스터에 저장하는 명령어이다. 명령어의 인스트럭션은 01이고 명령어의 길이는 2B이다. LDI 명령어는 다음 마이크로인스트럭션들로 이루어진다.

- 1. PO DI(0060), MO II(0480), PE(0200) 다음 명령어 실행을 준비한다.
- 2. PO DI(0060) 1 올린 PC의 내용을 MAR에 저장한다.
- 3. AI MO PE(0282) 메모리에 써있는 내용을 A 레지스터에 옮기고 PC의 내용을 1 더 올린다.

4.1.3 02 - STA

STA는 STore A register의 약자로, A 레지스터에 있는 값을 뒤에 따라오는 1B의 주소에 해당하는 메모리에 저장하는 명령어이다. 명령어의 인스트럭션은 02이고 명령어의 길이는 2B이다.

STA 명령어는 다음 마이크로인스트럭션들로 이루어진다.

- 1. PO DI(0060), MO II(0480), PE(0200) 다음 명령어 실행을 준비한다.
- 2. PO DI(0060) 1 올린 PC의 내용을 MAR에 저장한다.
- 3. MO DI(00C0) 메모리에 써있는 주소를 MAR에 저장한다.
- 4. AO MI PE(1300) A 레지스터의 값을 메모리에 저장하고 PC의 내용을 1 더 올린다.

$4.1.4 \quad 03 - LDA$

LDA는 LoaD A register from memory의 약자로, 뒤에 따라오는 1B의 주소에 해당하는 메모리의 값을 A 레지스터에 불러오는 명령어이다. 명령어의 인스트럭션은 03이고 명령어의 길이는 2B이다.

LDA 명령어는 다음 마이크로인스트럭션들로 이루어진다.

- 1. PO DI(0060), MO II(0480), PE(0200) 다음 명령어 실행을 준비한다.
- 2. PO DI(0060) 1 올린 PC의 내용을 MAR에 저장한다.
- 3. MO DI(00C0) 메모리의 내용을 MAR에 저장한다.
- 4. MO AI PE(0282) 메모리의 내용을 A 레지스터에 저장하고, PC의 내용을 1 더 올린다.

$\mathbf{4.1.5} \quad \text{FF} - \mathbf{HLT}$

HLT는 HaLT의 약자로, 컴퓨터의 동작을 종료하는 명령어이다. 명령어의 인스트 럭션은 FF이고 명령어의 길이는 1B이다.

HLT 명령어는 다음 마이크로인스트럭션들로 이루어진다.

- 1. PO DI(0060), MO II(0480), PE(0200) 다음 명령어 실행을 준비한다.
- 2. HLT(0800) 컴퓨터를 정지한다.