計算機科学実験及演習 3 ハードウェア

性能評価報告書

SIMPLE/B 拡張プロセッサの性能分析

※ 赤色の箇所は Quartus コンパイル結果・実機測定で得た値を記入すること

学籍番号　（学籍番号を記入）

氏名　（氏名を記入）

提出日　2026 年 6 月 5 日

京都大学 工学部情報学科 計算機科学コース

目次

1 評価概要 2

2 命令実行性能 2
- 2.1 CPI 分析 2
- 2.2 スループット 2
- 2.3 ISA 拡張による命令数削減の効果 2

3 回路規模 3
- 3.1 Quartus Prime コンパイル結果 3
- 3.2 モジュール別の規模 3
- 3.3 ISA 拡張の回路コスト 3

4 最大動作周波数 3
- 4.1 Timing Analyzer の結果 3
- 4.2 クリティカルパスの特定 4

5 アプリケーション性能 5
- 5.1 バブルソートの実行サイクル数 5
- 5.2 基本設計との性能比較 6

6 タイマの精度検証 7

7 Quartus コンパイルレポートの確認事項 7

8 まとめ 7
- 8.1 性能評価の総括 7
- 8.2 考察 7

1 評価概要

本報告書では、SIMPLE/B 拡張プロセッサの性能を以下の観点から評価する。

1. **命令実行性能**: CPI（Cycles Per Instruction）とスループット
2. **回路規模**: 使用 Logic Element 数、メモリビット数
3. **最大動作周波数**: Timing Analyzer による Fmax
4. **クリティカルパス分析**: ボトルネックとなるパスの特定
5. **アプリケーション性能**: バブルソートの実行時間
6. **基本設計との比較**: 拡張による改善度

2 命令実行性能

2.1 CPI 分析

本プロセッサは全命令が固定 4 サイクルで実行される（基本設計の 5 サイクルから 1 サイクル削減)。パイプライン化は行っていないため、CPI = 4.0 である。

表 1 CPI の比較

項目	基本設計 (SIMPLE/B)	拡張設計
CPI	5.0	4.0
性能向上率	—	+25%

2.2 スループット

20 MHz クロックにおける理論スループット:

$$\text{スループット} = \frac{f_{\text{clk}}}{\text{CPI}} = \frac{20\,\text{MHz}}{4} = 5\,\text{MIPS}$$

基本設計（4 MIPS）に対して 25% の向上。

2.3 ISA 拡張による命令数削減の効果

ADDI 命令により典型的なループのオーバーヘッドが削減される。

表 2 ループ内命令数の比較

処理パターン	基本 ISA	拡張 ISA
カウンタ +1 (LI+ADD vs ADDI)	2 命令 (10cyc)	1 命令 (4cyc)
カウンタ +1 + 条件分岐	4 命令 (20cyc)	2 命令 (8cyc)

3 回路規模

3.1 Quartus Prime コンパイル結果

【要実測】Quartus Prime の Compilation Report → Fitter → Resource Section の値を記入

表 3 回路規模

リソース	使用量	利用可能
Total Logic Elements	**【要実測】LE 数**	28,848
Total Registers	**【要実測】FF 数**	—
Total Memory Bits	**【要実測】メモリビット数**	594,432
Total PLLs	**【要実測】PLL 数**	2

3.2 モジュール別の規模

【要実測】各モジュールの Logic Element 使用数を確認するには、Compilation Report → Fitter → Resource Utilization by Entity を参照

表 4 モジュール別回路規模（概算）

モジュール	概算 LE 数	備考
`simple_cpu`	**【要実測】CPU LE 数**	FSM + データパス
`alu`	**【要実測】ALU LE 数**	16 ビット加減算 + 論理演算
`shifter`	**【要実測】シフタ LE 数**	バレルシフタ
`regfile`	**【要実測】レジスタファイル LE 数**	8×16 ビット
`timer`	**【要実測】タイマ LE 数**	8+16 ビットカウンタ
`simple_top` (I/O デコード +7 セグ)	**【要実測】トップ LE 数**	MUX + 表示制御
`ram` (Block RAM)	0 LE	専用 RAM ブロック使用

3.3 ISA 拡張の回路コスト

【要実測】上記の理論見積りと実測値を比較し、差異がある場合はその原因を考察すること

4 最大動作周波数

4.1 Timing Analyzer の結果

【要実測】Quartus Prime の TimeQuest Timing Analyzer (Compilation Report → Timing Analyzer → Slow 1200mV 85C Model → Fmax Summary) の値を記入

表 5　拡張機能の回路コスト見積り

拡張項目	追加回路	理論コスト
BAL 命令	ALU 入力 A マルチプレクサ拡張、WB データ選択追加	約 20 LE
BR 命令	分岐条件に `is_br` 追加	約 5 LE
ADDI 命令	ALU 入力 A 選択拡張、フラグ更新条件拡張	約 15 LE
タイマ	8+16 ビットカウンタ、制御レジスタ	約 80 LE
I/O デコード	入出力マルチプレクサ	約 40 LE
8 桁 7 セグ	3 ビット桁選択、32 ビット MUX	約 30 LE
拡張合計		**約 190 LE**

表 6　最大動作周波数

条件	Fmax
Slow 1200mV 85C Model	**【要実測】Fmax (Slow) MHz**
Slow 1200mV 0C Model	**【要実測】Fmax (Slow 0C) MHz**

設計目標の 20 MHz に対するマージン:

$$\text{マージン} = \frac{F_{\max} - 20\,\text{MHz}}{20\,\text{MHz}} \times 100 = \text{【要実測】マージン (\%)}$$

4.2　クリティカルパスの特定

【要実測】Timing Analyzer → Slow Model → Setup Summary から最もスラックの小さいパスを特定し、以下に記入

表 7　クリティカルパス

項目	内容
From	**【要実測】パスの起点レジスタ名**
To	**【要実測】パスの終点レジスタ名**
Data Delay	**【要実測】データ遅延 (ns)**
Setup Slack	**【要実測】セットアップスラック (ns)**

4.2.1 クリティカルパスの考察

【要実測】クリティカルパスがどのモジュール内/モジュール間に存在し、なぜそこがボトルネックになるのかを考察する。以下は想定される候補:

想定されるクリティカルパスの候補:

- **PH3 の ALU 演算パス**: 命令デコード → ALU 入力選択 → ALU 演算 → DR ラッチ。16 ビット加算器のキャリー伝搬が律速要因となりうる。
- **PH4 のメモリアドレス選択**: `next_pc_val` 計算（分岐判定 → MUX）→ RAM アドレスラッチ。分岐条件の組み合わせ論理深さが影響。
- **PH1 のレジスタ書き戻し**: パイプラインレジスタ → MDR/DR 選択 → レジスタファイル書込み。

【要実測】実際のクリティカルパスに基づいて、上記のうちどれが該当するか、または別のパスが該当するかを記述すること

5 アプリケーション性能

5.1 バブルソートの実行サイクル数

5.1.1 理論分析

バブルソートプログラム（58 語、16 要素）の実行サイクル数を分析する。

表 8 バブルソートの命令数内訳

処理部分	命令数	サイクル数 (4cyc/命令)
データ初期化 (LI+ST × 16 + LI r0)	33	132
外側ループ制御 (LI+ADDI+BNE × 15)	45	180
内側ループ 1 回 (MOV+ADD+LD+LD+CMP+BLE+ADDI+CMP+BLT)	9–11	36–44
swap 発生時の追加 (ST+ST)	2	8
結果表示 (MOV+ADD+LD+OUT+ADDI+CMP+BLT × 16)	112	448

内側ループの総反復回数: $\sum_{i=1}^{15} i = 120$ 回。

最悪ケース（全 swap 発生）の総サイクル数:

$$132 + 180 + 120 \times 44 + 120 \times 8 + 448 = 7{,}000 \text{ サイクル}$$

20 MHz での実行時間: $7{,}000 \times 4/20{,}000{,}000 \approx 350\,\mu\text{s}$（理論値）。

5.1.2 シミュレーション計測

【要実測】iverilog シミュレーションで実際の実行サイクル数を計測する。テストベンチに `$time` 表示を追加し、exec から HLT までの時間を測定。以下の値を記入:

表 9　バブルソートの実行時間（シミュレーション）

項目	値
実行開始時刻	**【要実測】exec 立ち上がりの $time (ns)**
HLT 時刻	**【要実測】halted 信号立ち上がりの $time (ns)**
実行時間	**【要実測】差分 (ns)**
実行サイクル数	**【要実測】= 実行時間 / 50ns**

5.1.3　実機計測

【要実測】ハードウェアタイマを使ってバブルソート本体の実行時間を計測する。タイマ開始 → ソート → タイマ停止 →COUNT 読出しの手順で実測値を得る。以下の値を記入:

表 10　バブルソートの実行時間（実機タイマ計測）

項目	値
PRESCALER 設定	**【要実測】使用したプリスケーラ値**
COUNT 読出し値	**【要実測】タイマ COUNT 値**
計測時間	**【要実測】**$= \mathrm{COUNT} \times (\mathrm{PRESCALER} + 1)/20\,\mathrm{MHz}$

【要実測】理論値・シミュレーション値・実機計測値を比較し、差異がある場合はその原因を考察すること

5.2　基本設計との性能比較

表 11　基本設計 vs 拡張設計のバブルソート性能

項目	基本設計 (5cyc, 基本 ISA)	拡張設計 (4cyc, 拡張 ISA)
CPI	5	4
ソート内側ループ命令数	約 14 命令	11 命令
ソート内側 1 回のサイクル数	70	44
ソート総サイクル数（見積り）	約 10,500	約 7,000
実行時間（@20MHz）	約 525 μs	約 350 μs
高速化率	—	**約 1.5 倍**

4 サイクル化（25% 向上）と ISA 拡張による命令数削減（約 21% 削減）の複合効果により、約 1.5 倍の高速化を達成している。

6 タイマの精度検証

【要実測】タイマの精度をオシロスコープまたは既知の遅延と比較して検証する。以下の手順で実測値を取得:

1. ソフトウェア遅延ループ（既知のサイクル数）をタイマで計測
2. 理論値と計測値を比較し、誤差率を算出

表 12 タイマ精度の検証

テスト	理論サイクル数	タイマ計測値	誤差率
空ループ 100 回	400 cyc	**【要実測】COUNT 値**	**【要実測】%**
空ループ 10000 回	40000 cyc	**【要実測】COUNT 値**	**【要実測】%**

【要実測】誤差の原因を考察すること（タイマ開始/停止のオーバーヘッド、プリスケーラの端数等）

7 Quartus コンパイルレポートの確認事項

【要実測】以下の項目を Quartus Prime のコンパイルレポートから確認し、問題がある場合は対処すること:

1. **Critical Warning**: 未接続ピン以外の Critical Warning がないこと
   【要実測】Critical Warning の有無と内容を記入
2. **タイミング制約の充足**: 全タイミング制約が満たされていること
   【要実測】SDC ファイルでのクロック制約: `create_clock -period 50.0 [get_ports clk]` の設定結果を記入。TimeQuest の Summary で全制約が met であることを確認
3. **Fmax とクロック周波数の関係**: $F_{\max} > 20\,\mathrm{MHz}$ であること
   【要実測】Fmax > 20 MHz であるか確認し記入

8 まとめ

8.1 性能評価の総括

8.2 考察

4 サイクル化と ISA 拡張の複合効果により、バブルソートベンチマークで約 1.5 倍の性能向上を達成した。回路規模の増加は拡張機能分（約 190 LE 見積り）に留まり、Cyclone IV の利用可能 Logic Elements に対しては十分に小さい。

【要実測】実測の Fmax が 20 MHz を十分に上回っているか、クリティカルパスのボトルネックは何か、回路規模と性能のトレードオフは適切かについて、実測データに基づく考察を追記すること

表 13　性能評価サマリ

指標	基本設計	拡張設計
CPI	5.0	4.0
スループット (@20MHz)	4 MIPS	5 MIPS
回路規模 (LE)	**【要実測】基本 LE 数**	**【要実測】拡張 LE 数**
Fmax	**【要実測】基本 Fmax**	**【要実測】拡張 Fmax**
バブルソート実行時間	約 525 μs (見積り)	**【要実測】実測値**