


# 十、数据选择器

# 1、引言

从一组数据中选出某一个,称为数据选择器或者多路开关。




• 2、二选一数据选择器的设计

## 定变量


- ・ 输入变量:  $D_1(1号)$ 、 $D_0(0号)$ 、A(选择信号)
- · 输出变量: Y

- 输入变量:原码输入
- 输出变量:原码输出



# • 3、四选一数据选择器的设计

从四组数据中选出某一个,称为四选一数据选择器。



## 定变量

- ・ 输入变量:  $D_{\varrho}(00号)$ 、 $D_{1}(01号)$ 、 $D_{2}(10号)$ 、 $D_{3}(11号)$
- · 选择信号: A<sub>1</sub>、A<sub>0</sub>
- 输出变量: Y

- 输入变量:原码输入
- 输出变量:原码输出




## 列表格

输	输入		
$A_1$	$A_{\theta}$	Y	5120 <b>4</b>
0	0	$D_{\theta}$	$D_{\theta}(A_1'A_{\theta}')$
0	1	$D_1$	$D_1(A_1'A_0)$
1	0	$D_2$	$D_2(A_1A_0')$
1	1	$D_3$	$D_3(A_1A_0)$

## 写函数

$$Y = D_0(A_1A_0) + D_1(A_1A_0) + D_2(A_1A_0) + D_3(A_1A_0)$$
地址00 地址01 地址10 地址11 选择D<sub>0</sub> 选择D<sub>1</sub> 选择D<sub>2</sub> 选择D<sub>3</sub>

# · 4、双四选一数据选择器74HC153



# • 5、数据选择器的逻辑函数

二选一

$$Y = D_0 A' + D_1 A$$

四选一


$$Y = S(D_0(A_1A_0) + D_1(A_1A_0) + D_2(A_1A_0) + D_3(A_1A_0))$$

八选一

$$Y = D_0(A_2A_1A_0) + D_1(A_2A_1A_0) + D_2(A_2A_1A_0) + D_3(A_2A_1A_0)$$
地址000 地址001 地址010 地址011 选择D<sub>0</sub> 选择D<sub>1</sub> 选择D<sub>2</sub> 选择D<sub>3</sub>
 $+D_4(A_2A_1A_0) + D_5(A_2A_1A_0) + D_6(A_2A_1A_0) + D_7(A_2A_1A_0)$ 
地址100 地址101 地址110 地址111 选择D<sub>4</sub> 选择D<sub>5</sub> 选择D<sub>5</sub> 选择D<sub>7</sub>

# · 例8: 用双四选一74HC153接成八选一数据选择器

8个输入 $D_0 \sim D_7$ , 3个地址输入 $A_2A_1A_0$ , 8选1输出



$$A_2 = 0$$
,从 $D_3 \sim D_0$ 中选择

1号工作, $S_1'=0$ , $Y=Y_1$ 2号截止, $S_2'=1$ , $Y_2=0$ 

$$A_2=1$$
,从 $D_7\sim D_4$ 中选择

1号截止, $S_1'=1$ , $Y_1=0$ 2号工作, $S_2'=0$ , $Y=Y_2$ 

$$Y = Y_1 + Y_2$$

# • 6、数据选择器设计组合逻辑电路

#### 逻辑抽象

• 定变量、明含义、列表格

## 逻辑函数式

写函数

## 选器件

· 数据选择器地址输入端个数 M≥逻辑函数变量个数 n-1

## 函数的化简或变换

- 逻辑函数变换为最小项之和的形式
- 与数据选择器输出的逻辑函数对比,确定地址和数据变量

#### 逻辑电路图

• 画电路

必须同时存在 不能单独出现 可原可反可0可1

例9: 用4选1数据选择器74HC153实现交通信号灯监视



$$Z = R'A'G' + R'AG + RA'G + RAG' + RAG$$


$$Z = R A G + R A G + R A G + R A G + R A G$$

$$Z = RAG + RAG + RAG + AG$$
 AG 同时出现,地址输入

$$Z = R'(A'G') + R(AG') + R(AG') + 1(AG)$$

$$Y = D_0(A_1'A_0') + D_1(A_1'A_0) + D_2(A_1A_0') + D_3(A_1A_0)$$

地址







$$Z = R'A'G' + R'AG + RA'G + RAG' + RAG$$


$$Z = R'A'G' + R'AG + RA'G + RAG' + RAG$$

$$Z = R'A'G' + R'AG + RA'G + RA$$
 | RA 同时出现,地址输入

$$Z = G'(R'A') + G(R'A) + G(RA') + 1(RA)$$

$$Y = D_0(A_1'A_0') + D_1(A_1'A_0) + D_2(A_1A_0') + D_3(A_1A_0)$$

数据
$$D_0 = G'$$
  
 $D_1 = G$   
 $D_2 = G$   
 $D_3 = 1$ 



- 例10:设计一个三人表决电路。
  - 一般问题,多数同意为通过;重要问题,全部同意才能通过

## 定变量

- · 输入变量: P(1号)、Q(2号)、R(3号)、T(问题类型)
- · 输出变量: Z(表决结果)

- 输入变量: 1为同意, 0为不同意;
- 问题类型: 1为重要问题, 0为一般问题
- 输出变量: 1 为通过, 0 为不通过



## 列表格

T	P	Q	R	Z	T	P	Q	R	Z
0	0	0	0	0	1	0	0	0	0
0	0	0	1	0	1	0	0	1	0
0	0	1	0	0	1	0	1	0	0
0	0	1	1	1]	1	0	1	1	0
0	1	0	0	0	1	1	0	0	0
0	1	0	1	1	1	1	0	1	0
0	1	1	0		1	1	1	0	0
0	1	1	1	1	1	1	1	1	1

写函数

11-16-11

Z = P'QRT' + PQ'RT' + PQR'T' + PQRT' + PQRT' + PQRT'

四变量输入,选择3位地址输入的8选1数据选择器

## 做化简

$$Z = P'QRT' + PQ'RT' + PQR'T' + PQRT' + PQRT'$$

由于PQRT均同时出现,因此可以任取三个作为地址输入端。例如:选QRT为地址输入变量,P为数据输入变量。

$$Z = P'QRT' + PQ'RT' + PQR'T' + PQRT' + PQRT'$$

$$Z = (QRT') + P(Q'RT') + P(QRT') + P(QRT')$$

$$Z = \frac{0}{Q'R'T'} + \frac{0}{Q'R'T} + P(QRT') + \frac{0}{QRT} + P(QRT') + \frac{0}{QRT} +$$

## 做化简


$$Z = \mathbf{0}(Q'R'T') + \mathbf{0}(Q'R'T) + P(Q'RT') + \mathbf{0}(Q'RT)$$
$$+ P(QR'T') + \mathbf{0}(QR'T) + 1(QRT') + P(QRT)$$

$$Y = D_0(A_2A_1A_0) + D_1(A_2A_1A_0) + D_2(A_2A_1A_0) + D_3(A_2A_1A_0)$$


+
$$D_4(A_2A_1A_0)$$
+ $D_5(A_2A_1A_0)$ + $D_6(A_2A_1A_0)$ + $D_7(A_2A_1A_0)$ 

$$egin{aligned} \mathbb{L} \ \mathbb{L}$$

$$\begin{cases}
D_0 = 0 & D_4 = P \\
D_1 = 0 & D_5 = 0 \\
D_2 = P & D_6 = 1 \\
D_3 = 0 & D_7 = P
\end{cases}$$



## 不同地址输入变量的选取,最终绘制的逻辑电路图也不同。



# 十一、加法器

# • 1、加法的类型

两个二进制数之间的算术运算都是化做若干步<mark>加法</mark>运算进行的。 实现加法运算的<mark>加法器</mark>是构成算术运算器的基本单元。

## 半加

- 不考虑来自低位的进位,将两个1位二进制数相加
- 实现半加运算的电路称为半加器。

加数A		1
加数B		1
进位CI	+	1

## 全加

- 将两个对应的加数和来自低位的进位, 3个数相加
- 实现全加运算的电路称为全加器。

加数A		1
加数B		1
进位CI	+	1
结果	1	1

# • 2、一位半加器的设计

# 定变量

- · 输入变量: A(加数1)、B(加数2)
- 输出变量: S(相加的和)、CO(向高位的进位)


- 输入变量: 原码输入
- 输出变量: 原码输出

# 列表格

输	输入		输出		
A	В	S	co		
0	0	0	0		
0	1	1	0		
1	0	1	0		
1	1	0	1		

## 写函数

$$S = AB' + A'B = A \oplus B$$
$$CO = AB$$



# • 2、一位全加器的设计


# 定变量

- 输入变量: A(加数1)、B(加数2)、CI(来自低位的进位)
- 输出变量: S(相加的和)、CO(向高位的进位)

- 输入变量: 原码输入
- 输出变量: 原码输出


输入	输出	
B CI	s co	*   1   1   1   1   1   1   1   1   1
0 0	0 0	
0 1	1 0	A'B'CI
1 0	1 0	A'BCI'
1 1	0 1	→ A'BCI
0 0	1 0	AB'CI'
0 1	0 1	⇒ AB'CI
1 0	0 1	□ ABCI'
1 1	1 1	ABCI ABCI

S = ABCI + ABCI + ABCI + ABCICO = ABCI + ABCI + ABCI + ABCI



# • 3、多位串行加法器

依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI,就可以构成多位串行加法器。



## 缺点

- 低位运算结束产生进位后, 高位才能开始全加运算
- 运算速度慢

#### 优点

- 电路结构简单
- 用于对运算速度要求不高的 设备中

# • 4、超前进位加法器(快速进位加法器)

为提高运算速度, 必须减少由于进位信号逐级传递所耗费的时间。

## 加数4、B确定

加到第i位的进位输入信号(CI) $_{i}$ , 一定能由 $A_{i-1}A_{i-1}$  $_{2}$ ... $A_{0}$ 和 $B_{i-1}B_{i-2}$ ... $B_{0}$ 唯一确定

通过逻辑电路事先得到每一位的进位输入信号, 而无需从最低位开始向高位逐位传递进位信号。


#### 优点

- 运算速度快
- 全加器每一位的进位输入基本同时产生

#### 缺点

- 电路结构复杂
- 当加法器位数增加时,电路 复杂程度随之急剧上升

# · 超前进位加法器实例74HC283



• 5、加法器设计组合逻辑电路

## 逻辑抽象

• 定变量、明含义、列表格

## 逻辑函数式

写函数

## 选器件

• 若逻辑函数可化为两部分数值相加的形式,则可选加法器

## 函数的化简或变换

- 逻辑函数变换为两部分数值相加的形式
- 将这两部分数值作为加法器的两个输入

#### 逻辑电路图

画电路

# · 例11: 用双全加器74LS283将BCD的8421码转换为余3码

# 定变量

- 输入变量: A<sub>3</sub>A<sub>2</sub>A<sub>1</sub>A<sub>0</sub> (BCD码)
- · 输出变量: Y<sub>3</sub>Y<sub>2</sub>Y<sub>1</sub>Y<sub>0</sub>(余3码)


- 输入变量: 原码输入
- 输出变量: 原码输出



$$Y_3 Y_2 Y_1 Y_0 = A_3 A_2 A_1 A_0 + 0011$$

## 选器件

• 4位全加器



# • 例12: 设计一个3位二进制数的3倍乘法电路

# 定变量

· 输入变量: D(d2d1d0)(3位二进制数)

输出变量: Y(y<sub>4</sub>y<sub>3</sub>y<sub>2</sub>y<sub>1</sub>y<sub>0</sub>)

3位输入,最大为111



10101,输出为:5位

## 明含义

• 输入变量: 原码输入


• 输出变量: 原码输出



$$Y = D \times 3 = D \times 2 + D$$
$$(y_4 y_3 y_2 y_1 y_0) = (d_2 d_1 d_0) + (0 d_2 d_1 d_0)$$

## 选器件

- 4位全加器
- 74HC83



# 十二、数值比较器

• 1、一位数值比较器的设计

## 定变量

- · 输入变量: A、B
- 输出变量: Y<sub>(A>B)</sub>、Y<sub>(A=B)</sub>、Y<sub>(A<B)</sub>

- 输入变量: 原码输入
- 输出变量: 真为1, 假为0

#### 列表格


A	В	$Y_{(A>B)}$	$Y_{(A=B)}$	$Y_{(A < B)}$
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

#### 写函数

$$Y_{(A>B)} = AB'$$

$$Y_{(A=B)} = A'B' + AB$$

$$Y_{(A$$



### 2、多位数值比较器

多位数值比较原理:从高位比起,只有高位相等,才比较下一位。

• 例13: 比较 A, A, A, A, 和 B, B, B, B, B, o的大小

$$Y_{(A < B)} = A_3'B_3 + (A_3 \odot B_3)A_2'B_2 + (A_3 \odot B_3)(A_2 \odot B_2)A_1'B_1$$

$$A_3 < B_3$$
  $A_3 = B_3$ ,  $A_2 < B_2$   $A_3 = B_3$ ,  $A_2 = B_2$ ,  $A_1 < B_1$ 

$$A_3 = B_3$$
,  $A_2 = B_2$ ,  $A_1 < B_1$ 

$$+(A_3 \odot B_3)(A_2 \odot B_2)(A_1 \odot B_1)A_0B_0$$


$$A_3 = B_3$$
,  $A_2 = B_2$ ,  $A_1 = B_1$ ,  $A_0 < B_0$ 

$$Y_{(A=B)} = (A_3 \odot B_3)(A_2 \odot B_2)(A_1 \odot B_1)(A_0 \odot B_0)$$

$$A_3 = B_3 \qquad A_2 = B_2 \qquad A_1 = B_1 \qquad A_0 = B_0$$


$$Y_{(A>B)} = (Y_{(A$$

## · 4位数值比较器74HC85



### · 例14: 用两片74HC85组成一个8位数值比较器

比较8位二进制数  $C_7C_6C_5C_4C_3C_2C_1C_0$  和  $D_7D_6D_5D_4D_3D_2D_1D_0$  的大小



# 十三、中规模集成电路组合逻辑电路分析

• 1、分析思路

#### 写函数

• 写出固有器件的输入与输出之间关系的逻辑函数式


#### 换变量

 用加到输入与输出端的变量名称代替逻辑函数式中对应 端的名称,即可得到所分析电路的逻辑函数式


#### 列表格

• 为直观显示电路逻辑功能,有时需列出电路的真值表


• 2、常见中规模集成电路逻辑函数



例15:写出电路的输出逻辑函数式,并说明该电路的逻辑功能



#### 写函数




$$Y_1 = S_1 \left( D_{10} (A_1 A_0) + D_{11} (A_1 A_0) + D_{12} (A_1 A_0) + D_{13} (A_1 A_0) \right)$$

$$Y_2 = S_2 \left( D_{20}(A_1 A_0) + D_{21}(A_1 A_0) + D_{22}(A_1 A_0) + D_{23}(A_1 A_0) \right)$$

$$Z = Y_1 + Y_2$$

## 换变量



$$\begin{cases} A_0 = P & \begin{cases} S_1 = M' & \begin{cases} D_{10} = D_{13} = D_{21} = D_{22} = Q \\ S_2 = M & \begin{cases} D_{11} = D_{12} = D_{20} = D_{23} = Q' \end{cases} \end{cases}$$

#### 换变量

$$Y_{1} = S_{1} \left( D_{10} (A_{1}' A_{0}') + D_{11} (A_{1}' A_{0}) + D_{12} (A_{1} A_{0}') + D_{13} (A_{1} A_{0}) \right)$$

$$Y_{2} = S_{2} \left( D_{20} (A_{1}' A_{0}') + D_{21} (A_{1}' A_{0}) + D_{22} (A_{1} A_{0}') + D_{23} (A_{1} A_{0}) \right)$$

$$Z = Y_{1} + Y_{2}$$

$$\begin{cases} A_{0} = P & \begin{cases} S_{1} = M' & \begin{cases} D_{10} = D_{13} = D_{21} = D_{22} = Q \\ D_{11} = D_{12} = D_{20} = D_{23} = Q' \end{cases}$$

## 将M、N、P、Q代入逻辑函数式得:

$$Z = M'N'P'Q + M'N'PQ' + M'NP'Q' + M'NPQ' + M'NPQ' + MNPQ' + MNPQ' + MNPQ' + MNPQ'$$




列表格


M	N	P	Q	Z	M	N	P	Q	Z
0	0	0	0	0	1	0	0	0	1
0	0	0	1	1	1	0	0	1	0
0	0	1	0	1	1	0	1	0	0
0	0	1	1	0	1	0	1	1	1
0	1	0	0	1	1	1	0	0	0
0	1	0	1	0	1	1	0	1	1
0	1	1	0	0	1	1	1	0	1
0	1	1	1	1	1	1	1	1	0

当M、N、P、Q中有奇数个1时,Z等于1;其余情况下Z等于0。 所以,该电路为4位二进制代码的<mark>奇偶校验</mark>电路。


## • 例16: 分析电路的逻辑功能



## 写函数







#### 换变量

$$A_3 = D$$
,  $A_2 = C$ ,  $A_1 = B$ ,  $A_0 = A$ 

$$Z_{1} = Y_{0} + Y_{1} + Y_{2} + Y_{3} + Y_{4} + Y_{5}$$

$$Z_{1} = D'C'B'A' + D'C'B'A + D'C'BA' + D'C'BA$$

$$+ D'CB'A' + D'CB'A$$

$$Z_2 = Y_6 + Y_7 + Y_8 + Y_9 + Y_{10}$$

$$Z_2 = D'CBA' + D'CBA + DC'B'A' + DC'B'A + DC'BA'$$

$$Z_3 = Y_{11} + Y_{12} + Y_{13} + Y_{14} + Y_{15}$$

$$Z_3 = DC'BA + DCB'A' + DCB'A + DCBA' + DCBA$$

若DCBA为4位二进制数, $\leq$ 5时 $Z_1$ =1; 6~10时 $Z_2$ =1; 11~15时 $Z_3$ =1。 因此,该电路具有数值范围判断功能。

# 十四、中规模集成电路组合逻辑电路设计

• 定变量、明含义、列表格 逻辑抽象 逻辑函数式 写函数 A.6.2 选器件 译码器 数据选择器 加法器 两部分数值相加 最小项之和 最小项之和 做化简 逻辑电路图 画电路

· 例17: 利用双4选1数据选择器74LS153设计1位全加器

#### 定变量

- 输入变量: A(加数1)、B(加数2)、CI(来自低位的进位)
- 输出变量: S(相加的和)、CO(向高位的进位)

#### 明含义

- 输入变量: 原码输入
- 输出变量: 原码输出

	列表格	4			写函数	
21	输入			出		
A	В	CI	S	co	N CONTRACTOR OF THE CONTRACTOR	
0	0	0	0	0	**D25-c	
0	0	1	1	0	A'B'CI	
0	1	0	1	0	A'BCI'	
0	1	1	0	1	⇒ A'BCI	
1	0	0	1	0	AB'CI'	
1	0	1	0	1	⇒ AB'CI	

$$S = \overrightarrow{AB'CI} + \overrightarrow{ABCI'} + AB'C\overrightarrow{I'} + ABCI$$

$$CO = \overrightarrow{ABCI} + AB'C\overrightarrow{I} + ABC\overrightarrow{I'} + ABCI$$

ABCI'

0

#### 做化简

A、B同时出现,选A、B为地址输入,CI为数据输入

$$S = CI(A'B') + CI'(A'B) + CI'(AB') + CI(AB)$$

$$Y = D_0(A_1'A_0') + D_1(A_1'A_0) + D_2(A_1A_0') + D_3(A_1A_0)$$

地址 
$$\begin{cases} A_1 = A \\ A_0 = B \end{cases}$$
 数据  $\begin{cases} D_{10} = D_{13} = CI \\ D_{11} = D_{12} = CI \end{cases}$  和数  $Y_1 = S$ 

$$CO = CI(A'B) + CI(AB') + CI'(AB) + CI(AB)$$


$$CO = \mathbf{0}(\overrightarrow{AB}) + CI(\overrightarrow{AB}) + CI(\overrightarrow{AB}) + 1(\overrightarrow{AB})$$

$$Y = D_0(A_1A_0) + D_1(A_1A_0) + D_2(A_1A_0) + D_3(A_1A_0)$$

地址 
$$\begin{cases} A_1 = A \\ A_0 = B \end{cases}$$
 数据  $\begin{cases} D_{20} = 0 & D_{23} = 1 \\ D_{21} = D_{22} = CI \end{cases}$ 

进位 输出

 $Y_2 = CO$ 



# 十五、可编程逻辑器件

• 1、数字集成电路的分类

#### 通用型

中、小规模集成电路

功能简单且固定不变

通用性强

周期短、用量大、成本低

#### 专用型

大规模集成电路


专门用途而设计

专用性强

周期长、用量小、成本高


可编程逻辑器件(Programmable Logic Device,简称PLD),作为一种通用器件生产,但逻辑功能可由用户通过对器件编程来设定。可编程逻辑器件PLD足以满足设计一般数字系统的需要。

## · 2、PLD电路中门电路的通用画法




### · 3、可编程逻辑阵列PLA的组成

任何逻辑函数都可用一级与逻辑电路与一级或逻辑电路来实现。



## · 4、可编程逻辑阵列PLA的逻辑功能分析




主讲: 山西农业大学王文俊

或逻辑阵列

· 5、可编程逻辑阵列PLA的逻辑电路设计

$$Y = \overrightarrow{ABCD} + \overrightarrow{ABCD} + \overrightarrow{AB+BCD}$$




# 十六、组合逻辑电路中的竞争-冒险现象


### 1、竞争-冒险现象

门电路两个输入信号同时向相反的逻辑电平跳变的现象称为"竞争"

因竞争而可能在输出产生尖峰脉冲的现象, 称为"竞争-冒险"。




## • 2线—4线译码器中的竞争-冒险现象



## • 2、检查竞争-冒险现象的方法


在输入变量每次<mark>只有一个改变</mark>状态的情况下:如果输出端门电路的两个输入信号A和A'是输入变量A经过两个不同的传输途径而来的,那么当输入变量A的状态发生突变时输出端便有可能产生尖峰脉冲。

只要输出端的逻辑函数在一定条件下能简化成Y=A+A'或Y=AA',则可判定存在竞争-冒险现象。



该方法虽然简单,但局限性太大。因此常用计算机辅助分析结合实 验的方法来检查电路是否存在竞争-冒险现象。

## • 例18: 判断下面两个电路是否存在竞争-冒险现象




$$Y = AB + A'C$$

当B=C=1时,函数简化为:

$$Y = A + A'$$

因此,存在竞争-冒险现象。



$$Y = (A+B)(A'+C)$$

当B=C=0时,函数简化为:


$$Y = AA'$$

因此,存在竞争-冒险现象。

## • 3、消除竞争-冒险现象的方法

接入 滤波电容


 尖峰脉冲很窄,在输出端并接一个很小的电容, 就可将尖峰削弱到 V<sub>TH</sub> 以下



简单易行,但增加了输出电压波形上升时间和下降时间,使波形变坏。

引入 选通脉冲 p

取选通脉冲作用时间,在电路达到稳定之后,在P高电平期间的输出信号不会出现尖峰。




简单,不需要增加元件,但对选通脉冲的宽度和作用时间有严格要求。

修改


逻辑设计

• 在逻辑函数中增加冗余项



逻辑函数: Y=AB+A'C

- 在B=C=1的条件下, Y=A+A'
- 存在竞争-冒险现象



逻辑函数: Y=AB+A'C+BC

- · 在B=C=1的条件下, Y始终保持为1
- 不存在竞争-冒险现象

不增加门电路,不会带来任何不利影响,但适用范围有限。

# 习 题

- · P201【题4.3】
- · P201【题4.5】
- · P202【题4.9】
- · P203【题4.10】
- · P203【题4.12】
- · P204【题4.17】
- · P204【题4.19】
- · P204【题4.21】
- · P205【题4.26】
- · P205【题4.32】