

0.1 设计思路

本设计实现一个基于 ZYNQ-Z7020 开发板的反应时间测试系统。系统以 PL 端 50 MHz 时钟作为全局时钟，通过按键输入控制测试流程，通过四位八段数码管显示当前状态、反应时间或失败提示，并通过蜂鸣器提供声音提示。整体逻辑采用自顶向下的模块化设计方式，主要由按键去抖模块、随机等待时间生成模块、毫秒计数模块、反应测试状态机、历史成绩平均模块、数码管动态扫描模块和蜂鸣器驱动模块组成。

测试流程由状态机统一调度。用户按下 START 键后，系统进入随机等待阶段，数码管显示等待提示；随机等待时间到达后，系统进入可反应阶段，数码管显示反应提示并启动反应时间计数。若用户在有效时间范围内按下 REACT 键，则系统记录并显示反应时间；若用户过早按键、反应时间小于最小阈值或超过最大阈值，则进入失败状态并显示 Fail。测试结束后再次按下 START 键显示最近三次有效成绩的平均值，再次按 START 开始下一轮测试。

随机等待时间由 LFSR 伪随机序列产生。为避免每次上电后完全固定、可预测的等待序列，随机模块在每次请求随机数时混入自由运行计数器的当前值。该计数器由系统时钟驱动，用户按下 START 的实际时刻会影响采样值，因此即使初始种子固定，每轮测试的等待时间也会受到人工按键时序扰动，从而降低可预测性。

0.1.1 设计平台

本次设计采用 ZYNQ-Z7020 开发板（鹿小班），FPGA 器件型号为 xc7z020c1g484-2。系统主时钟为 50 MHz，工程使用 Vivado 2019.1 完成 RTL 编写、综合、实现和 bitstream 生成。外设部分使用板载 PL 按键作为 START 与 REACT 输入，使用 GPIO1/BANK33 外接四位八段数码管与蜂鸣器，最终通过 JTAG 下载到 PL 端进行板级验证。

0.1.2 反应测试状态机设计

状态机包含 IDLE、PREPARE、WAIT、REACT、FINISH、AVG 和 FAIL 七个状态。状态转移关系如图 1 所示。




图 1: 反应测试系统状态机

表 1: 状态机状态说明

状态	显示内容	功能说明
IDLE	0000	空闲状态，等待 START 按键开始测试
PREPARE	保持上一显示	请求并锁存一组随机等待时间
WAIT	----	随机等待阶段，若提前按 REACT 则失败
REACT		允许用户反应，计数器记录反应时间
FINISH	反应时间	有效反应结束，显示本次反应时间并写入历史记录
AVG	平均时间或 0000	显示最近三次有效成绩平均值，无成绩时显示 0000
FAIL	Fail	提前、过短或超时反应，等待 START 查看平均值

0.2 顶层系统模块框图

顶层模块 `reaction_system_top` 采用同步时序设计。系统时钟 `clk` 为 50 MHz，复位信号 `rst_n` 为低有效复位信号；二者作为全局同步信号连接到所有时序模块，在框图中统一放置在外侧，不逐条绘制连线。START 与 REACT 两个按键分别进入独立的按键去抖与单脉冲模块，生成 `start_pulse` 和 `react_pulse` 后送入核心模块 `reaction_core`。

在顶层视角下，`reaction_core` 可视为黑盒。它根据按键脉冲完成随机等待、反应时间计数、失败判断和历史平均值计算，并输出状态、失败码、当前反应时间、平均时间以及历史成绩有效标志。数码管显示模块根据这些信号产生段选和位选输出；蜂鸣器模块根据状态和失败信息产生提示音输出。




图 2: 顶层系统模块框图

表 2: 顶层模块功能划分

模块	功能说明
<code>button_debounce_pulse</code>	对 START 和 REACT 两个按键分别同步、去抖，并生成单周期按下脉冲
<code>reaction_core</code>	核心黑盒，完成状态机控制、随机等待、毫秒计数、失败判断和平均值计算
<code>seg7_display_driver</code>	根据核心输出的状态、时间和平均值生成四位八段数码管扫描信号
<code>buzzer_driver</code>	根据核心输出的状态和失败码生成蜂鸣器提示音

0.3 核心模块内部框图

核心模块是系统功能控制中心。它从顶层接收 `start_pulse` 和 `react_pulse`，内部由控制状态机协调随机等待时间生成、毫秒计数和历史成绩统计。系统时钟 `clk` 与低有效复位 `rst_n` 同步连接到所有子模块，图中以全局同步信号形式标注。




图 3: reaction_core 内部模块通信框图

表 3: 核心模块内部信号说明

信号	功能说明
<code>req_random</code>	控制器向随机模块请求新的随机等待时间
<code>random_valid / wait_delay_ms_in</code>	随机模块返回有效标志和等待时间
<code>counter_clr / counter_en</code>	控制器清零或使能毫秒计数器
<code>ms_counter</code>	毫秒计数器返回当前计时值
<code>score_push_valid / score_push_time_ms</code>	有效反应完成后写入历史成绩
<code>avg_valid / avg_time_ms</code>	历史模块返回平均值有效标志和平均反应时间

0.4 综合与实现结果

本设计在 Vivado 2019.1 中完成综合、布局布线和 bitstream 生成，目标器件为 xc7z020c1g484-2。实现结果主要来自 Vivado 在实现阶段生成的资源利用率报告、布局布线后时序报告和功耗估计报告。

0.4.1 资源利用率

表 4: 实现后资源利用率

Type	Used	Available	Utilisation
Slice LUTs	804	53200	1.51%
Slice Registers	423	106400	0.40%
Block RAM Tile	0	140	0.00%
DSPs	0	220	0.00%
Bonded IOB	17	200	8.50%
BUFGCTRL	1	32	3.13%
MMCME2_ADV	0	4	0.00%
PLLE2_ADV	0	4	0.00%

由表 4 可见，系统主要消耗少量 LUT、触发器和 I/O 资源，未使用 Block RAM 与 DSP 资源，整体资源占用较低。

0.4.2 时序结果

表 5: 布局布线后时序结果

Metric	Value
Worst Negative Slack (WNS)	9.443 ns
Total Negative Slack (TNS)	0.000 ns
TNS Failing Endpoints	0
Worst Hold Slack (WHS)	0.129 ns
Total Hold Slack (THS)	0.000 ns
THS Failing Endpoints	0
Worst Pulse Width Slack (WPWS)	9.500 ns
Total Pulse Width Slack (TPWS)	0.000 ns

表 6: 时钟约束摘要

Clock	Period	Frequency
clk_50m	20.000 ns	50.000 MHz

Vivado 时序报告显示所有用户指定时序约束均已满足。根据主时钟周期和 WNS，可估算最大工作频率为

$$F_{\max} = \frac{1000}{20.000 - 9.443} = 94.72 \text{ MHz.}$$

0.4.3 功耗结果

综合以上结果，本设计在目标 FPGA 上能够满足 50 MHz 主时钟约束，资源占用和功耗均处于较低水平。

表 7: 布局布线后功耗估计

Metric	Value
Total On-Chip Power	0.120 W
Dynamic Power	0.014 W
Device Static Power	0.106 W
Junction Temperature	26.4 °C
Confidence Level	Medium