# Introducción al Diseño Lógico 2021 Guía de Trabajos Prácticos Nº 4

# Ejercicio Nº1

Diseñe utilizando FFs de tipo J-K un circuito sincrónico que implemente la máquina de estados de la Fig. 4.1.




Figura 4.1

- a) ¿Cuántas entradas tiene el circuito? ¿Cuántas salidas? ¿Cuántos FFs son necesarios para implementar la máquina de estados por Moore?
- b) Realice un diagrama donde represente claramente los elementos de almacenamiento (FFs), la lógica de transición, y la lógica de salida, así como también las interconexiones entre ellos.
- c) Escriba la tabla de transición de estados, cuyas columnas son estado de origen de la transición, el valor de las entradas del circuito, y el estado siguiente.
- d) A partir de la anterior escriba la tabla de excitación de los FFs, cuyas columnas son el estado actual, las entradas al circuito, y los valores que es necesario aplicar a los FFs para lograr las transiciones indicadas en la tabla de transición de estados. Nota: siempre que la transición lo permita, use don't care en las entradas J y/o K para simplificar la lógica posteriormente.

- e) Escriba la tabla de salida, cuyas columnas son el estado actual y los valores de las salidas del circuito.
- f) A partir de las dos tablas anteriores, sintetice las funciones lógicas necesarias para la lógica de transición y para la lógica de salida.

La máquina de estados de tipo Moore de la Fig. 4.2 es un detector de repeticiones en la secuencia de bits de la entrada. Si X=1 dos veces consecutivas, Y=1. Lo mismo si X=0 dos ciclos consecutivos.




Figura 4.2

- a) Analice el funcionamiento de la máquina de estados escribiendo la tabla de transición de estados.
- b) Implemente la máquina mediante un circuito sincrónico basado en FFs tipo D.

# Ejercicio Nº3

La máquina de estados de la Fig. 4.3 es la versión Mealy del detector de repeticiones del ejercicio anterior.Considere que la máquina comienza en el estado CERO, y llegó alli porque ya recibio una entrada X=0 previamente, el valor inicial de Y=0




Figura 4.3

- a) Analice el funcionamiento de la máquina de estados. ¿Por qué requiere menos estados que la versión Moore?
- b) Implemente la máquina de estados Mealy mediante un circuito sincrónico basado en FFs tipo D.

Diseñe un contador de 0 a 7. El contador tiene una entrada sincrónica L, que lleva el valor del contador al valor 0 cuando L=1, y una única salida FC que toma el valor 1 solamente cuando la cuenta alcanzó el valor 7.

Cuando la cuenta alcanza 7 el contador satura y deja de variar; en este caso sólo puede volver a cero mediante una reinicialización sincrónica con L=1. Su diagrama de estados es el de la Fig. 4.4.

Además de las entradas anteriores existe una entrada RST activa en alto. Esta línea es un reset asincrónico que inicializa el estado de la máquina en (S0).





Figura 4.4

Analice el funcionamiento del circuito de la Fig. 4.5



- a) A partir de la lógica de transición determine la tabla de excitación de los FFs.
- b) Con la tabla de excitación determine la tabla de transición de estados.
- c) Con la tabla de transición dibuje el diagrama de estados del circuito.
- d) Describa la secuencia de estados que seguirá el circuito si inicialmente todos los FFs se encuentran en cero y se aplican diez pulsos de reloj.

## Eiercicio Nº6

Diseñe un contador sincrónico módulo 12, con una entrada de selección de sentido de cuenta U/D (1: ascendente, 0: descendente), empleando FFs de tipo D. ¿Cuántos estados son necesarios? ¿Cuántos FFs? ¿Cuántos estados indefinidos quedan?Dibuje el diagrama de estados, haga las tablas de transición de estados y de excitaciones, y diseñe la lógica de transición y de salida necesarias.

# Ejercicio Nº7

- a) Diseñe una máquina de estados sincrónica, empleando FFs de tipo J-K, que posea la siguiente secuencia de estados: 000, 010, 011, repitiéndose entonces desde 000. Los estados no utilizados deben ir al estado 000 en el siguiente pulso de reloj.
- diseño b) Modifique el del inciso (a) sin imponer requerimiento a los estados no utilizados. Eso significa que en caso de caer en alguno de esos estados el estado siguiente puede ser un estado "no importa" (don't care). Compare el circuito obtenido con el del inciso (a).

c) Simule ambos circuitos en QUARTUS II . Entre las simulaciones debe simular el funcionamiento normal, pero también debe simular lo que sucede cuando la máquina inicia en uno de los estados no utilizados.

## Eiercicio Nº8

En un circuito de señalización en autopista es necesario prender ocho luces siempre en el mismo orden, desde la luz 1 a la luz 8 y volviendo a repetirse el proceso luego de la última. Las entradas al circuito son una señal de reloj CLK presenta un flanco de subida cada vez que deben cambiar las luces, y una señal de reset /RST (activa en bajo) para inicializar el circuito. Las salidas del circuito son ocho señales L1 a L8, todas activas en alto.

Se plantea diseñar el circuito utilizando contadores módulo 8 cuya salida es decodificada para generar la secuencia de luces. Se proponen cuatro alternativas:

- a) Contador asincrónico. ¿Cuántos FF son necesarios? Dibuje el diagrama de estados. Dibuje el circuito que implementa el contador empleando FFs de tipo J-K, incluyendo su lógica de inicialización. Determine la lógica de decodificación necesaria para generar las señales L1 a L8 a partir del contador.
- b) Repita el inciso (a) si se utiliza un contador sincrónico.
- c) Repita el inciso (a) si se utiliza un contador en anillo.
- d) Repita el inciso (a) si se utiliza un contador Johnson.

¿Qué ventajas y desventajas tiene cada una de las alternativas? Tenga en cuenta la complejidad del circuito contador, la cantidad de FF que son necesarios, y qué grado de dificultad presenta la decodificación del estado del contador.

# Ejercicio Nº9


Una puerta posee una cerradura electrónica que sólo puede abrirse mediante la introducción de una clave de cuatro símbolos, a través de un panel de cuatro teclas. El grupo de cuatro símbolos disponibles corresponde a flechas con las cuatro direcciones de orientación: arriba (U), abajo (D), izquierda (L) y derecha (R).

Diseñe, empleando el modelo de Moore, una máquina de estados de dos señales de entrada [T1 T0] que codifican la tecla (00 = L, 01 = R, 10 = U y 11 = D) y una única salida que indique cuando se ha introducido la clave correcta cuya secuencia es: izquierda, arriba, abajo, derecha (L, U, D, R). Dibuje el diagrama de estados, la tabla de transición de estados y el circuito para implementar la máquina con FFs de tipo J-K.

Se desea agregar una entrada de reset SINCRONICO a un contador, esto es, cuando la entrada RESET seponga en nivel BAJO, todos los FF que integran el contador toman el valor BAJO en el siguiente ciclo de reloj.

A un alumno se le ocurre que esto se puede conseguir intercalando un bloque combinatorio a la entrada de cada FF, que modifique los valores que se aplican a las mismas cuando la señal de RESET está activa como se muestra en la figura 4.6a para un FF D y en la figura 4.6b para un FF tipo JK accionados por el flanco de subida del reloj.

- a) Determine el circuito lógico que debe colocarse dentro del bloque combinatorio para obtener lo deseado.
- b) Si los FF son accionados por el flanco de bajada del reloj, hay modificación realizar alguna al circuito diseñado? Justifique.






Figura 4.6b

## Ejercicio Nº11

Diseñe un contador sincrónico que pueda contar hasta su número de alumno.¿Cuantos Flip Flops necesita? ¿Con esa cantidad de FF hasta qué numero podría llegar el contador?

¿Cómo hace para que el contador llegue a su número de alumno y luego vuelva a cero?

# Ejercicio Nº12 (Para entregar)

Se tiene una barra de LEDs como la que se vio en la práctica en conexión ánodo común, y se quiere diseñar un dispositivo para controlarla. El dispositivo tendra dos entradas lógicas, U y D y 8 salidas para controlar los LEDs, numeradas del 1 al 8. además hay una entrada de reloj y otra de reset, que actúa en bajo.

Cuando U y D son ambos 0, las salidas deben alternar el encendido de los LEDs impares con el encendido de los LEDs pares.

Cuando U=0 y D=1, se deben encender y apagar solamente los LEDs pares.

Cuando U=1 y D=0, se deben encender y apagar solamente los LEDs impares.

Cuando U=1 y D=1 se deben encender y apagar todos los leds a la vez.

Diseñe el dispositivo como una máquina de estados de Moore,

¿Cuántos estados son necesarios? ¿Cuántos FFs? ¿Cuántos estados indefinidos quedan? Dibuje el diagrama de estados, haga las tablas de transición de estados y de excitaciones, y diseñe la lógica de transición y de salida necesarias. Implemente con FFs tipo D