
O Projeto Arquitetural: A Fronteira entre RISC e CISC


Evolução, princípios, desempenho e a convergência das arquiteturas modernas em Ciência da Computação



Gemini Notebook


POR QUE SURGIRAM DIFERENTES FILOSOFIAS DE CONJUNTOS DE INSTRUÇÕES?

O GARGALO FÍSICO




Anos 1970: Memória RAM escassa, extremamente cara e lenta.

A LIMITAÇÃO DO SOFTWARE



Compiladores primitivos com dificuldade em traduzir linguagens de alto nível para código de máquina eficiente.


A LACUNA SEMÂNTICA



O hardware precisava “entender” operações complexas nativamente para economizar espaço em memória.

Gemini Notebook

CISC: Transferindo a complexidade do software para o hardware





Princípios do Paradigma CISC

- **Densidade de Código**: Fazer mais operações gastando menos espaço na memória.
- **Instruções Complexas**: Centenas de instruções de tamanhos variados.
- **Microcódigo**: Tradução interna de uma instrução em múltiplas micro-operações.
- **Acesso à Memória**: Acesso direto por várias instruções (Memory-to-Memory).

Gemini Notebook

A Revolução RISC e a Regra 80/20 do hardware





RISC significa uma CPU mais simples? Não! Significa hardware altamente otimizado para instruções simples.


- **Tamanho Fixo**: Instruções padronizadas (ex: 32-bits), executadas idealmente em um único ciclo de clock.
- **Arquitetura Load/Store**: Apenas as instruções LOAD e STORE tocam a memória externa. O resto ocorre na CPU.
- **Banco de Registradores**: Uso massivo de registradores internos de alta velocidade para evitar a latência da memória RAM.

Gemini Notebook

Lado a lado: O caminho de execução de uma operação

Operação de Alto Nível: A = B + C

Abordagem CISC




Múltiplos ciclos de clock para concluir.

Abordagem RISC

Assembly:

1. LOAD R1, mem(B)
2. LOAD R2, mem(C)
3. ADD R3, R1, R2
4. STORE mem(A), R3




A ULA processa APENAS registradores.
Cada passo idealmente leva 1 ciclo.

Gemini Notebook


Por que a arquitetura RISC domina o uso de Pipelines?

Pipeline RISC (Tamanhos Fixos)



Tamanho fixo = Previsibilidade. Várias instruções deslizam e ocupam a CPU simultaneamente de forma perfeita.

Hazards no CISC (Tamanhos Variáveis)



Tamanhos variados e tempos de execução imprevisíveis geram “bolhas”, travamentos e gargalos no fluxo do pipeline.

Gemini Notebook

Matriz de Diagnóstico Arquitetural

Fator	CISC (Complex)	RISC (Reduced)
Tamanho da Instrução	Variável (ex: 1 a 15 bytes)	Fixo (geralmente 32-bit)
Decodificação	Via Microcódigo (ROM interna)	Direta via Hardware (Hardwired)
Acesso à Memória	Qualquer instrução pode acessar	Exclusivo via instruções Load / Store
Registradores	Poucos (Hardware foca na ULA)	Muitos (Janelas para evitar uso da RAM)
Ciclos por Instrução	Múltiplos ciclos por instrução	Único ciclo de clock (idealmente)
Densidade de Código	Alta (Binários ocupam menos RAM)	Baixa (Binários ocupam mais RAM)

Gemini Notebook

Os Titãs do Mundo Real: O Domínio x86 e x86-64

A Força do Legado

A retrocompatibilidade é rei. Bilhões de dólares investidos em software legado garantiram a sobrevivência corporativa da arquitetura x86 (Intel e AMD) no mercado de PCs e Data Centers.




O Custo Termal

Tradicionalmente, os processadores x86 entregam altíssimo poder de cálculo e frequências elevadas, mas à custa de maior consumo de energia (TDP alto) e extrema necessidade de dissipação de calor.

Gemini Notebook

Por que smartphones usam ARM e não x86?



Filosofia ARM (RISC)

Foco extremo em eficiência energética, baixo aquecimento e simplicidade de silício. Um paradigma essencial para restrições de bateria.

O Novo Padrão

Monopólio absoluto em smartphones e IoT. Hoje, processadores modernos baseados em ARM provaram que o RISC pode vencer o x86-64 em desempenho bruto, consumindo apenas uma fração da energia.

Gemini Notebook

RISC-V: A nova fronteira de hardware de código aberto



O Problema Proprietário

x86 (Intel/AMD) e ARM são ISAs proprietárias. O licenciamento de núcleos para fabricação custa fortunas às empresas.

A Solução RISC-V

Considerado o “Linux do Hardware”. Uma ISA (Instruction Set Architecture) totalmente livre, extensível e de código aberto.


O Impacto no Mercado

Permite que qualquer equipe de engenharia crie, altere e fabrique seus próprios núcleos RISC customizados sem pagar royalties, acelerando a inovação.

Gemini Notebook

A Convergência: A fronteira torna-se ilusória

Casca Externa:
Decodificador CISC
(Lê binários legados x86)



Quebra em Micro-operações
(Micro-ops)

Coração Interno:
Núcleo de Execução RISC Superescalar

Um processador CISC pode funcionar internamente como RISC? SIM!

A Engenharia Híbrida


Desde a era do Pentium Pro, as CPUs da Intel e AMD leem instruções complexas x86 (CISC). No entanto, um decodificador de hardware as 'quebra' instantaneamente em operações menores de tamanho fixo.

Resultado Prático

O núcleo de processamento real executa código em um pipeline estilo RISC, combinando a compatibilidade de software do mundo CISC com a velocidade física do mundo RISC.

Gemini Notebook


ISA vs. Microarquitetura: O que define a velocidade?



Dizer que RISC é sempre mais rápido é um mito. O desempenho provém de trilhões de transistores otimizados na microarquitetura usando truques físicos, independentemente se o idioma original é RISC ou CISC.

Gemini Notebook

O Mapa da Execução: Onde estamos operando?



Gemini Notebook

Síntese: O que mudou e o que permaneceu



O Fim do Paradoxo da Memória

A justificativa número 1 do CISC (economizar RAM criando código denso) perdeu o sentido prático. Hoje, a memória é abundante e extremamente barata.

A Revolução dos Compiladores

Os compiladores modernos são incrivelmente inteligentes, tornando a a conversão complexa de instruções via software altamente eficiente, o que favorece a lógica do RISC.

A Vitória do *Pipeline*

A necessidade imperativa de instruções de tamanho fixo para otimizar o silício tornou-se o padrão-ouro da indústria. Todos os processadores modernos operam sob princípios RISC internamente.

Gemini Notebook

O que devemos levar desta aula?

- **Contexto gera Design:** RISC e CISC não nasceram por acaso. São soluções puras de engenharia para gargalos de suas respectivas épocas (custo de RAM vs. evolução dos transistores).
- **Onde está a complexidade?:** O modelo CISC resolve a complexidade fisicamente no Hardware (microcódigo). O modelo RISC transfere e resolve a complexidade no Software (compilador).
- **O fim da dicotomia:** A linha divisória atual é apenas uma herança histórica. Processadores x86 modernos possuem uma interface CISC operando sobre um un núcleo de execução veloz RISC.
- **O verdadeiro motor de velocidade:** O desempenho real atual depende quase inteiramente da otimização da Microarquitetura (paralelismo, caches, previsão de desvio), e não apenas da ISA.



Recomendações de Leitura: Arquitetura e Organização de Computadores (Stallings, Cap. 15) | Organização e Projeto de Computadores (Patterson & Hennessy, Cap. 1 e 2).

Gemini Notebook