

Universidade de Brasília

Departamento de Ciência da Computação

Introdução aos Sistemas Computacionais Disciplina: 113468

Prof. Marcus Vinicius Lamar



Universidade de Brasília

Departamento de Ciência da Computação

Linguagem Assembly RISC-V

```
# beyond end of a[]
             addi
                       $t0,$a0,400
                       $a0,$t0,Exit
  Loop:
            beg
                      $t1, 0($a0)
            lw
                                    # $t1=a[i]
            1w
                      $t2, 0($a1)
                                    # $t2=b[i]
                                    # t1=a[i] + b[i]
            add
                      $t1,$t1,$t2
                      $t1, 0($a2)
                                    \# c[i]=a[i]+b[i]
            sw
                      $a0,$a0,4
                                     # $a0++
            addi
           addi
                                     # $a1++
                      $a1.$a1.4
                                     # $a2++
           addi
                      $a2,$a2,4
                      Loop
Exit:
          ir
                      $ra
```



Linguagem Assembly RISC-V

- Apresentada aqui como a linguagem de programação mais básica de um processador
 - □ Baseada na execução sequencial de instruções
 - □ Desvios explícitos a endereços na memória
 - ☐ Sem variáveis ou tipos
 - □ Sem estruturas de controle elaboradas
 - ☐ Sem chamadas automáticas a funções/ou procedimentos
 - □ Sem bibliotecas
 - As instruções mais básicas estarão em vermelho
 - Vide manual do RISC-V para o conjunto completo de instruções e detalhes de implementação



■ Instruções Aritméticas: + -

Obs.: Imm número de 12 bits em complemento de 2 com extensão de sinal

```
add t0, t1, t2 # t0 = t1 + t2

sub t0, t1, t2 # t0 = t1 - t2

addi t0, t1, Imm # t0 = t1 + ExtensãoSinal{Imm}
```



Instruções Lógicas

bitwise = bit a bit

Source Registers

s1	1111	1111	1111	1111	0000	0000	0000	0000
s2	0100	0110	1010	0001	1111	0000	1011	0111


Assembly Code

and s3, s1,	s2
or s4, s1,	s2
xor s5, s1,	s2

Result

s3	0100	0110	1010	0001	0000	0000	0000	0000
s4	1111	1111	1111	1111	1111	0000	1011	0111
s5	1011	1001	0101	1110	1111	0000	1011	0111

Source Values



Assembly Code

andi	s2,	s1,	0xA34
ori	s3,	s1,	0xA34
xori	s4,	s1,	0xA34

Result

s2	0000	0000	0000	0000	0000	0000	0011	0100
s3	1111	1111	1111	1111	1111	1010	1111	1111
s5	1111	1111	1111	1111	1111	1010	1100	1011



Instruções de deslocamento de bits

Source Values

s1	1111	0011	0000	0100	0000	0010	1010	1000
----	------	------	------	------	------	------	------	------

Assembly Code

sll s3, s1, s2
srl s4, s1, s2
sra s5, s1, s2

Result

s3	0000	0100	0000	0010	1010	1000	0000	0000
s4	0000	0000	1111	0011	0000	0100	0000	0010
s5	1111	1111	1111	0011	0000	0100	0000	0010

Source Values

s1	1111	0011	0000	0000	0000	0010	1010	1000
Imm	0000	0000	0000	0000	0000	0000	0000	0100

Assembly Code

slli	s2,	s1,	4
srli	s3,	s1,	4
srai	s4,	s1,	4

Result

s2	0011	0000	0000	0000	0010	1010	1000	0000
s3	0000	1111	0011	0000	0000	0000	0010	1010
s4	1111	1111	0011	0000	0000	0000	0010	1010



Instruções acesso à memória:

Obs.: Imm número de 12 bits em complemento de 2

```
lw t0,lmm(t1)
                      # t0 = Memoria[Imm+t1]
sw t0,lmm(t1)
                       # Memoria[lmm+t1] = t0
Ih t0, Imm(t1)
                       # t0 = ExtensãoSinal{Memoria[Imm+t1]}
                      # t0 = ExtensãoZero{Memoria[Imm+t1]}
Ihu t0,Imm(t1)
sh t0,lmm(t1)
                       # Memoria[lmm+t1] = t0[15:0]
lb t0,lmm(t1)
                       # t0 = ExtensãoSinal{Memoria[Imm+t1]}
                      # t0 = ExtensãoZero{Memoria[Imm+t1]}
lbu t0,lmm(t1)
sb t0,lmm(t1)
                       # Memoria[lmm+t1] = t0[7:0]
```



■ Instruções diversas

Load Upper Immediate:

lui t0,lmm # t0=lmm<<12

Add upper Immediate to PC:

auipc t0, lmm # t0 = PC + lmm << 12

■ Instruções de Comparação

Set on Less Than

slt t0,t1,t2 # t1<t2 ? t0=1 : t0=0

sltu t0,t1,t2 # t1<t2 ? t0=1 : t0=0 argumentos sem sinal

slti t0,t1,lmm # t1<lmm ? t0=1 : t0=0

sltiu t0,t1,lmm # t1<lmm? t0=1: t0=0 argumentos sem sinal



Obs.: Label é um endereço de 32 bits

Instruções de Salto Incondicional

```
jal t0, Label # t0=PC+4 e PC=Label
jalr t0,t1,lmm # t0=PC+4 e PC=t1+lmm&(!1)
```

Instruções de Salto Condicional

```
beq t0,t1,Label # t0==t1 ? PC=Label : PC=PC+4
bne t0,t1,Label # t0!=t1 ? PC=Label : PC=PC+4
bge t0,t1,Label # t0>=t1 ? PC=Label : PC=PC+4
bgeu t0,t1,Label # t0>=t1 ? PC=Label : PC=PC+4
blt t0,t1,Label # t0<t1 ? PC=Label : PC=PC+4
bltu t0,t1,Label # t0<t1 ? PC=Label : PC=PC+4
```



■ Instruções Aritméticas: × ÷

```
mul t0,t1,t2  # t0 = Low{t0 x t1} 32 bits menos significativos
mulh t0,t1,t2  # t0 = High{t0 x t1} 32 bits mais significativos
mulhu t0,t1,t2  # t0 = High{t0 x t1} 32 bits mais significativos, argumentos sem sinal
div t0,t1,t2  # t0 = Quociente t1/t2
divu t0,t1,t2  # t0 = Quociente t1/t2 argumentos sem sinal

rem t0,t1,t2  # t0 = Resto t1/t2
remu t0,t1,t2  # t0 = Resto t1/t2 argumentos sem sinal
```



Assembly RISC-V

■ PseudoInstruções

São instrução que não existem na ISA do processador, mas o montador é capaz de traduzi-las em instruções reais.

Importante: Uma pseudoinstrução NÃO pode modificar nenhum outro registrador!

Load immediate:

li t0,0x123 # t0=0x123 Imediato de até 12 bits

Ex.: addi t0,zero,0x123

li t0,0x12345678 # t0=0x12345678 Imediato de até 32 bits

Ex.: lui t0,0x12345

ori t0,t0,0x678 # montador deve cuidar com a extensão de sinal!

Load Address:

la t0,Label # t0=Label (32 bits)

Ex.: auipc t0,lmm # montador precisa calcular os lmms adequados

addi t0,t0,lmm

Move:

mv t0,t1 # t0=t1

Ex.: add t0,zero,t1