

Prototipação de Circuitos Integrados

CONCURSO PÚBLICO PARA PROFESSOR UNIVERSITÁRIO, EDITAL Nº 02, 10 DE FEVEREIRO DE 2010

Prova didática

Candidato: Daniel Augusto Ribeiro Chaves

Como configurar o FPGA?



- Imagine o seguinte cenário:
 - Um sistema com dezenas de milhares de portas lógicas.
 - Projete o sistema e encontre uma forma de implementar no FPGA se preocupando com interligações de blocos lógicos, LUTs etc.
- Muito complexo!
- Este processo deve ser feito de forma automática:
 - Projetista descreve o sistema e um "compilador" sintetiza e encontra uma forma de colocar no FPGA.

Linguagem de descrição de hardware



- Uma alternativa à entrada esquemática de um circuito digital.
- O projetista cria um arquivo de texto, seguindo certo conjunto de regras, conhecido como sintaxe da linguagem.
- Uma ferramenta CAD gera o circuito digital de forma automática a partir da descrição.

Linguagens de descrição de Hardware



- Linguagens:
 - Hardware Description Language (HDL)
 - Altera Hardware Description Language (AHDL)
 - VHSIC Hardware Description Language (VHDL)
 - Verilog
- As duas últimas são padronizadas pelo IEEE.

VHDL



- A linguagem VHDL foi originalmente desenvolvida por empresas contratadas pelo governo.
- Padronizada pelo IEEE em 1987.
- Declarações concorrentes (por default) ou sequencial.
- Ordem dos comandos é irrelevante.
- Não é sensível ao caso.
- Podem ser feitas sub-rotinas e subprogramas.
- Nem todas as funções da linguagem podem ser implementadas em software
 - Ex: Flip-Flop sensível a borda de subida e descida ao mesmo tempo.

Estrutura básica - VHDL




- Entidade Define a interface entre uma entidade e o mundo exterior (Ex. entradas e saídas).
- Arquitetura Define as relações entre entrada e saída.

Entity abc is


Architecture x of abc

-



Estrutura básica – VHDL





Exemplo – VHDL



Entity portas IS

PORT(a, b, c: IN BIT

x, y: OUT BIT);

END Portas

ARCHITECTURE teste OF portas IS


BEGIN

 $x \le a AND b;$

 $y \le c OR b$;

END teste


Descrição VHDL



Circuito digital


Etapas de projeto VHDL






Etapas de projeto VHDL





Ferramenta de síntese





Daniel Chaves

Prototipação de Circuitos Integrados

Síntese de alto nível - RTL



- Register Transfer Level (RTL)
 - Sistema digital é visto como um subsistema de dados e um subsistema de controle.
 - O estado do subsistema de dados é definido pelo conteúdo dos registradores.
 - Função do sistema é realizada por uma seqüência de transferências de registradores.
 - Essa seqüência é controlada pelo subsistema de controle.
 - Independente da tecnologia alvo.
 - Representação em forma de grafos de execução.



Avaliação do polinômio:

$$P_7 = \sum_{i=0}^{r} p_i x^i$$

• Forma 1:

$$P_7 = p_0 + x(p_1 + x(p_2 + x(p_3 + x(p_4 + x(p_5 + x(p_6 + xp_7)))))))$$

Forma 2:

$$P_7 = (p_0 + xp_1) + (p_2 + xp_3)x^2 + [(p_4 + xp_5) + x^2(p_6 + xp_7)](x^2)(x^2)$$

END



$$P_{7} = p_{0} + x(p_{1} + x(p_{2} + x(p_{3} + x(p_{4} + x(p_{5} + x(p_{6} + xp_{7})))))))$$

$$= p_{0} + x(p_{1} + x(p_{2} + x(p_{3} + x(p_{4} + x(p_{5} + x(p_{6} + xp_{7}))))))))$$

$$= p_{0} + x(p_{1} + x(p_{2} + x(p_{3} + x(p_{4} + x(p_{5} + x(p_{6} + xp_{7}))))))))$$

$$= p_{0} + x(p_{1} + x(p_{2} + x(p_{3} + x(p_{4} + x(p_{5} + x(p_{6} + xp_{7}))))))))$$

$$= p_{0} + x(p_{1} + x(p_{2} + x(p_{3} + x(p_{4} + x(p_{5} + x$$

 $V = V *_X + p_{*}$

 $V = V *_X + p_{0,i}$

END



$$P_{7} = p_{0} + x(p_{1} + x(p_{2} + x(p_{3} + x(p_{4} + x(p_{5} + x(p_{6} + xp_{7})))))))$$
BEGIN ...($p_{5} + x(V)$
$$v = p_{7} *_{x} + p_{6}$$

$$v = v *_{x} + p_{x}$$
Grafo sequencial:

Grafo sequencial:


- •Pouco hardware (1 elemento)
- •Tempo de execução elevado (7 passos)

 $V = V*_X + p_A$

 $V = V *_X + p_x$




$$P_7 = (p_0 + xp_1) + (p_2 + xp_3)x^2 + [(p_4 + xp_5) + x^2(p_6 + xp_7)](x^2)(x^2)$$





$$P_7 = (p_0 + xp_1) + (p_2 + xp_3)x^2 + [(p_4 + xp_5) + x^2(p_6 + xp_7)](x^2)(x^2)$$



Grafo parcialmente paralelo:

- •Mais hardware (5 elemento)
- •Tempo de execução menor (3 passos)


Técnicas básicas de síntese de alto nível



- Scheduling (Agendamento)
 - Objetivo: Redução do número de passos de controle.
- Alocação
 - Objetivo: Redução do hardware necessário.
 - Unidades funcionais.
 - Memória.
 - Caminhos de comunicação.


Síntese de alto nível - Alocação






Síntese de alto nível - Alocação





Síntese de alto nível - Alocação





Quartus II - Altera



- Entradas de códigos em VHDL, Verilog e esquemático.
- Analise de potência e tempo de atrasos.
- Visualizador de RTL.
- Compilador incremental para otimização
- Síntese física.
- Exploração de espaço de projeto.
- Simulação.

Ambiente de desenvolvimento e teste



