DSTQQSS

000

Aluno: João Victor da Silva Prach Organização de computadores Avaliação 8

1) A Els mapeada na memória possui uma parte dos endereços, temporários ou permanentes, reservada para Els, de modo que um dispositivo de Els, e não a memória, responda a requisições de acesso do processador diretamente nos endereços atribuídos ao dispositivo. Posui como iantagem a memor utilização do hardware, o que acaba fazendo com que o processador rode de maneira mais simples e menos custosa e rode com acesso segmentado de acordo com a necessidade do processador.

Já o mapeado diretamente possui um espaço de emberegamento compartilhado para memória e os dispositivos de Els, de forma a não ter organização definida para os dados de enderecamento. É utilizada para instruções específicas de transferência de dados entre o processador e a Els. Messe modelo e possível que todo o espaço seja ocupado pela memória, o que pode ser importante se o espaço de endereçamento não for muito grande.

pendente na CPU e feito um desuio da execução pendente na CPU e feito um desuio da execução para o tratamento da interrupção visando encontrar o responsável, onde se percorre cada modulo, verificando-o, e achamdo qual deles provocou a interrupção. Quando identificado, o processador inicia uma rotina de tratamento justamente para o dispositivo que causou a interrupção.

D) Daisy chain: Uma identificação é feita (pelo hadware) que parte de uma comexão entre processador e modulos como uma cadeia circular, por meio de uma única linha de requisição de interrupção comum. O processador, ao receber o sinal de interrupção, varve o banamento a procura de quem emitive, assim, o elemento que emitivo interrompe a busca para se identificar. Importante lembrar que a ordem de prioridade é determinada pela ordem dos modulos de execução da cadeia circular.

c) Arbitro de barramento: O módulo Els precisa acessar o controle de barramento para poder enviar um sinal de interrupção, com isso, precisando de um modulo para ativar a linha de interrupção. No momento em que a CPU intentifica a interrupção ela responde atraves da linha de reconhecimento de interrupção, tazendo com que o modulo que interrupção, fazendo com que o modulo que interrupção escuribado de dados.

DSTQQSS (6 (h * 5° do tempo do processador - operações de EIS. * taxa maxima = 106. 500 = 50000 instruções/segundo * como é plexecutar Z instruções pl transferir 1 palaura: > taxa de transferencia de Els = 50000=25000 palauras b) 10° ciclos plo controle do DMA:
10°. (=00.5+ 95.0.2) = 2.150.000 ou. 215-10° por segundo. * Esse será também o valor da taxa de transferência de ELS (em palavras por segundo), se considerarmos a possibilidade do DMA poder usar todos os ciclos Calem de desprezarmos tempo de checagem de estado e tempo de setup