DETQQSS Aluno: João Victor de Silve Prado Conjunto Reduzido de Instrução 1) A sigla RISC significa "Reduced Instruction Set computer" o que entrega a cavacterística mais marcante desso argutetura, que é a menor quantidade de instruções. Além desso caracteristica temos outras como a utilização de instruções com tamanhos fixados e a execução de instruções com apenas 1 cido de clock e usan do Pineline. Entre os processadores que foram baseados nessa techologia temos: · DEC Alpha, que soi desenvolvido pela Digital Equipment corporation, suportando vários 60s. · SPABCII-suri, que e orientado a registrador e foi criado nos laboratórios da sun Microsystems Inc. · Motorola 88000, desenvolvido nos amos 80 e um dos concorrentes do SPARC.

DSTQQSS 2) As principais differençois entre as arquiteturas 19150 e CISC dizem respeito às suas instruções. Enquanto temos no CISC instruções com formatos variaveis além de serem completas (exigindo vários ciclos de relógio para serem executadas), termos no RISC instruções simples (executadas em um ciclo de clock) e com formatos fixos. Além dessos diferenços temos: B15C C15C Compilador complexo X Microprograma complexo Projeto mais vapido X projeto mais lento enface em software x enface em hardware Uso resado de RAM X uso eficiente de RAM muitos registradores X poucos registradores

DETROSS 3) Un pipeline nada mais é do que uma técnica que permite que a cru realizé a busca de uma ou mais instruções além da próxima a ser executada, ou seja, e uma execução, "paralela" de multiplas atividades; o que reduz o templo total de execução dessas tarefas e ma ximiza o uso dos recursos. Entre 05 técnicas de otimização de pipeline * Desvio atrasado: que aumenta a eficiência do pipeline por meio do uso de un desvio que vão tem efeito nenhum até o termino da execução da próxima instrução. * Load atiasado: Onde o processador continua a execução do fluxo de instruções até que akance uma instrução que precisa desse registrador, nonto no qual ele fica ocioso até que a leitura esteja completada. * Desdobramento de Loop: Técnica que o compilador usa nava tentar aproveitar melhor o despacho estatico nos loops. Ela reduz a sobjectançã do loop, aumenta o paralelismo de instruções e melhora a localidade de registradores, cache de dados ou TLB.