
# Sistemas Operacionais

Gerência de Memória

# Objetivo

- Alocação paginada
  - Definições
  - Resolução de endereços
  - Tabelas de alocação multi-nível
  - TLB

# Alocação Paginada




## Motivação

- Páginas de um processo podem estar em qualquer posição da memória física disponível aos processos:
  - grande flexibilidade de alocação

## Motivação

- Páginas de um processo podem estar em qualquer posição da memória física disponível aos processos:
  - grande flexibilidade de alocação
- Páginas não usadas pelo processo não precisam estar mapeadas:
  - eficiência no uso da memória física

# Alocação Paginada




## Tamanho da página?

Nas arquiteturas atuais, as páginas geralmente têm 4 kbytes (4.096 bytes), mas podem ser encontradas arquiteturas com páginas de outros tamanhos.

## Tamanho da página?


- Arquiteturas mais recentes suportam diversos tamanhos de páginas, inclusive páginas muito grandes
  - super-páginas (hugepages, superpages ou largepages)
  - entre 1 e 16 MBytes, ou mesmo acima disso
- Em conjunto com as páginas normais permite obter mais desempenho no acesso à memória
- Torna os mecanismos de gerência de memória bem mais complexos


Ex.: Processo de 480 kB, páginas de 4 kB e sistema de 32 bits





### Modelo de memória dos processos


Cada processo é visto pelo sistema operacional como uma área de memória exclusiva que só ele e o núcleo do sistema podem acessar.













## Tradução de endereços



# Falta de página



#### Entradas da tabela

#### Flags de Controle

Cada entrada da tabela de páginas de um processo contém o número do quadro correspondente e um conjunto de *flags ou bits* de controle (não mostrados na figura anterior), com diversas finalidades:

- Presença;
- Proteção;
- Referência;
- Modificação;
- etc.


#### **Ex.: Pentium**

#### Page-Table Entry (4-KByte Page)

31		12	11	9	8	7	6	5	4	3	2	1	0
	Page Base Address		Avai	I	G	P A T	D	Α	P C D	P W T	U / S	R / W	Р
	Available for system programmer's use Global Page ————————————————————————————————————												

### O problema

Ex.: Se em uma arquitetura de 32 bits com páginas de 4 kbytes, cada entrada na tabela de páginas ocupa 32 bits = 4 bytes (20 bits para o número do quadro e 12 bits para flags). Como cada tabela de páginas tem  $2^{20}$  entradas, cada tabela ocupará 4 Mbytes de memória (4 ×  $2^{20}$  bytes).




### O problema

Ex.: Se em uma arquitetura de 32 bits com páginas de 4 kbytes, cada entrada na tabela de páginas ocupa 32 bits = 4 bytes (20 bits para o número do quadro e 12 bits para flags). Como cada tabela de páginas tem 2<sup>20</sup> entradas, cada tabela ocupará 4 Mbytes de memôria (4 x 2<sup>20</sup> bytes).  $4 \times 2^{20}$  bytes TCB(P3) 1.048.576 páginas PTBR (espaço de endereçamento lógico) 100 páginas mapeadas 1.048.456 páginas 20 páginas mapeadas (CODE, DATA, HEAP) não-mapeadas (STACK)

1.048.576 ponteiros de 32 bits = 4 MBytes

### O problema


Ex.: Se em uma arquitetura de 32 bits com páginas de 4 kbytes, cada **entrada** na tabela de páginas ocupa 32 bits = 4 bytes (20 bits para o número do quadro e 12 bits para *flags*). Como cada tabela de páginas tem  $2^{20}$  **entradas**, cada tabela ocupará 4 Mbytes de memória (4 ×  $2^{20}$  bytes).



### A solução


Tabelas multi-níveis:

São estruturadas na forma de árvore: uma tabela de páginas de primeiro nível contém ponteiros para tabelas de páginas de segundo nível, e assim por diante...




Ex.: Considere uma arquitetura de 32 bits com páginas de 4 kbytes. 20 bits são usados para acessar a tabela de páginas.

Esses 20 bits podem ser **divididos** em dois grupos de 10 bits que são usados como índices em uma tabela de páginas com dois níveis.




 $\rightarrow p_1 0006_H$ ,  $p_2 0005_H$  e offset  $E9A_H$ 



### Relembrando...o problema


Ex.: Se em uma arquitetura de 32 bits com páginas de 4 kbytes, cada entrada na tabela de páginas ocupa 32 bits = 4 bytes (20 bits para o número do quadro e 12 bits para flags). Como cada tabela de páginas tem  $2^{20}$  entradas, cada tabela ocupará 4 Mbytes de memória (4 ×  $2^{20}$  bytes).




Ex.: Assumindo que cada entrada de tabela ocupa 4 bytes (32 bits), serão necessários somente 12 kB...

Ex.: Assumindo que cada entrada de tabela ocupa 4 bytes (32 bits), serão necessários somente 12 kB...

...para armazenar **três** tabelas ( $3 \times 4 \times 2^{10}$  bytes) de um processo de 480 kB.



#### Três tabelas:




#### Pior caso

O processo ocupa toda a memória possível:

- 1 tabela de primeiro nível
- 1.024 tabelas de segundo nível
  - Total  $4 \times (2^{10} + 2^{10} \times 2^{10})$  bytes = 0,098% a mais que um só nível  $(4 \times 2^{20})$  bytes).

#### Pior caso



RAM (quadros)

#### Questão:

Qual o mínimo espaço ocupado na memória em um sistema com 2 níveis de tabela? Considerando:

- Sistema com 32 bits e páginas de 4kB
- Tabelas com 2<sup>10</sup> entradas de 4 Bytes
  - 10 bits para cada nível
  - a) 4 MB + 4kB
  - b) 4 MB
  - c) 4kB + 4kB
  - d) 4 kB

#### Questão:

Qual o mínimo espaço ocupado na memória em um sistema com 2 níveis de tabela? Considerando:

- Sistema com
- Tabelas com
  - 10 bits pa
  - a) 4 MB + 4
  - b) 4 MB
  - c) 4kB + 4kB
  - d) 4 kB



## Tabelas multi-níveis

#### Na prática:

- Intel 80.386
  - Tabelas com dois níveis
- Sun Sparc e DEC Alpha
  - Tabelas com 3 níveis
- Intel Itanium
  - Tabelas com 3 ou 4 níveis

#### Efeito colateral

A estruturação das tabelas de páginas em **vários níveis** resolve o problema do espaço ocupado pelas tabelas de forma muito eficiente...

...mas, tem um efeito colateral muito nocivo:

aumenta drasticamente o tempo de acesso à memória.


#### Efeito colateral


A estruturação das tabelas de páginas em **vários níveis** resolve o problema do espaço ocupado pelas tabelas de forma muito eficiente...

...mas, tem um efeito colateral muito nocivo:

aumenta drasticamente o tempo de acesso à memória.

Solução ⇒ Cache da tabela de páginas





CPU: Central Processing Unit

MMU: Memory Management Unit TLB: Translation lookaside buffer

Fonte: Wikipédia



TLB típico → 16 a 256 entradas

```
Tempo de acesso → acerto = 1 ciclo de clock
erro = 10 a 30 ciclos de clock
```



O tempo médio de acesso à memória pode então ser determinado pela média ponderada entre o tempo de acesso com acerto de cache e o tempo de acesso no caso de erro.

#### Ex.:

Ck = 2 GHz, T = 0.5 ns

Tempo de acesso a RAM = 50 ns

Tabelas de páginas com 3 níveis

Custo TLB: Acerto = 0,5 ns e Erro = 10 ns (20 ciclos de clock)

Taxa de acerto = 95%

#### Ex.:

```
Ck = 2 GHz, T = 0.5 ns
```

Tempo de acesso a RAM = 50 ns

Tabelas de páginas com 3 níveis

```
Custo TLB: Acerto = 0,5 ns e Erro = 10 ns (20 ciclos de clock)

Taxa de acerto = 95%
```

```
T_{medio} = 95\% \times 0,5 ns //em caso de acerto
+ 5% x (10ns + 3 x 50ns) //em caso de erro, consultar
//as tabelas
+ 50ns //acesso ao quadro desejado
```

= 58,475ns → Aumento de ~ 17 % para acesso em UM nível

## Alocação híbrida

## Alocação híbrida

- Alocação contígua
- Alocação segmentada
- Alocação por páginas

- → Simplicidade
- → Flexibilidade
- → Endereço linear, baixa fragmentação

⇒ Alocação segmentada-paginada


## Alocação híbrida

- Maioria dos sistemas operacionais não usa;
- •Sistemas da família Windows NT (2000, XP, Vista) e da família UNIX (Linux, FreeBSD) usam **alocação por páginas**;
- O antigo DOS e o Windows 3.x usavam a alocação por segmentos;
- O OS/2 da IBM um dos poucos a fazer uso da alocação segmentada-paginada.

- 1. Explique a diferença entre endereços *lógicos* e endereços *físicos* e as razões que justificam seu uso.
- 2. Explique em que consiste a resolução de endereços nos seguintes momentos:
  - codificação, compilação, ligação, carga e execução.
- 3. Como é organizado o espaço de memória de um processo?
- 4. O que é uma MMU *Memory Management Unit*?
- 5. Seria possível e/ou viável implementar as conversões de endereços realizadas pela MMU em software, em vez de usar um hardware dedicado? Por que?

Considerando a tabela de segmentos abaixo (com valores em decimal), calcule os endereços físicos correspondentes aos endereços lógicos 0:45, 1:100, 2:90, 3:1.900 e 4:200.

Segmento	0	1	2	3	4
Base	44	200	0	2.000	1.200
Limite	810	200	1.000	1.000	410



Considerando a tabela de segmentos abaixo (com valores em decimal), calcule os endereços físicos correspondentes aos endereços lógicos 0:45, 1:100, 2:90, 3:1.900 e 4:200.

Segmento	0	1	2	3	4
Base	44	200	0	2.000	1.200
Limite	810	200	1.000	1.000	410


Considerando a tabela de segmentos abaixo (com valores em decimal), calcule os endereços físicos correspondentes aos endereços lógicos 0:45, 1:100, 2:90, 3:1.900 e 4:200.

Segmento	0	1	2	3	4
Base	44	200	0	2.000	1.200
Limite	810	200	1.000	1.000	410


$$0:45 \rightarrow 44 + 45 = 89$$

Supondo um tamanho de página de 1kB, quais são os números de página e deslocamento (offset) para as referências de endereço a seguir:

- 1. 0x0947
- 2. 0x4BA6
- 3. 0x7530
- 4. 0x0256



Offset = 327 Página = 2



Offset = 304Página = 29