



SISTEMAS DIGITAIS · UFRN

Controlador de Máquina de Lavar

Projeto RTL em VHDL

João Victor Taveira Medeiros

Deyvid Alexandre Nunes de Macedo

Fernando Castro Gadelha

Felipe Augusto Figueiredo da Silva

1. Descrição da Aplicação

O projeto, previamente proposto pelo grupo e aprovado pelo professor, consiste em um controlador para uma máquina de lavar roupas, descrito em VHDL e implementado em FPGA. A máquina executa um ciclo completo de lavagem que passa por oito estágios em sequência, cada um com um tempo próprio de duração. O usuário inicia o ciclo através de uma chave de início e pode reiniciar o sistema a qualquer momento por uma chave de reset.

As entradas do circuito são a chave de iniciar, a chave de reset e o sinal de clock. As saídas são quatro atuadores (válvula de água, motor de lavar, bomba de dreno e motor de centrifugar) e dois displays de sete segmentos, sendo um para indicar o estágio atual e outro para mostrar a contagem regressiva do tempo de cada etapa.

Cada estágio aciona os atuadores apropriados e mantém o display de tempo decrescendo até chegar a zero. Quando o tempo de uma etapa termina, a máquina avança automaticamente para a etapa seguinte. Ao concluir a centrifugação, o sistema retorna sozinho ao estado de espera, pronto para um novo ciclo.

2. Máquina de Estados de Alto Nível (HLMS)

O comportamento do controlador foi modelado como uma máquina de estados de alto nível (HLMS), com oito estados percorridos sempre na mesma ordem. Ela é de alto nível porque, além dos estados, trabalha com uma variável de tempo que é carregada no início de cada etapa e decrementada a cada segundo, e as transições dependem dessa variável. O sistema parte do estado de espera e só avança quando a chave de iniciar é acionada. A partir daí, cada estado permanece ativo pelo seu tempo definido e, ao terminar, transfere o controle para o próximo.

Estado	Ação	Tempo	Display de estágio
Espera (IDLE)	Aguarda o início	Indefinido	Traço central
Encher 1	Abre a válvula de água	5 s	Letra E
Lavar	Liga o motor de lavar	9 s	Letra L
Esvaziar 1	Liga a bomba de dreno	4 s	Letra d
Encher 2	Abre a válvula de água	5 s	Letra E
Enxaguar	Liga o motor de lavar	9 s	Letra r
Esvaziar 2	Liga a bomba de dreno	4 s	Letra d
Centrifugar	Liga centrífuga e dreno	5 s	Letra C

A transição de espera para encher 1 acontece quando a chave de iniciar está acionada. Todas as outras transições acontecem quando o contador de tempo da etapa chega a zero. Da centrifugação, o sistema volta para a espera e o ciclo pode recomeçar.

Controlador da Máquina de Lavar (HLSM)

Entradas: iniciar, fim_tempo | Saídas: abrir_valvula, ligar_lavar, ligar_dreno, ligar_centrifugar, carregar_tempo | Armazenamento: tempo_restante




Figura 1: máquina de estados de alto nível (HLSM) do controlador.

3. Caminho de Dados (Datapath)

O caminho de dados é responsável por medir o tempo de cada etapa. Ele guarda o tempo restante em um registrador e usa um divisor de clock, montado a partir de um contador, para gerar um pulso a cada um segundo real. A cada pulso, o tempo restante é decrementado por uma subtração, e um comparador verifica se o valor chegou a zero, gerando a flag de fim de tempo. O tempo da etapa é carregado nesse registrador no início de cada estágio, a partir do valor enviado pela unidade de controle.

Essa flag de fim de tempo é o sinal que a unidade de controle usa para decidir quando avançar de estado. Dessa forma, a unidade de controle cuida da decisão e o caminho de dados cuida da contagem, mantendo as duas responsabilidades separadas.

Sinal	Função
carregar_tempo	Ordem do controlador para carregar o tempo da etapa
tempo_etapa	Valor de tempo enviado pelo controlador
tempo_restante	Contagem regressiva mostrada no display
fim_tempo	Indica que a contagem chegou a zero
pulso1s	Pulso gerado a cada um segundo pelo divisor de clock

Caminho de Dados (Datapath)



Figura 2: caminho de dados, com o divisor de clock, o registrador de tempo e o comparador.

4. Projeto Completo em RTL

A partir da HLSM, o projeto foi mapeado em uma unidade de controle e um caminho de dados, organizados em três arquivos VHDL. O arquivo de topo conecta os dois blocos e gera as saídas finais. A unidade de controle (FSM) implementa a máquina de estados propriamente dita, ou seja, o registrador que guarda o estado atual e a lógica combinacional que decide o próximo estado. O datapath implementa o divisor de clock, o contador regressivo de tempo e o comparador que gera a flag de fim de tempo.

As saídas dos atuadores e dos displays são geradas no topo por lógica combinacional, a partir do estado atual e do tempo restante. Cada atuador é ligado nos estados em que deve estar ativo, e os displays traduzem o estado e o tempo para os sinais dos sete segmentos.

Projeto RTL (Controle + Caminho de Dados + Saídas)




Figura 3: projeto RTL completo, com unidade de controle, caminho de dados e lógica de saída.

5. Código VHDL

O código está dividido nos três arquivos descritos abaixo. O código completo, junto com o projeto do Quartus, está disponível no repositório do projeto no GitHub: <https://github.com/jvmedeiros0901/maquina-de-lavar-rtl>

controlador.vhd

Contém o registrador de estado e a lógica de próximo estado. Define os oito estados e, para cada um, qual será o próximo estado e qual tempo deve ser carregado na transição.

datapath.vhd


Contém o divisor de clock e o contador regressivo de tempo. Gera o pulso de um segundo e o sinal de fim de tempo.

maquina_lavar.vhd

Arquivo de topo. Liga o controlador ao datapath e gera as saídas dos atuadores e dos dois displays de sete segmentos.

6. Simulação

Antes de gravar na placa, o circuito foi validado por simulação funcional no Quartus. A simulação confirmou que a máquina parte do estado de espera, avança para encher 1 quando a chave de iniciar é acionada e percorre todos os estágios na ordem correta, retornando à espera ao final da centrifugação.




Formas de onda da simulação funcional no Quartus.

Acompanhando a figura da esquerda para a direita: no início, um pulso na entrada **iniciar** dispara o ciclo, e a partir daí o sinal de **clk** sincroniza todas as mudanças de estado. O atuador **abrir_valvula** fica ativo nos dois estágios de enchimento (Encher 1 e Encher 2); o **ligar_lavar** liga na lavagem e no enxágue; o **ligar_dreno** liga nas duas etapas de esvaziamento e também na centrifugação; e o **ligar_centrifugar** sobe apenas no último estágio. O **display_estagio** exibe o código de sete segmentos correspondente à letra de cada etapa, enquanto o **display_tempo** mostra a contagem regressiva diminuindo até zero antes de cada transição. A ordem em que os atuadores ligam confirma que a máquina percorre os oito estágios na sequência projetada e retorna ao repouso ao final do ciclo.

7. Implementação na FPGA

O projeto foi sintetizado e gravado na placa Altera DE2, que usa o chip Cyclone II. As entradas de iniciar e reset foram ligadas a chaves liga e desliga, o clock foi ligado ao oscilador de 50 MHz da placa e as saídas foram ligadas aos LEDs e aos displays de sete segmentos. O vídeo da máquina funcionando na placa pode ser assistido neste link: [vídeo no Google Drive](#). Ele também está disponível no repositório do projeto, na pasta Docs/video-fpga.



Máquina de lavar funcionando na placa DE2, com o display de estágio e o tempo restante.

8. Dificuldades Encontradas e Soluções

A maior dificuldade apareceu na hora de rodar o projeto na placa. Embora a simulação estivesse correta, a máquina ficava travada no estado de espera e não avançava. Investigando, descobrimos que o projeto estava configurado para um chip diferente do que a placa usava e que os pinos não tinham sido atribuídos. Por causa disso, o clock não chegava ao oscilador real da placa e as chaves de iniciar e reset não estavam ligadas aos pinos certos. Sem clock, o registrador de estado nunca atualizava e a máquina ficava parada.

A solução foi configurar o chip correto da DE2 e atribuir manualmente cada pino, ligando o clock ao oscilador de 50 MHz e as entradas e saídas às chaves, LEDs e displays corretos. Depois disso a máquina passou a funcionar normalmente na placa.

Outra dificuldade foi o divisor de clock. Para a simulação usamos um valor de contagem pequeno, para ver o ciclo acontecer rápido. Para a placa, esse valor precisou ser aumentado para contar um segundo real a partir do clock de 50 MHz, caso contrário o ciclo passava rápido demais para ser observado.

Por fim, ajustamos a escolha das entradas, trocando os botões por chaves liga e desliga, que se mostraram mais estáveis e fáceis de operar durante os testes.

| 9. Conclusões

O projeto cumpriu o objetivo de implementar um controlador completo em RTL, separando claramente a parte de controle da parte de dados. Conseguimos modelar o comportamento da máquina de lavar como uma máquina de estados, descrever o circuito em VHDL, validar por simulação e finalmente colocar o sistema para funcionar na FPGA.

O trabalho reforçou conceitos importantes da disciplina, como máquinas de estados de alto nível, caminho de dados, divisão de clock e a diferença entre o comportamento na simulação e o comportamento real na placa, incluindo a importância da atribuição correta dos pinos.