

SISTEMAS DIGITAIS · UFRN

Controlador de Máquina de Lavar

Projeto RTL em VHDL

Grupo 10

João Victor Taveira Medeiros · Deyvid Alexandre Nunes de Macedo

Fernando Castro Gadelha · Felipe Augusto Figueiredo da Silva

02 O Problema


- A máquina de lavar executa um ciclo com oito etapas em sequência.
- Cada etapa liga atuadores diferentes e dura um tempo definido.
- O usuário começa o ciclo com uma chave de iniciar e pode reiniciar com o reset.
- Como o comportamento depende do estado atual e de uma variável de tempo, o problema é naturalmente uma máquina de estados de alto nível (HLSM).

03 Máquina de Estados (HLSM)

Oito estados percorridos sempre na mesma ordem. Começa na espera, avança a cada etapa quando o tempo chega a zero e volta sozinha para a espera no fim do ciclo.

Controlador da Máquina de Lavar (HLSM)

Entradas: iniciar, fim_tempo | Saídas: abrir_valvula, ligar_lavar, ligar_dreno, ligar_centrifugar, carregar_tempo | Armazenamento: tempo_restante



04 Caminho de Dados (Datapath)

O divisor de clock gera um pulso por segundo, o registrador guarda o tempo restante e o decrementa a cada pulso, e o comparador avisa quando a contagem chega a zero.


Caminho de Dados (Datapath)



05 Projeto RTL

A HLSM é mapeada em uma unidade de controle e um caminho de dados. A lógica de saída transforma o estado atual e o tempo restante nos atuadores e nos displays.

Projeto RTL (Controle + Caminho de Dados + Saídas)



06 Código VHDL

- controlador.vhd: registrador de estado e lógica de próximo estado.
- datapath.vhd: divisor de clock e contador regressivo de tempo.
- maquina_lavar.vhd: topo que conecta tudo e gera as saídas.
- Atuadores e displays feitos com lógica combinacional.


Repositório: github.com/jvmedeiros0901/maquina-de-lavar-rtl

```
-- proximo estado (dataflow)
prox_estado <=
  ENCHER_1   when (est_atual=ESPERA   and iniciar='1') else
  LAVAR      when (est_atual=ENCHER_1 and fim_tempo='1') else
  Esvaziar_1 when (est_atual=LAVAR    and fim_tempo='1') else
  -- ... demais transicoes ...
  ESPERA     when (est_atual=CENTRIFUGAR and fim_tempo='1') else
  est_atual;

-- carregar_tempo e tempo_etapa seguem
-- o mesmo padrao: when ... else
```

07 Simulação


- Validada no Quartus antes de ir para a placa.
- Estados mudam na ordem certa e o tempo decresce a cada segundo.
- Os atuadores ligam apenas nos estágios esperados.



08 Implementação na FPGA

- Gravado na placa Altera DE2 (Cyclone II).
- Iniciar e reset em chaves, clock no oscilador de 50 MHz.
- Saídas nos LEDs e nos displays de sete segmentos.

Vídeo da placa: [assistir no Google Drive](#)



09 Dificuldades e Soluções

- A máquina travava no estado de espera na placa, mesmo com a simulação correta.
- Causa: chip configurado errado e pinos não atribuídos, então o clock não chegava.
- Solução: configurar o chip certo da DE2 e atribuir os pinos manualmente.
- Também ajustamos o divisor de clock para contar um segundo real na placa.

10 Conclusões

- Implementamos um controlador completo em RTL, separando controle e dados.
- Modelamos a máquina como uma HLSM, descrevemos em VHDL, simulamos e gravamos na FPGA.
- Reforçamos máquinas de estados de alto nível, caminho de dados e divisão de clock.
- Aprendemos na prática a diferença entre simulação e placa, e a importância da pinagem.